CN103155121A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103155121A
CN103155121A CN201180043987XA CN201180043987A CN103155121A CN 103155121 A CN103155121 A CN 103155121A CN 201180043987X A CN201180043987X A CN 201180043987XA CN 201180043987 A CN201180043987 A CN 201180043987A CN 103155121 A CN103155121 A CN 103155121A
Authority
CN
China
Prior art keywords
semiconductor film
crystalline oxides
film
insulating film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180043987XA
Other languages
English (en)
Other versions
CN103155121B (zh
Inventor
山崎舜平
野中裕介
井上卓之
津吹将志
秋元健吾
宫永昭治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103155121A publication Critical patent/CN103155121A/zh
Application granted granted Critical
Publication of CN103155121B publication Critical patent/CN103155121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一目的在于制造包括氧化物半导体膜的半导体装置，其具有稳定电气特性及高可靠性。以如下方法形成结晶氧化物半导体膜而不用进行多个步骤：通过利用包括在氧化物半导体靶材中的多种原子的原子量的差异，在氧化物绝缘膜上优先淀积具有低原子量的锌以形成包含锌的种晶；并且在进行晶体生长的同时淀积具有高原子量的锡、铟等。此外，通过使用包含锌的具有六角形晶体结构的种晶作为核来进行晶体生长以形成结晶氧化物半导体膜，从而形成单晶氧化物半导体膜或实质上单晶氧化物半导体膜。

Description

半导体装置的制造方法
技术领域
本发明的实施方式涉及一种半导体装置及其制造方法，所述半导体装置包括作为元件至少具有诸如晶体管的半导体元件的电路。例如，本发明的实施方式涉及电子设备，作为构件其包括下列中的任意：安装在电源电路中的功率器件；包括存储器、闸流晶体管、转换器、图像传感器等的半导体集成电路；典型为液晶显示装置的电光装置；以及包括发光元件的发光显示装置。
注意，本说明书中的半导体装置是指可通过利用半导体特性而作用的所有装置，并且光电装置、半导体电路及电子设备都是半导体装置。
背景技术
通常使用非晶硅、多晶硅等来制造形成在玻璃衬底等上的晶体管，这在液晶显示装置中很常见。虽包括非晶硅的晶体管具有低场效应迁移率，但可在大玻璃衬底上形成它们。另一方面，虽使用多晶硅所制造的晶体管具有高场效应迁移率，但其有不适合于大玻璃衬底的缺点。
有鉴于上述，一种技术受到关注，即通过使用氧化物半导体制造晶体管，且将这种晶体管应用于电子设备或光学装置。例如，专利文献1及专利文献2公开一种技术，其中使用氧化锌或In-Ga-Zn-O类氧化物作为氧化物半导体来制造晶体管并使用这种晶体管作为显示装置的像素的开关元件等。
针对用于这种晶体管中的氧化物半导体，有如下说明：氧化物半导体对杂质不敏感；当膜中含有大量金属杂质时没有问题；并且，也可使用含有如钠的大量碱金属且不贵的钠钙玻璃（参见非专利文献1）。
[参考文献]
[专利文献1]日本公开专利申请第2007-123861号；
[专利文献2]日本公开专利申请第2007-096055号；
[非专利文献]
[非专利文献1] Kamiya, Nomura, and Hosono, “Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status”, KOTAI BUTSURI（SOLID STATE PHYSICS）, 2009, Vol. 44, pp. 621-633。
发明内容
当将成为供应载流子的来源的氢或水分在制造装置的工序中进入氧化物半导体时，氧化物半导体的导电率会改变。这种现象导致使用氧化物半导体的晶体管的电气特性的变动。
此外，可能会因可见光或紫外光的照射而改变使用氧化物半导体的半导体装置的电气特性。
有鉴于上述问题，一个目的是提供一种包括氧化物半导体膜的半导体装置，其具有稳定电气特性及高可靠性。
此外，另一目的是提供一种半导体装置的制造过程，其中通过使用大型衬底如母玻璃能够实现高可靠性半导体装置的批量生产。
本发明的一个方式的主要点为在一个溅射步骤中以下列方式形成结晶氧化物半导体膜而不用进行多个步骤。通过利用包括在氧化物半导体的靶材中的多种原子的原子量的差异，在氧化物绝缘膜上优先淀积具有低原子量的锌以在被形成的膜的表面上至少形成包含锌的具有六角形晶体结构的种晶；并且在晶体生长的同时在种晶上淀积具有高原子量的锡、铟等。注意，包含锌的种晶不仅形成在被形成的膜的表面上，且可形成在与氧化物绝缘膜的界面中。此外，通过使用具有包含锌的六角形晶体结构的种晶作为核来进行晶体生长以形成结晶氧化物半导体膜，从而形成单晶氧化物半导体膜或实质上单晶氧化物半导体膜，其为本发明的一个方式的另一主要点。
此外，本发明的一个方式的另一主要点在于使用具有六角形晶体结构的结晶氧化物半导体膜来形成晶体管。以下列方式形成结晶氧化物半导体膜。在形成于衬底上的氧化物绝缘膜上通过溅射方法形成具有包含锌的六角形晶体结构的种晶，且使用种晶作为核进行晶体生长。
在250℃以上且350℃以下在氧气氛中进行第一热处理的同时通过溅射方法形成结晶氧化物半导体膜。因此，在处理室中进行第一热处理。在用于淀积的溅射设备中，将靶材与物质之间的距离设定为能够使具有低原子量的元素优先到达衬底的表面的距离。结果，在氧化物绝缘膜上优先淀积锌，并且使已淀积的锌氧化，从而形成具有包含锌的六角形晶体结构的种晶，典型为具有包括氧化锌的六角形晶体结构的种晶。因此，能够形成从氧化物绝缘膜的表面生长的种晶。此外，通过连续进行溅射，使用具有包含锌的六角形晶体结构作为核来进行晶体生长，所以能够形成具有六角形晶体结构的结晶氧化物半导体膜。在这种具有六角形晶体结构的结晶氧化物半导体膜中，在与形成膜的衬底表面平行的a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。
在a-b面中形成用于形成六角形晶格的键且c轴与衬底的平表面垂直的具有六角形晶体结构的结晶氧化物半导体膜中，晶体结构的有序性很高。图17为该结晶氧化物半导体膜的平面TEM图像。图18显示图17的放大图像的一部分，其中由白线围绕原子以方便了解六角形晶格。包括这种结晶氧化物半导体膜的晶体管具有稳定的电气特性及高可靠性。
将在下面描述包括结晶氧化物半导体膜的晶体管的高可靠性的一个原因。
结晶氧化物半导体比非晶氧化物半导体具有金属与氧之间的键（-M-O-M-，其中O代表氧原子且M代表金属原子）的更高的有序性。换言之，在氧化物半导体具有非晶结构的情况中，配位数会根据金属原子的种类而变。相反地，在结晶氧化物半导体的情况中，配位数实质上一致。据此，可减少微观氧缺损，且可减少在后述“空间”中氢原子（包括氢离子）或碱金属原子的附着或脱离所致的不稳定性及电荷转移。
另一方面，在非晶结构的情况中，由于配位数随金属原子的种类而变，金属原子或氧原子的浓度可能为微观上不均匀且可能有不存在原子的某些部分（“空间”）。在这种“空间”中，例如，捕捉氢原子（包括氢离子）或碱金属原子，且在一些情况中，键合到氧。此外，这些原子可能移动通过这种“空间”。
原子的这种移动会导致氧化物半导体的特性的变动，且因此这种原子的存在导致可靠性的显著问题。尤其，通过高电场或光能的施加导致原子的这种移动；因此，当在这种条件下使用氧化物半导体时，其特性不稳定。亦即，非晶氧化物半导体的可靠性劣于结晶氧化物半导体的可靠性。
此后，将使用对晶体管（样品1及样品2）实际获得的结果来描述可靠性的差异。注意，实际获得并在下面描述的样品2包括通过在200℃的膜形成温度形成第一材料膜并接着在氮气氛中在450℃进行加热并且通过在200℃的膜形成温度形成第二材料膜并接着在干燥空气气氛中在450℃进行加热所得的结晶氧化物半导体膜。样品2包括包括相同材料的第一及第二材料膜的结晶氧化物半导体膜；不用说当第一及第二材料膜包括不同材料时也同样适用。用于对照的样品1包括通过在650℃以RTA加热单层材料膜并接着在干燥空气气氛中在450℃进行加热所得的结晶氧化物半导体膜。
作为检测可靠性的方法，测量晶体管的Id-Vg曲线，这是通过在以光照射晶体管的同时改变晶体管的栅电极与源电极之间的电压（Vg）时测量晶体管的漏电极与源电极之间的电流（Id）而得到的。在包括氧化物半导体膜的晶体管中，当进行-BT测试时，亦即，当以光照射晶体管的同时施加负栅极应力时，导致晶体管的阈值电压发生变化的劣化。该劣化也称为负偏压温度应力光劣化。
在图19中显示样品1及2中的负偏压温度应力光劣化。
在图19中，样品2中的Vth的改变量小于样品1中的Vth的改变量。
接着，测量在以光（波长：400nm，照射强度：3.5mW/cm2）照射600秒之前与之后的样品1的晶体管（L/W=3μm/50μm）的光响应特性。图20A为依据测量结果所作的光响应特性的图（光电流时间依赖性的图）。注意，源极-漏极电压（Vd）为0.1V。
此外，测量在以光（波长：400nm，照射强度：3.5mW/cm2）照射600秒之前与之后的样品2的晶体管（L/W=3μm/50μm）的光响应特性。图20B为依据测量结果所作的光响应特性的图（光电流时间依赖性的图）。
此外，对在与样品2相同制造条件下形成且具有较大W宽度（L/W=30μm/10000μm）的晶体管以及在与样品2相同制造条件下形成具有较大W宽度且供应有较高Vd（Vd=15V）的晶体管进行测量。接着，对测量结果进行拟合，以获得两种弛豫时间（τ1及τ2）。其计算结果及最大电流值（Imax）显示在表1中。
[表1]
Imax [A] τ1 [sec] τ2 [sec]
样品1: L/W=3/50, Vd=0.1V 4.60E-11 2.6 90
样品2: L/W=3/50, Vd=0.1V 9.20E-12 0.4 43
L/W=30/100000μm,Vd=0.1V 6.20E-11 0.3 39
L/W=30/100000μm,Vd=15V 9.20E-10 0.4 75
注意，两种弛豫时间（τ1及τ2）取决于陷阱密度。计算τ1及τ2的方法称为光响应缺陷评估法。
表1显示在样品2的制造条件下形成的各晶体管，其中负偏压温度应力光劣化很小，比样品1具有更高的光响应特性。据此，发现负偏压温度应力光劣化越小，获得越高的光响应特性。
将描述其一个原因。若存在深施主能级且由施主能级捕捉空穴，则该空穴可能会因在负偏压温度应力光劣化中施加至栅极的负偏压变成固定电荷且在光响应中电流值的弛豫时间可能会增加。包括结晶氧化物半导体膜的晶体管为何具有较小负偏压温度应力光劣化及高光响应特性的原因被认为是归因于捕捉空穴的上述施主能级的低密度。图21为假定的施主能级的示意图。
为了检测施主能级的深度及密度的改变，进行使用低温PL的测量。图22显示在氧化物半导体膜的形成中衬底温度为400℃的情况中以及在氧化物半导体膜的形成中衬底温度为200℃的情况中的测量结果。
根据图22，当在氧化物半导体膜的形成中衬底温度为400℃时，在约1.8eV附近的峰值密度比在衬底温度为200℃的情况中低得多。测量结果表示施主能级的密度显著下降，而其深度没有改变。
在改变衬底温度的条件下形成氧化物半导体膜，互相比较，并以单一膜各自评估。
样品A具有在石英衬底（厚度：0.5mm）上形成50nm厚的氧化物半导体膜的结构。注意，在下列条件下形成氧化物半导体膜：使用用于氧化物半导体的靶材（用于In-Ga-Zn-O类氧化物半导体（In2O3:Ga2O3:ZnO=1:1:2[摩尔比]）的靶材）；衬底与靶材之间的距离为60mm；衬底温度为200℃；压力为0.4Pa；直流电（DC）功率为0.5kW；并且气氛为氩（30sccm）及氧（15sccm）的混合气氛。
在室温（300K）测量电子自旋共振（ESR）。接着，针对等式g=hv/βH0使用吸收微波（频率：9.5GHz）的磁场值（H0），以获得g因子的参数。注意，h及β分别代表普朗克（Planck）常数及波耳磁子，且双方都为常数。
图23A为显示样品A的g因子的图。
以一种方式形成样品B，使得在与样品A相同条件下进行淀积并接着在氮气氛中在450℃进行加热1小时。图23B为显示样品B的g因子的图。
以一种方式形成样品C，使得在与样品A相同条件下进行淀积并接着在氮及氧的混合气氛中在450℃进行加热1小时。图23C为显示样品C的g因子的图。
在样品B的g因子的图中，可观察到g=1.93的信号，且自旋密度为1.8×1018[自旋/cm3]。另一方面，在样品C的ESR测量结果中无法观察到g=1.93的信号，并因此信号g=1.93归因于氧化物半导体膜中的金属的悬空键。
另外，样品D、E、F及G各具有在石英衬底（厚度：0.5mm）上形成100nm厚的氧化物半导体膜的结构。注意，在下列条件下形成氧化物半导体膜：使用用于氧化物半导体的靶材（用于In-Ga-Zn-O类氧化物半导体（In2O3:Ga2O3:ZnO=1:1:2[摩尔比]）的靶材）；衬底与靶材之间的距离为60mm；压力为0.4Pa；直流电（DC）功率为0.5kW；并且气氛为氩（30sccm）及氧（15sccm）的混合气氛。在不同衬底温度形成样品D、E、F及G：样品D为室温；样品E为200℃；样品F为300℃；且样品G为400℃。
图24显示样品D、E、F及G的ESR波谱。
在衬底温度（Tsub）在淀积中为400℃的样品G中，可观察到信号g=1.93，且自旋密度为1.3×1018[自旋/cm3]。该自旋密度与在样品B中获得的信号g=1.93的自旋密度相同。
图25为样品B的ESR测量结果的图并显示对衬底表面垂直施加磁场的情况（由实线表示的波谱）与平行施加磁场到衬底表面的情况（由虚线表示的波谱）之间的g因子的差异（各向异性）。
图26为样品H的ESR测量结果的图，其以一种方式形成，使得在与样品G相同条件下进行淀积并接着在氮气氛中在450℃加热1小时，并且显示垂直施加磁场到衬底表面的情况（由实线表示的波谱）与平行施加磁场到衬底表面的情况（由虚线表示的波谱）之间的g因子的差异（各向异性）。
作为比较图25及图26的结果，发现因各向异性导致g因子的变化Δg在200℃的衬底温度为0.001以下，而在400℃的衬底温度，变化Δg增加至约0.003。一般知道结晶度变得越高（轨道方向更对准）时会增加各向异性。因此，可得出如下结论，在400℃的衬底温度形成的膜中，与在200℃的衬底温度形成的膜相比，通过在氮气氛中在450℃加热1小时所产生的金属的悬空键的方向良好对准；亦即，前者比后者有较高的结晶度。
此外，在氧化物半导体膜的厚度的变化条件下进行ESR测量。在图27及图28中分别显示信号g=1.93的强度以及总自旋数的改变。从图27及图28中的结果，确认到氧化物半导体膜的厚度越增加，信号g=1.93的强度越增加。这表示导致信号g=1.93的悬空键不存在于石英衬底与氧化物半导体膜之间的界面或氧化物半导体膜的表面，而是存在于氧化物半导体膜的块体中。
从这些结果发现金属的悬空键具有各向异性且当淀积温度变得越高时会增加各向异性，因为在较高淀积温度获得较高结晶度。另外，发现金属的悬空键不存在于界面或表面而是在块体中。
从上述结果，当在淀积中衬底温度增加时，观察到被视为是因结晶度改善所致的g因子的各向异性的增加。此外，上述结果表示导致信号g=1.93的悬空键取决于膜厚度且存在于IGZO的块体中。
注意，优选使用通过热处理从其释放一些氧量的氧化物绝缘膜来形成接触结晶氧化物半导体膜的氧化物绝缘膜。通过热处理从其释放所含氧的一部分的氧化物绝缘膜优选为含有超过化学计量比的氧的氧化物绝缘膜。在形成结晶氧化物半导体膜之后进行第二热处理，从而氧化物绝缘膜中的氧扩散到结晶氧化物半导体膜的内部或氧化物绝缘膜与结晶氧化物半导体膜之间的界面；因此，可减少结晶氧化物半导体膜中的氧缺陷。在150℃以上且低于衬底的应变点的温度，优选在250℃以上且450℃以下的温度进行第二热处理。
另外，在溅射设备中的处理室的压力设定为0.4Pa以下，从而可抑制碱金属或氢等杂质进入将形成的物体或将形成的物体的表面。注意，物体中所含的氢除了氢原子外在某些情况中包括氢分子、水、羟基或氢化物。
靶材与衬底之间的距离（T-S距离）为40mm以上且300mm以下（优选为60mm以上）。当T-S距离增加时，在包含于氧化物半导体的溅射靶材中的金属元素中的具有最低原子量的锌比具有比锌更大原子量的其他元素更容易淀积到衬底侧上，并形成用于形成六角形晶格的键。因此，长T-S距离是优选的。
在通过溅射法的淀积期间，形成膜的表面的温度优选为250℃以上且衬底的热处理的上限以下。防止水或氢等杂质进入即将形成的膜中并且对处理室中的气相释放杂质的温度为250℃。另外，通过溅射法形成膜的表面的温度的上限为衬底的热处理温度的上限或即将形成的膜的温度的上限（若该温度超过后者的上限，则膜中的成分显著改变）。
此外，当溅射设备的处理室的泄漏速率设定为1×10-10Pa‧m3/sec以下时，则可减少碱金属或氢化物等杂质进入到由溅射法形成的结晶氧化物半导体膜中。再者，通过使用捕集真空泵作为排气系统，可减少从排气系统的碱金属、氢原子、氢分子、水、羟基或氢化物等杂质的逆流。
当靶材的纯度设定为99.99％以上时，可减少进入结晶氧化物半导体膜的碱金属、氢原子、氢分子、水、羟基或氢化物等杂质。另外，当使用靶材时，可减少在结晶氧化物半导体膜中的锂、钠或钾等碱金属的浓度。
在上述淀积条件下，形成结晶氧化物半导体膜。其结果，在淀积期间进行材料的纯化，且据此可形成包括极小量的杂质的结晶氧化物半导体膜，其中碱金属的浓度为5×1016原子/cm3以下且氢的浓度为1×1019原子/cm3以下。通过减少结晶氧化物半导体膜中的杂质，可进一步促进种晶及结晶氧化物半导体膜的晶体生长，所以可形成单晶氧化物半导体膜或实质上单晶氧化物半导体膜。
作为晶体管的结构，可适当采用顶栅晶体管或底栅晶体管。在制造顶栅晶体管的情况中，以如下方法形成顶栅晶体管：在形成于绝缘表面上的氧化物绝缘膜上，通过溅射法形成具有六角形晶体结构的结晶氧化物半导体膜，其中形成具有包含锌的六角形晶体结构的种晶并且使用种晶作为核进行晶体生长；对结晶氧化物半导体膜进行热处理；选择性蚀刻已受热处理的结晶氧化物半导体；在经选择性蚀刻的结晶氧化物半导体膜上形成一对电极；在经选择性蚀刻的结晶氧化物半导体膜及一对电极上形成栅极绝缘膜；以及在栅极绝缘膜上形成栅电极。在制造底栅晶体管的情况中，以如下方法形成底栅晶体管：在绝缘表面上形成栅电极；在栅电极上形成包括氧化物绝缘膜的栅极绝缘膜；在栅极绝缘膜上通过溅射法形成具有六角形晶体结构的结晶氧化物半导体膜，其中形成具有包含锌的六角形晶体结构的种晶并且使用种晶作为核进行晶体生长；对结晶氧化物半导体膜进行热处理；选择性蚀刻已受热处理的结晶氧化物半导体；以及在经选择性蚀刻的结晶氧化物半导体膜上形成一对电极。
制造晶体管，其中沟道区域包括在具有六角形晶体结构的结晶氧化物半导体膜中，其中用于形成六角形晶格的键是形成在a-b面中且c轴与和a-b面实质上平行的衬底的平表面实质上垂直，从而可减少在偏压热应力（BT）测试或晶体管的光照射前后之间的晶体管的阈值电压的改变量。因此，晶体管可具有稳定的电气特性。此外，通过将第一热处理及第二热处理的温度设定为450℃以下，可使用如母玻璃的大型衬底来进行高可靠性半导体装置的量产。
附图说明
图1A至1E为说明根据本发明的一个方式的用于制造半导体装置的方法的截面图；
图2为说明根据本发明的一个方式的用于制造半导体装置的工序的俯视图；
图3A及3B为用于描述溅射设备的示意图；
图4A及4B为描述种晶的晶体结构的示意图；
图5A至5D为说明根据本发明的一个方式的用于制造半导体装置的工序的截面图；
图6为说明根据本发明的一个方式的用于制造半导体装置的工序的俯视图；
图7A至7C为说明根据本发明的一个方式的用于制造半导体装置的工序的截面图；
图8为说明根据本发明的一个方式的用于制造半导体装置的工序的俯视图；
图9A至9D为说明根据本发明的一个方式的用于制造半导体装置的工序的截面图；
图10为说明根据本发明的一个方式的用于制造半导体装置的工序的俯视图；
图11为说明根据本发明的一个方式的用于制造半导体装置的工序的截面图；
图12A至12E为说明根据本发明的一个方式的用于制造半导体装置的工序的截面图；
图13为说明用以制造本发明的一个方式的制造设备的一个例子的俯视图；
图14A至14C分别为说明本发明的一个方式的截面图、俯视图及电路图；
图15A为说明本发明的一个方式的框图且图15B及15C为其等效电路图；
图16A至16D为各说明本发明的一个方式的电子设备的外观图；
图17为平面TEM图像；
图18为图17的一部分的放大图像，其中由白线显示六角形形状之一；
图19为用于描述负偏压温度应力的图；
图20A及20B为用于描述光电流时间依赖性的图；
图21为显示施主能级的示意图；
图22为显示低温PL的测量结果的图；
图23A至23C为显示ESR测量的结果的图；
图24为显示ESR测量的结果的图；
图25为显示ESR测量的结果的图；
图26为显示ESR测量的结果的图；
图27为显示ESR测量的结果的图；
图28为显示ESR测量的结果的图。
具体实施方式
以下，将参考附图详细描述本发明的实施方式。注意，本发明不限于下列说明，且所属技术领域的普通技术人员将轻易了解到可做出各种改变及修改而不背离本发明的精神与范畴。因此，本发明不应解释成限于下列实施方式中的说明。注意，在下述的本发明的结构中，在不同图中以相同参考符号标示相同部分或具有类似功能的部分，且不重复这种部分的说明。
注意，在本说明书中所述的每一图中，每一构件的大小、层厚度或区域在某些情况中为了清楚而放大。因此，本发明的实施方式不限于这种尺度。
注意，本说明书中的诸如“第一”、“第二”及“第三”的术语用来避免构件之间的混淆，且这些术语不是用来在数目方面上对构件进行限定。因此，例如，可以术语“第二”、“第三”等适当地取代术语“第一”。
实施方式1
在本实施方式中，将参照图1A至1E及图2描述用于制造结晶氧化物半导体的方法及用于制造包括结晶氧化物半导体的晶体管的方法。图1A至1E为说明作为半导体装置的结构的一种模式的晶体管的制造工序的截面图。沿图2中的点划线A-B所取得的截面图相当于图1E。在本实施方式中，描述具有顶栅结构的晶体管。
如图1A中所示，在衬底51上形成氧化物绝缘膜53。
衬底51至少应具有承受后面进行的热处理的足够高的耐热性。当使用玻璃衬底作为衬底51时，优选使用应变点为730℃以上的玻璃衬底。作为玻璃衬底，例如，使用如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。注意，优选使用含有BaO及B2O3的玻璃衬底，使得BaO的量大于B2O3。在衬底51为母玻璃的情况中，衬底可具有任何下列尺寸：第一世代（320mm×400mm）、第二世代（400mm×500mm）、第三世代（550mm×650mm）、第四世代（680mm×880mm或730mm×920mm）、第五世代（1000mm×1200mm或1100mm×1250mm）、第六世代（1500mm×1800mm）、第七世代（1900mm×2200mm）、第八世代（2160mm×2460mm）、第九世代（2400mm×2800mm或2450mm×3050mm）、第十世代（2950mm×3400mm）等。当处理温度很高且处理时间很长时，母玻璃大幅收缩。因此，在使用母玻璃进行量产的情况中，在制造工序中加热温度优选为600℃以下，更优选为450℃以下。
取代玻璃衬底，可使用以绝缘体所形成的衬底，如陶瓷衬底、石英衬底或蓝宝石衬底。替代地，可使用结晶玻璃等。又替代地，可使用通过在诸如硅片的半导体衬底或以金属材料制成的导电衬底的表面上形成绝缘膜所得的衬底。
使用通过热处理从其释放所含氧的一部分的氧化物绝缘膜来形成氧化物绝缘膜53。通过热处理从其释放所含氧的一部分的氧化物绝缘膜优选为含有超过化学计量比的氧的氧化物绝缘膜。通过热处理从其释放所含氧的一部分的氧化物绝缘膜可通过热处理使氧扩散到结晶氧化物半导体膜中。氧化物绝缘膜53的典型例子包括氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧氮化铝、氧化镓、氧化铪、氧化钇等的膜。
比化学计量比具有更高比例的氧的氧化物绝缘膜通过热处理释放所含氧的一部分。通过加热释放氧意思是在热脱附谱（TDS）中换算成氧原子的氧的释放量为1×1018原子/cm3以上，优选为1×1020原子/cm3以上，更优选为3×1020原子/cm3以上。
在此，将描述使用TDS分析来测量换算成氧原子的释放氧量的方法。
在TDS分析中的释放气体的量与波谱的积分值成正比。因此，可从氧化物绝缘膜的波谱的积分值与标准样品的参考值之间的比来计算释放气体的量。标准样品的参考值是指样品中所含的预定原子的密度对波谱的积分值的比。
例如，可使用具有含有在标准样品的预定密度的氢的硅片的TDS分析结果及氧化物绝缘膜的TDS分析结果，根据数值表达式1找出从氧化物绝缘膜释放的氧分子的量（N（O2））。在此，具有由TDS分析所得的32的质量数的所有波谱都假设源自氧分子。在假设CH3OH不大可能存在的假设下，不将提供为具有32的质量数的气体的CH3OH纳入考虑。此外，也不将包括氧原子的同位素的具有17或18的质量数的氧原子的氧分子纳入考虑，因为在自然世界中这种分子的比例很小。
N(O2)=N(H2)/S(H2)×S(O2)×α　　　　（数值表达式1）
N（H2）为通过将从标准样品释放的氢分子数量换算成密度的值。S（H2）为由TDS分析的标准样品的波谱的积分值。在此，标准样品的参考值设定为N（H2）/S（H2）。S（O2）为当通过TDS分析氧化物绝缘膜时波谱的积分值。α为影响TDS分析中的波谱强度的系数。数值表达式1的细节参照日本专利第3298974号。注意，以由ESCO Ltd.生产的热脱附谱设备EMD-WA1000S/W、使用含有1×1016原子/cm3的氢原子的硅片作为标准样品来测量从上述氧化物绝缘膜释放的氧的量。
此外，在TDS分析中，氧的一部分作为氧原子来检测。可从氧分子的离子化速率计算氧分子与氧原子之间的比。注意，由于上述α包括氧分子的离子化速率，也可通过释放的氧分子数量的评估来估计释放的氧原子的数量。
注意，N（O2）为释放的氧分子的数量。针对氧化物绝缘膜，释放的氧量当换算成氧原子时为释放的氧分子的数量的两倍。
氧化物绝缘膜53具有50nm以上的厚度，优选具有200nm以上且500nm以下的厚度。通过使用厚的氧化物绝缘膜53，可增加从氧化物绝缘膜53释放的氧的量，并且可减少在氧化物绝缘膜53与后面形成的氧化物半导体膜之间的界面的缺陷，其可通过厚度的增加来达成。
通过溅射法、CVD法等形成氧化物绝缘膜53。优选地，通过溅射法容易地形成通过热处理从其释放所含氧的一部分的氧化物绝缘膜。
当通过溅射法形成通过热处理从其释放所含氧的一部分的氧化物绝缘膜时，包含在淀积气体中的氧的量优选很大，且可使用氧、氧及稀有气体的混合气体等。典型地，淀积气体的氧浓度优选为6％以上且100％以下。
可形成氧化硅膜作为这种通过热处理从其释放所含氧的一部分的氧化物绝缘膜的典型例子。在这情况中，优选通过RF溅射法在下列条件下形成氧化硅膜：使用石英（优选合成石英）作为靶材；衬底温度为30℃以上且450℃以下（优选为70℃以上且200℃以下）；衬底与靶材间的距离（T-S距离）为20mm以上且400mm以下（优选为40mm以上且200mm以下）；压力为0.1Pa以上且4Pa以下（优选为0.2Pa以上且1.2Pa以下）；高频功率为0.5kW以上且12kW以下（优选为1kW以上且5kW以下）；并且在淀积气体中的氧的比例（O2/O2+Ar）为1％以上且100％以下（优选为6％以上且100％以下）。注意，可使用硅靶材作为靶材来取代石英（优选合成石英）靶材。另外，可只使用氧作为淀积气体。
注意，在使用包括碱金属等杂质的玻璃衬底的情况中，可在衬底51与氧化物绝缘膜53之间形成诸如氮化硅膜或氮化铝膜的氮化物绝缘膜以防止碱金属的进入。可通过CVD法、溅射法等来形成氮化物绝缘膜。由于诸如锂、钠或钾的碱金属为杂质，这种碱金属的含量优选很小。
接下来，在氧化物绝缘膜53上，通过溅射法以溅射设备形成30nm以上且50μm以下的厚度的氧化物半导体膜。
在此，参照图3A描述溅射设备的处理室。排气单元33及气体供应单元35连接至处理室31。在处理室31中，设置有衬底支撑40及靶材41。靶材41连接至电源装置37。
处理室31接地。当处理室31的泄漏速率为1×10-10Pa‧m3/sec以下时，可减少杂质进入将通过溅射法形成的膜中。
为了减少泄漏速率，需要除了外部泄漏外还减少内部泄漏。外部泄漏是指从真空系统的外部通过微孔、密封缺陷等的气体的流入。内部泄漏是因通过真空系统中的诸如阀的分隔的泄漏所致或因从内部构件释放的气体所致。需要从外部泄漏及内部泄漏两种方面取得测量以使泄漏速率为1×10-10Pa‧m3/sec以下。
为了减少外部泄漏，优选以金属垫片密封处理室的开/关部。针对金属垫片，优选使用以氟化铁、氧化铝或氧化铬所覆盖的金属材料。金属垫片实现比O环更高的粘附力，且可减少外部泄漏。此外，通过使用以处于钝化状态的氟化铁、氧化铝、氧化铬等所覆盖的金属材料，会抑制从金属垫片产生的含氢的释放气体，所以也可减少内部泄漏。
作为形成处理室31的内壁的部件，使用来自其的含氢的释放气体量较小的铝、铬、钛、锆、镍或钒。可使用以上述材料覆盖的含铁、铬、镍等的合金金属。含铁、铬、镍等的合金金属很坚硬、耐热、并适合处理。在此，当通过抛光等降低部件的表面不平坦以减少表面面积时，可减少释放的气体。替代地，可以处于钝化状态的氟化铁、氧化铝、氧化铬等覆盖上述膜形成设备的部件。
优选尽可能仅以金属材料形成处理室31的内壁的部件。例如，在设置以石英等所形成的观察窗的情况中，优选以处于钝化状态的氟化铁、氧化铝、氧化铬等薄薄地覆盖表面以抑制释放气体。
此外，优选在处理室31的前面设置溅射气体的精炼机。此时，气体精炼机与处理室之间的管道的长度为5m以下，优选为1m以下。当管道的长度为5m以下或1m以下时，可相应地减少来自管道的释放气体的影响。
优选使用金属管道来形成溅射气体通过其从缸流至处理室31的管道，该金属管道内部以处于钝化状态的氟化铁、氧化铝、氧化铬等覆盖。通过上述管道，含氢的释放气体的量很小且与例如SUS316L-EP管道相比可减少淀积气体中的杂质的进入。此外，优选使用高性能超小型金属垫片接头（UPG接头）作为管道的接头。另外，管道的所有材料都为金属材料的结构是优选的，其中与使用树脂等的结构相比可减少所产生的释放气体或外部泄漏的影响。
存在于处理室31的内壁的吸附物不影响处理室的压力，因为其被吸附在内壁上，但吸附物会导致在处理室的排气时气体的释放。因此，虽泄漏速率及排气速率没有相关，但尽可能地脱附存在于处理室中的吸附物且使用具有高排气力的泵预先进行排气是很重要的。注意，处理室可受到用于促进吸附物的脱附的烘烤。通过烘烤，可将吸附物的脱附速率增加十倍左右。应在100℃以上且450℃以下的温度进行烘烤。此时，当在引进惰性气体的同时去除吸附物时，可进一步增加光凭排气难以脱附的水等的脱附速率。
排气单元33可去除处理室31中的杂质并控制处理室31中的压力。优选使用捕集真空泵作为排气单元33。例如，优选使用低温泵、离子泵或钛升华泵。通过使用上述捕集真空泵，可减少氧化物半导体膜中所含的氢量。
优选以适当组合的如干泵的粗真空泵以及如溅射离子泵、涡轮分子泵或低温泵的高真空泵进行处理室31的排出。涡轮分子泵具有大型分子的排出的卓越能力，而在氢或水的排出上具有低能力。因此，在水排出上具有高能力的低温泵与在氢排出上具有高能力的溅射离子泵的组合很有效。
注意，氧化物半导体膜中所含的氢，除了氢原子外，在某些情况中可表示氢分子、水、羟基或氢化物。
气体供应单元35将用于溅射的靶材的气体供应到处理室31中。气体供应单元35包括以气体填充的缸、压力调整阀、停止阀、质量流量控制器等。对气体供应单元35设置精炼机可减少引进到处理室31中的气体中所含的杂质。作为溅射靶材的气体，使用如氦、氖、氩、氙或氪的稀有气体。替代地，可使用氧及上述稀有气体之一的混合气体。
作为电源装置37，可适当地使用RF电源装置、AC电源装置、DC电源装置等。当在支撑靶材的靶材支撑内或外设置磁铁时（未图示），可将高密度等离子体限制在靶材的周围，所以可实现淀积速率的改善及衬底上的等离子体破坏的减少。该方法称为磁控溅射法。此外，当可在磁控溅射法中旋转磁铁时，可抑制磁场的不均匀性，所以会增加靶材的使用效率并可减少衬底平面中的膜质量的变动。
衬底支撑40接地。衬底支撑40设有加热器。作为加热器，可使用通过来自诸如电阻式加热组件的加热组件的热传导或热辐射来加热物体的热处理设备。例如，可使用电炉或诸如气体快速热退火（GRTA）设备或灯快速热退火（LRTA）设备的快速热退火（RTA）设备。LRTA设备为以从诸如卤素灯、金属卤化物、氙弧灯、碳弧灯、高压钠灯或高压汞灯的灯所发射的光的辐射（电磁波）加热待处理物体的设备。GRTA设备为使用高温气体来进行热处理的设备。
作为靶材41，可使用包含锌的金属氧化物靶材。作为靶材41的典型例子，可使用诸如In-Sn-Ga-Zn类金属氧化物的四元金属氧化物；诸如In-Ga-Zn类金属氧化物、In-Sn-Zn类金属氧化物、In-Al-Zn类金属氧化物、Sn-Ga-Zn类金属氧化物、Al-Ga-Zn类金属氧化物或Sn-Al-Zn类金属氧化物的三元金属氧化物；诸如In-Zn类金属氧化物或Sn-Zn类金属氧化物的二元金属氧化物。
作为靶材41的例子，包括In、Ga及Zn的金属氧化物靶材具有In2O3:Ga2O3:ZnO=1:1:1[摩尔比]的组成比。替代地，可使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比的靶材、具有In2O3:Ga2O3:ZnO=1:1:4[摩尔比]的组成比的靶材或具有In2O3:Ga2O3:ZnO=2:1:8[摩尔比]的组成比的靶材。
靶材41与衬底51之间的距离（T-S距离）设定为能够使原子量低的元素优先到达在衬底51上的氧化物绝缘膜53的距离。
接下来，描述在氧化物绝缘膜上形成结晶氧化物半导体膜的方法。
如图3A中所示，将其上形成氧化物绝缘膜53的衬底51设置在溅射设备的处理室31中的衬底支撑40上。接下来，从气体供应单元35引进用于溅射靶材41的气体到处理室31中。靶材41的纯度为99.9％以上，优选为99.99％以上。接着，将电力供应到连接至靶材41的电源装置37。结果，通过使用离子43以及从气体供应单元35引进到处理室31中的溅射气体中的电子，溅射靶材41。在本实施方式中，靶材41与衬底51之间的距离设定为使得原子量低的元素优先到达衬底51上待淀积的氧化物绝缘膜53。因此，如图3B中所示，包含在靶材41中的元素中具有低原子量的元素45比具有高原子量的元素47优先转移到衬底侧。
在用于本实施方式中的靶材41中，锌具有比锡及铟更低的原子量。因此，锌会优先淀积到氧化物绝缘膜53上。此外，在淀积中的气氛含氧，且衬底支撑40设有用于在淀积期间加热衬底及所淀积的膜的加热器。因此，使淀积于氧化物绝缘膜53上的锌氧化，所以形成具有包含锌的六角形晶体结构的种晶55a，典型地，包括具有六角形晶体结构的氧化锌的种晶。
在靶材41包括具有比锌更低的原子量的铝等的原子的情况中，铝还有锌会优先淀积于氧化物绝缘膜53上。
种晶55a具有包含锌的六角形晶体结构。在这种结构中，在a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。在此，参照图4A及4B描述具有包含锌的六角形结构的晶体，其中在a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。作为具有包含锌的六角形结构的晶体的典型例子使用氧化锌进行说明。黑色球体示出锌，且白色球体示出氧。图4A为在a-b面中具有六角形结构的氧化锌的示意图，图4B为具有六角形结构的氧化锌的示意图，其中垂直方向为c轴方向。如图4A中所示，在a-b面的平面顶表面中，锌及氧键合以形成六角形形状。如图4B中所示，层叠其每一个中锌及氧键合以形成六角形晶格的层，且c轴方向与a-b面垂直。
种晶55a在c轴方向中包括至少一原子层，其中用于形成六角形晶格的键形成在a-b面中。
作为溅射气体，适当使用稀有气体（典型地氩）、氧气体或稀有气体及氧的混合气体。优选使用从其去除氢、水、羟基及氢化物等杂质的高纯度气体作为溅射气体。
使用溅射气体来连续溅射靶材41，从而包括在靶材中的原子淀积到种晶55a上。此时，使用种晶55a作为核而进行晶体生长，所以可在种晶55a上形成具有六角形晶体结构的结晶氧化物半导体膜55b。注意，由于通过对衬底支撑40设置的加热器来加热衬底51，在使原子氧化的同时使用种晶55a作为核来进行淀积在表面上的原子的晶体生长；可相应地形成结晶氧化物半导体膜。
加热器加热衬底的温度为200℃以上且400℃以下，优选为250℃以上且350℃以下。在200℃以上且400℃以下，优选为250℃以上且350℃以下的温度加热衬底的同时进行膜形成，从而进行第一热处理。注意，在溅射中形成膜的表面的温度为250℃以上且衬底的热处理上限以下。
在结晶氧化物半导体膜55b的形成中，在使原子氧化的同时使用种晶55a作为核来进行在靶材41的表面上具有高原子量的原子及在种晶55a的形成后具有低原子量的溅射原子的晶体生长。因此，如同种晶55a，结晶氧化物半导体膜55b具有包含锌的六角形晶体结构，其中在a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。亦即，包括种晶55a及结晶氧化物半导体膜55b的结晶氧化物半导体膜55具有包含锌的六角形晶体结构，其中在与氧化物绝缘膜53的表面平行的a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。本实施方式中所述的结晶氧化物半导体膜55不具有非晶结构而是结晶结构，理想地是单晶结构，且为c轴与衬底的平表面实质上垂直的结晶（也称为c轴取向晶体（C-Axis Aligned Crystal：CAAC））氧化物半导体。
当包括衬底支撑40及靶材41的处理室的压力为0.4Pa以下时，可减少碱金属或氢等杂质进入结晶氧化物半导体膜的表面或其内部。
此外，当溅射设备的处理室的泄漏速率设定为1×10-10Pa‧m3/sec以下时，可减少碱金属、氢、水、羟基或氢化物等杂质进入由溅射法所形成的结晶氧化物半导体膜中。此外，使用捕集真空泵作为排气系统，可减少来自排气系统的碱金属、氢、水、羟基或氢化物等杂质的逆流。
当靶材的纯度设定为99.99％以上时，可减少碱金属、氢、水、羟基或氢化物等杂质进入结晶氧化物半导体膜。通过使用该靶材，在结晶氧化物半导体膜55中，锂的浓度可为5×1015原子/cm3以下，优选为1×1015原子/cm3以下；钠的浓度可为5×1016原子/cm3以下，优选为1×1016原子/cm3以下，更优选为1×1015原子/cm3以下；且钾的浓度可为5×1015原子/cm3以下，优选为1×1015原子/cm3以下。
碱金属及碱土金属为对结晶氧化物半导体来说不利的杂质且优选尽可能少有。碱金属中尤其是钠散布在与结晶氧化物半导体接触的氧化物绝缘膜中成为钠离子（Na+）。另外，Na切断金属与氧之间的键或进入结晶氧化物半导体中的键。结果，晶体管特性劣化（如晶体管变成常导通（normally-on）（阈值电压向负侧漂移）或降低迁移率）。另外，这也导致特性的变动。这种问题在结晶氧化物半导体中的氢浓度够低的情况中特别明显。因此，在结晶氧化物半导体中的氢浓度为5×1019原子/cm3以下，尤其为5×1018原子/cm3以下的情况中，特别需要碱金属的浓度设定为上述值。
在上述条件下形成结晶氧化物半导体膜，从而在结晶氧化物半导体膜中的杂质量可为极小（碱金属的浓度为5×1016原子/cm3以下，且氢的浓度为1×1019原子/cm3以下）。通过减少结晶氧化物半导体膜中的杂质，促进种晶及结晶氧化物半导体膜的晶体生长，且进一步地，可形成单晶氧化物半导体膜或实质上单晶氧化物半导体膜。
在结晶氧化物半导体中，键合至金属元素的氧相比在非晶氧化物半导体中的氧具有更低的与氢的反应性；因此，可减少缺陷的产生。因此，在结晶氧化物半导体膜中形成沟道区域的晶体管在光照射或BT测试前后之间阈值电压的变化量少并因此具有稳定的电气特性。
此外，在结晶氧化物半导体膜的形成步骤中，采用至少一个，优选全部的上述条件，其为处理室的温度、形成膜的表面的温度、处理室的泄漏速率及靶材的纯度，从而可减少氢及碱金属进入到氧化物绝缘膜及结晶氧化物半导体中。另外，可减少从氧化物绝缘膜至结晶氧化物半导体膜的氢及碱金属的扩散。氧化物半导体中所含的氢与键合至金属原子的氧反应而成水，另外，在从其脱离氧的晶格中形成缺陷（或从其去除氧的部分）。
因此，在结晶氧化物半导体膜的形成步骤中尽可能地减少杂质，从而可减少结晶氧化物半导体膜中的缺陷。从上述，其中在结晶氧化物半导体膜中形成沟道区域的晶体管在光照射或BT测试前后之间阈值电压的变化量少并因此具有稳定的电气特性。
根据本实施方式，在一个溅射步骤中，通过利用靶材中的原子的原子量差异，将具有低原子量的锌优先淀积于氧化物绝缘膜上以形成种晶，并接着，在进行晶体生长的同时将具有高原子量的锡、铟等淀积在种晶上。因此，可形成结晶氧化物半导体膜而不用进行多个步骤。此外，由于使用具有包含锌的六角形晶体结构的种晶来淀积具有六角形晶体结构的氧化物半导体，可形成单晶氧化物半导体膜或实质上单晶氧化物半导体膜。
注意，可用于结晶氧化物半导体膜55的金属氧化物具有2eV以上的带隙；优选为2.5eV以上；更优选为3eV以上。如此，可通过使用具有宽带隙的金属氧化物来减少晶体管的断态电流（off-state current）。
在本实施方式中，通过使用In-Ga-Zn-O类金属氧化物靶材及氩与氧的混合气体作为溅射气体的溅射法来形成结晶氧化物半导体膜55。
接下来，对衬底51进行热处理，所以从结晶氧化物半导体膜55释放氢且包含在氧化物绝缘膜53中的氧的一部分扩散到结晶氧化物半导体膜55中以及在结晶氧化物绝缘膜53与氧化物半导体膜55之间的界面附近中。
热处理的温度优选为可从结晶氧化物半导体膜55释放氢并且释放包含在氧化物绝缘膜53中的氧的一部分并扩散到结晶氧化物半导体膜55中的温度。该温度典型为150℃以上且低于衬底51的应变点，优选为250℃以上且450℃以下。当热处理温度高于结晶氧化物半导体膜的淀积温度时，可释放包含在氧化物绝缘膜53中的大量的氧。
优选在惰性气体气氛中进行热处理；典型优选在稀有气体（如氦、氖、氩、氙或氪）气氛或氮气氛中进行。替代地，可在减压气氛中进行热处理。
该热处理允许从结晶氧化物半导体膜55释放氢且允许包含在氧化物绝缘膜53中的氧的一部分扩散到结晶氧化物半导体膜55中以及在氧化物绝缘膜53与结晶氧化物半导体膜55之间的界面附近中。在该工序中，可减少结晶氧化物半导体膜55中的氧缺损且氧扩散到在氧化物绝缘膜53与结晶氧化物半导体膜55之间的界面附近中，从而减少在氧化物半导体膜与氧化物绝缘膜之间的界面的缺陷。结果，可形成减少了氢浓度及氧缺损的结晶氧化物半导体膜。
接下来，在已经历热处理的结晶氧化物半导体膜上形成掩模，并接着使用掩模来选择性蚀刻结晶氧化物半导体膜，所以形成结晶氧化物半导体膜59。之后，去除掩模（参见图1C）。
可通过光刻步骤、喷墨法、印刷法等适当地形成用于结晶氧化物半导体膜55的蚀刻中的掩模。对结晶氧化物半导体膜55的蚀刻可适当地采用湿蚀刻或干蚀刻。
接下来，如图1D中所示，形成与结晶氧化物半导体膜59接触的一对电极61。
一对电极61用作源电极及漏电极。
可使用选自铝、铬、铜、钽、钛、钼及钨中的金属元素；含有任何这些金属元素作为成分的合金；含有这些金属元素的组合的合金；等来形成一对电极61。此外，可使用选自镁或锆之一或更多金属元素。另外，一对电极61可具有单层结构或具有两或更多层的叠层结构。例如，可提供含硅的铝膜的单层结构、钛膜层叠于铝膜上的两层结构、钛膜层叠于氮化钛膜上的两层结构、钨膜层叠于氮化钛膜上的两层结构、钨膜层叠于氮化钽膜上的两层结构或钛膜、铝膜及钛膜以此顺序层叠的三层结构。
可使用诸如氧化铟锡、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡的透光导电材料来形成一对电极61。也可具有使用上述透光导电材料及上述金属元素所形成的叠层结构。
通过印刷法或喷墨法形成一对电极61。替代地，在通过溅射法、CVD法、蒸镀法等形成导电膜之后，在导电膜上形成掩模并蚀刻导电膜，并从而形成一对电极61。可通过喷墨法、印刷法、光刻法等适当地形成导电膜上的掩模。
此时，在结晶氧化物半导体膜59及氧化物绝缘膜53上形成导电膜，并蚀刻成预定图案以形成一对电极61。
注意，在已经历热处理的结晶氧化物半导体膜上形成导电膜，并使用多级灰度光掩模来形成凹凸形状的掩模。使用该掩模来蚀刻已经历热处理的结晶氧化物半导体膜及导电膜。接着，通过灰化分隔凹凸形状的掩模，并且使用分隔的掩模来选择性蚀刻导电膜以形成结晶氧化物半导体膜及一对电极。通过该工序，可减少光掩模数量及光刻工序中的步骤数量。
接着，在结晶氧化物半导体膜59及一对电极61上形成栅极绝缘膜63。
接下来，在栅极绝缘膜63上并重叠于结晶氧化物半导体膜59的区域中形成栅电极65。
之后，可形成绝缘膜69作为保护膜（图1E）。另外，在栅极绝缘膜63及绝缘膜69中形成接触孔后，可形成连接至一对电极61的布线。
可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝或氧化镓的单层或叠层形成栅极绝缘膜63。优选接触于结晶氧化物半导体膜59的栅极绝缘膜63中的一部分含氧。更优选使用通过加热从其释放氧的氧化物绝缘膜来形成栅极绝缘膜63，这与氧化物绝缘膜53类似。通过使用氧化硅膜，可使氧扩散到结晶氧化物半导体膜59，所以可改善其特性。
使用high-k材料诸如硅酸铪（HfSiO x ）、添加有氮的硅酸铪（HfSi x O y N z ）、添加有氮的铝酸铪（HfAl x O y N z ）、氧化铪或氧化钇来形成栅极绝缘膜63，以减少栅极泄漏电流。此外，可使用叠层结构，其中层叠high-k材料及氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氧氮化铝及氧化镓中的一种或多种。例如，栅极绝缘膜63的厚度优选为1nm以上且300nm以下，且更优选为5nm以上且50nm以下。
在形成栅极绝缘膜63之前，可使结晶氧化物半导体膜59的表面暴露于如氧、臭氧或一氧化二氮的氧化气体的等离子体以加以氧化，从而减少氧缺损。
可使用选自铝、铬、铜、钽、钛、钼及钨中的金属元素；含有任何这些金属元素作为成分的合金；含有这些金属元素的组合的合金；等来形成栅电极65。此外，可使用选自镁或锆之一或更多金属元素。另外，栅电极65可具有单层结构或具有两或更多层的叠层结构。例如，可提供含硅的铝膜的单层结构、钛膜层叠于铝膜上的两层结构、钛膜层叠于氮化钛膜上的两层结构、钨膜层叠于氮化钛膜上的两层结构、钨膜层叠于氮化钽膜上的两层结构、钛膜、铝膜及钛膜以此顺序层叠的三层结构等。
可使用诸如氧化铟锡、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡的透光导电材料来形成栅电极65。也可具有使用上述透光导电材料及上述金属元素所形成的叠层结构。
可适当地以对栅极绝缘膜63所列举的任何绝缘膜来形成绝缘膜69。当通过溅射法或CVD法形成氮化硅膜作为绝缘膜69时，可防止来自外部的水分及碱金属的进入，并因此可减少结晶氧化物半导体膜中所含的杂质的量。
注意，在形成栅极绝缘膜63或形成绝缘膜69之后，可进行热处理。通过热处理，氧从栅极绝缘膜63扩散到结晶氧化物半导体膜。热处理的温度越高，当在照射光的同时因进行的-BT测试所导致的阈值的改变量越小。
通过上述步骤，可形成在结晶氧化物半导体膜中形成沟道区域的晶体管120。包括晶体管120的沟道区域的结晶氧化物半导体膜具有六角形晶体结构，其中在a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。这种晶体管120在光照射或BT测试前后之间阈值电压的变化量少并因此可具有稳定的电气特性。
实施方式2
在本实施方式中，将参照图5A至5D及图6描述具有与实施方式1不同的结构的晶体管的制造方法。本实施方式中的晶体管与实施方式1不同之处在于在氧化物绝缘膜与结晶氧化物半导体膜之间设置一对电极。注意，沿着图6中的点划线C-D所取得的截面图对应于图5D。
如图5A中所示，与实施方式1同样在衬底51上形成氧化物绝缘膜53。在氧化物绝缘膜53上形成一对电极71。在一对电极71及氧化物绝缘膜53上形成结晶氧化物半导体膜73。
可通过使用与实施方式1中所述的一对电极61类似的材料及形成方法来适当地形成一对电极71。
可通过使用与实施方式1中所述的结晶氧化物半导体膜55类似的材料及形成方法来适当地形成结晶氧化物半导体膜73。
接着，与实施方式1同样，加热衬底51以形成具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜。之后，在具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜上形成掩模并在具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜上进行蚀刻以形成结晶氧化物半导体膜75。之后，去除掩模（参见图5B）。
如图5C中所示，在一对电极71及结晶氧化物半导体膜75上形成栅极绝缘膜77。接着，在栅极绝缘膜77上并重叠于结晶氧化物半导体膜75的区域中形成栅电极79。接着，可在栅极绝缘膜77及栅电极79上形成绝缘膜81作为保护膜。
可通过使用与实施方式1中所述的栅极绝缘膜63类似的材料及形成方法来适当地形成栅极绝缘膜77。
可通过使用与实施方式1中所述的栅电极65类似的材料及形成方法来适当地形成栅电极79。
可通过使用与实施方式1中所述的绝缘膜69类似的材料及形成方法来适当地形成绝缘膜81。
接着，在绝缘膜81上形成掩模之后，部分蚀刻栅极绝缘膜77及绝缘膜81以形成接触孔。形成布线83以通过接触孔连接至一对电极71。
可通过使用与一对电极71类似的材料及形成方法来适当地形成布线83。
通过上述步骤，可形成具有在沟道形成区域中的结晶氧化物半导体膜的晶体管。结晶氧化物半导体膜具有六角形晶体结构，其中在a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。这种在沟道区域中包括结晶氧化物半导体膜的晶体管在光照射或BT测试前后之间阈值电压的变化量少；因此，晶体管可具有稳定的电气特性。
注意，本实施方式可与任何其他实施方式适当地组合。
实施方式3
在本实施方式中，将参照图7A至7C及图8描述与实施方式1及实施方式2中的晶体管不同的晶体管。本实施方式中的晶体管具有底栅结构，其中栅电极设置在衬底侧上，这与实施方式1及实施方式2中的晶体管不同。注意，沿着图8中的点划线E-F所取得的截面图对应于图7C。
如图7A中所示，在衬底51上形成氧化物绝缘膜53。在氧化物绝缘膜53上形成栅电极91。在氧化物绝缘膜53及栅电极91上形成栅极绝缘膜93。接着，与实施方式1中同样在栅极绝缘膜93上形成结晶氧化物半导体膜95。
可以与实施方式1中的栅电极65类似的方式形成栅电极91。
可以与实施方式1中的栅极绝缘膜63类似的方式形成栅极绝缘膜93。
可以与实施方式1中的结晶氧化物半导体膜55类似的方式形成结晶氧化物半导体膜95。
接下来，与实施方式1中同样，加热结晶氧化物半导体膜95以形成具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜。
接着，在具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜上形成掩模，并在具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜上进行蚀刻以形成结晶氧化物半导体膜99。之后，去除掩模（参见图7B）。
接下来，如图7C中所示，在结晶氧化物半导体膜99上形成一对电极101。接着，在结晶氧化物半导体膜99及一对电极101上形成绝缘膜103。
可通过使用与实施方式1中所述的一对电极61类似的材料及形成方法来适当地形成一对电极101。
可以与实施方式1中的栅极绝缘膜63类似的方式形成绝缘膜103。
之后，可进行热处理。
通过上述步骤，可形成具有在沟道形成区域中的结晶氧化物半导体膜的晶体管。结晶氧化物半导体膜具有六角形晶体结构，其中在a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。这种在沟道区域中包括结晶氧化物半导体膜的晶体管在光照射或BT测试前后之间阈值电压的变化量少；因此，晶体管可具有稳定的电气特性。
注意，本实施方式可与任何其他实施方式适当地组合。
实施方式4
在本实施方式中，将参照图9A至9D及图10描述与实施方式3中的晶体管不同的具有底栅结构的晶体管。在本实施方式与实施方式3不同之处在于在栅极绝缘膜与氧化物半导体膜之间设置一对电极。注意，沿着图10中的点划线G-H所取得的截面图对应于图9D。
如图9A中所示，在衬底51上形成氧化物绝缘膜53。接着，在氧化物绝缘膜53上形成栅电极91。在氧化物绝缘膜53及栅电极91上形成栅极绝缘膜93。接着，在栅极绝缘膜93上形成一对电极105。
可通过使用与实施方式1中所述的一对电极61类似的材料及形成方法来适当地形成一对电极105。
接下来，如图9B中所示，以与实施方式1类似的方式在栅极绝缘膜93上形成结晶氧化物半导体膜107。
可以与实施方式1中的结晶氧化物半导体膜55类似的方式形成结晶氧化物半导体膜107。
接下来，与实施方式1中同样，加热结晶氧化物半导体膜107以形成具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜。
接着，在具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜上形成掩模，并在具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜上进行蚀刻以形成结晶氧化物半导体膜109。之后，去除掩模（参见图9C）。
接下来，如图9D中所示，在结晶氧化物半导体膜109及一对电极105上形成保护膜111。
可以与实施方式1中的栅极绝缘膜63类似的方式形成保护膜111。
之后，可进行热处理。
通过上述步骤，可形成具有在沟道形成区域中的结晶氧化物半导体膜的晶体管。结晶氧化物半导体膜具有六角形晶体结构，其中在a-b面中形成用于形成六角形晶格的键，且c轴与和a-b面实质上平行的衬底的平表面实质上垂直。这种在沟道区域中包括结晶氧化物半导体膜的晶体管在光照射或BT测试前后之间阈值电压的变化量少；因此，晶体管可具有稳定的电气特性。
注意，本实施方式可与任何其他实施方式适当地组合。
实施方式5
在本实施方式中，将描述在任何实施方式1至4中所述的晶体管具有多个栅电极的情况。虽在本实施方式中使用实施方式3中所述的晶体管，但可适当地使用实施方式1、2及4中所述的晶体管。
与实施方式3中同样，如图11中所示，在衬底51上形成氧化物绝缘膜53；在氧化物绝缘膜53上形成栅电极91及栅极绝缘膜93；以及在栅极绝缘膜93上形成结晶氧化物半导体膜99、一对电极101及绝缘膜103。
接下来，在绝缘膜103上且重叠于结晶氧化物半导体膜99的区域中形成背栅电极113。接着，可在绝缘膜103及背栅电极113上形成绝缘膜115作为保护膜。
可以与实施方式1中的栅电极65类似的方式形成背栅电极113。
绝缘膜103用作背栅电极113侧上的栅极绝缘膜。可以与实施方式1中所述的绝缘膜69类似的方式形成绝缘膜115。
栅电极91及背栅电极113可连接。在此情况中，栅电极91及背栅电极113具有相同电位且在栅极绝缘膜93侧上及在结晶氧化物半导体膜99的绝缘膜103侧上形成沟道区域，并从而可增加晶体管的通态电流（on-state current）及场效应迁移率。
替代地，栅电极91及背栅电极113也可不连接且具有不同的施加电位。在此情况中，可控制晶体管的阈值电压。
在本实施方式中，在结晶氧化物半导体膜99与绝缘膜103之间形成一对电极101，但一对电极可形成在栅极绝缘膜93与结晶氧化物半导体膜99之间。
通过上述步骤，可形成具有多个栅电极的晶体管。
实施方式6
在本实施方式中，将描述一种晶体管的制造方法，其中结晶氧化物半导体膜与一对电极之间的接触电阻可比实施方式1至实施方式5中所述的晶体管减少更多。
与实施方式1中同样，通过图1A及1B中所述的步骤在氧化物绝缘膜53上形成结晶氧化物半导体膜55。接下来，加热结晶氧化物半导体膜55以形成具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜。接着，如图12A中所示，在具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜57上形成具有n型导电性的缓冲器84。
对具有n型导电性的缓冲器84，可使用选自氧化铟、氧化铟锡、氧化铟锌、氧化锡、氧化锌及氧化锡锌中的金属氧化物或含有选自铝、镓及硅中之一或更多元素的金属氧化物的材料。通过这种结构，可减少结晶氧化物半导体膜与用作后面形成的源电极及漏电极的一对电极之间的接触电阻。
在此情况中，在加热结晶氧化物半导体膜以从结晶氧化物半导体膜释放氢的同时，氧从氧化物绝缘膜扩散到结晶氧化物半导体膜中。之后，在结晶氧化物半导体膜上形成具有n型导电性的缓冲器84。亦即，可从氧化物绝缘膜充分释放氢。结果，可减少结晶氧化物半导体膜中的氢浓度及氧缺损，并从而可防止晶体管的阈值电压向负侧漂移。
接下来，在具有n型导电性的缓冲器84上形成掩模后，蚀刻具有降低的氢浓度及减少的氧缺损的结晶氧化物半导体膜及具有n型导电性的缓冲器84以形成结晶氧化物半导体膜59及具有n型导电性的缓冲器85。之后，去除掩模（参见图12B）。
如图12C中所示，在结晶氧化物半导体膜59及具有n型导电性的缓冲器85上形成一对电极61。在此情况中，为了保持栅极绝缘膜的膜质量，优选使用不从栅极绝缘膜抽取氧的材料作为一对电极61。一对电极61的材料例子包括钨、钼等。然而，钨或钼会在接触于结晶氧化物半导体膜及栅极绝缘膜的区域中变成高电阻的金属氧化物。因此，在结晶氧化物半导体膜59与一对电极61之间设置具有n型导电性的缓冲器，所以可减少结晶氧化物半导体膜59与一对电极61之间的接触电阻（参见图12D）。
接下来，通过形成在一对电极61上的掩模（未图示），蚀刻具有n型导电性的缓冲器85的暴露部分以形成一对具有n型导电性的缓冲器87。
注意，可在去除形成在一对电极61上的掩模后，使用一对电极61作为掩模并蚀刻具有n型导电性的缓冲器85的暴露部分，以形成一对具有n型导电性的缓冲器87。
当蚀刻具有n型导电性的缓冲器85时，优选采用不蚀刻结晶氧化物半导体膜59并选择性蚀刻具有n型导电性的缓冲器85的条件（具有高蚀刻选择性的条件）。另外，若结晶氧化物半导体膜59与具有n型导电性的缓冲器85之间的蚀刻速率差异很小，则会既蚀刻具有n型导电性的缓冲器85也部分蚀刻结晶氧化物半导体膜59成为具有凹槽（凹部）的形状。
在本实施方式中，由于一对具有n型导电性的缓冲器87设置在结晶氧化物半导体膜59与一对电极61之间，可降低结晶氧化物半导体膜59与一对电极61间的接触电阻。结果，可防止减少晶体管的通态电流。另外，可抑制在BT测试中施加负栅极应力前后之间的通态电流的改变量（Ion劣化）。
接下来，与实施方式1中同样，形成栅极绝缘膜63、栅电极65及绝缘膜69（参见图12E）。另外，在栅极绝缘膜63与绝缘膜69中形成接触孔后，可形成连接至一对电极61的布线。
通过上述步骤，可形成具有沟道形成区域中的结晶氧化物半导体膜的晶体管。
根据本实施方式，在氧化物半导体膜与一对布线之间形成具有n型导电性的缓冲器以减少接触电阻，从而可减少通态电流并且可抑制在BT测试中施加负栅极应力前后之间的通态电流的改变量（Ion劣化）。
注意，本实施方式可与任何其他实施方式适当地组合。
实施方式7
在本实施方式中，在图13中说明一种制造设备的例子，其中在不暴露于空气中的情况下接续进行从氧化物绝缘膜53的形成经过热处理步骤至将成为源电极或漏电极的导电膜的形成的步骤，其描述在实施方式1中。
图13中所示的制造设备为单晶片多室设备，其包括溅射装置10a、10b及10c、设有三个卡式埠（cassette port）14的用于保持被处理衬底的衬底供应室11、装卸互锁室（load lock chamber）12a及12b、转送室13、衬底加热室15等。注意，用于转送待处理的衬底的转送自动机设置在衬底供应室11及转送室13的每一个中。优选控制溅射装置10a、10b及10c、转送室13及衬底加热室15中的气氛以几乎不含氢及水分（亦即，惰性气氛、减压气氛或干空气气氛）。例如，优选气氛为干氮气氛，其中水分的露点为-40℃以下，优选为-50℃以下。
使用图13中所示的制造设备的制造步骤的程序的例子如下。从衬底供应室11通过装卸互锁室12a及转送室13转送被处理衬底至衬底加热室15；通过在衬底加热室15中的诸如真空烘烤的热处理去除附着至被处理衬底的水分；通过转送室13将被处理衬底转送至溅射装置10c；并且在溅射装置10c中淀积氧化物绝缘膜53。接着，在不暴露于空气的情况下通过转送室13将被处理衬底转送至溅射装置10a；在溅射装置10a中优先淀积锌于氧化物绝缘膜53上，并使淀积的锌氧化，以形成具有包含锌的六角形晶体结构的种晶55a；并且在同一溅射装置中连续进行溅射，以使用种晶55a作为核而进行晶体生长，并在种晶55a上形成具有六角形晶体结构的结晶氧化物半导体膜55b。接着，在不暴露于空气的情况下通过转送室13将被处理衬底转送至衬底加热室15并进行热处理。之后，在不暴露于空气的情况下通过转送室13将被处理衬底转送至溅射装置10b；并且在溅射装置10b中使用金属靶材来在结晶氧化物半导体膜55b上淀积将成为源电极及漏电极的导电膜。
如上所述，通过使用图13中所示的制造设备，可在不暴露于空气的情况下进行晶体管的制造工序的部分。
注意，本实施方式可与任何其他实施方式适当地组合。
实施方式8
在本实施方式中，将描述具有新颖结构的半导体装置的例子。在该半导体装置中，使用包括在任何实施方式1至7中所述的氧化物半导体层的晶体管，即使在不供电的状态中仍可保留存储内容，且对写入操作的次数无限制。
由于包括在任何实施方式1至7中所述的氧化物半导体的晶体管的断态电流非常小，因此这种晶体管可非常长时间保持存储内容。换言之，可充分减少耗电量，因为刷新操作变得不必要或刷新操作的频度可非常低。此外，即使当不供电时仍可长时间保持存储内容。
图14A至14C说明半导体装置的结构的例子。图14A说明半导体装置的截面，且图14B说明半导体装置的平面。在此，图14A对应于图14B中沿线E1-E2及线F1-F2的截面。图14A及14B中所示的半导体装置包括在下部中包括氧化物半导体以外的材料的晶体管260，及在上部中包括氧化物半导体的晶体管120。晶体管120与实施方式1中的相同；因此，对图14A至14C的说明，对与图1E相同的部件使用相同参考符号。
晶体管260包括：在含有半导体材料（如硅等）的衬底200中的沟道形成区域216；杂质区域214和高浓度杂质区域220（其简单统称为杂质区域并加以设置以在其之间夹住沟道形成区域216）；沟道形成区域216上的栅极绝缘膜208；栅极绝缘膜208上的栅电极210；电连接至杂质区域的源电极或漏电极230a；电连接至杂质区域的源电极或漏电极230b。
在此，在栅电极210的侧表面上形成侧壁绝缘膜218。高浓度杂质区域220设置在当从与衬底200的表面垂直方向看去不与侧壁绝缘膜218重叠的衬底200的区域中。金属化合物区域224设置成接触高浓度杂质区域220。元件分离绝缘膜206以围绕晶体管260的方式设置在衬底200上。以覆盖晶体管260的方式设置层间绝缘膜226及层间绝缘膜128。源电极或漏电极230a及源电极或漏电极230b通过形成在层间绝缘膜226及128中的开口电连接至金属化合物区域224。亦即，源电极或漏电极230a及源电极或漏电极230b通过金属化合物区域224电连接至高浓度杂质区域220及杂质区域214。注意，在为了晶体管260的集成化等的某些情况中不形成侧壁绝缘膜218。
图14A至14C中所示的晶体管120包括结晶氧化物半导体膜59、用作源电极或漏电极的一对电极61、栅极绝缘膜63及栅电极65。可通过实施方式1中所述的工序形成晶体管120。
在图14A至14C中，通过改善其上形成结晶氧化物半导体膜59的层间绝缘膜128的平坦度，结晶氧化物半导体膜59可具有均匀厚度；因此可改善晶体管120的特性。注意，沟道长度很小，例如，0.8μm或3μm。此外，层间绝缘膜128对应于氧化物绝缘膜53并使用相同材料形成。
在图14A至14C中所述的电容器265包括一对电极61之一、用作电介质的栅极绝缘膜63及电极248。
此外，在晶体管120及电容器265上设置绝缘膜69，并在绝缘膜69上设置保护绝缘膜110。
此外，设置在与一对电极61相同步骤中形成的布线242a及242b。布线242a电连接至源电极或漏电极230a，且布线242b电连接至源电极或漏电极230b。
图14C显示电路结构。注意，在电路图中，在某些情况中会在晶体管旁写上“OS”以指示晶体管包括氧化物半导体。
在图14C中，第一布线（第一线）电连接至晶体管260的源电极，且第二布线（第二线）电连接至晶体管260的漏电极。第三布线（第三线）电连接至晶体管120的源电极和漏电极中的一方，且第四布线（第四线）电连接至晶体管120的栅电极。晶体管260的栅电极、晶体管120的源电极及漏电极中的另一方及电容器265的一个电极彼此电连接。此外，第五布线（第五线）及电容器265的另一个电极彼此电连接。
图14C中的半导体装置可利用其中可保持晶体管260的栅电极的电位的特性如下述写入、保持及读取数据。
首先，将说明数据的写入及保持。将第四布线的电位设定在使晶体管120导通的电位，从而使晶体管120导通。因此，将第三布线的电位施加至晶体管260的栅电极及电容器265。换言之，对晶体管260的栅电极供应预定的电荷（亦即，数据的写入）。在此，提供用于供应电位电平的电荷或用于供应不同电位电平的电荷（此后称为低电平电荷及高电平电荷）。之后，将第四布线的电位设定在使晶体管120截止的电位，以使晶体管120截止。因此，保持提供至晶体管260的栅电极的电荷（保持）。
晶体管120的断态电流极小。具体而言，断态电流的值（在此，每微米沟道宽度的电流）为100zA/μm（1zA（仄普托安培（zeptoampere））为1×10-21A）以下，优选为10zA/μm以下。因此，可长时间保持晶体管260中的栅电极的电位。另外，可如实施方式5中所述设置背栅电极，并且优选通过对背栅电极施加电压来确保晶体管120为常关闭晶体管。
作为衬底200，可使用称为SOI（绝缘体上硅）衬底的半导体衬底。替代地，作为衬底200，可使用在诸如玻璃衬底的绝缘衬底上形成SOI层的衬底。作为在玻璃衬底上形成SOI层的SOI衬底的形成方法的例子，有一种方法，其中通过氢离子注入剥离法而在玻璃衬底上形成薄单晶层。具体而言，通过使用离子掺杂设备以H3 +离子照射，在自表面预定深度于硅衬底中形成分离层，通过压合将具有绝缘膜在其表面上的玻璃衬底接合至硅衬底的表面，并且在低于在分离层中或在分离层的界面发生分离的温度的温度进行热处理。替代地，加热温度可在使分离层脆化的温度。结果，通过在分离层中或在分离层的界面产生分离边界而从硅衬底分离半导体衬底的一部分，以在玻璃衬底上形成SOI层。
注意，本实施方式可与任何实施方式1至7适当地组合。
实施方式9
在本实施方式中，以下描述在一个衬底上形成驱动器电路的至少一部分及配置在像素部中的晶体管的例子。
根据实施方式1至7中的任一个形成将配置在像素部中的晶体管。此外，在任何实施方式1至7中所述的晶体管为n沟道TFT，并因此在驱动器电路中可以n沟道TFT形成的驱动器电路的一部分形成在与像素部的晶体管同一的衬底上。
图15A说明有源矩阵显示装置的框图的例子。在显示装置中的衬底5300上，设置像素部5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303及信号线驱动器电路5304。在像素部5301中，配置从信号线驱动器电路5304延伸的多个信号线且配置从第一扫描线驱动器电路5302及第二扫描线驱动器电路5303延伸的多个扫描线。注意，在扫描线及信号线交叉的区域中以矩阵配置包括显示元件的像素。此外，在显示装置中的衬底5300通过连接点如柔性印刷电路（FPC）连接至时序控制电路（也称为控制器或控制器IC）。
在图15A中，第一扫描线驱动器电路5302、第二扫描线驱动器电路5303、信号线驱动器电路5304形成在与像素部5301相同的衬底5300上。由此，减少设置在外部的驱动电路等的构件数量，所以可实现成本减少。此外，若驱动器电路设置在衬底5300外部，会需要延长布线且布线连接数量会增加，但若在衬底5300上设置驱动器电路，可减少布线连接数量。由此，可实现可靠性及产率的改善。
图15B说明像素部的电路结构的例子。在此，显示VA液晶显示面板的像素结构。
在该像素结构中，在一个像素中包括多个像素电极且晶体管连接至个别的像素电极。构成多个晶体管以由不同的栅极信号驱动。亦即，互相独立控制施加至多畴像素中的个别像素电极的信号。
晶体管628的栅极布线602及晶体管629的栅极布线603被分离，所以可对这些栅极布线提供不同的栅极信号。相反地，用作数据线的源电极或漏电极616为晶体管628及629共同使用。作为晶体管628及629的每一个，可适当使用实施方式1至7中所述的任何晶体管。
电连接至晶体管628的第一像素电极及电连接至晶体管629的第二像素电极具有不同的形状并由狭缝分开。以围绕呈V形状展开的第一像素电极的外侧的方式设置第二像素电极。通过晶体管628及629使第一及第二像素电极之间的电压施加时序改变以控制液晶的取向。晶体管628连接至栅极布线602，且晶体管629连接至栅极布线603。当对栅极布线602及栅极布线603施加不同栅极信号时，可变化晶体管628及晶体管629的操作时序。
此外，使用电容器布线690、用作电介质的栅极绝缘膜及电连接至第一像素电极层或第二像素电极层的电容器电极来形成存储电容器。
第一像素电极、液晶层及对置电极互相重叠以形成第一液晶元件651。另外，通过重叠第二像素电极、液晶层及对置电极以形成第二液晶元件652。像素结构为多畴结构，其中第一液晶元件651及第二液晶元件652设置在一个像素中。
注意，像素结构不限于图15B中所示的结构。例如，可将开关、电阻器、电容器、晶体管、传感器、逻辑电路等追加至图15B中所示的像素。
图15C显示像素部的电路结构的例子。在此，显示使用有机EL元件的显示面板的像素结构。
在有机EL元件中，通过对发光元件施加电压，分别从一对电极注入电子及空穴到含有发光有机化合物的层中，并且电流流过。载流子（电子与空穴）复合，并因此，激发发光有机化合物。发光有机化合物从激发态返回基态，从而发光。由于这种机理的缘故，该发光元件称为电流激发型发光元件。
图15C显示可应用数字时间灰度驱动的像素结构的例子，作为半导体装置的例子。
描述可应用数字时间灰度驱动的像素的结构及操作。在此，一个像素包括两个n沟道晶体管，各包括氧化物半导体层作为沟道形成区域。
像素6400包括开关晶体管6401、驱动器晶体管6402、发光元件6404及电容器6403。开关晶体管6401的栅电极连接至扫描线6406。开关晶体管6401的第一电极（源电极和漏电极中的一方）连接至信号线6405。开关晶体管6401的第二电极（源电极和漏电极中的另一方）连接至驱动器晶体管6402的栅电极。驱动器晶体管6402的栅电极通过电容器6403连接至电源线6407。驱动器晶体管6402的第一电极连接至电源线6407。驱动器晶体管6402的第二电极连接至发光元件6404的第一电极（像素电极）。发光元件6404的第二电极对应于共同电极6408。共同电极6408电连接至设置于同一衬底上的共同电位线。
发光元件6404的第二电极（共同电极6408）设定为低电源电位。注意，低电源电位为一电位，其参照设定为电源线6407的高电源电位满足低电源电位低于高电源电位。作为低电源电位，可采用例如GND、0V等。将高电源电位与低电源电位之间的电位差施加至发光元件6404且对发光元件6404供应电流，从而使发光元件6404发光。在此，为了使发光元件6404发光，设定每一电位使得高电源电位与低电源电位之间的电位差为发光元件6404的正向阈值电压以上。
注意，可使用驱动器晶体管6402的栅极电容而省略电容器6403。驱动器晶体管6402的栅极电容可形成在沟道形成区域与栅电极之间。
在电压输入电压驱动方法的情况中，将视频信号输入到驱动器晶体管6402的栅电极，使驱动器晶体管6402实质上导通或实质上截止。亦即，驱动器晶体管6402在线性区域中操作。亦即，驱动器晶体管6402在线性区域中操作，并因此，对驱动器晶体管6402的栅电极施加高于电源线6407的电压的电压。注意，对信号线6405施加电源线的电压与驱动器晶体管6402的Vth的和以上的电压。
在使用模拟灰度法来取代数字时间灰度法的情况中，可通过以不同方式输入信号采用与图15C中的相同的像素结构。
在进行模拟灰度驱动的情况中，对驱动器晶体管6402的栅电极施加发光元件6404的正向电压及驱动器晶体管6402的Vth的和以上的电压。发光元件6404的正向电压表示获得希望的亮度的电压，并至少包括正向阈值电压。输入通过驱动器晶体管6402在饱和区域中操作的视频信号，使电流可施加至发光元件6404。为了使驱动器晶体管6402在饱和区域中操作，电源线6407的电位设定为高于驱动器晶体管6402的栅极电位。当使用模拟视频信号时，可根据视频信号对发光元件6404馈送电流并进行模拟灰度驱动。
注意，像素结构不限于图15C中所示的结构。例如，可将开关、电阻器、电容器、传感器、晶体管、逻辑电路等追加至图15C中所示的像素。
实施方式10
可将本说明书中公开的半导体装置应用至各种电子设备（包括游戏机）。电子设备的例子为电视装置（也称为电视或电视接收器）、计算机等的显示器、如数字相机或数字视频相机的相机、数字相框、移动电话机（也称为移动电话或便携式电话装置）、便携式游戏机、便携式信息终端机、音频再生装置、如弹珠机的大尺寸游戏机等。将描述各包括在任何上述实施方式中所述的半导体装置的电子设备的例子。
图16A示出便携式信息终端机，其包括主体3001、壳体3002、显示部3003a及3003b等。显示部3003b用作触控面板。通过触控显示在显示部3003b上的键盘按键3004，可操作屏幕，并可输入文字。不用说，显示部3003a可用作触控面板。通过使用实施方式1中所示的晶体管作为开关元件来制造液晶面板或有机发光面板并应用于显示部3003a或3003b，从而可提供高可靠性的便携式信息终端机。
图16A中所示的便携式信息终端机具有在显示部上显示各种信息（如静止图像、动态图像及文字图像）的功能、在显示部上显示日历、日期、时间等的功能、操作或编辑显示在显示部上的信息的功能、控制通过各种软件（程序）的处理的功能等。此外，外部连接端子（耳机端子、USB端子等）、记录媒质插入部等可设置在壳体的背表面或侧表面上。
图16A中所示的便携式信息终端机可无线传送并接收数据。通过无线通信，可从电子书服务器购买并下载想要的书籍数据等。
图16B示出便携式音乐播放器，其包括，在主体3021中，显示部3023、用于将主体配戴在耳朵上的固定部3022、扬声器、操作按钮3024、外部存储槽3025等。通过使用实施方式1中所示的晶体管作为开关元件来制造液晶面板或有机发光面板并应用于显示部3023，从而可提供高可靠性的便携式音乐播放器（PDA）。
此外，当图16B中所示的便携式音乐播放器用作天线、麦克风或无线通信装置并与移动电话一起使用时，使用者可在开车等时无线且无手持地讲电话。
图16C示出移动电话，其包括两个壳体，即壳体2800及壳体2801。壳体2801包括显示面板2802、扬声器2803、麦克风2804、指向装置2806、相机镜头2807、外部连接端子2808等。另外，壳体2800包括具有充电便携式信息终端机的功能的太阳电池单元2810、外部存储槽2811等。此外，天线纳入壳体2801中。实施方式1中所示的晶体管应用至显示面板2802，从而可提供高可靠性的移动电话。
此外，显示面板2802设有触控面板。在图16C中以虚线显示显示成图像的多个操作键2805。注意，也包括用来从太阳电池单元2810输出的电压升压至每一电路所需的电压的升压电路。
例如，可采用实施方式1中所示的晶体管120来形成用于诸如升压电路的电源电路中的功率晶体管，该晶体管120包括结晶氧化物半导体膜59，其厚度为2μm以上且50μm以下。
在显示面板2802中，可根据使用模式适当改变显示方向。此外，显示装置在与显示面板2802同一表面上设有相机镜头2807，并因此其可使用为视频电话。扬声器2803及麦克风2804可用于视频通话、记录及播放声音等，还有语音通话。此外，在如图16C中所示呈展开状态的壳体2800及壳体2801可通过滑动而移动，使得一方重叠于另一方上；因此，可减少移动电话的尺寸，这使移动电话适合携带。
外部连接端子2808可连接至AC适配器及如USB电缆的各种电缆，并且以个人计算机充电及通讯为可行。此外，可通过将存储媒质插入至外部存储槽2811来存储大量的数据。
此外，除了上述功能，可提供红外线通讯功能、电视接收功能等。
图16D示出电视装置的一个例子。在电视装置9600中，显示部9603纳入壳体9601中。显示部9603可显示图像。在此，由设有CPU的支架9605支撑壳体9601。当将实施方式1中所示的晶体管应用于显示部9603时，可获得具有高可靠性的电视装置9600。
可以壳体9601的操作开关或个别的遥控操作机来操作电视装置9600。此外，遥控操作机可设有显示部以显示从遥控操作机输出的数据。
注意，电视装置9600设有接收器、调制解调器等。通过使用接收器，可接收一般电视广播。再者，当显示装置有线或无线经过调制解调器连接至通讯网络时，可进行单向（从发送器至接收器）或双向（发送器与接收器之间或接收器之间）信息通讯。
此外，电视装置9600设有外部连接端子9604、存储媒质记录及再生部9602及外部存储槽。外部连接端子9604可连接至如USB电缆的各种电缆，且与个人计算机的数据通讯为可行。碟型存储媒质插入到存储媒质记录及再生部9602中，并且可进行存储在存储媒质中的数据读取及对存储媒质的数据写入。另外，可在显示部9603上显示插入到外部存储槽的外部存储9606中存储为数据的图像、视频等。
当实施方式8中所述的半导体装置应用至外部存储9606或CPU时，电视装置9600可具有高可靠性且充分减少其耗电量。
附图标记说明
11：衬底供应室；13：转送室；14：卡式埠；15：衬底加热室；31：处理室；33：排气单元；35：气体供应单元；37：电源装置；40：衬底支撑；41：靶材；43：离子；51：衬底；53：氧化物绝缘膜；55：结晶氧化物半导体膜；57：结晶氧化物半导体膜；59：结晶氧化物半导体膜；61：电极；63：栅极绝缘膜；65：栅电极；69：绝缘膜；71：电极；73：结晶氧化物半导体膜；75：结晶氧化物半导体膜；77：栅极绝缘膜；79：栅电极；81：绝缘膜；83：布线；84：缓冲器；85：缓冲器；87：缓冲器；91：栅电极；93：栅极绝缘膜；95：结晶氧化物半导体膜；99：结晶氧化物半导体膜；101：电极；103：绝缘膜；105：电极；107：结晶氧化物半导体膜；109：结晶氧化物半导体膜；10a：溅射装置；10b：溅射装置；10c：溅射装置；110：保护绝缘膜；111：保护膜；113：背栅电极；115：绝缘膜；120：晶体管；128：层间绝缘层；12a：装卸互锁室；200：衬底；206：分离绝缘膜；208：栅极绝缘膜；210：栅电极；214：杂质区域；216：沟道形成区域；218：侧壁绝缘膜；220：高浓度杂质区域；224：金属化合物区域；226：层间绝缘层；248：电极；260：晶体管；265：电容器；55a：种晶；55b：结晶氧化物半导体膜；602：栅极布线；603：栅极布线；616：源电极或漏电极；628：晶体管；629：晶体管；651：液晶元件；652：液晶元件；690：电容器布线；230a：源电极或漏电极；230b：源电极或漏电极；242a：布线；242b：布线；2800：壳体；2801：壳体；2802：显示面板；2803：扬声器；2804：麦克风；2805：操作键；2806：指向装置；2807：相机镜头；2808：外部连接端子；2810：太阳电池单元；2811：外部存储槽；3001：主体；3002：壳体；3004：键盘按键；3021：主体；3022：固定部；3023：显示部；3024：操作按钮；3025：外部存储槽；5300：衬底；5301：像素部；5302：扫描线驱动器电路；5303：扫描线驱动器电路；5304：信号线驱动器电路；6400：像素；6401：开关晶体管；6402：驱动器晶体管；6403：电容器；6404：发光元件；6405：信号线；6406：扫描线；6407：电源线；6408：共同电极；9600：电视装置；9601：壳体；9602：存储媒质记录及再生部；9603：显示部；9604：外部连接端子；9605：支架；9606：外部存储；3003a：显示部；3003b：显示部。
本申请基于2010年9月13日提交到日本专利局的序号2010-204971的日本专利申请，通过引用将其完整内容并入在此。

Claims (20)

1. 一种半导体装置的制造方法，包括如下步骤：
在衬底上形成氧化物绝缘膜；
在所述氧化物绝缘膜上通过溅射方法形成具有包含锌的六角形晶体结构的种晶；
使用所述种晶作为核来进行晶体生长以形成具有六角形晶体结构的结晶氧化物半导体膜；
对所述结晶氧化物半导体膜进行热处理；
在所述热处理之后蚀刻所述结晶氧化物半导体膜；
在所述蚀刻步骤之后在所述结晶氧化物半导体膜上形成一对电极；
在所述结晶氧化物半导体膜及所述一对电极上形成栅极绝缘膜；以及
在所述栅极绝缘膜上形成栅电极。
2. 根据权利要求1所述的半导体装置的制造方法，其中具有包含锌的六角形结构的所述种晶为氧化锌。
3. 根据权利要求1所述的半导体装置的制造方法，其中当在200℃以上且400℃以下的温度加热所述衬底的同时形成所述结晶氧化物半导体。
4. 根据权利要求1所述的半导体装置的制造方法，其中包括在所述种晶中的所述晶体或包括在所述结晶氧化物半导体膜中的所述晶体具有与所述衬底的平表面实质上垂直的c轴。
5. 根据权利要求1所述的半导体装置的制造方法，其中所述热处理的温度为释放包括在所述结晶氧化物半导体膜中的氢的温度。
6. 一种半导体装置的制造方法，包括如下步骤：
在衬底上形成氧化物绝缘膜；
在所述氧化物绝缘膜上形成一对电极；
在所述氧化物绝缘膜及所述一对电极上通过溅射方法形成具有包含锌的六角形晶体结构的种晶；
使用所述种晶作为核来进行晶体生长以形成具有六角形晶体结构的结晶氧化物半导体膜；
对所述结晶氧化物半导体膜进行热处理；
在所述热处理之后蚀刻所述结晶氧化物半导体膜；
在所述蚀刻步骤之后在所述结晶氧化物半导体膜上形成栅极绝缘膜；以及
在所述栅极绝缘膜上形成栅电极。
7. 根据权利要求6所述的半导体装置的制造方法，其中具有包含锌的六角形结构的所述种晶为氧化锌。
8. 根据权利要求6所述的半导体装置的制造方法，其中当在200℃以上且400℃以下的温度加热所述衬底的同时形成所述结晶氧化物半导体。
9. 根据权利要求6所述的半导体装置的制造方法，其中包括在所述种晶中的所述晶体或包括在所述结晶氧化物半导体膜中的所述晶体具有与所述衬底的平表面实质上垂直的c轴。
10. 根据权利要求6所述的半导体装置的制造方法，其中所述热处理的温度为释放包括在所述结晶氧化物半导体膜中的氢的温度。
11. 一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成包括氧化物绝缘膜的栅极绝缘膜；
在所述栅极绝缘膜上通过溅射方法形成具有包含锌的六角形晶体结构的种晶；
使用所述种晶作为核来进行晶体生长以形成具有六角形晶体结构的结晶氧化物半导体膜；
对所述结晶氧化物半导体膜进行热处理；
在所述热处理之后蚀刻所述结晶氧化物半导体膜；以及
在所述蚀刻步骤之后在所述结晶氧化物半导体膜上形成一对电极。
12. 根据权利要求11所述的半导体装置的制造方法，其中具有包含锌的六角形结构的所述种晶为氧化锌。
13. 根据权利要求11所述的半导体装置的制造方法，其中当在200℃以上且400℃以下的温度加热所述衬底的同时形成所述结晶氧化物半导体。
14. 根据权利要求11所述的半导体装置的制造方法，其中包括在所述种晶中的所述晶体或包括在所述结晶氧化物半导体膜中的所述晶体具有与所述衬底的平表面实质上垂直的c轴。
15. 根据权利要求11所述的半导体装置的制造方法，其中所述热处理的温度为释放包括在所述结晶氧化物半导体膜中的氢的温度。
16. 一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成包括氧化物绝缘膜的栅极绝缘膜；
在所述栅极绝缘膜上形成一对电极；
在所述栅极绝缘膜及所述一对电极上通过溅射方法形成具有包含锌的六角形晶体结构的种晶；
使用所述种晶作为核来进行晶体生长以形成具有六角形晶体结构的结晶氧化物半导体膜；以及
对所述结晶氧化物半导体膜进行热处理。
17. 根据权利要求16所述的半导体装置的制造方法，其中具有包含锌的六角形结构的所述种晶为氧化锌。
18. 根据权利要求16所述的半导体装置的制造方法，其中当在200℃以上且400℃以下的温度加热所述衬底的同时形成所述结晶氧化物半导体。
19. 根据权利要求16所述的半导体装置的制造方法，其中包括在所述种晶中的所述晶体或包括在所述结晶氧化物半导体膜中的所述晶体具有与所述衬底的平表面实质上垂直的c轴。
20. 根据权利要求16所述的半导体装置的制造方法，其中所述热处理的温度为释放包括在所述结晶氧化物半导体膜中的氢的温度。
CN201180043987.XA 2010-09-13 2011-09-05 半导体装置的制造方法 Active CN103155121B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010204971 2010-09-13
JP2010-204971 2010-09-13
PCT/JP2011/070668 WO2012036104A1 (en) 2010-09-13 2011-09-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN103155121A true CN103155121A (zh) 2013-06-12
CN103155121B CN103155121B (zh) 2016-03-16

Family

ID=45807109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180043987.XA Active CN103155121B (zh) 2010-09-13 2011-09-05 半导体装置的制造方法

Country Status (6)

Country Link
US (3) US8871565B2 (zh)
JP (8) JP6005347B2 (zh)
KR (1) KR101808200B1 (zh)
CN (1) CN103155121B (zh)
TW (1) TWI538057B (zh)
WO (1) WO2012036104A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780757A (zh) * 2016-03-22 2018-11-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8554136B2 (en) 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
US9474099B2 (en) 2008-12-23 2016-10-18 Keyssa, Inc. Smart connectors and associated communications links
US9191263B2 (en) 2008-12-23 2015-11-17 Keyssa, Inc. Contactless replacement for cabled standards-based interfaces
US9219956B2 (en) 2008-12-23 2015-12-22 Keyssa, Inc. Contactless audio adapter, and methods
US9954579B2 (en) 2008-12-23 2018-04-24 Keyssa, Inc. Smart connectors and associated communications links
US9960820B2 (en) 2008-12-23 2018-05-01 Keyssa, Inc. Contactless data transfer systems and methods
US8794980B2 (en) 2011-12-14 2014-08-05 Keyssa, Inc. Connectors providing HAPTIC feedback
US9407311B2 (en) 2011-10-21 2016-08-02 Keyssa, Inc. Contactless signal splicing using an extremely high frequency (EHF) communication link
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20130101036A (ko) * 2010-09-27 2013-09-12 후지필름 가부시키가이샤 광전 변환 소자의 제조 방법, 고체 촬상 소자, 촬상 장치
JP2014510493A (ja) 2011-03-24 2014-04-24 ウェーブコネックス・インコーポレーテッド 電磁通信用集積回路
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9614590B2 (en) 2011-05-12 2017-04-04 Keyssa, Inc. Scalable high-bandwidth connectivity
US8714459B2 (en) 2011-05-12 2014-05-06 Waveconnex, Inc. Scalable high-bandwidth connectivity
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US8811526B2 (en) 2011-05-31 2014-08-19 Keyssa, Inc. Delta modulated low power EHF communication link
US8897700B2 (en) 2011-06-15 2014-11-25 Keyssa, Inc. Distance measurement using EHF signals
KR101879907B1 (ko) 2011-09-15 2018-08-16 키사, 아이엔씨. 유전체 매체와의 무선 통신
TW201325344A (zh) 2011-10-20 2013-06-16 Waveconnex Inc 低輪廓的無線連接器
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9344201B2 (en) 2012-01-30 2016-05-17 Keyssa, Inc. Shielded EHF connector assemblies
US9559790B2 (en) 2012-01-30 2017-01-31 Keyssa, Inc. Link emission control
KR101578472B1 (ko) 2012-03-02 2015-12-17 키사, 아이엔씨. 양방향 통신 시스템 및 방법
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
CN104303436B (zh) 2012-03-06 2017-04-05 凯萨股份有限公司 用于约束ehf通信芯片的操作参数的系统
US9553353B2 (en) 2012-03-28 2017-01-24 Keyssa, Inc. Redirection of electromagnetic signals using substrate structures
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
CN104321930A (zh) 2012-04-17 2015-01-28 凯萨股份有限公司 用于芯片间通信的电介质透镜结构
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102551443B1 (ko) 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013168687A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013022449B3 (de) * 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP6077382B2 (ja) * 2012-05-11 2017-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130319515A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
KR20150041653A (ko) 2012-08-10 2015-04-16 키사, 아이엔씨. Ehf 통신을 위한 유전체 커플링 시스템
TWI478033B (zh) 2012-09-07 2015-03-21 E Ink Holdings Inc 電容式觸控面板的電容結構
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2896135B1 (en) 2012-09-14 2019-08-14 Keyssa, Inc. Wireless connections with virtual hysteresis
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
CN104937769B (zh) 2012-12-17 2018-11-16 凯萨股份有限公司 模块化电子设备
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
WO2014145366A2 (en) 2013-03-15 2014-09-18 Keyssa, Inc. Extremely high frequency communication chip
CN105379409B (zh) 2013-03-15 2019-09-27 凯萨股份有限公司 Ehf安全通信设备
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
JP6163838B2 (ja) * 2013-04-05 2017-07-19 富士電機株式会社 加圧加熱接合構造及び加圧加熱接合方法
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015059842A1 (ja) * 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN104241299B (zh) * 2014-09-02 2017-02-15 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9633982B2 (en) * 2015-02-17 2017-04-25 Chun Yen Chang Method of manufacturing semiconductor device array
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US9602648B2 (en) 2015-04-30 2017-03-21 Keyssa Systems, Inc. Adapter devices for enhancing the functionality of other devices
US10049801B2 (en) 2015-10-16 2018-08-14 Keyssa Licensing, Inc. Communication module alignment
TWI611463B (zh) 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
JP6472424B2 (ja) 2016-11-10 2019-02-20 矢崎総業株式会社 電線の接合方法
JP6917160B2 (ja) * 2017-02-26 2021-08-11 住友化学株式会社 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
TWI662347B (zh) * 2017-12-14 2019-06-11 友達光電股份有限公司 畫素結構
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11869975B2 (en) * 2021-04-19 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-film transistors and method for manufacturing the same
US11791420B2 (en) 2021-04-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
JP2023149086A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2023149085A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024008440A (ja) 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2024011504A (ja) 2022-07-14 2024-01-25 株式会社ジャパンディスプレイ 半導体装置
JP2024039361A (ja) 2022-09-09 2024-03-22 株式会社ジャパンディスプレイ 半導体装置
JP2024040960A (ja) 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置
JP2024048269A (ja) 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024051551A (ja) 2022-09-30 2024-04-11 株式会社ジャパンディスプレイ 半導体装置
JP2024053987A (ja) 2022-10-04 2024-04-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
CN101356652A (zh) * 2006-06-02 2009-01-28 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
US20090098043A1 (en) * 2007-10-12 2009-04-16 Samsung Electronics Co., Ltd. Method for preparing zinc oxide nanostructures and zinc oxide nanostructures prepared by the same

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005166713A (ja) 2003-11-28 2005-06-23 Sharp Corp 電界効果型トランジスタ
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI281522B (en) 2005-10-21 2007-05-21 Univ Nat Sun Yat Sen Method for preparing zinc oxide crystalline
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008108985A (ja) 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
WO2008099863A1 (ja) 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
WO2009157535A1 (ja) 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5438011B2 (ja) 2008-08-27 2014-03-12 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP2010062276A (ja) * 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8445903B2 (en) 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
JP2010108986A (ja) 2008-10-28 2010-05-13 Hitachi Chem Co Ltd ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102149626B1 (ko) 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010118407A (ja) 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP5185838B2 (ja) * 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105679766A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR101436120B1 (ko) * 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101838130B1 (ko) 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
TWI590335B (zh) * 2010-08-18 2017-07-01 半導體能源研究所股份有限公司 膜形成設備及膜形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
CN101356652A (zh) * 2006-06-02 2009-01-28 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
US20090098043A1 (en) * 2007-10-12 2009-04-16 Samsung Electronics Co., Ltd. Method for preparing zinc oxide nanostructures and zinc oxide nanostructures prepared by the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780757A (zh) * 2016-03-22 2018-11-09 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN108780757B (zh) * 2016-03-22 2022-08-23 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US11489076B2 (en) 2016-03-22 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US11721769B2 (en) 2016-03-22 2023-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Also Published As

Publication number Publication date
JP6005347B2 (ja) 2016-10-12
JP6422557B2 (ja) 2018-11-14
JP2019012852A (ja) 2019-01-24
JP6882441B2 (ja) 2021-06-02
JP2020065065A (ja) 2020-04-23
TW201227833A (en) 2012-07-01
KR20130135847A (ko) 2013-12-11
JP2023126648A (ja) 2023-09-07
KR101808200B1 (ko) 2017-12-12
JP2012084860A (ja) 2012-04-26
JP2018061047A (ja) 2018-04-12
JP7320108B2 (ja) 2023-08-02
JP2016219843A (ja) 2016-12-22
CN103155121B (zh) 2016-03-16
JP7083938B2 (ja) 2022-06-13
JP6246289B2 (ja) 2017-12-13
US20120064664A1 (en) 2012-03-15
JP6636591B2 (ja) 2020-01-29
TWI538057B (zh) 2016-06-11
JP2022113732A (ja) 2022-08-04
US10586869B2 (en) 2020-03-10
US8871565B2 (en) 2014-10-28
US20150325704A1 (en) 2015-11-12
US9105668B2 (en) 2015-08-11
WO2012036104A1 (en) 2012-03-22
JP2021108405A (ja) 2021-07-29
US20150024544A1 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
CN103155121B (zh) 半导体装置的制造方法
TWI582856B (zh) 半導體裝置及其製造方法
TWI538886B (zh) 氧化物半導體膜及半導體裝置
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN103500712B (zh) 半导体装置
TWI574401B (zh) 氧化物半導體膜及半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant