TWI538057B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI538057B
TWI538057B TW100132102A TW100132102A TWI538057B TW I538057 B TWI538057 B TW I538057B TW 100132102 A TW100132102 A TW 100132102A TW 100132102 A TW100132102 A TW 100132102A TW I538057 B TWI538057 B TW I538057B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
insulating film
semiconductor film
crystalline oxide
film
Prior art date
Application number
TW100132102A
Other languages
English (en)
Other versions
TW201227833A (en
Inventor
山崎舜平
野中裕介
井上卓之
津吹將志
秋元健吾
宮永昭治
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201227833A publication Critical patent/TW201227833A/zh
Application granted granted Critical
Publication of TWI538057B publication Critical patent/TWI538057B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)

Description

半導體裝置之製造方法
本發明之一實施例有關於半導體裝置，其包括包括諸如電晶體作為元件之至少一半導體元件的電路，以及其之製造方法。例如，本發明之實施例有關於電子裝置，其包括，作為構件，安裝在電力電路中之電力裝置、包括記憶體、閘流體、轉換器、影像感測器、或之類的半導體積體電路、典型為液晶顯示裝置之光電裝置、及包括發光元件的發光顯示裝置的任何者。
注意到在此說明書中之半導體裝置意指可藉由利用半導體特性而作用之所有裝置，且光電裝置、半導體電路、及電子用具皆為半導體裝置。
通常使用非晶矽、多晶矽、或之類來製造形成在玻璃基板或之類上方的電晶體，這在液晶顯示裝置中很常見。雖包括非晶矽之電晶體具有低場效遷移率，可在大玻璃基板上方形成它們。另一方面，雖使用多晶矽所製造之電晶體具有高場效遷移率，其有不適合大玻璃基板的缺點。
有鑑於上述，已致力於一種技術，藉其可使用氧化物半導體來製造電晶體，且這種電晶體應用於電子用具或光學裝置。例如，專利文獻1及專利文獻2揭露一種技術，其中使用氧化鋅或In-Ga-Zn-O為基之氧化物作為氧化物半導體來製造電晶體並使用這種電晶體作為顯示裝置之畫素的切換元件或之類。
針對用於這種電晶體中之氧化物半導體，說明如下：氧化物半導體對雜質不敏感；當膜中含有可觀的金屬雜質時並會有問題；並且，亦可使用含有如鈉的大量鹼金屬且不貴之鈉鈣玻璃(參見非專利文獻1)。
[引用]
[專利文獻1]日本公開專利申請案號2007-123861
[專利文獻2]日本公開專利申請案號2007-096055
[非專利文獻]
[非專利文獻1]Kamiya,Nomura,and Hosono,“Carrier Transport Properties and Electronic Structures of Amorphous Oxide Semiconductors: The present status”,KOTAI BUTSURI(SOLID STATE PHYSICS),2009,Vol. 44,pp. 621-633
當氫或濕氣，其將為供應載子之來源，在製造裝置的程序中進入氧化物半導體時，氧化物半導體的導電性會改變。這種現象導致使用氧化物半導體之電晶體的電氣特性之變異。
此外，可能會藉由可見光或紫外線光的照射而改變使用氧化物半導體之半導體裝置之電氣特性。
有鑑於上述問題，一目的在於提供一種包括氧化物半導體膜之半導體裝置，其具有穩定電氣特性及高可靠度。此外，另一目的在於提供一種半導體裝置之製造程序，其藉由使用大型基板(如母玻璃)來致能高度可靠半導體裝置之量產。
本發明之一實施例的一主要點為在一濺鍍步驟中以下列方式形成晶型氧化物半導體膜而不執行複數步驟。藉由利用包括在氧化物半導體的靶材中之複數種原子的原子量之差異，在氧化物絕緣膜上優先沉積具有低原子量的鋅以在被形成的膜之一表面上至少形成包括鋅之具有六角形晶體結構之種晶；並且在導致晶體生長的同時沉積具有高原子量之錫、銦、或之類。注意到包括鋅的種晶不僅形成在被形成之膜的表面上，且可形成在與氧化物絕緣膜之界面中。此外，藉由使用具有包括鋅之六角形晶體結構的種晶作為核來導致晶體生長以形成結晶氧化物半導體膜，藉此形成單晶氧化物半導體膜或實質上單晶氧化物半導體膜，其為本發明之一實施例的另一主要點。
此外，本發明之另一主要點在於使用具有六角形晶體結構之結晶氧化物半導體膜來形成電晶體。以下列方式形成結晶氧化物半導體膜。在形成於基板上方的氧化物絕緣膜上方藉由濺鍍方法形成具有包括鋅之六角形晶體結構的種晶。
在於高於或等於250℃及低於或等於350℃在氧周圍環境中執行第一熱處理的同時藉由濺鍍方法形成結晶氧化物半導體膜。因此，在處理室中執行第一熱處理。在用於沈積之濺鍍設備中，將靶材與物質之間的距離設定成能夠使具有低原子量的元素優先到達基板的表面之距離。結果，在氧化物絕緣膜上優先沈積鋅，並且氧化已沈積的鋅，藉此形成具有包括鋅之六角形晶體結構的種晶，典型為具有包括氧化鋅之六角形晶體結構。因此，可形成自氧化物絕緣膜的表面生長之種晶。此外，藉由連續執行濺鍍，使用具有包括鋅之六角形晶體結構作為核來導致晶體生長，所以可形成具有六角形晶體結構之結晶氧化物半導體膜。在這種具有六角形晶體結構之結晶氧化物半導體膜中，在與其中形成膜之基板表面平行的a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。
在其中於a-b面中形成用於形成六角形晶格之鍵且c軸與基板之平面表面垂直的具有六角形晶體結構之結晶氧化物半導體膜中，晶體結構的整齊度很高。第17圖為此結晶氧化物半導體膜之平面TEM影像。第18圖顯示第17圖之放大影像的一部分，其中由白線圍繞原子以方便了解六角形晶格。包括這種結晶氧化物半導體膜之電晶體具有穩定的電氣特性及高可靠度。
將於下敘述包括結晶氧化物半導體膜之電晶體的高可靠度的一個原因。
結晶氧化物半導體比非晶氧化物半導體具有金屬與氧之間的鍵(-M-O-M-，其中O代表氧原子且M代表金屬原子)之較高整齊度。換言之，在其中氧化物半導體具有非晶結構的情況中，配位數會根據金屬原子的種類而變。相反地，在結晶氧化物半導體的情況中，配位數實質上一致。據此，可減少微觀氧空位，且可減少在後述「空間」中氫原子(包括氫離子)或鹼金屬原子之附接或脫落所致之不穩定性及電荷轉移。
另一方面，在非晶結構的情況中，由於配位數隨金屬原子的種類而變，金屬原子或氧原子的濃度可能為微觀上不一致且會有無原子存在的某些部分(「空間」)。在這種「空間」中，例如，困住氫原子(包括氫離子)或鹼金屬原子，且在一些情況中，鏈結至氧。此外，那些原子可能移動通過這種「空間」。
原子的這種移動會導致氧化物半導體之特性的變異，且因此這種原子的存在導致可靠度之顯著問題。尤其，藉由高電場或光能的施加導致原子的這種移動；因此，當在這種條件下使用氧化物半導體時，其之特性不穩定。亦即，非晶氧化物半導體之可靠度劣於結晶氧化物半導體的可靠度。
此後，將使用對電晶體之實際獲得的結果來敘述可靠度的差異(取樣1及取樣2)。注意到實際獲得並於下敘述之取樣2包括藉由在200℃的膜形成溫度形成第一材料膜並接著在氮周圍環境中於450℃執行加熱並且藉由在200℃的膜形成溫度形成第二材料膜並接著在乾空氣周圍環境中於450℃執行加熱所得之結晶氧化物半導體膜。取樣2包括包括為相同材料之第一及第二材料膜之結晶氧化物半導體膜；不用說當第一及第二材料膜包括不同材料時相同亦適用。用於對照之取樣1包括藉由在650℃以RTA加熱單層材料膜並接著在乾空氣周圍環境中於450℃執行加熱所得之結晶氧化物半導體膜。
作為檢驗可靠度之方法，測量電晶體的Id-Vg曲線，這是藉由在以光照射電晶體的同時改變電晶體之閘極電極與源極電極之間的電壓(Vg)時測量電晶體之汲極電極與源極電極之間的電流(Id)而得。在包括氧化物半導體膜之電晶體中，當執行-BT測試時，亦即，當以光照射電晶體的同時施加負閘極應力時，會導致其中改變電晶體之臨限電壓的降格。此降格亦稱為負偏壓溫度應力光降格。
在第19圖中顯示取樣1及2中之負偏壓溫度應力光降格。
在第19圖中，取樣2中之Vth的改變量小於取樣1中的。
接著，測量在以光(波長：400 nm，照射強度：3.5 mW/cm2)照射600秒之前與之後的取樣1之電晶體(L/W=3 μm/50 μm)的光響應特性。第20A圖為依據測量結果所作的光響應特性之圖(光電流時間相依的圖)。注意到源極一汲極電壓(Vd)為0.1 V。
此外，測量在以光(波長：400 nm，照射強度：3.5 mW/cm2)照射600秒之前與之後的取樣2之電晶體(L/W=3 μm/50 μm)的光響應特性。第20B圖為依據測量結果所作的光響應特性之圖(光電流時間相依的圖)。
此外，對在與取樣2相同製造條件下形成且具有較大W寬度(L/W=30 μm/10000 μm)之電晶體以及在與取樣2相同製造條件下形成(具有較大W寬度)且供應有較高Vd(Vd=15V)之電晶體執行測量。接著，對測量結果執行擬合，以獲得兩種鬆弛時間(τ1及τ2)。其之計算結果及最大電流值(Imax)顯示在表1中。
注意到鬆弛時間(τ1及τ2)取決於阱密度。計算τ1及τ2之方法稱為光響應缺陷評估法。
表1顯示在取樣2的製造條件下形成之每一電晶體，其中負偏壓溫度應力光降格很小，比取樣1具有較高的光響應特性。據此，發現到當負偏壓溫度應力光降格較小時，獲得較高的光響應特性。
將敘述如此之一項原因。若存在深施子能階且由施子能階困住電洞，則該電洞可能會因在負偏壓溫度應力光降格中施加至閘極的負偏壓變成固定電荷且在光響應中電流值的鬆弛時間可能會增加。包括結晶氧化物半導體膜之電晶體為何具有較小負偏壓溫度應力光降格及高光響應特性的一項原因被認為是歸因於困住電洞之上述施子能階的低密度。第21圖為假定的施子能階之示意圖。
為了檢驗施子能階之深度及密度的改變，執行使用低溫PL的測量。第22圖顯示在其中於氧化物半導體膜之形成中基板溫度為400℃之情況中以及在其中於氧化物半導體膜之形成中基板溫度為200℃之情況中的測量結果。
根據第22圖，當於氧化物半導體膜之形成中基板溫度為400℃時，在約1.8 eV附近的尖峰密度比在其中基板溫度為200℃的情況中低許多。測量結果表示施子能階的密度顯著下降，同時其之深度未改變。
在基板溫度的變化條件下形成氧化物半導體膜，互相比較，並以單一膜各自評估。
取樣A具有在石英基板(厚度：0.5 mm)上方形成50 nm厚的氧化物半導體膜之結構。注意到在下列條件下形成氧化物半導體膜：使用針對氧化物半導體之靶材(針對In-Ga-Zn-O為基之氧化物半導體(In2O3:Ga2O3:ZnO=1:1:2[莫耳比])的靶材)；基板與靶材之間的距離為60 mm；基板溫度為200℃；壓力為0.4 Pa；直流電(DC)功率為0.5 kW；並且周圍環境為氬(30 sccm)及氧(15 sccm)之混合周圍環境。
在室溫(300 K)測量電子自旋共振(ESR)。接著，針對等式g=hv/βH0使用吸收微波(頻率：9.5 GHz)的磁場值(H0)，以獲得g因子的參數。注意到h及β分別代表普朗克(Planck)常數及波耳磁元，且兩者皆為常數。
第23A圖為顯示取樣A之g因子的圖。
以一種方式形成取樣B，使得在與取樣A相同條件下執行沈積並接著在氮周圍環境中於450℃執行加熱1小時。第23B圖為顯示取樣B之g因子的圖。
以一種方式形成取樣C，使得在與取樣A相同條件下執行沈積並接著在氮及氧的混合周圍環境中於450℃執行加熱1小時。第23C圖為顯示取樣C之g因子的圖。
在取樣B之g因子的圖中，可觀察到一信號，其為g=1.93，且自旋密度為1.8×1018[自旋/cm3]。另一方面，在取樣C的ESR測量結果中無法觀察到g=1.93之信號，並因此信號g=1.93歸因於氧化物半導體膜中之懸掛鍵。
另外，取樣D、E、F、及G各具有在石英基板(厚度：0.5 mm)上方形成100 nm厚的氧化物半導體膜之結構。注意到在下列條件下形成氧化物半導體膜：使用針對氧化物半導體之靶材(針對In-Ga-Zn-O為基之氧化物半導體(In2O3:Ga2O3:ZnO=1:1:2[莫耳比])的靶材)；基板與靶材之間的距離為60 mm；壓力為0.4 Pa；直流電(DC)功率為0.5 kW；並且周圍環境為氬(30 sccm)及氧(15 sccm)之混合周圍環境。在不同基板溫度形成取樣D、E、F、及G：取樣D為室溫；取樣E為200℃；取樣F為300℃；且取樣G為400℃。
第24圖顯示取樣D、E、F、及G之ESR波譜。
在基板溫度(Tsub)於沈積中為400℃的取樣G中，可觀察到信號g=1.93，且自旋密度為1.3×1018[自旋/cm3]。該自旋密度與在取樣B中獲得之信號g=1.93的自旋密度為相同位準。
第25圖為取樣B之ESR測量結果的圖並顯示垂直施加磁場至基板表面的情況(由實線表示波譜)與平行施加磁場至基板表面的情況(由虛線表示波譜)之間的g因子的差異(各向異性現象)。
第26圖為取樣H之ESR測量結果的圖，其以一種方式形成，使得在與取樣G相同條件下執行沈積並接著在氮周圍環境中於450℃加熱1小時，並且顯示垂直施加磁場至基板表面的情況(由實線表示波譜)與平行施加磁場至基板表面的情況(由虛線表示波譜)之間的g因子的差異(各向異性現象)。
作為比較第25圖及第26圖之結果，發現因各向異性現象導致g因子之改變Δg在200℃之基板溫度為0.001或更低，而在400℃之基板溫度，改變Δg增加至近乎0.003。一般都知道結晶度變得越高(軌道方向更對準)時會增加各向異性現象。因此，可衍生出一結論，在400℃之基板溫度形成的膜中，相較於在200℃之基板溫度形成的膜，藉由在氮周圍環境中於450℃加熱1小時所產生之金屬的懸掛鍵之方向良好對準；亦即，前者比後者有較高的結晶度。
此外，在氧化物半導體膜的厚度之變化條件下執行ESR測量。在第27圖及第28圖中分別顯示信號g=1.93之強度以及總自旋次數的改變。從第27圖及第28圖中的結果，證實當氧化物半導體膜的厚度增加時，信號g=1.93之強度增加。這表示導致信號g=1.93之懸掛鍵不存在石英基板與氧化物半導體膜之間的界面或氧化物半導體膜之表面，而是存在於氧化物半導體膜的主體中。
從這些結果發現到金屬的懸掛鍵具有各向異性現象且當沈積溫度變得越高時會增加各向異性現象，因為在較高沈積溫度獲得較高結晶度。另外，發現金屬的懸掛鍵不存在界面或表面而是在主體中。
從上述結果，當在沈積中基板溫度增加時，觀察到被視為是因結晶度改善所致之g因子的各向異性現象之增加。此外，結果表示導致信號g=1.93的懸掛鍵取決於膜厚度且存在於IGZO的主體中。
注意到較佳使用藉由熱處理從其釋放一些氧量之氧化物絕緣膜來形成接觸結晶氧化物半導體膜之氧化物絕緣膜。藉由熱處理從其釋放所含氧之一部分之氧化物絕緣膜較佳為含有超過化學計量比之氧的氧化物絕緣膜。在形成結晶氧化物半導體膜之後執行第二熱處理，藉此氧化物絕緣膜中之氧擴散至結晶氧化物半導體膜的內部或氧化物絕緣膜與結晶氧化物半導體膜之間的界面；因此，可減少結晶氧化物半導體膜中之氧缺位。在高於或等於150℃並低於基板的應變點之溫度，較佳地在高於或等於250℃並低於或等於450℃之溫度執行第二熱處理。
另外，在濺鍍設備中之處理室的壓力設定為0.4 Pa或更少，藉此可抑制諸如鹼金屬或氫之雜質進入將形成之物體或將形成之物體的表面。注意到物體中所含之氫除了氫原子外在某些情況中包括氫分子、水、羥基、或氫化物。
靶材與基板之間的距離(T-S距離)大於或等於40 mm並小於或等於300 mm(較佳地，大於或等於60 mm)。當T-S距離增加時，在包含於氧化物半導體之濺鍍靶材中之金屬元素中的具有最低原子量之鋅比具有比鋅更大原子量之其他元素更容易沈積到基板側上，並形成用於形成六角形晶格之鍵。因此，長T-S距離較佳。
在藉由濺鍍法之沈積期間，其中形成膜之表面的溫度較佳高於或等於250℃並低於或等於基板之熱處理的上限。防止諸如水或氫之雜質進入即將形成之膜中並且在室內釋放雜質至汽相的溫度為250℃。另外，其中藉由濺鍍法形成膜之表面的溫度之上限為基板之熱處理溫度的上限或即將形成之膜的溫度之上限(若該溫度超過後者的上限，則膜中之成分顯著改變)。
此外，當濺鍍設備之處理室的洩漏率設定成低於或等於1×10-10 Pa‧m3/sec，則可減少如鹼金屬或氫化物之雜質進入到由濺鍍法形成之結晶氧化物半導體膜中。再者，藉由使用捕集真空泵作為抽空系統，可減少從抽空系統之諸如鹼金屬、氫原子、氫分子、水、羥基、或氫化物之雜質的逆流。
當靶材之純度設定成99.99%或更高時，可減少進入結晶氧化物半導體膜之諸如鹼金屬、氫原子、氫分子、水、羥基、或氫化物之雜質。另外，當使用靶材時，可減少在結晶氧化物半導體膜中之諸如鋰、鈉、或鉀之鹼金屬的濃度。
在上述沈積條件下，形成結晶氧化物半導體膜。結果，在沈積期間執行材料的純化，且據此可形成包括極小量的雜質之結晶氧化物半導體膜，其中鹼金屬的濃度低於或等於5×1016 atoms/cm3且氫的濃度低於或等於1×1019 atoms/cm3。藉由減少結晶氧化物半導體膜中之雜質，可進一步促進種晶及結晶氧化物半導體膜之晶體生長，所以可形成單晶氧化物半導體膜或實質上單晶氧化物半導體膜。
作為電晶體之一種結構，可適當採用頂閘極電晶體或底閘極電晶體。在製造頂閘極電晶體的情況中，如下般形成頂閘極電晶體：在形成於絕緣表面上方之氧化物絕緣膜上方，藉由濺鍍法形成具有六角形晶體結構之結晶氧化物半導體膜，其中形成具有包括鋅之六角形晶體結構的種晶並且使用種晶作為核導致晶體生長；在結晶氧化物半導體膜上執行熱處理；接著選擇性蝕刻已受熱處理之結晶氧化物半導體膜；在經選擇性蝕刻之結晶氧化物半導體膜上方形成一對電極；在經選擇性蝕刻之結晶氧化物半導體膜及該對電極上方形成閘極絕緣膜；以及在閘極絕緣膜上方形成閘極電極。在製造底閘極電晶體的情況中，如下般形成底閘極電晶體：在絕緣表面上方形成閘極電極；在閘極電極上方形成包括氧化物絕緣膜之閘極絕緣膜；在閘極絕緣膜上方藉由濺鍍法形成具有六角形晶體結構之結晶氧化物半導體膜，其中形成具有包括鋅之六角形晶體結構的種晶並且使用種晶作為核導致晶體生長；在結晶氧化物半導體膜上執行熱處理；接著選擇性蝕刻已受熱處理之結晶氧化物半導體膜；以及在經選擇性蝕刻之結晶氧化物半導體膜上方形成一對電極。
製造電晶體，其中通道區域包括在具有六角形晶體結構之結晶氧化物半導體膜中，其中用於形成六角形晶格的鍵是形成在a-b面中且c軸與和a-b面實質上平行的基板之一平面表面實質上垂直，藉此可減少在偏壓熱應力(BT)測試或電晶體之光照射之前與之後間的電晶體之臨限電壓的改變量。因此，電晶體可具有穩定的電氣特性。此外，藉由將第一熱處理及第二熱處理之溫度設定成低於或等於450℃，可使用如母玻璃之大型基板來執行高度可靠半導體裝置之量產。
此後，將參考附圖詳細敘述本發明之實施例。注意到本發明不限於下列說明，且熟悉此技藝人士將輕易了解到可做出各種改變及修改而不背離本發明之精神與範疇。因此，本發明不應解釋成限於下列實施例中的說明。注意到在下述的本發明之結構中，在不同圖中以相同參考符號標示相同部件或具有類似功能之部件，且不重複這種部件之說明。
注意到在此說明書中所述的每一圖中，每一構件之大小、層厚度、或區域在某些情況中為了清楚而放大。因此，本發明之實施例不限於這種尺度。
注意到此說明書中之諸如「第一」、「第二」、及「第三」之術語用來避免構件之間的混淆，且這些術語不數值性限制構件。因此，例如，可以術語「第二」、「第三」、或之類適當地取代術語「第一」。
[實施例1]
在此實施例中，將參照第1A至1E圖及第2圖敘述用於製造結晶氧化物半導體之方法及用於製造包括結晶氧化物半導體的電晶體之方法。第1A至1E圖為繪示作為半導體裝置之結構的一種模式之電晶體的製程之剖面圖。沿第2圖中之點虛線A-B所取得之剖面圖相應於第1E圖。在此實施例中，敘述具有頂閘極結構之電晶體。
如第1A圖中所示，在基板51上方形成氧化物絕緣膜53。
基板51至少應具有夠高以承受後續執行之熱處理的耐熱性。當使用玻璃基板作為基板51時，較佳使用應變點高於或等於730℃的玻璃基板。作為玻璃基板，例如，使用如矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。注意到較佳使用含有BaO及B2O3的玻璃基板，使得比BaO的量大於B2O3。在基板51為母玻璃的情況中，基板可具有任何下列尺寸：第一世代(320 mm×400mm)、第二世代(400 mm×500mm)、第三世代(550 mm×650mm)、第四世代(680 mm×880mm或730 mm×920mm)、第五世代(1000 mm×1200mm或1100 mm×1250mm)、第六世代(1500 mm×1800mm)、第七世代(1900 mm×2200mm)、第八世代(2160 mm×2460mm)、第九世代(2400 mm×2800mm或2450 mm×3050mm)、第十世代(2950 mm×3400mm)、及之類。當處理溫度很高且處理時間很長時，母玻璃大幅收縮。因此，在使用母玻璃執行量產的情況中，在製程中之較佳加熱溫度低於或等於600℃，更佳地，低於或等於450℃。
取代玻璃基板，可使用以絕緣體所形成之基板，如陶瓷基板、石英基板、或藍寶石基板。替代地，可使用結晶玻璃或之類。又替代地，可使用藉由在諸如矽晶圓之半導體基板或以金屬材料製成的導電基板之表面上方形成絕緣膜所得之基板。
使用藉由熱處理從其釋放所含氧之一部分的氧化物絕緣膜來形成氧化物絕緣膜53。藉由熱處理從其釋放所含氧之一部分的氧化物絕緣膜較佳為含有超過化學計量比之氧的氧化物絕緣膜。藉由熱處理從其釋放所含氧之一部分的氧化物絕緣膜可藉由熱處理擴散氧到結晶氧化物半導體中。氧化物絕緣膜53之典型範例包括氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔、及之類。
比化學計量比具有更高比例的氧之氧化物絕緣膜藉由熱處理釋放所含氧之一部分。欲藉由加熱釋放氧意思是在熱脫附譜(TDS)中轉換成氧原子之氧的釋放量大於或等於1×1018 atoms/cm3；較佳大於或等於1×1020 atoms/cm3；更佳大於或等於3×1020 atoms/cm3。
在此，茲將敘述其中使用TDS分析來測量轉換成氧原子之釋放氧量的方法。
在TDS分析中之釋放氣體的量與波譜的積分值成正比。因此，可從氧化物絕緣膜之波譜的積分值與標準取樣的參考值之間的比來計算釋放氣體的量。標準取樣的參考值是指取樣中所含之預定原子的密度對波譜之積分值的比。
例如，可根據數值表達式1(具有含有在預定密度之氫(其為標準取樣)的矽晶圓之TDS分析結果及氧化物絕緣膜之TDS分析結果)找出從氧化物絕緣膜釋放的氧分子量(N(O2))。在此，具有由TDS分析所得之32的質量數之所有波譜都假設源自氧分子。在假設CH3OH不大可能存在的假設下，不將提供為具有32的質量數之氣體的CH3OH納入考量。此外，也不將包括具有17或18的質量數之氧原子的氧分子(其為氧原子之同位素)納入考量，因為在自然世界中這種分子的比例很小。
N(O2)=N(H2)/S(H2)×S(O2)×α　(數值表達式1)
N(H2)為藉由將從標準取樣釋放之氫分子數量轉換成密度的值。S(H2)為由TDS分析之標準取樣的波譜之積分值。在此，標準取樣的參考值設定成N(H2)/S(H2)。S(O2)為當藉由TDS分析氧化物絕緣膜時波譜的積分值。α為影響TDS分析中之波譜強度的係數。數值表達式1的細節參照日本專利案號3298974。注意到以由ESCO Ltd.,EMD-WA1000S/W產生之熱脫附譜設備使用含有在1×1016 atoms/cm3之氫原子的矽晶圓作為標準取樣來測量來自上述氧化物絕緣膜之釋放氧的量。
此外，在TDS分析中，檢測某氧量作為氧原子。可從氧分子之離子化速率計算氧分子與氧原子之間的比。注意到由於上述α包括氧分子的離子化速率，亦可透過釋放的氧分子數量之評估來估計釋放的氧原子之數量。
注意到N(O2)為釋放的氧分子之數量。針對氧化物絕緣膜，釋放的氧量當轉換成氧原子時為釋放的氧原子之數量的兩倍。
氧化物絕緣膜53具有大於或等於50 nm之厚度，較佳大於或等於200 nm並小於或等於500 nm。藉由使用厚的氧化物絕緣膜53，可增加從氧化物絕緣膜53釋放之氧的量，並且可減少在氧化物絕緣膜53及後續形成之氧化物半導體膜之間的界面之缺陷，其可藉由厚度的增加來達成。
藉由濺鍍法、CVD法、或之類來形成氧化物絕緣膜53。較佳地，藉由濺鍍法輕易形成藉由熱處理從其釋放所含氧之一部分的氧化物絕緣膜。
當藉由濺鍍法形成藉由熱處理從其釋放所含氧之一部分的氧化物絕緣膜，包含在沈積氣體中之氧的量較佳很大，且可使用氧、氧及稀有氣體之混合氣體、或之類。典型地，沈積氣體的氧濃度較佳高於或等於6%並低於或等於100%。
可形成氧化矽膜作為這種藉由熱處理從其釋放所含氧之一部分的氧化物絕緣膜之一典型範例。在那情況中，較佳藉由RF濺鍍法在下列條件下形成氧化矽膜：使用石英(較佳合成石英)作為靶材；基板溫度高於或等於30℃且低於或等於450℃(較佳高於或等於70℃且低於或等於200℃)；基板與靶材間的距離(T-S距離)大於或等於20 mm且小於或等於400 mm(較佳大於或等於40 mm且小於或等於200 mm)；壓力高於或等於0.1 Pa並低於或等於4 Pa(較佳高於或等於0.2 Pa並低於或等於1.2 Pa)；高頻功率高於或等於0.5 kW且低於或等於12 kW(較佳高於或等於1 kW且低於或等於5 kW)；並且在沈積氣體中之氧的比例(O2/O2+Ar)高於或等於1%並低於或等於100%(較佳高於或等於6%並低於或等於100%)。注意到可使用矽靶材作為靶材來取代石英(較佳合成石英)靶材。另外，可使用唯獨氧作為沈積氣體。
注意到在使用包括諸如鹼金屬之雜質的玻璃基板之情況中，可在基板51與氧化物絕緣膜53之間形成諸如氮化矽膜或氮化鋁膜之氮化物絕緣膜以防止鹼金屬的進入。可藉由CVD法、濺鍍法、或之類來形成氮化物絕緣膜。由於諸如鋰、鈉、或鉀之鹼金屬為雜質，這種鹼金屬的含量較佳很小。
接下來，在氧化物絕緣膜53上方，藉由濺鍍法以濺鍍設備形成氧化物半導體膜至大於或等於30 nm並小於或等於50 μm的厚度。
在此，參照第3A圖敘述濺鍍設備之處理室。抽空單元33及氣體供應單元35連接至處理室31。在處理室31中，設置基板支撐40及靶材41。靶材41連接至電源裝置37。
處理室31接地。當處理室31的洩漏率低於或等於1×10-10 Pa‧m3/sec，可減少雜質進入到將藉由濺鍍法形成之膜中。
為了減少洩漏率，需減少內部洩漏，還有外部洩漏。外部洩漏是指從真空系統的外部透過微孔、密封缺陷、或之類的氣體之流入。內部洩漏是因透過真空系統中之諸如閥的分隔之洩漏所致或因從內部件釋放之氣體所致。需從外部洩漏及內部洩漏兩種方面取得測量以使洩漏率低於或等於1×10-10 Pa‧m3/sec。
為了減少外部洩漏，較佳以金屬墊片密封處理室的開/關部。針對金屬墊片，較佳使用以氟化鐵、氧化鋁、或氧化鉻所覆蓋之金屬材料。金屬墊片實現比O環更高的黏附力，且可減少外部洩漏。此外，藉由使用以氟化鐵、氧化鋁、氧化鉻、或之類(其在鈍化狀態中)所覆蓋之金屬材料，會抑制從金屬墊片產生之含氫之釋放氣體，所以亦可減少內部洩漏。
作為形成處理室31之內壁的件，使用來自其的含氫之釋放氣體量較小的鋁、鉻、鈦、鋯、鎳、或釩。可使用以上述材料覆蓋的含鐵、鉻、鎳、及之類的合金金屬。含鐵、鉻、鎳、及之類的合金金屬很堅硬、耐熱、並適合處理。在此，當藉由磨光或之類降低該件之表面不平坦以減少表面面積時，可減少釋放的氣體。替代地，可以氟化鐵、氧化鋁、氧化鉻、或之類(其在鈍化狀態中)覆蓋膜形成設備之上述件。
較佳盡可能多地以僅一金屬材料形成形成處理室31之內壁的件。例如，在設置以石英或之類所形成的觀察窗的情況中，較佳以氟化鐵、氧化鋁、氧化鉻、或之類(其在鈍化狀態中)薄薄地覆蓋表面以抑制釋放氣體。
此外，較佳在處理室31的前面設置針對濺鍍氣體之精煉機。此時，氣體精煉機與處理室之間的管線的長度小於或等於5 m，較佳小於或等於1 m。當管線的長度小於或等於5 m或小於或等於1 m時，可相應地減少來自管線之釋放氣體的影響。
較佳使用金屬管線來形成透過其濺鍍氣體從一缸留至處理室31的管線，該金屬管線內部以氟化鐵、氧化鋁、氧化鉻、或之類(其在鈍化狀態中)覆蓋。藉由上述管線，含氫之釋放氣體的量很小且相較於例如SUS316L-EP管線可減少沈積氣體中之雜質的進入。此外，較佳使用高性能超密實金屬墊片聯合(UPG聯合)作為管線的聯合。另外，其中管線的所有材料皆為金屬材料的結構為較佳，其中相較於其中使用樹脂或之類的結構可減少所產生之釋放氣體或外部洩漏的影響。
存在於處理室31的內壁之吸收物不影響處理室的壓力，因為其被吸收在內壁上，但吸收物會導致在處理室之抽空時氣體的釋放。因此，雖洩漏率及抽空率不需有相關，盡可能地脫附存在於處理室中之吸收物且在使用具有高抽空力之泵前預先執行抽空是很重要的。注意到處理室可受到用於促進吸收物之脫附的烘烤。藉由烘烤，可增加吸收物之脫附率十倍。應在高於或等於100℃並低於或等於450℃的溫度執行烘烤。此時，當在引進惰性氣體的同時移除吸收物時，可進一步增加光憑抽空難以脫附的水或之類的脫附率。
抽空單元33可移除處理室31中的雜質並控制處理室31中的壓力。較佳使用捕集真空泵作為抽空單元33。例如，較佳使用低溫泵、離子泵、或鈦昇華泵。藉由使用上述捕集真空泵，可減少氧化物半導體膜中所含之氫量。
較佳以適當組合的如乾泵之粗略真空泵以及如濺鍍離子泵、渦輪分子泵、或低溫泵之高真空泵執行處理室31的抽空。渦輪分子泵具有大型分子之抽空的卓越能力，而在氫或水的抽空上具有低能力。因此，在水抽空上具有高能力的低溫泵集在氫抽空上具有高能力的濺鍍離子泵之組合很有效。
注意到氧化物半導體膜中所含之氫，除了氫原子外，在某些情況中可表示氫分子、水、羥基、或氫化物。
氣體供應單元35用於供應濺鍍靶材之氣體到處理室31中。氣體供應單元35包括以氣體填充之缸、壓力調整閥、止閥、質量流量控制器、或之類。針對氣體供應單元35設置精煉機可減少引進到處理室31中之氣體中所含的雜質。作為濺鍍靶材之氣體，使用如氦、氖、氬、氙、或氪之稀有氣體。替代地，可使用氧及上述稀有氣體之一的混合氣體。
作為電源裝置37，可適當地使用RF電源裝置、AC電源裝置、DC電源裝置、或之類。當在支撐靶材之靶材支撐內或外設置磁鐵時(未圖示)，可將高密度電漿限制在靶材的周圍，所以可實現沈積率之改善及基板上之電漿破壞的減少。此方法稱為磁控濺鍍法。此外，當可在磁控濺鍍法中旋轉磁鐵時，可抑制磁場之不均勻性，所以會增加靶材的使用效率並可減少基板平面中之膜品質的變異。
基板支撐40接地。基板支撐40設有加熱器。作為加熱器，可使用藉由來自諸如電阻式加熱元件的加熱元件的熱傳導或熱輻射來加熱物體之熱處理設備。例如，可使用電爐或諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為以從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱待處理物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。
作為靶材41，可使用包括鋅之金屬氧化物靶材。作為靶材41之一典型範例，可使用諸如In-Sn-Ga-Zn為基之金屬氧化物的四成分金屬氧化物；諸如In-Ga-Zn為基之金屬氧化物、In-Sn-Zn為基之金屬氧化物、In-Al-Zn為基之金屬氧化物、Sn-Ga-Zn為基之金屬氧化物、Al-Ga-Zn為基之金屬氧化物、或Sn-Al-Zn為基之金屬氧化物的三成分金屬氧化物；諸如In-Zn為基之金屬氧化物或Sn-Zn為基之金屬氧化物的兩成分金屬氧化物。
作為靶材41，包括In、Ga、及Zn的金屬氧化物靶材具有In2O3:Ga2O3:ZnO=1:1:1[莫耳比]的組成比。替代地，可使用具有In2O3:Ga2O3:ZnO=1:1:2[莫耳比]的組成比之靶材、具有In2O3:Ga2O3:ZnO=1:1:4[莫耳比]的組成比之靶材、或具有In2O3:Ga2O3:ZnO=2:1:8[莫耳比]的組成比之靶材。
靶材41及基板51之間的距離(T-S距離)設定成能夠使原子量為低之元素優先到達在基板51上方之氧化物絕緣膜53的距離。
接下來，敘述在氧化物絕緣膜上方形成結晶氧化物半導體膜的方法。
如第3A圖中所示，將其上形成氧化物絕緣膜53的基板51放置在濺鍍設備之處理室31中的基板支撐40上。接下來，從氣體供應單元35引進用於濺鍍靶材41的氣體到處理室31中。靶材41的純度高於或等於99.9%，較佳高於或等於99.99%。接著，供應電力至連接至靶材41的電源裝置37。結果，藉由使用離子43以及從氣體供應單元35引進到處理室31中的濺鍍氣體中之電子，濺鍍靶材41。在此實施例中，靶材41與基板51之間的距離設定成使得原子量為低之元素優先到達基板51上待沈積的氧化物絕緣膜53。因此，如第3B圖中所示，包含在靶材41中之元素中具有低原子量的元素45比具有高原子量的元素47優先轉移到基板側。
在用於此實施例中之靶材41中，鋅具有比鋅及銦更低的原子量。因此，鋅會優先沈積到氧化物絕緣膜53上。此外，在沈積中之周圍環境含氧，且基板支撐40設有用於在沈積期間加熱基板及所沈積的膜之加熱器。因此，氧化沈積於氧化物絕緣膜53上之鋅，所以形成具有包括鋅的六角形晶體結構的種晶55a，典型地，包括具有六角形晶體結構的氧化鋅之種晶。
在靶材41包括具有比鋅更低之原子量的鋁或之類的原子之情況中，鋁還有鋅會優先沈積於氧化物絕緣膜53上。
種晶55a具有包括鋅的六角形晶體結構。在這種結構中，在a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。在此，參照第4A及4B圖敘述具有包括鋅的六角形結構的晶體，其中在a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。作為具有包括鋅的六角形結構的晶體之一典型範例，使用氧化鋅做說明。黑色球體代表鋅，且白色球體代表氧。第4A圖為在a-b面中具有六角形結構的氧化鋅之示意圖，第4B圖為具有六角形結構的氧化鋅之示意圖，其中垂直方向為c軸方向。如第4A圖中所示，在a-b面的平面頂表面中，鋅及氧鏈結以形成六角形形狀。如第4B圖中所示，堆疊層，其每一者中鋅及氧鏈結以形成六角形形狀，且c軸方向與a-b面垂直。
種晶55a在c軸方向中包括至少一原子層，其中用於形成六角形晶格的鍵係形成在a-b面中。
作為濺鍍氣體，適當使用稀有氣體(典型地氬)、氧氣體、或稀有氣體及氧之混合氣體。較佳使用從其移除諸如氫、水、羥基、及氫化物的雜質之高純度氣體作為濺鍍氣體。
使用濺鍍氣體來連續濺鍍靶材41，藉此包括在靶材中之原子沈積到種晶55a上。此時，使用種晶55a作為核而導致晶體生長，所以可在種晶55a上形成具有六角形晶體結構之結晶氧化物半導體膜55b。注意到由於藉由針對基板支撐40設置之加熱器來加熱基板51，在氧化原子的同時使用種晶55a作為核來執行沈積在表面上之原子的晶體生長；可相應地形成結晶氧化物半導體膜。
加熱器加熱基板的溫度高於或等於200℃並低於或等於400℃，較佳高於或等於250℃並低於或等於350℃。在高於或等於200℃並低於或等於400℃，較佳高於或等於250℃並低於或等於350℃之溫度加熱基板的同時執行膜形成，藉此執行第一熱處理。注意到其中在濺鍍中形成膜之表面的溫度高於或等於250℃並低於或等於基板的熱處理上限。
在結晶氧化物半導體膜55b的形成中，在氧化原子的同時使用種晶55a作為核來導致在靶材41之表面上具有高原子量的原子及在種晶55a之形成後具有低原子量之濺鍍原子的晶體生長。因此，如同種晶55a，結晶氧化物半導體膜55b具有包括鋅的六角形晶體結構，其中在a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。亦即，包括種晶55a及結晶氧化物半導體膜55b的結晶氧化物半導體膜55具有包括鋅的六角形晶體結構，其中在與氧化物絕緣膜53的表面平行之a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。此實施例中所述之結晶氧化物半導體膜55不具有非晶結構而是結晶結構，理想上，單晶結構，且為其中c軸與基板之平面表面實質上垂直的結晶(亦稱為c軸對準晶體(CAAC))氧化物半導體。
當包括基板支撐40及靶材41的處理室之壓力低於或等於0.4 Pa時，可減少如鹼金屬或氫之雜質進入結晶氧化物半導體膜之表面或其內部。
此外，當濺鍍設備之處理室的洩漏率設定成低於或等於1×10-10 Pa‧m3/sec，可減少如鹼金屬、氫、水、羥基、或氫化物之雜質進入由濺鍍法所形成的結晶氧化物半導體膜中。此外，使用捕集真空泵作為抽空系統，可減少來自抽空系統之如鹼金屬、氫、水、羥基、或氫化物之雜質的逆流。
當靶材之純度設定成高於或等於99.99%時，可減少如鹼金屬、氫、水、羥基、或氫化物之雜質進入結晶氧化物半導體膜。藉由使用靶材，在結晶氧化物半導體膜55中，鋰之濃度可低於或等於5×1015 atoms/cm3，較佳低於或等於1×1015 atoms/cm3；鈉之濃度可低於或等於5×1016 atoms/cm3，較佳低於或等於1×1016 atoms/cm3，更佳低於或等於1×1015 atoms/cm3；且鉀之濃度可低於或等於5×1015 atoms/cm3，較佳低於或等於1×1015 atoms/cm3。
鹼金屬及鹼土金屬為結晶氧化物半導體之不利的雜質且較佳盡可能少有。針對鹼金屬，尤其，鈉散佈在與結晶氧化物半導體接觸的氧化物絕緣膜中成為鈉離子(Na+)。另外，Na切斷金屬與氧之間的鍵或進入結晶氧化物半導體中之鍵。結果，電晶體特性劣化(如電晶體變成正常啟通(臨限電壓位移至負側)或降低遷移率)。另外，這亦導致特性的變異。這種問題在其中結晶氧化物半導體中之氫濃度夠低的情況中特別明顯。因此，在其中結晶氧化物半導體中之氫濃度低於或等於5×1019 atoms/cm3尤其低於或等於5×1018 atoms/cm3。情況中，特別需要鹼金屬的濃度設定至上述值。
在上述條件下形成結晶氧化物半導體膜，藉此在結晶氧化物半導體膜中的雜質量可為極小(鹼金屬的濃度低於或等於5×1016 atoms/cm3，且氫的濃度低於或等於1×1019 atoms/cm3)。藉由減少結晶氧化物半導體膜中之雜質，促進種晶及結晶氧化物半導體膜的晶體生長，且進一步地，可形成單晶氧化物半導體膜或實質上單晶氧化物半導體膜。
在結晶氧化物半導體中，鏈結至金屬元素之氧比在非晶氧化物半導體中之氧具有與氫之低反應性；因此，可減少缺陷的產生。因此，其中在結晶氧化物半導體膜中形成通道區域的電晶體在光照射或BT測試之前或之後間具有臨限電壓之小量的改變並因此具有穩定的電氣特性。
此外，在結晶氧化物半導體膜的形成步驟中，採用至少一(較佳全部)的上述條件，其為處理室的溫度、形成膜之表面的溫度、處理室之洩漏率、及靶材之純度，藉此可減少氫及鹼金屬進入到氧化物絕緣膜及結晶氧化物半導體中。另外，可減少從氧化物絕緣膜至結晶氧化物半導體膜之氫及鹼金屬的擴散。氧化物半導體中所含的氫與鏈結至金屬原子的氧反應而成水，且另外，在從其脫離氧的晶格中形成缺陷(或從其移除氧的一部分)。
因此，在結晶氧化物半導體膜的形成步驟中盡可能地減少雜質，藉此可減少結晶氧化物半導體膜中之缺陷。從上述，其中在結晶氧化物半導體膜中形成通道區域的電晶體在光照射或BT測試之前或之後間具有臨限電壓之小量的改變並因此具有穩定的電氣特性。
根據此實施例，在一濺鍍步驟中，藉由利用靶材中之原子的原子量差異，將具有低原子量的鋅優先沈積於氧化物絕緣膜上方以形成種晶，並接著，在導致晶體生長的同時將具有高原子量之錫、銦、或之類沈積在種晶上。因此，可形成結晶氧化物半導體膜而不執行複數步驟。此外，由於使用具有包括鋅的六角形晶體結構的種晶來沈積具有六角形晶體結構的氧化物半導體，可形成單晶氧化物半導體膜或實質上單晶氧化物半導體膜。
注意到可用於結晶氧化物半導體膜55的金屬氧化物具有2 eV或更多之能隙；較佳2.5 eV或更多；更佳3 eV或更多。依照此方式，可藉由使用具有寬帶隙之金屬氧化物來減少電晶體之關閉狀態電流。
在此實施例中，藉由使用In-Ga-Zn-O為基的金屬氧化物靶材及氬與氧之混合氣體作為濺鍍氣體之濺鍍法來形成結晶氧化物半導體膜55。
接下來，在基板51上執行熱處理，所以從結晶氧化物半導體膜55釋放氫且包含在氧化物絕緣膜53中之氧的一部分擴散到結晶氧化物半導體膜55中以及在氧化物絕緣膜53與結晶氧化物半導體膜55之間的界面附近中。
熱處理之溫度較佳為可從結晶氧化物半導體膜55釋放氫並且釋放包含在氧化物絕緣膜53中之氧的一部分並擴散到結晶氧化物半導體膜55中之溫度。該溫度典型高於或等於150℃並低於基板51的應變點，較佳高於或等於250℃並低於或等於450℃。當熱處理溫度高於結晶氧化物半導體膜的沈積溫度時，可釋放包含在氧化物絕緣膜53中之大量的氧。
較佳在惰性氣體周圍環境中進行熱處理；典型較佳在稀有氣體(如氦、氖、氬、氙、或氪)周圍環境或氮周圍環境中執行。替代地，可在減壓周圍環境中執行熱處理。
此熱處理允許從結晶氧化物半導體膜55釋放氫且允許包含在氧化物絕緣膜53中之氧的一部分擴散到結晶氧化物半導體膜55中以及在氧化物絕緣膜53與結晶氧化物半導體膜55之間的界面附近中。在此程序中，可減少結晶氧化物半導體膜55中的氧空位且氧擴散到在氧化物絕緣膜53與結晶氧化物半導體膜55之間的界面附近中，藉此減少在氧化物半導體膜與氧化物絕緣膜之間的界面之缺陷。結果，可形成其中減少了氫濃度及氧空位之結晶氧化物半導體膜。
接下來，在已經歷熱處理之結晶氧化物半導體膜上方形成遮罩，並接著使用遮罩來選擇性蝕刻結晶氧化物半導體膜，所以形成結晶氧化物半導體膜59。之後，移除遮罩(參見第1C圖)。
可藉由光刻步驟、噴墨法、印刷法、或之類適當地形成用於結晶氧化物半導體膜55之蝕刻中的遮罩。針對結晶氧化物半導體膜55的蝕刻可適當地採用濕蝕刻或乾蝕刻。
接下來，如第1D圖中所示，形成接觸結晶氧化物半導體膜59的一對電極61。
該對電極61作用為源極電極及汲極電極。
可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之群組的金屬元素；含有任何這些金屬元素作為成分之合金；含有這些金屬元素的組合之合金；及之類來形成該對電極61。此外，可使用選自鎂或鋯的一或更多金屬元素。另外，該對電極61可具有單層結構或具有兩或更多層之堆疊結構。例如，可提供含矽之鋁膜的單層結構、其中鈦膜堆疊於鋁膜上之兩層結構、其中鈦膜堆疊於氮化鈦上之兩層結構、其中鎢膜堆疊於氮化鈦上之兩層結構、其中鎢膜堆疊於氮化鉭上之兩層結構、或其中鈦膜、鋁膜、及鉭薄膜以此順序堆疊之三層結構。
可使用諸如氧化銦錫、含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦鋅、或添加氧化矽至其之氧化銦錫的透光導電材料來形成該對電極61。亦可具有使用上述透光導電材料及上述金屬元素所形成的堆疊層結構。
可藉由印刷法或噴墨法來形成該對電極61。替代地，在藉由濺鍍法、CVD法、蒸發法、或之類形成導電膜之後，在導電膜上方形成遮罩並蝕刻導電膜，並藉此形成該對電極61。可藉由噴墨法、印刷法、光刻法、或之類適當地形成在導電膜上方之遮罩。
此時，在結晶氧化物半導體膜59及氧化物絕緣膜53上方形成導電膜，並蝕刻成預定圖案以形成該對電極61。
注意到在已經歷熱處理之結晶氧化物半導體膜上方形成導電膜，並使用多色調光罩來形成凹凸形狀的遮罩。使用遮罩來蝕刻已經歷熱處理之結晶氧化物半導體膜及導電膜。接著，藉由灰化分隔凹凸形狀的遮罩，並且使用分隔的遮罩來選擇性蝕刻導電膜以形成結晶氧化物半導體膜及該對電極。藉此程序，可減少光罩數量及光刻程序中之步驟數量。
接著，在結晶氧化物半導體膜59及該對電極61上方形成閘極絕緣膜63。
接下來，在為閘極絕緣膜63上方並重疊結晶氧化物半導體膜59的區域中形成閘極電極65。
之後，可形成絕緣膜69作為保護膜(第1E圖)。另外，在閘極絕緣膜63及絕緣膜69中形成接觸孔後，可形成連接至該對電極61的佈線。
可以氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、或氧化鎵之單層或堆疊層形成閘極絕緣膜63。較佳接觸結晶氧化物半導體膜59的閘極絕緣膜63中之一部分含氧。更佳使用藉由加熱從其釋放氧之氧化物絕緣膜來形成閘極絕緣膜63，這與氧化物絕緣膜53類似。藉由使用氧化矽膜，可擴散氧至結晶氧化物半導體膜59，所以可改善其之特性。
使用高k材料(如矽酸鉿(HfSiOx)、添加氮至其之矽酸鉿(HfSi x O y N z )、添加氮至其之鋁酸鉿(HfAl x O y N z )、氧化鉿、或氧化釔)來形成閘極絕緣膜63，以減少閘極漏電流。此外，可使用堆疊結構，其中堆疊高k材料及之氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、及氧化鎵之一或更多者。例如，閘極絕緣膜63的厚度較佳大於或等於1 nm並小於或等於300 nm，且更佳大於或等於5 nm並小於或等於50 nm。
在形成閘極絕緣膜63之前，可暴露結晶氧化物半導體膜59的表面至如氧、臭氧、或二氮一氧化碳的氧化氣體之電漿以加以氧化，藉此減少氧空位。
可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之群組的金屬元素；含有任何這些金屬元素作為成分之合金；含有這些金屬元素的組合之合金；及之類來形成閘極電極65。此外，可使用選自鎂或鋯的一或更多金屬元素。另外，閘極電極65可具有單層結構或具有兩或更多層之堆疊結構。例如，可提供含矽之鋁膜的單層結構、其中鈦膜堆疊於鋁膜上之兩層結構、其中鈦膜堆疊於氮化鈦上之兩層結構、其中鎢膜堆疊於氮化鈦上之兩層結構、其中鎢膜堆疊於氮化鉭上之兩層結構、其中鈦膜、鋁膜、及鉭薄膜以此順序堆疊之三層結構、及之類。
可使用諸如氧化銦錫、含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦鋅、或添加氧化矽至其之氧化銦錫的透光導電材料來形成閘極電極65。亦可具有使用上述透光導電材料及上述金屬元素所形成的堆疊層結構。
可適當地以針對閘極絕緣膜63所列舉之任何絕緣膜來形成絕緣膜69。當藉由濺鍍法或CVD法形成氮化矽膜作為絕緣膜69時，可防止從外部之濕氣及鹼金屬的進入，並因此可減少結晶氧化物半導體膜中所含之雜質的量。
注意到在形成閘極絕緣膜63或形成絕緣膜69之後，可執行熱處理。藉由熱處理，氧從閘極絕緣膜63擴散至結晶氧化物半導體膜。熱處理的溫度越高，當在照射光的同時因執行的-BT測試所導致之臨限值的改變量越小。
透過上述步驟，可形成在結晶氧化物半導體膜中形成通道區域的電晶體120。包括電晶體120之通道區域的結晶氧化物半導體膜具有六角形晶體結構，其中在a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。這種電晶體120在光照射或BT測試之前或之後間具有臨限電壓之小量的改變並因此可具有穩定的電氣特性。
[實施例2]
在此實施例中，將參照第5A至5D圖及第6圖敘述具有與實施例1不同之結構的電晶體之製造方法。在此實施例中之電晶體與實施例1不同之處在於在氧化物絕緣膜與結晶氧化物半導體膜之間設置一對電極。注意到沿著第6圖中之點虛線C-D所取得之剖面圖相應於第5D圖。
如第5A圖中所示，如實施例1般在基板51上形成氧化物絕緣膜53。在氧化物絕緣膜53上方形成一對電極71。在該對電極71及氧化物絕緣膜53上方形成結晶氧化物半導體膜73。
可藉由使用與實施例1中所述之該對電極61的那些類似之材料並藉由使用形成方法來適當地形成該對電極71。
可藉由使用與實施例1中所述之結晶氧化物半導體膜55的那些類似之材料並藉由使用形成方法來適當地形成結晶氧化物半導體膜73。
接著，如實施例1般，加熱基板51以形成具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜。之後，在具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜上方形成遮罩並在具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜上進行蝕刻以形成結晶氧化物半導體膜75。之後，移除遮罩(參見第5B圖)。
如第5C圖中所示，在該對電極71及結晶氧化物半導體膜75上方形成閘極絕緣膜77。接著，在為閘極絕緣膜77上方並重疊結晶氧化物半導體膜75的區域中形成閘極電極79。接著，可在閘極絕緣膜77及閘極電極79上方形成絕緣膜81作為保護膜。
可藉由使用與實施例1中所述之閘極絕緣膜63的那些類似之材料並藉由使用形成方法來適當地形成閘極絕緣膜77。
可藉由使用與實施例1中所述之閘極電極65的那些類似之材料並藉由使用形成方法來適當地形成閘極電極79。
可藉由使用與實施例1中所述之絕緣膜69的那些類似之材料並藉由使用形成方法來適當地形成絕緣膜81。
接著，在絕緣膜81上方形成遮罩之後，部分蝕刻閘極絕緣膜77及絕緣膜81以形成接觸孔。形成佈線83以透過接觸孔連接至該對電極71。
可藉由使用與該對電極71的那些類似之材料及形成方法來適當地形成佈線83。
透過上述步驟，可形成具有在通道形成區域中之結晶氧化物半導體膜的電晶體。結晶氧化物半導體膜具有六角形晶體結構，其中在a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。這種在通道區域中包括結晶氧化物半導體膜之電晶體在光照射及BT測試之前或之後間具有臨限電壓之小量的改變；因此，電晶體可具有穩定的電氣特性。
注意到此實施例可與任何其他實施例適當地結合。
[實施例3]
在此實施例中，將參照第7A至7C圖及第8圖敘述與實施例1及實施例2中之電晶體不同之電晶體。在此實施例中之電晶體為底閘極電晶體，其中閘極電極設置在基板側上，這與實施例1及實施例2中之電晶體不同。注意到沿著第8圖中之點虛線E-F所取得之剖面圖相應於第7C圖。
如第7A圖中所示，在基板51上形成氧化物絕緣膜53。在氧化物絕緣膜53上方形成閘極電極91。在氧化物絕緣膜53及閘極電極91上方形成閘極絕緣膜93。接著，如實施例1中般在閘極絕緣膜93上方形成結晶氧化物半導體膜95。
可以與實施例1中所述之閘極電極65類似之方式形成閘極電極91。
可以與實施例1中所述之閘極絕緣膜63類似之方式形成閘極絕緣膜93。
可以與實施例1中所述之結晶氧化物半導體膜55類似之方式形成結晶氧化物半導體膜95。
接下來，如實施例1中般，加熱結晶氧化物半導體膜95以形成具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜。
接著，在具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜上方形成遮罩，並在具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜上進行蝕刻以形成結晶氧化物半導體膜99。之後，移除遮罩(參見第7B圖)。
接下來，如第7C圖中所示，在結晶氧化物半導體膜99上方形成一對電極101。接著，在結晶氧化物半導體膜99及該對電極101上方形成絕緣膜103。
可藉由使用與實施例1中所述之該對電極61的那些類似之材料並藉由使用形成方法來適當地形成該對電極101。
可以與實施例1中所述之閘極絕緣膜63類似之方式形成絕緣膜103。
之後，可執行熱處理。
透過上述步驟，可形成具有在通道形成區域中之結晶氧化物半導體膜的電晶體。結晶氧化物半導體膜具有六角形晶體結構，其中在a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。這種在通道區域中包括結晶氧化物半導體膜之電晶體在光照射及BT測試之前或之後間具有臨限電壓之小量的改變；因此，電晶體可具有穩定的電氣特性。
注意到此實施例可與任何其他實施例適當地結合。
[實施例4]
在此實施例中，將參照第9A至9D圖及第10圖敘述與實施例3中之電晶體不同之電晶體。在此實施例與實施例3不同之處在於在閘極絕緣膜與氧化物半導體膜之間設置一對電極。注意到沿著第10圖中之點虛線G-H所取得之剖面圖相應於第9D圖。
如第9A圖中所示，在基板51上形成氧化物絕緣膜53。接著，在氧化物絕緣膜53上方形成閘極電極91。在氧化物絕緣膜53及閘極電極91上方形成閘極絕緣膜93。接著，在閘極絕緣膜93上方形成一對電極105。
可藉由使用與實施例1中所述之該對電極61的那些類似之材料並藉由使用形成方法來適當地形成該對電極105。
接下來，如第9B圖中所示，以與實施例1中之類似的方式在閘極絕緣膜93上方形成結晶氧化物半導體膜107。
可以與實施例1中所述之結晶氧化物半導體膜55類似之方式形成結晶氧化物半導體膜107。
接下來，如實施例1中般，加熱結晶氧化物半導體膜107以形成具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜。
接著，在具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜上方形成遮罩，並在具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜上進行蝕刻以形成結晶氧化物半導體膜109。之後，移除遮罩(參見第9C圖)。
接下來，如第9D圖中所示，在結晶氧化物半導體膜109及該對電極105上方形成保護膜111。
可以與實施例1中所述之閘極絕緣膜63類似之方式形成保護膜111。
之後，可執行熱處理。
透過上述步驟，可形成具有在通道形成區域中之結晶氧化物半導體膜的電晶體。結晶氧化物半導體膜具有六角形晶體結構，其中在a-b面中形成用於形成六角形晶格之鍵，且c軸與和a-b面實質上平行的基板之平面表面實質上垂直。這種在通道區域中包括結晶氧化物半導體膜之電晶體在光照射及BT測試之前或之後間具有臨限電壓之小量的改變；因此，電晶體可具有穩定的電氣特性。
注意到此實施例可與任何其他實施例適當地結合。
[實施例5]
在此實施例中，將敘述其中在任何實施例1至4中所述之電晶體具有複數閘極電極的情況。雖在此實施例中使用實施例3中所述的電晶體，可適當地使用實施例1、2、及4中所述的電晶體。
如第11圖中所示，在基板51上形成氧化物絕緣膜53；在氧化物絕緣膜53上方形成閘極電極91及閘極絕緣膜93；以及在閘極絕緣膜93上方形成結晶氧化物半導體膜99、該對電極101、及絕緣膜103，如實施例3中般。
接下來，在為絕緣膜103上方且重疊結晶氧化物半導體膜99的區域中形成背閘極電極113。接著，可在絕緣膜103及背閘極電極113上方形成絕緣膜115作為保護膜。
可以與實施例1中所述之閘極電極65類似之方式形成背閘極電極113。
絕緣膜103作用為在背閘極電極113側上之閘極絕緣膜。可以與實施例1中所述之絕緣膜69類似之方式形成絕緣膜115。
閘極電極91及背閘極電極113可連接。在此情況中，閘極電極91及背閘極電極113具有相同電位且在閘極絕緣膜93側上及在結晶氧化物半導體膜99的絕緣膜103側上形成通道區域，並藉此可增加電晶體之啟通狀態電流及場效遷移率。
替代地，閘極電極91及背閘極電極113亦可不連接且具有不同的施加電位。在此情況中，可控制電晶體之臨限電壓。
在此實施例中，在結晶氧化物半導體膜99與絕緣膜103之間形成該對電極101，但該對電極可形成在閘極絕緣膜93與結晶氧化物半導體膜99之間。
透過上述步驟，可形成具有複數閘極電極之電晶體。
[實施例6]
在此實施例中，將敘述一種電晶體之製造方法，其中結晶氧化物半導體膜與一對電極之間的接觸電阻可比實施例1至實施例5中所述的電晶體減少更多。
如實施例1中般，藉由第1A及1B圖中所述之步驟在氧化物絕緣膜53上方形成結晶氧化物半導體膜55。接下來，加熱結晶氧化物半導體膜55以形成具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜。接著，如第12A圖中所示，在具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜57上方形成具有n型導電性之緩衝器84。
針對具有n型導電性之緩衝器84，可使用選自氧化銦、氧化銦錫、氧化銦鋅、氧化錫、氧化鋅、及氧化錫鋅之群組的金屬氧化物，或含有選自鋁、鎵、及矽之群組的一或更多元素的金屬氧化物之材料。藉由這種結構，可減少結晶氧化物半導體膜及充當稍後形成的源極電極及汲極電極之該對電極之間的接觸電阻。
在此情況中，在加熱結晶氧化物半導體膜以從結晶氧化物半導體膜釋放氫的同時，氧從氧化物絕緣膜擴散到結晶氧化物半導體膜中。之後，在結晶氧化物半導體膜上方形成具有n型導電性之緩衝器84。亦即，可從氧化物絕緣膜充分釋放氫。結果，可減少結晶氧化物半導體膜中之氫濃度及氧空位，並藉此可防止電晶體之臨限電壓位移至負側。
接下來，在具有n型導電性之緩衝器84上方形成遮罩後，蝕刻具有已降低的氫濃度及已減少的氧空位之結晶氧化物半導體膜及具有n型導電性之緩衝器84以形成結晶氧化物半導體膜59及具有n型導電性之緩衝器85。之後，移除遮罩(參見第12B圖)。
如第12C圖中所示，在結晶氧化物半導體膜59及具有n型導電性之緩衝器85上方形成該對電極61。在此情況中，為了保持閘極絕緣膜的膜品質，較佳使用不從閘極絕緣膜抽取氧之材料作為該對電極61。該對電極61的材料範例包括鎢、鉬、及之類。然而，鎢或鉬不幸地會在接觸結晶氧化物半導體膜及閘極絕緣膜的區域中變成高電阻之金屬氧化物。有鑑於此，在結晶氧化物半導體膜59與該對電極61之間設置具有n型導電性之緩衝器，所以可減少結晶氧化物半導體膜59與該對電極61之間的接觸電阻(參見第12D圖)。
接下來，藉由形成在該對電極61上方之遮罩(未圖示)，蝕刻具有n型導電性之緩衝器85的外暴部分以形成一對具有n型導電性之緩衝器87。
注意到可在移除形成在該對電極61上方之遮罩後，使用該對電極61作為遮罩並蝕刻具有n型導電性之緩衝器85的外暴部分，以形成該對具有n型導電性之緩衝器87。
當蝕刻具有n型導電性之緩衝器85時，較佳採用不蝕刻結晶氧化物半導體膜59並選擇性蝕刻具有n型導電性之緩衝器85的條件(具有高蝕刻選擇性的條件)。另外，若結晶氧化物半導體膜59與具有n型導電性之緩衝器85之間的蝕刻率差異很小，則會部分蝕刻結晶氧化物半導體膜59成為具有凹槽(凹部)的形狀以及具有n型導電性之緩衝器85。
在此實施例中，由於該對具有n型導電性之緩衝器87設置在結晶氧化物半導體膜59與該對電極61之間，可降低結晶氧化物半導體膜59與該對電極61間的接觸電阻。結果，可防止減少電晶體的啟通狀態電流。另外，可抑制在BT測試中施加負閘極應力之前及之後間的啟通狀態電流之改變量(離子劣化)。
接下來，如實施例1中般，形成閘極絕緣膜63、閘極電極65、及絕緣膜69(參見第12E圖)。另外，在閘極絕緣膜63與絕緣膜69中形成接觸孔後，可形成連接至該對電極61的佈線。
透過上述步驟，可形成具有在通道形成區域中之結晶氧化物半導體膜的電晶體。
根據此實施例，在氧化物半導體膜與一對佈線之間形成具有n型導電性之緩衝器以減少接觸電阻，藉此可減少啟通狀態電流並且可抑制在BT測試中施加負閘極應力之前及之後間的啟通狀態電流之改變量(離子劣化)。
注意到此實施例可與任何其他實施例適當地結合。
[實施例7]
在此實施例中，在第13圖中繪示一種製造設備的範例，其中在不暴露於空氣中的情況下接續執行從氧化物絕緣膜53之形成經過熱處理步驟至將成為源極電極與汲極電極的導電膜之形成的步驟，其敘述在實施例1中。
第13圖中所示之製造設備為單晶圓多室設備，其包括濺鍍裝置10a、10b、及10c、設有三卡式埠14之用於保持程序基板的基板供應室11、裝卸台室12a及12b、轉移室13、基板加熱室15、及之類。注意到用於轉移待處理之基板的轉移自動機設置在基板供應室11及轉移室13的各者中。較佳控制濺鍍裝置10a、10b、及10c、轉移室13、及基板加熱室15中之周圍環境以幾乎不含氫及濕氣(亦即，惰性周圍環境、減壓周圍環境、或乾空氣周圍環境)。例如，一較佳周圍環境為乾氮周圍環境，其中濕氣的露點為-40℃或更低，較佳-50℃或更低。
使用第13圖中所示之製造設備的製造步驟之程序的一範例如下。從基板供應室11透過裝卸台室12a及轉移室13轉移程序基板至基板加熱室15；藉由在基板加熱室15中之諸如真空烘烤的熱處理移除附著至程序基板的濕氣；透過轉移室13將程序基板轉移至濺鍍裝置10c；並且在濺鍍裝置10c中沈積氧化物絕緣膜53。接著，在不暴露於空氣的情況下透過轉移室13將程序基板轉移至濺鍍裝置10a；在濺鍍裝置10a中優先沈積鋅於氧化物絕緣膜53上，並氧化沈積的鋅，以形成具有包括鋅的六角形晶體結構的種晶55a；並且在相同濺鍍裝置中連續執行濺鍍，以使用種晶55a作為核而導致晶體生長，並在種晶55a上方形成具有六角形晶體結構的之結晶氧化物半導體膜55b。接著，在不暴露於空氣的情況下透過轉移室13將程序基板轉移至基板加熱室15並執行熱處理。之後，在不暴露於空氣的情況下透過轉移室13將程序基板轉移至濺鍍裝置10b；並且在濺鍍裝置10b中使用金屬靶材來在結晶氧化物半導體膜55b上方沈積將成為源極電極與汲極電極之導電膜。
如上述，藉由使用第13圖中所示之製造設備，可在不暴露於空氣的情況下進行電晶體之製程的部份。
注意到此實施例可與任何其他實施例適當地結合。
[實施例8]
在此實施例中，將敘述具有新穎結構之半導體裝置的一範例。在此半導體裝置中，使用包括在任何實施例1至7中所述的氧化物半導體層之電晶體，即使在不供電的狀態中仍可保留儲存資料，且對寫入操作之次數無限制。
由於包括在任何實施例1至7中所述的氧化物半導體層之電晶體的關閉狀態電流非常小，因為這種電晶體可非常長時間保持儲存資料。換言之，可充分減少耗電量，因為更新操作變得不必要或更新操作之頻率可非常低。此外，即使當不供電時仍可長時間保持儲存資料。
第14A至14C圖繪示半導體裝置之結構的範例。第14A圖繪示半導體裝置之剖面，且第14B圖繪示半導體裝置之平面圖。在此，第14A圖相應於第14B圖中沿線E1-E2及線F1-F2的剖面。第14A及14B圖中所示之半導體裝置包括在下部中之包括非氧化物半導體的材料之電晶體260，及在上部中之包括氧化物半導體的電晶體120。電晶體120與實施例1中的相同；因此，針對第14A至14C圖的說明，針對與第1E圖中那些相同之部件使用相同參考符號。
電晶體260包括：在含有半導體材料(如矽或之類)之基板200中的通道形成區域216、雜質區域214和高濃度雜質區域220(其簡單統稱為雜質區域並加以設置以在其之間夾住通道形成區域216)、設置在通道形成區域216上方之閘極絕緣膜208、設置在閘極絕緣膜208上方之閘極電極210、電連接至雜質區域的源極或汲極電極230a；電連接至雜質區域的源極或汲極電極230b。
在此，在閘極電極210的一側表面上形成側壁絕緣層218。高濃度雜質區域220設置在當從與基板200的表面垂直方向看去不與側壁絕緣層218重疊之基板200的一區域中。金屬化合物區域224設置成接觸高濃度雜質區域220。元件隔離絕緣膜206設置在基板200上方以圍繞電晶體260。設置層間絕緣膜226及層間絕緣膜128以覆蓋電晶體260。源極或汲極電極230a及源極或汲極電極230b經由形成在層間絕緣膜226及128中的開口電連接至金屬化合物區域224。亦即，源極或汲極電極230a及源極或汲極電極230b經由金屬化合物區域224電連接至高濃度雜質區域220及雜質區域214。注意到在整合電晶體260或之類的某些情況中不形成側壁絕緣層218。
第14A至14C圖中所示之電晶體120包括結晶氧化物半導體膜59、充當源極電極或汲極電極之該對電極61、閘極絕緣膜63、及閘極電極65。可藉由實施例1中所述之程序形成電晶體120。
在第14A至14C圖中，藉由改善其上形成結晶氧化物半導體膜59之層間絕緣膜128的平坦度，結晶氧化物半導體膜59可具有均勻厚度；故可改善電晶體120的特性。注意到通道長度很小，例如，0.8 μm或3 μm。此外，層間絕緣膜128相應於氧化物絕緣膜53並使用相同材料形成。
在第14A至14C圖中所述之電容器265包括該對電極61之一、充當電介質之閘極絕緣膜63、及電極248。
此外，在電晶體120及電容器265上方設置絕緣膜69，並在絕緣膜69上方設置保護絕緣膜110。
此外，設置在與該對電極61相同步驟中形成之佈線242a及242b。佈線242a電連接至源極或汲極電極230a，且佈線242b電連接至源極或汲極電極230b。
第14C圖顯示電路組態。注意到在電路圖中，在某些情況中會在電晶體旁寫上「OS」以指示電晶體包括氧化物半導體。
在第14C圖中，第一佈線(第一線)電連接至電晶體260的源極電極，且第二佈線(第二線)電連接至電晶體260的汲極電極。第三佈線(第三線)電連接至電晶體120的源極電極和汲極電極之一，且第四佈線(第四線)電連接至電晶體120的閘極電極。電晶體260的閘極電極、電晶體120的源極電極及汲極電極之另一、及電容器265的一電極彼此電連接。此外，第五佈線(第五線)及電容器265的另一電極彼此電連接。
第14C圖中的半導體裝置可利用其中可保持電晶體260之閘極電極的電位之特性如下述般寫入、保持、及讀取資料。
首先，將說明資料的寫入及保持。將第四佈線之電位設定在會啟通電晶體120的電位，藉此啟通電晶體120。因此，將第三佈線之電位施加至電晶體260的閘極電極及電容器265。換言之，供應預定的電荷至電晶體260的閘極電極(亦即，資料之寫入)。在此，提供用於供應一電位位準之電荷或用於供應不同電位位準之電荷(此後稱為低位準電荷及高位準電荷)。之後，將第四佈線的電位設定在會讓電晶體120關閉的電位，以關閉電晶體120。因此，保持提供至電晶體260的閘極電極之電荷(保持)。
電晶體120之關閉狀態電流極小。詳言之，關閉狀態電流的值(在此，每微米通道寬度之電流)小於或等於100 zA/μm(1 zA(賽普托安培(zeptoampere))為1×10-21 A)，較佳小於或等於10 zA/μm。因此，可長時間保持電晶體260中之閘極電極的電位。另外，可如實施例5中所述般設置背閘極電極，並且較佳藉由施加電壓至背閘極電極來確保電晶體120為正常關閉電晶體。
針對基板200，可使用稱為SOI(絕緣體上覆矽)之半導體基板。替代地，針對基板200，可使用其中在諸如玻璃基板的絕緣基板上方形成SOI層之基板。作為其中在玻璃基板上方形成SOI層之SOI基板的形成方法之一範例，有一種方法，其中藉由氫離子佈植分離法而在玻璃基板上方形成薄單晶層。詳言之，藉由使用離子摻雜設備以H3 +離子照射，在自表面預定深度於矽基板中形成分離層，藉由壓合將具有絕緣膜在其表面上之玻璃基板接合至矽基板的表面，並且在低於在分離層中或在分離層的界面發生分離之溫度的溫度執行熱處理。替代地，加熱溫度可在使分離層脆化的溫度。結果，藉由在分離層中或在分離層的界面產生分離邊界而從矽基板分離半導體基板之一部分，以在玻璃基板上方形成SOI層。
注意到此實施例可與任何實施例1至7適當地結合。
[實施例9]
在此實施例中，於下敘述其中在一基板上方形成即將配置在畫素部中的驅動器電路之至少一部分及電晶體的範例。
根據實施例1至7之任一者形成將配置在畫素部中的電晶體。此外，在任何實施例1至7中所述之電晶體為n通道TFT，並因此在驅動器電路之中可以n通道TFT形成之驅動器電路的一部分係形成在與畫素部之電晶體相同的基板上方。
第15A圖繪示主動矩陣顯示裝置的區塊圖之一實例。在顯示裝置中的基板5300上方，設置畫素部5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304。在畫素部5301中，配置從信號線驅動器電路5304延伸的複數信號線且配置從第一掃描線驅動器電路5302及第二掃描線驅動器電路5303延伸的複數掃描線。注意到在其中掃描線及信號線交叉的區域中以矩陣配置包括顯示元件之畫素。此外，在顯示裝置中之基板5300經由連結點(如撓性印刷電路(FPC))連接至時序控制電路(亦稱為控制器或控制器IC)。
在第15A圖中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、信號線驅動器電路5304形成在與畫素部5301相同的基板5300上方。依此，減少設置在外部之驅動電路或之類的構件數量，故可實現成本減少。此外，若驅動器電路設置在基板5300外部，會需要延長佈線且佈線連結數量會增加，但若在基板5300上方設置驅動器電路，可減少佈線連結數量。依此，可實現可靠度及產率的改善。
第15B圖繪示畫素部之電路組態的一範例。在此，顯示VA液晶顯示面板的畫素結構。
在此畫素結構中，在一畫素中包括複數畫素電極且電晶體連接至個別的畫素電極。建構複數電晶體以由不同的閘極信號驅動。亦即，互相獨立控制施加至在多域畫素中之個別畫素電極的信號。
電晶體628的閘極佈線602及電晶體629的閘極佈線603為分離，所以可提供不同的閘極信號至其。相反地，作用為資料線之源極或汲極電極616為電晶體628及629共同使用。針對電晶體628及629的各者，可適當使用實施例1至7中所述的任何電晶體。
電連接至電晶體628的第一畫素電極及電連接至電晶體629的第二畫素電極具有不同的形狀並藉由一裂縫分開。設置第二畫素電極以圍繞呈V形狀散開的第一畫素電極之外側。藉由電晶體628及629使第一及第二畫素電極之間的電壓施加時序不同以控制液晶之對準。電晶體628連接至閘極佈線602，且電晶體629連接至閘極佈線603。當施加不同閘極信號至閘極佈線602及閘極佈線603時，可變化電晶體628及電晶體629的操作時序。
此外，使用電容器佈線690、充當電介質之閘極絕緣膜、及電連接至第一畫素電極層或第二畫素電極層的電容器電極來形成儲存電容器。
第一畫素電極、液晶層、及相對電極互相重疊以形成第一液晶元件651。另外，藉由重疊第二畫素電極、該液晶層、及該相對電極以形成第二液晶元件652。畫素結構為多域結構，其中第一液晶元件651及第二液晶元件652設置在一畫素中。
注意到畫素結構不限於第15B圖中所示者。例如，可添加切換器、電阻器、電容器、電晶體、感測器、邏輯電路、或之類至第15B圖中所示之畫素。
第15C圖顯示畫素部之電路組態的一範例。在此，顯示使用有機EL元件之顯示面板的畫素結構。
在有機EL元件中，藉由施加電壓至發光元件，分別從一對電極注入電子及電洞到含有發光有機化合物的層中，並且電流流動。載子(電子與電洞)重新結合，並因此，激發發光有機化合物。發光有機化合物從激發態返回基態，藉此發光。由於此種機制的緣故，此發光元件稱為電流激發型發光元件。
第15C圖顯示可施加數位時間灰階驅動至其之畫素結構的一範例，作為半導體裝置之一範例。
敘述可施加數位時間灰階驅動至其之畫素的結構及操作。在此，一畫素包括兩n通道電晶體，各包括氧化物半導體層作為通道形成區域。
畫素6400包括切換電晶體6401、驅動器電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極電極連接至掃描線6406。切換電晶體6401的第一電極(源極電極及汲極電極之一)連接至信號線6405。切換電晶體6401的第二電極(源極電極及汲極電極之另一)連接至驅動器電晶體6402的閘極電極。驅動器電晶體6402的閘極電極透過電容器6403連接至電源線6407。驅動器電晶體6402的第一電極連接至電源線6407。驅動器電晶體6402的第二電極連接至發光元件6404的第一電極(畫素電極)。發光元件6404的第二電極相應於共同電極6408。共同電極6408電連接至設置於相同基板上方的共同電位線。
發光元件6404的第二電極(共同電極6408)設定至低電源電位。注意到低電源電位為一電位，其參照設定至電源線6407之高電源電位滿足低電源電位低於高電源電位。作為低電源電位，可採用例如GND、0 V、或之類。將高電源電位與低電源電位之間的電位差施加至發光元件6404，使發光元件6404發光。在此，為了讓發光元件6404發光，設定每一電位使得高電源電位與低電源電位之間的電位差為正向臨限電壓或比發光元件6404更高。
注意到可使用驅動器電晶體6402的閘極電容而省略電容器6403。驅動器電晶體6402的閘極電容可形成在通道形成區域與閘極電極之間。
在電壓輸入電壓驅動方法的情況中，將視頻信號輸入到驅動器電晶體6402的閘極電極，使驅動器電晶體6402實質上啟通或實質上關閉。亦即，驅動器電晶體6402在線性區域中操作。亦即，驅動器電晶體6402在線性區域中操作，並因此，施加高於電源線6407之電壓的電壓至驅動器電晶體6402的閘極電極。注意到施加高於或等於為電源線之電壓與驅動器電晶體6402之Vth的和的電壓至信號線6405。
在使用類比灰階法來取代數位時間灰階法的情況中，可藉由以不同方式輸入信號採用與第15C圖中之相同的畫素結構。
在執行類比灰階驅動的情況中，施加大於或等於發光元件6404的正向電壓及驅動器電晶體6402的Vth之和的電壓至驅動器電晶體6402的閘極電極。發光元件6404的正向電壓表示獲得希望的亮度之電壓，並包括至少正向臨限電壓。輸入藉由其驅動器電晶體6402在飽和區域中操作的視頻信號，使電流可施加至發光元件6404。為了讓驅動器電晶體6402在飽和區域中操作，電源線6407的電位設定成高於驅動器電晶體6402之閘極電位。當使用類比視頻信號時，可根據視頻信號饋送電流至發光元件6404並執行類比灰階驅動。
注意到畫素結構不限於第15C圖中所示。例如，可添加切換器、電阻器、電容器、電晶體、感測器、邏輯電路、或之類至第15C圖中所示之畫素。
[實施例10]
可施加在此說明書中揭露的半導體裝置至各種的電子裝置(包括遊戲機)。電子裝置的範例為電視機(亦稱為電視或電視接收器)、電腦或之類的監視器、如數位相機或數位視頻相機之相機、數位相框、行動電話機(亦稱為行動電話或可攜式電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、大尺寸遊戲機(如柏青哥機)、及之類。將敘述各包括在任何上述實施例中所述之半導體裝置的電子裝置之範例。
第16A圖繪示可攜式資訊終端機，其包括主體3001、殼體3002、顯示部3003a及3003b、及之類。顯示部3003b作用為觸碰面板。藉由觸碰顯示在顯示部3003b上之鍵盤按鍵3004，可操作螢幕，並可輸入文字。不用說，顯示部3003b可作用為觸碰面板。藉由使用實施例1中所示之電晶體作為切換元件來製造液晶面板或有機發光面板並應用於顯示部3003a或3003b，藉此可提供高度可靠之可攜式資訊終端機。
第16A圖中所示之可攜式資訊終端機具有在顯示部上顯示各種資訊(如靜止影像、移動影像、及文字影像)的功能、在顯示部上顯示日曆、日期、時間、或之類的功能、操作或編輯顯示在顯示部上之資訊的功能、控制藉由各種軟體(程式)之處理的功能、及之類。此外，外部連接端子(耳機端子、USB端子、或之類)、記錄媒體插入部、及之類可設置在殼體之背表面或側表面上。
第16A圖中所示之可攜式資訊終端機可無線傳送並接收資料。透過無線通訊，可從從電子書伺服器購買並下載想要的書資料。
第16B圖繪示可攜式音樂播放器，其包括，在主體3021中，顯示部3023、固定部3022(藉此可將主體配戴在耳朵上)、揚聲器、操作按鈕3024、外部記憶體槽3025、及之類。藉由使用實施例1中所示之電晶體作為切換元件來製造液晶面板或有機發光面板並應用於顯示部3023，藉此可提供高度可靠之可攜式音樂播放器(PDA)。
此外，當第16B圖中所示之可攜式音樂播放器作用為天線、麥克風、或無線通訊裝置並與行動裝置一起使用時，使用者可在開車或之類的同時無線且無手持地講電話。
第16C圖繪示行動電話，其包括兩殼體，殼體2800及殼體2801。殼體2801包括顯示面板2802、揚聲器2803、麥克風2804、指示裝置2806、相機透鏡2807、外部連結端子2808、及之類。另外，殼體2800包括具有充電可攜式資訊終端機之功能的太陽能電池2810、外部記憶體槽2811、及之類。此外，天線係納入殼體2801中。實施例1中所示之電晶體應用至顯示面板2802，藉此可提供高度可靠之行動電話。
此外，顯示面板2802設有觸碰面板。在第16C圖中以虛線顯示顯示成影像之複數操作鍵2805。注意到亦包括升壓電路，藉此從太陽能電池2810輸出的電壓可針對每一電路增加至夠高。
例如，可採用實施例1中所示之電晶體120來形成用於諸如升壓電路之電源電路中的功率電晶體，該電晶體120包括結晶氧化物半導體膜59，其之厚度大於或等於2 μm並小於或等於50 μm。
在顯示面板2802中，可根據使用模式適當改變顯示方向。此外，顯示裝置在與顯示面板2802相同表面上設有相機透鏡2807，並因此其可使用為視頻電話。揚聲器2803及麥克風2804可用於視頻通話、記錄及播放聲音、及之類，還有語音通話。此外，在如第16C圖中所示呈展開狀態的殼體2800及殼體2801可藉由滑動而移動，使得一者重疊於另一者上方；因此，可減少行動電話的大小，這使行動電話適合攜帶。
外部連結端子2808可連接至AC轉接器及如USB電纜之各種電纜，並且以個人電腦充電及通訊為可行。此外，可藉由插入儲存媒體至外部記憶體槽2811來儲存大量的資料。
此外，除了上述功能，可提供紅外線通訊功能、電視接收功能、或之類。
第16D圖繪示電視機的一範例。在電視機9600中，顯示部9603係納入殼體9601中。顯示部9603可顯示影像。在此，由設有CPU的支架9605支撐機殼9601。當應用實施例1中所示之電晶體於顯示部9603時，可獲得具有高可靠度之電視機9600。
可以機殼9601之操作開關或個別的遙控器來操作電視裝置9600。此外，遙控器可設有顯示部以顯示從遙控器輸出的資料。
注意到電視機9600設有接收器、數據機、及之類。藉由使用接收器，可接收一般電視廣播。再者，當顯示裝置有線或無線經由數據機連接至通訊網路時，可執行單道(從發送器至接收器)或雙道(發送器與接收器之間或接收器之間)資訊通訊。
此外，電視機9600設有外部連結端子9604、儲存媒體記錄及再生部9602、及外部記憶體槽。外部連結端子9604可連接至如USB電纜的各種電纜，且與個人電腦之資料通訊為可行。碟型儲存媒體係插入到儲存媒體記錄及再生部9602中，並且可執行儲存在儲存媒體中之資料讀取及至儲存媒體之資料寫入。另外，可在顯示部9603上顯示插入到外部記憶體槽之外部記憶體9606中儲存為資料的圖案、視頻、或之類。
當實施例8中所述之半導體裝置應用至外部記憶體9606或CPU時，電視機9600可具有高可靠度且充分減少其之耗電量。
此申請案依據於2010年9月13日向日本專利局申請之日本專利申請案序號2010-204971，其全部內容以引用方式併於此。
10a、10b、10c．．．濺鍍裝置
11．．．基板供應室
12a、12b．．．裝卸台室
13．．．轉移室
14．．．卡式埠
15．．．基板加熱室
31．．．處理室
33．．．抽空單元
35．．．氣體供應單元
37．．．電源裝置
40．．．基板支撐
41．．．靶材
43．．．離子
45．．．元素
47．．．元素
51．．．基板
53．．．氧化物絕緣膜
55．．．結晶氧化物半導體膜
55a．．．種晶
55b．．．結晶氧化物半導體膜
57．．．結晶氧化物半導體膜
59．．．結晶氧化物半導體膜
61．．．電極
63．．．閘極絕緣膜
65．．．閘極電極
69．．．絕緣膜
71．．．電極
73．．．結晶氧化物半導體膜
75．．．結晶氧化物半導體膜
77．．．閘極絕緣膜
79．．．閘極電極
81．．．絕緣膜
83．．．佈線
84．．．緩衝器
85．．．緩衝器
87．．．緩衝器
91．．．閘極電極
93．．．閘極絕緣膜
95．．．結晶氧化物半導體膜
99．．．結晶氧化物半導體膜
101．．．電極
103．．．絕緣膜
105．．．電極
107．．．結晶氧化物半導體膜
109．．．結晶氧化物半導體膜
110．．．保護絕緣膜
111．．．保護膜
113．．．背閘極電極
115．．．絕緣膜
120．．．電晶體
128．．．層間絕緣層
200．．．基板
206．．．元件隔離絕緣膜
208．．．閘極絕緣膜
210．．．閘極電極
214．．．雜質區域
216．．．通道形成區域
218．．．側壁絕緣層
220．．．高濃度雜質區域
224．．．金屬化合物區域
226．．．層間絕緣層
230a．．．源極或汲極電極
230b．．．源極或汲極電極
242a及242b．．．佈線
248．．．電極
260．．．電晶體
265．．．電容器
602．．．閘極佈線
603．．．閘極佈線
616．．．源極或汲極電極
628．．．電晶體
629．．．電晶體
651．．．液晶元件
652．．．液晶元件
690．．．電容器佈線
2800．．．殼體
2801．．．殼體
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指示裝置
2807．．．相機透鏡
2808．．．外部連結端子
2810．．．太陽能電池
2811．．．外部記憶體槽
3001．．．主體
3002．．．殼體
3003a、3003b．．．顯示部
3004．．．鍵盤按鍵
3021．．．主體
3023．．．顯示部
3022．．．固定部
3024．．．操作按鈕
3025．．．外部記憶體槽
5300．．．基板
5301．．．畫素部
5302．．．掃描線驅動器電路
5303．．．掃描線驅動器電路
5304．．．信號線驅動器電路
6400．．．畫素
6401．．．切換電晶體
6402．．．驅動器電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
9600．．．電視裝置
9601．．．機殼
9602．．．儲存媒體記錄及再生部
9603．．．顯示部
9604．．．外部連結端子
9605．．．支架
9606．．．外部記憶體
第1A至1E圖為繪示根據本發明之一實施例的用於製造半導體裝置之方法的剖面圖。
第2圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的上視圖。
第3A及3B圖為用於敘述濺鍍設備之示意圖。
第4A及4B圖為用於敘述種晶的晶體結構之示意圖。
第5A至5D圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的剖面圖。
第6圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的上視圖。
第7A至7C圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的剖面圖。
第8圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的上視圖。
第9A至9D圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的剖面圖。
第10圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的上視圖。
第11圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的剖面圖。
第12A至12E圖為繪示根據本發明之一實施例的用於製造半導體裝置之程序的剖面圖。
第13圖為繪示用以製造本發明之一實施例的製造設備之一範例的上視圖。
第14A至14C圖分別為繪示本發明之一實施例的剖面圖、上視圖、及電路圖。
第15A圖為繪示本發明之一實施例的區塊圖且第15B及15C圖為其之等效電路圖。
第16A至16D圖為各繪示本發明之一實施例的電子裝置之外部圖。
第17圖為平面TEM影像。
第18圖為第17圖之一部分的放大影像，其中由白線顯示六角形形狀之一。
第19圖為用於敘述負偏壓溫度應力之圖。
第20A及20B圖為用於敘述光電流時間相依性的圖。
第21圖為顯示施子能階之示意圖。
第22圖為顯示低溫PL的測量結果之圖。
第23A至23C圖為顯示ESR測量之結果的圖。
第24圖為顯示ESR測量之結果的圖。
第25圖為顯示ESR測量之結果的圖。
第26圖為顯示ESR測量之結果的圖。
第27圖為顯示ESR測量之結果的圖。
第28圖為顯示ESR測量之結果的圖。
59．．．結晶氧化物半導體膜
61．．．電極
65．．．閘極電極

Claims (8)

  1. 一種製造半導體裝置之方法，包含下列步驟：在基板上方形成氧化物絕緣膜；在該氧化物絕緣膜上方藉由濺鍍方法形成具有包括鋅之六角形晶體結構的種晶；使用該種晶作為核來導致晶體生長而同時在該種晶上沉積銦以形成具有六角形晶體結構的結晶氧化物半導體膜；在該結晶氧化物半導體膜上執行熱處理；在該熱處理之後蝕刻該結晶氧化物半導體膜；在該蝕刻步驟之後於該結晶氧化物半導體膜上方形成一對電極；在該結晶氧化物半導體膜及該對電極上方形成閘極絕緣膜；以及在該閘極絕緣膜上方形成閘極電極。
  2. 一種製造半導體裝置之方法，包含下列步驟：在基板上方形成氧化物絕緣膜；在該氧化物絕緣膜上方形成一對電極；在該氧化物絕緣膜及該對電極上方藉由濺鍍方法形成具有包括鋅之六角形晶體結構的種晶；使用該種晶作為核來導致晶體生長而同時在該種晶上沉積銦以形成具有六角形晶體結構的結晶氧化物半導體膜；在該結晶氧化物半導體膜上執行熱處理； 在該熱處理之後蝕刻該結晶氧化物半導體膜；在該蝕刻步驟之後於該結晶氧化物半導體膜上方形成閘極絕緣膜；以及在該閘極絕緣膜上方形成閘極電極。
  3. 一種製造半導體裝置之方法，包含下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成包含氧化物絕緣膜的閘極絕緣膜；在該閘極絕緣膜上方藉由濺鍍方法形成包括鋅之具有六角形晶體結構的種晶；使用該種晶作為核來導致晶體生長而同時在該種晶上沉積銦以形成具有六角形晶體結構的結晶氧化物半導體膜；在該結晶氧化物半導體膜上執行熱處理；在該熱處理之後蝕刻該結晶氧化物半導體膜；以及在該蝕刻步驟之後於該結晶氧化物半導體膜上方形成一對電極。
  4. 一種製造半導體裝置之方法，包含下列步驟：在基板上方形成閘極電極；在該閘極電極上方形成包含氧化物絕緣膜的閘極絕緣膜；在該閘極絕緣膜上方形成一對電極；在該閘極絕緣膜及該對電極上方藉由濺鍍方法形成包括鋅之具有六角形晶體結構的種晶； 使用該種晶作為核來導致晶體生長而同時在該種晶上沉積銦以形成具有六角形晶體結構的結晶氧化物半導體膜；以及在該結晶氧化物半導體膜上執行熱處理。
  5. 如申請專利範圍第1至4項之任一項所述的製造半導體裝置之方法，其中具有包括鋅之六角形結構之該種晶為氧化鋅。
  6. 如申請專利範圍第1至4項之任一項所述的製造半導體裝置之方法，其中當在高於或等於200℃並低於或等於400℃的溫度加熱該基板的同時形成該結晶氧化物半導體。
  7. 如申請專利範圍第1至4項之任一項所述的製造半導體裝置之方法，其中包括在該種晶中之該晶體或包括在該結晶氧化物半導體膜中之該晶體具有與該基板的平面表面實質上垂直之c軸。
  8. 如申請專利範圍第1至4項之任一項所述的製造半導體裝置之方法，其中該熱處理的溫度為在其會釋放包括在該結晶氧化物半導體膜中之氫的溫度。
TW100132102A 2010-09-13 2011-09-06 半導體裝置之製造方法 TWI538057B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010204971 2010-09-13

Publications (2)

Publication Number Publication Date
TW201227833A TW201227833A (en) 2012-07-01
TWI538057B true TWI538057B (zh) 2016-06-11

Family

ID=45807109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132102A TWI538057B (zh) 2010-09-13 2011-09-06 半導體裝置之製造方法

Country Status (6)

Country Link
US (3) US8871565B2 (zh)
JP (8) JP6005347B2 (zh)
KR (1) KR101808200B1 (zh)
CN (1) CN103155121B (zh)
TW (1) TWI538057B (zh)
WO (1) WO2012036104A1 (zh)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960820B2 (en) 2008-12-23 2018-05-01 Keyssa, Inc. Contactless data transfer systems and methods
US9191263B2 (en) 2008-12-23 2015-11-17 Keyssa, Inc. Contactless replacement for cabled standards-based interfaces
US9954579B2 (en) 2008-12-23 2018-04-24 Keyssa, Inc. Smart connectors and associated communications links
US9474099B2 (en) 2008-12-23 2016-10-18 Keyssa, Inc. Smart connectors and associated communications links
US8554136B2 (en) 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
US9219956B2 (en) 2008-12-23 2015-12-22 Keyssa, Inc. Contactless audio adapter, and methods
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20130101036A (ko) * 2010-09-27 2013-09-12 후지필름 가부시키가이샤 광전 변환 소자의 제조 방법, 고체 촬상 소자, 촬상 장치
WO2012129426A2 (en) 2011-03-24 2012-09-27 Waveconnex, Inc. Integrated circuit with electromagnetic communication
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9614590B2 (en) 2011-05-12 2017-04-04 Keyssa, Inc. Scalable high-bandwidth connectivity
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US8714459B2 (en) * 2011-05-12 2014-05-06 Waveconnex, Inc. Scalable high-bandwidth connectivity
US8811526B2 (en) 2011-05-31 2014-08-19 Keyssa, Inc. Delta modulated low power EHF communication link
TWI569031B (zh) 2011-06-15 2017-02-01 奇沙公司 使用ｅｈｆ信號的近端感測與距離量測
TWI554165B (zh) 2011-09-15 2016-10-11 奇沙公司 具有介電媒體之無線通訊
KR101995608B1 (ko) 2011-10-20 2019-10-17 키사, 아이엔씨. 저-프로파일 무선 커넥터들
TWI633766B (zh) 2011-10-21 2018-08-21 奇沙公司 用於非接觸的訊號編接的裝置和系統
EP2792031A1 (en) 2011-12-14 2014-10-22 Keyssa, Inc. Connectors providing haptic feedback
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9344201B2 (en) 2012-01-30 2016-05-17 Keyssa, Inc. Shielded EHF connector assemblies
US9559790B2 (en) 2012-01-30 2017-01-31 Keyssa, Inc. Link emission control
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
WO2013131095A2 (en) 2012-03-02 2013-09-06 Waveconnex, Inc. Systems and methods for duplex communication
EP2823587B1 (en) 2012-03-06 2019-07-31 Keyssa, Inc. System for constraining an operating parameter of an ehf communication chip
US9553353B2 (en) 2012-03-28 2017-01-24 Keyssa, Inc. Redirection of electromagnetic signals using substrate structures
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
EP2839541A1 (en) 2012-04-17 2015-02-25 Keyssa, Inc. Dielectric lens structures for interchip communication
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102295737B1 (ko) 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
KR102551443B1 (ko) 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6077382B2 (ja) * 2012-05-11 2017-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130319515A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
CN104641505B (zh) 2012-08-10 2018-06-19 凯萨股份有限公司 用于ehf通信的电介质耦合系统
TWI478033B (zh) 2012-09-07 2015-03-21 E Ink Holdings Inc 電容式觸控面板的電容結構
CN104769852B (zh) 2012-09-14 2016-09-21 凯萨股份有限公司 具有虚拟磁滞的无线连接
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR20150098645A (ko) 2012-12-17 2015-08-28 키사, 아이엔씨. 모듈식 전자장치
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9426660B2 (en) 2013-03-15 2016-08-23 Keyssa, Inc. EHF secure communication device
KR101886739B1 (ko) 2013-03-15 2018-08-09 키사, 아이엔씨. 극고주파 통신 칩
JP6163838B2 (ja) * 2013-04-05 2017-07-19 富士電機株式会社 加圧加熱接合構造及び加圧加熱接合方法
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015059842A1 (ja) * 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN104241299B (zh) * 2014-09-02 2017-02-15 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9633982B2 (en) * 2015-02-17 2017-04-25 Chun Yen Chang Method of manufacturing semiconductor device array
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US9602648B2 (en) 2015-04-30 2017-03-21 Keyssa Systems, Inc. Adapter devices for enhancing the functionality of other devices
US10049801B2 (en) 2015-10-16 2018-08-14 Keyssa Licensing, Inc. Communication module alignment
WO2017163146A1 (en) * 2016-03-22 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
TWI611463B (zh) 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
JP6472424B2 (ja) 2016-11-10 2019-02-20 矢崎総業株式会社 電線の接合方法
JP6917160B2 (ja) * 2017-02-26 2021-08-11 住友化学株式会社 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
TWI662347B (zh) * 2017-12-14 2019-06-11 友達光電股份有限公司 畫素結構
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11791420B2 (en) 2021-04-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
US11869975B2 (en) * 2021-04-19 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-film transistors and method for manufacturing the same
JP2023149085A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2023149086A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024008440A (ja) 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2024011504A (ja) 2022-07-14 2024-01-25 株式会社ジャパンディスプレイ 半導体装置
JP2024039361A (ja) 2022-09-09 2024-03-22 株式会社ジャパンディスプレイ 半導体装置
JP2024040960A (ja) 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置
JP2024048269A (ja) 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024051551A (ja) 2022-09-30 2024-04-11 株式会社ジャパンディスプレイ 半導体装置
JP2024053987A (ja) 2022-10-04 2024-04-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) * 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005166713A (ja) * 2003-11-28 2005-06-23 Sharp Corp 電界効果型トランジスタ
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI281522B (en) 2005-10-21 2007-05-21 Univ Nat Sun Yat Sen Method for preparing zinc oxide crystalline
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008108985A (ja) 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
WO2008099863A1 (ja) 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8530891B2 (en) 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090037574A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 산화아연 나노구조체의 제조방법 및 그로부터 제조된산화아연 나노구조체
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
KR20110027805A (ko) 2008-06-27 2011-03-16 이데미쓰 고산 가부시키가이샤 ＩｎＧａＯ３（ＺｎＯ） 결정상을 포함하는 산화물 반도체용 스퍼터링 타겟 및 그의 제조 방법
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5438011B2 (ja) 2008-08-27 2014-03-12 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP2010062276A (ja) * 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8445903B2 (en) 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
JP2010108986A (ja) * 2008-10-28 2010-05-13 Hitachi Chem Co Ltd ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法
TWI501401B (zh) 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010118407A (ja) 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP5185838B2 (ja) * 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101921619B1 (ko) * 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101838130B1 (ko) * 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
US20120043198A1 (en) * 2010-08-18 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method

Also Published As

Publication number Publication date
JP2022113732A (ja) 2022-08-04
JP7320108B2 (ja) 2023-08-02
JP2021108405A (ja) 2021-07-29
JP6636591B2 (ja) 2020-01-29
JP6246289B2 (ja) 2017-12-13
US20120064664A1 (en) 2012-03-15
JP2023126648A (ja) 2023-09-07
JP6882441B2 (ja) 2021-06-02
TW201227833A (en) 2012-07-01
US20150325704A1 (en) 2015-11-12
JP6005347B2 (ja) 2016-10-12
JP2019012852A (ja) 2019-01-24
KR20130135847A (ko) 2013-12-11
US20150024544A1 (en) 2015-01-22
JP2016219843A (ja) 2016-12-22
US10586869B2 (en) 2020-03-10
JP2018061047A (ja) 2018-04-12
KR101808200B1 (ko) 2017-12-12
JP7083938B2 (ja) 2022-06-13
JP6422557B2 (ja) 2018-11-14
US9105668B2 (en) 2015-08-11
JP2020065065A (ja) 2020-04-23
JP2012084860A (ja) 2012-04-26
CN103155121A (zh) 2013-06-12
US8871565B2 (en) 2014-10-28
CN103155121B (zh) 2016-03-16
WO2012036104A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP7320108B2 (ja) 半導体装置
US20210159345A1 (en) Oxide semiconductor film and semiconductor device
TWI582856B (zh) 半導體裝置及其製造方法
TWI834109B (zh) 半導體裝置