CN102956660B - 固态成像器件和电子设备 - Google Patents

Abstract

提供固态成像器件及其电子设备。该固态成像器件包括：多个光电转换单元；浮置扩散单元，其由多个光电转换单元共享并且将在多个光电转换单元的每一个中生成的电荷转换成电压信号；多个转移单元，其分别提供在多个光电转换单元中并且将在多个光电转换单元中生成的电荷转移到浮置扩散单元；第一晶体管组，其电连接到浮置扩散单元，并且包括以第一布局结构布置的栅极和源极/漏极；以及第二晶体管组，其电连接到浮置扩散单元，包括以与第一布局结构对称的第二布局结构布置的栅极和源极/漏极，并且提供在与第一晶体管组分开的区域中。

Description

固态成像器件和电子设备

技术领域

本公开涉及固态成像器件和包括固态成像器件的电子设备。

背景技术

迄今为止，作为固态成像器件，近年来已经在各种应用中使用互补金属氧化物半导体（CMOS）图像传感器,其通过金属氧化物半导体（MOS）晶体管读取存储在光电二极管（光电转换元件）中的信号电荷。一般来说，CMOS图像传感器具有在其上形成光电地转换入射光的光电二极管的衬底以及形成在衬底上的布线层。目前，作为CMOS图像传感器，已经广泛使用了从衬底的布线层侧上的表面用光照射的前照式CMOS图像传感器。而且，近年来，为了改善光电二极管的灵敏度，也已经提出了从与衬底的布线层侧相对的侧上的表面（反面）用光照射的背照式CMOS图像传感器。

在背照式CMOS图像传感器中，依据依据其结构特征，与前照式CMOS图像传感器相比，显著改善了提供在像素单元中的例如导线、晶体管等的布局的自由程度。具体地说，从衬底的布线层侧用光照射前照式CMOS图像传感器。从而，在像素单元的例如导线、晶体管等中出现诸如入射光的反射、吸收、折射、光屏蔽之类的现象。为此，在前照式CMOS图像传感器中，可能降低光电二极管的灵敏度或者灵敏度差异可能出现在像素之间。因此，在前照式CMOS图像传感器中，为了解决这样的问题，需要在像素单元中设计布局以便在光电二极管上尽可能不布置布线。

另一方面，由于从衬底的反面用光照射背照式CMOS图像传感器，所以背照式CMOS图像传感器不容易在像素单元的例如导线、晶体管等中受到入射光的反射、吸收、折射等的影响。除此而外，由于从衬底的反面用光照射背照式CMOS图像传感器，所以可以在光电二极管上布置像素单元的布线。因此，在背照式CMOS图像传感器中，与前照式CMOS图像传感器相比，增大了布局的自由程度。

迄今为止，在CMOS图像传感器中，当像素大小变成更精细时，时常采用共享像素的技术以便最大化光电二极管数字孔径。在这种像素共享技术中，通过在多个像素之中共享晶体管以便最小化像素单元中除了光电二极管之外的元件的占用面积，确保光电二极管的面积。通过使用这种像素共享技术，可以改善光电二极管的诸如信号饱和量和灵敏度之类的特性。

因此，迄今为止，在应用像素共享技术的CMOS图像传感器中，已经提出了各种像素单元布局（例如，参见日本待审查专利申请公开第2010-147965、2010-212288、2007-115994和2011-049446号）。

日本待审查专利申请公开第2010-147965号描述了共享四个像素的前照式CMOS图像传感器。在日本待审查专利申请公开第2010-147965号中，以二维方式重复布置在像素的垂直布置方向和水平布置方向（这以后，分别称为垂直方向和水平方向）上以2×2布置的四个光电二极管形成的光接收区域。然后，布置在预定第一光接收区域中的一个对角方向上的两个像素，与布置于在垂直方向上邻近于第一光接收区域的一侧的第二光接收区域的一个对角方向上的两个像素，组成一个共享单元。

而且，在日本待审查专利申请公开第2010-147965号的CMOS图像传感器中，在垂直方向上，在第一光接收区域与第二光接收区域之间，布置四个像素共享的重置晶体管和接触孔。然后，在四个像素中共享的放大晶体管和选择晶体管被布置在第一光接收区域与邻近在与第一光接收区域的第二光接收区域侧相对的侧上的光接收区域之间。

日本待审查专利申请公开第2010-212288号描述了共享在列方向上邻近的多个像素的前照式CMOS图像传感器。然后，在日本待审查专利申请公开第2010-212288号的CMOS图像传感器，在共享的多个像素之中的预定像素的光电二极管的一个对角方向上布置重置晶体管，而放大晶体管和选择晶体管布置在另一侧。

日本待审查专利申请公开第2007-115994号描述了以二维方式重复布置在垂直方向上和在水平方向上以2×2布置的四个光电二极管形成的光接收区域的背照式CMOS图像传感器。然后，布置在预定第一光接收区域中的一个对角方向上的两个像素，与布置于在垂直方向上邻近于第一光接收区域的一侧的第二光接收区域的一个对角方向上的两个像素，组成一个共享单元。而且，在日本待审查专利申请公开第2007-115994号的CMOS图像传感器中，由四个像素共享的重置晶体管、放大晶体管和选择晶体管布置在第一光接收区域与第二光接收区域之间。

日本待审查专利申请公开第2011-049446号描述了共享八个像素的背照式CMOS图像传感器。在日本待审查专利申请公开第2011-049446号的CMOS图像传感器中，在垂直方向上和在水平方向上以2×2布置四个光电二极管的第一光接收单元与具有类似于第一光接收单元的结构的结构的第二光接收单元，组成一个共享单元。然后，第二光接收单元布置成在垂直方向上邻近于第一光接收单元的一侧。而且，在日本待审查专利申请公开第2011-049446号的CMOS图像传感器中，由八个像素共享的放大晶体管布置在第一光接收单元与第二光接收单元之间，而重置晶体管布置在第一光接收单元和与在第一光接收单元的第二光接收单元侧相对的侧上的光接收单元之间。

发明内容

在上述方式下，迄今为止，在CMOS图像传感器中，已经提出了各种像素布局技术。然而，如果使得像素大小更精细到这样的程度，以致于是例如1μm或更小，则即使使用如上所述这样的像素共享技术，例如也在晶体管等的布局上招致限制。

具体地，当像素大小变成更精细时，进行设计以便光电二极管的数字孔径变成最大。从而，晶体管的占用面积需要相应地进一步缩小（最小化）。在这种情况下，例如，依赖于像素大小和晶体管的布局，存在共享像素的多个光电二极管之中出现例如灵敏度（输出）的特性差异的可能性。

已经作出本公开来解决上述问题。期望提供例如像素大小变成更进一步精细也能够抑制多个光电二极管之中的例如灵敏度的特性差异的固态成像器件，以及包括固态成像器件的电子设备。

根据本公开的固态成像器件包括多个光电转换单元、浮置扩散单元、多个转移单元、第一晶体管组和第二晶体管组。每一个单元的功能和结构形成如下。浮置扩散单元在多个光电转换单元之中共享并且将由多个光电转换单元的每一个生成的电荷转换成电压信号。为多个相应光电转换单元提供的多个转移单元将由多个光电转换单元生成的电荷转移到浮置扩散单元。第一晶体管组电连接到浮置扩散单元，并且具有以第一布局结构布置的栅极和源极/漏极。第二晶体管组电连接到浮置扩散单元，具有以与第一布局结构对称的第二布局结构布置的栅极和源极/漏极，并且提供在不同于第一晶体管组的区域的区域中。

在该说明书中称为“与第一布局结构对称的第二布局结构”的含义如下。其指它们两个的布局结构，关于在形成第一晶体管组和第二晶体管组的平面内穿过两个晶体管组之间的中心并且在与两个晶体管组之间的布置方向直角相交的方向上延伸的直线相互对称。

而且，术语“布局结构”的含义不仅包括晶体管的栅极和/或源极/漏极的布局图案的含义，还包括栅极和/或源极/漏极的大小（面积）的含义。也就是说，在本说明书中，在栅极和源极/漏极中的至少一个的布局图案和/或大小（面积）在第一晶体管组与第二晶体管组之间相同的情况下，它们两个的布局结构是对称的。

而且，像在本说明书中使用的短语“布局结构是对称的”除了指布局结构在第一晶体管组与第二晶体管组之间相同之外，还指布局结构基本上相同（“基本上对称”）。更具体地，像在本说明书中使用的术语“对称的”包括布局结构在可以抑制诸如多个光电转换单元之中的例如灵敏度之类的特性差异的范围内相互有点不同的情况。可以抑制特性差异的范围的示例包括灵敏度差异接近0.1%或更小的范围。

而且，像在本说明书中使用的术语“栅极”不仅包括晶体管的栅极而且包括虚栅极（虚电极）。而且，像在本说明书中使用的术语“源极/漏极”不仅包括每一个晶体管的源极区域或漏极区域而且包括在相互邻近的晶体管之间共享的源极区域或漏极区域。除此而外，术语“源极/漏极”包括在两个相互邻近的晶体管之间共享的区域，其中该区域对于一个晶体管充当源极而对于另一个晶体管充当漏极。

而且，本公开的电子设备包括本公开的上述固态成像器件，以及对固态成像器件的输出信号进行预定处理的信号处理电路。

在上述方式下，在本公开的固态成像器件中，在多个光电转换单元之中共享的各种晶体管划分成至少两个晶体管组来布置。然后，第一晶体管组内的栅极和源极/漏极的第一布局结构与第二晶体管组内的栅极和源极/漏极的第二布局结构对称地形成。

在本公开中，第一晶体管组的栅极和源极/漏极的布局结构与第二晶体管组的栅极和源极/漏极的布局结构对称地形成。结果，根据本公开，可以抑制诸如在多个光电转换单元之中的例如灵敏度之类的特性差异。

附图说明

图1是根据第一实施例的固态成像器件的示意框图；

图2是4-晶体管型固态成像器件中的单元像素的等效电路图；

图3是在4-晶体管型固态成像器件中共享像素的情况下的共享像素单元部分的等效电路图；

图4是在根据第一实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图5是改进1的共享像素单元部分的示意布局平面图；

图6是改进2的共享像素单元部分的示意布局平面图；

图7是改进3的共享像素单元部分的示意布局平面图；

图8是改进4的共享像素单元部分的示意布局平面图；

图9是根据第二实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图10是根据第三实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图11是3-晶体管型固态成像器件中的单元像素的等效电路图；

图12是在像素在3-晶体管型固态成像器件中共享的情况下的共享像素单元部分的等效电路图；

图13是根据第四实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图14是根据第五实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图15是根据第六实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图16是根据第七实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图17是根据第七实施例的固态成像器件中的共享像素单元部分的等效电路图；

图18是根据第七实施例的固态成像器件中的像素阵列单元的示意布局平面图；

图19是根据第八实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图20是根据第八实施例的固态成像器件中的共享像素单元部分的等效电路图；

图21是根据第九实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图22是根据第九实施例的固态成像器件中的共享像素单元部分的等效电路图；

图23是根据第十实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图24是根据第十实施例的固态成像器件中的共享像素单元部分的等效电路图；

图25是根据第十一实施例的固态成像器件中的共享像素单元部分的示意布局平面图；

图26是根据第十二实施例的电子设备的示意框图；以及

图27是在对于第二晶体管组仅仅使用重置晶体管的情况下的像素阵列单元的示意布局平面图。

具体实施方式

以下将参考附图按照下列顺序描述根据本公开的实施例的固态成像器件和电子设备的示例。然而，本公开不限于下述示例。

1．第一实施例：4-晶体管型固态成像器件（8-像素共享）

2．第一实施例的各种改进

3．第二实施例：4-晶体管型固态成像器件（4-像素共享）

4．第三实施例：4-晶体管型固态成像器件（2-像素共享）

5．第四实施例：3-晶体管型固态成像器件（8-像素共享）

6．第五实施例：3-晶体管型固态成像器件（4-像素共享）

7．第六实施例：3-晶体管型固态成像器件（2-像素共享）

8．第七实施例：4-晶体管型固态成像器件（8-像素共享）

9．第八实施例：4-晶体管型固态成像器件（8-像素共享）

10．第九实施例：3-晶体管型固态成像器件（8-像素共享）

11．第十实施例：3-晶体管型固态成像器件（8-像素共享）

12．第十一实施例：4-晶体管型固态成像器件（4-像素共享）

13．第十二实施例：电子设备。

1．第一实施例

首先，在描述根据第一实施例的固态成像器件的结构示例之前，更具体地描述可能当像素大小形成得更精细到如此程度以致于是例如1μm或更小时出现的问题。上述伴随更精细的像素大小的问题可能在像素共享技术应用到具有高布局自由程度的背照式CMOS图像传感器的情况下出现。

在像素共享技术应用到背照式CMOS图像传感器的情况下，像已经例如在日本待审查专利申请公开第2011-049446中提出的那样，存在将共享的各种MOS晶体管划分成两个晶体管组并且每一个晶体管组形成在不同区域中的情况。在这种情况下，例如,依赖于像素大小、MOS晶体管的大小和数量以及布局技术的条件，存在两个晶体管组中栅极和/或源极/漏极的占用面积相互不同的情况。也就是说，存在两个晶体管组在共享像素单元内的布局结构相互不对称的情况。在这种情况下，存在共享像素单元内的多个光电二极管之中出现输出差异（灵敏度差异）的可能性。关于这种原因，例如，考虑下列理由（1）和/或（2）。

（1）在从反面进入的光之中，穿过附近的、例如由MOS晶体管的多晶硅形成的栅极的光由例如栅极和Si之间的界面（interface）、栅极的侧壁等反射和/或吸收。因此，输出在对其在其周围布置MOS晶体管的栅极的光电二极管与对其不布置MOS晶体管的栅极的光电二极管之间不同，并在它们之间出现输出差异。

（2）通过光电转换在光电二极管接近MOS晶体管的源极和/或漏极的区域生成的电子容易用与光电二极管的电位相比相当深的电位移动到源极和/或漏极。在这种情况下，在对其在其周围布置了MOS晶体管的源极和/或漏极的光电二极管中，难以检测到电子，并且输出降低。因此，输出在其周围布置了MOS晶体管的源极和/或漏极的光电二极管与没有布置MOS晶体管的源极和/或漏极的光电二极管之间不同，并且在它们之间出现输出差异。

在前照式CMOS图像传感器中，由于在光电二极管的入射光侧上提供布线层，所以入射光的反射和/或吸收主要出现在布线层中。而且，在前照式CMOS图像传感器中，一般来说，布线层屏蔽源极和/或漏极的区域。从而，在多个光电二极管之中由于（2）的因素引起的输出差异（灵敏度差异）问题很少出现。也就是说，在前照式CMOS图像传感器中，由两个晶体管组之间的布局结构的不对称性导致的问题很少出现。然而，同样在前照式CMOS图像传感器中，由两个晶体管组之间的布局结构的不对称性导致的问题可以依赖于在光电二极管的入射光侧上提供的布线层的布局而出现。

因此，在下述各种实施例中，下面将描述能够抑制由两个晶体管组之间的布局结构的不对称性导致的问题（多个光电二极管之中的灵敏度差异）的出现的固态成像器件的结构示例。

固态成像器件的整体结构

将参考附图具体地描述根据第一实施例的固态成像器件的整体结构。在本实施例中，通过使用4-晶体管型背照式CMOS图像传感器作为示例来描述固态成像器件。

图1是根据第一实施例的CMOS图像传感器的示意框结构。CMOS图像传感器100包括像素阵列单元101、垂直驱动单元102、列处理单元103、水平驱动单元104和系统控制单元105。像素阵列单元101、垂直驱动单元102、列处理单元103、水平驱动单元104和系统控制单元105形成在未示出在图1中的一个半导体衬底（芯片）上。

除此而外，CMOS图像传感器100包括信号处理单元108和数据贮存单元109。信号处理单元108和数据贮存单元109可以由提供在不同于CMOS图像传感器100的衬底的衬底上的、使用软件进行处理的数字信号处理器（DSP）或外部信号处理单元构成。信号处理单元108和数据贮存单元109可以安装在与在其上形成例如像素阵列单元101的半导体衬底相同的半导体衬底上。

像素阵列单元101包括以矩阵形式二维地布置的多个单元像素（这以后，简称为像素）。而且，每一个像素提供有光电转换元件（本实施例中的光电二极管），该光电转换元件生成与入射光量对应的电荷量的光电荷（这以后，简称为电荷）并存储在里边。在本实施例中，由于该架构以共享多个像素的这种方式形成，所以以矩阵形式二维地布置每一个都由共享的多个像素形成的共享单元部分（这以后，称为共享像素单元部分），并且形成像素阵列单元101。

像素阵列单元101进一步包括对于以矩阵形式二维地布置的每一行共享像素单元部分、沿着行方向（在图1中的右左方向）形成的像素驱动线106，以及对于每一列、沿着列方向（在图1中的上下方向）形成的垂直信号线107。每一条像素驱动线106连接到对应的共享像素单元部分，而每一条垂直信号线107连接到对应的共享像素单元部分。

而且，像素驱动线106的一端连接到与像素驱动线106对应的、垂直驱动单元102的行的输出端，而垂直信号线107的一端连接到与垂直信号线107对应的列处理单元103的列的输入端。在图1中，为了简化描述，每一行的像素驱动线106使用一条信号线指示。像在后面将描述的那样，通常，为每一行提供驱动形成像素的多个晶体管的多条信号线。

垂直驱动单元102例如由诸如移位寄存器和地址译码器之类的电路元件组成。垂直驱动单元102输出各种驱动信号到像素阵列单元101的每一个像素（共享像素单元部分）以便驱动每一个像素，并且从每一个像素读取信号。

列处理单元103对于像素阵列单元101的每一列共享像素单元部分，对通过垂直信号线107从所选行的共享像素单元部分内的某个像素输出的像素信号进行预定信号处理并临时存储该信号处理之后的像素信号。

具体地，列处理单元103至少进行降噪处理，诸如例如相关双采样（CDS）处理，作为信号处理。作为列处理单元103中的CDS处理的结果，例如，可以消除重置噪声以及由放大晶体管的阈值差异导致的、像素特有的固定图案噪声。除了上述降噪功能之外，例如，还可以在列处理单元103中提供模拟-数字（AD）转换功能，以便输出数字信号。

水平驱动单元104例如由诸如移位寄存器和地址译码器之类的电路元件组成，并且选择性地顺序扫描为每一列的列处理单元103提供的单元电路（未示出）。作为水平驱动单元104的选择性扫描的结果，在列处理单元103的每一个单元电路中已经对其进行了信号处理的像素信号被输出到信号处理单元108。

系统控制单元105例如由生成CMOS图像传感器100的各种操作的定时信号的定时发生器组成。系统控制单元105生成的各种定时信号供应到垂直驱动单元102、列处理单元103和水平驱动单元104，并且每一个单元由按照这些定时信号的控制驱动。

信号处理单元108对从列处理单元103输出的像素信号进行各种信号处理，例如，加法处理。而且，数据贮存单元109临时存储在信号处理单元108中进行预定信号处理需要的数据。

共享像素单元部分的结构

将描述本实施例的像素阵列单元101中的共享像素单元部分的结构。在那之前，为了比较的目的，将描述在4-晶体管型CMOS图像传感器中不使用像素共享技术的情况下每一个像素的结构。图2图示在不使用像素共享技术的情况下的像素的等效电路。

像素10通常包括一个光电二极管11（光电转换元件）、由为光电二极管11提供的MOS晶体管形成的各种有源元件以及浮置扩散区域16（称为FD区域16）。在图2中所示的示例中，像素10包括转移晶体管12、放大晶体管13、重置晶体管14和选择晶体管15，作为各种有源元件。这里，示出由其载流子极性（carrier polarity）是N型的MOS晶体管形成各种晶体管的示例。

而且，在图2中所示的示例中，对于一个像素10在行方向（在图2中，在右左方向）上提供三条信号导线（像素驱动线106），即，转移导线17、重置导线18和选择线19，而在列方向（在图2中，在上下方向）上提供垂直信号线107。虽然未示出在图2中，但像素10提供有要用作像素边界部分上的光屏蔽膜和黑电平检测像素的二维布线。

光电二极管11将入射光转换（光电转换）成与光入射光量对应的量的电荷（这里为电子）。光电二极管11的阳极接地。

转移晶体管12提供在光电二极管11的阴极与FD区域16之间。转移晶体管12当高电平信号通过转移导线17从垂直驱动单元102输入到栅极时导通，并将已经由光电二极管11光电转换了的电荷（电子）转移到FD区域16。转移到FD区域16的电荷在FD区域16中被转换成电压（电位）。

放大晶体管13的栅极连接到FD区域16。而且，放大晶体管13的漏极连接到电源电压Vdd的供应端，而放大晶体管13的源极通过选择晶体管15连接到垂直信号线107。放大晶体管13放大FD区域16的电位（电压信号），并输出已放大信号到选择晶体管15，作为光贮存信号（像素信号）。

重置晶体管14提供在电源电压Vdd的供应端与FD区域16之间。重置晶体管14当高电平信号从垂直驱动单元102通过重置导线18输入到其栅极时导通，并且FD区域16的电位重置到电源电压Vdd。

选择晶体管15提供在放大晶体管13与垂直信号线107之间。选择晶体管15当高电平信号从垂直驱动单元102通过选择线19输入到其栅极时导通，并且将放大晶体管13放大了的电压信号输出到垂直信号线107。也就是说，在4-晶体管型CMOS图像传感器100中，像素的选择与非选择之间的切换由选择晶体管15控制。每一个像素输出到垂直信号线107的电压信号转移到列处理单元103。

接下来，将描述在像素共享技术用于4-晶体管型CMOS图像传感器的情况下的共享像素单元部分的结构。图3图示像素阵列单元101内的共享像素单元部分的等效电路。图3图示一个共享像素单元部分110共享八个像素的示例。而且，在图3中所示的共享像素单元部分110中，用相同的附图标记标示与图2中所示的像素10的组件相同的组件。

共享像素单元部分110包括八个光电二极管（第一光电二极管111至第八光电二极管118）。而且，共享像素单元部分110包括八个转移晶体管（第一转移晶体管121至第八转移晶体管128），其以分别对应于第一光电二极管111至第八光电二极管118的方式提供。除此而外，共享像素单元部分110包括在八个像素之中共享的放大晶体管13、重置晶体管14、选择晶体管15和FD区域16。

放大晶体管13、重置晶体管14、选择晶体管15和FD区域16以与参考图10所述的像素10对应的那些相同的方式构成，并且具有相同的功能。而且，第一光电二极管111至第八光电二极管118可以以与参考图2所述的光电二极管11相同的方式构成。每一个光电二极管的阳极接地，而每一个光电二极管的阴极连接到转移晶体管的源极。

第一转移晶体管121至第八转移晶体管128可以以与参考图2所述的转移晶体管12相同的方式构成。第一转移晶体管121至第八转移晶体管128连接到八个对应的转移导线17a至17h。除此而外，每一个转移晶体管提供在对应的光电二极管与FD区域16之间，并且每一个转移晶体管的漏极连接到FD区域16。也就是说，在像在本实施例中那样共享八个像素的情况下，每一个都由转移晶体管和与其对应的光电二极管形成的八个电路提供在共享像素单元部分110中，并且该八个电路并联连接在FD区域16与地之间。

共享像素单元部分的布局

（1）整体共享像素单元部分的布局

图4图示本实施例的CMOS图像传感器100（固态成像器件）中的共享像素单元部分110的布局结构的示意平面图。在图4中所示的共享像素单元部分110的布局结构中，与图3中所示的共享像素单元部分110的等效电路内的组件对应的组件用相同的附图标记标示。

共享像素单元部分110包括第一光接收单元21和第二光接收单元22。第一光接收单元21和第二光接收单元22布置在共享像素单元部分110内的垂直方向（在图4中的Y方向）上。像在后面将描述的那样，在本实施例中，被八个像素共享的FD区域16（浮置扩散单元）分开提供在相应光接收单元（第一FD区域16a和第二FD区域16b）中。

而且，共享像素单元部分110包括第一晶体管组31和第二晶体管组32。也就是说，在本实施例中，在八个像素之中共享的各种晶体管分开布置在两个晶体管组中。在本实施例中，放大晶体管13和选择晶体管15布置在第一晶体管组31中，而重置晶体管14布置在第二晶体管组32。

而且，如在图4中所示，第一晶体管组31布置在第一光接收单元21与第二光接收单元22之间。第二晶体管组32布置在第二光接收单元22的周围区域中与第二光接收单元22的第一晶体管组31的布置侧相对的一侧上的区域中。

在本实施例中，每一个晶体管组形成为沿着水平方向（在图4中的X方向）从光接收单元的一个端部的邻域上的位置延伸到另一个端部的邻域上的位置。在本实施例中，晶体管组布置成在水平方向上第一晶体管组31的两端处的位置基本上变成在第二晶体管组32的两端处的相同位置。

除此而外，共享像素单元部分110包括第一阱触点23a和第二阱触点23b。虽然未示出在图4中，但第一光接收单元21、第二光接收单元22、第一晶体管组31和第二晶体管组32形成在Si衬底中形成的预定阱区域中。在本实施例中，电连接阱区域和内部布线的阱触点分开提供在两个部分中。具体地，在本实施例中，分别为第一光接收单元21和第二光接收单元22提供第一阱触点23a和第二阱触点23b。

在第一光接收单元21的周围区域中，第一阱触点23a布置在第一光接收单元21的水平方向（图4中的X方向）上的一侧（图4中的左侧）上的区域中，并且布置在与第一FD区域16a相对的位置（第一光接收单元21的中心）上。而且，在第二光接收单元22的周围区域中，第二阱触点23b布置在第二光接收单元22的水平方向上的一侧上的区域中，并且布置在与第二FD区域16b相对的位置（第二光接收单元22的中心）上。然而，每一个阱触点的布置位置不限于图4中所示的示例。例如，在对应的光接收单元的周围区域中，每一个阱触点可以布置在光接收单元的水平方向（图4中的X方向）上的另一侧（图4中的右侧）的位置处，并且可以布置在与FD区域相对的位置（对应的光接收单元的中心）上。

而且，共享像素单元部分110内的上述每一个单元使用各种触点和内部布线（未示出）电连接，以便满足图3中所示的等效电路中的每一个单元的连接关系。在本实施例中，以矩阵形式二维地布置图4中所示的布局结构的共享像素单元部分110，从而形成像素阵列单元101。

（2）共享像素单元部分的每一个单元的布局

将参考图4描述共享像素单元部分110内的每一个单元的布局结构。

第一光接收单元21包括在垂直方向（图4中的Y方向）上和在水平方向（图4中的X方向）上以2×2布置的第一光电二极管111至第四光电二极管114（光电转换单元），以及第一转移晶体管121至第四转移晶体管124（转移单元）。而且，第一光接收单元21包括在像素中共享的第一FD区域16a。在图4中，为了简化描述，仅仅示出第一转移晶体管121至第四转移晶体管124的相应栅极（第一转移栅极121a至第四转移栅极124a）。

在本实施例中，如在图4中所示，第一FD区域16a布置在以2×2布置的第一光电二极管111至第四光电二极管114的形成区域的中心，即，在第一光接收单元21的中心。第一转移栅极121a至第四转移栅极124a布置在第一FD区域16a与第一光电二极管111至第四光电二极管114之间。在此时，第一转移栅极121a至第四转移栅极124a以分别直接连接到第一光电二极管111至第四光电二极管114的方式布置。

第二光接收单元22包括在垂直方向上和在水平方向上以2×2布置的第五光电二极管115至第八光电二极管118（光电转换单元），以及第五转移晶体管125至第八转移晶体管128（转移单元）。而且，第二光接收单元22包括在四个像素之中共享的第二FD区域16b。在图4中，为了简化描述，示出第五转移晶体管125至第八转移晶体管128的相应栅极（第五转移栅极125a至第八转移栅极128a）。

在本实施例中，如在图4中所示，第二FD区域16b布置在以2×2布置的第五光电二极管115至第八光电二极管118的形成区域的中心，即，在第二光接收单元22的中心。第二FD区域16b通过触点和内部布线（未示出）电连接到第一FD区域16a。而且，第五转移栅极125a至第八转移栅极128a分别布置在第二FD区域16b与第五光电二极管115至第八光电二极管118之间。在此时，第五转移栅极125a至第八转移栅极128a以分别直接连接到第五光电二极管115至第八光电二极管118的方式布置。也就是说，形成第二光接收单元22的每一个单元的布置与第一光接收单元21的每一个单元的布置相同。

第一晶体管组31包括放大晶体管13的栅极13a（这以后，称为放大栅极）、选择晶体管15的栅极15a（这以后，称为选择栅极）和第一源极/漏极31a至第三源极/漏极31c。在本实施例中，沿着水平方向（图4中的X方向），依次布置第一源极/漏极31a、放大栅极13a、第二源极/漏极31b、选择栅极15a和第三源极/漏极31c。在此时，每一个栅极和每一个源极/漏极布置成第三源极/漏极31c定位于水平方向上的第一阱触点23a侧上。

在第一晶体管组31中，第一源极/漏极31a、放大栅极13a和第二源极/漏极31b组成放大晶体管13。第一源极/漏极31a和第二源极/漏极31b分别充当放大晶体管13的漏极和源极。而且，在第一晶体管组31中，第二源极/漏极31b、选择栅极15a和第三源极/漏极31c组成选择晶体管15。第二源极/漏极31b和第三源极/漏极31c分别充当选择晶体管15的漏极和源极。也就是说，在第一晶体管组31中，第二源极/漏极31b共享为放大晶体管13的源极和选择晶体管15的漏极。

而且，在本实施例的CMOS图像传感器100中，为了获得更满意的特性，最好进一步增大放大栅极13a的面积。因此，放大栅极13a的面积增大到大于如在图4中所示的选择栅极15a的面积。具体地，延长在放大栅极13a的水平方向（X方向）上的延伸长度到大于选择栅极15a的延伸长度。

第二晶体管组32由两个重置晶体管14组成，并且该两个重置晶体管14沿着水平方向（图4中的X方向）布置。也就是说，在本实施例的CMOS图像传感器100中，在共享像素单元部分110中，添加一个重置晶体管14。

在这种情况下，需要确保用于在第二晶体管组32的形成区域中添加一个重置晶体管的区域。然而，在本实施例中，如在图4中所示，阱触点布置在光接收单元的形成区域的周围、在光接收单元的水平方向（X方向）上的一侧（左侧）中的位置处，而不布置在晶体管的周围。因此，在本实施例的共享像素单元部分110的布局结构中，可以有效地确保用于在第二晶体管组32的形成区域中添加一个重置晶体管的区域。

而且，第二晶体管组32包括第一重置晶体管的栅极14a（这以后，称为第一重置栅极）以及第二重置晶体管的栅极14b（这以后，称为第二重置栅极）。除此而外，第二晶体管组32包括第四源极/漏极32a至第六源极/漏极32c。

然后，在本实施例中，沿着水平方向（图4中的X方向），依次布置第四源极/漏极32a、第一重置栅极14a、第五源极/漏极32b、第二重置栅极14b和第六源极/漏极32c。在此时，布置每一个栅极和每一个源极/漏极，以便将第六源极/漏极32c定位于水平方向上的第二阱触点23b侧上。而且，在此时，第一重置栅极14a和第二重置栅极14b分别布置在与放大栅极13a和选择栅极15a基本上相对的位置处，在其间具有第二光接收单元22。

在第二晶体管组32中，第四源极/漏极32a、第一重置栅极14a和第五源极/漏极32b组成第一重置晶体管。而且，在第二晶体管组32中，第五源极/漏极32b、第二重置栅极14b和第六源极/漏极32c组成第二重置晶体管。

在本实施例中，两个重置晶体管并联连接在电源电压Vdd与FD区域16之间。因此，在第二晶体管组32中，将第五源极/漏极32b共享为该两个重置晶体管的源极或漏极。在第五源极/漏极32b用作两个重置晶体管的源极的情况下，第四源极/漏极32a和第六源极/漏极32c充当漏极。相反，在第五源极/漏极32b用作该两个重置晶体管的漏极的情况下，第四源极/漏极32a和第六源极/漏极32c充当源极。

在本实施例中，使得第一重置栅极14a的面积等于第二重置栅极14b的面积。在本实施例中，使得每一个重置栅极的面积小于放大栅极13a的面积。然而，在此时，每一个栅极和源极/漏极的面积和形状设置成放大栅极13a的面积和选择栅极15a的面积的总和基本上变成与第一重置栅极14a的面积和第二重置栅极14b的面积的总和相同。也就是说，每一个栅极和源极/漏极的面积和形状设置成第一晶体管组31中的栅极和源极/漏极的占用面积分别基本上变成与第二晶体管组32的栅极和源极/漏极的占用面积相同。

在以上述方式构成每一个晶体管组的情况下，第一晶体管组31的布局结构（第一布局结构：栅极和源极/漏极的图案和大小）变成与第二晶体管组32的布局结构（第二布局结构）基本上对称。更详细地，如在图4中所示，两个晶体管组的布局结构变成关于在穿过第一晶体管组31和第二晶体管组32之间的中心并且与两个晶体管组之间的布置方向（Y方向）直角相交的方向（X方向）上延伸的直线L1基本上相互对称。

因此，在本实施例的CMOS图像传感器100中，可以解决由于第一晶体管组31与第二晶体管组32之间的布局结构的不对称性引起的问题。具体地，可以使得在共享的多个光电二极管之中各种晶体管的栅极和/或各种源极/漏极对每一个光电二极管的输出（灵敏度）的影响是一致的。结果，在本实施例的第一晶体管组31和第二晶体管组32的布局结构中，可以抑制在共享像素单元部分110中的八个光电二极管之中的诸如灵敏度（输出）之类的特性差异。

作为改善第一晶体管的布局结构组和第二晶体管组的布局结构的对称性的技术，例如，除了本实施例的技术之外，还可以考虑按照小大小的晶体管组缩小大大小的晶体管组的技术。然而，在这种技术中，在需要使得像素精细的情况下，出现诸如晶体管特性变成不令人满意或处理变困难之类的问题。在本实施例中，正相反，在具有小占用面积（大小）的栅极和源极/漏极的晶体管组中，添加晶体管来增大占用面积，并且使得产生的占用面积基本上等于大大小的晶体管组的占用面积。因此，在本实施例中，可以解决在缩小技术中出现的问题。

而且，像在本实施例中那样，即使改善了两个晶体管组之间的布局结构的对称性，在使得连接到每一个晶体管组的内部布线的布局不对称（例如，使得内部布线的间隔不一致）的情况下，也存在布线间电容出现差异的可能性。特别地，当关于转移栅极存在布线间电容差异时，存在共享像素单元部分内的多个光电二极管之中出现饱和信号量差异的可能性。因此，在本实施例中，最好连接到每一个晶体管组的内部布线的布局是对称的（例如，使得内部布线的间隔一致）。

在本实施例中，已经描述了在第二晶体管组32中提供的两个重置晶体管充当晶体管的示例。然而，本公开不限于此。例如，可以使得一个重置晶体管不起晶体管的作用（充当晶体管）。在此时，作为使得不起晶体管的作用的技术，例如可以使用将触点、导线等不连接到重置晶体管的技术（不电连接的技术）、不供应驱动信号到栅极的技术等。而且，作为使得一个重置晶体管不起晶体管的作用的技术，可以使用施加某个恒定电压到栅极以便引起重置晶体管恒定地置于OFF状态的技术。

而且，在该实施例中，已经描述了第一晶体管组31提供有放大晶体管13和选择晶体管15而第二晶体管组32提供有重置晶体管14的示例。然而，本公开不限于此。可以按要求设置要提供在每一个晶体管组中的晶体管的类型（功能）的指定。例如，第一晶体管组31可以提供有放大晶体管13和重置晶体管14，而第二晶体管组32可以提供有选择晶体管15。然而，在仅仅布置一种类型的晶体管的晶体管组中，类似于图4，添加相同类型的一个晶体管，以便两个晶体管组的布局结构变成基本上相互对称。

2．第一实施例的各种改进

根据本公开的共享像素单元部分的布局结构不限于第一实施例（图4）中描述的结构示例，各种改进都被考虑。这里，将描述第一实施例的共享像素单元部分110的布局结构的各种改进。

改进1

在第一实施例中，已经描述了添加共享的三个晶体管之中的一种晶体管（重置晶体管）的示例。然而，本公开不限于此。在多种晶体管中，可以添加两种或更多种晶体管。在改进1中，作为该结构的示例，将描述添加共享的放大晶体管13、重置晶体管14和选择晶体管15每一个的示例（添加总共三个晶体管的示例）。

图5图示改进1的CMOS图像传感器中的共享像素单元部分的布局结构的示意平面图。在图5中所示的改进1的共享像素单元部分120中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件相同的组件。

共享像素单元部分120是共享八个像素的共享像素单元部分，并且由第一光接收单元21、第二光接收单元22、第一阱触点23a、第二阱触点23b、第一晶体管组33和第二晶体管组34组成。

从图5与图4的比较清楚，该示例的共享像素单元部分120准备成使得第一实施例的共享像素单元部分110中的第一晶体管组和第二晶体管组的结构改变。该示例中除了第一晶体管组33和第二晶体管组34之外的结构与第一实施例对应的结构相同。因此，这里，仅仅描述第一晶体管组33和第二晶体管组34的结构。

如在图5中所示，第一晶体管组33布置在第一光接收单元21与第二光接收单元22之间。而且，第二晶体管组34布置在与第二光接收单元22的周围区域中的第二光接收单元22的第一晶体管组33的布置侧相对的侧上的区域中。

同样，在该示例中，类似于第一实施例，每一个晶体管组形成为沿着水平方向（图5中的X方向）从光接收单元的一端的邻域中的位置延伸到另一端部。而且，在此时，在该示例中，每一个晶体管组布置成使得水平方向上的第一晶体管组33的两端上的位置分别基本上变成与第二晶体管组34的两端上的位置相同。

如在图5中所示，第一晶体管组33包括第一放大晶体管的第一放大栅极13c、第一重置晶体管的第一重置栅极14c和第一选择晶体管的第一选择栅极15c。而且，第一晶体管组33包括第一源极/漏极33a至第四源极/漏极33d。沿着水平方向（X方向）依次布置第一源极/漏极33a、第一重置栅极14c、第二源极/漏极33b、第一放大栅极13c、第三源极/漏极33c、第一选择栅极15c和第四源极/漏极33d。在此时，每一个栅极和每一个源极/漏极布置成布置成第四源极/漏极33d定位于水平方向（X方向）上的第一阱触点23a侧上。

而且，在该示例中，如在图5中所示，类似于第一实施例，第一放大栅极13c的面积增大到大于第一重置栅极14c和第一选择栅极15c的面积。具体地，第一放大栅极13c的水平方向（X方向）上的延伸长度延长成大于第一重置栅极14c和第一选择栅极15c的延伸长度。除此而外，在该示例中，在水平方向（X方向）上，将第一重置栅极14c和第一选择栅极15c布置在关于第一放大栅极13c基本上对称的位置处。

在该示例的第一晶体管组33中，第一源极/漏极33a、第一重置栅极14c和第二源极/漏极33b组成第一重置晶体管。第一源极/漏极33a和第二源极/漏极33b分别充当第一重置晶体管的源极和漏极。

而且，在第一晶体管组33中，第二源极/漏极33b、第一放大栅极13c和第三源极/漏极33c组成第一放大晶体管。第二源极/漏极33b和第三源极/漏极33c分别充当第一放大晶体管的漏极和源极。也就是说，在第一晶体管组33中，第二源极/漏极33b共享为第一重置晶体管的漏极和放大晶体管的漏极。在这种情况下，第二源极/漏极33b连接到电源电压Vdd的供应端。

除此而外，在第一晶体管组33中，第三源极/漏极33c、第一选择栅极15c和第四源极/漏极33d组成第一选择晶体管。第三源极/漏极33c和第四源极/漏极33d分别充当第一选择晶体管的漏极和源极。也就是说，在第一晶体管组33中，第三源极/漏极33c共享为第一放大晶体管的源极和第一选择晶体管的漏极。

如在图5中所示，第二晶体管组34包括第二放大晶体管的第二放大栅极13d，第二重置晶体管的第二重置栅极14d和第第二选择晶体管的二选择栅极15d。而且，第二晶体管组34包括第五源极/漏极34a至第八源极/漏极34d。沿着水平方向（X方向）依次布置第五源极/漏极34a、第二重置栅极14d、第六源极/漏极34b、第二放大栅极13d、第七源极/漏极34c、第二选择栅极15d和第八源极/漏极34d。在此时，每一个栅极和每一个源极/漏极布置成第八源极/漏极34d定位于水平方向（X方向）上的第二阱触点23b侧上。

在该示例中，第二晶体管组34的第二放大栅极13d、第二重置栅极14d和第二选择栅极15d以与第一晶体管组33的第一放大栅极13c、第一重置栅极14c和第一选择栅极15c相同的方式构成。而且，在该示例中，第二晶体管组34的第五源极/漏极34a至第八源极/漏极34d以与第一晶体管组33的第一源极/漏极33a至第四源极/漏极33d相同的方式构成。也就是说，在该示例中，第二晶体管组34的各种栅极和各种源极/漏极的布局图案和大小（面积）变成与第一晶体管组33的那些相同。

在该示例的共享像素单元部分120中，为了获得图3中所示的等效电路，使用触点和内部布线（未示出）将第一晶体管组33中的各种栅极和各种源极/漏极电连接到第二晶体管组34中的那些。在此时，第一晶体管组33中的第一放大晶体管和第二晶体管组34中的第二放大晶体管通过触点和内部布线（未示出）相互并联连接。而且，第一晶体管组33中的第一重置晶体管和第二晶体管组34中的第二重置晶体管通过触点和内部布线（未示出）相互并联连接。除此而外，第一晶体管组33中的第一选择晶体管和第二晶体管组34中的第二选择晶体管通过触点和内部布线（未示出）相互并联连接。

在以上述方式构成每一个晶体管组的情况下，同样，在该示例中，第一晶体管组33的布局结构变成与共享像素单元部分120中的第二晶体管组34的布局结构对称。在该示例中，不仅第一晶体管组33的各种栅极和各种源极/漏极的大小（占用面积），而且其布局图案，也与第二晶体管组34的相同。因此，同样，在该示例的CMOS图像传感器中，可以解决由于第一晶体管组33与第二晶体管组34之间的布局结构的不对称性而出现的问题，因此而获得与第一实施例相同的有益效果。

同样，在该示例中，可以使得具有相同功能的两个晶体管之一不起晶体管的作用。

而且，在该示例中，已经描述了第一晶体管组33的第二源极/漏极33b和第二晶体管组34的第六源极/漏极34b连接到电源电压Vdd的供应端并且在放大晶体管13与重置晶体管14之间共享的示例。然而，本公开不限于此。在第二源极/漏极33b和第六源极/漏极34b不在放大晶体管13与重置晶体管14之间共享的情况下，这些源极/漏极可以划分成两个部分。在这种情况下，已经划分成两个部分的源极/漏极之中放大栅极侧上的源极/漏极可以用作放大晶体管13的漏极，而重置栅极侧上的源极/漏极可以用作重置晶体管14的源极。

改进2

在上述方式下，作为由于两个晶体管组之间的布局结构的不对称性而出现的问题的因素，考虑两个因素，即，栅极的影响和源极/漏极的影响。在第一实施例中，可以使得由于这两个因素引起的影响在多个光电二极管之中一致。本公开不限于此。可以使得由于这两个因素之一引起的影响在多个光电二极管之中一致。在改进2中，将描述使得栅极对光电二极管的输出特性（灵敏度特性）的影响在多个光电二极管之中一致的结构示例。

图6图示改进2的CMOS图像传感器中的共享像素单元部分的布局结构的示意平面图。在图6中所示的改进2的共享像素单元部分130中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件相同的组件。

共享像素单元部分130是共享八个像素的共享像素单元部分，并且由第一光接收单元21、第二光接收单元22、第一阱触点23a、第二阱触点23b、第一晶体管组31和第二晶体管组35组成。

从图6与图4的比较清楚，该示例的共享像素单元部分130准备成使得第一实施例的共享像素单元部分110中的第二晶体管组的结构改变。该示例中除了第二晶体管组35之外的结构与第一实施例对应的结构相同。因此，这里，仅仅描述第二晶体管组35的结构。

如在图6中所示，第二晶体管组35布置在与第二光接收单元22的周围区域中的第二光接收单元22的第一晶体管组31的布置侧相对的侧上的区域中。而且，第二晶体管组35包括重置晶体管14的重置栅极14e、虚栅极35a、第四源极/漏极35b和第五源极/漏极35c。

在该示例中，如在图6中所示，沿着水平方向（X方向）依次布置第四源极/漏极35b、重置栅极14e、第五源极/漏极35c和虚栅极35a。在此时，每一个栅极和每一个源极/漏极布置成虚栅极35a在水平方向上与第五源极/漏极35c分开预定距离布置并定位于第二阱触点23b侧。而且，在此时，重置栅极14e和虚栅极35a分别布置在与第一晶体管组31的放大栅极13a和选择栅极15a基本上相对的位置处，在其间具有第二光接收单元22。

在第二晶体管组35中，第四源极/漏极35b、重置栅极14e和第五源极/漏极35c组成重置晶体管14。第四源极/漏极35b充当重置晶体管14的源极和漏极中的一个，而第五源极/漏极35c充当重置晶体管14的源极和漏极中的另一个。

而且，在该示例的共享像素单元部分130中，为了获得图3所示的等效电路，第一晶体管组31中的各种栅极和各种源极/漏极以及第二晶体管组35的那些使用触点和内部布线（未示出）相互电连接。然而，在该示例中，内部布线不连接到虚栅极35a，并且达到电浮置状态（floating state）。

然后，在该示例中，使得虚栅极35a的面积与重置栅极14e的面积近似。除此而外，在该示例中，虚栅极35a和重置栅极14e的面积和形状设置成第一晶体管组31中的各种栅极的面积的总和基本上变成与第二晶体管组35中的各种栅极的面积的总和相同。

在以上述方式构成每一个晶体管组的情况下，第一晶体管组31中的栅极的占用面积变成与第二晶体管组35中的栅极的占用面积基本上对称。也就是说，同样，在该示例中，在共享像素单元部分130中，第一晶体管组31的布局结构变成与第二晶体管组35的布局结构基本上对称。

在这种情况下，可以使得当用光照射栅极的邻域时出现在栅极中的光的吸收和/或反射对光电二极管的输出特性的影响，在多个光电二极管之中一致。因此，同样，在该示例的CMOS图像传感器中，可以解决由于在第一晶体管组31与第二晶体管组35之间的布局结构的不对称性而出现的问题，并且获得与第一实施例相同的有益效果。

改进3

在改进3中，将给出使得源极/漏极对光电二极管的输出特性（灵敏度特性）的影响在多个光电二极管之中一致的结构示例的描述。

图7图示改进3的CMOS图像传感器中的共享像素单元部分的布局结构的示意平面图。在图7中所示的改进3的共享像素单元部分140中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件相同的组件。

共享像素单元部分140是共享八个像素的共享像素单元部分，并且由第一光接收单元21、第二光接收单元22、第一阱触点23a、第二阱触点23b、第一晶体管组31和第二晶体管组36组成。

从图7与图4的比较清楚，该示例的共享像素单元部分140准备成使得第一实施例的共享像素单元部分110中的第二晶体管组的结构改变。该示例中除了第二晶体管组36之外的结构与第一实施例对应的结构相同。因此，这里，仅仅描述第二晶体管组36的结构。

如在图7中所示，第二晶体管组36布置在与第二光接收单元22的周围区域中的第二光接收单元22的第一晶体管组31的布置侧相对的侧上的区域中。而且，每一个晶体管组形成为沿着水平方向（X方向）从光接收单元的一个端部的邻域中的位置延伸到另一个端部。每一个晶体管组布置成在水平方向上的第二晶体管组36的两端上的位置基本上分别变成与第一晶体管组31的两端上的位置相同。

而且，第二晶体管组36包括重置晶体管14的重置栅极14f、第四源极/漏极36a和第五源极/漏极36b。沿着水平方向（图7中的X方向）依次布置第四源极/漏极36a、重置栅极14f和第五源极/漏极36b。在此时，如在图7中所示，每一个栅极和每一个源极/漏极布置成第五源极/漏极36b定位于水平方向上的第二阱触点23b侧上。在此时，重置栅极14f布置于在垂直方向（Y方向）上与第八光电二极管118基本上相对的区域中。

在第二晶体管组36中，第四源极/漏极36a、重置栅极14f和第五源极/漏极36b组成重置晶体管14。第四源极/漏极36a充当重置晶体管14的源极和漏极中的一个，而第五源极/漏极36b充当重置晶体管14的源极和漏极中的另一个。

而且，在该示例的共享像素单元部分140中，为了获得图3中所示的等效电路，第一晶体管组31中的各种栅极和各种源极/漏极使用触点和内部布线（未示出）电连接到第二晶体管组36中的那些。

在该示例中，第五源极/漏极36b形成为沿着水平方向（图7中的X方向）从与重置栅极14f的第四源极/漏极36a侧相对的侧上的端部延伸到接近第二光接收单元22的第二阱触点23b侧上的端部的位置。也就是说，在该示例中，在垂直方向（Y方向）上，仅仅在不形成第二晶体管组36中的晶体管的、与第七光电二极管117相对的区域中形成源极/漏极。

在以上述方式构成每一个晶体管组的情况下，第一晶体管组31的源极/漏极的布局图案变成与第二晶体管组36的源极/漏极的布局图案基本上对称。也就是说，同样，在该示例中，在共享像素单元部分140中，第一晶体管组31的布局结构变成与第二晶体管组36的布局结构基本上对称。

在这种情况下，使得源极/漏极对光电二极管的输出特性（灵敏度特性）的影响在共享的多个光电二极管之中一致。因此，同样，在该示例的CMOS图像传感器中，可以解决由于在第一晶体管组31与第二晶体管组36之间的布局结构的不对称性而出现的问题，并且获得与第一实施例相同的有益效果。

改进4

在第一实施例中，已经描述了通过添加一个重置晶体管来改善第一晶体管组的布局结构和第二晶体管组的布局结构的对称性的示例。然而，本公开不限于此。第一晶体管组的布局结构和第二晶体管组的布局结构之间的对称性可以不用添加晶体管来改善。在改进4中，将描述其示例。

图8图示改进4的CMOS图像传感器中的共享像素单元部分的布局结构的示意平面图。在图8中所示的改进4的共享像素单元部分150中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件相同的组件。

共享像素单元部分150是共享八个像素的共享像素单元部分，并且由第一光接收单元21、第二光接收单元22、第一阱触点23a、第二阱触点23b、第一晶体管组37和第二晶体管组38组成。

从图8与图4的比较清楚，该示例的共享像素单元部分150准备成使得第一实施例的共享像素单元部分110中的第一晶体管组和第二晶体管组的结构改变。该示例中除了第一晶体管组37和第二晶体管组38之外的结构与第一实施例对应的结构相同。因此，这里，仅仅描述第一晶体管组37和第二晶体管组38的结构。

如在图8中所示，第一晶体管组37布置在第一光接收单元21与第二光接收单元22之间。而且，第二晶体管组38布置在与第二光接收单元22的周围区域中的第二光接收单元22的第一晶体管组37的布置侧相对的侧上的区域中。而且，每一个晶体管组形成为沿着水平方向（X方向）从光接收单元的一个端部的邻域中的位置延伸到另一个端部。每一个晶体管组布置成在水平方向上的第一晶体管组37的两端上的位置分别基本上变成与第二晶体管组38的两端上的位置相同。

而且，第一晶体管组37包括放大晶体管13的放大栅极13g、第一源极/漏极37a和第二源极/漏极37b。沿着水平方向（图8中的X方向）依次布置第一源极/漏极37a、放大栅极13g和第二源极/漏极37b布置。在此时，每一个栅极和每一个源极/漏极布置成第二源极/漏极37b定位于水平方向（图8中的X方向）上的第一阱触点23a侧上。而且，在该示例中，如在图8中所示，放大栅极13g布置在接近第一晶体管组37的形成区域的中心。

在该示例中，第一源极/漏极37a、放大栅极13g和第二源极/漏极37b组成放大晶体管13。第一源极/漏极37a和第二源极/漏极37b中的一个充当放大晶体管13的源极，而其另一个充当漏极。

第二晶体管组38包括重置晶体管14的重置栅极14g、选择晶体管15的选择栅极15g和第三源极/漏极38a至第六源极/漏极38d。沿着水平方向（图8中的X方向）依次布置第三源极/漏极38a、重置栅极14g、第四源极/漏极38b、第五源极/漏极38c、选择栅极15g和第六源极/漏极38d。

在此时，如在图8中所示，第四源极/漏极38b以与第五源极/漏极38c分开预定间隔地布置。而且，在该示例中，每一个栅极和每一个源极/漏极布置成第六源极/漏极38d定位于水平方向（X方向）上的第二阱触点23b侧上。除此而外，在该示例中，重置栅极14g和选择栅极15g布置成在纵向方向（Y方向）上分别与第八光电二极管118和第七光电二极管117基本上相对。

在第二晶体管组38中，第三源极/漏极38a、重置栅极14g和第四源极/漏极38b组成重置晶体管14。第三源极/漏极38a和第四源极/漏极38b中的一个充当重置晶体管14的源极而另一个充当其漏极。而且，在第二晶体管组38中，第五源极/漏极38c、选择栅极15g和第六源极/漏极38d组成选择晶体管15。第五源极/漏极38c和第六源极/漏极38d中的一个充当选择晶体管15的源极，而另一个充当其漏极。在该示例中，设置重置栅极14g的面积与选择栅极15g的面积近似。

在该示例中，设置放大栅极13g的面积大于第二晶体管组38内的每一个栅极（重置栅极14g、选择栅极15g）的面积。具体地，放大栅极13g在水平方向（图8中的X方向）上的延伸长度被延长成大于第二晶体管组38内的每一个栅极的延伸长度。然而，在此时，放大栅极13g的面积和形状被设置成放大栅极13g的面积变成与第二晶体管组38内的重置栅极14g的面积与选择栅极15g的面积的总和近似。

在以上述方式构成每一个晶体管组的情况下，在共享像素单元部分150中，第一晶体管组37的栅极（源极/漏极）的占用区域与第二晶体管组38中的栅极（源极/漏极）的占用区域变成基本上相互对称。也就是说，在该示例中，同样，第一晶体管组37的布局结构变成与第二晶体管组38的布局结构基本上对称。因此，同样，在该示例的CMOS图像传感器中，可以解决由于在第一晶体管组37与第二晶体管组38之间的布局结构的不对称性而引起的问题。由此获得与第一实施例相同的有益效果。

在该示例中，已经描述了第一晶体管组37提供有放大晶体管13而第二晶体管组38提供有重置晶体管14和选择晶体管15的示例。然而，本公开不限于此。可以按要求设置要提供在每一个晶体管组中的晶体管的类型（功能）的指定。例如，第一晶体管组37可以提供有选择晶体管15，而第二晶体管组38可以提供有放大晶体管13和重置晶体管14。在该示例中，已经描述了在第一晶体管组37提供一个放大晶体管13的示例。本公开不限于此，第一晶体管组37可以提供有多个放大晶体管13。

3．第二实施例

在第二实施例中，将作出单一共享像素单元部分在4-晶体管型CMOS图像传感器中共享四个像素的结构示例的描述。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

将参考图3描述在4-晶体管型CMOS图像传感器中共享四个像素的情况下的共享像素单元部分的结构。在共享四个像素的情况下，图3中用单点链线围绕的区域的等效电路是共享像素单元部分160的等效电路。

共享像素单元部分160包括四个光电二极管（第一光电二极管111至第四光电二极管114）。而且，共享像素单元部分160包括四个转移晶体管（第一转移晶体管121至第四转移晶体管124），其以分别对应于第一光电二极管111至第四光电二极管114的方式提供。除此而外，共享像素单元部分160包括在四个像素之中共享的放大晶体管13、重置晶体管14、选择晶体管15和FD区域16。

在共享像素单元部分160中，提供每一个都由转移晶体管和与其对应的光电二极管形成的四个电路，并且该四个电路并联连接在FD区域16与地之间，如在图3中所示。除了由连接到FD区域16的转移晶体管和光电二极管形成的电路的数量不同于第一实施例中的对应数量之外，本实施例具有与第一实施例相同的结构。因此，这里，将省略共享像素单元部分160的等效电路中的各种光电二极管、各种晶体管和FD区域16之中的连接关系的详细描述。

共享像素单元部分的布局

（1）整体共享像素单元部分的布局

图9图示本实施例的共享像素单元部分160的布局结构的示意平面图。在图9中所示的共享像素单元部分160的布局结构中，用相同的附图标记标示与图3中所示的共享像素单元部分160的等效电路内的组件对应的组件。

共享像素单元部分160包括第一光接收单元41、第二光接收单元42、第一阱触点23a、第二阱触点23b、第一晶体管组51和第二晶体管组52。

在本实施例中，如在图9中所示，第一光接收单元41和第二光接收单元42布置在共享像素单元部分160内的垂直方向（在Y方向上）。除此而外，第一晶体管组51布置在第一光接收单元41与第二光接收单元42之间。除此而外，第二晶体管组52布置在与第二光接收单元42的周围区域中的第二光接收单元42的第一晶体管组51的布置侧相对的侧上的区域中。

在本实施例中，每一个晶体管组形成为沿着水平方向（图9中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一个端部的邻域中的位置。在此时，在本实施例中，晶体管组布置成在水平方向上的第一晶体管组51的两端上的位置基本上是第二晶体管组52的两端上的同一位置。

除此而外，在本实施例中，第一晶体管组51提供有放大晶体管13和选择晶体管15，而第二晶体管组52提供有重置晶体管14。此外，同样在本实施例中，在每一个光接收单元（第一FD区域16a和第二FD区域16b）中分开提供由四个像素共享的FD区域16（浮置扩散单元）。

除此而外，分别为第一光接收单元41和第二光接收单元42提供第一阱触点23a和第二阱触点23b。在第一光接收单元41的周围区域中，第一阱触点23a布置在第一光接收单元41的水平方向（图9中的X方向）中的一侧（图9中的左侧）上的区域中，并且布置在与第一FD区域16a相对的位置处。而且，在第二光接收单元42的周围区域中，第二阱触点23b布置在第二光接收单元42的水平方向（图9中的X方向）中的一侧（图9中的左侧）上的区域中，并且布置在与第二FD区域16b相对的位置处。然而，每一个阱触点的布置位置不限于图9中所示的示例。例如，在对应的光接收单元的周围区域中，每一个阱触点布置在光接收单元的水平方向（图9中的X方向）中的另一侧（图9中的右侧）上的位置处，并且布置在与FD区域相对的位置处。

在本实施例的CMOS图像传感器中，如上所述，相应单元布置在共享像素单元部分160内，并且所述单元使用各种触点和内部布线（未示出）相互电连接，以使得满足图3中所示的等效电路中的所述单元之中的连接关系。

除此而外，在本实施例中，如后面所述地在第二晶体管组52中添加一个重置晶体管。然而，在本实施例中，由于如在图9中所示那样第二阱触点23b未布置在第二晶体管组52的周围，所以可以有效地确保用于在第二晶体管组52的形成区域中添加一个重置晶体管的区域。

（2）共享像素单元部分的每一个单元的布局

将参考图9描述共享像素单元部分160内的每一个单元的布局结构。

第一光接收单元41包括布置在垂直方向（图9中的Y方向）上的第一光电二极管111和第二光电二极管112（光电转换单元）以及与其对应的第一转移晶体管121和第二转移晶体管122（转移单元）。而且，第一光接收单元41包括由两个像素共享的第一FD区域16a。在图9中，为了简化描述，仅仅示出第一转移晶体管121和第二转移晶体管122的每一个栅极（第一转移栅极121a和第二转移栅极122a）。

在本实施例中，如在图9中所示，第一FD区域16a布置在第一光电二极管111和第二光电二极管112之间的相对区域中与第一阱触点23a相对的侧上的端部的邻域中。第一转移栅极121a和第二转移栅极122a布置在第一FD区域16a与第一光电二极管111和第二光电二极管112之间。在此时，第一转移栅极121a和第二转移栅极122a以分别直接连接到第一光电二极管111和第二光电二极管112的方式布置。

第二光接收单元42包括布置在垂直方向（图9中的Y方向）上的第三光电二极管113和第四光电二极管114（光电转换单元）以及与其对应的第三转移晶体管123和第四转移晶体管124（转移单元）。而且，第二光接收单元42包括由两个像素共享的第二FD区域16b。在图9中，为了简化描述，仅仅示出第三转移晶体管123和第四转移晶体管124的每一个栅极（第三转移栅极123a和第四转移栅极124a）。

在本实施例中，如在图9中所示，第二FD区域16b布置在第三光电二极管113和第四光电二极管114之间的相对区域中与第二阱触点23b相对的侧上的端部的邻域中。第三转移栅极123a和第四转移栅极124a布置在第二FD区域16b与第三光电二极管113和第四光电二极管114之间。在此时，第三转移栅极123a和第四转移栅极124a以分别直接连接到第三光电二极管113和第四光电二极管114的方式布置。也就是说，形成第二光接收单元42的每一个单元的布置与第一光接收单元41的每一个单元的布置相同。

第一晶体管组51包括放大晶体管13的放大栅极13h、选择晶体管15的选择栅极15h和第一源极/漏极51a至第三源极/漏极51c。在本实施例中，沿着水平方向（图9中的X方向），依次布置第一源极/漏极51a、放大栅极13h、第二源极/漏极51b、选择栅极15h和第三源极/漏极51c。在此时，每一个栅极和每一个源极/漏极布置成第三源极/漏极51c定位于水平方向上的第一阱触点23a侧上。

在第一晶体管组51中，第一源极/漏极51a、放大栅极13h和第二源极/漏极51b组成放大晶体管13。第一源极/漏极51a和第二源极/漏极51b分别充当放大晶体管13的漏极和源极。而且，在第一晶体管组51中，第二源极/漏极51b、选择栅极15h和第三源极/漏极51c组成选择晶体管15。第二源极/漏极51b和第三源极/漏极51c分别充当选择晶体管15的漏极和源极。也就是说，在第一晶体管组51中，第二源极/漏极51b共享为放大晶体管13的源极和选择晶体管15的漏极。

而且，在本实施例中，如在图9中所示，放大栅极13h的面积增大到大于选择栅极15h的面积。具体地，放大栅极13h在水平方向（X方向）上的延伸长度延长成大于选择栅极15h的延伸长度。

第二晶体管组52由两个重置晶体管组成，并且两个重置晶体管沿着水平方向（图9中的X方向）布置。也就是说，在本实施例中，以与第一实施例同样的方式添加一个重置晶体管。

第二晶体管组52包括第一重置晶体管的第一重置栅极14h、第二重置晶体管的第二重置栅极14i和第四源极/漏极52a至第六源极/漏极52c。在本实施例中，沿着水平方向（图9中的X方向），依次布置第四源极/漏极52a、第一重置栅极14h、第五源极/漏极52b、第二重置栅极14i和第六源极/漏极52c。在此时，每一个栅极和每一个源极/漏极布置成第六源极/漏极52c定位于水平方向上的第二阱触点23b侧上。

在第二晶体管组52中，第四源极/漏极52a、第一重置栅极14h和第五源极/漏极52b组成第一重置晶体管。而且，在第二晶体管组52中，第五源极/漏极52b、第二重置栅极14i和第六源极/漏极52c组成第二重置晶体管。

在本实施例中，两个重置晶体管并联连接在电源电压Vdd与FD区域16之间。因此，在第二晶体管组52中，第五源极/漏极52b共享为两个重置晶体管的源极或漏极。在第五源极/漏极52b用作两个重置晶体管的源极的情况下，第四源极/漏极52a和第六源极/漏极52c充当漏极。相反，在第五源极/漏极52b用作两个重置晶体管的漏极的情况下，第四源极/漏极52a和第六源极/漏极52c充当源极。

在本实施例中，使得第一重置栅极14h的面积等于第二重置栅极14i的面积。在本实施例中，使得每一个重置栅极的面积小于放大栅极13h的面积。然而，在此时，每一个栅极和源极/漏极的面积和形状设置成放大栅极13h的面积和选择栅极15h的面积的总和基本上变成与第一重置栅极14h的面积和第二重置栅极14i的面积的总和相同。也就是说，每一个栅极和源极/漏极的面积和形状设置成第一晶体管组51中栅极和源极/漏极的占用面积基本上分别变成与第二晶体管组52的栅极和源极/漏极的占用面积相同。

在以上述方式构成每一个晶体管组的情况下，第一晶体管组51的布局结构（第一布局结构：栅极和源极/漏极的图案和大小）变成与第二晶体管组52的布局结构（第二布局结构）基本上对称。更具体地，如在图9中所示，两个晶体管组的布局结构变成关于在穿过第一晶体管组51与第二晶体管组52之间的中心并且在与两个晶体管组之间的布置方向（Y方向）直角相交的方向（X方向）上延伸的直线L2基本上相互对称。

因此，在本实施例中，可以解决由于第一晶体管组51与第二晶体管组52之间的布局结构的不对称性引起的问题，并且由此达到与第一实施例相同的效果。

同样在本实施例中，可以使得在第二晶体管组52中提供的两个重置晶体管之一不起晶体管的作用。除此而外，同样在本实施例中，可以按要求设置要提供在每一个晶体管组中的晶体管的类型（功能）的指定。然而，在仅仅布置一种晶体管的晶体管组中，类似于图9，添加一个相同类型的晶体管，以便两个晶体管组的布局结构变成基本上相互对称。

除此而外，共享像素单元部分160的布局结构不限于图9所示的示例。例如，上述改进示例1至4中描述的每一个晶体管组的布局结构（图5至图8）都可以应用到本实施例的共享像素单元部分160的每一个晶体管组的布局结构中。

4．第三实施例

在第三实施例中，将作出单一共享像素单元部分在4-晶体管型CMOS图像传感器中共享两个像素的结构示例的描述。除此而外，根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

将参考图3描述在4-晶体管型CMOS图像传感器中共享两个像素的情况下的共享像素单元部分的结构。在共享两个像素的情况下，图3中用点线围绕的区域的等效电路是共享像素单元部分170的等效电路。

共享像素单元部分170包括两个光电二极管（第一光电二极管111和第二光电二极管112）。而且，共享像素单元部分170包括两个转移晶体管（第一转移晶体管121和第二转移晶体管122），其以分别对应于第一光电二极管111和第二光电二极管112的方式提供。除此而外，共享像素单元部分170包括在两个像素之中共享的放大晶体管13、重置晶体管14、选择晶体管15和FD区域16。

在共享像素单元部分170中，如在图3中所示，提供每一个都由转移晶体管和与其对应的光电二极管形成的两个电路，并且该两个电路并联连接在FD区域16与地之间。除了由连接到FD区域16的转移晶体管和光电二极管形成的电路的数量不同于第一实施例中的对应数量之外，本实施例具有与第一实施例相同的结构。因此，这里，将省略共享像素单元部分170的等效电路中的各种光电二极管、各种晶体管和FD区域16之中的连接关系的详细描述。

共享像素单元部分的布局

（1）整体共享像素单元部分的布局

图10图示本实施例的共享像素单元部分170的布局结构的示意平面图。在图10中所示的共享像素单元部分170的布局结构中，用相同的附图标记标示与图3中所示的共享像素单元部分170的等效电路内的组件对应的组件。

共享像素单元部分170包括光接收单元60、阱触点23、第一晶体管组61和第二晶体管组62。也就是说，在本实施例的共享像素单元部分170内提供单一阱触点23和单一光接收单元60。

在本实施例中，在光接收单元60的水平方向（图10中的X方向）上，阱触点23布置在光接收单元60的一侧（图10中的左侧）上的周围区域中，并且每一个晶体管组布置在光接收单元60的另一侧（图10中的右侧）的周围区域中。在此时，阱触点23布置在与光接收单元60中的FD区域16相对的位置处。然而，阱触点23和每一个晶体管组的布置位置不限于图10中所示的示例，阱触点23和每一个晶体管组关于光接收单元60的布置关系可以与图10中所示的布置关系相反。

第一晶体管组61和第二晶体管组62布置成沿着光接收单元60的垂直方向（图10中的Y方向）以预定间隙相互隔开。除此而外，在此时，第一晶体管组61和第二晶体管组62分别布置在与光接收单元60的第一光电二极管111和第二光电二极管112相对的位置处。

在本实施例中，每一个晶体管组形成为沿着垂直方向（图10中的Y方向）从对应的光电二极管的一个端部的邻域中的位置延伸到另一个端部的邻域中的位置。除此而外，在本实施例中，第一晶体管组61提供有放大晶体管13和选择晶体管15，而第二晶体管组62提供有重置晶体管14。

在本实施例的CMOS图像传感器中，相应单元如上所述地布置在共享像素单元部分170内，并且所述单元使用各种触点和内部布线（未示出）相互电连接，以使得满足图3中所示的等效电路中的所述单元之中的连接关系。

除此而外，在本实施例中，如后面所述在第二晶体管组62中添加一个重置晶体管。然而，在本实施例中，由于如在图10中所示那样阱触点23未布置在第二晶体管组62的周围，所以可以有效地确保用于在第二晶体管组62的形成区域中添加一个重置晶体管的区域。

（2）共享像素单元部分的每一个单元的布局

将参考图10描述共享像素单元部分170内的每一个单元的布局结构。

光接收单元60包括布置在垂直方向（图10中的Y方向）上的第一光电二极管111和第二光电二极管112（光电转换单元）以及与其对应的第一转移晶体管121和第二转移晶体管122（转移单元）。而且，光接收单元60包括由两个像素共享的FD区域16（浮置扩散单元）。在图10中，为了简化描述，仅仅示出第一转移晶体管121和第二转移晶体管122的每一个栅极（第一转移栅极121a和第二转移栅极122a）。

在本实施例中，FD区域16布置在第一光电二极管111和第二光电二极管112之间的相对区域中与阱触点23相对的侧上的端部的邻域中。第一转移栅极121a和第二转移栅极122a布置在FD区域16与第一光电二极管111和第二光电二极管112之间。在此时，第一转移栅极121a和第二转移栅极122a以分别直接连接到第一光电二极管111和第二光电二极管112的方式布置。

第一晶体管组61包括放大晶体管13的放大栅极13j、选择晶体管15的选择栅极15j和第一源极/漏极61a至第三源极/漏极61c。在本实施例中，沿着垂直方向（图10中的Y方向），依次布置第一源极/漏极61a、放大栅极13j、第二源极/漏极61b、选择栅极15j和第三源极/漏极61c。在此时，每一个栅极和每一个源极/漏极布置成第一源极/漏极61a定位于垂直方向上的FD区域16侧上。

在第一晶体管组61中，第一源极/漏极61a、放大栅极13j和第二源极/漏极61b组成放大晶体管13。第一源极/漏极61a和第二源极/漏极61b分别充当放大晶体管13的漏极和源极。而且，在第一晶体管组61中，第二源极/漏极61b、选择栅极15j和第三源极/漏极61c组成选择晶体管15。然后，第二源极/漏极61b和第三源极/漏极61c分别充当选择晶体管15的漏极和源极。也就是说，在第一晶体管组61中，第二源极/漏极61b用作放大晶体管13的源极和选择晶体管15的漏极。

而且，在本实施例中，如在图10中所示，放大栅极13j的面积增大到大于选择栅极15j的面积。具体地，放大栅极13j在垂直方向（Y方向）上的延伸长度延长成大于选择栅极15j的延伸长度。

第二晶体管组62由两个重置晶体管组成，并且沿着垂直方向（图10中的Y方向）布置该两个重置晶体管。也就是说，在本实施例中，以与第一实施例同样的方式添加一个重置晶体管。

第二晶体管组62包括第一重置晶体管的第一重置栅极14j、第二重置晶体管的第二重置栅极14k和第四源极/漏极62a至第六源极/漏极62c。在本实施例中，沿着垂直方向（图10中的Y方向），依次布置第四源极/漏极62a、第一重置栅极14j、第五源极/漏极62b、第二重置栅极14k和第六源极/漏极62c。在此时，每一个栅极和每一个源极/漏极布置成第六源极/漏极62c定位于垂直方向上的FD区域16侧上。

在第二晶体管组62中，第四源极/漏极62a、第一重置栅极14j和第五源极/漏极62b组成第一重置晶体管。而且，在第二晶体管组62中，第五源极/漏极62b、第二重置栅极14k和第六源极/漏极62c组成第二重置晶体管。

在本实施例中，两个重置晶体管并联连接在电源电压Vdd与FD区域16之间。因此，在第二晶体管组62中，第五源极/漏极62b共享为两个重置晶体管的源极或漏极。在第五源极/漏极62b用作两个重置晶体管的源极的情况下，第四源极/漏极62a和第六源极/漏极62c充当漏极。相反，在第五源极/漏极62b用作两个重置晶体管的漏极的情况下，第四源极/漏极62a和第六源极/漏极62c充当源极。

在本实施例中，使得第一重置栅极14j的面积等于第二重置栅极14k的面积。在本实施例中，使得每一个重置栅极的面积小于放大栅极13j的面积。然而，在此时，每一个栅极和源极/漏极的面积和形状设置成放大栅极13j的面积和选择栅极15j的面积的总和基本上变成与第一重置栅极14j的面积和第二重置栅极14k的面积的总和相同。也就是说，每一个栅极和源极/漏极的面积和形状设置成第一晶体管组61中栅极和源极/漏极的占用面积基本上分别变成与第二晶体管组62的栅极和源极/漏极的占用面积相同。

在以上述方式构成每一个晶体管组的情况下，第一晶体管组61的布局结构（第一布局结构：栅极和源极/漏极的图案和大小）变成与第二晶体管组62的布局结构（第二布局结构）基本上对称。更具体地，如在图10中所示，两个晶体管组的布局结构变成关于在穿过第一晶体管组61与第二晶体管组62之间的中心并且在与两个晶体管组之间的布置方向（Y方向）直角相交的方向（X方向）上延伸的直线L3基本上相互对称。

因此，在本实施例中，可以解决由于第一晶体管组61与第二晶体管组62之间的布局结构的不对称性引起的问题，并且由此达到与第一实施例相同的效果。

同样在本实施例中，可以使得在第二晶体管组62中提供的两个重置晶体管之一不起晶体管的作用。除此而外，同样在本实施例中，可以按要求设置要提供在每一个晶体管组中的晶体管的类型（功能）的指定。然而，在仅仅布置一种晶体管的晶体管组中，类似于图10，添加一个相同类型的晶体管，以便两个晶体管组的布局结构变成基本上相互对称。

除此而外，共享像素单元部分170的布局结构不限于图10所示的示例。例如，上述改进示例1至4中描述的每一个晶体管组的布局结构（图5至图8）可以应用到本实施例的共享像素单元部分170的每一个晶体管组的布局结构中。

5．第四实施例

在第一至第三实施例中，虽然已经描述了4-晶体管型背照式CMOS图像传感器的结构示例，但在第四实施例中，将描述3-晶体管型背照式CMOS图像传感器的结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

首先，在描述本实施例的共享像素单元部分的结构之前，为了比较的目的，将描述在3-晶体管型CMOS图像传感器中不使用像素共享技术的情况下每一个像素的结构。图11图示在不使用像素共享技术的情况下像素的等效电路。在图11中所示的像素80的等效电路中，用相同的附图标记标示与图2中所示的4-晶体管型CMOS图像传感器的像素10的等效电路中的组件相同的组件。

在3-晶体管型CMOS图像传感器中，像素80包括光电二极管11、转移晶体管12、放大晶体管13、重置晶体管14和FD区域16。从图11与图2之间的比较清楚，3-晶体管型CMOS图像传感器的像素80具有省略了在图2中所示的4-晶体管型CMOS图像传感器的像素10中的选择晶体管15的结构。

在像素80中，除了省略了的选择晶体管15之外的结构与4-晶体管型CMOS图像传感器的像素10的结构相同。除此而外，光电二极管11、FD区域16和各种晶体管具有与4-晶体管型CMOS图像传感器的像素10中的对应元件相同的结构。在3-晶体管型CMOS图像传感器中，按照FD区域16的电位进行像素80的选择与非选择之间的判别。

接下来，将描述在3-晶体管型CMOS图像传感器中使用像素共享技术的情况下共享像素单元部分的结构。图12图示3-晶体管型CMOS图像传感器中的共享像素单元部分的等效电路。图12图示一个共享像素单元部分200共享八个像素的示例。而且，在图12所示的共享像素单元部分200中，用相同的附图标记标示与图11中所示的像素80的组件相同的组件。

共享像素单元部分200包括八个光电二极管（第一光电二极管111至第八光电二极管118）。而且，共享像素单元部分200包括八个转移晶体管（第一转移晶体管121至第八转移晶体管128），其以分别对应于第一光电二极管111至第八光电二极管118的方式提供。除此而外，共享像素单元部分200包括在八个像素之中共享的放大晶体管13、重置晶体管14和FD区域16。

从图12与图3之间的比较清楚，3-晶体管型CMOS图像传感器的共享像素单元部分200具有省略在图3中所示的4-晶体管型CMOS图像传感器的共享像素单元部分110中的选择晶体管15的结构。在共享像素单元部分200中，除了省略了的选择晶体管15之外的结构与4-晶体管型CMOS图像传感器的共享像素单元部分110的结构相同。因此，这里，将省略共享像素单元部分200的等效电路中的各种光电二极管、各种晶体管和FD区域16之中的连接关系的详细描述。

共享像素单元部分的布局

（1）整体共享像素单元部分的布局

图13图示本实施例的共享像素单元部分200的布局结构的示意平面图。在图13中所示的共享像素单元部分200的布局结构中，用相同的附图标记标示与图12中所示的共享像素单元部分200的等效电路内的组件对应的组件。除此而外，在图13中所示的共享像素单元部分200的布局结构中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分200的组件相同的组件。

共享像素单元部分200包括第一光接收单元21、第二光接收单元22、第一阱触点23a、第二阱触点23b、第一晶体管组71和第二晶体管组32。

从图13与图4之间的比较清楚，第一光接收单元21、第二光接收单元22、第一阱触点23a和第二阱触点23b的结构与第一实施例的对应单元的结构相同。因此，这里，将省略每一个单元的布局结构的描述。

由于本实施例的CMOS图像传感器是3-晶体管型CMOS图像传感器，所以在共享像素单元部分200中不提供在第一实施例中提供的选择晶体管。因此，在本实施例中，放大晶体管13布置在第一晶体管组71中，而重置晶体管14提供在第二晶体管组32中。

如在图13中所示，第一晶体管组71以与第一实施例同样的方式布置在第一光接收单元21与第二光接收单元22之间。除此而外，第二晶体管组32布置在与第二光接收单元22的周围区域中第二光接收单元22的第一晶体管组71的布置侧相对的侧上的区域中。

在本实施例中，以与第一实施例同样的方式，每一个晶体管组形成为沿着水平方向（图13中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一端部的邻域中的位置。在此时，在本实施例中，晶体管组布置成水平方向上的第一晶体管组71的两端处的位置基本上变成第二晶体管组32的两端处的同一位置。

在本实施例的CMOS图像传感器中，相应单元如上所述地布置在共享像素单元部分200内，并且所述单元使用各种触点和内部布线（未示出）相互电连接，以使得满足图12中所示的等效电路中的所述单元之中的连接关系。

（2）共享像素单元部分的每一个单元的布局

将参考图13描述共享像素单元部分200内的每一个单元的布局结构。

第二晶体管组32具有与第一实施例的结构相同的结构并且由两个重置晶体管组成。也就是说，在本实施例中，以与第一实施例同样的方式添加一个重置晶体管。沿着水平方向（图13中的X方向）布置两个重置晶体管。

第一晶体管组71由单一放大晶体管13组成，并且包括放大晶体管13的放大栅极13m、第一源极/漏极71a和第二源极/漏极71b。在本实施例中，沿着水平方向（图13中的X方向），依次布置第一源极/漏极71a、放大栅极13m和第二源极/漏极71b。在此时，每一个栅极和每一个源极/漏极布置成第二源极/漏极71b定位于水平方向上的第一阱触点23a侧上。除此而外，在此时，放大栅极13m基本上布置在第一晶体管组71的形成区域的中心。

在第一晶体管组71中，第一源极/漏极71a、放大栅极13m和第二源极/漏极71b组成放大晶体管13。在第一晶体管组71中，第一源极/漏极71a和第二源极/漏极71b之一充当放大晶体管13的源极，而其另一个充当漏极。

在本实施例中，放大栅极13m的面积设置成大于第二晶体管组32内的每一个重置栅极的面积。具体地，放大栅极13m在水平方向（图13中的X方向）上的延伸长度延长成大于每一个重置栅极的延伸长度。然而，在此时，放大栅极13m的面积和形状设置成使得放大栅极13m的面积变成接近与第二晶体管组32内的第一重置栅极14a的面积和第二重置栅极14b的面积的总和相同。换句话说，每一个栅极和源极/漏极的面积和形状设置成使得第一晶体管组71中的栅极和源极/漏极的占用面积基本上分别变成与第二晶体管组32的栅极和源极/漏极的占用面积相同。

在以上述方式构成每一个晶体管组的情况下，同样在本实施例中，第一晶体管组71的布局结构（第一布局结构：栅极和源极/漏极的图案和大小）以与第一实施例同样的方式变成与第二晶体管组32的布局结构（第二布局结构）基本上对称。因此，在本实施例中，可以解决由于第一晶体管组71与第二晶体管组32之间的布局结构的不对称性引起的问题，并且由此达到与第一实施例相同的效果。

同样在本实施例中，可以使得在第二晶体管组32中提供的两个重置晶体管之一不起晶体管的作用。除此而外，共享像素单元部分200的布局结构不限于图13所示的示例。例如，上述改进示例1至3中描述的每一个晶体管组的布局结构（图5至图7）可以应用到本实施例的共享像素单元部分200的每一个晶体管组的布局结构中。除此而外，虽然在本实施例中已经描述了在第一晶体管组71中提供单一放大晶体管13的示例，但本公开不限于此，并且可以在第一晶体管组71中提供多个放大晶体管13。

6．第五实施例

在第五实施例，将描述在3-晶体管型CMOS图像传感器中，单一共享像素单元部分共享四个像素的结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

将参考图12描述在3-晶体管型CMOS图像传感器中共享四个像素的情况下共享像素单元部分的结构。在共享四个像素的情况下，在图12中用单一点链线围绕的区域的等效电路是共享像素单元部分220的等效电路。

共享像素单元部分220包括四个光电二极管（第一光电二极管111至第四光电二极管114）。而且，共享像素单元部分220包括四个转移晶体管（第一转移晶体管121至第四转移晶体管124），其以分别对应于第一光电二极管111和第四光电二极管114的方式提供。除此而外，共享像素单元部分220包括在四个像素之中共享的放大晶体管13、重置晶体管14和FD区域16。

在共享像素单元部分220中，如在图12中所示，提供每一个都由转移晶体管和与其对应的光电二极管形成的四个电路，并且该四个电路并联连接在FD区域16与地之间。除了由连接到FD区域16的转移晶体管和光电二极管形成的电路的数量不同于第四实施例中的对应数量之外，本实施例具有与第四实施例相同的结构。因此，这里，将省略共享像素单元部分220的等效电路中的各种光电二极管、各种晶体管和FD区域16之中的连接关系的详细描述。

共享像素单元部分的布局

（1）整体共享像素单元部分的布局

图14图示本实施例的共享像素单元部分220的布局结构的示意平面图。在图14中所示的共享像素单元部分220的布局结构中，用相同的附图标记标示与图12中所示的共享像素单元部分220的等效电路内的组件对应的组件。除此而外，在图14中所示的共享像素单元部分220的布局结构中，用相同的附图标记标示与图9中所示的第二实施例的共享像素单元部分160的组件相同的组件。

共享像素单元部分220包括第一光接收单元41、第二光接收单元42、第一阱触点23a、第二阱触点23b、第一晶体管组72和第二晶体管组52。

从图14与图9之间的比较清楚，第一光接收单元41、第二光接收单元42、第一阱触点23a和第二阱触点23b的结构与第二实施例的对应单元的结构相同。因此，这里，将省略每一个单元的结构的描述。除此而外，在本实施例中，放大晶体管13布置在第一晶体管组72中，而重置晶体管14提供在第二晶体管组52中。

如在图14中所示，第一晶体管组72以与第二实施例同样的方式布置在第一光接收单元41与第二光接收单元42之间。除此而外，第二晶体管组52布置在与第二光接收单元42的周围区域中第二光接收单元42的第一晶体管组72的布置侧相对的侧上的区域中。

在本实施例中，每一个晶体管组以与第二实施例同样的方式形成为沿着水平方向（图14中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一端部的邻域中的位置。在此时，在本实施例中，晶体管组布置成水平方向上的第一晶体管组72的两端处的位置基本上变成第二晶体管组52的两端处的同一位置。

在本实施例的CMOS图像传感器中，相应单元如上所述地布置在共享像素单元部分220内，并且所述单元使用各种触点和内部布线（未示出）相互电连接，以使得满足图12中所示的等效电路中的所述单元之中的连接关系。

（2）共享像素单元部分的每一个单元的布局

将参考图14描述共享像素单元部分220内的每一个单元的布局结构。

第二晶体管组52具有与第二实施例的结构相同的结构并且由两个重置晶体管组成。也就是说，在本实施例中，以与第二实施例同样的方式添加一个重置晶体管。沿着水平方向（图14中的X方向）布置两个重置晶体管。

第一晶体管组72包括单一放大晶体管13，并且包括放大晶体管13的放大栅极13n、第一源极/漏极72a和第二源极/漏极72b。在本实施例中，沿着水平方向（图14中的X方向），依次布置第一源极/漏极72a、放大栅极13n和第二源极/漏极72b。在此时，每一个栅极和每一个源极/漏极布置成第二源极/漏极72b定位于水平方向上的第一阱触点23a侧上。除此而外，在此时，放大栅极13n基本上布置在第一晶体管组72的形成区域的中心。

在第一晶体管组72中，第一源极/漏极72a、放大栅极13n和第二源极/漏极72b组成放大晶体管13。在第一晶体管组72中，第一源极/漏极72a和第二源极/漏极72b之一充当放大晶体管13的源极而其另一个充当漏极。

在本实施例中，放大栅极13n的面积设置成大于第二晶体管组52内的每一个重置栅极的面积。具体地，放大栅极13n在水平方向（图14中的X方向）上的延伸长度延长成大于每一个重置栅极的延伸长度。然而，在此时，放大栅极13n的面积和形状设置成使得放大栅极13n的面积变成接近与第二晶体管组52内的第一重置栅极14h的面积和第二重置栅极14i的面积的总和相同。换句话说，每一个栅极和源极/漏极的面积和形状设置成使得第一晶体管组72中的栅极和源极/漏极的占用面积基本上分别变成与第二晶体管组52的栅极和源极/漏极的占用面积相同。

在以上述方式构成每一个晶体管组的情况下，同样在本实施例中，第一晶体管组72的布局结构（第一布局结构：栅极和源极/漏极的图案和大小）变成与第二晶体管组52的布局结构（第二布局结构）基本上对称。因此，在本实施例中，可以解决由于第一晶体管组72与第二晶体管组52之间的布局结构的不对称性引起的问题，并且由此可以达到与第一实施例相同的效果。

同样在本实施例中，可以使得在第二晶体管组52中提供的两个重置晶体管之一不起晶体管的作用。除此而外，共享像素单元部分220的布局结构不限于图14所示的示例。例如，上述改进示例1至3中描述的每一个晶体管组的布局结构（图5至图7）可以应用到本实施例的共享像素单元部分220的每一个晶体管组的布局结构中。除此而外，虽然在本实施例中已经描述了在第一晶体管组72中提供单一放大晶体管13的示例，但本公开不限于此，并且可以在第一晶体管组72中提供多个放大晶体管13。

7．第六实施例

在第六实施例中，将描述在3-晶体管型CMOS图像传感器中，单一共享像素单元部分共享两个像素的结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

将参考图12描述在3-晶体管型CMOS图像传感器中共享两个像素的情况下共享像素单元部分的结构。在共享两个像素的情况下，在图12中用点线围绕的区域的等效电路是共享像素单元部分230的等效电路。

共享像素单元部分230包括两个光电二极管（第一光电二极管111和第二光电二极管112）。而且，共享像素单元部分230包括两个转移晶体管（第一转移晶体管121和第二转移晶体管122），其以分别对应于第一光电二极管111和第二光电二极管112的方式提供。除此而外，共享像素单元部分230包括在两个像素之中共享的放大晶体管13、重置晶体管14和FD区域16。

在共享像素单元部分230中，如在图12中所示，提供每一个都由转移晶体管和与其对应的光电二极管形成的两个电路，并且该两个电路并联连接在FD区域16与地之间。除了由连接到FD区域16的转移晶体管和光电二极管形成的电路的数量不同于第四实施例中的对应数量之外，本实施例具有与第四实施例相同的结构。因此，这里，将省略共享像素单元部分230的等效电路中的各种光电二极管、各种晶体管和FD区域16之中的连接关系的详细描述。

共享像素单元部分的布局

（1）整体共享像素单元部分的布局

图15图示本实施例的共享像素单元部分230的布局结构的示意平面图。在图15中所示的共享像素单元部分230的布局结构中，用相同的附图标记标示与图12中所示的共享像素单元部分230的等效电路内的组件对应的组件。除此而外，在图15中所示的共享像素单元部分230的布局结构中，用相同的附图标记标示与图10中所示的第三实施例的共享像素单元部分170的组件相同的组件。

共享像素单元部分230包括光接收单元60、阱触点23、第一晶体管组73和第二晶体管组62。

从图15与图10之间的比较清楚，光接收单元60和阱触点23的结构与第三实施例的对应单元的结构相同。因此，这里，将省略每一个单元的结构的描述。除此而外，在本实施例中，放大晶体管13布置在第一晶体管组73中，而重置晶体管14提供在第二晶体管组62中。

第一晶体管组73和第二晶体管组62布置在与光接收单元60的阱触点23侧相对的侧上的周围区域中并且布置成沿着垂直方向（图15中的Y方向）以预定间隙相互隔开。除此而外，在此时，第一晶体管组73和第二晶体管组62分别布置在与光接收单元60的第一光电二极管111和第二光电二极管112相对的位置处。此外,每一个晶体管组形成为沿着光接收单元60的垂直方向（图15中的Y方向）从对应的光电二极管的一个端部的邻域中的位置延伸到另一个端部的邻域中的位置。

在本实施例的CMOS图像传感器中，如上所述，相应单元如上所述地布置在共享像素单元部分230内，并且所述单元使用各种触点和内部布线（未示出）相互电连接，以使得满足图12中所示的等效电路中的所述单元之中的连接关系。

（2）共享像素单元部分的每一个单元的布局

将参考图15描述共享像素单元部分230内的每一个单元的布局结构。

第二晶体管组62具有与第三实施例的结构相同的结构并且由两个重置晶体管组成。也就是说，在本实施例中，以与第三实施例同样的方式添加一个重置晶体管。沿着垂直方向（图15中的Y方向）布置两个重置晶体管。

第一晶体管组73由单一放大晶体管13组成，并且包括放大晶体管13的放大栅极13o、第一源极/漏极73a和第二源极/漏极73b。在本实施例中，沿着垂直方向（图15中的Y方向），依次布置第一源极/漏极73a、放大栅极13o和第二源极/漏极73b。在此时，每一个栅极和每一个源极/漏极布置成第一源极/漏极73a定位于垂直方向上的FD区域16侧上。除此而外，在此时，放大栅极13o基本上布置在第一晶体管组73的形成区域的中心。

在第一晶体管组73中，第一源极/漏极73a、放大栅极13o和第二源极/漏极73b组成放大晶体管13。在第一晶体管组73中，第一源极/漏极73a和第二源极/漏极73b之一充当放大晶体管13的源极，而其另一个充当漏极。

在本实施例中，放大栅极13o的面积设置成大于第二晶体管组62内的每一个重置栅极的面积。具体地，放大栅极13o在垂直方向（图15中的Y方向）上的延伸长度延长成大于每一个重置栅极的延伸长度。然而，在此时，放大栅极13o的面积和形状设置成使得放大栅极13o的面积变成接近与第二晶体管组62内的第一重置栅极14j的面积和第二重置栅极14k的面积的总和相同。换句话说，每一个栅极和源极/漏极的面积和形状设置成使得第一晶体管组73中的栅极和源极/漏极的占用面积基本上分别变成与第二晶体管组62的栅极和源极/漏极的占用面积相同。

在以上述方式构成每一个晶体管组的情况下，同样在本实施例中，第一晶体管组73的布局结构（第一布局结构：栅极和源极/漏极的图案和大小）变成与第二晶体管组62的布局结构（第二布局结构）基本上对称。因此，在本实施例中，可以解决由于第一晶体管组73与第二晶体管组62之间的布局结构的不对称性引起的问题，并且由此可以达到与第一实施例相同的效果。

同样在本实施例中，可以使得在第二晶体管组62中提供的两个重置晶体管之一不起晶体管的作用。除此而外，共享像素单元部分230的布局结构不限于图15所示的示例。例如，上述改进示例1至3中描述的每一个晶体管组的布局结构（图5至图7）可以应用到本实施例的共享像素单元部分230的每一个晶体管组的布局结构中。除此而外，虽然在本实施例中已经描述了在第一晶体管组73中提供单一放大晶体管13的示例，但本公开不限于此，并且可以在第一晶体管组73中提供多个放大晶体管13。

8．第七实施例

在第七实施例中，将描述不同于第一至第三实施例的4-晶体管型背照式CMOS图像传感器的结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

在本实施例中，共享像素单元部分具有在图3中所示的第一实施例的共享像素单元部分的结构中添加一个放大晶体管的结构，并且由此而像后面描述的那样提供两个放大晶体管。

共享像素单元部分的布局

图16图示本实施例的CMOS图像传感器（固态成像器件）中的共享像素单元部分的布局结构的示意平面图。在图16中所示的共享像素单元部分180的布局结构中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件对应的组件。

共享像素单元部分180是共享八个像素的共享像素单元部分，并且包括第一光接收单元21、第二光接收单元22、第一晶体管组31和第二晶体管组39。虽然未示出在图16中，但以与图4中所示的第一阱触点23a和第二阱触点23b同样的方式提供阱触点。另一方面，在图16中，示出在图4中未示出的相互连接FD区域16a和16b与晶体管组31和39的导线24和25。

如在图16中所示，共享像素单元部分180包括具有与第一实施例中相同的结构的第一晶体管组31和具有关于第一实施例的共享像素单元部分110而与第一实施例中不同的结构的第二晶体管组39。在本实施例中，第一光接收单元21和第二光接收单元22的结构与图4中所示的第一实施例的结构相同，并且这里将描述第一晶体管组31和第二晶体管组39的结构。

如在图16中所示，第一晶体管组31布置在第一光接收单元21与第二光接收单元22之间。除此而外，第二晶体管组39布置在与第二光接收单元22的周围区域中第二光接收单元22的第一晶体管组31的布置侧相对的侧上的区域中。

同样在本实施例中，以与第一实施例同样的方式，每一个晶体管组形成为沿着水平方向（图16中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一端部的邻域中的位置。

此外,虽然未示出在图16中，但在形成在Si衬底中的预定阱区域中形成第一光接收单元21、第二光接收单元22、第一晶体管组31和第二晶体管组39。在本实施例中，以与第一实施例同样的方式，虽然未示出，但电连接阱区域至内部布线的阱触点分开提供在两个部分中。

如在图16中所示，第一晶体管组31包括第一放大晶体管13a的第一放大栅极13a、选择晶体管的选择栅极15a和第一源极/漏极31a至第三源极/漏极31c。在本实施例中，从右至左沿着水平方向（图16中的X方向），依次布置第一源极/漏极31a、第一放大栅极13a、第二源极/漏极31b、选择栅极15a和第三源极/漏极31c。在图16中，栅极13a和15a以及源极/漏极31a、31b和31c在水平方向（X方向）上的长度和垂直方向（Y方向）上的宽度与图4的第一实施例中的那些不同。另一方面，栅极13a和15a以及源极/漏极31a、31b和31c的布置与图4的第一实施例中的布置相同。除此而外，在图16中，示出在图4中未示出的导线与放大栅极13a和源极/漏极31a、31b和31c之间的触点。第一放大栅极13a经由触点连接到导线24。第一源极/漏极31a经由触点连接到用于供应电源电压Vdd的导线（参考图17）。第二源极/漏极31b经由触点连接到导线25。第三源极/漏极31c经由触点连接到垂直信号线107（参考图17）。除此而外，导线24经由触点连接到FD区域16a和FD区域16b。

第二晶体管组39由重置晶体管和第二放大晶体管组成，并且如在图16中所示，包括重置栅极14p、第二放大晶体管的第二放大栅极13p和第四源极/漏极39a至第七源极39d。除此而外，从右至左沿着水平方向（图16中的X方向），依次布置第四源极/漏极39a、重置栅极14p、第五源极/漏极39b、第六源极/漏极39c、第二放大栅极13p和第七源极/漏极39d。在图16中，示出在图4中未示出的导线与放大栅极13p以及源极/漏极39a、39b、39c和39d之间的触点。第四源极/漏极39a经由触点连接到用于供应电源电压Vdd的导线。第五源极/漏极39b经由触点连接到导线24。第六源极/漏极39c经由触点连接到导线25。第二放大栅极13p经由触点连接到导线24。第七源极/漏极39d经由触点连接到用于供应电源电压Vdd的导线。

而且，在此时，如在图16中所示，第五源极/漏极39b布置成与第六源极/漏极39c间隔预定间隙。

在第二晶体管组39中，第四源极/漏极39a、重置栅极14p和第五源极/漏极39b组成重置晶体管。除此而外，第六源极/漏极39c、第二放大栅极13p和第七源极/漏极39d组成第二放大晶体管。

图17图示本实施例的固态成像器件的共享像素单元部分的等效电路图。

在图17中，第一放大晶体管和第二放大晶体管并联连接在连接到由选择栅极15a形成的选择晶体管的导线25与用于供应电源电压Vdd的导线之间。换句话说，图17的等效电路图提供两个放大晶体管并联连接在第一实施例中描述了的图3的等效电路图中的选择晶体管15与用于供应电源电压Vdd的导线之间的结构。除此而外，在与导线25相对的侧上由选择栅极15a形成的选择晶体管的源极/漏极连接到垂直信号线107。

在本实施例中，第一晶体管组31的第一放大栅极13a具有相当于第二晶体管组39的第二放大栅极13p的尺寸和面积的尺寸和面积。除此而外，在本实施例中，使得放大栅极13a和13p的面积大于选择栅极15a或第二重置栅极14p的面积。

在图16中，由于选择栅极15a和重置栅极14p具有相等的尺寸和面积，所以第一晶体管组31的栅极的面积的总和接近与第二晶体管组39的栅极的面积的总和相同。因此，在共享像素单元部分180中，第一晶体管组31中的栅极的占用区域与第二晶体管组39中的栅极的占用区域接近对称。也就是说，同样在本实施例中，第一晶体管组31的布局结构变成与第二晶体管组39的布局结构基本上对称。因此，同样在本实施例的CMOS图像传感器中，可以解决由于第一晶体管组31与第二晶体管组39之间的布局结构的不对称性引起的问题，并且由此达到与第一实施例相同的效果。

这里，图18是根据本实施例的固态成像器件中的像素阵列单元的示意布局平面图。图18通过在垂直方向上布置三个并在水平方向上布置六个来示出图16中所示的八个像素的结构。在本实施例中，如可以从图18看出的那样，由于第一晶体管组31的布局结构与第二晶体管组39的布局结构基本上对称，形成晶体管的栅极的薄膜（例如，多晶硅薄膜）的密度在第一晶体管组31和第二晶体管组39中相等。因此，在晶体管之间的光电二极管PD中的灵敏度基本上是相同。

除此而外，作为比较示例，图27是在第二晶体管组中仅仅提供重置晶体管的情况下的像素阵列单元的示意布局平面图。在图27中，仅仅将重置晶体管14用于第二晶体管组90。第一晶体管组31与图16和图18的第一晶体管组相同。如图27所示，在第二晶体管组90中仅仅提供重置晶体管的情况下，重置晶体管小，因此第二晶体管组90的其他部分是空的。为此，形成晶体管的栅极的薄膜（例如，多晶硅薄膜）的密度在第二晶体管组90中比在第一晶体管组31中低。由于这种密度差异而存在出现在晶体管组之间的光电二极管PD中的灵敏度差异的情况，从而在图像中出现条状亮度差异。

当与图27比较时，在图18中，第二放大晶体管以及重置晶体管提供在第二晶体管组39中，因此相当地改善了第一晶体管组31和第二晶体管组39之间的布局结构的对称性。

除此而外，在本实施例中，在共享八个像素的共享像素单元部分180中，提供两个放大晶体管，因此与仅仅提供单一放大晶体管的情况相比，可以增大放大晶体管的整体面积。因此，可以降低随机噪声。此外,可以通过使用并联连接的两个放大晶体管增大放大晶体管的宽度W，来增大根据W/L增大的互导率（mutual conductance）gm，从而改善放大晶体管的驱动性能并达到高速度和改善兼容性。此外,由于并联连接的两个放大晶体管提供在第一晶体管组31和第二晶体管组39中，所以与并联连接的两个放大晶体管形成在同一晶体管组的结构相比，可以改善晶体管组的布局结构的对称性。

9．第八实施例

在第八实施例中，将描述不同于第一至第三实施例的4-晶体管型背照式CMOS图像传感器的4-晶体管型背照式CMOS图像传感器的另一结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

在本实施例中，共享像素单元部分具有在图3中所示的第一实施例的共享像素单元部分的结构中添加一个放大晶体管的结构，并且由此而以与第七实施例同样的方式提供两个放大晶体管。

共享像素单元部分的布局

图19图示本实施例的CMOS图像传感器（固态成像器件）中的共享像素单元部分的布局结构的示意平面图。在图19中所示的共享像素单元部分190的布局结构中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件或与图16中所示的第七实施例的共享像素单元部分180的组件对应的组件。

共享像素单元部分190是共享八个像素的共享像素单元部分，并且包括第一光接收单元21、第二光接收单元22、第一晶体管组40和第二晶体管组39。虽然未示出在图19中，但以与图4中所示的第一阱触点23a和第二阱触点23b同样的方式提供阱触点。另一方面，在图19中，示出在图4中未示出的相互连接FD区域16a和16b与晶体管组40和39的导线24和28。

如在图19中所示，共享像素单元部分190包括具有晶体管的右左布置与第七实施例的共享像素单元部分180的第一晶体管组的布置相对的结构的第一晶体管组40和具有与第七实施例的共享像素单元部分180的第二晶体管组的结构相同的结构的第二晶体管组39。除此而外，在本实施例中，第一光接收单元21和第二光接收单元22的结构与图4中所示的第一实施例的结构相同，并且这里将描述第一晶体管组40和第二晶体管组39的结构。

如在图19中所示，第一晶体管组40布置在第一光接收单元21与第二光接收单元22之间。除此而外，第二晶体管组39布置在与第二光接收单元22的周围区域中第二光接收单元22的第一晶体管组40的布置侧相对的侧上的区域中。

同样在本实施例中，以与第一实施例同样的方式，每一个晶体管组形成为沿着水平方向（图19中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一端部的邻域中的位置。

此外,虽然未示出在图19中，但第一光接收单元21、第二光接收单元22、第一晶体管组40和第二晶体管组39形成在Si衬底中形成的预定阱区域中。在本实施例中，类似于第一实施例，虽然未示出，但电连接阱区域到内部布线的阱触点分开提供在两个部分中。

如在图19中所示，第一晶体管组40包括选择晶体管的选择栅极15r、第一放大晶体管的第一放大栅极13r和第一源极/漏极40a至第三源极/漏极40c。在本实施例中，从右至左沿着水平方向（图19中的X方向），依次布置第一源极/漏极40a、选择栅极15r、第二源极/漏极40b、第一放大栅极13r和第三源极/漏极40c。在图19中，栅极13r和15r以及源极/漏极40a、40b和40c在水平方向（X方向）上的长度和在垂直方向（Y方向）上的宽度几乎相当于图16的第七实施例中的那些。另一方面，栅极13r和15r以及源极/漏极40a、40b和40c的布置与图16的第七实施例的布置在右左侧上相对。除此而外，在图19中，示出在图4中未示出的导线与放大栅极13r和源极/漏极40a、40b和40c之间的触点。第一放大栅极13r经由触点连接到导线24。第一源极/漏极40a经由触点连接到垂直信号线107（参考图20）。第二源极/漏极40b经由触点连接到第一层的导线26。第三源极/漏极40c经由触点连接到用于供应电源电压Vdd的导线（参考图20）。除此而外，导线24经由触点连接到FD区域16a和FD区域16b。第一层的导线26连接到第二层的导线28。

第二晶体管组39由重置晶体管和第二放大晶体管组成，并且如在图19中所示，包括重置栅极14p、第二放大晶体管的第二放大栅极13p和第四源极/漏极39a至第七源极39d。除此而外，从右至左沿着水平方向（图19中的X方向），依次布置第四源极/漏极39a、重置栅极14p、第五源极/漏极39b、第六源极/漏极39c、第二放大栅极13p和第七源极/漏极39d。在图19中，示出在图4中未示出的导线与放大栅极13p以及源极/漏极39a、39b、39c和39d之间的触点。第四源极/漏极39a经由触点连接到用于供应电源电压Vdd的导线。第五源极/漏极39b经由触点连接到导线24。第六源极/漏极39c经由触点连接到第一层的导线27。第二放大栅极13p经由触点连接到导线24。第七源极/漏极39d经由触点连接到用于供应电源电压Vdd的导线。第一层的导线27连接到第二层的导线28。

而且，在此时，如在图19中所示，第五源极/漏极39b布置成与第六源极/漏极39c间隔预定间隙。

在第二晶体管组39中，第四源极/漏极39a、重置栅极14p和第五源极/漏极39b组成重置晶体管。除此而外，第六源极/漏极39c、第二放大栅极13p和第七源极/漏极39d组成第二放大晶体管。

图20图示本实施例的固态成像器件的共享像素单元部分的等效电路图。

在图20中，第一放大晶体管和第二放大晶体管并联连接在连接到由选择栅极15r形成的选择晶体管的第二层的导线28与用于供应电源电压Vdd的导线之间。换句话说，图20的等效电路图提供两个放大晶体管并联连接在第一实施例中描述了的图3的等效电路图中的选择晶体管15与用于供应电源电压Vdd的导线之间的结构。除此而外，在与导线28相对的侧上由选择栅极15r形成的选择晶体管的源极/漏极连接到垂直信号线107。

在本实施例中，第一晶体管组40的第一放大栅极13r具有相当于第二晶体管组39的第二放大栅极13p的尺寸和面积的尺寸和面积。除此而外，在本实施例中，使得放大栅极13r和13p的各自面积大于选择栅极15r和重置栅极14p的各自面积。

在图19中，由于选择栅极15r和重置栅极14p具有相等的尺寸和面积，所以第一晶体管组40的栅极的面积的总和接近与第二晶体管组39的栅极的面积的总和相同。因此，在共享像素单元部分190中，第一晶体管组40中的栅极的占用区域与第二晶体管组39中的栅极的占用区域接近对称。也就是说，同样在本实施例中，第一晶体管组40的布局结构变成与第二晶体管组39的布局结构基本上对称。因此，同样在本实施例的CMOS图像传感器中，可以解决由于第一晶体管组40与第二晶体管组39之间的布局结构的不对称性引起的问题，并且由此达到与第一实施例相同的效果。

除此而外，在本实施例中，在共享八个像素的共享像素单元部分190中，提供两个放大晶体管，因此与仅仅提供单一放大晶体管的情况相比，可以增大放大晶体管的整体面积。因此，可以降低随机噪声。此外,可以通过使用并联连接的两个放大晶体管增大放大晶体管的宽度W，来增大根据W/L增大的互导率gm，从而改善放大晶体管的驱动性能并达到高速度和改善兼容性。此外,由于并联连接的两个放大晶体管提供在第一晶体管组40和第二晶体管组39中，所以与并联连接的两个放大晶体管形成在同一晶体管组的结构相比，可以改善晶体管组的布局结构的对称性。

10．第九实施例

在第九实施例中，将描述不同于第四至第六实施例的3-晶体管型背照式CMOS图像传感器的3-晶体管型背照式CMOS图像传感器的另一结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

在本实施例中，共享像素单元部分具有在图13中所示的第四实施例的共享像素单元部分的结构中添加一个放大晶体管的结构，并且由此而提供两个放大晶体管。

共享像素单元部分的布局

图21图示本实施例的CMOS图像传感器（固态成像器件）中的共享像素单元部分的布局结构的示意平面图。在图21中所示的共享像素单元部分240的布局结构中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件或与图13中所示的第四实施例的共享像素单元部分200的组件对应的组件。

共享像素单元部分240是共享八个像素的共享像素单元部分，并且包括第一光接收单元21、第二光接收单元22、第一晶体管组74和第二晶体管组39。虽然未示出在图21中，但以与图13中所示的第一阱触点23a和第二阱触点23b同样的方式提供阱触点。另一方面，在图21中，示出在图4中未示出的相互连接FD区域16a和16b、晶体管组74和39的导线24和垂直信号线107。

如在图21中所示，共享像素单元部分240包括具有关于第八实施例的共享像素单元部分190用重置晶体管替代选择晶体管的结构的第一晶体管组74和具有与第八实施例的共享像素单元部分190相同的结构的第二晶体管组39。在本实施例中，第一光接收单元21和第二光接收单元22的结构与图4中所示的第一实施例的结构相同，并且这里将描述第一晶体管组74和第二晶体管组39的结构。

如在图21中所示，第一晶体管组74布置在第一光接收单元21与第二光接收单元22之间。除此而外，第二晶体管组39布置在与第二光接收单元22的周围区域中第二光接收单元22的第一晶体管组74的布置侧相对的侧上的区域中。

同样在本实施例中，以与第一实施例同样的方式，每一个晶体管组形成为沿着水平方向（图21中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一端部的邻域中的位置。

此外,虽然未示出在图21中，但第一光接收单元21、第二光接收单元22、第一晶体管组74和第二晶体管组39形成在Si衬底中形成的预定阱区域中。在本实施例中，以与第一实施例同样的方式，虽然未示出，但电连接阱区域和内部布线的阱触点分开提供在两个部分中。

如在图21中所示，第一晶体管组74包括第一重置晶体管的第一重置栅极14s、第一放大晶体管的第一放大栅极13s和第一源极/漏极74a至第四源极/漏极74d。在本实施例中，从右侧起沿着水平方向（X方向），依次布置第一源极/漏极74a、第一重置栅极14s、第二源极/漏极74b、第三源极/漏极74c、第一放大栅极13s和第四源极/漏极74d。在图21中，栅极13s和14s以及源极/漏极74a、74b、74c和74d在水平方向（X方向）上的长度和在垂直方向（Y方向）上的宽度几乎相当于图16的第七实施例的第二晶体管组39中的那些。除此而外，在图21中，示出在图4中未示出的导线与放大栅极13s以及源极/漏极74a、74b、74c和74d之间的触点。第一放大栅极13s经由触点连接到导线24。第一源极/漏极74a经由触点连接到用于供应电源电压Vdd的导线（参考图22）。第二源极/漏极74b经由触点连接到导线24。第三源极/漏极74c经由触点连接到第一层的导线29。第四源极/漏极74d经由触点连接到用于供应电源电压Vdd的导线。除此而外，导线24经由触点连接到FD区域16a和FD区域16b。第一层的导线29连接到垂直信号线107。

而且，在此时，如在图21中所示，第二源极/漏极74b布置成与第三源极/漏极74c间隔预定间隙。

在第一晶体管组74中，第一源极/漏极74a、第一重置栅极14s和第二源极/漏极74b组成第一重置晶体管。除此而外，第三源极/漏极74c、第一放大栅极13s和第四源极/漏极74d组成第一放大晶体管。

第二晶体管组39由第二重置晶体管和第二放大晶体管组成，并且如在图21中所示，包括第二重置栅极14p、第二放大栅极13p和第五源极/漏极39a至第八源极/漏极39d。除此而外，从右至左沿着水平方向（图21中的X方向）依次布置第五源极/漏极39a、第二重置栅极14p、第六源极/漏极39b、第七源极/漏极39c、第二放大栅极13p和第八源极/漏极39d。在图21中，示出在图4中未示出的导线与放大栅极13p以及源极/漏极39a、39b、39c和39d之间的触点。第五源极/漏极39a经由触点连接到用于供应电源电压Vdd的导线。第六源极/漏极39b经由触点连接到导线24。第七源极/漏极39c经由触点连接到第一层的导线29。第二放大栅极13p经由触点连接到导线24。第八源极/漏极39d经由触点连接到用于供应电源电压Vdd的导线。第一层的导线29连接到垂直信号线107。

而且，在此时，如在图21中所示，第六源极/漏极39b布置成与第七源极/漏极39c间隔预定间隙。

在第二晶体管组39中，第五源极/漏极39a、第二重置栅极14p和第六源极/漏极39b组成第二重置晶体管。除此而外，第七源极/漏极39c、第二放大栅极13p和第八源极/漏极39d组成第二放大晶体管。

图22图示本实施例的固态成像器件的共享像素单元部分的等效电路图。

在图22中，第一放大晶体管和第二放大晶体管并联连接在用于供应电源电压Vdd的导线与连接到FD区域的导线24之间。除此而外，第一放大晶体管和第二放大晶体管并联连接在垂直信号线107与供应电源电压Vdd的导线之间。换句话说，图22的等效电路图提供两个放大晶体管并联连接在第四实施例中描述了的图12的等效电路图中用于供应电源电压Vdd的导线与FD区域16之间的结构。除此而外，两个放大晶体管并联连接在垂直信号线107、用于供应电源电压Vdd的导线与FD区域16之间。

在本实施例中，第一晶体管组74的第一放大栅极13s具有相当于第二晶体管组39的第二放大栅极13p的尺寸和面积的尺寸和面积。第一晶体管组74的第一重置栅极14s具有相当于第二晶体管组39的重置栅极14p的尺寸和面积的尺寸和面积。除此而外，在本实施例中，使得放大晶体管13s和13p的各自面积大于重置栅极14s和14p的各自面积。

在图21中，第一晶体管组74的栅极的面积的总和接近与第二晶体管组39的栅极的面积的总和相同。因此，在共享像素单元部分240中，第一晶体管组74中的栅极的占用区域与第二晶体管组39中的栅极的占用区域接近对称。也就是说，同样在本实施例中，第一晶体管组74的布局结构变成与第二晶体管组39的布局结构基本上对称。因此，同样在本实施例的CMOS图像传感器中，可以解决由于第一晶体管组74与第二晶体管组39之间的布局结构的不对称性引起的问题，并且由此可以达到与第一实施例相同的效果。

除此而外，在本实施例中，在共享八个像素的共享像素单元部分240中，提供两个放大晶体管，因此与仅仅提供单一放大晶体管的情况相比，可以增大放大晶体管的整体面积。因此，可以降低随机噪声。此外,可以通过使用并联连接的两个放大晶体管增大放大晶体管的宽度W，来增大根据W/L增大的互导率gm，从而改善放大晶体管的驱动性能并达到高速度和改善兼容性。此外,并联连接的两个放大晶体管和并联连接的两个重置晶体管提供在第一晶体管组74和第二晶体管组39中。因此，与并联连接的两个放大晶体管和并联连接的两个重置晶体管形成在同一晶体管组的结构相比，可以改善晶体管组的布局结构的对称性。

11．第十实施例

在第十实施例中，将描述不同于第四至第六实施例的3-晶体管型背照式CMOS图像传感器的3-晶体管型背照式CMOS图像传感器的另一结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

在本实施例中，共享像素单元部分具有在图13中所示的第四实施例的共享像素单元部分的结构中添加一个放大晶体管的结构，并且由此而提供两个放大晶体管。

共享像素单元部分的布局

图23图示本实施例的CMOS图像传感器（固态成像器件）中的共享像素单元部分的布局结构的示意平面图。在图23中所示的共享像素单元部分250的布局结构中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件或与图13中所示的第四实施例的共享像素单元部分200的组件对应的组件。

共享像素单元部分250是共享八个像素的共享像素单元部分，并且包括第一光接收单元21、第二光接收单元22、第一晶体管组75和第二晶体管组39。虽然未示出在图23中，但以与图13中所示的第一阱触点23a和第二阱触点23b同样的方式提供阱触点。另一方面，在图23中，示出在图13中未示出的相互连接FD区域16a和16b、晶体管组75和39的导线24和垂直信号线107。

如在图23中所示，共享像素单元部分250包括具有用虚晶体管替代第九实施例的共享像素单元部分240的第一晶体管组的重置晶体管的结构的第一晶体管组75和具有与第九实施例的共享像素单元部分240的第二晶体管组的结构相同的结构的第二晶体管组39。在本实施例中，第一光接收单元21和第二光接收单元22的结构与图4中所示的第一实施例的结构相同，并且这里将描述第一晶体管组75和第二晶体管组39的结构。

如在图23中所示，第一晶体管组75布置在第一光接收单元21与第二光接收单元22之间。除此而外，第二晶体管组39布置在与第二光接收单元22的周围区域中第二光接收单元22的第一晶体管组75的布置侧相对的侧上的区域中。

同样在本实施例中，以与第一实施例同样的方式，每一个晶体管组形成为沿着水平方向（图23中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一端部的邻域中的位置。

此外,虽然未示出在图23中，但第一光接收单元21、第二光接收单元22、第一晶体管组75和第二晶体管组39形成在Si衬底中形成的预定阱区域中。在本实施例中，类似于第一实施例，虽然未示出，但电连接阱区域和内部布线的阱触点分开提供在两个部分中。

如在图23中所示，第一晶体管组75包括虚晶体管的虚栅极75b、第一放大晶体管的第一放大栅极13t、第一源极/漏极75a和第二源极/漏极75c至第四源极/漏极75e。在本实施例中，从右侧起沿着水平方向（在X方向上），依次布置第一源极/漏极75a、虚栅极75b、第二源极/漏极75c、第三源极/漏极75d、第一放大栅极13t和第四源极/漏极75e。在图23中，栅极13t和75b以及源极/漏极75a、75c、75d和75e在水平方向（X方向）上的长度和在垂直方向（Y方向）上的宽度几乎相当于图21的第九实施例的第一晶体管组74中的那些。除此而外，在图23中，示出导线与放大栅极13t以及第三和第四源极/漏极75d和75e之间的触点。第一放大栅极13t经由触点连接到导线24。第三源极/漏极75d经由触点连接到第一层的导线29。第四源极/漏极75e经由触点连接到用于供应电源电压Vdd的导线（参考图24）。除此而外，导线24经由触点连接到FD区域16a和FD区域16b。第一层的导线29连接到垂直信号线107。

而且，在此时，如在图23中所示，第二源极/漏极75c布置成与第三源极/漏极75d间隔预定间隙。

在第一晶体管组75中，第一源极/漏极75a、虚栅极75b和第二源极/漏极75c组成虚晶体管。虚晶体管的相应单元75a、75b和75c未提供与导线的触点。除此而外，第三源极/漏极75d、第一放大栅极13t和第四源极/漏极75e组成第一放大晶体管。

第二晶体管组39由重置晶体管和第二放大晶体管组成，并且如在图23中所示，包括重置栅极14p、第二放大晶体管的第二放大栅极13p和第五源极/漏极39a至第八源极/漏极39d。除此而外，从右至左沿着水平方向（图23中的X方向），依次布置第五源极/漏极39a、重置栅极14p、第六源极/漏极39b、第七源极/漏极39c、第二放大栅极13p和第八源极/漏极39d。在图23中，示出在图4中未示出的导线与放大栅极13p以及源极/漏极39a、39b、39c和39d之间的触点。第五源极/漏极39a经由触点连接到用于供应电源电压Vdd的导线。第六源极/漏极39b经由触点连接到导线24。第七源极/漏极39c经由触点连接到第一层的导线29。第二放大栅极13p经由触点连接到导线24。第八源极/漏极39d经由触点连接到用于供应电源电压Vdd的导线。第一层的导线29连接到垂直信号线107。

而且，在此时，如在图23中所示，第六源极/漏极39b布置成与第七源极/漏极39c间隔预定间隙。

在第二晶体管组39中，第五源极/漏极39a、重置栅极14p和第六源极/漏极39b组成重置晶体管。除此而外，第七源极/漏极39c、第二放大栅极13p和第八源极/漏极39d组成第二放大晶体管。

图24图示本实施例的固态成像器件的共享像素单元部分的等效电路图。

在图24中，第一放大晶体管和第二放大晶体管并联连接在垂直信号线107与用于供应电源电压Vdd的导线之间。换句话说，图24的等效电路图提供两个放大晶体管并联连接在第四实施例中描述了的图12的等效电路图中的垂直信号线107与用于供应电源电压Vdd的导线之间的结构。图23的虚晶体管未连接到导线，因此未示出在图24的等效电路图。当在本实施例的图24与第九实施例的图22之间比较时，由于用虚晶体管替代重置晶体管，所以省略了图22的一个重置晶体管。

在本实施例中，第一晶体管组75的第一放大栅极13t具有相当于第二晶体管组39的第二放大栅极13p的尺寸和面积的尺寸和面积。第一晶体管组75的虚栅极75b具有相当于第二晶体管组39的重置栅极14p的尺寸和面积的尺寸和面积。除此而外，在本实施例中，使得放大晶体管13t和13p的各自面积大于虚栅极75b和重置栅极14p的各自面积。

在图23中，第一晶体管组75的栅极的面积的总和接近与第二晶体管组39的栅极的面积的总和相同。因此，在共享像素单元部分250中，第一晶体管组75中的栅极的占用区域与第二晶体管组39中的栅极的占用区域接近对称。也就是说，同样在本实施例中，第一晶体管组75的布局结构变成与第二晶体管组39的布局结构基本上对称。因此，同样在本实施例的CMOS图像传感器中，可以解决由于第一晶体管组75与第二晶体管组39之间的布局结构的不对称性引起的问题，并且由此达到与第一实施例相同的效果。

除此而外，在本实施例中，在共享八个像素的共享像素单元部分250中，提供两个放大晶体管，因此与仅仅提供单一放大晶体管的情况相比，可以增大放大晶体管的整体面积。因此，可以降低随机噪声。此外,可以通过使用并联连接的两个放大晶体管增大放大晶体管的宽度W，来增大根据W/L增大的互导率gm，从而改善放大晶体管的驱动性能并达到高速度和改善兼容性。此外,由于并联连接的两个放大晶体管提供在第一晶体管组75和第二晶体管组39中，所以与并联连接的两个放大晶体管形成在同一晶体管组的结构相比，可以改善晶体管组的布局结构的对称性。

在共享第七至第十实施例的像素的共享像素单元部分中，提供两个放大晶体管的结构不限于在实施例中共享八个像素的结构。类似地，在连接2n（其中n是等于或大于2的整数）个共享四个像素的FD区域并且共享8n个像素的作为阱的结构中，提供多个放大晶体管，从而可以增大互导率。因此，可以改善放大晶体管的驱动性能，并且由此达到高速度并改善兼容性。

12．第十一实施例

在第十一实施例中，将描述不同于第一至第三实施例以及第七和第八实施例的4-晶体管型背照式CMOS图像传感器的4-晶体管型背照式CMOS图像传感器的另一结构示例。根据本实施例的CMOS图像传感器的整体结构是根据上述第一实施例（图1）的同一结构，因此这里将省略其描述。

共享像素单元部分的结构

在本实施例中，共享像素单元部分具有图3的八个像素按四个像素划分的结构，并且每一个在图3中所示的第一实施例的共享像素单元部分的结构中共享四个像素。换句话说，本实施例具有图3所示的结构，但第一光电二极管111至第四光电二极管114和第五光电二极管115至第八光电二极管118分别具有单独共享四个像素的结构。

共享像素单元部分的布局

图25图示本实施例的CMOS图像传感器（固态成像器件）中的共享像素单元部分的布局结构的示意平面图。在图25中所示的共享像素单元部分400的布局结构中，用相同的附图标记标示与图4中所示的第一实施例的共享像素单元部分110的组件或与图16中所示的第七实施例的共享像素单元部分180的组件对应的组件。

共享像素单元部分400是共享四个像素的共享像素单元部分，并且包括第一光接收单元21、第二光接收单元22、第一晶体管组401和第二晶体管组402。虽然未示出在图25中，但以与图4中所示的第一阱触点23a和第二阱触点23b同样的方式提供阱触点。另一方面，在图25中，示出在图4中未示出的相互连接FD区域16a和16b、晶体管组401和402的导线403、404、405和406以及垂直信号线411和412。

如在图25中所示，共享像素单元部分400包括具有三个晶体管的右左布置与图5的共享像素单元部分120的第一晶体管组相同的结构的第一晶体管组401和具有三个晶体管的右左布置与图5的共享像素单元部分120的第二晶体管组相对的结构的第二晶体管组402。除此而外，在本实施例中，第一光接收单元21和第二光接收单元22的结构与图4中所示的第一实施例的结构相同，而与第一实施例的不同之处在于第一光接收单元21和第二光接收单元22不相互电连接。

如在图25中所示，第一晶体管组401布置在第一光接收单元21与第二光接收单元22之间。除此而外，第二晶体管组402布置在与第二光接收单元22的周围区域中第二光接收单元22的第一晶体管组401的布置侧相对的侧上的区域中。

同样在本实施例中，以与第一实施例同样的方式，每一个晶体管组形成为沿着水平方向（图25中的X方向）从光接收单元的一个端部的邻域中的位置延伸到另一端部的邻域中的位置。

此外,虽然未示出在图25中，但第一光接收单元21、第二光接收单元22、第一晶体管组401和第二晶体管组402形成在Si衬底中形成的预定阱区域中。在本实施例中，虽然未示出，但电连接阱区域和内部布线的阱触点分开提供在两个部分中。

第一晶体管组401由三个晶体管：重置晶体管、放大晶体管和选择晶体管组成。如在图25中所示，第一晶体管组401包括重置晶体管的重置栅极14v、放大晶体管的放大栅极13v、选择晶体管的选择栅极15v和第一源极/漏极401a至第四源极/漏极401d。在本实施例中，在图中从右至左的X方向上，依次布置第一源极/漏极401a、重置栅极14v、第二源极/漏极401b、放大栅极13v、第三源极/漏极401c、选择栅极15v和第四源极/漏极401d。除此而外，在图25中，示出未示出在图4中的导线与放大栅极13v以及第一和第四源极/漏极401a和401d之间的触点。放大栅极13v经由触点连接到导线403。第一源极/漏极401a经由触点连接到导线403。第四源极/漏极401d经由触点连接到导线405。除此而外，导线403经由触点连接到第一光接收单元21的FD区域16a。导线405经由触点连接到第一垂直信号线411。

第二晶体管组402也由三个晶体管、重置晶体管、放大晶体管和选择晶体管组成。如在图25中所示，第二晶体管组402包括重置晶体管的重置栅极14w、放大晶体管的放大栅极13w、选择晶体管的选择栅极15w和第五源极/漏极402a至第八源极/漏极402d。在本实施例中，在图中从右至左的X方向上，依次布置第五源极/漏极402a、选择栅极15w、第六源极/漏极402b、放大栅极13w、第七源极/漏极402c、重置栅极14w和第八源极/漏极402d。除此而外，在图25中，示出未示出在图4中的导线与放大栅极13w以及第五和第八源极/漏极402a和402d之间的触点。放大栅极13w经由触点连接到导线404。第五源极/漏极402a经由触点连接到导线406。第八源极/漏极402d经由触点连接到导线404。除此而外，导线404经由触点连接到第二光接收单元22的FD区域16。导线406经由触点连接到第二垂直信号线412。

导线403和导线404形成为比转移栅极121a至128a、放大栅极13v和13w、重置栅极14v和14w以及选择栅极15v和15w更上位的线（further upper line）。第一垂直信号线411和第二垂直信号线412形成为比导线403和导线404再上位的线（still further upperline）。除此而外，导线405和导线406在图25中形成为L形单一线，但可以通过使得在Y方向延伸的下层的导线与在Y方向延伸的下层的导线接触来形成。

第一垂直信号线411和第二垂直信号线412布置成具有关于光接收单元21和22的中心线的线对称性。除此而外，第一垂直信号线411和第二垂直信号线412连接到图1的列处理单元103的相互不同列，并且从每一列读取信号。

第一垂直信号线411连接到第一晶体管组401的第四漏极/源极401d和第一晶体管组401的第一源极/漏极401a经由导线403连接到第一光接收单元21的FD区域16a。因此，从第一垂直信号线411读取基于在第一光接收单元21的FD区域16a中的电荷的信号。

第二垂直信号线412连接到第二晶体管组402的第五源极/漏极402a和第二晶体管组402的第八源极/漏极402d经由导线404连接到第二光接收单元22的FD区域16b。因此，从第二垂直信号线412读取基于在第二光接收单元22的FD区域16b中的电荷的信号。

如上所述，在第一光接收单元21和第二光接收单元22中，基于它们每一个的电荷的信号被读取到不同垂直信号导线，从而可以达到高速度操作。

在本实施例中，第一晶体管组401的放大栅极13v具有相当于第二晶体管组402的放大栅极13w的尺寸和面积的尺寸和面积。第一晶体管组401的重置栅极14v具有相当于第二晶体管组402的重置栅极14w的尺寸和面积的尺寸和面积。第一晶体管组401的选择栅极15v具有相当于第二晶体管组402的选择栅极15w的尺寸和面积的尺寸和面积。

换句话说，在图25中，第一晶体管组401的栅极的面积的总和接近与第二晶体管组402的栅极的面积的总和相同。因此，在共享像素单元部分400中，第一晶体管组401中的栅极的占用区域与第二晶体管组402中的栅极的占用区域接近对称。也就是说，同样在本实施例中，第一晶体管组401的布局结构变成与第二晶体管组402的布局结构基本上对称。因此，同样在本实施例的CMOS图像传感器中，可以解决由于第一晶体管组401与第二晶体管组402之间的布局结构的不对称性引起的问题，并且由此可以达到与第一实施例相同的效果。

在本实施例中，而且，第一晶体管组401的导线403和三个晶体管以及第二晶体管组402的导线404和三个晶体管布置成（关于光接收单元21和22的中心线以线对称方式）右左侧相对。也就是说，在第一晶体管组401和第二晶体管组402中，相应晶体管组的晶体管和连接到晶体管的导线布置成（关于光接收单元21和22的中心线以线对称方式）右左相对。因此，导线403与第二垂直信号线412之间的距离变成和导线404与第一垂直信号线411之间的距离相同。换句话说，连接到光接收单元的FD区域的导线与未连接到光接收单元的侧上的垂直信号线之间的距离变成在第一光接收单元21和第二光接收单元22中相同。因此，出现在连接到FD区域的导线与垂直信号线之间的电容变成在第一光接收单元21和第二光接收单元22中相同，从而抗噪能力和各种电串扰变成一致，因此可以获得高质量的图像。

相反，在连接到FD区域的导线和晶体管组的三个晶体管的布置与第一光接收单元21和第二光接收单元22中相同的情况下，在连接到FD区域的导线与垂直信号线之间的距离不同，因此在其间出现电容差异。在这种情况下，这种电容差异引起示出线缺陷（linedefect）或点缺陷（dot defect）为图像差异。

除此而外，在上述每一个实施例的结构中，第一晶体管组和第二晶体管组可以交换，并且这样的结构包括在本公开的技术范围中。

13．第十二实施例

根据上述各种实施例及其改进示例的CMOS图像传感器（固态成像器件）可以安装在具有用固态成像器件捕获的图像的功能的任何电子设备中并使用。所述电子设备可以包括例如诸如数码照相机或视频摄像机之类的成像设备（相机系统）、具有诸如移动电话之类的成像功能的便携式终端设备、具有包括固态成像器件的图像捕获单元的复印机，等等。这里，成像设备示范为电子设备，并将描述其结构。除此而外，安装在电子设备中的相机模块在某些请情况下称为成像设备。

图26图示根据各种实施例及其改进示例的CMOS图像传感器应用到的成像设备的示意框结构。

成像设备300包括光学单元301、CMOS图像传感器302和作为相机信号处理电路的DSP电路303（信号处理电路）。除此而外，成像设备300包括帧存储器304、显示单元305、记录单元306、操作单元307和电源供应单元308。除此而外，DSP电路303、帧存储器304、显示单元305、记录单元306、操作单元307和电源供应单元308经由总线309相互电连接。

光学单元301例如由镜头组等组成。光学单元301捕获来自被摄体的入射光（图像光）并引起入射光在CMOS图像传感器302的成像表面上形成图像。

CMOS图像传感器302将由光学单元301在成像表面上的形成图像的入射光的光量按像素单元转换电信号，以便输出为像素信号。除此而外，CMOS图像传感器302例如由在上述各种实施例及其改进示例中所述的CMOS图像传感器组成。因此，例如，在本实施例的成像设备300中，即使像素的小型化进步，例如，诸如多个光电二极管中的灵敏度或饱和电荷的量之类的特性差异也可以缩小，从而可以捕获高质量的图像。

显示单元305例如由包括诸如例如液晶面板或有机电致发光（EL）面板之类的面板组成，并且显示由CMOS图像传感器302捕获的运动图像或静止图像。记录单元306在诸如例如录像带或DVD（数字多功能盘）之类的记录介质上记录由CMOS图像传感器302捕获的运动图像或静止图像。

操作单元307输出操作命令信号，用于在接收到用户的预定操作时，操作成像设备300的各种功能。电源供应单元308适当地供应作为CMOS图像传感器302、DSP电路303、帧存储器304、显示单元305、记录单元306和操作单元307的操作电源的各种电源到对应的单元。

除此而外，在图26中所示的成像设备300中，CMOS图像传感器302可以形成为一个芯片，或者为集成地封装成像单元和信号处理单元或光学单元并且具有成像功能的模块。

如上，虽然已经描述了根据涉及本公开的各种实施例及其改进示例的固态成像器件和具有固态成像器件的电子设备，本公开不限于上述各种实施例及其改进示例。例如，可以在能够充分抑制由第一晶体管组和第二晶体管组之间的布局结构的上述不对称性引起的光电二极管的输出特性的不利影响的范围中，设置共享像素单元部分的任何布局结构。更具体地，如果灵敏度差异例如接近0.1%或更小，则在实际使用时不存在问题，并且由此例如可以将共享像素单元部分的任何布局结构设置在使得灵敏度差异接近0.1%或更小的这种结构中。

除此而外，虽然在各种实施例及其改进示例中，已经描述了在共享像素单元部分中提供两个晶体管组的示例，但本公开不限于此，三个或更多个晶体管组可以提供在共享像素单元部分中。在那种情况下，栅极和/或源极/漏极的布局结构可以是在这少两个晶体管组之间对称的。

除此而外，如上所述，依赖于提供在光电二极管的光入射侧上的布线层的布局形式，从第一晶体管组与第二晶体管组之间布局结构的不对称性导致的问题可能出现在前照式CMOS图像传感器中。因此，根据上述各种实施例及其改进示例的共享像素单元部分的布局可以应用到使用像素共享技术的前照式CMOS图像传感器中，并且可以达到相同的效果。

除此而外，根据涉及本公开的各种实施例及其改进示例的共享像素单元部分的布局结构可以使当地应用到在共享像素单元部分中共享的各种晶体管被布置在多个晶体管组中的任何使用中。

除此而外，本公开可以具有以下结构。

（1）

一种固态成像器件，包括：多个光电转换单元；浮置扩散单元，其由多个光电转换单元共享并且将在多个光电转换单元的每一个中生成的电荷转换成电压信号；多个转移单元，其分别提供在多个光电转换单元中并且将在多个光电转换单元中生成的电荷转移到浮置扩散单元；第一晶体管组，其电连接到浮置扩散单元，并且包括以第一布局结构布置的栅极和源极/漏极；以及第二晶体管组，其电连接到浮置扩散单元，包括以与第一布局结构对称的第二布局结构布置的栅极和源极/漏极，并且提供在与第一晶体管组分开的区域中。

（2）

根据权利要求1的固态成像器件，其中响应于经由浮置扩散单元转换的电压信号进行相同操作的多个晶体管的栅极和源极/漏极提供在第一晶体管组和第二晶体管组之一中。

（3）

根据权利要求1的固态成像器件，其中响应于经由浮置扩散单元转换的电压信号进行相同操作的多个晶体管中的某些晶体管的栅极和源极/漏极提供在第一晶体管组中，而其余晶体管的栅极和源极/漏极提供在第二晶体管组中。

（4）

根据（2）或（3）的固态成像器件，其中进行相同操作的多个晶体管中的某些晶体管不起晶体管的作用。

（5）

根据权利要求1至（4）中的任何之一的固态成像器件，其中至少在第一晶体管组和第二晶体管组之一中提供虚栅极。

（6）

根据权利要求1的固态成像器件，其中响应于经由浮置扩散单元转换的电压信号进行不同操作的多个晶体管中的某些晶体管的栅极和源极/漏极提供在第一晶体管组中，而其余晶体管的栅极和源极/漏极提供在第二晶体管组中。

（7）

根据权利要求1至（6）中的任何之一的固态成像器件，进一步包括阱触点，其中所述阱触点形成在多个光电转换单元的形成区域的周围区域中不同于第一晶体管组和第二晶体管组的形成区域的区域中并且形成在从第一晶体管组至第二晶体管组的方向垂直于从所述阱触点至浮置扩散单元的方向的位置处。

（8）

根据权利要求1至（7）中的任何之一的固态成像器件，进一步包括提供在与多个光电转换单元的光照明侧相对的侧上的导线单元。

（9）

根据权利要求1的固态成像器件，其中放大晶体管分别提供在第一晶体管组和第二晶体管组中，并且第一晶体管组的放大晶体管和第二晶体管组的放大晶体管并联连接。

（10）

根据（9）的固态成像器件，其中仅仅在第一晶体管组和第二晶体管组之一中提供重置晶体管。

（11）

根据（9）的固态成像器件，其中分别在第一晶体管组和第二晶体管组中提供重置晶体管，并且第一晶体管组的重置晶体管和第二晶体管组的重置晶体管并联连接。

（12）

根据（10）的固态成像器件，其中在第一晶体管组和第二晶体管组中的另一组中提供选择晶体管。

（13）

根据（10）的固态成像器件，其中在第一晶体管组和第二晶体管组中的另一组中提供虚栅极。

（14）

根据权利要求1的固态成像器件，其中所述多个光电转换单元、所述浮置扩散单元和所述多个转移单元组成光接收单元，并且其中相应晶体管组的晶体管的布置和连接到晶体管的导线处于关于第一晶体管组和第二晶体管组中的光接收单元的中心线对称的关系。

（15）

一种电子设备，包括固态成像器件，其包括：多个光电转换单元；浮置扩散单元，其由多个光电转换单元共享并且将在多个光电转换单元的每一个中生成的电荷转换成电压信号；多个转移单元，其分别提供在多个光电转换单元中并且将在多个光电转换单元中生成的电荷转移到浮置扩散单元；第一晶体管组，其电连接到浮置扩散单元，并且包括以第一布局结构布置的栅极和源极/漏极；以及第二晶体管组，其电连接到浮置扩散单元，包括以与第一布局结构对称的第二布局结构布置的栅极和源极/漏极，并且提供在与第一晶体管组分开的区域中，并且该电子设备还包括信号处理电路，其对来自固态成像器件的输出信号进行预定处理。

本公开包含涉及于2011年8月22日在日本专利局提交的日本优先权专利申请JP2011-180142中以及于2012年6月28日在日本专利局提交的日本优先权专利申请JP 2012-145606中公开的主题有关的主题，它们的全部内容通过引用的方式合并在此。

本领域的技术人员应当理解，依赖于设计要求和其它因素，可以出现各种改进、组合、部分组合和变更，只要其落在所附权利要求书及其等效物的范围内。

Claims (15)

1.一种固态成像器件，包括：

多个光电转换单元；

浮置扩散单元，其由多个光电转换单元共享并且将在多个光电转换单元的每一个中生成的电荷转换成电压信号；

多个转移单元，其分别提供在多个光电转换单元中并且将在多个光电转换单元中生成的电荷转移到浮置扩散单元；

第一晶体管组，其电连接到浮置扩散单元，并且包括以第一布局结构布置的栅极和源极/漏极；以及

第二晶体管组，其电连接到浮置扩散单元，包括以与第一布局结构对称的第二布局结构布置的栅极和源极/漏极，并且提供在与第一晶体管组分开的区域中，其中

第一晶体管组中的栅极的面积总和与第二晶体管组中的栅极的面积总和相等。

2.根据权利要求1的固态成像器件，其中响应于经由浮置扩散单元转换的电压信号进行相同操作的多个晶体管的栅极和源极/漏极提供在第一晶体管组和第二晶体管组之一中。

3.根据权利要求1的固态成像器件，其中响应于经由浮置扩散单元转换的电压信号进行相同操作的多个晶体管中的某些晶体管的栅极和源极/漏极提供在第一晶体管组中，而其余晶体管的栅极和源极/漏极提供在第二晶体管组中。

4.根据权利要求2的固态成像器件，其中进行相同操作的多个晶体管中的某些晶体管不起晶体管的作用。

5.根据权利要求1的固态成像器件，其中至少在第一晶体管组和第二晶体管组之一中提供虚栅极。

6.根据权利要求1的固态成像器件，其中响应于经由浮置扩散单元转换的电压信号进行不同操作的多个晶体管中的某些晶体管的栅极和源极/漏极提供在第一晶体管组中，而其余晶体管的栅极和源极/漏极提供在第二晶体管组中。

7.根据权利要求1的固态成像器件，进一步包括阱触点，

其中所述阱触点形成在多个光电转换单元的形成区域的周围区域中不同于第一晶体管组和第二晶体管组的形成区域的区域中并且形成在从第一晶体管组至第二晶体管组的方向垂直于从所述阱触点至浮置扩散单元的方向的位置处。

8.根据权利要求1的固态成像器件，进一步包括：

导线单元，提供在与多个光电转换单元的光照明侧相对的侧上。

9.根据权利要求1的固态成像器件，其中放大晶体管分别提供在第一晶体管组和第二晶体管组中，并且第一晶体管组的放大晶体管和第二晶体管组的放大晶体管并联连接。

10.根据权利要求9的固态成像器件，其中仅仅在第一晶体管组和第二晶体管组之一中提供重置晶体管。

11.根据权利要求9的固态成像器件，其中分别在第一晶体管组和第二晶体管组中提供重置晶体管，并且第一晶体管组的重置晶体管和第二晶体管组的重置晶体管并联连接。

12.根据权利要求10的固态成像器件，其中在第一晶体管组和第二晶体管组中的另一组中提供选择晶体管。

13.根据权利要求10的固态成像器件，其中在第一晶体管组和第二晶体管组中的另一组中提供虚栅极。

14.根据权利要求1的固态成像器件，其中所述多个光电转换单元、所述浮置扩散单元和所述多个转移单元组成光接收单元，并且

其中相应晶体管组的晶体管的布置和连接到晶体管的导线处于关于第一晶体管组和第二晶体管组中的光接收单元的中心线对称的关系。

15.一种电子设备，包括：

固态成像器件，其包括：多个光电转换单元；浮置扩散单元，其由多个光电转换单元共享并且将在多个光电转换单元的每一个中生成的电荷转换成电压信号；多个转移单元，其分别提供在多个光电转换单元中并且将在多个光电转换单元中生成的电荷转移到浮置扩散单元；第一晶体管组，其电连接到浮置扩散单元，并且包括以第一布局结构布置的栅极和源极/漏极；以及第二晶体管组，其电连接到浮置扩散单元，包括以与第一布局结构对称的第二布局结构布置的栅极和源极/漏极，并且提供在与第一晶体管组分开的区域中，以及

信号处理电路，其对来自固态成像器件的输出信号进行预定处理，其中

第一晶体管组中的栅极的面积总和与第二晶体管组中的栅极的面积总和相等。