CN102845037B - 信号传输电路器件、半导体器件、检查半导体器件的方法和装置、信号传输器件以及使用信号传输器件的电机驱动装置 - Google Patents

Abstract

公开了配备有反馈信号传输单元（210）的信号传输电路器件（200），该反馈信号传输单元（210）将控制输出信号（Sout）作为反馈信号（Sf）反馈到输入侧电路（200A）。逻辑比较电路（212）通过在控制输入信号（Sin）与反馈信号（Sf）之间进行逻辑比较来检测在输入与输出之间的“失配”。当在输入与输出之间的状态是“失配”时，与控制输入信号（Sin）的电位（高电平或低电平）相对应，第一脉冲生成电路（202）或第二脉冲生成电路（204）输出第一校正信号（Sa1）或第二校正信号（Sa2），并将控制输出信号（Sout）校正成与控制输入信号（Sin）的电位相同的电位（高电平或低电平）。借助于这样的配置，可以自动校正输入与输出之间的失配。

Description

信号传输电路器件、半导体器件、检查半导体器件的方法和装置、信号传输器件以及使用信号传输器件的电机驱动装置

技术领域

公开在本说明书中的第一技术特征涉及经由隔离器传输控制输入信号的信号传输电路器件，尤其涉及具有将控制输出信号反馈到输入侧电路以便校正信号的信号传输电路器件。

另外，公开在本说明书中的第二技术特征涉及集成了线圈的半导体器件、以及检查半导体器件的方法和装置。

另外，公开在本说明书中的第三技术特征涉及使用变压器的信号传输器件以及使用信号传输器件的电机驱动装置。

背景技术

<第一背景技术>

传统上，在混合动力车、电动车、家用电器、工业设备和医疗设备的领域中，使用在传输信号的同时使用隔离器隔离输入端子与输出端子之间的直流电的信号传输电路器件。

图19例示了驱动安装在例如混合动力车中的电机的功率半导体的传统驱动电路器件以及用于驱动电路器件的信号传输电路器件。用于功率半导体的驱动电路器件100包括电子控制器件102、信号传输电路器件104、功率半导体106和电机108。

电子控制器件102生成经由功率半导体106控制安装在例如混合动力车中的电机108的控制输入信号。电子控制器件102对应于这一类技术领域中的发动机控制单元（ECU）。

信号传输电路器件104包括传输脉冲生成电路110、输入信号传输单元112和接收单元114。输入信号传输单元112包括作为隔离器隔离信号传输电路器件104的输入侧电路与输出侧电路之间的直流电的光耦合器或变压器（未示出）。

图20例示了公开在专利文献1的图1中的信号传输电路器件。信号传输电路器件120包括干扰滤波器122、边沿检测器124和126、反相器128、变压器130和132和触发器134。

变压器130具有初级绕组130A和次级绕组130B，变压器132具有初级绕组132A和次级绕组132B。初级绕组130A和132A与地电位A（GNDA）连接，而次级绕组130B和132B与与地电位A隔直的另一个地电位B（GNDB）连接。

另外，参考专利文献1的图8，传输电路802和地电位A（GNDA）被布置在第一基板804上，而起初级绕组作用的顶部线圈806A、接收电路810、起次级绕组作用的底部线圈806B和地电位B（GNDB）被布置在第二基板808上。因此，在专利文献1中公开了在IC芯片上形成包括变压器的隔离器的技术构思。

图21例示了标号发生了变化的公开在专利文献2的图7中的信号传输电路器件。

专利文献2公开了通过在输入侧电路中定期生成刷新脉冲校正控制输入信号与控制输出信号之间的失配的技术构思。

信号传输电路器件140包括施密特（Schmitt）触发反相器142和150、输入编码电路144、变压器164和输入信号解码电路148，并且进一步包括输入信号更新电路152和看门狗电路154。输入信号更新电路152定期生成刷新脉冲，以便更新控制输入信号。看门狗电路154检测电路器件中的异常状态，并控制控制输出信号的关闭等。

<第二背景技术>

图33是例示集成了线圈的半导体器件的传统例子的示意图。这个传统例子的半导体器件Y10包括线圈L1和焊盘Y11和Y12。注意，线圈L1的两端分别与焊盘Y11和Y12连接。

图34是说明半导体器件Y10的缺陷检查的示意图。用于半导体器件Y10的缺陷检查的检查装置Y20包括探针Y21和Y22、恒流源Y23和电压计Y24。注意，恒流源Y23的一端和电压计Y24的一端与探针Y21连接，而它们的另一侧与探针Y22连接。

传统上，在半导体器件Y10的缺陷检查中，使探针Y21和Y22分别与焊盘Y11和Y12接触，并将预定恒定电流I从恒流源Y23供应给线圈L1。然后，通过电压计Y24测量在线圈L1两端生成的电压（由线圈L1的串联电阻分量RL生成的电压降），以便检验线圈L1是否断了。具体地说，如果不能正常测量线圈L1两端的电压，则确定线圈L1断了，并将半导体器件Y10作为有缺陷产品摒弃掉。

注意，存在作为与集成了线圈的半导体器件有关的传统技术的例子的专利文献3。

<第三背景技术>

图43是例示信号传输器件的传统例子的电路方块图，以及图44是例示正常操作的例子的时序图。这个传统例子的信号传输器件100包括变压器驱动信号生成部分101、变压器102a和102b、比较器103a和103b和SR触发器104，在使用变压器102a和102b将初级侧电路的地电压GND1与次级侧电路的地电压GND2隔离的同时，实现初级侧电路与次级侧电路之间的信号传输。

变压器驱动信号生成部分101生成变压器驱动信号S10a和S20a，并且将它们分别输出到变压器102a和102b的初级侧绕组。注意，变压器驱动信号生成部分101将输入信号IN的上升沿用作触发，经由变压器驱动信号S10a生成一个脉冲，并将输入信号IN的下降沿用作触发，经由变压器驱动信号S20a生成一个脉冲。

变压器102a和102b在其次级侧绕组中分别生成与变压器驱动信号S10a和S20a相对应的感应信号S10b和S20b。

比较器103a和103b分别将感应信号S10b和S20b与预定阈电压相比较，生成比较信号S10c和S20c，因此将信号分别输出到SR触发器104的设置输入端子（S）和复位输入端子（R）。

SR触发器104将比较信号S10c的上升沿用作触发以将输出信号OUT设置成高电平，并且将比较信号S20c的下降沿用作触发以将输出信号OUT设置成低电平。

因此，如果进行正常信号传输操作，则来自SR触发器104的输出信号OUT变成与输入变压器驱动信号生成部分101的输入信号IN相同的信号。

注意，存在作为与上述有关的传统技术的例子的专利文献1。

现有技术文献

专利文献

专利文献1：U.S.专利第7，075，329号；

专利文献2：JP-A-2007-123650；

专利文献3：JP-A-2001-85248。

发明内容

本发明要解决的问题

<第一技术特征要解决的第一问题>

但是，例示在图19和20中的信号传输电路器件沿着一个方向将输入到输入侧电路中的信号发送给输出侧电路，没有手段来避免像在例如输入信号传输单元中生成的噪声引起的输入信号与输出信号之间的失配那样的异常状态。

专利文献2公开了通过生成刷新脉冲每隔预定间隔更新控制输出信号的技术构思，但未提出通过直接将控制输出信号与控制输入信号相比较，避免输入信号与输出信号之间的失配的任何技术构思。在例示在专利文献2中的信号传输电路器件中，为了提高抗噪声特性，有必要提高刷新脉冲的频率。其结果是，可能在稳定性或功耗方面出现功能失常。

本发明克服了这样的功能失常，本发明的目的是提供当由于未正确地将控制输入信号发送成控制输出信号的某种问题出现异常状态时，根据异常状态的检测校正控制输出信号的信号传输电路器件。

<第二技术特征要解决的第二问题>

这里，在例示在图33和34中的半导体器件Y10的缺陷检查中，电压计Y24获得的检测电压Vdet的电压值通过如下方程（1）表达：

Vdet=I×（RL+Rx+Ry）......（1）

注意，在上面的方程（1）中，变量Rx表示使探针Y21与焊盘Y11接触时的接触电阻分量，变量Ry表示使探针Y22与焊盘Y12接触时的接触电阻分量。

从上面的方程（1）中可以了解到，检测电压Vdet不仅受线圈L1的串联电阻分量RL影响，而且受探针Y21和Y22的接触电阻分量Rx和Ry影响。尤其，线圈L1的串联电阻分量RL是与探针Y21和Y22的接触电阻分量Rx和Ry差别不大的极小电阻分量（几欧姆到几十欧姆）。因此，在半导体器件Y10的缺陷检查中，极难正确测量串联电阻分量RL来检测线圈L1的异常阻值。

因此，即使线圈L1存在异常阻值（例如，绕组之间的部分短路），只要线圈L1不断，就不能将上述传统半导体器件Y10作为有缺陷产品摒弃掉，因此可能流入市场中。

鉴于上述问题，本发明的目的是提供可以检查线圈的异常阻值的半导体器件及其检查方法。

<第三技术特征要解决的第三问题>

但是，例示在图43中的上述传统例子的信号传输器件100存在如果在次级侧电路的地电压GND2变化的情况下，在变压器102a和102b的次级侧绕组中感应信号S10b和S20b的至少一个产生噪声，则在比较信号S10c和S20c中产生错误脉冲，致使输出信号OUT变成非有意逻辑电平的问题。

例如，图45A例示了当输入信号IN是低电平时，在感应信号S10b中产生噪声，在比较信号S10c中引起错误脉冲，因此输出信号OUT非有意地变成高电平的方式。另外，图45B例示了当输入信号IN是高电平时，在感应信号S10b中产生噪声，在比较信号S10c中引起错误脉冲，因此输出信号OUT非有意地变成低电平的方式。

另外，如果变压器102a和102b被布置成彼此接近，则在感应信号S10b和S20b两者中产生相同噪声。在这种情况下，输出信号OUT也可能变成非有意逻辑电平。

例如，假设SR触发器104具有在比较信号S10c和S20c两者都是高电平的时候，使输出信号OUT保持在前逻辑电平上的结构。如果采用这样的结构，当在感应信号S10b和S20b两者中产生相同噪声时，只要比较信号S10c和S20c同时上升到高电平和同时下降到低电平，则输出信号OUT不会变成非有意逻辑电平。

但是，实际上，由于比较器103a和103b之间的响应速度的差异，在比较信号S10c和S20c之间存在逻辑变化定时的差异。如果其中之一上升到高电平或下降到低电平比另一个早，则输出信号OUT可能变成非有意逻辑电平。

例如，图46A例示了当输入信号IN是低电平时，在感应信号S10b和S20b两者中产生噪声，其结果是，比较信号S10c和S20c同时上升到高电平，但比较信号S20c比另一个早地下降到低电平，使得输出信号OUT非有意地变成高电平的方式。另外，图46B例示了当输入信号IN是高电平时，在感应信号S10b和S20b两者中产生噪声，其结果是，比较信号S10c和S20c同时上升到高电平，但比较信号S10c比另一个早地下降到低电平，使得输出信号OUT非有意地变成低电平的方式。

鉴于本发明的发明人发现的上述问题，本发明的目的是提供抗噪声的信号传输器件以及使用它的电机驱动装置。

解决问题的手段

<解决第一问题的手段>

在本说明书中，“恢复”指的是重构信号的原始形式和位置（相位）。例如，在控制输出信号的例子中，将输入到输入端子中的控制输入信号转换或整形成任何类型和形式的信号以便到达输出端子，但当从输出端子输出时，使控制输出信号变回到原始控制输入信号的形式和位置（相位）。这种操作被称为“恢复”。

另外，在本说明书中，“等效”指的是信号形式和信号位置（相位）在预定范围之内，使得在电路功能方面不会发生障碍。

另外，在本说明书中，“输入侧电路”和“输出侧电路”分别指的是向其输入信号的电路部分和从其输出信号的电路部分。在本说明书中，“输入侧电路”与“输出侧电路”之间的边界是布置成跨接“输入侧电路”和“输出侧电路”、后面所述的输入信号传输单元或反馈信号传输单元。

另外，在本说明书中，“隔直”指的是不用导体连接要隔离的对象。

另外，在本说明书中，“第一电位”和“第二电位”指的是长方形信号的高电平或低电平，将每个信号中的高电平和低电平的电压值设置成取决于电路结构的预定值。当然，第一电位或第二电位的电压值对于每个信号可能不同。在本说明书中，在描述时假设“第一电位”是高电平而“第二电位”是低电平，但当然，可以构建“第一电位”是低电平而“第二电位”是高电平的信号传输电路器件。

另外，在本说明书中，“第一组合”指的是控制输入信号与后面所述的反馈信号之间的比较结果“失配”，并且控制输入信号是第一电位的组合。“第二组合”指的是控制输入信号与反馈信号之间的比较结果“失配”和控制输入信号是第二电位的组合。

另外，在本说明书中，“输出信号校正功能”指的是当控制输出信号的电位（第一电位或第二电位）与控制输入信号“失配”时，使控制输出信号的电位与控制输入信号的电位“匹配”的功能。

本发明提供了在输入侧电路与输出侧电路之间传输信号的信号传输电路器件，其包括：

（a）第一脉冲生成电路，其接收输入到输入侧电路的控制输入信号并输出第一校正信号；

（b）第二脉冲生成电路，其接收控制输入信号并输出第二校正信号；

（c）输入信号传输单元，其接收第一校正信号和第二校正信号，并将来自输入侧电路的信号发送到输出侧电路；

（d）输入信号恢复电路，其接收所述输入信号传输单元的输出信号，并输出与控制输入信号等效的控制输出信号；

（e）反馈信号传输单元，其接收控制输出信号，将来自输出侧电路的信号发送到输入侧电路，并输出反馈信号；以及

（f）逻辑比较电路，其接收控制输入信号和反馈信号，进行控制输入信号与反馈信号之间的逻辑比较，并输出逻辑比较信号，其中，

（g）所述第一脉冲生成电路与控制输入信号一起接收逻辑比较信号，并当控制输入信号和逻辑比较信号成为第一组合时，输出第一校正信号，以及

所述第二脉冲生成电路与控制输入信号一起接收逻辑比较信号，并当控制输入信号和逻辑比较信号成为不同于第一组合的第二组合时，输出第二校正信号（结构1-1）。

具有上述结构的信号传输电路器件包括将控制输出信号反馈到输入侧电路的反馈信号传输单元和在反馈信号与控制输入信号之间进行逻辑比较的逻辑比较电路。第一脉冲生成电路和第二脉冲生成电路根据控制输入信号和逻辑比较电路的逻辑比较结果适当地输出校正信号。因此，即使发生控制输入信号与控制输出信号之间的“失配”，也可以及时校正控制输出信号，以便使控制输入信号和控制输出信号“匹配”。

在本发明中，输入信号传输单元和反馈信号传输单元的每一个都包括至少一个隔离器（结构1-2）。

具有上述结构的信号传输电路器件可以在具有不同地电位的两个方块之间进行信号传输，因为输入侧电路和输出侧电路被隔离器隔直。

在本发明中，隔离器是变压器（结构1-3）。

具有上述结构的信号传输电路器件可以在输入侧电路与输出侧电路之间隔直，并且还可以在信号传输中具有很小延迟地进行高频信号的精确信号传输。

在本发明中，输入侧电路、输出侧电路和变压器在不同半导体基板上形成，但在一个封装中构成（结构1-4）。

在本发明中，输入侧电路和输出侧电路分别在不同半导体基板上形成，但变压器可以在与输入侧电路或输出侧电路相同的基板上形成（结构1-5）。

在本发明中，将变压器的初级绕组和次级绕组与不同地电位连接（结构1-6）。

在本发明中，隔离器可以是光耦合器（结构1-7）。

在本发明中，输入信号恢复电路由RS触发器构成（结构1-8）。

具有上述结构的信号传输电路器件即使连续地将信号输入到设置端子或复位端子中，也不会功能失常地输出与控制输入信号等效的控制输出信号，因为将输入信号传输单元从输入侧电路发送到输出侧电路的信号分别供应给RS触发器的设置端子和复位端子。

在本发明中，反馈信号传输单元包括与控制输出信号同步地生成含有连续脉冲的反馈脉冲的反馈脉冲生成电路和进行反馈脉冲的波形整形的波形整形电路（结构1-9）。

具有上述结构的信号传输电路器件可以将反馈信号传输单元中的隔离器的数目减少到一个，并且可以进一步提高反馈信号传输单元的抗噪声特性。

在本发明中，波形整形电路包括通过反馈脉冲接通和断开的开关晶体管、与开关晶体管协作生成不同于反馈脉冲的整形反馈信号的电流源和电容器和接收整形反馈信号和生成不同于整形反馈信号的反馈信号的比较器（结构1-10）。

具有上述结构的信号传输电路器件可以利用相对简单的结构进行反馈脉冲的波形整形。

在本发明中，逻辑比较电路包括异或（XOR）电路（结构1-11）。

具有上述结构的信号传输电路器件可以简化逻辑比较电路的结构。

在本发明中，可以采用以下结构，第一校正信号和第二校正信号是含有连续脉冲的信号，第一脉冲生成电路在控制输入信号和逻辑比较信号是第一组合的间隔中输出含有连续脉冲的第一校正信号，而第二脉冲生成电路在控制输入信号和逻辑比较信号是第二组合的间隔中输出含有连续脉冲的第二校正信号（结构1-12）。

具有上述结构的信号传输电路器件可以提高信号传输电路器件的可靠性，因为第一脉冲生成电路和第二脉冲生成电路在输入和输出“失配”的间隔中生成连续脉冲，以便在输入与输出之间的失配消失之前连续生成脉冲。

在本发明中，可以采用反馈信号传输单元包括检测控制输出信号的上升沿，以便生成第一反馈脉冲的第一输出边沿检测电路、检测控制输出信号的下降沿，以便生成第二反馈脉冲的第二输出边沿检测电路和在设置端子和复位端子上分别接收第一反馈脉冲和第二反馈脉冲的RS触发器的结构（结构1-13）。

具有上述结构的信号传输电路器件可以大大缩短反馈信号相对应控制输出信号的延迟。

在本发明中，可以采用反馈信号传输单元包括检测控制输出信号的上升沿和下降沿，以便生成反馈脉冲的输出边沿检测电路和在时钟端子上接收反馈脉冲的D触发器的结构（结构1-14）。

具有上述结构的信号传输电路器件可以大大缩短反馈信号相对应控制输出信号的延迟，并且可以进一步减少反馈信号传输单元中的隔离器的数目。

在本发明中，输入信号恢复电路可以由D触发器构成（结构1-15）。

具有上述结构的信号传输电路器件可以将输入到输入信号恢复电路中的信号的数目减少到一个，并且与RS触发器用于输入信号恢复电路的情况相比，可以减少反馈信号传输单元中的隔离器的数目。

在本发明中，可以采用信号传输电路器件进一步包括检测控制输入信号的上升沿以便生成第一输入脉冲的第一边沿检测电路和检测控制输入信号的下降沿以便生成第二输入脉冲的第二边沿检测电路，以及输入信号传输单元与第一校正信号和第二校正信号一起接收第一输入脉冲和第二输入脉冲的结构（结构1-16）。

在具有上述结构的信号传输电路器件中，输入信号传输单元与第一校正信号和第二校正信号一起接收第一输入脉冲和第二输入脉冲，并将信号发送给输入信号恢复电路。因此，可以在根据第一输入脉冲和第二输入脉冲的控制输出信号上及时反映控制输入信号的电位变化。因此，使控制输出信号不受反馈信号相对于控制输入信号的延迟影响，并且在保持根据第一脉冲生成电路和第二脉冲生成电路的输出信号校正功能的同时，可以大大缩短控制输入信号的最小输入脉冲宽度。

在本发明中，输入信号传输单元包括在第一校正信号与第一输入脉冲之间进行逻辑OR处理的第一逻辑OR电路，和在第二校正信号与第二输入脉冲之间进行逻辑OR处理的第二逻辑OR电路，以及输入信号恢复电路可以由在设置端子上接收第一逻辑OR电路的输出信号和在复位端子上接收第二逻辑OR电路的输出信号的RS触发器构成（结构1-17）。

在本发明中，将第一逻辑OR电路和第二逻辑OR电路布置在输入侧电路中（结构1-18）。

具有上述结构的信号传输电路器件可以通过进行信号之间的逻辑OR处理减少输入信号传输单元中的隔离器的数目。另外，第一校正信号和第一输入脉冲以及第二校正信号和第二输入脉冲具有相互补充关系，以便可以进一步提高信号传输电路器件的抗噪声特性。

在本发明中，输入信号传输单元包括在第一校正信号、第二校正信号、第一输入脉冲和第二输入脉冲之间进行逻辑OR处理的逻辑OR电路，以及输入信号恢复电路可以由在时钟端子上接收逻辑OR电路的输出信号的D触发器构成（结构1-19）。

在本发明中，将逻辑OR电路布置在输入侧电路中（结构1-20）。

具有上述结构的信号传输电路器件可以减少输入信号传输单元中的隔离器的数目，并且可以缩小信号传输电路器件的尺寸。

本发明的另一种信号传输电路器件包括：

（a）第一逻辑AND电路，其接收输入到输入侧电路中的控制输入信号并输出第一校正信号；

（b）第二逻辑AND电路，其接收控制输入信号的反相信号并输出第二校正信号；

（c）输入信号传输单元，其接收第一校正信号和第二校正信号，并将来自输入侧电路的信号发送到输出侧电路；

（d）输入信号恢复电路，其接收所述输入信号传输单元的输出信号，并输出与控制输入信号等效的控制输出信号；

（e）反馈信号传输单元，其接收控制输出信号，将来自输出侧电路的信号发送到输入侧电路，并输出反馈信号；

（f）逻辑比较电路，其接收控制输入信号和反馈信号，进行控制输入信号与反馈信号之间的逻辑比较，并输出逻辑比较信号；以及

（g）比较脉冲生成电路，其接收逻辑比较信号，并与逻辑比较信号同步地输出逻辑比较脉冲信号，其中，

（h）所述第一逻辑AND电路与控制输入信号一起接收逻辑比较脉冲信号，以及所述第二逻辑AND电路与控制输入信号的反相信号一起接收逻辑比较脉冲信号（结构1-21）。

本发明的又一种信号传输电路器件包括：

（a）第一边沿检测电路，其检测输入到输入侧电路中的控制输入信号的上升沿，以便生成第一输入脉冲；

（b）第二边沿检测电路，其检测控制输入信号的下降沿，以便生成第二输入脉冲；

（c）信号组合电路，其接收控制输入信号、第一输入脉冲和第二输入脉冲，并且在接收到第一输入脉冲或第二输入脉冲的定时输出设置信号或复位信号；

（d）输入信号传输单元，其接收设置信号和复位信号，并将来自输入侧电路的信号发送到输出侧电路；

（e）输入信号恢复电路，其接收所述输入信号传输单元的输出信号，并输出与控制输入信号等效的控制输出信号；

（f）反馈信号传输单元，其接收控制输出信号，将来自输出侧电路的信号发送到输入侧电路，并输出反馈信号；

（g）逻辑比较电路，其接收控制输入信号和反馈信号，进行控制输入信号与反馈信号之间的逻辑比较，并输出逻辑比较信号；以及

（h）比较脉冲生成电路，其接收逻辑比较信号，并与逻辑比较信号同步地输出逻辑比较脉冲信号，其中，

（i）所述信号组合电路与控制输入信号、第一输入脉冲和第二输入脉冲一起接收逻辑比较脉冲信号，并且在接收到逻辑比较脉冲信号的定时也输出设置信号或复位信号（结构1-22）。

在本发明中，信号组合电路可以包括：

（a）逻辑OR电路，其接收第一输入脉冲、第二输入脉冲和逻辑比较脉冲信号；

（b）第一逻辑AND电路，其接收控制输入信号和逻辑OR电路的输出信号，并输出设置信号；以及

（c）第二逻辑AND电路，其接收控制输入信号的反相信号和逻辑OR电路的输出信号，并输出复位信号（结构1-23）。

另外，在具有上述结构1-21或1-22的信号传输电路器件中，优选的是输入信号传输单元和反馈信号传输单元的每一个都含有至少一种变压器结构（结构1-24）。

另外，在具有上述结构1-21或1-22的信号传输电路器件中，优选的是输入信号恢复单元由RS触发器构成（结构1-25）。

另外，在具有上述结构1-21或1-22的信号传输电路器件中，优选的是反馈信号传输单元包括与控制输出信号同步地生成含有连续脉冲的反馈脉冲的反馈脉冲生成电路和进行反馈脉冲的波形整形的波形整形电路（结构1-26）。

<解决第二问题的手段>

为了达到上述目的，按照本发明的半导体器件提供了集成了线圈，将第一电流供应焊盘和第一电压测量焊盘与线圈的一端连接，并将第二电流供应焊盘和第二电压测量焊盘与线圈的另一端连接的半导体器件（结构2-1）。

注意，在具有上述结构2-1的半导体器件中，优选的是第一电流供应焊盘和第一电压测量焊盘集成地形成具有使第一电流供应探针和第一电压测量探针能够同时接触的面积的第一公用焊盘，以及第二电流供应焊盘和第二电压测量焊盘集成地形成具有使第二电流供应探针和第二电压测量探针能够同时接触的面积的第二公用焊盘（结构2-2）。

另外，优选的是检查上述结构2-1或2-2的半导体器件的检查方法包括在第一电流供应焊盘与第二电流供应焊盘之间供应预定恒定电流的步骤；以及测量在第一电压测量焊盘与第二电压测量焊盘之间生成的电压的步骤（结构2-3）。

另外，优选的是检查上述结构2-1或2-2的半导体器件的检查装置包括与第一电流供应焊盘接触的第一电流供应探针；与第一电压测量焊盘接触的第一电压测量探针；与第二电流供应焊盘接触的第二电流供应探针；与第二电压测量焊盘接触的第二电压测量探针；在第一电流供应探针与第二电流供应探针之间供应预定恒定电流的恒流源；以及测量在第一电压测量探针与第二电压测量探针之间生成的电压的电压计（结构2-4）。

<解决第三问题的手段>

为了达到上述目的，按照本发明的信号传输器件包括变压器驱动信号生成部分，其响应从第一逻辑电平变化到第二逻辑电平的输入信号的脉冲边沿，生成第一变压器驱动信号中的（N+a）个脉冲（这里，N≥2和a≥0），并响应从第二逻辑电平变化到第一逻辑电平的输入信号的脉冲边沿，生成第二变压器驱动信号中的（N+a）个脉冲；第一变压器，其响应输入到初级侧绕组中的第一变压器驱动信号，在次级侧绕组中生成第一感应信号；第二变压器，其响应输入到初级侧绕组中的第二变压器驱动信号，在次级侧绕组中生成第二感应信号；第一比较器，其将第一感应信号与预定阈电压相比较，以便生成第一比较信号；第二比较器，其将第二感应信号与预定阈电压相比较，以便生成第二比较信号；第一脉冲检测部分，其检测在第一比较信号中生成的N个脉冲，以便生成第一检测信号中的脉冲；第二脉冲检测部分，其检测在第二比较信号中生成的N个脉冲，以便生成第二检测信号中的脉冲；以及SR触发器，其响应在第一检测信号中生成的脉冲，使输出信号从第一逻辑电平变化到第二逻辑电平，以及响应在第二检测信号中生成的脉冲，使输出信号从第二逻辑电平变化到第一逻辑电平（结构3-1）。

注意，在具有上述结构3-1的信号传输器件中，优选的是第一脉冲检测部分是计数在第一比较信号中生成的脉冲的数目的计数器，当计数器的计数值达到N时，生成第一检测信号中的脉冲，以及第二脉冲检测部分是计数在第二比较信号中生成的脉冲的数目的计数器，当计数器的计数值达到N时，生成第二检测信号中的脉冲（结构3-2）。

另外，在具有结构3-2的信号传输器件中，优选的是第一脉冲检测部分的计数值通过在第二比较信号中生成的脉冲复位，以及第二脉冲检测部分的计数值通过在第一比较信号中生成的脉冲复位（结构3-3）。

另外，在具有结构3-3的信号传输器件中，优选的是变压器驱动信号生成部分包括脉冲生成部分，其生成具有预定频率的脉冲信号；计数器，其计数脉冲信号的脉冲的数目，以及当计数器的计数值达到N+a时，停止驱动所述脉冲生成部分；边沿检测部分，其开始驱动所述脉冲生成部分，以及当检测到输入信号的脉冲边沿时，使计数器的计数值复位；以及脉冲分配部分，其响应输入信号，将脉冲信号分配成第一变压器驱动信号和第二变压器驱动信号之一（结构3-4）。

另外，在具有上述结构3-4的信号传输器件中，优选的是在边沿检测部分在经过预定时间之前检测到输入信号的脉冲边沿之后，脉冲生成部分不生成脉冲信号（结构3-5）。

另外，优选的是按照本发明的信号传输器件包括变压器驱动信号生成部分，其响应输入信号的脉冲边沿，生成变压器驱动信号中的（N+a）个脉冲（这里，N≥2和a≥0）；变压器，其响应输入到初级侧绕组中的变压器驱动信号，在次级侧绕组中生成感应信号；比较器，其通过将感应信号与预定阈电压相比较生成比较信号；以及脉冲检测部分，其检测在比较信号中生成的N个脉冲，以便生成输出信号中的脉冲（结构3-6）。

另外，按照本发明的电机驱动装置包括使用输出信号进行电机的驱动控制、具有结构3-1到3-6的任何一种结构的信号传输器件（结构3-7）。

发明效果

<第一技术特征的效果>

本发明的信号传输电路器件包括反馈控制输出信号的反馈信号传输单元、进行控制输入信号与反馈信号之间的逻辑比较的逻辑比较电路、输出第一校正信号的第一脉冲生成电路和输出第二校正信号的第二脉冲生成电路。因此，可以检测控制输入信号与控制输出信号之间的失配并及时校正控制输出信号。另外，只有当输入信号和输出信号失配时第一脉冲生成电路和第二脉冲生成电路才输出校正信号。因此，可以进行低功耗的操作。

另外，如果本发明的结构进一步包括检测控制输入信号的上升沿以便生成第一输入脉冲的第一边沿检测电路，和检测控制输入信号的下降沿以便生成第二输入脉冲的第二边沿检测电路，则可以在控制输出信号上及时反映控制输入信号的电位变化，从而可以不受反馈信号相对于控制输入信号的延迟影响地大大缩短控制输入信号的最小输入脉冲宽度。

<第二技术特征的效果>

按照本发明的半导体器件及其检查方法可以检查线圈的异常阻值。

<第三技术特征的效果>

按照本发明，可以提供几乎不受噪声影响的信号传输器件和使用它的电机驱动装置。

附图说明

图1是例示按照本发明第一实施例的信号传输电路器件的图形；

图2是例示按照本发明第二实施例的信号传输电路器件的图形；

图3例示了本发明第二实施例（图2）的一个变形例；

图4是例示本发明第二实施例（图2）的各个部分的脉冲信号的时序图；

图5是例示按照本发明的波形整形电路的具体电路结构的图形；

图6是例示在图5中的波形整形电路的各个部分的时序图；

图7是例示在本发明的第二实施例（图2）中输入具有小脉冲宽度的信号时各个部分的脉冲信号的时序图；

图8是例示按照本发明第三实施例的信号传输电路器件的图形；

图9例示了本发明第三实施例（图8）的一个变形例；

图10例示了本发明第三实施例（图8）的另一个变形例；

图11是例示本发明第三实施例（图8）的各个部分的脉冲信号的时序图；

图12是例示按照本发明第四实施例的信号传输电路器件的图形；

图13是本发明第四实施例（图12）的一个变形例；

图14是本发明第四实施例（图12）的另一个变形例；

图15是本发明第四实施例（图12）的又一个变形例；

图16是本发明第四实施例（图12）的再一个变形例；

图17是例示本发明第四实施例（图12）的各个部分的脉冲信号的时序图；

图18是例示在本发明的第四实施例（图12）中输入具有小脉冲宽度的信号时各个部分的脉冲信号的时序图；

图19是按照传统功率半导体的驱动电路器件的图形；

图20是例示一个传统信号传输电路器件的图形；

图21是例示另一个传统信号传输电路器件的图形；

图22是例示按照本发明的半导体器件的第一实施例的示意图；

图23是说明半导体器件X10A的缺陷检查的示意图；

图24是例示按照本发明的半导体器件的第二实施例的示意图；

图25是说明半导体器件X10B的缺陷检查的示意图；

图26是例示使用按照本发明的半导体器件的电机驱动装置的结构例子的方块图；

图27是经由变压器31～34的发送和接收电路部分的详细图；

图28是例示封装中的端子布局和芯片排列的例子的示意图；

图29是示出外部端子的表格；

图30是开关控制器件1的电特性表；

图31是例示变压器31～34的布局例子的示意图；

图32是例示变压器31的垂直结构的芯片剖视图；

图33是例示集成了线圈的半导体器件的传统例子的示意图；

图34是说明半导体器件Y10的缺陷检查的示意图；

图35是例示按照本发明的信号传输器件的第一实施例的电路方块图；

图36是例示噪声消除操作的例子的时序图；

图37是例示按照本发明的信号传输器件的第二实施例的电路方块图；

图38是例示变压器驱动信号的第一生成操作的时序图；

图39是例示噪声消除操作的例子的时序图；

图40A是说明造成输出抖动的原因的时序图；

图40B是说明造成输出抖动的原因的时序图；

图41是例示变压器驱动信号的第二生成操作的时序图；

图42A是说明消除输出抖动的原因的时序图；

图42B是说明消除输出抖动的原因的时序图；

图43是例示信号传输器件的传统例子的电路方块图；

图44是例示正常工作的例子的时序图；

图45A是例示异常工作的例子的时序图；

图45B是例示异常工作的例子的时序图；

图46A是例示异常工作的例子的时序图；以及

图46B是例示异常工作的例子的时序图。

具体实施方式

<第一技术特征>

（第一实施例）

图1例示了按照第一实施例的信号传输电路器件。信号传输电路器件200包括输入端子201、第一脉冲生成电路202、第二脉冲生成电路204、输入信号传输单元206、输入信号恢复电路208、输出端子219、反馈信号传输单元210和逻辑比较电路212。

可以在输入信号传输单元206和反馈信号传输单元210的边界上将信号传输电路器件200划分成输入侧电路200A和输出侧电路200B。另外，将输入信号传输单元206和反馈信号传输单元210被布置以跨接输入侧电路200A和输出侧电路200B。输入信号传输单元206和反馈信号传输单元210的每一个都含有隔离器，以便在输入侧电路200A与输出侧电路200B之间隔直。

作为隔离器，通常使用光耦合器或变压器。近年来，作为隔离器，使用了在IC芯片上形成线圈的变压器，线圈用作变压器的初级绕组和次级绕组。可以使用光耦合器和变压器的任一种构成本发明的实施例。

但是，为了避免由隔离器之间的特性差异引起的功能失常，优选的是将相同类型的元件用于输入信号传输单元206中的隔离器和反馈信号传输单元210中的隔离器。换句话说，如果将变压器用作输入信号传输单元206中的隔离器，则也应该将变压器用在反馈信号传输单元210中。

当变压器用作隔离器时，输入侧电路200A、变压器和输出侧电路200B可以在不同半导体基板上形成。可替代的是，可以在不同半导体基板上形成输入侧电路200A和输出侧电路200B，在与输入侧电路200A或输出侧电路200B相同的基板上形成变压器。这同样适用于本说明书中的其它例子。

将输入到输入端子201中的控制输入信号Sin发送给第一脉冲生成电路202和第二脉冲生成电路204。通常，将长方形脉冲信号用作控制输入信号Sin。

第一脉冲生成电路202和第二脉冲生成电路204被构造成接收控制输入信号Sin以及作为上面所述的逻辑比较电路212的输出的逻辑比较信号Sc，并且当控制输入信号Sin和逻辑比较信号Sc成为第一组合或第二组合时，输出校正控制输出信号Sout的第一校正信号Sa1或第二校正信号Sa2。

逻辑比较电路212进行控制输入信号Sin与反馈信号Sf之间的逻辑比较，并输出逻辑比较的结果作为逻辑比较信号Sc。反馈信号Sf是反馈信号传输单元210将控制输出信号Sout反馈到输入侧电路200A时获得的信号。

逻辑比较信号Sc是，例如，当控制输入信号Sin是第一电位（例如，高电平）和反馈信号Sf是第一电位时，或当控制输入信号Sin是第二电位（例如，低电平）和反馈信号Sf是第二电位时，变成指示控制输入信号Sin与反馈信号Sf之间的逻辑比较结果“匹配”的第二电位，而当控制输入信号Sin是第一电位而反馈信号Sf是第二电位时，或当控制输入信号Sin是第二电位而反馈信号Sf是第一电位时，变成指示控制输入信号Sin和反馈信号Sf“失配”的第一电位的信号。

当控制输入信号Sin和逻辑比较信号Sc的组合成为第一组合时，第一脉冲生成电路202输出第一校正信号Sa1。第一组合指的是逻辑比较电路212的逻辑比较结果“失配”和控制输入信号Sin是第一电位的组合。换句话说，第一校正信号Sa1是当输入和输出“失配”和控制输入信号Sin是第一电位时，将后面所述的控制输出信号Sout校正成第一电位的信号。

当控制输入信号Sin和逻辑比较信号Sc的组合成为不同于第一组合的第二组合时，第二脉冲生成电路204输出第二校正信号Sa2。第二组合指的是逻辑比较电路212的逻辑比较结果“失配”和控制输入信号Sin是第二电位的组合。换句话说，第二校正信号Sa2是当输入和输出“失配”和控制输入信号Sin是第二电位时，将后面所述的控制输出信号Sout校正成第二电位的信号。

第一脉冲生成电路202和第二脉冲生成电路204根据控制输入信号Sin的电位变化，输出响应输入和输出之间的失配的校正信号，以便改变后面所述的控制输出信号Sout。并且，在由于某种异常状态，在控制输入信号Sin与控制输出信号Sout之间发生失配的情况下，第一脉冲生成电路202和第二脉冲生成电路204也类似地输出校正信号，以便消除输入和输出之间的失配。

将第一校正信号Sa1和第二校正信号Sa2通过输入信号传输单元206发送到输入侧电路200B，并且发送给输入侧电路200B中的输入信号恢复电路208。

输入信号恢复电路208接收通过输入信号传输单元206发送的第一校正信号Sa1和第二校正信号Sa2，并根据该信号，将与控制输入信号Sin等效的控制输出信号Sout输出到输出端子219。

输入信号恢复电路208可以由，例如，D触发器或RS触发器构成。

还将控制输出信号Sout进一步发送给反馈信号传输单元210。反馈信号传输单元210将来自输出侧电路200B的信号发送到输入侧电路200A，并输出输入侧电路200A中的反馈信号Sf。将反馈信号Sf发送给逻辑比较电路212，并与控制输入信号Sin作逻辑比较。

逻辑比较电路212可以使用，例如，XOR电路构成。这同样适用于本说明书中的其它例子。

为了降低伴随着信号传输的功耗，优选的是反馈信号传输单元210将输出侧电路200B中的控制输出信号Sout转换成具有小脉冲宽度的信号，将来自输出侧电路200B的信号发送给输入侧电路200A，然后对输入侧电路200A中与控制输出信号Sout等效的反馈信号Sf进行恢复。这同样适用于本说明书中的其它例子。

通过上述的一系列信号路径，使控制输出信号Sout保持在总是与控制输入信号Sin匹配的状态下。换句话说，第一脉冲生成电路202和第二脉冲生成电路204具有包括在控制输出信号Sout上反映控制输入信号Sin的电位变化的功能和消除由电路中的异常状态引起的输入与输出之间的失配的功能的两种功能。

（第二实施例）

图2例示了按照第二实施例的信号传输电路器件。显示在图2中的是将图1的一部分例示成具体电路的图形。

信号传输电路器件220包括输入端子221、第一脉冲生成电路222、第二脉冲生成电路224、第一变压器226、第二变压器228、RS触发器230、输出端子249、反馈脉冲生成电路232、第三变压器234、波形整形电路236和逻辑比较电路238。

将来自输入侧电路220A的信号发送给输出侧电路220B的输入信号传输单元220C由第一变压器226和第二变压器228构成。将来自输出侧电路220B的信号发送给输入侧电路220A的反馈信号传输单元220D由反馈脉冲生成电路232、第三变压器234和波形整形电路236构成。

将输入到输入端子221中的控制输入信号Sin发送给第一脉冲生成电路222和第二脉冲生成电路224。

当控制输入信号Sin和后面所述的逻辑比较信号Sc两者成为第一组合（例如，两个信号是第一电位）时，第一脉冲生成电路222输出第一校正信号Sa1。换句话说，第一校正信号Sa1是当逻辑比较电路238中控制输入信号Sin与反馈信号Sf之间的逻辑比较结果“失配”和控制输入信号Sin是第一电位时，将控制输出信号Sout校正成第一电位的信号。

当控制输入信号Sin和后面所述的逻辑比较信号Sc成为不同于第一组合的第二组合（例如，控制输入信号Sin是第二电位，而逻辑比较信号Sc是第一电位）时，第二脉冲生成电路224输出第二校正信号Sa2。换句话说，第二校正信号Sa2是当逻辑比较电路238中控制输入信号Sin与反馈信号Sf之间的逻辑比较结果“失配”和控制输入信号Sin是第二电位时，将控制输出信号Sout校正成第二电位的信号。

将第一校正信号Sa1和第二校正信号Sa2的脉冲宽度设置成小于控制输入信号Sin的脉冲宽度，以便降低信号传输时的功耗。这同样适用于本说明书中的其它例子。

第一脉冲生成电路222和第二脉冲生成电路224可以具有当控制输入信号Sin和逻辑比较信号Sc成为预定组合（第一组合或第二组合）时生成单个脉冲（例如，将脉冲宽度设置成25ns）的结构，或可以具有当控制输入信号Sin和逻辑比较信号Sc成为预定组合（第一组合或第二组合）时生成连续脉冲信号（例如，将脉冲宽度设置成25ns，将周期设置成200ns）的结构。这同样适用于本说明书中的其它例子。

当生成单个脉冲时，第一脉冲生成电路222和第二脉冲生成电路224可以构造成，例如，逻辑AND电路和上升沿检测电路的组合。

当生成连续脉冲信号时，第一脉冲生成电路222和第二脉冲生成电路224可以构造成，例如，逻辑AND电路、环形振荡器和上升沿检测电路的组合。

当采用生成连续脉冲信号的结构时，第一脉冲生成电路222和第二脉冲生成电路224在控制输入信号Sin与控制输出信号Sout之间的“失配”消失之前生成脉冲信号，因此提高了信号传输电路器件的可靠性。

第一校正信号Sa1通过第一变压器226发送给输出侧电路22B，并输入RS触发器230的设置端子S中。

第二校正信号Sa2通过第二变压器228发送给输出侧电路22B，并输入RS触发器230的复位端子R中。

RS触发器230接收第一校正信号Sa1和第二校正信号Sa2，并输出与控制输入信号Sin等效的控制输出信号Sout。

从输出端子249中提取控制输出信号Sout，并将其发送给反馈脉冲生成电路232。反馈脉冲生成电路232在控制输出信号Sout是第二电位的间隔中生成含有连续脉冲的反馈脉冲Sfp。例如，将反馈脉冲Sfp的脉冲宽度设置成25ns，将它的周期设置成600ns。当然，可以采用在控制输出信号Sout是第一电位的间隔中生成反馈脉冲Sfp的结构，但在这种情况下，有必要考虑波形整形电路236中的波形整形和逻辑比较电路238中的逻辑比较的方便性。

反馈脉冲生成电路232可以使用，例如，生成长方形信号（连续脉冲信号）的振荡器、进行这个振荡器生成的振荡脉冲信号与控制输出信号Sout之间的逻辑AND的逻辑AND电路和反相器电路（如有必要）构成。

反馈脉冲Sfp通过第三变压器234发送给输入侧电路220A，并发送给波形整形电路236。波形整形电路236将反馈脉冲Sfp整形成与控制输出信号Sout大致等效的长方形信号。

波形整形电路236可以使用，例如，开关晶体管、电流源、电容器、比较器等构成。电路的具体结构将在后面描述。

波形整形电路236输出整形长方形信号作为反馈信号Sf，将输出的反馈信号Sf发送给逻辑比较电路238，与控制输入信号Sin相比较，以检验它们是否匹配。将信号相互比较，并将指示控制输入信号Sin与反馈信号Sf之间的匹配或失配的逻辑比较信号Sc发送给第一脉冲生成电路222和第二脉冲生成电路224。逻辑比较电路238可以由，例如，XOR电路构成。

因此，当控制输入信号Sin和控制输出信号Sout“失配”时，具有这种结构的信号传输电路器件220依照那时控制输入信号Sin的电位生成第一校正信号Sa1和第二校正信号Sa2，以便校正控制输出信号Sout。其结果是，使控制输入信号Sin和控制输出信号Sout总是保持在相同电位（第一电位或第二电位）上。

图3是例示在图2中的信号传输电路器件220的变形例。信号传输电路器件800与图2的结构的不同之处在于布置了将逻辑比较信号Sc转换成与逻辑比较信号Sc同步的逻辑比较脉冲信号Scp的比较脉冲生成电路820，以及取代第一脉冲生成电路222和第二脉冲生成电路224，布置了第一逻辑AND电路802和第二逻辑AND电路804。借助于这种结构，可以简化信号传输电路器件的电路结构。

比较脉冲生成电路820可以具有当逻辑比较信号Sc变成第一电位时生成单个脉冲（例如，将脉冲宽度设置成25ns）的结构，或在逻辑比较信号Sc是第一电位的间隔中生成连续脉冲信号（例如，将脉冲宽度设置成25ns，将周期设置成200ns）的结构。这同样适用于本说明书中的其它例子。

当生成单个脉冲时，比较脉冲生成电路820可以由，例如，上升沿检测电路构成。

当生成连续脉冲信号时，比较脉冲生成电路820可以构造成，例如，环形振荡器和上升沿检测电路的组合。

信号传输电路器件800中的第一变压器806、第二变压器808、RS触发器810、反馈脉冲生成电路812、第三变压器814、波形整形电路816和逻辑比较电路818的结构与例示在图2中的信号传输电路器件220中的第一变压器226、第二变压器228、RS触发器230、反馈脉冲生成电路232、第三变压器234、波形整形电路236和逻辑比较电路238的结构相同，因此省略它们的详细描述。

图4是例示例示在图2中的信号传输电路器件220的各个部分的信号的时序图。时序图500例示了信号传输电路器件220中上述的控制输入信号Sin、逻辑比较信号Sc、第一校正信号Sa1、第二校正信号Sa2、控制输出信号Sout、反馈脉冲Sfp和反馈信号Sf随着时间推移的电位（第一电位或第二电位）转变。

注意，在发送/接收这种类型的信号时可能在信号形式或信号位置（相位）上发生某种变化或相位延迟，但在本说明书中，应该明白，除了其中一些之外，忽略了这样的变化或相位延迟。另外，为了便于画图起见，脉冲宽度之间的比例未必是精确的。

例示在图4A中的控制输入信号Sin是指示脉冲宽度为25μs和周期为50μs、输入到信号传输电路器件220的输入端子221中的控制输入信号Sin。

当控制输入信号Sin从第二电位变成第一电位（图4A，上升沿X1）时，因为变化时刻的反馈信号Sf仍然是第二电位，所以逻辑比较电路238中的逻辑比较结果变成“失配”。因此，逻辑比较信号Sc变成第一电位（图4B，上升沿A1）。

当逻辑比较信号Sc变成第一电位时，第一脉冲生成电路222根据控制输入信号Sin和逻辑比较信号Sc成为第一组合（例如，两个信号都变成第一电位）的事实生成图4C的脉冲A2。

为了降低信号传输时的功耗，将第一校正信号Sa1和第二校正信号Sa2的脉冲宽度设置成充分小于控制输入信号Sin的脉冲宽度。

因为第一校正信号Sa1经由第一变压器226输入到RS触发器230的设置端子S中，所以在与图4C的脉冲A2（图4E，上升沿X2）相同的定时将控制输出信号Sout校正成与控制输入信号Sin相同的第一电位。

当控制输出信号Sout变成第一电位时，停止反馈脉冲Sfp的供应（图4F），并将反馈信号Sf改变成第一电位（图4G）。

例示在图4G中的反馈信号Sf的上升受波形整形电路236中延迟了延迟时间Td的波形整形时间影响。如果输入脉冲宽度充分大于延迟时间Td，则不影响控制输出信号Sout。输入脉冲宽度小的情况将在后面描述。

当控制输入信号Sin从第一电位变成第二电位（图4A，下降沿Y1）时，因为变化时刻的反馈信号Sf仍然是第一电位，所以逻辑比较电路238中的逻辑比较结果变成“失配”，因此逻辑比较信号Sc变成第一电位（图4B，上升沿B1）。

当逻辑比较信号Sc变成第一电位时，第二脉冲生成电路224根据控制输入信号Sin和逻辑比较信号Sc成为第二组合（例如，控制输入信号Sin变成第二电位，而逻辑比较信号Sc变成第一电位）的事实生成图4D的脉冲B2。

因为第二校正信号Sa2经由第二变压器228输入到RS触发器230的复位端子R中，所以在与图4D的脉冲B2（图4E，下降沿Y2）相同的定时将控制输出信号Sout校正成与控制输入信号Sin相同的第二电位。

其结果是，在电路的正常工作状态下，使控制输入信号Sin和控制输出信号Sout保持在总是匹配状态下。

接着，下面描述图4D的噪声R1混入第二校正信号Sa2中的情况。

当噪声R1混入第二校正信号Sa2中时，控制输出信号Sout暂时从第一电位变成第二电位（图4E，下降沿Z1）。将控制输出信号Sout的电位变化作为反馈信号Sf的电位变化发送给逻辑比较电路238。然后，如在图4B中例示成上升沿R2那样，逻辑比较电路238根据控制输入信号Sin和反馈信号Sf“失配”的事实变成第一电位。

然后，因为控制输入信号Sin当前是第一电位，所以第一脉冲生成电路222发送图4C的脉冲R3，以便RS触发器230根据脉冲R3（图4E，上升沿Z2）将控制输出信号Sout校正成第一电位。

其结果是，当噪声混入电路中时，逻辑比较电路238及时检测控制输入信号Sin和控制输出信号Sout已经“失配”，并发送第一校正信号Sa1和第二校正信号Sa2。因此，输入和输出刚“失配”就将控制输出信号Sout校正成与控制输入信号Sin相同的电位（第一电位或第二电位）。

作为异常状态，除了上述噪声混入之外，还考虑第一变压器或第二变压器未发送脉冲的情况。在这种情况下，输出信号校正功能也类似地起作用，以便将控制输出信号Sout校正成与控制输入信号Sin相同的电位（第一电位或第二电位）。各个部分的信号流也相同，因此省略对它们的详细描述。

这里，由于波形整形电路236中的反馈脉冲Sfp的波形整形时间的影响，严格地说，反馈信号Sf的上升相对于控制输出信号Sout延迟了延迟时间Td。

例如，延迟时间Td的长度是大约1～2μs。如果控制输入信号Sin的脉冲宽度长于延迟时间Td，则控制输出信号Sout一点也不受影响。但是，如果控制输入信号Sin的脉冲宽度短于延迟时间Td，则使控制输出信号Sout的脉冲宽度增加到延迟时间Td。下面描述细节。

图5例示了用于信号传输电路器件220的波形整形电路236的电路结构。波形整形电路236包括通过输入到输入端子901中的反馈脉冲Sfp接通和断开的开关晶体管904、与开关晶体管904协作生成不同于反馈脉冲Sfp的整形反馈信号Sfc的电流源902和电容器906、供给整形反馈信号Sfc和生成不同于整形反馈信号Sfc的反馈信号Sf的比较器910和提取反馈信号Sf的输出端子949。

与控制输出信号Sout同步的反馈脉冲Sfp是在整形反馈信号Sfc的电位上的含有连续脉冲的信号，并且，例如，脉冲宽度被设置成25ns，而周期被设置成600ns。

将反馈脉冲Sfp输入到开关晶体管904的栅电极中，在反馈脉冲Sfp是第一电位的间隔中，接通开关晶体管904，以便将电流源902供应的电流引到GND。在这个间隔中，电容器906放电。

在反馈脉冲Sfp是第二电位的间隔中，断开开关晶体管904，并通过电流源902供应的电流对电容器906充电，以便提高整形反馈信号Sfc的电位。

将整形反馈信号Sfc输入比较器910中。当整形反馈信号Sfc的电位高于阈电压Vref时，比较器910将反馈信号Sf设置成第一电位，而当整形反馈信号Sfc的电位低于阈电压Vref时，将反馈信号Sf设置成第二电位。

换句话说，在定期供应作为反馈脉冲Sfp的脉冲信号的间隔中，整形反馈信号Sfc的电位未达到阈电压Vref，并使反馈信号Sf保持第二电位。但是，当停止供应脉冲信号时，对电容器906充电，当电荷累积到阈电压Vref以上时，反馈信号Sf变成第一电位。

图6是例示波形整形电路236中的各个部分的信号以及控制输出信号Sout的时序图；时序图950例示了信号传输电路器件220中上述的控制输出信号Sout、反馈脉冲Sfp、整形反馈信号Sfc和反馈信号Sf随着时间流逝的电位转变。作为控制输出信号Sout，例如，反馈脉冲宽度为25μs和周期为50μs的信号。

反馈脉冲Sfp是反馈脉冲生成电路232生成的信号，并且是在整形反馈信号Sfc的电位上的含有连续脉冲的信号。例如，将脉冲宽度设置成25ns，将周期设置成600ns。

整形反馈信号Sfc在反馈脉冲Sfp是第一电位的间隔中变成地电位，在反馈脉冲Sfp是第二电位的间隔中，电位随累积在电容器906中的电荷而升高。

当整形反馈信号Sfc的电位低于Vref时，反馈信号Sf变成第二电位，而当整形反馈信号Sfc的电位超过Vref时，变成第一电位。

换句话说，根据从控制输出信号Sout变成第一电位以便停止通过反馈脉冲Sfp供应连续脉冲的时刻到电容器906充电到超过Vref的时间间隔，反馈信号Sf的上升相对于控制输出信号Sout延迟了延迟时间Td。

图7是将脉冲宽度小于上述的延迟时间Td的控制输入信号Sin输入到例示在图2中的信号传输电路器件220中时的各个部分的信号的时序图。

时序图550例示了信号传输电路器件220中上述的控制输入信号Sin、逻辑比较信号Sc、第一校正信号Sa1、第二校正信号Sa2、控制输出信号Sout、反馈脉冲Sfp和反馈信号Sf随着时间流逝的电位（第一电位或第二电位）转变。

例示在图7A中的信号是输入到输入端子221中的控制输入信号Sin的例子，并且是脉冲宽度为1μs和周期为5μs的信号。当控制输入信号Sin从第二电位变成第一电位（图7A，上升沿X1）时，因为变化时刻的反馈信号Sf仍然是第二电位，所以逻辑比较信号Sc变成指示控制输入信号Sin与反馈信号Sf之间的失配的第一电位（图7B，上升沿Z1）。

当逻辑比较信号Sc变成第一电位时，第一脉冲生成电路222生成图7C的脉冲A作为第一校正信号Sa1。

将第一校正信号Sa1输入到RS触发器230的设置端子S中，并且将控制输出信号Sout校正成第一电位（图7E，上升沿X2）。

当控制输出信号Sout变成第一电位时，反馈脉冲Sfp停止供应连续脉冲（图7F）。

当控制输入信号Sin从第一电位变成第二电位（图7A，上升沿Y1）时，因为反馈信号Sf由于延迟时间Td而仍然是第二电位，所以逻辑比较信号Sc变成指示控制输入信号Sin和反馈信号Sf匹配的第二电位（图7B，下降沿Z2），因此，第二脉冲生成电路224在控制输入信号Sin的下降沿上不生成脉冲（图7D）。

当在控制输出信号Sout上升之后经过了延迟时间Td时，反馈信号Sf变成第一电位（图7G，上升沿B1）。因为控制输入信号Sin那时已经是第二电位，所以逻辑比较信号Sc变成指示反馈信号Sf和控制输入信号Sin“失配”的第一电位（图7B，上升沿B2）。

当逻辑比较信号Sc变成第一电位时，第二脉冲生成电路生成第二校正信号Sa2（图7D，脉冲B3）。

将第二校正信号Sa2输入到RS触发器230的复位端子R中，并且将控制输出信号Sout校正成第二电位（图7E，下降沿Y2）。

其结果是，当将脉冲宽度短于延迟时间Td的控制输入信号Sin输入到信号传输电路器件220中时，出现控制输出信号Sout的脉冲宽度增加到延迟时间Td的功能失常。

为了克服这种功能失常，考虑采用不将波形整形电路236用于反馈信号传输单元220D，以便消除延迟时间Td的结构的方法，或与第一脉冲生成电路222和第二脉冲生成电路224并联地布置控制输入信号Sin的边沿检测电路，以便在控制输出信号Sout上直接反映控制输入信号Sin的方法。在第三实施例中描述不将波形整形电路236用于反馈信号传输单元220D的结构，而在第四实施例中描述布置控制输入信号Sin的边沿检测电路的结构。

（第三实施例）

图8例示了按照第三实施例的信号传输电路器件。信号传输电路器件250包括输入端子251、第一脉冲生成电路252、第二脉冲生成电路254、第一变压器256、第二变压器258、RS触发器260、输出端子279、第一输出边沿检测电路262、第二输出边沿检测电路264、第三变压器266、第四变压器268、第二RS触发器270和逻辑比较电路272。

将来自输入侧电路250A的信号发送给输出侧电路250B的输入信号传输单元250C由第一变压器256和第二变压器258构成。将来自输出侧电路250B的信号发送给输入侧电路250A的反馈信号传输单元250D由第一输出边沿检测电路262、第二输出边沿检测电路264、第三变压器266、第四变压器268和第二RS触发器270构成。

信号传输电路器件250与图2的结构的不同之处在于反馈信号传输单元250D由第一输出边沿检测电路262、第二输出边沿检测电路264、第三变压器266、第四变压器268和第二RS触发器270构成，以便克服例示在图中的信号传输电路器件220中由延迟时间Td引起的功能失常。

信号传输电路器件250中的第一脉冲生成电路252、第二脉冲生成电路254、第一变压器256、第二变压器258、RS触发器260和逻辑比较电路272的结构与例示在图2中的信号传输电路器件220中的第一脉冲生成电路222、第二脉冲生成电路224、第一变压器226、第二变压器228、RS触发器230和逻辑比较电路238的结构相同，因此省略对它们的详细描述。

通过检测控制输出信号Sout的上升沿的第一输出边沿检测电路262和检测控制输出信号Sout的下降沿的第二输出边沿检测电路264将在输出侧电路250B中恢复的控制输出信号Sout暂时转换成第一反馈脉冲Sfp1和第二反馈脉冲Sfp2，然后通过第三变压器266和第四变压器268将反馈脉冲发送给输入侧电路250A。

通过输入侧电路250A中的第二RS触发器270将第一反馈脉冲Sfp1和第二反馈脉冲Sfp2恢复成与控制输出信号Sout等效的反馈信号Sf。

因为信号传输电路器件250的反馈信号传输单元250D不含波形整形电路，所以反馈信号Sf的上升相对于控制输出信号Sout几乎没有延迟。

图9是例示在图8中的信号传输电路器件250的一个变形例。信号传输电路器件280与图8的结构的不同之处在于反馈信号传输单元280D由输出边沿检测电路292、第三变压器294和D触发器296构成。

信号传输电路器件280中的第一脉冲生成电路282、第二脉冲生成电路284、第一变压器286、第二变压器288、RS触发器290和逻辑比较电路298的结构与例示在图8中的信号传输电路器件250中的第一脉冲生成电路252、第二脉冲生成电路254、第一变压器256、第二变压器258、RS触发器230和逻辑比较电路272的结构相同，因此省略对它们的详细描述。

输出边沿检测电路292检测控制输出信号Sout的上升沿和下降沿，以便生成反馈脉冲Sfp。通过第三变压器294将反馈脉冲Sfp发送给输入侧电路280A，并输入到D触发器296的时钟端子CLK中。

D触发器296被构造成输出端子Q的输出电位（第一电位或第二电位）在输入到时钟端子CLK中的脉冲的上升定时发生变化。其结果是，通过输出边沿检测电路292将控制输出信号Sout暂时改变成反馈脉冲Sfp，然后通过D触发器296恢复成与控制输出信号Sout等效的反馈信号Sf。

借助于这种结构，可以将反馈信号传输单元280D中的变压器的数目减少到一个，因此可以缩小信号传输电路器件的尺寸。

但是，因为指示控制输出信号Sout的上升沿的脉冲和指示控制输出信号Sout的下降沿的脉冲被输入到一个时钟端子CLK中，所以信号传输电路器件280易受噪声影响，因此使信号传输电路器件280的抗噪声特性变得比图8的那个弱。

图10例示了例示在图8中的信号传输电路器件250的另一个变形例。信号传输电路器件300与图8的结构的不同之处在于布置了在第一校正信号Sa1与第二校正信号Sa2之间进行逻辑OR处理的逻辑OR电路306，以便将反馈信号传输单元300C中的变压器的数目减少到一个，以及输出侧电路300B使用D触发器310来取代RS触发器260。

信号传输电路器件300中的第一脉冲生成电路302、第二脉冲生成电路304、第一输出边沿检测电路312、第二输出边沿检测电路314、第二变压器316、第三变压器318、RS触发器320和逻辑比较电路322的结构与例示在图8中的信号传输电路器件250中的第一脉冲生成电路252、第二脉冲生成电路254、第一输出边沿检测电路262、第二输出边沿检测电路264、第三变压器266、第四变压器268、第二RS触发器270和逻辑比较电路272的结构相同，因此省略对它们的详细描述。

借助于这种结构，可以将输入信号传输单元300C中的变压器的数目减少到一个，以便可以缩小电路的尺寸。

但是，在信号传输电路器件300中，因为将控制输出信号Sout校正成第一电位的第一校正信号Sa1和将控制输出信号Sout校正成第二电位的第二校正信号Sa2都输入到单个时钟端子CLK中，所以有必要考虑到信号的脉冲宽度、相位延迟等地设计。另外，第一脉冲生成电路302和第二脉冲生成电路304被构造成生成单个脉冲。

图11是例示例示在图8中的信号传输电路器件250的各个部分的信号的时序图。时序图600例示了信号传输电路器件250中上述的控制输入信号Sin、逻辑比较信号Sc、第一校正信号Sa1、第二校正信号Sa2、控制输出信号Sout、第一反馈脉冲Sfp1、第二反馈脉冲Sfp2和反馈信号Sf随着时间流逝的电位（第一电位或第二电位）转变。另外，为了便于画图起见，脉冲宽度之间的比例未必是精确的。

例示在图11A中的信号是输入到信号传输电路器件250的输入端子251中的控制输入信号Sin的例子，并且是脉冲宽度为25μs和周期为50μs的信号。

当控制输入信号Sin从第二电位变成第一电位（图11A，上升沿X1）时，因为变化时刻的反馈信号Sf仍然是第二电位，所以逻辑比较电路272中的逻辑比较结果变成“失配”。因此，逻辑比较信号Sc变成第一电位（图11B，上升沿A1）。

当逻辑比较信号Sc变成第一电位时，第一脉冲生成电路252根据控制输入信号Sin和逻辑比较信号Sc成为第一组合（例如，两个信号都变成第一电位）的事实生成图11C的脉冲A2。

这里，为了降低信号传输时的功耗，将第一校正信号Sa1和第二校正信号Sa2的脉冲宽度设置成充分小于控制输入信号Sin的脉冲宽度。

因为第一校正信号Sa1经由第一变压器256输入到RS触发器260的设置端子S中，所以在与图11C的脉冲A2（图11E，上升沿X2）相同的定时将控制输出信号Sout校正成与控制输入信号Sin相同的第一电位。

当控制输出信号Sout从第二电位变成第一电位时，第一脉冲生成电路262生成图11F的脉冲X3作为第一反馈脉冲Sfp1。

将第一反馈脉冲Sfp1和第二反馈脉冲Sfp2设置成，例如，充分小于控制输出信号Sout的脉冲宽度的25ns。

因为通过第三变压器266将第一反馈脉冲Sfp1发送给输入侧电路250A，并输入到第二RS触发器270的设置端子S中，所以反馈信号Sf变成第一电位（图11H，上升沿X4）。

在信号传输电路器件250的反馈信号传输单元250D中，因为没有波形整形电路引起的延迟，所以反馈信号Sf的上升与控制输出信号Sout的上升几乎同时。

当控制输入信号Sin从第一电位变成第二电位（图11A，下降沿Y1）时，因为变化时刻的反馈信号Sf仍然是第一电位，所以逻辑比较电路272中的逻辑比较结果变成“失配”，因此逻辑比较信号Sc变成第一电位（图11B，上升沿B1）。

当逻辑比较信号Sc变成第一电位时，第二脉冲生成电路254根据控制输入信号Sin和逻辑比较信号Sc成为第二组合（例如，控制输入信号Sin变成第二电位，而逻辑比较信号Sc变成第一电位）的事实生成图11D的脉冲B2。

因为第二校正信号Sa2经由第二变压器228输入到RS触发器260的复位端子R中，所以在与图11D的脉冲B2（图11E，下降沿Y2）相同的定时将控制输出信号Sout校正成与控制输入信号Sin相同的第二电位。

当控制输出信号Sout从第一电位变成第二电位时，第二脉冲生成电路264生成图11G的脉冲Y3作为第二反馈脉冲Sfp2。

因为通过第四变压器268将第二反馈脉冲Sfp2发送给输入侧电路250A，并输入到第二RS触发器270的复位端子R中，所以反馈信号Sf变成第二电位（图11H，下降沿Y4）。

其结果是，在电路的正常工作状态下，使控制输入信号Sin和控制输出信号Sout的电位（第一电位或第二电位）保持在总是匹配状态下。

另外，因为反馈信号Sf相对于控制输出信号Sout几乎没有延迟，所以例示在图8中的信号传输电路器件250可以输出脉冲宽度短于例示在图2中的信号传输电路器件220的脉冲宽度、相对于控制输入信号Sin精确的控制输出信号Sout。

接着，下面描述图11D的噪声R1混入第二校正信号Sa2中的情况。

当噪声R1混入第二校正信号Sa2中时，控制输出信号Sout暂时从第一电位变成第二电位（图11E，下降沿Z1）。通过第二反馈脉冲Sfp2（图11G，脉冲R2）使控制输出信号Sout的电位变化反映在反馈信号Sf上。逻辑比较电路272根据控制输入信号Sin和反馈信号Sf“失配”的事实变成第一电位（图11B，上升沿R3）。

然后，因为控制输入信号Sin当前是第一电位，所以第一脉冲生成电路252发送在图11C中用R4表示的脉冲作为第一校正信号Sa1，以便RS触发器260根据脉冲R4（图11E，上升沿Z2）将控制输出信号Sout校正成第一电位。

其结果是，当噪声混入电路中时，逻辑比较电路272及时检测控制输入信号Sin和控制输出信号Sout已经“失配”，并发送第一校正信号Sa1或第二校正信号Sa2。因此，输入和输出刚“失配”就将控制输出信号Sout校正成与控制输入信号Sin相同的电位（第一电位或第二电位）。

作为异常状态，除了上述噪声混入之外，还考虑，例如，第一变压器256或第二变压器258未发送脉冲的情况。在这种情况下，输出信号校正功能也类似地起作用，以便将控制输出信号Sout校正成与控制输入信号Sin相同的电位（第一电位或第二电位）。各个部分的信号流也相同，因此省略它们的详细描述。

但是，在信号传输电路器件250中，反馈信号传输单元250D由第一输出边沿检测电路262、第二输出边沿检测电路264、第三变压器266、第四变压器268和第二RS触发器270构成。因此，如果噪声混入第一反馈脉冲Sfp1中，则可以出现正常反馈信号Sf未反馈到输入侧电路250A中的功能失常。下面在第四实施例中描述克服这种功能失常的信号传输电路器件。

（第四实施例）

图12例示了按照第四实施例的信号传输电路器件。信号传输电路器件330包括输入端子331、第一边沿检测电路332、第二边沿检测电路334、第一逻辑OR电路336、第二逻辑OR电路338、第一变压器340、第二变压器342、RS触发器344、输出端子359、反馈脉冲生成电路346、第三变压器348、波形整形电路350、逻辑比较电路352、第一脉冲生成电路354和第二脉冲生成电路356。

将来自输入侧电路330A的信号发送到输出侧电路330B的输入信号传输单元330C由第一逻辑OR电路336、第二逻辑OR电路338、第一变压器340和第二变压器342构成。将来自输出侧电路330B的信号发送到输入侧电路330A的反馈信号传输单元330D由反馈脉冲生成电路346、第三变压器348和波形整形电路350构成。

信号传输电路器件330具有与图2不同的结构，因为它包括检测控制输入信号Sin的上升沿并输出第一输入脉冲Sb1的第一边沿检测电路332、检测控制输入信号Sin的下降沿并输出第二输入脉冲Sb2的第二边沿检测电路334、进行第一输入脉冲Sb1和第一校正信号Sa1的逻辑OR处理的第一逻辑OR电路336和进行第二输入脉冲Sb2和第二校正信号Sa2的逻辑OR处理的第二逻辑OR电路338。

通过第一边沿检测电路332和第二边沿检测电路334将输入到输入端子331中的控制输入信号Sin转换成指示控制输入信号Sin的上升沿的第一输入脉冲Sb1和指示控制输入信号Sin的下降沿的第二输入脉冲Sb2。将第一输入脉冲Sb1和第二输入脉冲Sb2的脉冲宽度设置成小于控制输入信号Sin的脉冲宽度，以便降低第一变压器340和第二变压器342中的功耗。

后面所述的第一输入脉冲Sb1和第一校正信号Sa1经由第一逻辑OR电路336像逻辑OR处理那样的处理，转换成作为第一输入脉冲Sb1和第一校正信号Sa1的逻辑OR的设置信号Sset。设置信号Sset通过第一变压器340发送给输出侧电路330B，并输入到RS触发器344的设置端子S中。

后面所述的第二输入脉冲Sb2和第二校正信号Sa2经由第二逻辑OR电路338像逻辑OR处理那样的处理，转换成作为第二输入脉冲Sb2和第二校正信号Sa2的逻辑OR的复位信号Sres。复位信号Sres通过第二变压器342发送给输出侧电路330B，并输入到RS触发器344的复位端子R中。

RS触发器344根据设置信号Sset和复位信号Sres输出与控制输入信号Sin等效的控制输出信号Sout。

从输出端子359中提取从RS触发器344输出的控制输出信号Sout，并将其发送给反馈脉冲生成电路346。反馈脉冲生成电路346在控制输出信号Sout是第二电位的间隔内生成含有连续脉冲的反馈脉冲Sfp。

例如，将反馈脉冲Sfp设置成具有25ns的脉冲宽度和600ns的周期。当然，可以采用在控制输出信号Sout是第一电位的间隔内生成反馈脉冲Sfp的结构。在这种情况下，有必要考虑波形整形电路350中的波形整形和逻辑比较电路352中的逻辑比较的方便性。

反馈脉冲生成电路346可以使用，例如，生成长方形信号（连续脉冲信号）的振荡器、进行这个振荡器生成的振荡脉冲信号与控制输出信号Sout之间的逻辑AND的逻辑AND电路和反相器电路（如有必要）构成。

反馈脉冲Sfp通过第三变压器348发送给输入侧电路330A，并发送给波形整形电路350。波形整形电路350将反馈脉冲Sfp整形成与控制输出信号Sout大致等效的长方形信号。

波形整形电路350可以使用，例如，开关晶体管、电流源、电容器、比较器等构成。电路结构与第二实施例相同。电路的具体结构如图5所例示。

波形整形电路350输出整形长方形信号作为反馈信号Sf，将输出的反馈信号Sf发送给逻辑比较电路352，与控制输入信号Sin相比较，以检验它们是否匹配。将信号相互比较，并将指示控制输入信号Sin与反馈信号Sf之间的匹配或失配的逻辑比较信号Sc发送给第一脉冲生成电路354和第二脉冲生成电路356。逻辑比较电路352可以由，例如，XOR电路构成。

当控制输入信号Sin和逻辑比较信号Sc成为第一组合（例如，两个信号变成第一电位）时，第一脉冲生成电路354输出第一校正信号Sa1。换句话说，当逻辑比较电路352中控制输入信号Sin与反馈信号Sf之间的逻辑比较结果“失配”和控制输入信号Sin是第一电位时，第一校正信号Sa1是将控制输出信号Sout校正成第一电位的信号。

进行第一校正信号Sa1和第一输入脉冲Sb1的逻辑OR处理，并将结果输入到输出侧电路330B中的RS触发器344的设置端子S中。第一校正信号Sa1和第一输入脉冲Sb1具有相互补充的关系。

当控制输入信号Sin和逻辑比较信号Sc成为不同于第一组合的第二组合（例如，控制输入信号Sin变成第一电位，而逻辑比较信号Sc变成第二电位）时，第二脉冲生成电路356输出第二校正信号Sa2。换句话说，当逻辑比较电路352中控制输入信号Sin与反馈信号Sf之间的逻辑比较结果“失配”和控制输入信号Sin是第二电位时，第二校正信号Sa2是将控制输出信号Sout校正成第二电位的信号。

进行第二校正信号Sa2和第二输入脉冲Sb2之间的逻辑OR处理，并将结果输入到输出侧电路330B中的RS触发器344的复位端子R中。第二校正信号Sa2和第二输入脉冲Sb2具有相互补充的关系。

换句话说，在信号传输电路器件330中，通过第一边沿检测电路332或第二边沿检测电路334将控制输入信号Sin的电位变化转换成第一输入脉冲Sb1或第二输入脉冲Sb2，并将其输入到RS触发器344的设置端子S或复位端子R中，以便及时反映在控制输出信号Sout上。

另外，即使由于电路中的某种异常状态未正确地将控制输入信号Sin发送成控制输出信号Sout，逻辑比较电路352也检测控制输入信号Sin与反馈信号Sf之间的“失配”。然后，第一脉冲生成电路354或第二脉冲生成电路356输出第一校正信号Sa1或第二校正信号Sa2。因此，使控制输出信号Sout总是保持在与控制输入信号Sin相同的电位上（第一电位或第二电位）。

在信号传输电路器件330中，将第一逻辑OR电路336和第二逻辑OR电路338布置在输入侧电路330A中，但也可以采用将它们布置在输出侧电路330B中的结构。上述变形例例示在图13中。

信号传输电路器件360具有如下不同于图12的结构。信号传输电路器件360包括将第一输入脉冲Sb1发送到输出侧电路360B的第一变压器366、将第二输入脉冲Sb2发送到输出侧电路360B的第二变压器368、将第一校正信号Sa1发送到输出侧电路360B的第三变压器388和将第二校正信号Sa2发送到输出侧电路360B的第四变压器390。另外，输出侧电路360B包括进行第一输入脉冲Sb1与第一校正信号Sa1之间的逻辑OR处理的第一逻辑OR电路370和进行第二输入脉冲Sb2与第二校正信号Sa2之间的逻辑OR处理的第二逻辑OR电路372。

信号传输电路器件360中的第一边沿检测电路362、第二边沿检测电路364、RS触发器374、反馈脉冲生成电路376、第五变压器378、波形整形电路380、逻辑比较电路382、第一脉冲生成电路384和第二脉冲生成电路386的结构与例示在图12中的信号传输电路器件330中的第一边沿检测电路332、第二边沿检测电路334、RS触发器344、反馈脉冲生成电路346、第三变压器348、波形整形电路350、逻辑比较电路352、第一脉冲生成电路354和第二脉冲生成电路356的结构相同，因此省略它们的详细描述。

借助于这种结构，通过另一个变压器将第一输入脉冲Sb1、第二输入脉冲Sb2、第一校正信号Sa1和第二校正信号Sa2发送到输出侧电路360B。因此，可以延长输入信号传输单元360C中的变压器的寿命。

图14例示了例示在图12中的信号传输电路器件330的另一个变形例。信号传输电路器件400在如下结构方面不同于图12。取代第一逻辑OR电路336和第二逻辑OR电路338，信号传输电路器件400包括进行第一输入脉冲Sb1、第二输入脉冲Sb2、第一校正信号Sa1和第二校正信号Sa2之间的逻辑OR处理的逻辑OR电路406。因此，将输入信号传输单元400C中的变压器的数目减少到一个。另外，D触发器410取代RS触发器344用在输出侧电路400B中。

信号传输电路器件400中的第一边沿检测电路402、第二边沿检测电路404、反馈脉冲生成电路412、第二变压器414、波形整形电路416、逻辑比较电路418、第一脉冲生成电路420和第二脉冲生成电路422的结构与例示在图12中的信号传输电路器件330中的第一边沿检测电路332、第二边沿检测电路334、反馈脉冲生成电路346、第三变压器348、波形整形电路350、逻辑比较电路352、第一脉冲生成电路354和第二脉冲生成电路356的结构相同，因此省略它们的详细描述。

借助于这种结构，可以将输入信号传输单元400C中的变压器的数目减少到一个，因此可以缩小信号传输电路器件的尺寸。

但是，在信号传输电路器件400中，将第一输入脉冲Sb1、第二输入脉冲Sb2、第一校正信号Sa1和第二校正信号Sa2都输入到一个时钟端子CLK中。因此，有必要考虑到信号的脉冲宽度、相位延迟等地设计。另外，第一脉冲生成电路420和第二脉冲生成电路422具有生成单个脉冲的结构。

在信号传输电路器件400中，可以将逻辑OR电路406布置在输出侧电路400B中。上述变形例例示在图15中。信号传输电路器件430在如下结构方面不同于图14。信号传输电路器件430包括将第一输入脉冲Sb1发送到输出侧电路430B的第一变压器436、将第二输入脉冲Sb2发送到输出侧电路430B的第二变压器438、将第一校正信号Sa1发送到输出侧电路430B的第三变压器456和将第二校正信号Sa2发送到输出侧电路430B的第四变压器458。另外，输出侧电路430B包括进行第一输入脉冲Sb1、第二输入脉冲Sb2、第一校正信号Sa1和第二校正信号Sa2之间的逻辑OR处理的逻辑OR电路440。

信号传输电路器件430中的第一边沿检测电路432、第二边沿检测电路434、D触发器442、反馈脉冲生成电路444、第五变压器446、波形整形电路448、逻辑比较电路450、第一脉冲生成电路452和第二脉冲生成电路454的结构与例示在图14中的信号传输电路器件400中的第一边沿检测电路402、第二边沿检测电路404、D触发器410、反馈脉冲生成电路412、第二变压器414、波形整形电路416、逻辑比较电路418、第一脉冲生成电路420和第二脉冲生成电路422的结构相同，因此省略它们的详细描述。

借助于这种结构，通过另一个变压器将第一输入脉冲Sb1、第二输入脉冲Sb2、第一校正信号Sa1和第二校正信号Sa2发送到输出侧电路430B。因此，可以延长输入信号传输单元430C中的变压器的寿命。

图16例示了例示在图12中的信号传输电路器件330的又一个变形例。信号传输电路器件850与图12的不同之处在于布置了将逻辑比较信号Sc转换成与逻辑比较信号Sc同步的逻辑比较脉冲信号Scp的比较脉冲生成电路876，使得第一脉冲生成电路354和第二脉冲生成电路356是多余的。借助于这种结构，可以简化信号传输电路器件的结构。

比较脉冲生成电路876的结构与例示在图3中的信号传输电路器件800中的比较脉冲生成电路820相同。

信号传输电路器件850中的第一边沿检测电路852、第二边沿检测电路854、第一变压器862、第二变压器864、RS触发器866、反馈脉冲生成电路868、第三变压器870、波形整形电路872和逻辑比较电路874的结构与例示在图12中的信号传输电路器件330中的第一边沿检测电路332、第二边沿检测电路334、第一变压器340、第二变压器342、RS触发器344、反馈脉冲生成电路346、第三变压器348、波形整形电路350和逻辑比较电路352的结构相同，因此省略对它们的详细描述。

信号组合电路850E接收控制输入信号Sin、第一输入脉冲Sb1、第二输入脉冲Sb2和逻辑比较脉冲信号Scp。在接收第一输入脉冲Sb1、第二输入脉冲Sb2、或逻辑比较脉冲信号Scp的定时，信号组合电路850E根据那个定时控制输入信号Sin的电位输出设置信号Sset或复位信号Sres。如图16所例示，如果信号组合电路850E由接收第一输入脉冲Sb1、第二输入脉冲Sb2、或逻辑比较脉冲信号Scp的逻辑OR电路856、接收逻辑OR电路856的输出信号和控制输入信号Sin的第一逻辑AND电路858和接收逻辑OR电路856的输出信号和控制输入信号Sin的反相信号的第二逻辑AND电路860构成，则信号组合电路850E可以由相对简单的结构构成。但是，信号组合电路850E的结构不局限于例示在图16中的结构，可以对它作各种修改。

图17是例示例示在图12中的信号传输电路器件330的各个部分的信号的时序图。时序图700例示了信号传输电路器件330中上述的控制输入信号Sin、第一输入脉冲Sb1、第二输入脉冲Sb2、设置信号Sset、复位信号Sres、第一校正信号Sa1、第二校正信号Sa2、控制输出信号Sout、反馈脉冲Sfp、反馈信号Sf和逻辑比较信号Sc随着时间推移的电位（第一电位或第二电位）转变。另外，为了便于画图起见，脉冲宽度之间的比例未必是精确的。

第一校正信号Sa1、第二校正信号Sa2、反馈脉冲Sfp、反馈信号Sf和逻辑比较信号Sc的操作与第二实施例中的那些相同，因此省略它们的详细描述。

这里，信号传输电路器件330中的反馈信号传输单元330D的结构与图2中的反馈信号传输单元相同。因此，反馈信号Sf的上升沿相对于控制输出信号Sout的上升沿延迟了延迟时间Td。

例示在图17A中的控制输入信号Sin是指示脉冲宽度为25μs和周期为50μs的信号、输入到信号传输电路器件330的输入端子331中的控制输入信号Sin的例子。

当控制输入信号Sin从第二电位变成第一电位（图17A，上升沿X1）时，第一边沿检测电路332检测控制输入信号Sin的上升沿，并生成图17B的脉冲A1作为第一输入脉冲Sb1。这里，为了降低信号传输时的功耗，将第一输入脉冲Sb1和第二输入脉冲Sb2的脉冲宽度设置成充分小于控制输入信号Sin的脉冲宽度。

将第一输入脉冲Sb1输入到第一逻辑OR电路336中，第一逻辑OR电路336发送图17D的脉冲A2作为设置信号Sset。

经由第一变压器340将设置信号Sset输入到RS触发器344的设置端子S中，因此在与图17D的脉冲A2（图17H，上升沿X2）相同的定时将控制输出信号Sout改变成第一电位。

当控制输入信号Sin从第一电位变成第二电位（图17A，下降沿Y1）时，第二边沿检测电路334检测控制输入信号Sin的下降沿，并生成图17C的脉冲B1作为第二输入脉冲Sb2。

将第二输入脉冲Sb2输入到第二逻辑OR电路338中，第二逻辑OR电路338发送图17E的脉冲B2作为复位信号Sres。

经由第二变压器342将复位信号Sres输入到RS触发器344的复位端子R中，因此在与图17E的脉冲B2（图17H，下降沿Y2）相同的定时将控制输出信号Sout改变成第二电位。

因此，在正常地从输入侧电路330A到输出侧电路330B进行信号传输的情况下，使控制输入信号Sin总是保持在与控制输出信号Sout相同的电位上（第一电位或第二电位）。

接着，下面描述图17E的噪声R1混入复位信号Sres中的情况。

当噪声R1混入复位信号Sres中时，控制输出信号Sout暂时从第一电位变成第二电位（图17H，下降沿Z1）。将控制输出信号Sout的电位变化作为反馈信号Sf的电位变化发送给逻辑比较电路352，逻辑比较电路352根据控制输入信号Sin和反馈信号Sf“失配”的事实变成第一电位（图17K，上升沿R2）。

然后，因为控制输入信号Sin当前是第一电位，所以第一脉冲生成电路354生成图17F的脉冲R3作为第一校正信号Sa1，以及第一逻辑OR电路336根据输入的第一校正信号Sa1发送图17D的脉冲R4作为设置信号Sset。设置信号Sset经由第一变压器340输入到RS触发器344的设置端子S中，并将控制输出信号Sout校正成第一电位（图17H，上升沿Z2）。

其结果是，当噪声混入电路中时，逻辑比较电路352及时检测控制输入信号Sin和控制输出信号Sout已经“失配”。然后，第一脉冲生成电路或第二脉冲生成电路发送第一校正信号Sa1或第二校正信号Sa2。因此，输入和输出刚“失配”就将控制输出信号Sout校正成与控制输入信号Sin相同的电位（第一电位或第二电位）。

作为异常状态，除了上述噪声混入之外，还考虑第一变压器或第二变压器未发送脉冲的情况。在这种情况下，输出信号校正功能也类似地起作用，以便将控制输出信号Sout校正成与控制输入信号Sin相同的电位（第一电位或第二电位）。各个部分的信号流也相同，因此省略它们的详细描述。

接着，图18例示了将脉冲宽度短于反馈信号Sf的延迟时间Td的控制输入信号Sin输入到例示在图12中的信号传输电路器件330中时的各个部分的信号的时序图。时序图750例示了信号传输电路器件330中的控制输入信号Sin、第一输入脉冲Sb1、第二输入脉冲Sb2、设置信号Sset、复位信号Sres、第一校正信号Sa1、第二校正信号Sa2、控制输出信号Sout、反馈脉冲Sfp、反馈信号Sf和逻辑比较信号Sc随着时间流逝的电位（第一电位或第二电位）变化。

例示在图18A中的信号是指示脉冲宽度为1μs和周期为5μs的信号、输入到信号传输电路器件330的输入端子331中的控制输入信号Sin的例子。

当控制输入信号Sin从第二电位变成第一电位（图18A，上升沿X1）时，第一边沿检测电路332检测控制输入信号Sin的上升沿，并生成图18B的脉冲A1作为第一输入脉冲Sb1。

在这个定时，因为控制输入信号Sin变化时刻的反馈信号Sf仍然是第二电位，所以逻辑比较电路352的逻辑比较结果变成“失配”，使得逻辑比较信号Sc变成第一电位（图18K，上升沿X3）。然后，第一脉冲生成电路生成图18F的脉冲A2。第一输入脉冲Sb1中的脉冲A1和第一校正信号Sa1中的脉冲A2具有相互补充的关系。

第一逻辑OR电路336进行第一输入脉冲Sb1与第一校正信号Sa1之间的逻辑OR处理，并发送图18D的脉冲A3作为设置信号Sset。因为设置信号Sset经由第一变压器340输入到RS触发器344的设置端子S中，所以在与图18D的脉冲A3（图18H，上升沿X2）相同的定时将控制输出信号Sout改变成第一电位。

在这个定时，因为控制输出信号Sout变成第一电位，所以反馈脉冲生成电路346停止供应连续脉冲（图18I），但由于延迟时间Td，反馈信号Sf保持在第二电位上（图18J。

当控制输入信号Sin从第一电位变成第二电位（图18A，下降沿Y1）时，第二边沿检测电路334检测控制输入信号Sin的下降沿，并生成图18C的脉冲B1作为第二输入脉冲Sb2。

将第二输入脉冲Sb2输入到第二逻辑OR电路338中，第二逻辑OR电路338发送图18E的脉冲B2作为复位信号Sres。因为复位信号Sres经由第二变压器342输入到RS触发器344的复位端子R中，所以在与脉冲B2（图18H，下降沿Y2）相同的定时将控制输出信号Sout改变成第二电位。

在这个定时，在从控制输出信号Sout的上升沿开始经过延迟时间Td之前，控制输出信号Sout变成第二电位。因此，反馈信号Sf保持在第二电位上，以及逻辑比较信号Sc在控制输入信号Sin的下降定时变成第二电位（图18K，下降沿Y3）。

因此，第二脉冲生成电路356在控制输入信号Sin的下降定时不生成脉冲（图18G），但因为控制输出信号Sout已经通过第二输入脉冲Sb2改变成第二电位，所以控制输出信号Sout的延迟时间Td不延长。

其结果是，即使将脉冲宽度小于延迟时间Td的控制输入信号Sin输入信号传输电路器件330中，控制输出信号Sout的延迟时间Td也不会延长。与例示在图2中的信号传输电路器件220相比，可以大大缩短控制输入信号Sin的最小输入脉冲宽度。

上面描述了第四实施例。因为除了第一脉冲生成电路354和第二脉冲生成电路356之外，信号传输电路器件330还包括第一边沿检测电路332和第二边沿检测电路334，所以可以不受延迟时间Td影响地在保持输出信号校正功能的同时大大缩短控制输入信号Sin的最小输入脉冲宽度。

并且，反馈信号传输单元330D由反馈脉冲生成电路346、第三变压器348和波形整形电路350构成。因此，与反馈信号传输单元25D由第一输出边沿检测电路262、第二输出边沿检测电路264、第三变压器266、第四变压器268和第二RS触发器270构成的图8的结构相比，可以将信号传输电路器件330D中的变压器的数目减少到一个。另外，缩小了信号传输电路器件的尺寸，以及提高了反馈信号传输单元的抗噪声特性。

<第二技术特征>

图22是例示按照本发明的半导体器件的第一实施例的示意图。这个实施例的半导体器件X10A是集成了线圈L1的半导体器件。线圈L1的一端与第一电流供应焊盘X11a和第一电压测量焊盘X11b连接，而线圈L1的另一端与第二电流供应焊盘X12a和第二电压测量焊盘X12b连接。

图23是说明半导体器件X10A的缺陷检查的示意图。用于半导体器件X10A的缺陷检查的检查装置X20包括要与第一电流供应焊盘X11a接触的第一电流供应探针X21a、要与第一电压测量焊盘X11b接触的第一电压测量探针X21b、要与第二电流供应焊盘X12a接触的第二电流供应探针X22a、要与第二电压测量焊盘X12b接触的第二电压测量探针X22b、在第一电流供应探针X21a与第二电流供应探针X22a之间供应预定恒定电流I的恒流源X23和测量在第一电压测量探针X21b与第二电压测量探针X22b之间生成的电压的电压计X24。

在半导体器件X10A的缺陷检查中，将预定恒定电流I从恒流源X23供应给线圈L1，并且通过电压计X24测量在线圈L1的两端生成的电压（由线圈L1的串联电阻分量RL生成的电压降）。

这里，为了将恒定电流I从恒流源X23供应给线圈L1，有必要将探针X21a和X22a分别与焊盘X11a和X12a接触，因此不可避免地生成接触电阻分量Rxa和Rya。因此，在将恒定电流I从恒流源X23供应给线圈L1的路径上，生成由接触电阻分量Rxa和Rya引起的电压降（=I×（Rxa+Rya））。

另一方面，为了通过电压计X24测量线圈L1两端的电压，有必要将探针X21b和X22b分别与焊盘X11b和X12b接触。因此，与上述类似，不可避免地生成接触电阻分量Rxb和Ryb。但是，电压计X24的内部阻抗非常高，从而几乎没有电流在电压计X24的两端之间流动。因此，由接触电阻分量Rxb和Ryb引起的电压降几乎为零。

换句话说，在这个实施例的半导体器件X10A的缺陷检查中，电压计X24获得的检测电压Vdet的电压值一点也不受上述接触电阻分量影响，如下列表达式（2）所表达，只随线圈L1的串联电阻分量RL而变：

Vdet=I×RL......（2）

因此，因为这个实施例的半导体器件X10A在其缺陷检查中可以正确地测量线圈L1的串联电阻分量RL，所以当然可以摒弃掉线圈L1断了的有缺陷产品，并且也可以适当地摒弃掉线圈L1具有异常阻值（例如，绕组之间部分短路）的有缺陷产品。因此，可以防止有缺陷产品流入市场。

图24是例示按照本发明的半导体器件的第二实施例的示意图，而图25是说明半导体器件X10B的缺陷检查的示意图。

在这个实施例的半导体器件X10B中，上述的第一电流供应焊盘X11a和第一电压测量焊盘X11b集成地形成第一公用焊盘X11c。注意，形成第一公用焊盘X11c以具有使第一电流供应探针X21a和第一电压测量探针X21b能够同时接触的区域（约第一电流供应焊盘X11a或第一电压测量焊盘X11b的区域的两倍的区域）。

另外，在这个实施例的半导体器件X10B中，上述的第二电流供应焊盘X12a和第二电压测量焊盘X12b集成地形成第二公用焊盘X12c。注意，形成第二公用焊盘X12c以具有使第二电流供应探针X22a和第二电压测量探针X22b能够同时接触的区域（约第二电流供应焊盘X12a或第二电压测量焊盘X12b的区域的两倍的区域）。

这样，只要可以将一个焊盘的尺寸设计得足够大，就可以采用将两个探针与一个焊盘接触的检查方法。

注意，其半导体器件X10B的缺陷检查的检查装置X20的结构和检查方法与上述一样，因此省略重复描述。

接着，描述将本发明应用于安装在混合动力车中的电机驱动装置的结构的例子。

图26是例示使用按照本发明的半导体器件的电机驱动装置的结构例子的方块图。这个结构例子的电机驱动装置包括高侧开关SWH、低侧开关SWL、作为高侧开关SWH的控制手段的开关控制器件1、发动机控制单元2（下文称为发动机控制单元（ECU）2）、DC电压源E1和E2、npn双极晶体管Q1、pnp双极晶体管Q2、电容器C1～C3、电阻R1～R8和二极管D1。

开关控制器件1包括安装在单个封装中的第一半导体芯片10、第二半导体芯片20和第三半导体芯片30。

开关控制器件1的第一特征是输入与输出之间的绝缘耐压是1200V。第二特征是内含UVLO（欠压锁定功能）。第三特征是内含看门狗计时器功能。第四特征是内含过电流保护功能（自动复位型）。第五特征是内含过电流保护操作时的缓慢断开（slow-off）功能。第六特征是内含外部错误检测功能（ERRIN）。第七特征是内含异常状态输出功能（FLT，OCPOUT）。第八特征是内含有源镜像钳位功能。第九特征是内含短路电路钳位功能。

第一半导体芯片10是包括集成控制器的控制器芯片，集成控制器通过DC电压源E1供应的第一电源电压VCC1（相对于GND1为5V、3.3V等）驱动，并根据输入信号IN生成开关控制信号S1和S2。作为第一半导体芯片10的主要功能，存在开关控制信号S1和S2的生成功能或输出功能、变压器异常传输监视功能（输入信号IN的输入和输出逻辑监视功能）、错误状态输出功能、UVLO功能和外部错误输入信号处理功能。注意，第一半导体芯片10的耐压应该设置成考虑到第一电源电压VCC1（相对于GND1）的适当耐压（例如，7V耐压）。

第二半导体芯片20是包括集成驱动器的驱动器芯片，集成驱动器通过DC电压源E2供应的第二电源电压VCC2（相对于GND2为10～30V）驱动，并根据经由第三半导体芯片30从第一半导体芯片10输入的开关控制信号S1和S2，对在一端上施加了几千伏高压的高侧开关SWH进行驱动控制。作为第二半导体芯片20的主要功能，存在输出信号OUT的生成功能或输出功能、过电流/过电压保护功能和UVLO功能。注意，第二半导体芯片20的耐压应该设置成考虑到第二电源电压VCC2（相对于GND12的适当耐压（例如，40V耐压）。

第三半导体芯片30是包括集成变压器的变压器芯片，集成变压器在发送和接收开关控制信号S1和S2、看门狗信号S3和故障信号S4的同时，隔离第一半导体芯片10与第二半导体芯片20之间的直流电。

如上所述，这个结构例子的开关控制器件1具有除了包括集成控制器的第一半导体芯片10和包括集成驱动器的第二半导体芯片20之外，还包括只独立地包括变压器的第三半导体芯片30的结构，它们被安装在单个封装中。

借助于这种结构，第一半导体芯片10和第二半导体芯片20的每一种可以通过一般低耐压工艺（几伏到几十伏耐压）生产。因此，不必使用特殊高耐压工艺（几千伏耐压），以便可以降低制造成本。

另外，第一半导体芯片10和第二半导体芯片20的每一种可以通过现有的成熟工艺生产，而不必进行新可靠性测试。因此，这种结构可以有助于缩短开发周期和降低开发成本。

另外，通过只交换第三半导体芯片30就可以容易地支持使用DC隔离元件（例如，光耦合器）取代变压器的情况。因此，不必重新开发控制器芯片和驱动器芯片，因此，这种结构可以有助于缩短开发周期和降低开发成本。

ECU2是集成地进行发动机运行和电机运行的电控制的手段，它是与开关控制器件1进行各种信号（IN、RST、FLT和OCPOUT）的发送和接收的微控制器。

高侧开关SWH和低侧开关SWL是分别连接在第一电机驱动电压VD1的施加端与电机线圈的一端之间，以及第二电机驱动电压VD2的施加端与电机线圈的一端之间，以便依照每个信号的接通和断开控制进行电机驱动电流的供应控制的手段。注意，这个结构例子的电机驱动装置将绝缘栅双极晶体管（IGBT）用作高侧开关SWH和低侧开关SWL的每一个，但本发明不局限于这种结构。可以使用使用碳化硅（SiC）半导体的金属氧化物半导体（MOS）场效应晶体管或使用Si半导体的MOS场效应晶体管。尤其，使用SiC半导体的MOS场效应晶体管具有比使用Si半导体的MOS场效应晶体管低的功耗和高的耐热温度。因此适用于安装在混合动力车中。

接着，详细描述开关控制器件1的内部结构。

第一半导体芯片10包括第一发送部分11、第二发送部分12、第一接收部分13、第二接收部分14、逻辑部分15、第一低压锁定部分16（下文称为第一欠压锁定（UVLO）部分16）、外部错误检测部分（外部错误检测比较器）17和N沟道MOS场效应晶体管Na和Nb。

第二半导体芯片20包括第三接收部分21、第四接收部分22、第三发送部分23、第四发送部分24、逻辑部分25、驱动部分26、第二低压锁定部分27（下文称为第二UVLO部分27）、过电流检测部分（过电流检测比较器）28、过电流保护（OCP）计时器29、P沟道MOS场效应晶体管P1和P2、N沟道MOS场效应晶体管N1～N3和SR触发器FF。

第三半导体芯片30包括第一变压器31、第二变压器32、第三变压器33和第四变压器34。

第一发送部分11是经由第一变压器31将逻辑部分15供应的开关控制信号S1发送给第三接收部分21的手段。第二发送部分12是经由第二变压器32将逻辑部分15供应的开关控制信号S2发送给第四接收部分22的手段。第一接收部分13是经由第三变压器33接收第三发送部分23供应的看门狗信号S3并将它发送给逻辑部分15的手段。第二接收部分14是经由第四变压器34接收第四发送部分24供应的驱动器异常信号S4并将它发送给逻辑部分15的手段。

逻辑部分15是与ECU2进行各种信号（IN、RST、FLT和OCPOUT）的发送和接收，以及通过使用第一发送部分11、第二发送部分12、第一接收部分13和第二接收部分14，与第二半导体芯片20进行各种信号（S1～S4）的发送和接收的手段。

注意，逻辑部分15生成开关控制信号S1和S2，以便当输入信号IN是高电平时，使输出信号OUT高电平，以及相反地生成开关控制信号S1和S2，以便当输入信号IN是低电平时，使输出信号OUT低电平。更具体地说，逻辑部分15检测输入信号IN的正边沿（从低电平到高电平的上升沿），以便生成开关控制信号S1中的脉冲，并且检测输入信号IN的负边沿（从高电平到低电平的下降沿），以便生成开关控制信号S2中的脉冲。

另外，逻辑部分15生成这样的开关控制信号S1和S2，使得当复位信号RST是低电平时，禁止输出信号OUT的生成操作，即，将输出信号OUT固定在低电平上，以及相反地，生成这样的开关控制信号S1和S2，使得当复位信号RST是高电平时，允许输出信号OUT的生成操作，即，将输出信号OUT设置成与输入信号IN相对应的逻辑电平。注意，当复位信号RST在预定时间间隔（例如，500ns）内保持低电平时，逻辑部分15生成这样的开关控制信号，使得通过过电流保护部分28的保护操作复位。

另外，当开关控制器件1正常时，逻辑部分15断开晶体管Na，以便第一状态信号FLT变成开路（电阻R1上拉的状态）。当开关控制器件1异常时（当检测到第一半导体芯片10侧的低电压异常状态、开关控制信号S1和S2中的变压器异常传输、或ERRIN信号异常状态时），逻辑部分15接通晶体管Na，以便第一状态信号FLT变成变成低电平。借助于这种结构，ECU2可以通过监视第一状态信号FLT掌握开关控制器件1的状态。注意，第一半导体芯片10侧的低电压异常状态应该根据第一UVLO部分16中的检测结果来判定。另外，开关控制信号S1和S2中的变压器异常传输应该根据输入信号IN（开关控制信号S1和S2）与看门狗信号S3之间的比较结果来判定。另外，ERRIN信号异常状态应该根据外部错误检测部分17的输出结果来判定。

另外，当开关控制器件1正常时，逻辑部分15断开晶体管Nb，以便第二状态信号OCPOUT变成开路（电阻R2上拉的状态）。当开关控制器件1异常时（当检测到第二半导体芯片20侧的低电压异常状态或流入高侧开关SWH中的电机驱动电流成为过电流时），逻辑部分15接通晶体管Nb，以便第二状态信号OCPOUT变成变成低电平。借助于这种结构，ECU2可以通过监视第二状态信号OCPOUT掌握开关控制器件1的状态。注意，第二半导体芯片20侧的低电压异常状态和流入高侧开关SWH中的电机驱动电流成为过电流应该根据驱动器异常信号S4来判定。

第一UVLO部分16是监视第一电源电压VCC1是否处在低电压状态下，以便将监视结果发送给逻辑部分15的手段。

外部错误检测部分17是将从电阻R3与电阻R4之间的连接节点输入ERRIN端中的电压（按电阻划分要监视的模拟电压获得的分电压）与预定阈电压相比较，以便将比较结果发送给逻辑部分15的手段。

第三接收部分21是经由第一变压器31接收第一发送部分11供应的开关控制信号S1，以便将它发送给SR触发器FF的设置输入端子（S）的手段。第四接收部分22是经由第二变压器32接收第二发送部分12供应的开关控制信号S2，以便将它发送给SR触发器FF的复位输入端子（R）的手段。第三发送部分23是经由第三变压器33将逻辑部分25供应的看门狗信号S3发送给第一接收部分13的手段。第四发送部分24是经由第四变压器34将逻辑部分25供应的驱动器异常信号S4发送给第二接收部分14的手段。

SR触发器FF通过供应给设置输入端子（S）的开关控制信号S1的脉冲沿的触发将输出信号设置成高电平，以及通过供应给复位输入端子（R）的开关控制信号S2的脉冲沿的触发将输出信号复位成低电平。换句话说，上述输出信号变成与ECU2供应给逻辑部分15的输入信号IN相同的信号。注意，将输出信号从SR触发器FF的输出端子（Q）发送到逻辑部分25。

逻辑部分25根据SR触发器FF的输出信号（与输入信号IN相同的信号）为驱动部分26生成驱动信号。

另外，当逻辑部分25根据第二UVLO部分27或过电流保护部分28中的检测结果判定发生了低电压异常或过电流时，逻辑部分25将判定结果作为异常检测信号发送给驱动部分26，并将其作为驱动器异常信号S4发送给逻辑部分15。借助于这种结构，即使在第二半导体芯片20中出现异常状态，驱动部分26也可以及时进行保护操作，以及逻辑部分15也可以将异常状态（第二状态信号OCPOUT变成低电平）通知ECU2。注意，逻辑部分25具有在过电流保护操作之后经过了预定时间的时刻上从过电流保护操作中自动复位的功能。

另外，逻辑部分25将SR触发器FF的输出信号作为看门狗信号S3按原样输出到第三发送部分23。这样，借助于使看门狗信号S3从第二半导体芯片20返回到第一半导体芯片10的结构，逻辑部分15可以通过将供应给第一半导体芯片10的输入信号IN与从第二半导体芯片20返回的看门狗信号相比较，判断变压器异常传输的存在与否。

驱动部分26是根据逻辑部分25供应的驱动信号进行晶体管P1和晶体管N1的接通/断开控制，以便从晶体管P1与晶体管N1之间的连接节点输出输出信号OUT的手段。经由由晶体管Q1和Q2构成的驱动电路将输出信号OUT供应给高侧开关SWH。上述驱动电路是调整输出信号OUT的上升/下降时间（斜率），以便输出信号OUT具有高侧开关SWH的驱动能力的手段。注意，当输出信号OUT是高电平时，接通高侧开关SWH，而相反，当输出信号OUT是低电平时，断开高侧开关SWH。

注意，驱动部分26具有当输出信号OUT的电压电平（相对于GND2）变成低电平时，接通晶体管N2，以便经由CLAMP端从高侧开关SWH的栅极吸收电荷（镜像电流）的功能（有源镜像钳位功能）。借助于这种结构，当断开高侧开关SWH时，高侧开关SWH的栅极电位可以不取决于通过上述驱动电路设置的斜率地经由晶体管N2及时降低到低电平。

另外，驱动部分26具有当输出信号OUT的电压电平（相对于GND2）变成高电平时，接通晶体管P2，以便经由CLAMP端将高侧开关SWH的栅极钳位到电源电压VCC2的功能（短路钳位功能）。借助于这种结构，当接通高侧开关SWH时，高侧开关SWH的栅极电位不会增加到高于电源电压VCC2的电位。

另外，驱动部分26具有当根据逻辑部分25供应的异常检测信号判定有必要进行保护操作时，在接通晶体管N3的同时断开每一个晶体管P1和P2和晶体管N1和N2的功能（缓慢断开功能）。借助于这种开关控制，当进行保护操作时，可以经由晶体管R5比在正常操作下更缓慢地从高侧开关SWH的栅极排放电荷。借助于这种结构，因为可以避免在保护操作时瞬间切断电机电流，所以可以抑制电机线圈的反电动势引起的电涌。注意，保护操作时的下降时间可以通过适当选择电阻R5的阻值任意调整。

第二UVLO部分27是监视第二电源电压VCC2是否处在低电压状态下，以便将监视结果发送给逻辑部分25的手段。

过电流检测部分28是将从电阻R7与电阻R8之间的连接节点供应给OCP/DESATIN端的电压（划分二极管D1的阳极电压获得的分电压）与预定阈电压相比较，以便将比较结果发送给逻辑部分25的手段。注意，随着流入高侧开关SWH中的电机驱动电流越来越大，用作高侧开关SWH的绝缘栅双极晶体管的发射极与集电极之间的电压越来越高。因此，随着流入高侧开关SWH中的电机驱动电流越来越大，二极管D1的阳极电压越来越高，使得输入OCP/DESATIN端的电压越来越高。因此，当输入OCP/DESATIN端中的电压（相对于GND2）达到预定阈值（例如，0.5V）时，过电流检测部分28判定流入高侧开关SWH中的电机驱动电流处在过电流状态下。

注意，在这个结构例子中，描述了作为一个例子采用通过检测用作高侧开关SWH的绝缘栅双极晶体管的发射极与集电极之间的电压检测电机驱动电流的方法（电压检测方法）的结构，但电机驱动电流的检测方法不局限于此。例如，可以采用通过将流入高侧开关SWH中的电机驱动电流（或示出等效行为的镜像电流）供应给感测电阻生成电压信号，以便将生成电压供应给OCP/DESATIN端的方法（电流检测方法）。

OCP计时器29是计数过电流保护操作之后经过的时间的手段。

第一变压器31是将开关控制信号S1从第一半导体芯片10发送到第二半导体芯片20的DC隔离元件。第二变压器32是将开关控制信号S2从第一半导体芯片10发送到第二半导体芯片20的DC隔离元件。第三变压器33是将看门狗信号S3从第二半导体芯片20发送到第一半导体芯片10的DC隔离元件。第四变压器34是将驱动器异常信号S4从第二半导体芯片20发送到第一半导体芯片10的DC隔离元件。

这样，借助于在第一半导体芯片10与第二半导体芯片20之间不仅发送和接收开关控制信号S1和S2而且发送和接收看门狗信号S3和驱动器异常信号S4的结构，不仅可以适当实现高侧开关SWH的接通/断开控制而且可以适当实现各种保护功能。

图27是经由变压器31～34的发送和接收电路部分的详细图。如这个图形所例示，布置在第一半导体芯片10侧的第一发送部分11、第二发送部分12、第一接收部分13和第二接收部分14都通过VCC1与GND1之间的电源电压驱动。布置在第二半导体芯片20侧的第三接收部分21、第四接收部分22、第三发送部分23和第四发送部分24都通过VCC2与GND1之间的电源电压驱动。

借助于这种结构，如上所述，第一半导体芯片10和第二半导体芯片20的每一种都可以通过一般低耐压工艺（几伏耐压到几十伏耐压）生产。因此，不必使用特殊高耐压工艺（几千伏耐压），以便可以降低制造成本。

注意，在图27中，第一接收部分13、第二接收部分14、第三接收部分21和第四接收部分22的每一个都被显示成使用具有磁滞特性的比较器的结构，但磁滞特性的存在与否是任意的。

下面以总结方式描述具有上述结构的开关控制器件1的各种功能的细节。

[UVLO1（控制器侧低压功能失常保护功能）]

当控制器侧电源电压（VCC1与GND1之间的电压）变成预定低侧阈电压V_UVLO1L或更低时，开关控制器件1断开高侧开关SWH，将FLT端设置成低电平。另一方面，当控制器侧电源电压（VCC1与GND1之间的电压）变成预定高侧阈电压V_UVLO1H或更高时，开关控制器件1开始正常操作，并将FLT端设置成接通（高电平）。

[UVLO2（驱动器侧低压功能失常保护功能）]

当驱动器侧电源电压（VCC2与GND2之间的电压）变成预定低侧阈电压V_UVLO2L或更低时，开关控制器件1断开高侧开关SWH，将OCPOUT端设置成低电平。另一方面，当驱动器侧电源电压（VCC2与GND2之间的电压）变成预定高侧阈电压V_UVLO2H或更高时，开关控制器件1开始正常操作，并将OCPOUT端设置成接通（高电平）。

[模拟错误输入]

当ERRIN端的输入电压变成预定阈电压V_ERRDET或更高时，开关控制器件1断开高侧开关SWH，将FLT端设置成低电平。借助于这种结构，也可以监视在开关控制器件1的外围电路中出现的异常状态，以便可以进行适当保护操作。因此，这种结构可以用于，例如，电机电源的过电压保护操作。注意，上述阈电压V_ERRDET应该具有预定滞后作用（hysteresis）（V_ERRHYS）。

[过电流保护]

当OCP/DESATIN端的输入电压变成预定阈电压V_OCDET或更高（相对于GND2）时，开关控制器件1断开高侧开关SWH，将OCPOUT端设置成低电平。

[过电流保护自动复位]

当从过电流保护操作开始经过了固定时间（t_OCPRLS）时，开关控制器件1进行自动复位，将OCPOUT端设置成开路（高电平）。注意，复位时间可以固定地设置在开关控制器件1中或可以在设备的外部调整。

[看门狗计时器]

开关控制器件1将ECU2供应给第一半导体芯片10的输入信号IN与从第二半导体芯片20反馈到第一半导体芯片10的看门狗信号S3相比较。如果两个信号的逻辑失配，则断开高侧开关SWH，将FLT端设置成低电平。

[保护操作缓慢断开]

当进行过电流保护操作时，开关控制器件1将PROOUT端设置成低电平，而将OUT端设置成接通。借助于这种控制，可以缓慢地断开高侧开关SWH。注意，断开操作时的斜率可以通过适当选择外部电阻R5的阻值任意调整。

[有源镜像钳位]

当高侧开关SWH的栅极电位变成预定阈电压V_AMC或更低时，开关控制器件1将CLAMP端设置成低电平。借助于这种控制，可以安全地断开高侧开关SWH。

[短路钳位]

当CLMAP端的施加电压变成VCC2-V_SCC或更高时，开关控制器件1将CLAMP端设置成高电平。借助于这种控制，使高侧开关SWH的栅极电位不会增加到第二电源电压VCC2以上。

图28是例示封装中的端子布局和芯片排列的例子的示意图。如图28所例示，在这个结构例子的开关控制器件1中，封装含有排列在两个相对侧的每一侧上的多个针脚。第一半导体芯片10、第二半导体芯片20和第三半导体芯片30沿着与针脚的排列方向正交的方向（图中水平方向）排列。

通过采用这种芯片安排，可以使与第一半导体芯片10连接的针脚11～20和与第二半导体芯片20连接的针脚1～10排列和分散在两个相对侧上。因此，可以在保持针脚空间最小的同时防止针脚11～20与针脚1～10之间的短路。

另外，如图28所例示，在这种结构例子的开关控制器件1中，将第一半导体芯片10和第三半导体芯片30安装在第一岛40上，而将第二半导体芯片20安装在第二岛50上。借助于这种结构，可以将第一岛40用作低压侧岛（固定在GND1上），将第二岛50用作高压侧岛（固定在VEE2上），以便可以将它们的电源系统相互分开。注意，第一岛40和第二岛50的每一个由非磁性材料（例如，铜）制成，但也可以使用磁性材料（例如，铁）。

图29是外部端子的说明表。针脚1（NC）是未连接端。针脚2（VEE2）是负电源端（例如，最低-15V）。针脚3（GND2）是与开关控制器件1外部的绝缘栅双极晶体管Tr1的发射极连接的GND端。针脚4（OCP/DESATIN）是过电流检测端。针脚5（OUT）是输出端子。针脚6（VCC2）是正电源端（例如，最高30V）。针脚7（CLAMP）是钳位端。针脚8（PROOUT）是缓慢断开输出端子。针脚9（VEE2）是负电源端。针脚10（NC）是未连接端。针脚11（GND1）是GND端。针脚12（IN）是控制输入端子。针脚13（RST）是复位输入端子。针脚14（FLT）是第一状态信号（控制器芯片侧的异常状态检测信号）的输出端子。针脚15（OCPOUT）是第二状态信号（驱动器芯片侧的异常状态检测信号）的输出端子。针脚16（ERRIN）是错误检测端。针脚17（VCC1）是电源端（例如，5V）。针脚18（NC）和针脚19（NC）是未连接端。针脚20（GND1）是GND端。

图30是开关控制器件1的电气特性表。注意，这个表格中的数值是在Ta=25°、VCC1=5V、VCC2=20V和VEE2=-8V情况下的数值，除非另有说明。

接着，参考图31和图32详细描述第三半导体芯片30中的变压器安排。图31是例示变压器31～34的布局例子的示意图，而图32是例示变压器31的垂直结构的芯片剖视图。

形成第一变压器31的初级侧线圈L11的一端与焊盘a1和b1连接，初级侧线圈L11的另一端与焊盘c1和d1连接。形成第二变压器32的初级侧线圈L21的一端与焊盘a2和b2连接，初级侧线圈L21的另一端与焊盘c1和d1连接。

形成第三变压器33的次级侧线圈L32的一端与焊盘a3和b3连接，次级侧线圈L32的另一端与焊盘c2和d2连接。形成第四变压器34的次级侧线圈L42的一端与焊盘a4和b4连接，次级侧线圈L42的另一端与焊盘c2和d2连接。

注意，形成第一变压器31的次级侧线圈L12、形成第二变压器32的次级侧线圈L22、形成第三变压器33的初级侧线圈L31和形成第四变压器34的初级侧线圈L41基本上具有与上述相同的结构，但除了图32例示了次级侧线圈L12的一部分之外，它们的任何一个都未清楚地例示在图31和32中。

换句话说，形成第一变压器31的次级侧线圈L12的一端与焊盘a5和b5连接，次级侧线圈L12的另一端与焊盘c3和d3连接。形成第二变压器32的次级侧线圈L22的一端与焊盘a6和b6连接，次级侧线圈L22的另一端与焊盘c3和d3连接。

形成第三变压器33的初级侧线圈L31的一端与焊盘a7和b7连接，初级侧线圈L31的另一端与焊盘c4和d4连接。形成第四变压器34的初级侧线圈L41的一端与焊盘a8和b8连接，初级侧线圈L41的另一端与焊盘c4和d4连接。

但是，上述焊盘a5～a8，b5～b8，c3，c4，d3和d4通过通孔（未示出）从第三半导体芯片30的内部引出到表面。

上述多个焊盘当中焊盘a1～a8的每一个对应于第一电流供应焊盘X11a，而焊盘b1～b8的每一个对应于第一电压测量焊盘X11b。另外，焊盘c1～c4的每一个对应于第二电流供应焊盘X12a，而焊盘d1～d4的每一个对应于第二电压测量焊盘X12b。

因此，因为这种结构例子的第三半导体芯片30可以进行上面参考图23所述的缺陷检查，以及可以正确地测量每个线圈的串联电阻分量，所以不仅可以摒弃掉每个线圈中有断处的有缺陷产品，而且可以适合地摒弃掉在每个线圈中具有异常阻值（例如，绕组之间的部分短路）的有缺陷产品，因此可以防止有缺陷产品流入市场。

注意，关于通过了上述缺陷检查的第三半导体芯片30，上述多个焊盘应该用于与第一半导体芯片10和第二半导体芯片20的连接。

具体地说，焊盘a1和b1应该与第一发送部分11的信号输出端子连接，而焊盘a2和b2应该与第二发送部分12的信号输出端子连接。另外，焊盘c1和d1应该与第一半导体芯片10侧的公用电压施加端（GND1）连接。

另外，焊盘a3和b3应该与第一接收部分13的信号输入端子连接，而焊盘a4和b4应该与第二接收部分14的信号输入端子连接。另外，焊盘c2和d2应该与第一半导体芯片10侧的公用电压施加端（GND1）连接。

另一方面，焊盘a5和b5应该与第三接收部分21的信号输入端子连接，而焊盘a6和b6应该与第四接收部分22的信号输入端子连接。另外，焊盘c3和d3应该与第二半导体芯片20侧的公用电压施加端（GND2）连接。

另外，焊盘a7和b7应该与第三发送部分23的信号输出端子连接，而焊盘a8和b8应该与第四发送部分24的信号输出端子连接。另外，焊盘c4和d4应该与第二半导体芯片20侧的公用电压施加端（GND2）连接。

这里，如图31所例示，第一变压器31到第四变压器34被排列成沿着它们的每个信号传输方向耦合。更具体地说，将信号从第一半导体芯片10发送到第二半导体芯片20的第一变压器31和第二变压器32形成具有第一护环35的第一对。另外，将信号从第二半导体芯片20发送到第一半导体芯片10的第三变压器33和第四变压器34形成具有第二护环36的第二对。

进行这样的耦合是为了在形成第一变压器31到第四变压器34的初级侧线圈和次级侧线圈沿着第三半导体芯片30的基板的厚度方向层叠形成的情况下，保证初级侧线圈与次级侧线圈之间的耐压。但是，第一护环35和第二护环36未必是基本元件。

注意，第一护环35和第二护环36应该分别经由焊盘e1和e2与诸如接地端的低阻抗布线连接。

另外，在这个结构例子的第三半导体芯片30中，在线圈L11与线圈L21之间共享焊盘c1和d1。另外，在线圈L32与线圈L42之间共享焊盘c2和d3。另外，在线圈L12与线圈L22之间共享焊盘c3和d3。另外，在线圈L31与线圈L41之间共享焊盘c4和d4。借助于这种结构，可以减少焊盘的数目，以便可以缩小第三半导体芯片30的尺寸。

另外，如图31所例示，优选的是将形成第一变压器31到第四变压器34的初级侧线圈和次级侧线圈绕成从芯片的前面看过去具有长方形的形状。借助于这种结构，使初级侧线圈与次级侧线圈之间的重叠部分的面积增大，以便可以提高变压器的传输效率。

注意，上述的实施例示范了将本发明应用于安装在混合动力车中的电机驱动装置的结构，但本发明的应用不局限此。本发明可以一般性地应用于将线圈集成在芯片上的半导体器件。

另外，可以不偏离本发明的精神地在本发明的范围内对本发明的结构作除了上述实施例之外的各种各种修改。

例如，关于半导体器件的布局，线圈的数目、它们的形状、它们的排列和焊盘的排列等都是任意的。

<第三技术特征>

在下文中，为了详细描述，示范了使用按照本发明的信号传输器件的电机驱动装置（尤其，安装在使用高压的混合动力车中的电机驱动IC）。注意，安装了按照本发明的信号传输器件的电机驱动装置的总体结构和操作与上面参考图26～30所述相同。因此，省略重复描述，下面主要描述信号传输器件的结构和操作。

[信号传输器件的第一实施例]

图35是例示按照本发明的信号传输器件的第一实施例的电路方块图。在初级侧电路的地电压GND1和次级侧电路的地电压GND2相互隔离的情况下，作为将开关控制信号S1和S2从初级侧电路发送到次级侧电路的电路块，这个实施例的信号传输器件包括逻辑部分15、第一发送部分11、第二发送部分12、第一变压器31、第二变压器32、第三接收部分21、第四接收部分22和SR触发器FF。上面参考图26和27已经描述了这些电路块的每一个。在这个实施例的信号传输器件中，为了避免由噪声等引起的功能失常，在逻辑部分15、第三接收部分21和第四接收部分22的结构中存在创新和设计。在下文，主要描述结构的特征部分。

逻辑部分15包括反相器15-1和15-2、第一脉冲生成电路15-3和第二脉冲生成电路15-4。

反相器15-1的输入端子与输入信号IN的输入端子连接。反相器15-1的输出端子与反相器15-2的输入端子连接，并且还与第二脉冲生成电路15-4的输入端子连接。反相器15-2的输出端子与第一脉冲生成电路15-3的输入端子连接。

第一脉冲生成电路15-3响应经由反相器15-1和15-2输入的输入信号IN的正边沿，生成第一变压器驱动信号S1a中的N个脉冲（N≥2）。注意，第一变压器驱动信号S1a经由形成第一发送部分11的缓冲器11-1输出到第一变压器31的初级侧绕组。

第二脉冲生成电路15-4响应从反相器15-2输入的反相输入信号INB的正边沿（即，输入信号IN的负边沿），生成第二变压器驱动信号S2a中的N个脉冲（N≥2）。注意，第二变压器驱动信号S2a经由形成第二发送部分12的缓冲器12-1输出到第二变压器32的初级侧绕组。

这样，在第一实施例的信号传输器件中，逻辑部分15起变压器驱动信号生成部分的作用，该变压器驱动信号生成部分响应输入信号IN从低电平到高电平的正边沿连续生成第一变压器驱动信号S1a中的N个脉冲，并且响应输入信号IN从高电平到低电平的负边沿连续生成第二变压器驱动信号S2a中的N个脉冲。

第一变压器31响应输入到初级侧绕组中的第一变压器驱动信号S1a，生成次级侧绕组中的第一感应信号S1b。

第二变压器32响应输入到初级侧绕组中的第二变压器驱动信号S2a，生成次级侧绕组中的第二感应信号S2b。

第三接收部分21包括将第一感应信号S1b与预定阈电压相比较以便生成第一比较信号S1c的的第一比较器21-1，和检测在第一比较信号S1c中连续生成N个脉冲以便生成第一检测信号S1d中的脉冲的第一脉冲检测部分21-2。

第四接收部分22包括将第二感应信号S2b与预定阈电压相比较以便生成第二比较信号S2c的的第二比较器22-1，和检测在第二比较信号S2c中连续生成N个脉冲以便生成第二检测信号S2d中的脉冲的第二脉冲检测部分22-2。

SR触发器FF响应在输入到设置输入端子（S）中的第一检测信号S1d中生成的脉冲，将输出信号OUT从低电平改变成高电平。以及响应在输入到复位输入端子（R）中的第二检测信号S2d中生成的脉冲，将输出信号OUT从高电平改变成低电平。

换句话说，在具有第一变压器驱动信号S1a、第一感应信号S1b、第一比较信号S1c和第一检测信号S1d的各种信号形式的同时，将上述的开关控制信号S1从逻辑部分15发送到SR触发器FF。类似地，在具有第二变压器驱动信号S2a、第二感应信号S2b、第二比较信号S2c和第二检测信号S2d的各种信号形式的同时，将上述的开关控制信号S2从逻辑部分15发送到SR触发器FF。

图36是例示通过本实施例的信号传输器件实现的噪声消除操作的例子的时序图。从上部开始依次例示了输入信号IN、第一变压器驱动信号S1a、第一感应信号S1b、第一比较信号S1c、第二变压器驱动信号S2a、第二感应信号S2b、第二比较信号S2c、第一检测信号S1d、第二检测信号S2d和输出信号OUT。

当输入信号IN在时刻t11从低电平上升到高电平时，第一脉冲生成部分15-3开始第一变压器驱动信号S1a的脉冲驱动。然后，在第一变压器31的次级侧绕组中生成响应第一变压器驱动信号S1a的第一感应信号S1b，并且在从第一比较器21-1输出的第一比较信号S1c中生成数目与第一变压器驱动信号S1a相同的脉冲。注意，第一脉冲检测部分21-2在时刻t11之后使第一检测信号S1d保持在低电平上，直到在第一比较信号S1c中连续生成N个脉冲。

在时刻t12在第一变压器驱动信号S1a中生成第N脉冲，当在第一比较信号S1c中生成第N脉冲时，第一脉冲检测部分21-2生成第一检测信号S1d中的脉冲。响应这个脉冲，SR触发器FF使输出信号OUT从低电平上升到高电平。

假设在时刻t13，在输入信号IN保持在高电平上的状态下将噪声加入第二感应信号S2b中，并且在第二比较信号S2c中生成错误脉冲。在这种情况下，只要在第二比较信号S2c中未连续生成N个脉冲，第二脉冲检测部分22-2也使第二检测信号S2d保持在低电平上。因此，输出信号OUT不会非有意地下降到低电平。

当输入信号IN在时刻t14从高电平下降到低电平时，第二脉冲生成电路15-4开始第二变压器驱动信号S2a的脉冲驱动。然后，在第二变压器32的次级侧绕组中生成与第二变压器驱动信号S2a相对应的第二感应信号S2b，并且在从第二比较器22-1输出第二比较信号S2c中生成数目与第二变压器驱动信号S2a相同的脉冲。注意，第二脉冲检测部分22-2在时刻t14之后使第二检测信号S2d保持在低电平上，直到在第二比较信号S2c连续生成N个脉冲。

在时刻t15在第二变压器驱动信号S2a中生成第N脉冲，当在第二比较信号S2c中生成第N脉冲时，第二脉冲检测部分22-2生成第二检测信号S2d中的脉冲。响应这个脉冲，SR触发器FF使输出信号OUT从高电平下降到低电平。

假设在时刻t16，在输入信号IN保持在低电平上的状态下将噪声加入第一感应信号S1b中，并且在第一比较信号S1c中生成错误脉冲。在这种情况下，只要在第一比较信号S1c中未连续生成N个脉冲，第一脉冲检测部分21-2也使第一检测信号S1d保持在低电平上。因此，输出信号OUT不会非有意地上升到高电平。

这样，借助于在初级侧电路中生成的变压器驱动信号中连续生成N个脉冲，并且只有当在次级侧电路中生成的比较信号中连续生成N个脉冲时，才改变输出信号OUT的逻辑电平的结构，只要生成的数目不大于（N-1），即使在变压器受噪声影响时生成错误脉冲，在输出信号OUT中也不会造成非有意逻辑变化。因此，可以消除高侧开关SWH的错误接通/断开，以便防止用作高侧开关SWH或低侧开关SWL的功率晶体管击穿。

注意，在这个实施例的信号传输器件中，有必要采取对策防止因噪声生成错误脉冲，以便不影响正常状态下的N个脉冲计数操作，即，在第一脉冲生成部分21-2和第二脉冲生成部分22-2的结构方面采取对策（例如，如果在检测到第1脉冲之后的预定间隔中未检测到第N脉冲，则复位那时的检测结果）。

但是，即使采取了上述对策，如果在变压器中在输入信号IN的脉冲边沿附近加入了噪声，则不能将错误脉冲与正常脉冲区分开，使得错误脉冲的计数值也被加入到正常脉冲的计数值中。因此，可能罕见地存在使从输入信号IN的逻辑电平的变化到输出信号OUT的逻辑电平的变化的必要时间发生变化，致使输出信号OUT的抖动成分增加的问题。

因此，在如下描述中，为了解决上述问题，提出了按照本发明的信号传输器件的第二实施例。

[信号传输器件的第二实施例]

图37是例示按照本发明的信号传输器件的第二实施例的电路方块图。这个实施例的信号传输器件基本上具有与上述第一实施例相同的结构，但具有逻辑部分15、第三接收部分21和第四接收部分22的修改内部结构，假设如果变压器31和32被布置成相互接近，则在第一感应信号S1b和第二感应信号S2b中将产生相同噪声。因此，在如下描述中，主要描述上述修改部分。

逻辑部分15包括脉冲生成部分15-5、脉冲计数器15-6、边沿检测部分15-7和脉冲分配部分15-8。

脉冲生成部分15-5生成具有预定频率的脉冲信号SB，并且将它输出到脉冲计数器15-6和脉冲分配部分15-8。注意，将来自边沿检测部分15-7的边沿检测信号SA供应给脉冲生成部分15-5，并且当边沿检测信号SA被设置成高电平时，开始驱动它。另外，将来自脉冲计数器15-6的计数器输出信号SC供应给脉冲生成部分15-5，并且当计数器输出信号SC被设置成低电平时，停止驱动它。

脉冲计数器15-6计数脉冲信号SB的脉冲的数目，并且在计数值达到N之前使计数器输出信号SC保持在高电平上。当计数值达到N时，脉冲计数器15-6将计数器输出信号SC从高电平改变成低电平。注意，将来自边沿检测部分15-7的边沿检测信号SA供应给脉冲计数器15-6。当边沿检测信号SA被设置成高电平时，使计数值复位。

当边沿检测部分15-7检测到输入信号IN的脉冲边沿时，它生成边沿检测信号SA中的脉冲。具体地说，在输入信号IN从低电平上升到高电平的情况下以及在输入信号IN从高电平下降到低电平的情况下，边沿检测信号SA从低电平上升到高电平达预定间隔，此后信号SA再次下降到低电平。

脉冲分配部分15-8响应输入信号IN的逻辑电平，将脉冲信号SB分配成第一变压器驱动信号S1a和第二变压器驱动信号S2a之一。具体地说，如果输入信号IN是高电平，则脉冲分配部分15-8输出脉冲信号SB作为第一变压器驱动信号S1a，并且使第二变压器驱动信号S2a保持在低电平上。相反，如果输入信号IN是低电平，则脉冲分配部分15-8输出脉冲信号SB作为第二变压器驱动信号S2a，并且使第一变压器驱动信号S1a保持在低电平上。

图38是变压器驱动信号S1a和S2a的第一生成操作的时序图。从上部开始依次例示了输入信号IN、边沿检测信号SA、脉冲信号SB、计数器输出信号SC、第一变压器驱动信号S1a和第二变压器驱动信号S2a。

当输入信号IN在时刻t21从低电平上升到高电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平，然后使其再次下降到低电平。当边沿检测信号SA被设置成高电平时，脉冲生成部分15-5开始操作，并且相对于时刻t21没有延迟地开始输出脉冲信号SB。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，因为脉冲计数器15-6的计数值被复位，所以计数器输出信号SC从低电平上升到高电平。在时刻t21之后直到脉冲信号SB的脉冲的数目达到N，计数器输出信号SC都保持在高电平上。脉冲分配部分15-8在输入信号IN是高电平的期间内在时刻t21之后输出脉冲信号SB作为第一变压器驱动信号S1a，并使第二变压器驱动信号S2a保持在低电平上。

当脉冲信号SB的脉冲的数目在时刻t22达到N时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，脉冲生成部分15-5响应该下降停止驱动。因此，第一变压器驱动信号S1a和第二变压器驱动信号S2a在时刻t22之后直到输入信号IN下降到低电平都保持在低电平上。

当输入信号IN在时刻t23从高电平下降到低电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平，然后使其再次下降到低电平。当边沿检测信号SA被设置成高电平时，脉冲生成部分15-5开始驱动，并且相对于时刻t23没有延迟地开始输出脉冲信号SB。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，当脉冲计数器15-6的计数值被复位时，计数器输出信号SC从低电平上升到高电平。在时刻t23之后直到脉冲信号SB的脉冲的数目达到N，计数器输出信号SC都保持在高电平上。脉冲分配部分15-8在输入信号IN是低电平的期间内在时刻t23之后输出脉冲信号SB作为第二变压器驱动信号S2a，并使第一变压器驱动信号S1a保持在低电平上。

当脉冲信号SB的脉冲的数目在时刻t24达到N时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，脉冲生成部分15-5响应该下降停止驱动。因此，在时刻t24之后直到输入信号IN上升到高电平，第一变压器驱动信号S1a和第二变压器驱动信号S2a两者保持在低电平上。

这样，在第二实施例的信号传输器件中，逻辑部分15也起变压器驱动信号生成部分的作用，该变压器驱动信号生成部分响应输入信号IN从低电平到高电平的正边沿连续生成第一变压器驱动信号S1a中的N个脉冲，并且响应输入信号IN从高电平到低电平的负边沿连续生成第二变压器驱动信号S2a中的N个脉冲。这一点与上述的第一实施例相同。

再次参考图37，下面描述第三接收部分21和第四接收部分22的内部结构。

第三接收部分21包括第一比较器21-1和第一计数器21-3。第一计数器21-3是计数在第一比较信号S1c中生成的脉冲的数目以及当计数值达到N时生成第一检测信号S1d中的脉冲的电路块。另外，第一计数器21-3具有通过在第二比较信号S2c中生成的脉冲使计数值复位的结构。其作用和效果将在后面描述。

第四接收部分22包括第二比较器22-1和第二计数器22-3。第二计数器22-3是计数在第二比较信号S2c中生成的脉冲的数目以及当计数值达到N时生成第二检测信号S2d中的脉冲的电路块。另外，第二计数器22-3具有通过在第一比较信号S1c中生成的脉冲使计数值复位的结构。其作用和效果将在后面描述。

这样，在第二实施例中，第一计数器21-3和第二计数器22-3用作分别与描述在第一实施例中的第一脉冲检测电路21-2和第二脉冲检测电路22-2相对应的电路模块。

图39是例示通过第二实施例的信号传输器件实现的噪声消除操作的例子的时序图。从上部开始依次例示了输入信号IN、第一变压器驱动信号S1a、第一感应信号S1b、第一比较信号S1c、第二变压器驱动信号S2a、第二感应信号S2b、第二比较信号S2c、第一检测信号S1d、第二检测信号S2d和输出信号OUT。

当输入信号IN在时刻t31从低电平上升到高电平时，逻辑部分15通过上面参考图38所述的信号生成操作开始第一变压器驱动信号S1a的脉冲驱动。然后，在第一变压器31的次级侧绕组中生成响应第一变压器驱动信号S1a的第一感应信号S1b，并且在从第一比较器21-1输出的第一比较信号S1c中生成数目与第一变压器驱动信号S1a相同的脉冲。注意，第一计数器21-3在时刻t31之后使第一检测信号S1d保持在低电平上，直到第一比较信号S1c中的脉冲的数目达到N。另外，因为在时刻t31上通过在第一比较信号S1c中生成的第1脉冲使第二计数器22-3的计数值复位，所以第二检测信号S2d从高电平下降到低电平。在时刻t31之后，每当在第一比较信号S1c中生成脉冲时，也使第二计数器22-3的计数值复位，并且使第二检测信号S2d保持在低电平上。

在时刻t32，在第一变压器驱动信号S1a中生成第N脉冲，当第一比较信号S1c的脉冲的数目达到N时，第一计数器21-3使第一检测信号S1d从低电平上升到高电平。响应这个正边沿，SR触发器FF使输出信号OUT从低电平上升到高电平。

在时刻t33，当输入信号IN从高电平下降到低电平时，逻辑部分15通过上面参考图38所述的信号生成操作开始第二变压器驱动信号S2a的脉冲驱动。然后，响应第二变压器驱动信号S2a，在第二变压器32的次级侧绕组中生成第二感应信号S2b，并且在从第二比较器22-1输出的第二比较信号S2c中生成数目与第二变压器驱动信号S2a相同的脉冲。注意，第二计数器22-3在时刻t33之后使第二检测信号S2d保持在低电平上，直到第二比较信号S2c中的脉冲的数目达到N。另外，因为在时刻t33上通过在第二比较信号S2c中生成的第1脉冲使第一计数器21-3的计数值复位，所以第一检测信号S1d从高电平下降到低电平。在时刻t33之后，每当在第二比较信号S2c中生成脉冲时，也使第一计数器21-3的计数值复位，并且使第一检测信号S1d保持在低电平上。

在时刻t34，在第二变压器驱动信号S2a中生成第N脉冲，当第二比较信号S2c的脉冲的数目达到N时，第二计数器22-3使第二检测信号S2d从低电平上升到高电平。响应这个正边沿，SR触发器FF使输出信号OUT从高电平下降到低电平。

假设在时刻t35，在输入信号IN保持在低电平上的状态下将相同噪声加入第一感应信号S1b和第二感应信号S2b两者中，并且将错误脉冲加入第一比较信号S1c和第二比较信号S2c两者中。在这种情况下，只要第一比较信号S1c和第二比较信号S2c的脉冲的数目未达到N，第一计数器21-3和第二计数器22-3也使第一检测信号S1d和第二检测信号S2d保持在低电平上。因此，输出信号OUT不会改变成非有意高电平。

另外，通过在第二比较信号S2c中生成的错误脉冲使第一计数器21-3的计数值复位，通过在第一比较信号S1c中生成的错误脉冲使第二计数器22-3的计数值复位。因此，当输入信号IN在时刻t36从低电平上升到高电平时，即使在此之前不久（即，时刻t35和时刻t36相互接近）将噪声加入变压器中，第一计数器21-3也可以不会将由上述噪声引起的错误脉冲包括在计数值中地从头开始只计数正常信号传输操作时在第一比较信号S1c中生成的正确脉冲的数目。因此，在检测到第N脉冲的定时不会发生变化，从而可以适当保持输出信号OUT的抖动特性。

注意，在上面参考图39的描述中，示范了在输入信号IN保持在低电平上的状态下加入噪声的情况。相反，如果在输入信号IN保持在高电平上的状态下（例如，在时刻t32与时刻t33之间）加入噪声，则通过在第一比较信号S1c中生成的错误脉冲使第二计数器22-3的计数值复位的事实有如下效果。当输入信号IN在时刻t33从高电平下降到低电平时，第二计数器22-3可以不会将由上述噪声引起的错误脉冲包括在计数值中地从头开始只计数正常信号传输操作时在第二比较信号S2c中生成的正确脉冲的数目。

这样，在第二实施例的信号传输器件中，通过在第二比较信号S2c中生成的脉冲使第一计数器21-3的计数值复位，通过在第一比较信号S1c中生成的脉冲使第二计数器22-3的计数值复位。因此，在第一检测信号S1d和第二检测信号S2d中不生成脉冲，因此输出信号OUT的逻辑电平不会改变，除非第一感应信号S1b只被第一比较器21-1连续检测到N次，或第二感应信号S2b只被第二比较器22-1连续检测到N次。

换句话说，第二实施例的信号传输器件可以将作为在正常信号传输操作中生成的正常脉冲的只在一个变压器中连续生成N次的脉冲与作为由噪声引起的错误脉冲的同时在两个变压器中生成的错误区分开。因此，使错误脉冲的计数值不包括在正确脉冲的计数值中。

因此，第二实施例的信号传输器件不仅可以产生与上述第一实施例相同的作用和效果，而且可以使输入信号IN的逻辑电平发生变化之后到输出信号OUT的逻辑电平发生变化所需的时间保持常数，以便可以适当保持输出信号OUT的抖动特性。

注意，在第一实施例和第二实施例的每一个中，示范了在初级侧电路生成的变压器驱动信号中连续生成N个脉冲，以及只有当在次级侧电路中生成的比较信号中连续生成N个脉冲时，才改变输出信号OUT的逻辑电平的结构。但是，本发明不局限于此。可以采用关于在初级侧电路中生成的变压器驱动信号，可以连续生成N+a个脉冲（这里，N≥2和a≥0）的结构。借助于这种结构，在次级侧电路上的脉冲检测操作中存在冗余（如果a=0，则没有冗余），以便可以提高信号传输操作的稳定性。

但是，如果采用上面参考图38所述的第一生成操作作为第一变压器驱动信号S1a和第二变压器驱动信号S2a的生成操作，则取决于输入信号IN的逻辑电平变化的定时，可以使输出信号OUT的抖动成分增加。下面与图40B相比较地参考图40A对这一点加以描述。

图40A和40B是说明造成输出抖动的原因的时序图。从上部开始依次例示了输入信号IN、边沿检测信号SA、脉冲信号SB、计数器输出信号SC、第一变压器驱动信号S1a、第一感应信号S1b、第一比较信号S1c、第二变压器驱动信号S2a、第二感应信号S2b、第二比较信号S1c、第一检测信号S1d、第二检测信号S2d和输出信号OUT。

首先，参考图40A，描述在输入侧电路IN的逻辑电平变化之前不久的定时在第一变压器驱动信号S1a中生成第（N+b）脉冲（这里0≤b≤a）的情况。

当输入信号IN在时刻t41从低电平上升到高电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平，然后使其再次下降到低电平。当边沿检测信号SA被设置成高电平时，脉冲生成部分15-5开始驱动，并且相对于时刻t41没有延迟地开始输出脉冲信号SB。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，当脉冲计数器15-6的计数值被复位时，计数器输出信号SC从低电平上升到高电平。在时刻t21之后直到脉冲信号SB的脉冲的数目达到N+a，计数器输出信号SC都保持在高电平上。脉冲分配部分15-8在输入信号IN是高电平的期间内在时刻t41之后输出脉冲信号SB作为第一变压器驱动信号S1a，并使第二变压器驱动信号S2a保持在低电平上。

当进行上述信号生成操作时，逻辑部分15在时刻t41开始第一变压器驱动信号S1a的脉冲驱动。然后，在第一变压器31的次级侧绕组中，响应第一变压器驱动信号S1a生成第一感应信号S1b，并且在从第一比较器21-1输出的第一比较信号S1c中生成数目与第一变压器驱动信号S1a相同的脉冲。注意，第一计数器21-3在时刻t41之后使第一检测信号S1d保持在低电平上，直到第一比较信号S1c的脉冲的数目达到N。另外，在时刻t41上，通过在第一比较信号S1c中生成的第1脉冲使第二计数器22-3的计数值复位。因此，第二检测信号S2d从高电平下降到低电平。在时刻t41之后，每当在第一比较信号S1c中生成脉冲时，也使第二计数器22-3的计数值复位，因此使第二检测信号S2d保持在低电平上。

在时刻t42，在第一变压器驱动信号S1a中生成第N脉冲，当第一比较信号S1c的脉冲的数目达到N时，第一计数器21-3使第一检测信号S1d从低电平上升到高电平。响应这个正边沿，SR触发器FF使输出信号OUT从低电平上升到高电平。

另一方面，脉冲计数器15-6使计数器输出信号SC保持在高电平上，直到脉冲信号SB的脉冲的数目达到N+a。因此，继续在脉冲生成部分15-5中生成脉冲信号SB（因此，第一变压器驱动信号S1a）。

此后，在时刻t43，当输入信号IN从高电平下降到低电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平，然后使其再次下降到低电平。脉冲生成部分15-5在边沿检测信号SA被设置成高电平的时刻停止生成第（N+b）和后续脉冲，并从头重新开始脉冲生成。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，当脉冲计数器15-6的计数值被复位时，在时刻t43之后直到脉冲信号SB的脉冲的数目达到N+a，计数器输出信号SC都保持在高电平上。脉冲分配部分15-8在输入信号IN是低电平的期间内在时刻t43之后输出脉冲信号SB作为第二变压器驱动信号S1a，并使第一变压器驱动信号S2a保持在低电平上。

当进行上述信号生成操作时，逻辑部分15在时刻t43开始第二变压器驱动信号S2a的脉冲驱动。然后，在第二变压器32的次级侧绕组中，响应第二变压器驱动信号S2a生成第二感应信号S2b，并且在从第二比较器22-1输出的第二比较信号S2c中生成数目与第二变压器驱动信号S2a相同的脉冲。注意，第二计数器22-3在时刻t43之后使第二检测信号S2d保持在低电平上，直到第二比较信号S2c的脉冲的数目达到N。另外，因为在时刻t43上，通过在第二比较信号S2c中生成的第1脉冲使第一计数器21-3的计数值复位，所以第一检测信号S1d从高电平下降到低电平。在时刻t43之后，每当在第二比较信号S2c中生成脉冲时，也使第一计数器21-3的计数值复位，并且使第一检测信号S1d保持在低电平上。

这里，成问题的是在输入信号IN从高电平下降到低电平之前不久的定时在第一变压器驱动信号S1a中生成第（N+b）脉冲。在这种情况下，响应在第一变压器驱动信号S1a中生成的第（N+b）脉冲，在第一比较信号S1c中也生成第（N+b）脉冲，并且这个脉冲使第二计数器22-3的计数值复位。但是，取决于第一比较器21-1的响应能力，可以使第一比较信号S1c在在第一感应信号S1b中生成的脉冲消失之后的某个时间间隔内保持在高电平上。

按照上述现象，如果在时刻t43之后使第一比较信号S1c保持在高电平上，则不会取消第二计数器22-3的复位状态。因此，计数器22-3在时刻t43之后不能计数在第二比较信号S2c中生成的第1脉冲。

其结果是，即使在时刻t44，在第二变压器驱动信号S2a中生成第N脉冲，以及在第二比较信号S2c中生成相应脉冲，因为第二计数器22-3的计数值是N-1，所以第二检测信号S2d也保持在低电平上。然后，在SR触发器FF中生成的输出信号OUT仍然处在高电平上。

当在时刻t45，在第二变压器驱动信号S2a中生成第（N+1）脉冲，以及在第二比较信号S2c中生成相应脉冲时，第二计数器22-3的计数值变成N，第二检测信号S2d从低电平上升到高电平。因此，响应正边沿，SR触发器FF的输出信号OUT从高电平下降到低电平。

此后，当脉冲信号SB的脉冲的数目在时刻t46达到N+a时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，对此作出响应，脉冲生成部分15-5停止驱动。因此，在时刻t46之后直到输入信号IN上升到高电平的间隔内，第一变压器驱动信号S1a和第二变压器驱动信号S2a两者都保持在低电平上。

这样，在图40A的情况下，在第二比较信号S2c中生成第（N+1）脉冲之前，输出信号OUT基本上不能从高电平下降到低电平。

接着，参考图40B，描述在输入信号IN的逻辑电平变化之前不久的定时在第一变压器驱动信号S1a中未生成第（N+b）脉冲的情况。

在这种情况下，与图40A的情况类似，也响应在第一变压器驱动信号S1a中生成的第（N+b）脉冲，在第一比较信号S1c中生成第（N+b）脉冲，并且这个脉冲使第二计数器22-3的计数值复位。另外，与图40A类似，取决于第一比较器21-1的响应能力，可以使第一比较信号S1c在在第一感应信号S1b中生成的脉冲消失之后的某个时间间隔内保持在高电平上。

与图40A不同，在时刻t43之后使第一比较信号S1c返回到低电平，并取消第二计数器22-3的复位状态。如果在这种状态下输入信号IN从高电平下降到低电平，则计数器22-3在时刻t43之后可以适当计数在第二比较信号S2c中生成的第一脉冲。

其结果是，当在时刻t44，在第二变压器驱动信号S2a中生成第N脉冲，以及在第二比较信号S2c中生成相应脉冲时，第二计数器22-3的计数值变成N，并且第二检测信号S2d也从低电平上升到高电平。因此，响应这个正边沿，SR触发器FF的输出信号OUT从高电平下降到低电平。

此后，当脉冲信号SB的脉冲的数目在时刻t46达到N+a时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，对此作出响应，脉冲生成部分15-5停止驱动。因此，在时刻t46之后直到输入信号IN上升到高电平的间隔内，第一变压器驱动信号S1a和第二变压器驱动信号S2a两者都保持在低电平上。

这样，在图40B的情况下，在在第二比较信号S2c中生成第（N+1）脉冲的时刻，输出信号OUT可以从高电平下降到低电平。

注意，在上述的描述中，示范了输出信号OUT从高电平下降到低电平的情况。但是，不用说，在输出信号OUT相反地从低电平上升到高电平的情况下同样如此。

从图40A和40B之间的比较中可以了解到，如果采用上面参考图38所述的第一生成操作，则取决于输入信号IN的逻辑电平变化的定时，可能使改变输出信号OUT的逻辑电平的定时发生漂移，因此可能出现增加输出信号OUT的抖动成分的功能失常。

为了解决这种功能失常，优选的是不采用例示在图38中的第一生成操作，而是采用例示在图41中的第二生成操作作为第一变压器驱动信号S1a和第二变压器驱动信号S2a的生成操作。

图41是例示第一变压器驱动信号S1a和第二变压器驱动信号S2a的第二生成操作的时序图。从上部开始依次例示了输入信号IN、边沿检测信号SA、脉冲信号SB、计数器输出信号SC、第一变压器驱动信号S1a和第二变压器驱动信号S2a。

当输入信号IN在时刻t51从低电平上升到高电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平。当边沿检测信号SA被设置成高电平时，脉冲生成部分15-5开始驱动。但是，脉冲生成部分15-5未在时刻t51开始输出脉冲信号SB，并且在经过预定时间Twait之前（这里，在边沿检测信号SA保持在高电平上的时间间隔中）不生成脉冲信号SB。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，当脉冲计数器15-6的计数值被复位时，计数器输出信号SC从低电平上升到高电平，并且在时刻t51之后直到脉冲信号SB的脉冲的数目达到N+a，使计数器输出信号SC保持在高电平上。在时刻t51之后，在输入信号IN保持在高电平上的期间内，脉冲分配部分15-8输出脉冲信号SB作为第一变压器驱动信号S1a，并使第二变压器驱动信号S2a保持在低电平上。

当从时刻t51到时刻t52经过了预定时间Twait时，边沿检测部分15-7使边沿检测信号SA从高电平下降到低电平。当边沿检测信号SA被设置成低电平时，脉冲生成部分15-5没有延迟地开始输出脉冲信号SB。

即使脉冲信号SB的脉冲的数目在时刻t53达到N，脉冲计数器15-6也使计数器输出信号SC保持在高电平上。因此，继续在脉冲生成部分15-5中生成脉冲信号SB。

当脉冲信号SB的脉冲的数目在时刻t54达到N+a时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，对此作出响应，脉冲生成部分15-5停止驱动。因此，在时刻t54之后直到输入信号IN下降到低电平，第一变压器驱动信号S1a和第二变压器驱动信号S2a两者都保持在低电平上。

当输入信号IN在时刻t55从高电平下降到低电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平。当边沿检测信号SA被设置成高电平时，脉冲生成部分15-5开始驱动。但是，脉冲生成部分15-5未在时刻t55开始输出脉冲信号SB，并且在经过预定时间Twait之前（这里，在边沿检测信号SA保持在高电平上的时间间隔中）不生成脉冲信号SB。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，当脉冲计数器15-6的计数值被复位时，计数器输出信号SC从低电平上升到高电平，并且在时刻t55之后直到脉冲信号SB的脉冲的数目达到N+a，使计数器输出信号SC保持在高电平上。在时刻t55之后，在输入信号IN保持在高电平上的期间内，脉冲分配部分15-8输出脉冲信号SB作为第二变压器驱动信号S2a，并使第一变压器驱动信号S1a保持在低电平上。

当从时刻t55到时刻t56经过了预定时间Twait时，边沿检测部分15-7使边沿检测信号SA从高电平下降到低电平。在边沿检测信号SA被设置成低电平的定时，脉冲生成部分15-5没有延迟地开始输出脉冲信号SB。

即使脉冲信号SB的脉冲的数目在时刻t57达到N，脉冲计数器15-6也使计数器输出信号SC保持在高电平上。因此，继续在脉冲生成部分15-5中生成脉冲信号SB。

当脉冲信号SB的脉冲的数目在时刻t58达到N+a时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，对此作出响应，脉冲生成部分15-5停止驱动。因此，在时刻t58之后直到输入信号IN上升到高电平，第一变压器驱动信号S1a和第二变压器驱动信号S2a两者都保持在低电平上。

接着，与图42B相比较地参考图42A，描述通过采用例示在图41中的第二生成操作作为第一变压器驱动信号S1a和第二变压器驱动信号S2a的生成操作，可以降低输出信号OUT的抖动成分的原因。

图42A和42B是说明消除输出抖动的原因的时序图。从上部开始依次例示了输入信号IN、边沿检测信号SA、脉冲信号SB、计数器输出信号SC、第一变压器驱动信号S1a、第一感应信号S1b、第一比较信号S1c、第二变压器驱动信号S2a、第二感应信号S2b、第二比较信号S1c、第一检测信号S1d、第二检测信号S2d和输出信号OUT。

首先，参考图42A，描述在输入侧电路IN的逻辑电平变化之前不久的定时在第一变压器驱动信号S1a中生成第（N+b）脉冲的情况。

当输入信号IN在时刻t61从低电平上升到高电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平。当边沿检测信号SA被设置成高电平时，脉冲生成部分15-5开始驱动，但是，脉冲生成部分15-5未在时刻t61开始输出脉冲信号SB，并且在经过预定时间Twait之前（这里，在边沿检测信号SA保持在高电平上的时间间隔中）不生成脉冲信号SB。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，当脉冲计数器15-6的计数值被复位时，计数器输出信号SC从低电平上升到高电平。在时刻t61之后直到脉冲信号SB的脉冲的数目达到N+a，使计数器输出信号SC保持在高电平上。在时刻t61之后，在输入信号IN保持在高电平上的期间内，脉冲分配部分15-8输出脉冲信号SB作为第一变压器驱动信号S1a，并使第二变压器驱动信号S2a保持在低电平上。

通过上述的信号生成操作，逻辑部分15在时刻t62开始第一变压器驱动信号S1a的脉冲驱动。对此作出响应，在第一变压器31的次级侧绕组中生成与第一变压器驱动信号S1a相对应的第一感应信号S1b，并且在从第一比较器21-1输出的第一比较信号S1c中生成数目与第一变压器驱动信号S1a相同的脉冲。注意，第一计数器21-3在时刻t62之后使第一检测信号S1d保持在低电平上，直到第一比较信号S1c的脉冲的数目达到N。另外，因为在时刻t62上，通过在第一比较信号S1c中生成的第1脉冲使第二计数器22-3的计数值复位，所以第二检测信号S2d从高电平下降到低电平。在时刻t62之后，每当在第一比较信号S1c中生成脉冲时，也使第二计数器22-3的计数值复位，因此使第二检测信号S2d保持在低电平上。

在时刻t63，在第一变压器驱动信号S1a中生成第N脉冲，且当第一比较信号S1c的脉冲的数目达到N时，第一计数器21-3使第一检测信号S1d从低电平上升到高电平。响应这个正边沿，SR触发器FF使输出信号OUT从低电平上升到高电平。

另一方面，脉冲计数器15-6使计数器输出信号SC保持在高电平上，直到脉冲信号SB的脉冲的数目达到N+a。因此，继续在脉冲生成部分15-5中脉冲信号SB的生成（因此，第一变压器驱动信号S1a）。

此后，在时刻t64，当输入信号IN从高电平下降到低电平时，边沿检测部分15-7使边沿检测信号SA从低电平上升到高电平。脉冲生成部分15-5在边沿检测信号SA被设置成高电平的时刻停止生成第（N+b）和随后脉冲，但是，脉冲生成部分15-5未在时刻t64开始输出脉冲信号SB，并且在经过预定时间Twait之前（这里，在边沿检测信号SA保持在高电平上的时间间隔中）不生成脉冲信号SB。在时刻t65，脉冲生成部分15-5重新开始生成脉冲信号SB。当边沿检测信号SA被设置成高电平时，脉冲计数器15-6使计数值复位，并且从头开始计数脉冲信号SB的脉冲的数目。另外，当脉冲计数器15-6的计数值被复位时，在时刻t64之后直到脉冲信号SB的脉冲的数目达到N+a，使计数器输出信号SC保持在高电平上。在时刻t64之后，在输入信号IN保持在低电平上的期间内，脉冲分配部分15-8输出脉冲信号SB作为第二变压器驱动信号S2a，并使第一变压器驱动信号S1a保持在低电平上。

通过上述的信号生成操作，逻辑部分15在时刻t65开始第二变压器驱动信号S2a的脉冲驱动。然后，在第二变压器32的次级侧绕组中生成与第二变压器驱动信号S2a相对应的第二感应信号S2b，并且在从第二比较器22-1输出的第二比较信号S2c中生成数目与第二变压器驱动信号S2a相同的脉冲。注意，第二计数器22-3在时刻t65之后使第二检测信号S2d保持在低电平上，直到第二比较信号S2c的脉冲的数目达到N。另外，在时刻t65上，因为通过在第二比较信号S2c中生成的第1脉冲使第一计数器21-3的计数值复位，所以第一检测信号S1d从高电平下降到低电平。在时刻t65之后，每当在第二比较信号S2c中生成脉冲时，也使第一计数器21-3的计数值复位，因此使第一检测信号S1d保持在低电平上。

这里，与图40A类似，响应在第一变压器驱动信号S1a中生成的第（N+b）脉冲，在第一比较信号S1c中也生成第（N+b）脉冲，并且这个脉冲使第二计数器22-3的计数值复位。另外，与图40A类似，取决于第一比较器21-1的响应能力，可以使第一比较信号S1c在在第一感应信号S1b中生成的脉冲消失之后的某个时间间隔内保持在高电平上。

与图40A不同，在第一比较信号S1c保持在高电平上的间隔中，在第二变压器驱动信号S2a中不生成脉冲。在第一比较信号S1c返回到低电平之后开始在第二变压器驱动信号S2a中生成脉冲，并且取消第二计数器22-3的复位状态。

通过采用这种信号生成操作，即使在输入信号IN的逻辑电平变化之前不久的定时在第一变压器驱动信号S1a中生成第（N+a）脉冲，第二计数器22-3也可以适当计数在时刻t65之后在第二比较信号S2c中生成的第1脉冲计数器。

其结果是，在时刻t66在第二变压器驱动信号S2a中生成第N脉冲，并且在第二比较信号S2c中生成与此相对应的脉冲。在这个时刻，第二计数器22-3的计数值变成N，第二检测信号S2d从低电平上升到高电平。因此，响应这个正边沿，SR触发器FF使输出信号OUT从高电平下降到低电平。

此后，当脉冲信号SB的脉冲的数目在时刻t67达到N+a时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，对此作出响应，脉冲生成部分15-5停止驱动。因此，在时刻t67之后直到输入信号IN上升到高电平，第一变压器驱动信号S1a和第二变压器驱动信号S2a两者都保持在低电平上。

这样，在图42A的情况下，可以在在第二比较信号S2c中生成第N脉冲的时刻使输出信号OUT从高电平下降到低电平。

接着，参考图42B，描述在输入信号IN的逻辑电平变化之前不久的定时在第一变压器驱动信号S1a中未生成第（N+b）脉冲的情况。

与图42A不同，第一比较信号S1c在时刻t64之前返回到低电平，并且在经过预定时间Twait之前取消第二计数器22-3的复位状态。在这种状态下，如果输入信号IN从高电平下降到低电平，则第二计数器22-3在时刻t64之后可以适当计数在第二比较信号S2c中生成的第1脉冲。但是，如上所述，第二变压器驱动信号S2a的脉冲驱动实际开始的定时与图42A类似，是经过了预定时间twait的时刻t65。

其结果是，在时刻t66在第二变压器驱动信号S2a中生成第N脉冲，以及在第二比较信号S2c中生成相应脉冲时。在这个时刻，第二计数器22-3的计数值变成N，并且第二检测信号S2d也从低电平上升到高电平。因此，响应这个正边沿，SR触发器FF的输出信号OUT从高电平下降到低电平。

此后，当脉冲信号SB的脉冲的数目在时刻t67达到N+a时，脉冲计数器15-6使计数器输出信号SC从高电平下降到低电平，对此作出响应，脉冲生成部分15-5停止驱动。因此，在时刻t67之后直到输入信号IN上升到高电平，第一变压器驱动信号S1a和第二变压器驱动信号S2a两者都保持在低电平上。

这样，在图42B的情况下，与图42B类似，在在第二比较信号S2c中生成第（N+1）脉冲的时刻，输出信号OUT也可以从高电平下降到低电平。

注意，在上述的描述中，示范了输出信号OUT从高电平下降到低电平的情况，但是，不用说，在输出信号OUT相反地从低电平上升到高电平的情况下同样如此。

从图42A和42B之间的比较中可以了解到，如果采用上面参考图41所述的第二生成操作，则与输入信号IN的逻辑电平变化的定时无关，可能使改变输出信号OUT的逻辑电平的定时相同。因此，可以降低输出信号OUT的抖动成分。

注意，在上述的实施例中，示范了使用按照本发明的信号传输器件的电机驱动装置。但是，本发明的应用不局限于此。本发明可以一般性地应用于使用变压器的信号传输器件。例如，如果本发明应用于变压器耦合器，则可以防止信号的误传输，从而可以避免系统的崩溃。

另外，可以不偏离本发明的精神地在本发明的范围内对本发明的结构作除了上述实施例之外的各种各种修改。换句话说，上述的实施例仅仅是例子，不应该理解为限制性的。本发明的技术范围不应该由上面的实施例限制，而应该由权利要求书限定，并且应该理解为包括在含义上与权利要求书等效的范围内的每种修改。

例如，在上述的实施例中，示范了使用变压器31和32分别发送当输入信号IN从低电平上升到高电平时，使输出信号OUT从低电平上升到高电平的开关控制信号S1，而当输入信号IN从高电平下降到低电平时，使输出信号OUT从高电平下降到低电平的开关控制信号S2的信号传输器件。但是，可以将该技术构思应用于使用单个变压器的信号传输器件，其中在初级侧电路中生成的变压器驱动信号中连续生成N个脉冲，只有当在次级侧电路中生成的比较信号中连续生成N个脉冲时，改变输出信号OUT的逻辑电平，以避免由噪声等引起的功能失常。

在这种情况下，应用本发明的信号传输器件应该具有包括如下的结构：变压器驱动信号生成部分，其响应输入信号的脉冲边沿，在变压器驱动信号中生成N+a个脉冲（这里，N≥2和a≥2）；变压器，其响应输入到初级侧绕组中的变压器驱动信号，在次级侧绕组中生成感应信号；比较器，其将感应信号与预定阈电压相比较，以便生成比较信号；以及脉冲检测部分，其检测在比较信号中生成的脉冲，以便生成输出信号中的脉冲。

工业可应用性

<第一技术特征>

如上所述，本发明的信号传输电路器件具有通过反馈信号传输单元、逻辑比较电路、第一脉冲生成电路和第二脉冲生成电路进行的输出信号校正功能。因此，即使控制输出信号变成与控制输入信号“失配”的状态，也可以及时地使控制输出信号与控制输入信号“匹配。另外，如果反馈信号传输单元具有含有触发器的结构，或将第一边沿检测电路和第二边沿检测电路布置成与第一脉冲生成电路和第二脉冲生成电路并联的结构，甚至可以为具有极小脉冲宽度的控制输入信号输出精确控制输出信号。因此，本发明具有高工业可应用性。

<第二技术特征>

本发明提供了可适当用于提高广泛安装在例如混合动力车、电动车、诸如空调的家用电器和工业机械中的电机驱动IC（栅极驱动器IC）的可靠性的技术。

<第三技术特征>

本发明提供了可适当用于提高使用高压、广泛安装在例如混合动力车、电动车、像空调那样的家用电器和工业机械中的电机驱动IC（栅极驱动器IC）的可靠性的技术。

标号说明

200，220，250，280，300，330，360，400，430，800，850信号传输电路器件；

200A，220A，250A，280A，300A，330A，360A，400A，430A，800A，850A输入侧电路；

200B，220B，250B，280B，300B，330B，360B，400B，430B，800B，850B输出侧电路；

201，221，251，281，301，331，361，401，431，801，851输入端子；

219，249，279，299，329，359，399，429，469，849，899输出端子；

202，222，252，282，302，354，384，420，452第一脉冲生成电路；

204，224，254，284，304，356，386，422，454第二脉冲生成电路；

212，238，272，298，322，352，382，418，450，818，874逻辑比较电路；

820，876比较脉冲生成电路；

206，220C，250C，280C，300C，330C，360C，400C，430C，800C，850C输入信号传输单元；

208输入信号恢复电路；

210，220D，250D，280D，300D，330D，360D，400D，430D，800D，850D反馈信号传输单元；

230，260，290，320，344，374，810，866RS触发器；

270第二RS触发器；

226，256，286，308，340，366，408，436，806，862第一变压器；

228，258，288，316，342，368，414，438，808，864第二变压器；

234，266，294，318，348，388，456，814，870第三变压器；

268，390，458第四变压器；

378，446第五变压器；

232，346，376，412，444，812，868反馈脉冲生成电路；

236，350，380，416，448，816，872波形整形电路；

262，312第一输出边沿检测电路；

264，314第二输出边沿检测电路；

292输出边沿检测电路；

296，310，410，442D触发器；

306，406，440，856逻辑OR电路；

332，362，402，432，852第一边沿检测电路；

334，364，404，434，854第二边沿检测电路；

336，370第一逻辑OR电路；

338，372第二逻辑OR电路；

850E信号组合电路；

802，858第一逻辑AND电路；

804，860第二逻辑AND电路；

902电流源；

904开关晶体管；

906电容器；

910比较器；

GNDA第一地电位；

GNDB第二地电位；

GND地电位；

S设置端子；

R复位端子；

Q触发器输出端子；

CLK时钟端子；

X10A，X10B半导体器件；

X11a第一电流供应焊盘；

X11b第一电压测量焊盘；

X11c第一公用焊盘（X11a+X11b）；

X12a第二电流供应焊盘；

X12b第二电压测量焊盘；

X12c第二公用焊盘（X12a+X12b）；

X20检查装置；

X21a第一电流供应探针；

X21b第一电压测量探针；

X22a第二电流供应探针；

X22b第二电压测量探针；

X23恒流源；

X24电压计；

1开关控制器件；

2发动机控制单元（ECU）；

10第一半导体芯片（控制器芯片）；

11第一发送部分；

11-1缓冲器；

12第二发送部分；

12-1缓冲器；

13第一接收部分；

14第二接收部分；

15逻辑部分；

15-1，15-2反相器；

15-3第一脉冲生成部分；

15-4第二脉冲生成部分；

15-5脉冲生成部分；

15-6脉冲计数器；

15-7边沿检测部分；

15-8脉冲分配部分；

16第一低压锁定部分（第一UVLO部分）；

17外部错误检测部分（比较器）；

20第二半导体芯片（驱动器芯片）；

21第三接收部分；

21-1第一比较器；

21-2第一脉冲检测部分；

21-3第一计数器；

22第四接收部分；

22-1第一比较器；

22-2第二脉冲检测部分；

22-3第二计数器；

23第三发送部分；

24第四发送部分；

25逻辑部分；

26驱动部分；

27第二低压锁定部分（第二UVLO部分）；

28过电流检测部分（比较器）；

29OCP计时器；

30第三半导体芯片（变压器芯片）；

31第一变压器；

32第二变压器；

33第三变压器；

34第四变压器；

35第一护环；

36第二护环；

40第一岛（低压侧岛）；

50第二岛（高压侧岛）；

SWH高侧开关（IGBT，SiC-MOS）；

SWL低侧开关（IGBT，SiC-MOS）；

Na，Nb，N1～N3N沟道MOS场效应晶体管；

P1，P2P沟道MOS场效应晶体管；

E1，E2DC电压源；

Q1npn双极晶体管；

Q2pnp双极晶体管；

C1～C3电容器；

R1～R8电阻；

D1二极管；

a1～a8焊盘（对应于第一电流供应焊盘）；

b1～b8焊盘（对应于第一电压测量焊盘）；

c1～c4焊盘（对应于第二电流供应焊盘）；

d1～d8焊盘（对应于第二电压测量焊盘）；

e1，e2焊盘；

L11，L21，L31，L41初级侧线圈；

L12，L22，L32，L42次级侧线圈。

Claims (19)

1.一种在输入侧电路与输出侧电路之间传输信号的信号传输电路器件，包含：

第一脉冲生成电路，其接收输入到输入侧电路的控制输入信号并输出第一校正信号；

第二脉冲生成电路，其接收控制输入信号并输出第二校正信号；

第一边沿检测电路，其检测控制输入信号的上升沿以便生成第一输入脉冲；

第二边沿检测电路，其检测控制输入信号的下降沿以便生成第二输入脉冲；

输入信号传输单元，其与第一校正信号和第二校正信号一起接收第一输入脉冲和第二输入脉冲，并将来自输入侧电路的信号发送到输出侧电路；

输入信号恢复电路，其接收所述输入信号传输单元的输出信号，并输出与控制输入信号等效的控制输出信号；

反馈信号传输单元，其接收控制输出信号，将来自输出侧电路的信号发送到输入侧电路，并输出反馈信号；以及

逻辑比较电路，其接收控制输入信号和反馈信号，进行控制输入信号与反馈信号之间的逻辑比较，并输出逻辑比较信号，其中，

所述控制输入信号和所述控制输出信号分别是在第一电位和第二电位之间脉冲驱动的逻辑信号，

所述反馈信号传输单元包括：

在所述控制输出信号成为所述第二电位的期间生成含有连续脉冲的反馈脉冲的反馈脉冲生成电路；以及

根据所述反馈脉冲生成所述反馈信号的波形整形电路，

所述第一脉冲生成电路与控制输入信号一起接收逻辑比较信号，并当控制输入信号和逻辑比较信号成为第一组合时，输出第一校正信号，以及

所述第二脉冲生成电路与控制输入信号一起接收逻辑比较信号，并当控制输入信号和逻辑比较信号成为不同于第一组合的第二组合时，输出第二校正信号，

所述波形整形电路在所述反馈脉冲的生成被停止的状态下经过了规定时间时，生成所述反馈信号，在所述反馈脉冲的生成被停止之后经过所述规定时间之前重新开始生成所述反馈脉冲时，不生成所述反馈信号。

2.按照权利要求1所述的信号传输电路器件，其中输入信号传输单元和反馈信号传输单元的每一个都包括至少一个隔离器。

3.按照权利要求2所述的信号传输电路器件，其中隔离器是变压器。

4.按照权利要求3所述的信号传输电路器件，其中输入侧电路、输出侧电路和变压器分别在不同半导体基板上形成。

5.按照权利要求3所述的信号传输电路器件，其中输入侧电路和输出侧电路分别在不同半导体基板上形成，且变压器在与输入侧电路或输出侧电路相同的基板上形成。

6.按照权利要求3所述的信号传输电路器件，其中将变压器的初级绕组和次级绕组与不同地电位连接。

7.按照权利要求2所述的信号传输电路器件，其中隔离器是光耦合器。

8.按照权利要求1所述的信号传输电路器件，其中输入信号恢复电路由RS触发器构成。

9.按照权利要求1所述的信号传输电路器件，其中波形整形电路包括：

通过反馈脉冲接通和断开的开关晶体管；

与开关晶体管协作生成不同于反馈脉冲的整形反馈信号的电流源和电容器；以及

接收整形反馈信号和生成不同于整形反馈信号的反馈信号的比较器。

10.按照权利要求1所述的信号传输电路器件，其中逻辑比较电路包括XOR电路。

11.按照权利要求1所述的信号传输电路器件，其中

第一校正信号和第二校正信号是含有连续脉冲的信号，

第一脉冲生成电路在控制输入信号和逻辑比较信号是第一组合的间隔中输出含有连续脉冲的第一校正信号，而

第二脉冲生成电路在控制输入信号和逻辑比较信号是第二组合的间隔中输出含有连续脉冲的第二校正信号。

12.按照权利要求1所述的信号传输电路器件，其中

输入信号传输单元包括在第一校正信号与第一输入脉冲之间进行逻辑OR处理的第一逻辑OR电路，和在第二校正信号与第二输入脉冲之间进行逻辑OR处理的第二逻辑OR电路，以及

输入信号恢复电路由在设置端子上接收第一逻辑OR电路的输出信号和在复位端子上接收第二逻辑OR电路的输出信号的RS触发器构成。

13.按照权利要求12所述的信号传输电路器件，其中将第一逻辑OR电路和第二逻辑OR电路布置在输入侧电路中。

14.按照权利要求1所述的信号传输电路器件，其中

输入信号传输单元包括在第一校正信号、第二校正信号、第一输入脉冲和第二输入脉冲之间进行逻辑OR处理的逻辑OR电路，以及

输入信号恢复电路由在时钟端子上接收逻辑OR电路的输出信号的D触发器构成。

15.按照权利要求14所述的信号传输电路器件，其中将逻辑OR电路布置在输入侧电路中。

16.一种在输入侧电路与输出侧电路之间传输信号的信号传输电路器件，包含：

第一边沿检测电路，其检测输入到输入侧电路中的控制输入信号的上升沿，以便生成第一输入脉冲；

第二边沿检测电路，其检测控制输入信号的下降沿，以便生成第二输入脉冲；

信号组合电路，其接收控制输入信号、第一输入脉冲和第二输入脉冲，并且在接收到第一输入脉冲或第二输入脉冲的定时输出设置信号或复位信号；

输入信号传输单元，其接收设置信号和复位信号，并将来自输入侧电路的信号发送到输出侧电路；

输入信号恢复电路，其接收所述输入信号传输单元的输出信号，并输出与控制输入信号等效的控制输出信号；

反馈信号传输单元，其接收控制输出信号，将来自输出侧电路的信号发送到输入侧电路，并输出反馈信号；

逻辑比较电路，其接收控制输入信号和反馈信号，进行控制输入信号与反馈信号之间的逻辑比较，并输出逻辑比较信号；以及

比较脉冲生成电路，其接收逻辑比较信号，并与逻辑比较信号同步地输出逻辑比较脉冲信号，其中，

所述控制输入信号和所述控制输出信号分别是在第一电位和第二电位之间脉冲驱动的逻辑信号，

所述反馈信号传输单元包括：

在所述控制输出信号成为所述第二电位的期间生成含有连续脉冲的反馈脉冲的反馈脉冲生成电路；以及

根据所述反馈脉冲生成所述反馈信号的波形整形电路，

所述信号组合电路与控制输入信号、第一输入脉冲和第二输入脉冲一起接收逻辑比较脉冲信号，并且也在接收到逻辑比较脉冲信号的定时输出设置信号或复位信号，

所述波形整形电路在所述反馈脉冲的生成被停止的状态下经过了规定时间时，生成所述反馈信号，在所述反馈脉冲的生成被停止之后经过所述规定时间之前重新开始生成所述反馈脉冲时，不生成所述反馈信号。

17.按照权利要求16所述的信号传输电路器件，其中所述信号组合电路包括：

逻辑OR电路，其接收第一输入脉冲、第二输入脉冲和逻辑比较脉冲信号；

第一逻辑AND电路，其接收控制输入信号和逻辑OR电路的输出信号，并输出设置信号；以及

第二逻辑AND电路，其接收控制输入信号的反相信号和逻辑OR电路的输出信号，并输出复位信号。

18.按照权利要求16所述的信号传输电路器件，其中输入信号传输单元和反馈信号传输单元的每一个都含有至少一种变压器。

19.按照权利要求16所述的信号传输电路器件，其中输入信号恢复单元由RS触发器构成。