JP2008502215A - スペクトル拡散アイソレータ - Google Patents

Abstract

回路パッケージは、機能回路部を含む第１および第２のユニットを含む。少なくとも１つのＲＦ絶縁リンクが、第１のユニットと第２のユニットとを相互接続し、第１のユニットと第２のユニットとの間の電圧絶縁を提供する。このＲＦ絶縁リンクは、第１の周波数と第２の周波数との間で掃引されるＲＦ搬送波信号を使用して、第１のユニットと第２のユニットとの間にデータを提供する。

Description

［発明の技術分野］
本発明は、デジタルアイソレータに関し、より詳細には、電圧検知ドライバ及びゲートドライバの絶縁を提供するデジタルアイソレータに関する。

［関連出願の相互参照］
本出願は、２００４年６月３日に出願された「Transformer Isolator for Digital Power Supply」という発明の名称の同時係属中の米国出願第１０／８６０，３９９号、２００４年６月３日に出願された「On-Chip Transformer Isolator」という発明の名称の同時係属中の米国出願第１０／８６０，５１９号、及び２００４年１２月２２日に出願された「RF Isolator with Differential Input/Output」という発明の名称の同時係属中の米国出願第１１／０２０，９７７号（代理人整理番号第ＣＹＧＬ／２６，９６５号）、並びに２００５年２月２３日に出願された「RF Isolator for Isolating Voltage Sensing and Gate Drivers」という発明の名称の同時係属中の米国特許出願第１１／０６４，４１３号（代理人整理番号第ＣＹＧＬ−２７，０１５号）の一部継続出願である。

［発明の背景］
電力変換製品には、高絶縁を低コストで提供する高速デジタルリンクが必要とされる。電力変換製品の内部の通常のデジタルリンクは、毎秒５０〜１００メガビットの速度を必要とする。電力変換製品の入力と出力との間の絶縁は、２，５００〜５，０００Ｖの範囲で必要とされる。高速デジタル絶縁リンクを提供するための既存の解決法は、磁気パルスカプラ、磁気抵抗カプラ、静電カプラ、及び光カプラを使用することに焦点を当ててきた。

ここで図１を参照すると、磁気パルスカプラを使用してドライバ１０４と検出器１０６との間のデジタルリンク１０２を絶縁するシステムの一般的なブロック図が示されている。ドライバ１０４は、デジタルリンク１０２の一方の側に存在し、デジタルリンクの他方の側に存在する検出器１０６へデジタルリンク１０２を介して情報を送信する。ドライバ１０４と検出器１０６との間には、パルストランス１０８が存在している。パルストランス１０８は、ドライバ１０４と検出器１０６との間に電磁結合トランスを提供する。パルストランス１０８は、図２に示すように、ドライバから提供された入力に応答してパルス出力を生成する。ドライバ１０４からの入力は、２つのパルス２０２及び２０４から成る。各パルス２０２、２０４は、立ち上がりエッジ２０６及び立ち下がりエッジ２０８から成る。パルストランス１０８の出力は、立ち上がりエッジ２０６に応答して、正のパルス２１０を生成する。パルスの立ち下がりエッジ２０８は、負のパルス２１２を生成する。図１及び図２に関して図示されたパルストランス回路には、多数の欠陥がある。これらの欠陥には、スタートアップが含まれる。このスタートアップにおいては、最初のエッジが検出されるまで、ローであろうとハイであろうと、ドライバからの入力がどの時点で始まったかが検出器１０６には分からない。加えて、何らかのエラーがパルストランス１０８のパルス出力に発生すると、パルス間の時間が長い場合もあることから、検出器１０６は、適切な状態にいつ戻るかを判断するのが困難である。

次に図２を参照すると、磁気抵抗カプラを利用する代替的な従来技術の解決法が示されている。磁気抵抗カプラ３０２は、抵抗器３０４及び関連するトランス３０６から成る。抵抗器３０４は、当該抵抗器の周囲の磁束に応じて変化する抵抗値を有する。トランス検出器３０６は、ホイートストンブリッジを利用して、抵抗器の磁束を検出し、送信データを求める。

ドライバ４０４と検出器４０６との間の絶縁の別の方法が、図４に示されている。ドライバ４０４及び検出器４０６は、コンデンサ４０８によりデジタルリンク４０２の両側において絶縁される。コンデンサ４０８は、ドライバ４０４と検出器４０６とを互いに静電結合して、或るレベルの絶縁を達成する。静電結合を使用してデジタルリンクを絶縁することに伴う問題は、静電結合が同相モード除去を提供しないということである。

いくつかのアイソレータ設計に伴うさらに別の問題には、近くで送信を行っているＧＳＭ、ＤＣＳ、及びＣＤＭＡの携帯電話からのＲＦ干渉を受信することが含まれる。この問題は、ＧＨｚ周波数においてダイポールアンテナとして動作するアプリケーションプリント回路基板によって引き起こされる。この結果、大きな同相モード信号が、ＲＦ周波数においてアイソレータで見られることになる。ＧＨｚ周波数におけるこれら大きな同相モード信号を最小にするための或る方法が非常に望まれている。

したがって、電源コンポーネントの内部の高速デジタルリンク上に絶縁を提供するための改良された方法が非常に望まれている。

［発明の概要］
本明細書で開示され、且つ、特許請求の範囲に記載された本発明は、本発明の一態様において、機能回路部を含む第１のユニットと、機能回路部を含む第２のユニットとを含む回路パッケージを備える。少なくとも１つのＲＦ絶縁リンクが、第１のユニットと第２のユニットとを相互接続する。この少なくとも１つのＲＦ絶縁リンクは、第１のユニットと第２のユニットとの間の電圧絶縁を提供し、ＲＦ搬送波信号を使用して、第１のユニットと第２のユニットとの間にデータを提供することを可能にする。ＲＦ搬送波信号は、第１の周波数と第２の周波数との間で掃引される。

次に、本発明及び本発明の利点のより完全な理解のために、添付の図面と共に取り入れられる以下の説明を参照する。

［発明の詳細な説明］
次に、図面、より詳細には図５を参照すると、ＲＦ絶縁リンクを利用するＤＣ−ＤＣスイッチング電源装置のブロック図が示されている。スイッチング電源装置は、複数のスイッチを利用する。これら複数のスイッチは、オン及びオフにされて、トランスの両端の入力ＤＣ電圧を負荷、すなわち、異なるＤＣ電圧レベルの出力電圧、へ切り替える。トランスを介して負荷に誘導結合される電流を特定の方法で切り替えることによって、入力ＤＣ電圧とは異なる電圧レベルのＤＣ出力電圧を負荷に提供することができる。制御された切り替えは、通常、或るタイプの制御回路によって容易にされる。この制御回路は、複数のアナログディスクリートデバイス(analog discrete device)から形成されるアナログ制御回路とすることもできるし、デジタル回路とすることもできる。デジタル制御回路では、デジタル信号プロセッサ（ＤＳＰ）及びマイクロコントローラユニット（ＭＣＵ）が利用されてきた。ＤＳＰは、スイッチのデューティサイクル及び相対的なタイミングを制御して、負荷への電力供給を制御するさまざまなトランジスタスイッチへの各制御パルスのエッジを変化させるようにする。デジタル領域でこの操作を実行するには、ＤＳＰは、多くの計算を行わなければならない。これには、特定の電源トポロジー、動作周波数、コンポーネント特性、及び性能要件をサポートするために、かなり多くの量のコードを生成することが必要になる。たとえば、インダクタのサイズは、ＰＷＭ周波数の増加と共に減少し、不感時間は、トランジスタのターンオフ時間の増加と共に増加する等である。ＤＳＰは、これらの調整タスクを取り扱うことができるが、かなり複雑で且つ高価であり、電源アプリケーションにおけるコード変更は難しい。

さらに図５を参照すると、電源装置は、ノード５０４における入力電圧及びノード５０６における接地を受け取るように動作可能な１次スイッチ群５０２を含む。この入力電圧はＤＣ電圧である。１次スイッチ群５０２は、絶縁トランス５０８を介して２次スイッチ群５１０に接続されている。２次スイッチ群５１０は、負荷５１４の一方の端子に接続されている入力電圧ノード５１２を駆動するように動作可能である。また、２次スイッチ群５１０は、ノード５１６における接地接続も有する。負荷５１４は、ノード５１２とノード５１６との間に配置されている。これら２つのスイッチ群５０２及び５１０は、１次スイッチ群５０２に関連する制御バス５１８上のさまざまなパルス入力、及び、２次スイッチ群５１０に関連する制御バス５２６上のさまざまなパルス入力と共に動作するように動作可能である。

１次スイッチ群５０２及び２次スイッチ群５１０の動作を制御するためのデジタル制御回路５２４が設けられている。ノード５０４及び５０６における電圧は、１次側の電圧及び電流を検知するためにデジタル制御回路５２４に入力として提供される。デジタル制御回路５２４は、１次スイッチ群５０２の制御のための情報をバス５１８に生成する。制御回路５２４と２次群スイッチ５１０との間にはかなりのＤＣ電圧差が存在する可能性があるので、制御回路５２４を２次群スイッチ５１０から絶縁しなければならない。これは、バス５２０を駆動するような絶縁回路５２８を通じてバス５２６を駆動することにより容易にされる。絶縁回路５２８は、ＲＦ絶縁回路等であり、本明細書の以下で解説することにする。同様に、制御回路５２４は、検知ライン５３０を通じて、出力ノード５１２における電圧レベル及び電流レベルを検知するように動作可能である。検知ライン５３０も、絶縁回路５３２を通ってデジタル制御回路５２４に接続されている。また、デジタル制御回路５２４は、バス５３６にもインターフェースされて、外部制御／構成情報を受け取る。これは、ＳＭＢシリアルデータバス等のシリアルデータバスによって容易にすることができる。

次に図６を参照すると、本開示のＲＦ絶縁リンクが示されている。本開示のＲＦ絶縁リンク６００は、電圧絶縁を有する高速データリンクが間に必要とされる２つのチップ又はダイ(die)に、リンクの一部を集積することによって実装される。各チップ６０２は、チップ間のＲＦ絶縁リンク６００を提供するためのトランス６０４及び送受信回路部６０６を含む。或いは、チップ６０２は、対応する受信機又は送信機を含む、パートナチップ（partnered chip）を有する送信回路部又は受信回路部のみを含むこともできる。ＲＦ信号は、送信／受信回路部６０６内においてＲＦ絶縁リンクの一方の側に生成され、ＲＦ信号は、各チップのトランス６０４及びそれらトランス６０４間の磁気結合効果を利用してチップ６０２間で送信される。

ＲＦ信号が受信側に受信されるとすぐに、送受信回路部６０６は、第１のチップからの送信に含まれるデータを検出し、そのデータを適宜利用する。図６に関する説明は、各チップ６０２内のトランス６０４及び送受信回路部６０６のみを示しているが、ＲＦ絶縁リンク６００を介して送信されるデータに関連する処理機能を実行するための追加の回路部もチップ６０２に実装されることになる。ＲＦ絶縁リンク６００を介して送信されるデータは、周波数変調技法又は振幅変調技法のいずれかを使用して送信することができる。本明細書の以下で図７に関して解説する本開示の好ましい実施の形態では、ＡＭ変調がデータの送信に使用される。

動作時に、送信／受信回路部６０６のそれぞれは、送信モード又は受信モードのいずれかで動作する。送信モードでは、デジタルバス６０３で受信されるデジタルデータは、送信／受信回路部６０６の一方からダイ６０２のうちの他方における他方の送信／受信回路部６０６へシリアルに送信される。これは、トランスの１次側から２次側へエネルギーを結合するような信号でトランス６０６を駆動することによって容易にされる。これによって、トランス６０４を互いに結合する伝送ライン６０５上でエネルギーを送信することが可能になる。トランスのそれぞれは、１次側６０７及び２次側６０９から構成されている。１次側６０７は、入力信号で駆動され、この入力信号に関連するエネルギーは、高電圧絶縁境界を横切って１次側６０７から２次側６０９へ結合され、そして、送信ライン６０５上へ結合される。本明細書で後述するように、送信／受信回路６０６及びトランス６０４の双方は、すべて、集積回路上に製造されて、１次側６０７及び２次側６０９が双方共に、従来の処理技法、及び、送信／受信回路と共有される利用可能な導電層を利用して集積回路上に形成されるようにする。１次側と２次側との間には、送信／受信回路６０６から送信ライン６０５へ供給できるエネルギー量を削減するような結合係数に関連する損失が存在し、さらに、一定の周波数における損失がそれ以外の周波数よりも大きいこともある。このように、トランス６０４は、損失が何らかの周波数でそれ以外の周波数よりも大きくなる固有周波数応答を有する。これに対応するために、送信／受信回路６０６は、その内部に、トランス６０４の周波数応答の最低損失部分内にある定められた周波数で動作する送信機を含んでいる。さまざまな変調方式を利用することによって、データをこの搬送波で送信ライン６０５へ送信することができる。送信／受信回路６０６の動作は、本明細書でより詳細に後述することにする。

次に図６ａを参照すると、周波数変調を利用し一対のチップ間でＲＦ絶縁リンク６００を介してデータを送信するスイッチング電源装置の代替的な実施の形態が示されている。図６ａに関する説明は、単に、ＲＦ絶縁リンクを作製するのに使用されるＦＭ回路の１つの可能な実施の形態の例示として提供されているに過ぎず、当業者は、多数のさらに別の実施の形態の可能性があることに気付くであろう。データは、データバス６１０上で、従来のデータ符号化回路であるマンチェスタ符号化回路６１２内に入力される。また、マンチェスタ符号化回路６１２には、クロック信号も入力される。このクロック信号は、電圧制御発振器６１４にも入力される。データが、マンチェスタ符号化回路６１２から出力され、ディバイド回路（divide circuit）６１６に印加される。ディバイド回路６１６の第２の入力は、電圧制御発振器６１４の出力に接続されている。ディバイド回路６１６の出力は、電圧制御発振器６１４の第２の入力に接続され、マンチェスタ符号化回路６１６による該出力の変調を可能にしている。電圧制御発振器６１４は、バス６１０上の受信データを表す周波数変調された信号をドライバ６１８に出力する。この信号は、トランス６２２に印加される前に、コンデンサ６２０によってフィルタリングされる。このＦＭ変調された信号は、トランス６２２によって、互いに電圧絶縁されることになる第１のチップと第２のチップとの間のインターフェース６２６を通過する送信ライン６２４上に結合される。

受信データ信号は、第２のトランス６２８によって受信回路部に電磁結合される。受信信号は、リミッタ回路６３０を通過する。リミッタ回路６３０の出力は、Ｎ分周回路(Divide-by-N circuit)６３２及び弁別器回路６３４に印加される。Ｎ分周回路６３２の出力は、ＰＦＤ（位相／周波数検出器）回路６３６の入力に印加される。ＰＦＤ回路６３６への第２の入力は、第２のＮ分周回路６３８によって提供される。第２のＮ分周回路６３８は、その入力が、電圧制御発振器６４０の出力に接続されている。電圧制御発振器６４０の入力は、ＰＦＤ回路６３６の出力に接続されている。電圧制御発振器６４０の出力は、弁別器６３４の第２の入力に接続されている。これは、データクロックに位相ロックされた位相ロック出力である。弁別器回路６３４は、電圧制御発振器６４０及びリミッタ６３０の出力に応じて、受信信号内に含まれるデータを求める。このデータは、ラッチ回路６３６に提供される。ラッチ回路６３６は、そのクロック入力が、Ｎ分周回路６３８の出力に接続されている。受信機のデータ出力は、ラッチ回路６４２から提供される。

次に図７を参照すると、本開示のＲＦ絶縁リンク６００の好ましい実施の形態が示されている。この実施の形態では、振幅変調が、リンクを介してデータを送信するのに使用される。ＲＦ絶縁リンク６００は、送信機回路部７０２及び受信機回路部７０４から成る。送信機回路部７０２は、ＮＡＮＤゲート７０８から成る。ＮＡＮＤゲート７０８は、ＲＦ絶縁リンク６００を介して送信されるデータを受信するように接続される第１の入力と、ＲＦ搬送波信号を受信するように接続される第２の入力とを有する。この好ましい実施の形態におけるＲＦ搬送波は、２ＧＨｚ信号を含む。ＮＡＮＤゲート７０８の第１の入力に入力されるデータは、論理「１」又は「０」のいずれかから成り、論理「１」が存在する状態では、ＲＦ搬送波信号をＮＡＮＤゲート７０８の出力へ選択的にゲート制御する。これによって、ＮＡＮＤゲート７０８の出力７０９は、データビットが「１」である場合にＲＦ搬送波信号を提供し、データビットが「０」である場合にＲＦ信号を提供しない。ＮＡＮＤゲートの出力７０９は、ｐチャネルトランジスタ７１０のゲートに接続されている。ｐチャネル抵抗器７１０のドレイン−ソース経路は、抵抗器７１２及び第１のトランス７１４を通ってＶ_ＤＤと接地との間に接続されている。トランス７１４は、ライン７１６を介してＲＦ搬送波信号をトランス７１８に電磁結合する。これによって、第１のトランス７１４及び第２のトランス７１８を介してチップ６０２間に電圧絶縁が提供されると同時に、ＲＦ搬送波信号により表されるデータが、第１のチップ６０２ａと第２のチップ６０２ｂとの間でリンクされる。トランス７１４及び７１８のそれぞれは、インターフェース７２０の両側の特定のチップ６０２に関連付けられている。したがって、これまでのシステムは、１つの単独のチップが、２つの別々のチップ間の絶縁リンクを提供する必要があったが、本開示のデバイスによって、ＲＦ絶縁リンク６００は、これらのチップ６０２上に集積される。

受信機回路部７０４は、トランス７１４を介して送信ライン７１６へ、そしてトランス７１８へ電磁結合されている信号を受信する。受信機回路７０４は、増幅器７０５及び検出器７０６から成る。増幅器７０５は、第１の増幅段から成る２段の増幅を提供する。この第１の増幅段は、増幅器７２４及びフィードバック抵抗器７２６と直列のコンデンサ７２２を含む。第２の増幅器段は、第１の増幅器段と同様であり、増幅器７３０及びフィードバック抵抗器７３２と直列のコンデンサ７２８を含む。これらの２段は、トランス７１８からの受信信号を増幅する。

検出器７０６は、増幅された受信信号内のＲＦ搬送波信号の存否を検出して、第１のチップ６０２ａから送信されているデータを求める。増幅器７０５からの増幅された信号は、まず、コンデンサ７３４によってフィルタリングされる。Ｎチャネルトランジスタ７３６は、そのゲートが、コンデンサ７３４に接続され、そのソース−ドレイン経路が、ｐチャネルトランジスタ７３８及び７４０から構成される電流ミラー(current mirror)の一方の側に接続されている。トランジスタ７３８のソース−ドレイン経路は、Ｖ_ＤＤとノード７４２との間に接続され、トランジスタ７３８のゲートは、トランジスタ７４０のゲートに接続されている。トランジスタ７４０のソース−ドレイン経路は、Ｖ_ＤＤとノード７４３との間に接続され、トランジスタ７４０のゲートは、ノード７４３に接続されて、ダイオード接続構成を提供する。検出器７０６の出力は、ノード７４２から提供される。このノード７４２では、ｎチャネルトランジスタ７３６のソース−ドレイン経路が、電流ミラーのｐチャネルトランジスタ７３８に接続されている。バイアスネットワークは、ｎチャネルトランジスタ７４４及び７４６によって提供される。これらｎチャネルトランジスタ７４４及び７４６は、そのソース−ドレイン経路がノード７４３と接地との間に接続され、そのゲートが、抵抗器７４８を通ってノード７４５に接続されている。コンデンサ７５０が、ノード７４５と接地との間に接続されている。また、バイアスは、ノード７４５とトランジスタ７３６のゲートとの間に接続される抵抗器７５２と、ノード７４５と接地との間に接続されるダイオード接続ｐチャネルトランジスタ７５４と、ノード７４５を駆動するための電流源７５６とによっても提供される。ＲＦ信号が受信機によって検出されない場合、ＰＭＯＳ電流がＮＭＯＳ電流の１．３３倍よりも大きく、論理「０」が検出されているので、検出器回路７０６のノード７４２からのデータ出力はＶ_ＤＤに等しい。ＲＦ信号が存在する状態では、ノード７４２からのデータ出力は、検出されたＲＦ搬送波信号の変化及び論理「１」に応じて変化する。検出器７０６は、交流によって規制されたＭＯＳデバイスの非線形（平方根）の振る舞いに依拠して、ＲＦが存在する場合は低電圧を出力し、ＲＦが存在しない場合には高電圧を出力する。

次に図８及び図９を参照すると、ＲＦ絶縁リンク６００の送信側（図８）及びＲＦ絶縁リンクの受信側（図９）において提供される波形及びデータが示されている。図８に示す送信側では、データ８００が１のビット（ハイ）又は０のビット（ロー）のいずれかとして送信される。１のビットパルスは、８０２、８０４、及び８０６に示されている。０のビットパルスは、８０８及び８１０に示されている。トランス７１４に提供される送信データは、波形８１２によって示されている。この送信データ波形は、２ＧＨｚのＲＦ搬送波信号を表している。論理「１」のデータビットが送信されており、そのデータ信号がハイである時、２ＧＨｚのＲＦ搬送波の存在が、送信データ出力において提供される。論理「０」のビットが送信されている時、信号は、送信データ出力において実質的に０である。したがって、論理「１」のビットが送信されるのか、それとも論理「０」のビットが送信されるのかは、２ＧＨｚのＲＦ搬送波信号の存否によって示される。

図９は、受信機７０４に関連する波形を示している。論理「１」のビットの受信データは、点９０２、９０４、及び９０６に表され、ＲＦ絶縁リンク６００の送信機７０２から送信された３つの２．５ＧＨｚのＲＦ搬送波パルスを示している。これらの受信パルスは、増幅器７０５によって増幅され、信号が検出器回路７０６に入力された時に、それらパルスが、増幅された波形パルス９０８、９１０、及び９１２によって表されるようになる。上記で解説したように、検出器データ出力は、ＲＦ搬送波信号が検出器７０６によって検出されないと、点９１６、９１８においてＶ_ＤＤに上昇し、論理「０」を示す。ＲＦ搬送波信号が検出されると、検出器７０６の出力は、変化し始め、点９２０、９２２、及び９２４においてローに下がり、論理「１」を示す。これは、トランジスタ７３６のＮＭＯＳ電流の増加の結果である。

次に図１０を参照すると、図７で説明したＲＦ絶縁回路６００を有するチャネルの周波数応答が示されている。

次に図１１を参照すると、図７に示すトランス（７１４、７１８）のモデルが示されている。トランスの入力は、ノード１００２及び１１００から成る。ノード１００２は、コンデンサ１１０４及び抵抗器１１０６を通って接地に接続されている。ノード１１００は、コンデンサ１１１６及び抵抗器１１１８を通って接地に接続されている。ノード１１０２は、抵抗器１１１０と直列のコンデンサ１１０８と、抵抗器１１１４と直列のインダクタ１１１２との並列接続を介して、ノード１１００と相互接続している。トランスの出力は、ノード１１２２及び１１２４から成る。ノード１１２２は、コンデンサ１１２６及び抵抗器１１２８を通って接地に接続されている。ノード１１２４は、コンデンサ１１３０及び抵抗器１１３２を通って接地に接続されている。ノード１１２２は、抵抗器１１３６と直列のコンデンサ１１３４と、抵抗器１１４０と直列のインダクタ１１３８との並列接続を介して、ノード１１２４と相互接続している。ノード１１０２及び１１２２は、約１２５Ｆｆの値を有するコンデンサ１１４２を介して相互接続されている。ノード１１００及び１１２４は、約１２５Ｆｆの値を有するコンデンサ１１４４を介して相互接続されている。

特に図１３に関して、トランスの低周波数応答が、比較的損失が多いのに対して、この応答のピークは、２．５ＧＨｚ周辺で現れることが分かる。これは、トランスが製造された方法によるものである。トランスの各側は、誘導素子から構成されている。トランスの両側の各誘導素子は、本明細書で後述するように、誘電材の層を通じて互いに結合されている。直列のインダクタンス値は、周波数応答に影響を与え、その周波数応答を幾分狭くする。出力から結合されるエネルギー量は、結合係数の関数である。本明細書で後述するように、トランスの２つの側は、一方の素子が他方の素子の上方に配置され、高電圧誘電体によって他方の素子から分離されて有効な絶縁破壊電圧を増加させるように基板上に配置されている。これによって、一方の導電素子から他方の導電素子へ高周波数エネルギーを結合することが可能になる。電圧破壊は、２つの導体間に配置された素材のＤＣにおける特性と、それら２つが分離されている距離との関数である。トランスが、半導体基板において単一層の素材の上に製造された場合、その端部間の距離が電圧破壊を規定する。たとえば、トランスデバイスは、方向性結合器(directional coupler)を使用して製造することができる。この方向性結合器は、より広帯域の応答を提供する。しかしながら、このような設計のための面積は大きくなる可能性がある。

トランスの低周波数の減衰のために、高周波数のエネルギーのみがトランスを通過するので、ＤＣパルスからのエネルギーを完全に結合することは難しいことが分かる。したがって、本開示のトランスを通って結合されるスペクトルエネルギーは、トランスの周波数応答の実質的に中央に位置する高周波数搬送波を使用したスペクトルエネルギーに集中している。これによって、生成されたエネルギーの大部分をトランスを横切って結合することが可能になる。

上述したＲＦ絶縁リンク６００を使用すると、各側について２，５００ボルトごとの、５，０００ボルトまでの電圧絶縁を達成することができる。したがって、図１６に示すように、ＲＦ絶縁回路６０２は、第１のチップ６０２ａと第２のチップ６０２ｂとの間で５，０００ボルトの絶縁を提供することができる。チップ６０２ａの入力端子間の電圧がゼロボルトであり、且つ、チップ６０２ｂの入力端子間の電圧もゼロボルトである間、各チップ６０２のＲＦ絶縁回路へのインターフェースに関連するトランス７１４、７１８のそれぞれの両端の２，５００ボルトの電圧差により、これら２つのチップ間の総電圧差は、５，０００ボルトとなる場合がある。

次に図１４ａを参照すると、本開示のＲＦ絶縁リンクを含む複数のチャネル１４０２の部分を含んだシングルチップ６０２のインターフェース構造のブロック図が示されている。各チャネル１４０２は、トランス１４０６と、図７に関して説明した送信及び／又は受信回路部とから成る。データは、トランス１４０６のインターフェース１４０４において入力することもできるし、受信することもできる。各チャネル１４０２は、パッドドライバ１４０８と相互接続されている。パッドドライバ１４０８は、インターフェース１４０４を介して出力される、そのパッドドライバからのチャネル１４０２を介した送信データを駆動するか、又は、チップ６０２の関連するパッドへの受信データを駆動する。特定のチャネル１４０２ａを介してデータを送信又は受信することができる方法は、チップ６０２において、さまざまな制御ライン１４１２を介して制御を提供する論理回路部１４１０によって制御される。チャネルを送信又は受信のいずれに使用するのかを論理回路１４１０が制御する方法は、入力ボンド(input bond)パッドオプション１４１４によって設定される。したがって、この実施の形態では、パッドが送信機として構成されると、データは論理「１」又は論理「０」のいずれかとして受信され、それに応じて、関連するトランスが駆動される（又は、駆動されない）。データを受信するように構成されると、関連するトランスの受信データについて、パッドの出力はハイ又はローのいずれかである。

発振器回路１４３０も、インターフェースのチャネルのすべてに関連付けられている。バンドギャップジェネレータ１４２０が、オンチップに設けられ、Ｖ_ＤＤに接続されて、レギュレータ回路１４２２にバンドギャップ基準電圧を提供する。図１４ａに関する説明は、単一の電圧レギュレータ１４２２のみを示しているが、雑音のために、インターフェースのチャネルのそれぞれに別々の電圧レギュレータ１４２２が関連付けられることに留意されたい。電圧レギュレータ１４２２は、増幅器１４２４から成る。増幅器１４２４は、一方の入力が、バンドギャップジェネレータ１４２０の出力に接続されている。増幅器１４２４の出力は、トランジスタ１４２６のゲートに接続されている。トランジスタ１４２６のドレイン−ソース経路は、Ｖ_ＤＤとノード１４２７との間に接続されている。ノード１４２７は、差動増幅器１４２４の第２の入力にも接続されている。コンデンサ１４２８は、ノード１４２２と接地との間に接続されている。チャネル１４０２ａ、１４０２ｂ、１４０２ｃ、及び１４０２ｄのそれぞれは、それらのチャネルに関連付けられたレギュレータ１４２２を有する。ノード１４２７には、発振器回路１４３０が接続されている。

図１４ｂは、図１４ａの発振器回路１４３０を示している。出力１４３５は、トランジスタ１４３６とトランジスタ１４３８との間のノード１４３７に接続されている。トランジスタ１４３６のドレイン−ソース経路は、Ｖ_ＤＤとノード１４３７との間に接続されている。トランジスタ１４３８のドレイン−ソース経路は、ノード１４３７と接地との間に接続されている。トランジスタ１４３６及び１４３８のゲートは、ノード１４３９を通って互いに接続されている。トランジスタ１４４０は、そのゲートが接地に接続され、そのドレイン−ソース経路がＶ_ＤＤとトランジスタ１４４０のゲートとの間に接続されている。また、ノード１４３９は、トランジスタ１４４２とトランジスタ１４４４とを相互接続する。トランジスタ１４４２のドレイン−ソース経路は、Ｖ_ＤＤとノード１４３９との間に接続されている。トランジスタ１４４４のドレイン−ソース経路は、ノード１４３９と接地との間に接続されている。トランジスタ１４４２及び１４４４のゲートは、ノード１４４５を介して互いに相互接続されている。コンデンサ１４４６は、ノード１４４５と接地との間に接続されている。ノード１４４５は、コイル１４５０の第１の端子に接続されている。コイル１４５０の第２の端子は、ノード１４６０を介して回路と相互接続している。トランジスタ１４５２及び１４５４は、ノード１４４５を介して相互接続されている。トランジスタ１４５２のドレイン−ソース経路は、Ｖ_ＤＤとノード１４４５との間に接続されている。トランジスタ１４５４のドレイン−ソース経路は、ノード１４４５と接地との間に接続されている。トランジスタ１４５２及び１４５４の双方のゲートは、ノード１４６０に接続している。トランジスタ１４５８及び１４５６は、ノード１４６０を介して相互接続されている。トランジスタ１４５８のドレイン−ソース経路は、Ｖ_ＤＤとノード１４６０との間に接続されている。トランジスタ１４５６のドレイン−ソース経路は、ノード１４６０と接地との間に接続されている。トランジスタ１４５８及び１４５６のゲートは、ノード１４４５に接続している。コンデンサ１４６２は、ノード１４６０と接地との間に接続されている。ノード１４６０には、トランジスタ１４６４及び１４６６のゲートも接続されている。トランジスタ１４６４のドレイン−ソース経路は、Ｖ_ＤＤとノード１４６５との間に接続され、トランジスタ１４６６のドレイン−ソース経路は、ノード１４６５と接地との間に接続されている。したがって、この発振器は、従来のＬＣ発振器を備える。

次に図１４ｃを参照すると、論理回路１４１０内に組み込むことができる回路部の一実施の形態が示されている。この実施の形態では、論理回路１４１０は、復号器１４３２を含む。この復号器は、実装されているチップのバージョンの表示を受信するための合計３つのボンドパッド入力Ｂ０、Ｂ１、及びＢ２を有する。復号器の出力１４３４は、適切なチャネルに入力されて、そのチャネルを送信モード又は受信モードのいずれかに構成できるようにする。

次に図１５も参照すると、図１６で説明するシングルチップ設計を使用して、４つの別々のＲＦ絶縁されたチャネルを含むＲＦ絶縁回路全体を簡単にできる方法が示されている。第１のチップ１５０２は、第１のチップ１５０２と第２のチップ１５０４との間の出力チャネル１４０２が単に反転(reverse)されるように反転される。したがって、チップ１の上から下にチップ１５０２を観察すると、チャネル１は上にあり、チャネル２は２番目にあり、チャネル３は３番目にあり、チャネル４は最後にある。第２のチップ１５０４について、チャネルは反対方向になり、下のチャネル１に始まって、チャネル４が上にある。チップ１５０２及び１５０４の物理的な設計は同じである。チップ１５０４は、単に反転されて、後述するようなチップの３つのバージョンを簡単にする。復号器回路１４３２を利用して、第１のチップ１５０２及び第２のチップ１５０４を収容するパッケージの論理回路１４１０への入力用に、３つの異なるボンドオプションバージョンを選択することができる。次に表１を参照すると、第１のチップ１５０２及び第２のチップ１５０４の双方の動作の３つの別々のバージョンと、チャネルが、関連するバージョンに送信チャネル又は受信チャネルのいずれを含むのかの表示とが示されている。

表から分かるように、関連するチップ６０２及び６０４のチャネルは、一方のチップのチャネルが送信又は受信を行っている時に、他方のチップの対応するチャネルはその逆を行っているように対応する。

次に図１５ａを参照すると、チップパッケージ内のＲＦ絶縁リンク６００が示されている。前に図１５で解説したように、４つの別々のチャネル６０４によって相互接続されるチップ１６０２ａ及び１６０２ｂが示されている。各チャネル６０４は、チップ１６０２ａ及び１６０２ｂのそれぞれの内部のトランス（図示せず）を相互接続する２つのボンドワイヤによって表されている。チップ１６０２ａ及び１６０２ｂのそれぞれは、接続ライン１５４２によって、パッケージ内のさまざまなボンドパッド１５０４にも接続されている。これらの接続ライン１５４２は、他方の電子回路部への接続を提供する。

図１５ａの実施の形態は、「分割リードフレーム（split lead-frame）」パッケージと呼ばれるものである。これは、その一方の側にリードフレーム１５５０を使用し、その他方の側にリードフレーム１５５２を使用することによって容易にされる。リードフレーム１５５０は端子１５５４とインターフェースされ、リードフレーム１５５０は端子１５５６とインターフェースされている。製造中に、リードフレーム１５５０及び１５５６は、互いに電気的に接続されていないが、チップ６０２ａ及び６０２ｂのサポートをそれぞれ行う。チップ６０２ａ及び６０２ｂが、リードフレームのそれらチップの各部分に接合(bond)されると、その後、チップ６０２ａ及び６０２ｂは、適切な端子１５５４及び１５５６に接合され、その後、ボンドワイヤ６０４が、それらチップ間に配置される。パッケージ全体は、その後、従来の封入で内部に封入される。このように、ボンドワイヤ６０４は、それぞれ、２つのチップ間に配置された高周波数伝送ラインを備え、各トランスは、「２ワイヤ」伝送ラインを提供する２つのバンドワイヤに関連付けられる。

次に図１５ｂを参照すると、ボンドワイヤ６０４の１つの側面図が示されている。ダイ６０２ａに関連する基板上には、ボンディングパッド１５６０が配置され、ダイ６０２ｂ上には、ボンディングパッド１５６２が配置されていることが分かる。ボンドワイヤ６０４は、従来のボンドで一方の側のパッド１５１６に接合され、また、ダイ６０２ｂ上のパッド１５６２にも接合される。ボンドワイヤ６０４の長さは、２．４ＧＨｚの周波数における波長の分数である。しかしながら、ボンドワイヤ６０４は、性質上、誘導性を有し、関連する分布インダクタンス及び分布容量を有する。したがって、ボンドワイヤの伝送特性は、２つのダイ６０２ａと６０２ｂとの間の情報の伝送に影響を与える可能性がある。本明細書で上述したように、パッド１５６０のそれぞれへの入力インピーダンスは、５００オームの範囲にある。したがって、情報の理想的な伝送については、２ワイヤ伝送ラインを形成するボンドワイヤ６０４だけではなく、これに加えて、或る整合回路部が必要とされる場合がある。ただし、その整合回路部は、本明細書では説明していない。

次に図１６を参照すると、ＲＦ絶縁回路部１６０２として表されたＲＦ絶縁リンク６００を、単一のパッケージ１６０８内の２つの別々の多機能ダイ１６０４及び１６０６内に集積できる方法が示されている。ＲＦ絶縁回路部１６０２は、２つの別々のダイ１６０４及び１６０６のコンポーネント間に絶縁を提供することができる。ダイの一方又は双方には、マイクロコントローラや他の電子コンポーネント等の付加回路部１６１０を関連付けることができる。この付加回路部は、ＲＦ絶縁リンク１６０２を介して他方のダイのコンポーネントから絶縁される。

次に図１６ａも参照すると、ＲＦ絶縁リンク６００が、単一のパッケージ１６０８の２つの別々のダイ１６０４及び１６０６上に集積される。絶縁インターフェース１６０２は、トランシーバ１６１２及びトランス１６１４を含み、デジタルＩＮ、デジタルＯＵＴパッケージ１６０８を簡単に提供するのに使用することができる。この実施の形態では、デジタル入力１６２０は、第１のトランシーバ１６１２ａに印加される。或いは、デジタル入力１６２０は、トランシーバ１６１２ａに接続されるデジタル回路部に印加することもできる。この絶縁回路は、本明細書で上述したように動作し、第２のデジタル出力１６２２は、トランシーバ１６１２ｂ又は関連するデジタル回路部から提供される。

次に図１６ｂを参照すると、本明細書で上述したＲＦ絶縁回路を実施する第１のダイ１６０４及び第２のダイ１６０６を含む単一のパッケージ１６０８は、単にデジタル入力／デジタル出力回路を提供するだけでなく、デジタル入力／出力及びアナログ入力／出力を有する回路を提供することができる。この場合、デジタル入力／出力１９２４が、第１のダイ１６０４のトランシーバ１６１２ａ又はデジタル回路部と接続することになる。第１のダイ１６０４は、説明したＲＦ絶縁リンクを介して第２のダイ１６０６と結合され、トランシーバ１６１２ｂは、方向に応じてＡＤＣ１６１４又はＤＡＣ１６１６のいずれかのデータ変換器を通ってアナログ入力／アナログ出力１６２６に結合されている。

次に図１６ｃを参照すると、本明細書で上述したＲＦ絶縁回路を実装する第１のダイ１６０４及び第２のダイ１６０６を含む単一のパッケージ１９０８は、一方の側にアナログ入力／出力を有し、他方の側にアナログ入力／出力を有する回路を提供することができる。この場合、アナログ入力／出力１６４０は、第１のダイ１６０４のＡ−Ｄ変換器１６４２及びＤ−Ａ変換器１６４４に接続し、次いで、第１のダイ１６０４のトランシーバ１６１２ａ又はデジタル回路部に接続する。第１のダイ１６０４は、説明したＲＦ絶縁リンクを介して第２のダイ１６０６と接続され、トランシーバ１６１２ｂは、Ａ−Ｄ変換器１６４８及びＤ−Ａ変換器１６５０を介してアナログ入力／出力１６４６に結合される。このように、単一のパッケージ１６０８を横切るいずれの方向にもアナログ信号を送信することができる。

次に図１７ａを参照すると、本明細書で上述したＲＦ絶縁リンクの一部を含むチップ１７０２が示されている。このチップ２００２は、ＲＦ絶縁リンク６００の単一のトランス１７０４及び送受信回路部１７０６を含む。トランシーバ１７０６及びトランス１７０４から成るＲＦ絶縁リンク６００は、デジタル入力／出力１７１０を通じてマイクロコントローラユニット１７０８と集積されている。メモリ１７１２は、マイクロコントローラユニット１７０８によって必要とされる動作命令及びデータを記憶する。チップ１７０２は、第２のチップと相互接続することができる。この第２のチップは、チップ１７０２内に含まれるものと同様のトランス１７０４及びトランシーバ１７０６から成るインターフェースを含む。このようなチップに相互接続することによって、マイクロコントローラ１７０８及び相互接続されるチップは、それらの間の完全なＲＦ絶縁リンクを介して互いに電圧絶縁される。

送受信回路１７０６は、集積回路のＩ／Ｏインターフェースの一部である。図１７ａに示す集積回路の全体の機能を提供する１つのタイプの集積回路は、本譲受人によって製造されたタイプＣ８０５１ＦＸＸＸの従来のマイクロコントローラユニットである。このチップは、ＭＣＵ１７０８を通じたオンボード処理、アナログ領域へのインターフェース、及びデジタル領域へのインターフェースを提供する。また、この集積回路は、さまざまな出力を構成する能力も有し、したがって、送信／受信回路部１７０６の駆動又はこれからのシリアルデータの受信を行うためのシリアルインターフェースにデジタル出力を設けることができる。

さまざまなアナログ／デジタルデータ変換器又はデジタル／アナログデータ変換器に加えて、ＭＣＵ１７０８、メモリ２０１２、及びデジタルＩ／Ｏ１７１０を製造するプロセスは、かなり複雑である。したがって、プロセスをトランスと適合させるのではなく、送受信回路部１７０６及びトランス１７０４がプロセスと適合しなければならない。本明細書で後述するように、集積回路の製造に関連するさまざまな相互接続を製造するのに利用される複数の金属層がある。製造プロセスにすでに存在するこれらさまざまな金属層を利用することによって、十分な過電圧保護を提供する十分な絶縁でトランス１７０４の２つの側を製造して互いに絶縁することができる。加えて、これは、混在信号集積回路であるので、トランスの高電圧及び高周波数のために、トランス１７０４は、デジタル操作又はアナログ操作に関連する回路部のいずれの上にも重ならないように、実際には、チップ表面のエリアの離れた部分に配置される。

これの一例は、図１７ｂに示されている。図１７ｂでは、トランス１７０４及びトランシーバ１７０６から成るＲＦ絶縁リンクを含んだチップ１７０２が、デジタル入力／出力１７１０を通じてマイクロコントローラユニット１７０８と集積されている。また、ＭＣＵ１７０８は、関連するメモリ１７１２も含む。この場合、トランス１７０４及びトランシーバ１７０６から成るＲＦ絶縁リンクの第１の部分は、トランス１７１４及びトランシーバ１７１６から成るＲＦ絶縁リンクの第２の部分と相互接続されている。この場合、ＲＦ絶縁リンクの第２の部分を含むチップ１７１８は、ＲＦ絶縁リンクのトランシーバ１７１６のデジタル出力をアナログ出力に変換するためのデジタル／アナログ変換器１７２０、及び、受信したアナログ入力をデジタル入力に変換するためのアナログ／デジタル変換器１７２２を含む。チップ１７１８によって、アナログ出力１７２４におけるアナログ信号の出力と、アナログ入力１７２６におけるアナログ信号の入力との双方が可能になる。これらのアナログ信号は、その後、回路設計者が任意の所望の形式で使用することができる。

次に図１８ａ、図１８ｂ、図１９、及び図２０を参照すると、ＣＭＯＳデバイス上で一体形成されたトランス７１４又は７１８（図７）のトランスコイルの構造が示されている。各トランス７１４及び７１８は、ＲＦ絶縁リンクを含むチップ又はダイの１つの一部として集積されている。図１８ａ及び図１８ｂをより詳細に参照すると、トランス７１４又は７１８のそれぞれに含まれる２つのコイルが示されている。第１のコイル１８０２は、「メタル１」層と呼ばれるチップの金属層に形成された、第１の端子１８０４及び第２の端子１８０６から成る。メタル１層のこれら端子のそれぞれは、「メタル２」層と呼ばれるチップの第２の金属層上に存在するトランスコイル１８０８に接続されている。導電バイア(conductive via)１８１０は、コイル１８０８を端子１８０４と相互接続している。第２の接続バイア１８１２は、コイル１８０８を第２の端子１８０６と相互接続している。第２のコイルは、「メタル５」層と呼ばれる第５の金属層上に存在する。このコイルは、第１のボンディングパッド１８１４及び第２のボンディングパッド１８１６から成る。第１の導電パッド１８１４及び第２の導電パッド１８１６のそれぞれは、第２のコイル１８１８がパッド１８１６の周りを回ってパッド１８１４と相互接続することによって相互接続されている。図１８ａで説明したコイルと異なり、コイル１８１８は、ボンディングパッド１８１４、１８１６及びコイル１８１８の双方を同じ金属層（メタル５）上に含む。

通常、メタル５層は最上位層である。次に図１９も参照すると、チップ上のトランスの第１のコイル及び第２のコイルの重ね合わせ図が示されている。パッド１８１６は、１／３２μ×９４μｎとなるような寸法にされていることがわかる。コイル全体は、２６８μｍ×２０５μｍとなるような寸法にされている。パッド１８１４は、７０μｍ×８０μｍとなるような寸法にされている。２つのコイル１８１８及び１８０８は、それらの構成が類似しており、実質的に「重なり合わない」ような方向に置かれる。しかしながら、それらコイルは、重なり合うこともできる。

次に図２０を参照すると、図１８ａ、図１８ｂ、及び図１９に関して説明したようなトランス構造を含むチップ６０２の側面図が示されている。チップ６０２は、ＲＦ絶縁リンクのトランシーバ回路部と、前述したようなＲＦ絶縁リンクとともに集積されるあらゆる電子回路部とを含む基板層２００２を含む。メタル１層２００４は、基板２００２の上に存在し、第１のトランスコイルの第１の端子１８０４及び第２の端子１８０６を含む。メタル１層の上には、メタル２層２００６が存在する。メタル２層２００６は、バイア（図示せず）によって第１の端子１８０４及び第２の端子１８０６に相互接続される第１のコイル１８０８を含む。最後に、メタル５層は、メタル２層２００８の上方に存在する。メタル５層２０１０は、トランスの他の部分を含む。このトランスの他の部分は、ボンド導電パッド１８１６及びボンドパッド１８１４（図示せず）、並びに、ボンドパッド１８１６をボンドパッド１８１４と相互接続するコイル１８１８を含む。トランスのメタル１層は、主として、端子１８０４及び１８０６の回路の残りの部分への相互接続を提供するのに利用される。しかしながら、このプロセスは、さまざまな相互接続のために５つのすべての金属層を利用する。コイル１８１８とコイル１８０８との間に配置される素材が、誘電体である二酸化シリコンであることを理解すると、過電圧保護のために、可能な限り大きな距離を置いてコイル１８１８をコイル１８０８から分離することが望ましい。さらに考慮すべき事項は、基板２００２が通常は接地に配置されることから、接地に対するコイル１８１８のコンデンサ負荷(capacitor loading)である。高電圧がコイル１８１８に存在し、したがって、基板及びコイル１８１８の双方からできるだけ大きな距離を置いて分離される。コイル１８１８は、メタル１層に製造されてもよいが、その場合、コイルの端部から回路部への相互接続を提供する必要がある。これは、メタル１層の真下に設けられる「ラン（run）」を必要とすることになり、これは、多結晶層の利用を必要とすることになる。ポリ層（poly layer）をシリサイド化したものであっても、金属層に関連するものと同等の良好な導電層を提供しない。したがって、構成は、相互接続用にメタル１層を利用し、コイル用にメタル２層を利用する。

コイル１８１８をコイル１８０８からさらに分離するには、金属層をさらに追加して設けることが望ましいが、特別な追加層でプロセスを複雑にすることは実現可能ではない。追加層を利用する唯一の理由は、集積回路上に他の回路部を製造するためである。これは、プロセスが複数の金属層を利用できるものとして定義されると、そのプロセスを通過する実質的にすべての回路が、それら複数の層を使用することになるとの理由による。或るプロセスを、その追加金属層のみを使用する単一の集積回路用に専用化することは難しく、したがって、コイルは、既存のプロセスですでに存在する金属層から製造される。しかしながら、今後、追加金属層が既存のプロセスで利用される場合には、コイル１８１８を、メタル５よりもさらに高い層に配置することが可能である。

次に図２１を参照すると、メタル５層上のコイル１８１８の金属ラン（metal run）２１０２とメタル２層上のコイル１８０８の金属ラン２１０４との間に使用されるオフセットが示されている。メタル２層上の金属ラン２１０４をメタル５層上の金属ラン２１０２の真下に配置するよりも、距離を増加させることによってそれらコンポーネント間の絶縁破壊電圧を増加させるために、それら金属ランは互いに斜めにオフセットされる。この開示する実施の形態では、メタル５層ラン２１０２とメタル２層ラン２４０４との間の全距離は３．６３μｍである。メタル２層ラン２１０４は、メタル５層ラン２１０２から３．５４μｍｓだけ垂直に変位し、０．８μｍだけ水平に変位している。メタル５ラン層２１０２は、シリコン層から５．２４μｍだけ垂直に離されている。この構造は、絶縁破壊電圧の絶縁の式３．６３×１０^−６ｍ＊８×１０^８ｖ／ｍ＝２９０４ｖに従って、メタル５層とメタル２層との間の絶縁破壊電圧を提供するはずである。メタル５層２４０２とシリコン層２４０６との間の絶縁破壊電圧は、式５．２４×１０^−６ｍ＊８×１０^８ｖ／ｍ＝４１９２ｖに従って求めることができる。

次に図２２を参照すると、図２１に示すコイル１８１８及び１８０８の断面斜視図が示されている。金属ラン２１０４は、金属ラン２１０２と実質的に同じ形状であるが、それら金属ランは、重なり合わず、誘電体層によって分離されていることが分かる。この図は、コイルの単一のコーナのみを示している。

次に図２３を参照すると、本開示によるＲＦ絶縁リンクを含むチップ６０２が示されている。チップ６０２のエリアは、少なくとも２つのセクションに分割される。第１のセクション２３０２は、チップ間に電圧絶縁リンクを提供する別のチップ上のトランスと電磁結合するトランスを提供するための回路部を含む。チップの残りの電子回路部は、離れたエリア２３０４に配置され、トランスに関連する電圧絶縁リンクの送受信回路部に加えて、マイクロコントローラ又は他のタイプの電子デバイス等、電圧絶縁リンクと共に集積されるあらゆる電子回路部も含む。これは、追加されるデータ経路用の複数の電圧絶縁リンクについて繰り返される。加えて、このレイアウトは、その上面にトランスを含むエリア２３０２が、コイル２１１８の中心のパッド２１１６とその外部のパッド２１１４とを提供していることになるようなレイアウトであることに留意されたい。パッド２１１４は、ボンドワイヤ６０４をパッド２１１４に接合できるように、チップの端部に接近して配置されている。加えて、関連するボンドワイヤ６０４を続できるように、パッド２１１６はパッド２１１４と同じ表面にある。したがって、パッド２１１６に接続するのに必要とされるランであって、他の層を通過してコイルの近くを他の層に直角に走るのに必要とされるランは、コイルに存在しない。関連するボンドワイヤ６０４は、実際には、コイル１８１８に関連する実際の金属ラン２１０２からさらに遠く離れて配置される。追加された電子回路部を同じチップ上の電圧絶縁リンクを介して電圧絶縁するために、追加エリアをチップ上に含めることができる。

図２４は、チップ２４０２上に実装されたＲＦ絶縁リンクの全体構造を示している。４つの別々のインターフェース接続２４０４は、チップ２４０２内に集積されたＲＦ絶縁リンクの４つのチャネルのそれぞれの接続を提供する。４つのインターフェース２４０４のそれぞれは、発振器２４０６及びコイル２４０８とリンクされている。インターフェース２４０４のそれぞれには、第１のコイル２４１２及び第２のコイル２４１４から成るトランス２４１０が接続されている。コイル２４１４は、ＲＦ絶縁リンクを介した外部チップとの相互接続を提供するためのインターフェース２４０４と接続している。コイル２４１２は、ボンドパッド２４１６と相互接続している。チャネル１のコイル２４１４及びチャネル４のコイル２４１４は、それぞれ、２つの別々のボンドパッド２４１６を含むことに留意されたい。一方、チャネル２のコイル２４１４及びチャネル３のコイル２４１４は、それぞれ、そのコイルの内部に１つのボンドパッドを有するが、チャネル２とチャネル３との間で外部ボンドパッド２４１６ｘを共有する。パッド回路部２４１８は、発振器回路２４０６及びコイル２４１０に関連付けられている。パッド回路部２４１８は、複数のボンドパッドを介してチップ２４０２の回路部の残りと相互接続されている。ボンドパッドは、接地ボンドパッド２４１８、Ｖ_ＤＤボンドパッド２４２０、２つのイネーブルボンドパッド２４２２、４つの出力ボンドパッド２４２４、及び４つの入力ボンドパッド２４２６を含む。４つの出力ボンドパッド２４２４及び４つの入力ボンドパッド２４２６は、各チャネルにつき１つである。

上述したＲＦ絶縁リンクの設計に伴う１つの問題は、近くで送信している携帯電話からのＲＦ干渉が、受信部でフィルタリングすることができない同相モード干渉を生み出す場合があるということである。次に図２５を参照すると、ＧＨｚ周波数では、２つの別々の部分２５０２から成るアプリケーションプリント回路基板は、ダイポールアンテナとして機能することができる分割接地面を生み出す。この分割接地面は、９００ＭＨｚにおける１／４波長の寸法に近い寸法を有することがある。この結果、絶縁装置チップ２５０４を通過できる同相モード信号は非常に大きくなる。近くで最大電力により送信しているＧＳＭ携帯電話からの測定値は、９００ＭＨｚにおいて３．４Ｖほどの高さのピークを有する同相モード電圧を生み出す可能性がある。これによって、携帯電話が近くで動作している時、本明細書で上述したようなＲＦ絶縁リンク内に干渉が引き起こされ、「０」が誤って「１」として検出される。この問題を軽減する１つの方法は、絶縁されている接地面間にＥＭＩコンデンサ２５０６を追加することによるものである。したがって、９００ＭＨｚの周波数では、ＥＭＩコンデンサ２５０６を有しない回路は、３．４Ｖのピークの同相モード電圧を有するが、３００ｐＦのコンデンサ２５０６を有する回路は、１．１Ｖのピークを有するだけである。同様に、２ＧＨｚでは、ＥＭＩコンデンサ２５０６を有しない回路は、０．８５Ｖのピークの同相モード電圧を有するが、３００ピコファラッドのＥＭＩコンデンサ２５０６が含まれた場合、ピークの同相モード電圧は０．０７Ｖとなる。本明細書で上述したようなＲＦ絶縁装置は、このレベルの同相モード干渉を取り扱うことができない。

前述したシングルエンド設計は、すべての同相モード除去を提供するトランスに依拠している。トランスは、１００ＭＧｚ未満では、非常に良好な同相モード除去を有するが、ＧＨｚ周波数では、トランスの同相モード除去は貧弱になる。これは、図２６に示すように、トランス２６０４内に生み出される寄生容量２６０２によるものである。これは、図２７に、より十分に示されている。図２７では、縦軸が同相モード利得を示し、横軸が周波数を示している。図２７で分かるように、１００ＭＨｚの周波数では、同相モード利得は比較的最小である。一方、ＧＨｚ周波数に近づくにつれて、同相モード利得は増加し、したがって、ＲＦ絶縁リンクのトランス回路を通過する同相モード干渉の量が増加する。

図２８に示す実施の形態では、トランス２８０２をセンタータップ付きトランスとなるように変更し、且つ、差動増幅器２８１０を含めることによって、同相モード干渉の問題が対処される。センタータップ付きトランス２８０２を使用すると、寄生容量を分割することにより、回路が共振する周波数が移動する。送信機側のトランス２８０２のセンタータップは、コンデンサ２８０４を通って接地に接続されている。受信側のトランス２８０２のセンタータップは接地されている。センタータップトランスの帯域幅は、同相モード信号について、シングルエンド設計よりも２倍高くなる。これによって、９００ＭＨｚの同相モード干渉を抑えることが助けられる。センタータップ付きトランス２８０２に印加される前に、送信されるデータはＮＡＮＤゲート２８１４の第１の入力に印加され、ＲＦ信号はＮＡＮＤゲート２８１４の第２の入力に印加される。差動増幅器２８１０は、受信側で使用されて、同相モード干渉をさらに抑える。この回路では、同相モード干渉は、同相モード信号として差動増幅器２８１０の入力に印加される。同相モード信号は、差動増幅器２８１０によって除去される。送信されたＲＦ信号は、差であり、受信機ＲＦ増幅によって利得を上げられ、検出器回路２８１０に印加される。この検出器回路の一例は、本明細書で上述した検出器回路とすることができる。

次に図２９を参照すると、送信機回路部２９０２及び受信機回路部２９０４から成る、図２８の代替的な一実施の形態であるＲＦ絶縁リンク２９００が示されている。送信機回路部２９０２は、ＮＡＮＤゲート２９０８から成る。ＮＡＮＤゲート２９０８は、ＲＦ絶縁リンク２９００を介して送信されるデータを受信するように接続される第１の入力、及び、ＲＦ搬送波信号を受信するように接続される第２の入力を有する。この好ましい実施の形態のＲＦ搬送波は、２ＧＨｚ信号を含む。ＮＡＮＤゲート２９０８の第１の入力に入力されるデータは、論理「１」又は「０」のいずれかから成り、論理「１」が存在する状態では、ＮＡＮＤゲート２９０８の出力へＲＦ搬送波信号を選択的にゲートする。これによって、ＮＡＮＤゲートの出力は、データビットが「１」である時にＲＦ搬送波信号を提供し、データビットが「０」である時にＲＦ信号を提供しない。ＮＡＮＤゲート２９０８の出力は、ｐチャネルトランジスタ２９１０のゲートに接続されている。ｐチャネルトランジスタ２９１０のドレイン−ソース経路は、Ｖ_ＤＤとトランス２９１２の第１の入力との間に接続されている。トランス２９１２は、そのセンタータップノード２９１４がトランジスタ２９１６に接続されるセンタータップトランスである。トランジスタ２９１６のドレイン−ソース経路は、ノード２９１４と接地との間に接続されている。トランジスタ２９１６のゲートは、信号ｔｘ＿ｅｎａバーを受信するように接続されている。ＮＡＮＤゲート２９０８の出力は、インバータ２９１８の入力にも接続されている。インバータ２９１８の出力は、トランジスタ２９２０のゲートに接続されている。トランジスタ２９２０のドレイン−ソース経路は、トランス２９１２と接地との間に接続されている。受信機増幅器２９２２は、トランス２９１２の両端に接続され、チップが送信している時、ディセーブル入力２９２４によって無効にすることができる。トランス２９１２は、ボンドワイヤ２９２８を介してＲＦ搬送波信号をトランス２９２６へ電磁結合する。これによって、第１のトランス２９１２及び第２のトランス２９２６を介してチップ間で電圧絶縁を提供しながら、ＲＦ搬送波信号によって表されるデータがトランス間でリンクされ、同相モード信号が制限される。トランス２９１２及び２９２６のそれぞれは、インターフェースの向かい合う側に関連付けられている。

受信機回路部２９０４は、センタータップトランス２９１２を介してボンドワイヤ２９２８に向かいセンタータップトランス２９２６へ電磁結合される信号を受信する。センタータップトランス２９２６のセンタータップノード２９３０には、トランジスタ２９３２が接続されている。トランジスタ２９３２のドレイン−ソース経路は、センタータップノード２９３０と接地との間に接続されている。トランジスタ２９３２のゲートは、Ｖ_ＤＤに接続されている。センタータップトランス２９２６の出力は、差動増幅器２９３４の入力に接続されている。差動増幅器２９３４は、同相モード除去を提供する第１の段２９３６及び第２の段２９３８並びにシングルエンド利得を提供する第３の段２９４０から成る。

第１の段２９３６は、２つのｐチャネルトランジスタ２９４２、２９４４並びに２つのｎチャネルトランジスタ２９４６及び２９４８の組から成る。トランジスタ２９４６のドレイン−ソース経路は、ノード２９５０と、センタータップトランス２９２６に接続されるノード２９５２との間に接続されている。トランジスタ２９４６及び２９４８のゲートは、それぞれコンデンサ２９５６及び２９５８を通ってノード２９５０及び２９５６に交差結合(cross coupleされている。トランジスタ２９４２は、そのドレイン−ソース経路がＶ_ＤＤとノード２９５２との間に接続されている。トランジスタ２９４８は、そのドレイン−ソース経路がノード２９５４とノード２９５６との間に接続されている。トランジスタ２９４４は、そのドレイン−ソース経路がノードＶ_ＤＤとノード２９５４との間に接続されている。トランジスタ２９４２のゲートは、ノード２９５２に接続されている。トランジスタ２９４４のゲートは、ノード２９５４に接続されている。抵抗器２９６２が、トランジスタ２９４６のゲートとバイアスノード２９６４との間にさらに接続されている。また、抵抗器２９６６も、トランジスタ２９４８のゲートとバイアスノード２９６４との間に接続されている。

第２の段２９３８は、ノード２９５２及び２９５４において第１の段２９３６に接続されている。トランジスタ２９６８は、そのゲートがノード２９５２に接続されている。トランジスタ２９７０は、そのゲートがノード２９５４に接続されている。トランジスタ２９６８のドレイン−ソース経路は、ノード２９７２とノード２９７４との間に接続されている。トランジスタ２９７０のドレイン−ソース経路は、ノード２９７６とノード２９７４との間に接続されている。電流源２９７８は、ノード２９７４と接地との間に接続されている。トランジスタ２９８０は、そのドレイン−ソース経路がノード２９７２との間に接続されている。トランジスタ２９８０のゲートは、ノード２９７２に接続されている。トランジスタ２９８２は、そのドレイン−ソース経路がＶ_ＤＤとノード２９７６との間に接続されている。トランジスタ２９８２のゲートは、ノード２９７２に接続されている。トランジスタ２９８４は、そのゲートがノード２９７６に接続されている。トランジスタ２９８４のドレイン−ソース経路は、Ｖ_ＤＤとノード２９７６との間に接続されている。電流源２９８６は、ノード２９７６と接地との間に接続されている。

第３の段２９４０は、ノード２９７６において第２の段２９３８に接続している。コンデンサ２９８８は、ノード２９７６と増幅器２９９０の入力との間に接続されている。増幅器２９９０の出力は、その入力に接続されるフィードバック抵抗器２９９２を有する。また、増幅器２９９０の出力は、利得増幅器（gained amplifier）から得られる増幅されたデータを検出するための検出器回路２９９４にも接続されている。送信機回路２９２６は、ノード２９５０においてシングルタップトランス２９２６に接続している。トランジスタ２９２８は、そのドレイン−ソース経路がノード２９５６と接地との間に接続されている。トランジスタ２９２８のゲートも、接地に接続されている。

次に図３０ａ、図３０ｂ、図３１、及び図３２を参照すると、ＣＭＯＳデバイス上で一体形成されたトランス２９１２又は２９２６（図７）のトランスコイルの構造が示されている。各トランス２９１２及び２９２６は、ＲＦ絶縁リンクを含むチップ又はダイの１つの一部として集積されている。図３０ａ及び図３０ｂをより詳細に参照すると、トランス２９１２又は２９２６のそれぞれに含まれる２つのコイルが示されている。第１のコイル３００２は、「メタル１」層と呼ばれるチップの金属層に形成された第１の端子３００４及び第２の端子３００６から成る。メタル１層のこれら端子のそれぞれは、「メタル２」層と呼ばれるチップの第２の金属層上に存在するトランスコイル３００８に接続されている。導電バイア３０１０は、コイル３００８を端子３００４と相互接続している。第２の接続バイア３０１２は、コイル３００８を第２の端子３００６と相互接続している。第２のコイルは、「メタル５」層と呼ばれる第５の金属層上に存在する。このコイルは、第１のボンディングパッド３０１４及び第２のボンディングパッド３０１６から成る。第１の導電パッド３０１４及び第２の導電パッド３０１６のそれぞれは、第２のコイル３０１８がパッド３０１６の周りを回ってパッド３０１４と相互接続することによって相互接続されている。図３０ａで説明したコイルと異なり、コイル３０１８は、ボンディングパッド３０１４、３０１６及びコイル３０１８の双方を同じ金属層（メタル５）上に含む。

通常、メタル５層は最上位層である。次に図３１も参照すると、チップ上のトランスの第１のコイル及び第２のコイルの重ね合わせ図が示されている。パッド３０１６は、７０μｍ×７０μｍとなるような寸法にされていることが分かる。コイル全体は、２０５μｍ×２０５μｍとなるような寸法にされている。パッド３０１４は、７０μｍ×７０μｍとなるような寸法にされている。２つのコイル３０１８及び３００８は、それらの構成が類似しており、実質的に「重なり合わない」ような方向に置かれる。しかしながら、それらコイルは、重なり合うこともできる。センタータップは、ストリップ３１０４を用いてＭ１層に設けられている。ストリップ３１０４は、トランスのコイルを横切ってずっと伸び、メタル１層をメタル２層に相互接続するセンタータップを提供する導電バイア３１０２をコイル３００８に含む。

次に図３２を参照すると、図３０ａ、図３０ｂ、及び図３１に関して説明したようなトランス構造を含むチップ３２００の側面図が示されている。チップ３２００は、ＲＦ絶縁リンクのトランシーバ回路部と、前述したようなＲＦ絶縁リンクとともに集積されるあらゆる電子回路部とを含む基板層３２０２を含む。メタル１層３２０４は、基板３２０２の上に存在し、第１のトランスコイルの第１の端子３００４及び第２の端子３００６を含む。メタル１層の上には、メタル２層３２０６が存在する。メタル２層３２０６は、バイア（図示せず）によって第１の端子３００４及び第２の端子３００６に相互接続される第１のコイル３００８を含む。最後に、メタル５層は、メタル２層３００８の上方に存在する。メタル５層３２１０は、トランスの他の部分を含む。このトランスの他の部分は、ボンド導電パッド３０１６及びボンドパッド３０１４（図示せず）、並びに、ボンドパッド３０１６をボンドパッド３０１４と相互接続するコイル３０１８を含む。トランスのメタル１層は、主として、端子３００４及び３００６の残りの回路への相互接続を提供するのに利用される。しかしながら、このプロセスは、さまざまな相互接続のために５つのすべての金属層を利用する。コイル３０１８とコイル３００８との間に配置される素材が、誘電体である二酸化シリコンであることを理解すると、過電圧保護のために、可能な限り大きな距離を置いてコイル３０１８をコイル３００８から分離することが望ましい。さらに考慮すべき事項は、基板３２０２が通常は接地に配置されることから、接地に対するコイル３０１８のコンデンサ負荷である。高電圧がコイル３０１８に存在し、したがって、基板及びコイル３０１８の双方からできるだけ大きな距離を置いて分離される。コイル３０１８は、メタル１層に製造されている可能性もあるが、その場合、コイルの端部から回路部への相互接続を提供する必要があることになる。これは、メタル１層の真下に設けられる「ラン」を必要とすることになり、これは、多結晶層の利用を必要とすることになる。ポリ層をシリサイド化したものであっても、金属層に関連するものと同等の良好な導電層を提供しない。したがって、構成は、相互接続用にメタル１層を利用し、コイル用にメタル２層を利用する。センタータップストリップ３１０４は、導電バイア３１０２を使用してメタル１層を貫通し、メタル２層のコイル３００８に接続している。

コイル３０１８をコイル３００８からさらに分離するには、金属層をさらに追加して設けることが望ましいが、特別な追加層でプロセスを複雑にすることは実現可能ではない。追加層を利用する唯一の理由は、集積回路上に他の回路部を製造するためである。これは、プロセスが複数の金属層を利用できるものとして定義されると、そのプロセスを通過する実質的にすべての回路が、それら複数の層を使用することになるとの理由による。或るプロセスを、その追加金属層のみを使用する単一の集積回路用に専用化することは難しく、したがって、コイルは、既存のプロセスですでに存在する金属層から製造される。しかしながら、今後、追加金属層が既存のプロセスで利用される場合には、コイル３０１８を、メタル５よりもさらに高い層に配置することが可能である。

同相モード除去を低減する際の別の考慮すべき事項は、データを信頼性をもって通過させるが、それよりも高くはないレベルに受信機の利得及び送信電力を設定する能力である。これによって、送信機の電力が保存され、受信機の利得が高いほど悪化する同相モード除去が改善される。この利得が確立されると、この利得は、最適なシステム性能を提供するために、温度の変化及びプロセスの変化にわたって一定に維持されるべきである。これは、電源電圧（Ｖ_ＤＤ）を、調整された一定電圧とするのではなく、温度及びプロセスと共に変化するように送信機及び受信機に設定することによって達成することができる。これは、図３３に示されている。図から分かるように、低速プロセス及び高速プロセスの双方について、温度が増加するにつれて、電圧Ｖ_ＤＤが増加する。これによって、温度が変化しても、増幅器のＲＦ利得をより一定に維持することが助けられ、温度が低くなると、供給電流を低くすることが可能になる。

次に図３４を参照すると、基準電圧を生成するための従来技術の方法が示されている。この方法では、ＰＴＡＴ電流ジェネレータ３４０２が、トランジスタ３４０４のゲートに接続されている。トランジスタ３４０４のドレイン−ソース経路は、電圧とノード３４０６との間に接続されている。抵抗器３４０８は、ノード３４０６とトランジスタ３４１０との間に接続されている。トランジスタ３４１０のエミッタ／コレクタ経路は、トランジスタ３４０８と接地との間に接続されている。トランジスタ３４１０のベースは、そのコレクタに接続されている。

図３５は、電圧が温度に対して変化するようなバンドギャップ基準電圧を生成するための変更された方法を示している。ＰＴＡＴ電流ジェネレータ３４０２は、この場合も、トランジスタ３４０４のゲートに電圧を提供し、これがＰＴＡＴ電流を提供する。ＰＴＡＴ電流ジェネレータ３４０２によって提供されるＰＴＡＴ電流は、絶対温度に比例する。トランジスタ３４０４のソース−ドレイン経路は、電圧とノード３４０６との間に接続されている。ｐチャネルトランジスタ３５０２は、そのソース−ドレイン経路がノード３４０６とノード３５０４との間に接続されている。トランジスタ３５０２のゲートも、ノード３５０４に接続されている。抵抗３５０６は、図３４の抵抗器３４０８の抵抗よりも大きく、ノード３５０４と接地との間に接続されている。ＰＭＯＳトランジスタ３５０２のサイズ及び抵抗３５０４を設定することによって、基準電圧を所望のレベルに設定することができる。受信機に提供されるバイアス電流はＰＴＡＴ電流であるので、これによって、受信機の利得が一定に維持される。

次に図３６を参照すると、スイッチング電源装置では、電源トランスに接続されるパワーＭＯＳＦＥＴ又はパワーＩＧＢＴを駆動するゲートドライバが必要とされる。２次側のドライバは、通常、１次側のＰＷＭコントローラによって制御され、したがって、ＰＷＭコントローラからドライバへの接続には、高電圧絶縁が必要とされる。電源トランス３６０２は、１次側３６０４及び２次側３６０６を含む。電源トランス３６０２の１次側３６０４の各端部には、１対のパワートランジスタ３６０８が接続されている。トランジスタ３６０８ａのドレイン／ソース経路は、入力電圧（Ｖ_ＩＮ）とノード３６１０との間に接続されている。トランジスタ３６０８ｂのドレイン／ソース経路は、ノード３６１０と接地との間に接続されている。トランジスタ３６０８ｃのドレイン／ソース経路は、Ｖ_ＩＮとノード３６１２との間に接続されている。トランジスタ３６０８ｄのドレイン／ソース経路は、ノード３６１２と接地との間に接続されている。各トランジスタ３６０８のゲートは、ＰＷＭコントローラ３６１６に接続されるドライバ３６１４に接続されている。

ＰＷＭコントローラ３６１６は、パワートランジスタ３６０８にスイッチング信号を提供する。パワートランジスタ３６０８は、ドライバ３６１４に提供されたスイッチング信号に応じて、オン及びオフにされる。また、ＰＷＭコントローラ３６１６は、絶縁バリア３６２０を通って、電源トランス３６０２の２次側３６０６のトランジスタ３６１８にもスイッチング信号を提供する。トランジスタ３６１８ａのドレイン／ソース経路は、ノード３６２２と接地との間に接続されている。トランジスタ３６１８ｂのドレイン／ソース経路は、ノード３６２４と接地との間に接続されている。トランジスタ３６１８のゲートは、ドライバ３６２６に接続されている。ドライバ３６２６は、絶縁バリア３６２０を通ってＰＷＭコントローラ３６１６から信号を受信する。電源トランス３６０２の２次側３６０６の各端部は、ノード３６２４とノード３６２２との間に接続されている。インダクタ３６２８は、ノード３６２４とＶ_ＯＵＴとの間に接続されている。インダクタ３６３０は、ノード３６２２とＶ_ＯＵＴとの間に接続されている。最後に、コンデンサ３６３２は、Ｖ_ＯＵＴと接地との間に接続されている。このように、ＰＷＭコントローラ３６１６から２次側トランジスタ３６１８へ絶縁バリア３６２０を介して提供される信号を電圧絶縁するための或る手段が存在しなければならない。

現在、この問題は、多数の非集積形式で解決されている。第１の一般的な方法は、図３７に示されているが、光アイソレータを利用するものである。この解決法では、ＰＷＭコントローラ３７０２は、抵抗器３７０４を通ってトランジスタ３７０６のベースへ制御信号を提供する。トランジスタ３７０６のエミッタ／コレクタ経路は、光アイソレータ３７０８と接地との間に接続されている。光アイソレータ３７０８は、トランジスタ３７１０を通ってＶ_ＤＤに接続されている。光アイソレータ３７０８は、抵抗器３７１０とトランジスタ３７０６のエミッタとの間の発光ダイオード３７１２、及び、光検出トランジスタ３７１４から成る。トランジスタ３７１４のエミッタは、抵抗器３７１６を通ってＶ_ＤＤに接続されている。トランジスタ３７１４のコレクタは、接地に接続されている。トランジスタ３７１４のエミッタは、ゲートドライバ集積回路３７１８にも接続されている。ゲートドライバ集積回路３７１８は、パワーＦＥＴ３７２０に信号を提供する。

代替的な従来技術の１つの解決法は、図３８に示すようなパルストランスを使用するものである。ＰＷＭコントローラ３８０２は、制御信号をドライバ３８０４に提供する。ドライバ３８０４は、トランス３８０６を通って電磁的に送信されるパルスを提供する。これらのパルスは、受信機３８０８で受信されて、ゲートドライバ３８１０を動作させるのに使用される。

第３の従来技術の代替的なものは、図３９に示されているが、別個のゲートドライバＩＣと共に集積デジタルアイソレータ３９０４を使用するものである。この場合、ＰＷＭコントローラ３９０２は、デジタルアイソレータ３９０４に接続している。デジタルアイソレータ３９０４は、ドライバＩＣ３９０６に接続している。デジタルアイソレータ３９０４及びゲートドライバＩＣ３９０６は、ＰＷＭコントローラ３９０２とドライバＩＣ３９０６に接続されるパワーＦＥＴ３９０８との間の絶縁を提供する。この方法は、現在、最も高速なシステムであり、他の実施態様よりも小さい。しかしながら、この実施態様は、デジタルアイソレータ３９０４のコストが高いことから高価である。

次に図４０を参照すると、一実施の形態の実施態様が示されている。この実施態様では、絶縁されたゲートドライバ４００２が、パワーＦＥＴ回路部４００６からＰＷＭコントローラ４００４を電圧絶縁するのに使用される。絶縁されたゲートドライバ４００２は、デジタルアイソレータをゲートドライバと結合して、高速で、集積され、低コストで、且つ、絶縁されたゲートドライバにしたものである。これは、いくつかのかなりの利益を絶縁回路部に提供する。第１に、絶縁を提供するのに、図３９で解説した２つのチップではなく、単一のＩＣしか必要ではないので、コストはかなり少なくなる。さらに、単一の絶縁されたゲートドライバＩＣは、図３９で解説した実施態様よりも小さな遅延を有する。その理由は、図３９のデジタルアイソレータ３９０４が、デジタルアイソレータチップ３９０４の信号をオフに駆動する際にその遅延のかなりの部分を使用するからである。この要件は、アイソレータ及びゲートドライバが同じチップ上にある集積された解決法では除かれる。

本開示の集積されたアイソレータ及びゲートドライバの一般的な構造が図４１に示されている。この構造は、本明細書で上述した絶縁構造を含み、さらに、上記絶縁構造と共にゲートドライバを含む。絶縁されたゲートドライバは、ＮＡＮＤゲート４１０２を含む。ＮＡＮＤゲート４１０２は、絶縁リンクを通って送信されるデータを受信するように接続されている。この場合、データは、ＰＷＭコントローラからの制御信号を含む。ＮＡＮＤゲート４１０２は、ＲＦ信号を受信するようにさらに接続されている。ＮＡＮＤゲート４１０２のＲＦ出力は、インバータ４１０４の入力に提供される。インバータ４１０４の出力は、第１のトランス４１０６に接続されている。トランス４１０６は、提供されたＰＷＭコントローラ信号を第２のトランス４１０８に電磁結合する。第２のトランス４１０８の出力は、受信機・検出器回路４１１０に接続されている。受信機・検出器回路４１１０は、本明細書で上述した方法のいずれかで構成することができる。受信機・検出器回路４１１０の出力は、インバータ増幅器４１１２の入力に提供される。インバータ増幅器４１１２は、接続されるパワートランジスタを駆動するゲートドライバ４１１４に接続されている。

次に図４２を参照すると、集積されたデジタルアイソレータ及びゲートドライバを提供する単一のパッケージ４２０６上に集積される２つの別々のダイ４２０２及び４２０４が示されている。デジタルアイソレータの前の実施の形態では、ダイ１ ４２０２及びダイ２ ４２０４は、０．２５μｍのＣＭＯＳ技術で実装される。この０．２５μｍのＣＭＯＳ技術は、図４１のＮＡＮＤゲート４１０２で提供される２．１ＧＨｚのＲＦ搬送波信号を処理するのに必要とされる。一方、パワーＭＯＳＦＥＴゲートドライバＩＣは、通常、１０Ｖと２０Ｖとの間で駆動しなければならない。これらの電圧レンジをサポートできる高電圧トランジスタは、０．２５μｍのＣＭＯＳプロセスでは利用可能でない。したがって、０．３５μｍの３．３ＶのＣＭＯＳロジックトランジスタを提供する高電圧ＮＭＯＳトランジスタ及び高電圧ＰＭＯＳトランジスタを有する１８ＶのＣＭＯＳプロセスを、ダイ４２０２及び４２０８内の回路部を実装する際に使用しなければならない。このプロセスでは、１８Ｖレンジで動作する高電圧トランジスタを使用する１０〜２０Ｖのゲートドライバと、３．３Ｖレンジで動作する０．３５μｍのロジックトランジスタを使用するＲＦ受信機とを集積することが可能である。

次に図４３を参照すると、絶縁されたゲートドライバＩＣを実装するための回路部のより詳細な図が提供されている。前述したように、ＮＡＮＤゲート４３０２は、ＰＷＭコントローラからのデータストリーム及びＲＦ搬送波信号を受信するように接続されている。ＮＡＮＤゲート４３０２の出力は、トランジスタ４３０２のゲート及びインバータ４３０４の入力に接続されている。インバータ４３０４の出力は、トランジスタ４３０６のゲートに接続されている。トランジスタ４３０６のドレイン／ソース経路は、トランス４３０６と接地との間に接続されている。トランジスタ４３０２のソース／ドレイン経路は、３．３Ｖとトランス４３０６との間に接続されている。

絶縁リンクのトランス４３１０は、センタータップトランスである。トランス４３１０の出力は、差動増幅器回路４３１２の異なる入力に接続されている。差動増幅器回路４３１２の出力は、コンデンサ４３１４に接続されている。コンデンサ４３１４の他方の側は、インバータ４３１６と抵抗器４３１８との並列接続に接続されている。インバータ４３１６と抵抗器４３１８との並列接続の他方の側は、別のコンデンサ４３２０に接続されている。コンデンサ４３２０は、検出器回路４３２２にも接続されている。検出器回路４３２２は、絶縁リンクを介してＰＷＭコントローラにより提供されるＰＷＭ制御信号を検出する。レギュレータ４３２４は、１８Ｖ電源と検出器４３２２との間に接続されている。比較器回路４３１２と、検出器回路４３２２を含む検出器回路４３２２までとの間の回路部は、３．３Ｖ電源で動作する。残りの回路部は、１８Ｖ電源を使用して動作し、レベルシフト回路部４３２６を含む。レベルシフト回路部４３２６は、検出器回路４３２２の出力に接続される入力、及び、ドライバ４３１４に接続される出力を有する。レベルシフト回路部４３２６は、検出されたＰＷＭ制御信号の電圧レベルを、ドライバ３９１４を動作させることができる電圧レベルに増加させる。ドライバ３９１４の出力は、その後、パワーＦＥＴトランジスタに接続される。

次に図４４を参照すると、レベルシフタ回路４３２６のさらに詳細な記述が示されている。検出器４３２２から提供されるレベルシフタ４３２６への入力は、第１のインバータ４４０２に接続されている。インバータ４４０２の出力は、第２のインバータ４４０４の入力及びトランジスタ４４０６のゲートに接続されている。インバータ４４０４の出力は、トランジスタ４４０８のゲートに接続されている。トランジスタ４４０８のソース／ドレイン経路は、ノード４４１０と接地との間に接続されている。トランジスタ４４１２は、そのソース／ドレイン経路が１８Ｖシステム電源とノード４４１０との間に接続されている。トランジスタ４４１２のゲートは、ノード４４１４に接続されている。また、ノード４４１４に接続されるゲートを有するものはトランジスタ４４１６である。トランジスタ４４１６のソース／ドレイン経路は、１８Ｖシステム電源とノード４４１４との間に接続されている。５０μＡ電流源４４１８は、ノード４４１４と接地との間に接続されている。トランジスタ４４２０は、そのソース／ドレイン経路が１８Ｖシステム電源とノード４４２２との間に接続されている。トランジスタ４４２０のゲートは、ノード４４１０に接続されている。トランジスタ４４２４は、そのソース／ドレイン経路がノード４４２２と接地との間に接続されている。トランジスタ４４２４のゲートは、ノード４４１０に接続されている。トランジスタ４４３０は、そのソース／ドレイン経路が１８Ｖシステム電源とノード４４１０との間に接続されている。トランジスタ４４３０のゲートは、ノード４４３４においてトランジスタ４４３２のドレインに接続されている。トランジスタ４４３２のソース／ドレイン経路は、１８Ｖシステム電源とノード４４３４との間に接続されている。トランジスタ４４３２のゲートは、ノード４４１４に接続されている。トランジスタ４４０６は、そのソース／ドレイン経路がノード４４３４と接地との間に接続されている。インバータの直列接続４４４０は、ノード４４２２に接続される入力を有し、その出力は、ドライバ３９１４に接続される。

次に図４０に戻って参照し、絶縁バリア４０２０の反対側のドライバにＰＷＭ制御信号を提供することに加えて、出力電圧Ｖ_ｏｕｔを示す電圧検知信号を、Ｖ_ｏｕｔから絶縁バリア４０２０を介してＰＷＭコントローラ４０１６に戻して提供しなければならない。出力電圧は２次側に位置し、ＰＷＭコントローラ４０１ｂが１次側に位置するので、高電圧絶縁が再び必要とされる。出力電圧は、正確に測定しなければならず（通常、１％未満の誤差で）、絶縁バリア４０２０を横切ってフィードバック信号として送信しなければならない。

ＰＷＭコントローラ４０１６に提供されるフィードバック信号を絶縁する最も一般的な従来技術の方法は、図４５に示されている。この方法は、光アイソレータ４５０２を使用するものである。分圧器回路は、Ｖ_ｏｕｔ及びノード４５０６に接続される抵抗器４５０４と、ノード４５０６と接地との間に接続される第２の抵抗器４５０８とから成り、オペアンプ４５１０の第１の入力に接続されている。オペアンプ４５１０の第２の入力は、電圧Ｖ_ＲＥＦを生成する基準電圧ジェネレータ４５１２に接続されている。オペアンプ４５１０は、比較に基づいて、誤差電圧Ｖ_Ｅを生成する。誤差電圧Ｖ_Ｅは、ドライバ４５１４の入力に印加される。ドライバ４５１４の出力は、光アイソレータ４５０２に接続されている。光アイソレータ４５０２は、発光ダイオード４５１６及び光検出トランジスタ４５１８から成る。光アイソレータ４５０２の出力は、検出器回路４５２０に接続されている。検出器回路４５２０は、フィードバック電圧Ｖ_ＦＢをＰＷＭコントローラ４０１６に提供する。図４５に示す実施態様に伴う問題は、アナログ光アイソレータ４５０２が、一般に低速である（すなわち、１〜１０マイクロ秒の遅延時間）ことと、温度変化が誤差信号Ｖ_Ｅに影響を与えることである。

次に図４６を参照すると、絶縁された電圧検知のための手段の代替的な一実施の形態が示されている。この解決法では、電圧検知プロセスは、２つのダイを含む集積されたＩＣパッケージによって電圧絶縁される。ＲＦデジタルアイソレータは、絶縁バリアを横切ってデータを転送するのに使用される。抵抗器４６０２及び４６０４から成る分圧器によって、出力電圧を測定して演算増幅器４６０６の第１の入力に提供することが可能になる。第１の抵抗器４６０２は、Ｖ_ＯＵＴとノード４６０８との間に接続されている。第２の抵抗器４６０４は、ノード４６０８と接地との間に接続されている。コンデンサ４６１０は、ノード４６０８と演算増幅器４６０６の出力との間に接続されている。演算増幅器４６０６の第２の入力は、基準電圧ジェネレータ４６１２に接続されている。

基準電圧ジェネレータ４６１２は、デジタルトリムメモリを介してプログラミングされる。基準電圧は、出力電圧を測定するのに必要な０．５％の精度を満たすようにトリミングする必要がある。これは、ＩＣ試験において、ワンタイムプログラマブル（ＯＴＰ）不揮発性メモリを使用することによって行うことができる。これは、好ましい実施の形態では、ＴＳＭＣから入手可能な３２ビットメモリとすることができる。演算増幅器４６０６の出力は、電圧誤差信号Ｖ_Ｅを提供する。電圧誤差信号Ｖ_Ｅは、Ａ／Ｄ変換器４６１６の入力に印加される。電圧誤差信号Ｖ_Ｅは、１次側では電圧フィードバック信号として使用される。Ａ／Ｄ変換器４６１６の出力は、６ビットデジタル出力として、送信機／データ符号化回路４６１８に提供される。送信機／データ符号化回路４６１８では、電圧誤差信号が符号化されて送信される。送信機／データ符号化回路４６１８の出力は、本明細書で上述したＲＦ絶縁リンクを介して出力される単一ビットのシリアル出力である。

データ回復回路４６２０は、ＲＦ絶縁リンクからデータを受信し、本明細書で上述したような電圧誤差信号を回復する。この信号は、デジタル／アナログ変換器４６２２に提供される。デジタル／アナログ変換器４６２２の出力は、電圧誤差信号を電圧フィードバック信号Ｖ_ＦＢとして提供する。電圧フィードバック信号Ｖ_ＦＢは、２次側では、出力電圧Ｖ_ｏｕｔを示すものとしてＰＷＭコントローラにより使用される。アナログ／デジタル変換器４６１６及びデジタル／アナログ変換器４６２２の速度及び分解能は、ループ帯域幅の要件及び出力誤差の要件の関数である。１．５ＭＨｚまでのＰＷＭ周波数には、１０ＭＨｚの６ビットＡＤＣで十分である。しかしながら、ほとんどのループ帯域幅ははるかに小さいので、より低速のＡＤＣを使用することができる。

次に図４７を参照すると、２つの絶縁されたゲートドライバ及び１つの絶縁された電圧検知機能を含む集積チップが示されている。この部分は、多くのコンポーネントをスイッチング電源装置に集積し、１次側と２次側との間でこれらの機能の絶縁を提供する。信号Ａ＿ＩＮは、入力４７０２に提供され、出力ピン４７０６において信号Ａ＿ＤＲＶとして提供される。信号Ｂ＿ＩＮは、入力４７０４に提供され、出力ピン４７０８において信号Ｂ＿ＤＲＶとして提供される。この単一の集積チップは、入力ピン４７０２及び４７０４においてＰＷＭコントローラ信号を受信し、２次側のスイッチング電源装置に関連するパワートランジスタを駆動するための出力信号を提供する。これらの入力及び出力は、本明細書で上述したシステムに従って互いに電圧絶縁されている。加えて、出力電圧の検知は、Ｖ_ＯＵＴに接続される電圧入力ピン４７１０と、ＰＷＭコントローラに接続される電圧フィードバックピンＶ_ＦＢ４７１２との間で得ることができる。１次側と２次側との間の電圧検知機能の絶縁は、本明細書で上述したものと同じ方法で行われる。このように、図４７に関して説明した集積デバイス４７００は、スイッチング電源装置の１次側又は２次側のドライバの、ＰＷＭコントローラからの絶縁を提供し、２次側又は１次側からの電圧検知の、ＰＷＭコントローラからの絶縁を提供する。

本明細書で上述したようなＲＦアイソレータに伴う１つの問題は、データを送信するためのＲＦ搬送波の使用によって引き起こされる放射性放出(radiated emission)である。ＦＣＣは、デバイスからの放射性放出が３メートルの距離で、１メートル当たり５００μＶ未満でなければならないことを仕様に定めている。バランスドライバ回路を使用することによって、放出のレベルを低減することを助けることができる。しかしながら、シールドなしで、半波長ダイポールアンテナＰＣＢレイアウトを使用すると（最悪ケース）、ＲＦアイソレータからの放出は、１チャネルにつき１メートル当たり約５００μＶとなる。したがって、４チャネルＲＦアイソレータは、１メートル当たり２ｍＶほどの高さの放出を有する可能性があり、これは、最悪ケースのシナリオでＦＣＣの仕様に違反する。この状況は、図４８ａ及び図４８ｂに示されている。図４８ａ及び図４８ｂでは、２．１ＧＨｚの単一のＲＦ周波数が、ＲＦアイソレータを介してデータを送信するのに使用されている。この単一の周波数の使用によって、２．１ＧＨｚの放出のピークが、ＲＦアイソレータのスペクトル放出に現れる。

放射性放出をできる限り大幅に抑えるための１つの方法は、経時的に周波数を変化させるＲＦ搬送波を使用することである。したがって、ＲＦ搬送波信号を生成するのに使用される回路部は、２．１ＧＨｚの単一の搬送波を使用して送信するのではなく、発振器が、たとえば、２．１ＧＨｚと２．２ＧＨｚとの間で絶えず掃引するように変更される。これは、図４９ａ及び図４９ｂに、より十分に示されている。図４９ａは、ＲＦ搬送波信号が、２．１ＧＨｚと２．２ＧＨｚとの間を１６段階でどのように掃引するかを示している。したがって、どの特定の時刻においても、単一の周波数のみがＲＦ搬送波として利用されるのではなく、１６個の周波数のいずれかを、ＲＦ絶縁リンクを介してデータを送信するために提供することができる。このように、放射スペクトルが、図４８ｂに示すように、２．１ＧＨｚで単一のスパイクを有するのではなく、図４９ｂに示すような放射スペクトルが提供される。図４９ｂでは、１６個の別々のピークが、２．１ＧＨｚと２．２ＧＨｚとの間に設けられている。どの１つの周波数の平均ピークも、単一のＲＦ周波数のみが使用される放射スペクトルの平均ピークよりもかなり小さくなる。

アナログ掃引又はデジタル掃引のいずれかを使用することができる。この好ましい実施の形態は、デジタル掃引の実装のほうが簡単であるので、デジタル掃引を使用する。２．１ＧＨｚと２．２ＧＨｚとの間で１６段階を使用することによって、アイソレータの放出レベルは、１６のレベル分低減される。ＦＣＣは、１ＭＨｚ帯域に着目するので、２．１ＧＨｚの周波数から２．２ＧＨｚの周波数への段階は、これよりも大きく設定すべきである。本開示は、２．１ＧＨｚと２．２ＧＨｚとの間で掃引を行うことを説明してきたが、もちろん、掃引は任意の２つの周波数の間で行えることが理解されるはずである。段階の個数も、アイソレータからの放出低減をさらに与えるためにより多く設定することができる。

次に図５０を参照すると、２．１ＧＨｚと２．２ＧＨｚとの間の階段状のＲＦ搬送波信号を提供するための回路のブロック図が示されている。低速リング発振器５００２は、ライン５００４を介してディバイダ（divider）回路５００６に提供される５０〜６０ＭＨｚ発振信号を生成する。ディバイダ回路５００６は、低速発振器５００２によって提供される５０〜６０ＭＨｚ信号を利用して、ＲＦ発振器回路５０１０を駆動するのに使用される４ビット制御コードを生成する。ディバイダ回路５００６によって生成された制御コードは、４線バス５００８を介してＲＦ発振器回路５０１０に提供される。ディバイダ回路５００６によって生成される制御コードは、５ビット以上を含むことができるが、４ビットのみが、４線バス５００８を介してＲＦアイソレータ５０２０に提供される。ＲＦアイソレータ回路は、４ビットコードを利用して、第１の周波数レベルと第２の周波数レベルとの間の掃引信号を生成し、出力５０１２から出力掃引信号を提供する。１６個の４ビットコードのそれぞれによって、第１の周波数レベル及び第２の周波数レベルを含んだ第１の周波数レベルと第２の周波数レベルとの間の異なる周波数の生成が引き起こされる。図５０の回路を使用すると、ＲＦ搬送波周波数は、４００〜５００ＫＨｚの速度で、２〜４ＭＨｚ離れた１６個の周波数にわたって変化し、５０〜６３ＫＨｚの速度で繰り返す。

図５０の回路は、自励低速（６０〜７０ＭＨｚ）リング発振器(ring oscillator)５００２を使用して、ＲＦ搬送波を供給する。これは、約５０μアンペアの非常に低い電流を使用する。低速リング発振器５００２は、図５２に示されている。このリング発振器５００２は、互いに直列接続される複数のインバータ５２０２から成る。一連の５つのインバータ５２０２は、互いに相互接続されて、ノード５２０４からインバータ５２０２ａの入力へ接続されるフィードバックループを有する。インバータ５２０６は、その入力がノード５２０４に接続され、その出力がインバータ５２０８に接続されている。インバータ５２０８の出力は、リング発振器５００２の出力を含む。リング発振器５００２の出力は、ディバイダ回路５００６に提供される。低速発振器５００２のＶｄｄは、大きなＰＴＡＴ成分を有する基準電圧から得られる。これによって、発振周波数は、プロセス及び温度にわたってかなり安定して維持される。

次に図５１を参照すると、ＲＦ発振器回路５０１０がより十分に示されている。ＲＦ発振器回路５０１０の入力は、図５０のディバイド回路５００６から４ビットコードを受信するように接続されている。４ビットコードは、第１のグループのトランジスタ５１０２及び第２のグループのトランジスタ５１０３のゲートに提供されて、それらのトランジスタをオン及びオフにする。グループ５１０２の４つのトランジスタのそれぞれは、そのソース／ドレイン経路がコンデンサ５１０４と接地との間に接続されている。コンデンサ５１０４のそれぞれは、他方の端部において、ノード５１０６に接続されている。トランジスタ５１０３のそれぞれは、そのソース／ドレイン経路がコンデンサ５１０８と接地との間に接続されている。コンデンサ５１０８のそれぞれの他方の側は、ノード５１１０に接続されている。追加のコンデンサ５１１２が、ノード５１０６と接地との間に接続されている。コンデンサ５１１４も、ノード５１１０と接地との間に接続されている。

ノード５１０６と５１１０との間には、インダクタ５１１６が接続されている。トランジスタ５１１８は、ノード５１１０においてインダクタ５１１６に接続され、そのソース／ドレイン経路がノード５１１０と接地との間に接続されている。トランジスタ５１１８のゲートは、ノード５１０６において、インダクタ５１１６の反対側の端部に接続されている。別のトランジスタ５１２０は、ノード５１０６においてインダクタ５１１６に接続されている。トランジスタ５１２０は、そのソース／ドレイン経路がノード５１０６と接地との間に接続されている。トランジスタ５１２０のゲートは、ノード５１１０において、インダクタ５１１６の反対側の端部に接続されている。別のトランジスタ５１２２は、そのソース／ドレイン経路がＶｄｄとノード５１０６との間に接続されている。トランジスタ５１２２のゲートは、ノード５１２０に接続されている。最後のトランジスタ５１２４は、そのソース／ドレイン経路がＶｄｄとノード５１１０との間に接続されている。トランジスタ５１２４のゲートは、ノード５１０６に接続されている。インバータ５１２６は、ノード５１０６とＲＦ発振器５０１０の出力ノード５０１２との間に接続されている。第１のグループのトランジスタ５１０２及び第２のグループのトランジスタ５１０３に印加された制御コードに応じて、ＲＦ発振器５０１０は、回路内で使用されるインダクタの値及びコンデンサの値に基づく第１の選択された周波数と第２の選択された周波数との間で、階段状のＲＦ搬送波信号をその出力５０１２に生成する。

次に図５３を参照すると、ＲＦ搬送波生成回路部の代替的な一実施の形態が示されている。この実施の形態では、ＲＦ発振器５０１０は、その出力がディバイダ回路５３０２の入力に接続されている。ディバイダ回路５３０２は、４ビットバス５３０４を介してＲＦ発振器に戻して提供される４ビットコードを生成する。図５３で説明する回路は、その回路が同期しているという利点を有する。ＲＦ周波数の変化の速度は、ＲＦ搬送波にロックされる。一方、この回路は、約１ミリアンペアのＶｄｄ電流を必要とする２ＧＨｚディバイダ回路を含む。

この回路の概略図が図５４に示されている。図５４の概略図は、図５１に関して説明したものと類似しており、同様のコンポーネントには同様の方法で番号が付けられている。４ビットコードは、第１のグループのトランジスタ５１０２及び第２のグループのトランジスタ５１０３のゲートに提供されて、それらのトランジスタをオン及びオフにする。グループ５１０２の４つのトランジスタのそれぞれは、そのソース／ドレイン経路がコンデンサ５１０４と接地との間に接続されている。コンデンサ５１０４のそれぞれは、他方の端部において、ノード５１０６に接続されている。トランジスタ５１０３のそれぞれは、そのソース／ドレイン経路がコンデンサ５１０８と接地との間に接続されている。コンデンサ５１０８のそれぞれの他方の側は、ノード５１１０に接続されている。追加のコンデンサ５１１２が、ノード５１０６と接地との間に接続されている。コンデンサ５１１４も、ノード５１１０と接地との間に接続されている。

ノード５１０６と５１１０との間には、インダクタ５１１６が接続されている。トランジスタ５１１８は、ノード５１１０においてインダクタ５１１６に接続され、そのソース／ドレイン経路がノード５１１０と接地との間に接続されている。トランジスタ５１１８のゲートは、ノード５１０６において、インダクタ５１１６の反対側の端部に接続されている。別のトランジスタ５１２０は、ノード５１０６においてインダクタ５１１６に接続されている。トランジスタ５１２０は、そのソース／ドレイン経路がノード５１０６と接地との間に接続されている。トランジスタ５１２０のゲートは、ノード５１１０において、インダクタ５１１６の反対側の端部に接続されている。別のトランジスタ５１２２は、そのソース／ドレイン経路がＶｄｄとノード５１０６との間に接続されている。トランジスタ５１２２のゲートは、ノード５１２０に接続されている。最後のトランジスタ５１２４は、そのソース／ドレイン経路がＶｄｄとノード５１１０との間に接続されている。トランジスタ５１２４のゲートは、ノード５１０６に接続されている。インバータ５１２６は、ノード５１０６とＲＦ発振器５０１０の出力ノード５０１２との間に接続されている。第１のグループのトランジスタ５１０２及び第２のグループのトランジスタ５１０３に印加された制御コードに応じて、ＲＦ発振器５０１０は、回路内で使用されるインダクタの値及びコンデンサの値に基づく第１の選択された周波数と第２の選択された周波数との間で、階段状のＲＦ搬送波信号をその出力５０１２に生成する。この回路は、追加のインバータ５４０２を含む。インバータ５４０２は、その入力がノード５１１０に接続されている。インバータ５４０２の出力は、ディバイダ回路５３０２に接続されている。ディバイダ回路５３０２は、トランジスタグループ５１０２及び５１０３のそれぞれに４ビット出力を提供する。

次に図５５を参照すると、本明細書で上述したようなＲＦ搬送波信号の階段状の周波数を使用するＲＦ絶縁リンクの結果のスペクトルのシミュレーションが示されている。この図から分かるように、各ピークについて約−２４ｄＢの平均電力を有する１６個の別々のピークがスペクトル内に生成されている。これは、１６個の別々の周波数にわたって放出を拡散できる様子を示し、単一のＲＦ搬送波信号が利用された時の単一の周波数に集中しないことを示している。

ＲＦ発振器の周波数変化を生成するための、図５０及び図５３で説明した回路は、アイソレータがスイッチング電源装置のスイッチ制御等のアナログ制御ループで使用される場合に、放出スペクトル内にトーン（tone）を引き起こすという副作用を有する。次に図５６を参照すると、乱数ジェネレータを使用して、ＲＦ周波数を提供するためのコードの生成を制御するための一実施の形態が示されている。５０〜６０ＭＨｚリング発振器５６０２は、６４分周回路５６０４に発振信号を提供する。この分周器回路５６０４の出力は、１０ビット線形シフトレジスタ５６０６へのクロック入力として提供される。線形シフトレジスタ回路５６０６は、レジスタがオールゼロの状態で動かなくなるのを防止する既知のＤｅｂｒｕｉｊｎカウンタ回路を備えることができる。１０ビットシフトレジスタ５６０６の出力は、ＮＯＲゲート５６０８に入力として提供される。１０ビットシフトレジスタ５６０６から出力されたｂ_０ビット及びｂ_９ビットは、排他的ＯＲゲート５６１０に入力として提供される。排他的ＯＲゲート５６１０の出力及びＮＯＲゲート５６０８の出力は、排他的ＯＲゲート５６１２に入力として提供される。排他的ＯＲゲート５６１２の出力は、１０ビットシフトレジスタ５６０６にデータ入力として提供される。図５１に関して説明したＲＦ発振器回路は、その入力が１０ビットシフトレジスタ５６０６のｂ_０出力、ｂ_１出力、ｂ_２出力、及びｂ_３出力に接続されている。ＲＦ発振器回路は、この４ビットコード入力に応じて階段状のＲＦ搬送波信号を生成し、出力５６１６に出力ＲＦ搬送波信号を生成する。

好ましい実施の形態を詳細に説明してきたが、添付の特許請求の範囲によって画定されるこの発明の範囲から逸脱することなく、さまざまな変更、置換、及び改変を実施の形態に行えることが理解されるはずである。

従来技術の磁気パルスカプラアイソレータのブロック図である。 図１の従来技術の磁気パルストランスの入力信号及び出力信号を示す図である。 従来技術の磁気抵抗カプラを示す図である。 従来技術の静電カプラを示す図である。 絶縁回路部を含むスイッチング電源装置を示す図である。 本開示のＲＦ絶縁リンクを示す図である。 周波数変調を使用するＲＦ絶縁リンクを提供するための回路の概略ブロック図である。 振幅変調を使用するＲＦ絶縁リンクを提供するための回路部の概略図である。 図７のＲＦ絶縁リンクの送信側に存在する波形を示す図である。 図７のＲＦ絶縁リンクの受信側に存在する波形を示す図である。 ＲＦ絶縁リンクの周波数応答を示す図である。 ＲＦ絶縁リンク内に含まれるトランスのうちの１つのトランスのモデルを示す図である。 ＲＦ絶縁リンクの１つのトランスの周波数応答を示す図である。 ＲＦ絶縁リンク内に含まれる各トランスの両端の電圧及びＲＦ絶縁リンク全体の両端の電圧を示す図である。 複数の絶縁リンクチャネルを提供するための、ＲＦ絶縁リンクの一方の側のチップ内に含まれる回路部を示すブロック図である。 発振器回路の概略図である。 図１７ａの論理回路のブロック図である。 ４つの絶縁されたデジタルデータリンクを提供するための４つの別々のチャネルを含む単一のパッケージ内の一対のチップを示す図である。 チップパッケージ内のＲＦ絶縁リンクを示す図である。 ２つのダイを含む単一のパッケージにおける集積されたＲＦ絶縁リンクを示す図である。 デジタル入力及びデジタル出力を有する単一のパッケージにおける集積されたＲＦ絶縁リンクを示す図である。 デジタル入力／出力及びアナログ入力／出力を含む単一のパッケージにおける集積されたＲＦ絶縁リンクを示す図である。 アナログ入力／出力及びアナログ入力／出力を含む単一のパッケージにおける集積されたＲＦ絶縁リンクを示す図である。 マイクロコントローラで集積されたＲＦ絶縁リンクを示す図である。 アナログ入力及びアナログ出力の双方を提供する第２のチップに相互接続されるマイクロコントローラで集積されたＲＦ絶縁リンクを示す図である。 ＲＦ絶縁リンクのトランスの第１のコイルを示す図である。 ＲＦ絶縁リンクのトランスの第２のコイルを示す図である。 図２１ａ及び図２１ｂで説明するトランスの重ね合わせ図である。 ＲＦ絶縁リンクのトランスを形成するコイルの側面図である。 トランス内の絶縁破壊電圧を増加させるための金属層間のオフセットを示す図である。 コイルの構成の断面斜視図である。 トランスコイル及び回路部が、ＲＦ絶縁回路を利用してチップ上に実装される別々のエリアを示す図である。 シングルチップ上に集積されたＲＦ絶縁リンクの構造を示す図である。 より高い周波数でダイポールアンテナとして動作できる２つのプリント回路基板を有するアイソレータチップを示す図である。 より高い周波数における巻き線間の寄生容量を示す図である。 ＲＦ信号が同相モード信号としてトランスをどのように通過できるかを示す図である。 差動出力を含むＲＦアイソレータの概略図である。 図２８のＲＦアイソレータのより詳細な概略図である。 センタータップを含むＲＦアイソレータのトランスコイルの図である。 最適化された受信機／送信機利得を維持するように電圧を変更できる方法を示す図である。 バンドギャップ基準電圧を生成するための従来技術の方法を示す概略図である。 本開示によるバンドギャップ基準電圧を生成するための方法の概略図である。 基準電圧を生成するための従来技術の方法を示す図である。 バンドギャップ基準電圧を生成するための変更された方法を示す図である。 ＰＷＭコントローラ及びパワートランジスタを含むスイッチング電源装置を示す図である。 スイッチング電源装置の１次側のＰＷＭコントローラを２次側のドライバから絶縁するための従来技術の方法を示す図である。 スイッチング電源装置の１次側のＰＷＭコントローラを２次側のドライバ回路から絶縁するための第２の従来技術の方法を示す図である。 スイッチング電源装置の１次側のＰＷＭコントローラを２次側のドライバから絶縁するための最後の従来技術の実施の形態を示す図である。 ＰＷＭコントローラをパワートランジスタ回路部から電圧絶縁するための絶縁されたゲートドライバのブロック図である。 絶縁されたゲートドライバの一般的な概略図である。 絶縁されたゲートドライバを実装するための２つの別々のダイを含む回路パッケージを示す図である。 絶縁されたゲートドライバを実装するための回路部の詳細な概略図である。 図４１のレベルシフタの概略図である。 電圧検知回路をＰＷＭコントローラから絶縁するための従来技術の方法を示す図である。 ２次側の出力電圧と１次側のＰＷＭコントローラとの間で電圧検知を絶縁するための方法の概略ブロック図である。 スイッチング電源装置の１次側及び２次側のＰＷＭコントローラからゲートドライバを電圧絶縁し、且つ、スイッチング電源装置の２次側の電圧検知機能を１次側のＰＷＭコントローラから電圧絶縁するための回路部を含む集積チップを示す図である。 ＲＦアイソレータと共に使用する単一のＲＦ周波数の使用を示す図である。 単一のＲＦ周波数を使用するＲＦアイソレータの放射性放出を示す図である。 第１の周波数と第２の周波数との間で段階的に進む階段状の周波数の使用を示す図である。 階段状の周波数のＲＦアイソレータの放射性放出を示す図である。 階段状のＲＦ搬送波信号を生成するための回路の第１の実施の形態のブロック図である。 図５０の回路で使用されるＲＦ発振器回路の概略図である。 図５０の低速発振器回路の概略図である。 階段状のＲＦ搬送波信号を生成するための回路の第２の実施の形態のブロック図である。 図５２の回路の概略図である。 図５０の回路のモデル化の結果を示す図である。 階段状のＲＦ搬送波信号を生成するのに使用されるランダムコードを作成するための代替的な一実施の形態を示す図である。

Claims (20)

1. 回路パッケージであって、
   機能回路部を含む第１のユニットと、
   機能回路部を含む第２のユニットと、
   前記第１のユニットと前記第２のユニットとを相互接続する少なくとも１つのＲＦ絶縁リンクであって、前記第１のユニットと前記第２のユニットとの間の電圧絶縁を提供し、さらに、ＲＦ搬送波信号を使用して、前記第１のユニットと前記第２のユニットとの間にデータを提供し、前記ＲＦ搬送波信号は、時間と共に変化する周波数を有する、ＲＦ絶縁リンクと
   を備える回路パッケージ。
2. 前記ＲＦ絶縁リンクは、
   前記第１のユニットにおける第１のトランスと、
   前記第２のユニットにおける第２のトランスと、
   前記ＲＦ搬送波を前記ＲＦ絶縁リンク上に送信するための、前記第１のトランスに関連する送信機と、
   前記ＲＦ絶縁リンク上の前記ＲＦ搬送波を受信するための、前記第２のトランスに関連する受信機と、
   時間と共に変化する周波数を有する前記ＲＦ搬送波信号を生成するための回路部と
   をさらに備える、請求項１に記載のシステム。
3. 前記ＲＦ搬送波信号を生成するための前記回路部は、
   低速リング発振器と、
   前記低速リング発振器に接続されて制御コードを生成する、ディバイダ回路と、
   前記ディバイダ回路からの前記制御コードに応じて、前記ＲＦ搬送波信号を生成するためのＬＣ発振器回路であって、前記制御コードは、複数の周波数のうちの１つの周波数の生成を引き起こす、ＬＣ発振器回路と
   をさらに備える、請求項２に記載のシステム。
4. 前記ＲＦ搬送波信号を生成するための前記回路部は、
   制御コードに応じて前記ＲＦ搬送波信号を生成するためのＬＣ発振器回路であって、前記制御コードは、複数の周波数のうちの１つの周波数の生成を引き起こす、ＬＣ発振器回路と、
   前記ＬＣ発振器回路とともにフィードバックループ内に接続されて、前記制御コードを生成するディバイダ回路と
   をさらに備える、請求項２に記載のシステム。
5. 前記ＲＦ搬送波信号を生成するための前記回路部は、
   低速リング発振器と、
   前記低速リング発振器からの入力に応じて制御コードをランダムに生成するための回路と、
   前記ランダムに生成された制御コードに応じて、前記ＲＦ搬送波信号を生成するためのＬＣ発振器回路であって、前記ランダムに生成された制御コードは、複数の周波数のうちの１つの周波数の生成を引き起こす、ＬＣ発振器回路と
   をさらに備える、請求項２に記載のシステム。
6. 前記回路は、
   クロック信号を提供するための分周器回路と、
   前記クロック信号及びデータ信号に応じて複数の出力ビットを提供するためのシフトレジスタと、
   前記複数の出力ビットの第１の部分に応じて前記データ信号を生成するための論理回路部と
   をさらに備え、
   前記ランダムに生成された制御コードは、前記複数の出力ビットの第２の部分を含む、請求項５に記載のシステム。
7. 前記シフトレジスタは、ｄｅ Ｂｒｕｉｊｎカウンタをさらに備える、請求項６に記載のシステム。
8. 前記ユニットはチップを備える、請求項１に記載のシステム。
9. 前記ユニットはチップ上のダイを備える、請求項１に記載のシステム。
10. 回路パッケージであって、
    機能回路部を含む第１のユニットと、
    機能回路部を含む第２のユニットと、
    前記第１のユニットにおける第１のトランスと、
    前記第２のユニットにおける第２のトランスと、
    前記第１のユニットと前記第２のユニットとの間で、ＲＦ絶縁リンク上に階段状のＲＦ搬送波信号を送信するための、前記第１のトランスに関連する送信機と、
    前記ＲＦ絶縁リンクを介して前記階段状のＲＦ搬送波信号を受信するための、前記第２のトランスに関連する受信機と、
    前記階段状のＲＦ搬送波信号を生成するための、前記第１のユニットに関連する回路部であって、前記階段状のＲＦ搬送波信号は、第１の周波数と第２の周波数との間で掃引される、前記回路部と
    を備える回路パッケージ。
11. 前記階段状のＲＦ搬送波信号を生成するための前記回路部は、
    低速リング発振器と、
    前記低速リング発振器に接続されて制御コードを生成する、ディバイダ回路と、
    前記ディバイダ回路からの前記制御コードに応じて、前記階段状のＲＦ搬送波信号を生成するためのＬＣ発振器回路であって、前記制御コードは、前記第１の周波数から前記第２の周波数までの複数の周波数のうちの１つの周波数の生成を引き起こす、前記ＬＣ発振器回路と
    をさらに備える、請求項１０に記載のシステム。
12. 前記階段状のＲＦ搬送波信号を生成するための前記回路部は、
    低速リング発振器と、
    前記低速リング発振器からの入力に応じて制御コードをランダムに生成するための回路と、
    前記ランダムに生成された制御コードに応じて、前記階段状のＲＦ搬送波信号を生成するためのＬＣ発振器回路であって、前記ランダムに生成された制御コードは、前記第１の周波数から前記第２の周波数までの複数の周波数のうちの１つの周波数の生成を引き起こす、前記ＬＣ発振器回路と
    をさらに備える、請求項１０に記載のシステム。
13. 前記回路は、
    クロック信号を提供するための分周器回路と、
    前記クロック信号及びデータ信号に応じて複数の出力ビットを提供するためのシフトレジスタと、
    前記複数の出力ビットの第１の部分に応じて前記データ信号を生成するための論理回路部と
    をさらに備え、
    前記ランダムに生成された制御コードは、前記複数の出力ビットの第２の部分を含む、請求項１２に記載のシステム。
14. 前記シフトレジスタは、ｄｅ Ｂｒｕｉｊｎカウンタをさらに備える、請求項１３に記載のシステム。
15. 前記ユニットはチップを備える、請求項１０に記載のシステム。
16. 前記ユニットはチップ上のダイを備える、請求項１０に記載のシステム。
17. 回路パッケージであって、
    機能回路部を含む第１のユニットと、
    機能回路部を含む第２のユニットと、
    前記第１のユニットにおける第１のトランスと、
    前記第２のユニットにおける第２のトランスと、
    前記第１のユニットと前記第２のユニットとの間で、絶縁リンク上に階段状のＲＦ搬送波を送信するための、前記第１のトランスに関連する送信機と、
    前記絶縁リンクを介して前記階段状のＲＦ搬送波を受信するための、前記第２のトランスに関連する受信機と、
    低速リング発振器と、
    クロック信号を提供するための分周器回路と、
    前記クロック信号及びデータ信号に応じて複数の出力ビットを提供するためのシフトレジスタであって、前記複数の出力ビットのうちの第１の部分は、ランダムに生成された制御コードを含む、シフトレジスタと、
    前記複数の出力ビットの第２の部分に応じて前記データ信号を生成するための論理回路部と、
    前記ランダムに生成された制御コードに応じて、前記階段状のＲＦ搬送波信号を生成するためのＲＣ発振器回路であって、前記階段状のＲＦ搬送波信号は、第１の周波数と第２の周波数との間で掃引され、前記ランダムに生成された制御コードは、前記第１の周波数から前記第２の周波数までの複数の周波数のうちの１つの周波数の生成を引き起こす、ＲＣ発振器回路と
    を備える回路パッケージ。
18. 前記制御コードは、４ビット制御コードを含む、請求項１９に記載のシステム。
19. 前記ユニットはチップを備える、請求項１９に記載のシステム。
20. 前記ユニットはチップ上のダイを備える、請求項１９に記載のシステム。

Images