JP2020010085A - 信号伝達装置 - Google Patents

Abstract

【課題】多発送受信方式での信号遅延を低減する。【解決手段】信号伝達装置１００は、入力信号Ｓｉの論理レベルに応じて送信パルス信号Ｓ１１及びＳ１２の一方に複数発のパルスを生成するパルス生成回路１１０と、入出力間を絶縁しつつ送信パルス信号Ｓ１１及びＳ１２をそれぞれ受信パルス信号Ｓ２１及びＳ２２として伝達する絶縁回路１２０と、受信パルス信号Ｓ２１及びＳ２２に重畳する同相ノイズをマスクしてクロック信号ＣＬＫＨ及びＣＬＫＬを生成するノイズキャンセル回路１５０と、クロック信号ＣＬＫＨ及びＣＬＫＬそれぞれのパルス数をカウントして受信パルス信号Ｓ３０の論理レベルを切り替えるパルス受信回路１３０と、を有する。パルス受信回路１３０は、クロック信号ＣＬＫＨに応じてクロック信号ＣＬＫＬのパルス数をリセットし、クロック信号ＣＬＫＬに応じてクロック信号ＣＬＫＨのパルス数をリセットする。【選択図】図６

Description

本明細書中に開示されている発明は、信号伝達装置に関する。

従来、入出力間を電気的に絶縁しつつパルス信号を伝達する信号伝達装置は、様々なアプリケーション（電源装置やモータ駆動装置など）に用いられている。

なお、上記に関連する従来技術の一例としては、特許文献１〜特許文献４を挙げることができる。

特開２０１４−００７５０２号公報 特開２０１８−０１４５４９号公報 特開２０１４−００３５１５号公報 特開２０１０−０１０７６２号公報

しかしながら、従来の信号伝達装置では、多発送受信方式での信号遅延について、更なる改善の余地があった。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、多発送受信方式での信号遅延を低減し得る信号伝達装置を提供することを目的とする。

そこで、本明細書中に開示されている信号伝達装置は、入力信号の論理レベルに応じて第１送信パルス信号及び第２送信パルス信号の一方に複数発のパルスを生成するパルス生成回路と、入出力間を絶縁しつつ前記第１送信パルス信号及び前記第２送信パルス信号をそれぞれ第１受信パルス信号及び第２受信パルス信号として伝達する絶縁回路と、前記第１受信パルス信号及び前記第２受信パルス信号に重畳する同相ノイズをマスクして第１クロック信号及び第２クロック信号を生成するノイズキャンセル回路と、前記第１クロック信号及び前記第２クロック信号それぞれのパルス数をカウントして受信パルス信号の論理レベルを切り替えるパルス受信回路を有し、前記パルス受信回路は、前記第１クロック信号に応じて前記第２クロック信号のパルス数をリセットし、前記第２クロック信号に応じて前記第１クロック信号のパルス数をリセットする構成（第１の構成）とされている。

なお、上記第１の構成から成る信号伝達装置において、前記パルス受信回路は、セット信号とリセット信号の入力を受け付けて前記受信パルス信号を出力するＲＳフリップフロップと；前記第１クロック信号のパルス数をカウントし、そのカウント値が所定値に達したときに前記セット信号を出力する一方、前記第２クロック信号にパルスが生成されたときにカウント値が初期値に戻される第１カウンタと；前記第２クロック信号のパルス数をカウントし、そのカウント値が所定値に達したときに前記リセット信号を出力する一方、前記第１クロック信号にパルスが生成されたときにカウント値が初期値に戻される第２カウンタと；を含む構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成る信号伝達装置において、前記ノイズキャンセル回路は、前記第１受信パルス信号に応じて第１受信信号を生成する第１受信信号生成部と、前記第２受信パルス信号に応じて第２受信信号を生成する第２受信信号生成部と、前記第２受信パルス信号に応じて第１マスク信号を生成する第１マスク信号生成部と、前記第１受信パルス信号に応じて第２マスク信号を生成する第２マスク信号生成部と、前記第１受信信号と前記第１マスク信号とを論理演算して前記第１クロック信号を生成する第１論理ゲートと、前記第２受信信号と前記第２マスク信号とを論理演算して前記第２クロック信号を生成する第２論理ゲートと、を含む構成（第３の構成）にするとよい。

また、第３の構成から成る信号伝達装置において、前記第１受信信号生成部は、前記第１受信パルス信号にパルスが生成されたときに第１パルス幅を持つ前記第１受信信号を生成し、前記第２受信信号生成部は、前記第２受信パルス信号にパルスが生成されたときに前記第１パルス幅を持つ前記第２受信信号を生成し、前記第１マスク信号生成部は、前記第２受信パルス信号にパルスが生成されたときに前記第１パルス幅よりも大きい第２パルス幅を持つ前記第１マスク信号を生成し、前記第２マスク信号生成部は、前記第１受信パルス信号にパルスが生成されたときに前記第２パルス幅を持つ前記第２マスク信号を生成する構成（第４の構成）にするとよい。

また、本明細書中に開示されている信号伝達装置は、前記受信パルス信号に応じた出力信号を生成する出力駆動回路をさらに有する構成（第５の構成）にするとよい。

本明細書中に開示されている信号伝達装置であれば、多発送受信方式での信号遅延を低減することが可能となる。

信号伝達装置の第１実施形態を示す図 信号伝達装置の第２実施形態を示す図 ノイズキャンセル回路の基本動作を示すタイミングチャート 第２実施形態のパルス受信動作（ノイズなし）を示すタイミングチャート 第２実施形態のパルス受信動作（ノイズあり）を示すタイミングチャート 信号伝達装置の第３実施形態を示す図 第３実施形態のパルス受信動作（ノイズあり）を示すタイミングチャート

＜信号伝達装置（第１実施形態）＞
図１は、信号伝達装置の第１実施形態を示す図である。本実施形態の信号伝達装置１００は、パルス生成回路１１０と、絶縁回路１２０と、パルス受信回路１３０と、出力駆動回路１４０と、を含む。

パルス生成回路１１０は、入力信号Ｓｉに応じた送信パルス信号Ｓ１１及びＳ１２を生成する。より具体的に述べると、パルス生成回路１１０は、入力信号Ｓｉがハイレベルである旨を通知するときには、送信パルス信号Ｓ１１のパルス駆動（単発または複数発の送信パルス出力）を行い、入力信号Ｓｉがローレベルである旨を通知するときには、送信パルス信号Ｓ１２のパルス駆動を行う。すなわち、パルス生成回路１１０は、入力信号Ｓｉの論理レベルに応じて、送信パルス信号Ｓ１１及びＳ１２の一方をパルス駆動する。

絶縁回路１２０は、トランスなどの絶縁素子１２１及び１２２を用いて入出力間を絶縁しつつ、送信パルス信号Ｓ１１及びＳ１２をそれぞれ受信パルス信号Ｓ２１及びＳ２２としてパルス受信回路１３０に伝達する。

パルス受信回路１３０は、受信パルス信号Ｓ２１及びＳ２２に応じた受信パルス信号Ｓ３０を生成する。より具体的に述べると、パルス受信回路１３０は、受信パルス信号Ｓ２１のパルス駆動を受けて受信パルス信号Ｓ３０をハイレベルに立ち上げる一方、受信パルス信号Ｓ２２のパルス駆動を受けて受信パルス信号Ｓ３０をローレベルに立ち下げる。すなわち、パルス受信回路１３０は、入力信号Ｓｉの論理レベルに応じて受信パルス信号Ｓ３０の論理レベルを切り替える。

出力駆動回路１４０は、パルス受信回路１３０から入力される受信パルス信号Ｓ３０に応じて出力信号Ｓｏを生成する。より具体的に述べると、出力駆動回路１４０は、受信パルス信号Ｓ３０がハイレベルであるときに出力信号Ｓｏをハイレベルとし、受信パルス信号Ｓ３０がローレベルであるとき出力信号Ｓｏをローレベルとする。

＜信号伝達装置（第２実施形態）＞
図２は、信号伝達装置１００の第２実施形態を示す図である。本実施形態の信号伝達装置１００は、先出の第１実施形態（図１）をベースとしつつ、多発送受信方式の信号伝達を実現するための手段として、パルス生成回路１１０、絶縁回路１２０、及び、パルス受信回路１３０それぞれの回路構成が具体化されている。

また、本実施形態の信号伝達装置１００には、絶縁回路１２０とパルス受信回路１３０との間にノイズキャンセル回路１５０が設けられている。なお、本図では、出力駆動回路１４０の描写を割愛したが、これを含むか否かについては任意である。以下では、それぞれの回路ブロックについて詳述する。

パルス生成回路１１０は、シュミットトリガ１１６と、入力ノイズマスク部１１７と、発振器１１８と、ドライバ１１９Ｈ及び１１９Ｌと、を含み、入力信号Ｓｉの論理レベルに応じて送信パルス信号Ｓ１１及びＳ１２の一方に複数発のパルスを生成する。

シュミットトリガ１１６は、入力信号Ｓｉに応じてその出力レベルが所定のヒステリシスを持って変動するバッファないしはインバータである。

入力ノイズマスク部１１７は、シュミットトリガ１１６を介して伝達される入力信号Ｓｉのノイズ成分をマスクする。なお、入力ノイズマスク部１１７としては、例えば、ローパスフィルタなどを好適に用いることができる。

発振器１１８は、入力ノイズマスク部１１７を介して伝達される入力信号Ｓｉの論理レベルに応じて、ドライバ１１９Ｈ及び１１９Ｌの一方に所定周波数の駆動パルス信号を出力する。より具体的に述べると、発振器１１８は、入力信号Ｓｉのハイレベル期間において、ドライバ１１９Ｈに所定周波数の駆動パルス信号を出力する一方、入力信号Ｓｉのローレベル期間において、ドライバ１１９Ｌに所定周波数の駆動パルス信号を出力する。

ドライバ１１９Ｈは、発振器１１８からの駆動パルス信号に応じて送信パルス信号Ｓ１１（＝出力パルス信号ＯＵＴＨ）のパルス駆動を行う。すなわち、入力信号Ｓｉがハイレベルであるときには、送信パルス信号Ｓ１１に複数発のパルスが周期的に生成される。

ドライバ１１９Ｌは、発振器１１８からの駆動パルス信号に応じて送信パルス信号Ｓ１２（＝出力パルス信号ＯＵＴＬ）のパルス駆動を行う。すなわち、入力信号Ｓｉがローレベルであるときには、送信パルス信号Ｓ１２に複数発のパルスが周期的に生成される。

絶縁回路１２０は、トランスなどの絶縁素子１２１及び１２２を用いて入出力間を絶縁しつつ、送信パルス信号Ｓ１１及びＳ１２をそれぞれ受信パルス信号Ｓ２１及びＳ２２としてノイズキャンセル回路１５０に伝達する。

ノイズキャンセル回路１５０は、絶縁素子１２１及び１２２から並列入力される受信パルス信号Ｓ２１及びＳ２２をそれぞれ入力信号ＩＮＨ及びＩＮＬとしており、それぞれに重畳する瞬時過渡同相ノイズ（いわゆるＣＭＴＩ［common mode transient immunity］ノイズであり、以下では単に同相ノイズと略称する）をマスクしたクロック信号ＣＬＫＨ及びＣＬＫＬ（＝ノイズキャンセル済みの受信パルス信号に相当）を生成してパルス受信回路１３０に出力する。なお、ノイズキャンセル回路１５０は、その構成要素として、受信信号生成部１５１及び１５２と、マスク信号生成部１５３及び１５４と、ＮＯＲゲート１５５及び１５６と、を含む。

受信信号生成部１５１は、入力信号ＩＮＨに応じて受信信号ＲＣＶＨを生成する。具体的に述べると、受信信号生成部１５１は、入力信号ＩＮＨがハイレベルに立ち上がったときに、所定のパルス幅Ｗ１を持つ受信信号ＲＣＶＨを生成する。なお、本実施形態において、受信信号ＲＣＶＨは、入力信号ＩＮＨの論理反転信号とされている。

受信信号生成部１５２は、入力信号ＩＮＬに応じて受信信号ＲＣＶＬを生成する。具体的に述べると、受信信号生成部１５２は、入力信号ＩＮＬがハイレベルに立ち上がったときに、所定のパルス幅Ｗ１を持つ受信信号ＲＣＶＬを生成する。なお、本実施形態において、受信信号ＲＣＶＬは、入力信号ＩＮＬの論理反転信号とされている。

上記した受信信号生成部１５１及び１５２での波形整形処理により、入力信号ＩＮＨ及びＩＮＬのパルス幅が非常に狭くても、パルス受信回路１３０でのパルス受信処理（＝カウンタ１３２及び１３３でのパルスカウント、延いては、ＲＳフリップフロップ１３１のセット／リセット）を確実に行うことが可能となる。

マスク信号生成部１５３は、入力信号ＩＮＬに応じてマスク信号ＭＳＫＨを生成する。具体的に述べると、マスク信号生成部１５３は、入力信号ＩＮＬがハイレベルに立ち上がったときに、パルス幅Ｗ１よりも大きいパルス幅Ｗ２を持つマスク信号ＭＳＫＨを生成する。

マスク信号生成部１５４は、入力信号ＩＮＨに応じてマスク信号ＭＳＫＬを生成する。具体的に述べると、マスク信号生成部１５４は、入力信号ＩＮＨがハイレベルに立ち上がったときに、パルス幅Ｗ１よりも大きいパルス幅Ｗ２を持つマスク信号ＭＳＫＬを生成する。

ＮＯＲゲート１５５は、受信信号ＲＣＶＨとマスク信号ＭＳＫＨとの否定論理和演算を行うことによりクロック信号ＣＬＫＨを生成する。従って、マスク信号ＭＳＫＨがローレベルであるときには、受信信号ＲＣＶＨの論理反転信号がクロック信号ＣＬＫＨとして出力される。一方、マスク信号ＭＳＫＨがハイレベルであるときには、受信信号ＲＣＶＨの論理レベルに依ることなくクロック信号ＣＬＫＨがローレベルに固定される。

ＮＯＲゲート１５６は、受信信号ＲＣＶＬとマスク信号ＭＳＫＬとの否定論理和演算を行うことによりクロック信号ＣＬＫＬを生成する。従って、マスク信号ＭＳＫＬがローレベルであるときには、受信信号ＲＣＶＬの論理反転信号がクロック信号ＣＬＫＬとして出力される。一方、マスク信号ＭＳＫＬがハイレベルであるときには、受信信号ＲＣＶＬの論理レベルに依ることなくクロック信号ＣＬＫＬがローレベルに固定される。

図３は、ノイズキャンセル回路１５０の基本動作を示すタイミングチャートであり、上から順に、入力信号ＩＮＨ及びＩＮＬ（＝受信パルス信号Ｓ２１及びＳ２２）、受信信号ＲＣＶＨ及びＲＣＶＬ、マスク信号ＭＳＫＨ及びＭＳＫＬ、並びに、クロック信号ＣＬＫＨ及びＣＬＫＬ（＝ノイズキャンセル済みの受信パルス信号）が描写されている。

時刻ｔ３１において、入力信号ＩＮＨに正規パルス（＝絶縁素子１２１から入力される正当なパルス）が立ち上がると、パルス幅Ｗ１を持つ受信信号ＲＣＶＨ（時刻ｔ３２〜ｔ３３）と、パルス幅Ｗ２を持つマスク信号ＭＳＫＬ（時刻ｔ３１〜ｔ３４）がそれぞれ生成される。一方、時刻ｔ３１では、入力信号ＩＮＬにパルスが立ち上がっていないので、受信信号ＲＣＶＬとマスク信号ＭＳＫＨは、それぞれ、定常時の論理レベルに維持されたままとなる。

先にも述べたように、マスク信号ＭＳＫＨがローレベルであるときには、受信信号ＲＣＶＨの論理反転信号がクロック信号ＣＬＫＨとして出力される。また、マスク信号ＭＳＫＬがハイレベルであるときには、受信信号ＲＣＶＬの論理レベルに依ることなくクロック信号ＣＬＫＬがローレベルに固定される。なお、クロック信号ＣＬＫＬは、元々ローレベルに維持されているべきなので、何ら不整合は生じない。

また、時刻ｔ３５において、入力信号ＩＮＬに正規パルス（＝絶縁素子１２２から入力される正当なパルス）が立ち上がると、パルス幅Ｗ１を持つ受信信号ＲＣＶＬ（時刻ｔ３６〜ｔ３７）と、パルス幅Ｗ２を持つマスク信号ＭＳＫＨ（時刻ｔ３５〜ｔ３８）がそれぞれ生成される。一方、時刻ｔ３５では、入力信号ＩＮＨにパルスが立ち上がっていないので、受信信号ＲＣＶＨとマスク信号ＭＳＫＬは、それぞれ、定常時の論理レベルに維持されたままとなる。

先にも述べたように、マスク信号ＭＳＫＬがローレベルであるときには、受信信号ＲＣＶＬの論理反転信号がクロック信号ＣＬＫＬとして出力される。また、マスク信号ＭＳＫＨがハイレベルであるときには、受信信号ＲＣＶＨの論理レベルに依ることなくクロック信号ＣＬＫＨがローレベルに固定される。なお、クロック信号ＣＬＫＨは、元々ローレベルに維持されているべきなので、何ら不整合は生じない。

続いて、入力信号ＩＮＨ及びＩＮＬの双方に同相ノイズが重畳した場合を考える。例えば、時刻ｔ３９において、入力信号ＩＮＨ及びＩＮＬの双方にノイズパルスが立ち上がった場合には、パルス幅Ｗ１を持つ受信信号ＲＣＶＨ及びＲＣＶＬ（時刻ｔ４０〜ｔ４１）と、パルス幅Ｗ２を持つマスク信号ＭＳＫＨ及びＭＳＫＬ（時刻ｔ３９〜ｔ４２）がそれぞれ生成される。

ここで、マスク信号ＭＳＫＨがハイレベルであるときには、受信信号ＲＣＶＨの論理レベルに依ることなく、クロック信号ＣＬＫＨがローレベルに固定される。同様に、マスク信号ＭＳＫＬがハイレベルであるときには、受信信号ＲＣＶＬの論理レベルに依ることなく、クロック信号ＣＬＫＬがローレベルに固定される。従って、入力信号ＩＮＨ及びＩＮＬの双方に重畳した同相ノイズを適切にキャンセルすることが可能となる。

なお、同相ノイズを確実にキャンセルするには、ノイズ重畳に起因する受信信号ＲＣＶＨ及びＲＣＶＬのパルス幅Ｗ１よりも、マスク信号ＭＳＫＨ及びＭＳＫＬのパルス幅Ｗ２の方が広く、かつ、パルス幅Ｗ２がパルス幅Ｗ１に対して完全にオーバーラップしていることが望ましい。

すなわち、本図で示したように、マスク信号ＭＳＫＨ及びＭＳＫＬがハイレベル（＝マスク時の論理レベル）に立ち上がってから、受信信号ＲＣＶＨ及びＲＣＶＬがローレベル（＝パルス生成時の論理レベル）に立ち下がり、かつ、受信信号ＲＣＶＨ及びＲＣＶＬがハイレベル（＝定常時の論理レベル）に立ち上がってから、マスク信号ＭＳＫＨ及びＭＳＫＬがローレベル（＝マスク解除時の論理レベル）に立ち下がるように、受信信号ＲＣＶＨ及びＲＣＶＬ、並びに、マスク信号ＭＳＫＨ及びＭＳＫＬを生成することが望ましい。

なお、送信側のパルス生成回路１１０には、送信パルス信号Ｓ１１及びＳ１２の一方をパルス駆動してから、少なくともマスクキャンセル回路１５０のマスク時間（＝マスク信号ＭＳＫＨ及びＭＳＫＬのパルス幅Ｗ２）が経過するまでの間、送信パルス信号Ｓ１１及びＳ１２の他方のパルス駆動を待機しなければならないという制約がある。

図２に戻り、信号伝達装置１００各部の説明を続ける。パルス受信回路１３０は、ＲＳフリップフロップ１３１と、カウンタ１３２及び１３３を含み、クロック信号ＣＬＫＨ及びＣＬＫＬそれぞれのパルス数をカウントして受信パルス信号Ｓ３０（延いては出力信号Ｓｏ）の論理レベルを切り替える。

ＲＳフリップフロップ１３１は、カウンタ１３２から入力されるセット信号Ｓと、カウンタ１３３から入力されるリセット信号Ｒの双方に基づいて、受信パルス信号Ｓ３０の論理レベルを決定する。具体的に述べると、ＲＳフリップフロップ１３１は、セット信号Ｓがハイレベルに立ち上がったときに、受信パルス信号Ｓ３０をハイレベルにセットし、リセット信号Ｒがハイレベルに立ち上がったときに、受信パルス信号Ｓ３０をローレベルにリセットする。

カウンタ１３２は、ＤフリップフロップＤＦＦ１及びＤＦＦ２とインバータＩＮＶ１を含み、クロック信号ＣＬＫＨのパルス数をカウントしてセット信号Ｓを生成する。

ＤフリップフロップＤＦＦ１及びＤＦＦ２それぞれのクロック端は、クロック信号ＣＬＫＨの印加端に接続されている。ＤフリップフロップＤＦＦ１のデータ端（Ｄ）は、ハイレベル信号の印加端（＝電源端）に接続されている。ＤフリップフロップＤＦＦ１の出力端（Ｑ）は、ＤフリップフロップＤＦＦ２のデータ端（Ｄ）に接続されている。ＤフリップフロップＤＦＦ２の出力端（Ｑ）は、セット信号Ｓの出力端として、ＲＳフリップフロップ１３１のセット端（Ｓ）に接続されている。

また、ＤフリップフロップＤＦＦ１及びＤＦＦ２それぞれのリセット端は、リセット信号ＲＳＴＨの印加端に接続されている。リセット信号ＲＳＴＨは、マスク信号ＭＳＫＨの論理反転信号であり、インバータＩＮＶ１により生成される。

上記構成から成るカウンタ１３２は、クロック信号ＣＬＫＨのパルス数が所定値（例えば２）に達したときにセット信号Ｓをハイレベルに立ち上げる。なお、上記の所定値は、Ｄフリップフロップの段数を変更することにより任意に設定することが可能である。

また、カウンタ１３２は、リセット信号ＲＳＴＨがローレベルに立ち下がったときにリセットされて、そのカウント値ＣＮＴＨが初期値（＝０）に戻される。なお、先にも述べたように、リセット信号ＲＳＴＨは、マスク信号ＭＳＫＨの論理反転信号であり、入力信号ＩＮＬに正当なパルスが生成されたときだけでなく、同相ノイズが重畳したときにもローレベルに立ち下がる。従って、カウンタ１３２は、入力信号Ｓｉのローレベル期間だけでなく、同相ノイズが重畳したときにもリセットされる。

カウンタ１３３は、ＤフリップフロップＤＦＦ３及びＤＦＦ４とインバータＩＮＶ２を含み、クロック信号ＣＬＫＬのパルス数をカウントしてリセット信号Ｒを生成する。

ＤフリップフロップＤＦＦ３及びＤＦＦ４それぞれのクロック端は、クロック信号ＣＬＫＬの印加端に接続されている。ＤフリップフロップＤＦＦ３のデータ端（Ｄ）は、ハイレベル信号の印加端（＝電源端）に接続されている。ＤフリップフロップＤＦＦ３の出力端（Ｑ）は、ＤフリップフロップＤＦＦ４のデータ端（Ｄ）に接続されている。ＤフリップフロップＤＦＦ４の出力端（Ｑ）は、リセット信号Ｒの出力端として、ＲＳフリップフロップ１３１のリセット端（Ｒ）に接続されている。

また、ＤフリップフロップＤＦＦ３及びＤＦＦ４それぞれのリセット端は、リセット信号ＲＳＴＬの印加端に接続されている。リセット信号ＲＳＴＬは、マスク信号ＭＳＫＬの論理反転信号であり、インバータＩＮＶ２により生成される。

上記構成から成るカウンタ１３３は、クロック信号ＣＬＫＬのパルス数が所定値（例えば２）に達したときに、リセット信号Ｒをハイレベルに立ち上げる。なお、上記の所定値は、Ｄフリップフロップの段数を変更することにより任意に設定することが可能である。

また、カウンタ１３３は、リセット信号ＲＳＴＬがローレベルに立ち下がったときにリセットされて、そのカウント値ＣＮＴＬが初期値（＝０）に戻される。なお、先にも述べたように、リセット信号ＲＳＴＬは、マスク信号ＭＳＫＬの論理反転信号であり、入力信号ＩＮＨに正当なパルスが生成されたときだけでなく、同相ノイズが重畳したときにもローレベルに立ち下がる。従って、カウンタ１３３は、入力信号Ｓｉのハイレベル期間だけでなく、同相ノイズが重畳したときにもリセットされる。

図４は、第２実施形態の信号伝達装置１００（特にパルス受信回路１３０）におけるパルス受信動作（ノイズなし）を示したタイミングチャートであり、上から順に、入力信号Ｓｉ、入力信号ＩＮＨ及びＩＮＬ、クロック信号ＣＬＫＨ及びＣＬＫＬ、リセット信号ＲＳＴＨ及びＲＳＴＬ、カウント値ＣＮＴＨ及びＣＮＴＬ、並びに、受信パルス信号Ｓ３０（延いては出力信号Ｓｏ）が描写されている。

時刻ｔ７１において、入力信号Ｓｉがハイレベルに立ち上がると、送信遅延時間Ｔｄの経過後、入力信号ＩＮＨがパルス駆動される状態となる（時刻ｔ７２〜ｔ７６を参照）。

ここで、入力信号ＩＮＨがハイレベルに立ち上がる毎に、クロック信号ＣＬＫＨもハイレベルに立ち上がる。従って、カウント値ＣＮＴＨは、初期値（＝０）から１つずつインクリメントされていく。そして、ＣＮＴＨ＝２となった時点で、受信パルス信号Ｓ３０がハイレベルにセットされる。

また、クロック信号ＣＬＫＨがハイレベルに立ち上がる毎に、リセット信号ＲＳＴＬがローレベルに立ち下がる。従って、カウント値ＣＮＴＬは、初期値（＝０）に戻される。

時刻ｔ７７において、入力信号Ｓｉがローレベルに立ち下がると、送信遅延時間Ｔｄの経過後、入力信号ＩＮＬがパルス駆動される状態となる（時刻ｔ７８〜ｔ８２を参照）。

ここで、入力信号ＩＮＬがハイレベルに立ち上がる毎に、クロック信号ＣＬＫＬもハイレベルに立ち上がる。従って、カウント値ＣＮＴＬは、初期値（＝０）から１つずつインクリメントされていく。そして、ＣＮＴＬ＝２となった時点で、受信パルス信号Ｓ３０がローレベルにリセットされる。

また、クロック信号ＣＬＫＬがハイレベルに立ち上がる毎に、リセット信号ＲＳＴＨがローレベルに立ち下がる。従って、カウント値ＣＮＴＨは、初期値（＝０）に戻される。

なお、時刻ｔ８３以降についても、上記と同様のパルス受信動作が繰り返される。

このように、入力信号ＩＮＨ及びＩＮＬ双方に同相ノイズが重畳しないときには、入力信号ＩＮＨ及びＩＮＬそれぞれに２発目のパルスが生成された時点で、受信パルス信号Ｓ３０の論理レベルが切り替わる。

図５は、第２実施形態の信号伝達装置１００（特にパルス受信回路１３０）におけるパルス受信動作（ノイズあり）を示したタイミングチャートであり、先の図４と同じく、上から順に、入力信号Ｓｉ、入力信号ＩＮＨ及びＩＮＬ、クロック信号ＣＬＫＨ及びＣＬＫＬ、リセット信号ＲＳＴＨ及びＲＳＴＬ、カウント値ＣＮＴＨ及びＣＮＴＬ、並びに、受信パルス信号Ｓ３０（延いては出力信号Ｓｏ）が描写されている。

本図では、時刻ｔ７ｘ（＝時刻ｔ７１で入力信号Ｓｉがハイレベルに立ち上がった後、時刻ｔ７２で入力信号ＩＮＨに１発目のパルスが生成されてから、時刻ｔ７３で入力信号ＩＮＨに２発目のパルスが生成されるまでの間）において、入力信号ＩＮＨ及びＩＮＬの双方に同相ノイズが重畳している。

このとき、クロック信号ＣＬＫＨ及びＣＬＫＬについては、先述したノイズキャンセル回路１５０の働き（図３を参照）により、ノイズ起因の不必要なパルスがマスクされる。従って、カウント値ＣＮＴＨ及びＣＮＴＬの意図しないインクリメントは生じない。

一方、リセット信号ＲＳＴＨ及びＲＳＴＬは、マスク信号ＭＳＫＨ及びＭＳＫＬの論理反転信号であり、入力信号ＩＮＨ及びＩＮＬの双方に同相ノイズが重畳したときには、リセット信号ＲＳＴＨ及びＲＳＴＬにノイズ起因のパルスが生成される。従って、カウント値ＣＮＴＨ及びＣＮＴＬがいずれも初期値（＝０）に戻される。

なお、カウント値ＣＮＴＬは、時刻ｔ７ｘ以前に初期値（＝０）に戻されているので、特段の影響はない。しかしながら、カウント値ＣＮＴＨについては、そのインクリメントが最初からやり直しとなる。従って、受信パルス信号Ｓ３０は、ノイズ起因のカウンタリセット後、入力信号ＩＮＨに改めて２発のパルスが生成されるまで、すなわち、最初から数えて３発目のパルスが生成されるまで、ハイレベルに立ち上がらない。

このように、第２実施形態の信号伝達装置１００では、同相ノイズの重畳により、信号遅延時間（＝入力信号Ｓｉの論理レベルが切り替わってから出力信号Ｓｏの論理レベルが切り替わるまでの所要時間）が伸びてしまう。以下では、この点を改善した第３実施形態について提案する。

＜信号伝達装置（第３実施形態）＞
図６は、信号伝達装置１００の第３実施形態を示す図である。本実施形態の信号伝達装置１００は、先出の第２実施形態（図２）をベースとしつつ、リセット信号ＲＳＴＨとして、マスク信号ＭＳＫＨの論理反転信号ではなく、クロック信号ＣＬＫＬの論理反転信号が用いられている。また、リセット信号ＲＳＴＬとして、マスク信号ＭＳＫＬの論理反転信号ではなく、クロック信号ＣＬＫＨの論理反転信号が用いられている。

すなわち、クロック信号ＣＬＫＬにパルスが生成されたときには、カウンタ１３２のカウント値ＣＮＴＨが初期値（＝０）に戻され、クロック信号ＣＬＫＨにパルスが生成されたときには、カウンタ１３３のカウント値ＣＮＴＬが初期値（＝０）に戻される。

なお、先にも述べたように、入力信号ＩＮＨ及びＩＮＬの双方に同相ノイズが重畳しても、ノイズキャンセル回路１５０の働きにより、ノイズ起因のパルスがクロック信号ＣＬＫＨ及びＣＬＫＬに生成されることはない。

従って、カウンタ１３２は、入力信号Ｓｉのローレベル期間（＝クロック信号ＣＬＫＬに正当なパルスが生成される期間）にはリセットされるが、同相ノイズが重畳してもリセットされない。また、カウンタ１３３は、入力信号Ｓｉのハイレベル期間（＝クロック信号ＣＬＫＨに正当なパルスが生成される期間）にはリセットされるが、同相ノイズが重畳してもリセットされない。

図７は、第３実施形態の信号伝達装置１００（特にパルス受信回路１３０）におけるパルス受信動作（ノイズあり）を示したタイミングチャートであり、先の図４や図５と同じく、上から順に、入力信号Ｓｉ、入力信号ＩＮＨ及びＩＮＬ、クロック信号ＣＬＫＨ及びＣＬＫＬ、リセット信号ＲＳＴＨ及びＲＳＴＬ、カウント値ＣＮＴＨ及びＣＮＴＬ、並びに、受信パルス信号Ｓ３０（延いては出力信号Ｓｏ）が描写されている。

なお、同相ノイズが重畳しないときのパルス受信動作については、先出の図４と何ら変わりがないので、重複した説明を割愛し、以下では、本図を参照しながら、同相ノイズが重畳したときのパルス受信動作について重点的な説明を行う。

本図では、先の図５と同じく、時刻ｔ７ｘ（＝時刻ｔ７１で入力信号Ｓｉがハイレベルに立ち上がった後、時刻ｔ７２で入力信号ＩＮＨに１発目のパルスが生成されてから、時刻ｔ７３で入力信号ＩＮＨに２発目のパルスが生成されるまでの間）において、入力信号ＩＮＨ及びＩＮＬの双方に同相ノイズが重畳している。

このとき、クロック信号ＣＬＫＨ及びＣＬＫＬについては、先述したノイズキャンセル回路１５０の働き（図３を参照）により、ノイズ起因の不必要なパルスがマスクされる。従って、カウント値ＣＮＴＨ及びＣＮＴＬの意図しないインクリメントは生じない。

また、クロック信号ＣＬＫＨ及びＣＬＫＬにノイズ起因のパルスが生成されない以上、それらの論理反転信号であるリセット信号ＲＳＴＨ及びＲＳＴＬにもノイズ起因のパルスは生成されない。従って、同相ノイズの重畳により、カウント値ＣＮＴＨ及びＣＮＴＬが初期値（＝０）に戻されることはなく、カウント値ＣＮＴＨのインクリメントがそのまま継続される。その結果、受信パルス信号Ｓ３０は、同相ノイズが重畳しない場合（図４）と同様、入力信号ＩＮＨに２発目のパルスが生成された時点でハイレベルに立ち上がる。

このように、第３実施形態の信号伝達装置１００であれば、多発送受信方式の入力信号ＩＮＨ及びＩＮＬに同相ノイズが重畳しても、信号遅延時間（＝入力信号Ｓｉの論理レベルが切り替わってから出力信号Ｓｏの論理レベルが切り替わるまでの所要時間）が不必要に伸びなくなる。

＜その他の変形例＞
なお、本明細書中に開示されている信号伝達装置は、入出力間を電気的に絶縁しながら信号伝達を行う必要のあるアプリケーション全般（例えば、高電圧を取り扱う絶縁ゲートドライバ、モータドライバ、アイソレータ、若しくは、その他ＩＣなど）に広く適用することが可能である。

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、入出力間を電気的に絶縁しながら信号伝達を行う必要のあるアプリケーション全般に利用することが可能である。

１００ 信号伝達装置
１１０ パルス生成回路
１１６ シュミットトリガ
１１７ 入力ノイズマスク部
１１８ 発振器
１１９Ｈ、１１９Ｌ ドライバ
１２０ 絶縁回路
１２１、１２２ 絶縁素子
１３０ パルス受信回路
１３１ ＲＳフリップフロップ
１３２、１３３ カウンタ
１４０ 出力駆動回路
１５０ ノイズキャンセル回路
１５１、１５２ 受信信号生成部
１５３、１５４ マスク信号生成部
１５５、１５６ ＮＯＲゲート
ＤＦＦ１、ＤＦＦ２、ＤＦＦ３、ＤＦＦ４ Ｄフリップフロップ
ＩＮＶ１、ＩＮＶ２ インバータ

Claims (5)

1. 入力信号の論理レベルに応じて第１送信パルス信号及び第２送信パルス信号の一方に複数発のパルスを生成するパルス生成回路と、
   入出力間を絶縁しつつ前記第１送信パルス信号及び前記第２送信パルス信号をそれぞれ第１受信パルス信号及び第２受信パルス信号として伝達する絶縁回路と、
   前記第１受信パルス信号及び前記第２受信パルス信号に重畳する同相ノイズをマスクして第１クロック信号及び第２クロック信号を生成するノイズキャンセル回路と、
   前記第１クロック信号及び前記第２クロック信号それぞれのパルス数をカウントして受信パルス信号の論理レベルを切り替えるパルス受信回路と、
   を有し、
   前記パルス受信回路は、前記第１クロック信号に応じて前記第２クロック信号のパルス数をリセットし、前記第２クロック信号に応じて前記第１クロック信号のパルス数をリセットすることを特徴とする信号伝達装置。
2. 前記パルス受信回路は、
   セット信号とリセット信号の入力を受け付けて前記受信パルス信号を出力するＲＳフリップフロップと；
   前記第１クロック信号のパルス数をカウントし、そのカウント値が所定値に達したときに前記セット信号を出力する一方、前記第２クロック信号にパルスが生成されたときにカウント値が初期値に戻される第１カウンタと；
   前記第２クロック信号のパルス数をカウントし、そのカウント値が所定値に達したときに前記リセット信号を出力する一方、前記第１クロック信号にパルスが生成されたときにカウント値が初期値に戻される第２カウンタと；
   を含むことを特徴とする請求項１に記載の信号伝達装置。
3. 前記ノイズキャンセル回路は、
   前記第１受信パルス信号に応じて第１受信信号を生成する第１受信信号生成部と、
   前記第２受信パルス信号に応じて第２受信信号を生成する第２受信信号生成部と、
   前記第２受信パルス信号に応じて第１マスク信号を生成する第１マスク信号生成部と、
   前記第１受信パルス信号に応じて第２マスク信号を生成する第２マスク信号生成部と、
   前記第１受信信号と前記第１マスク信号とを論理演算して前記第１クロック信号を生成する第１論理ゲートと、
   前記第２受信信号と前記第２マスク信号とを論理演算して前記第２クロック信号を生成する第２論理ゲートと、
   を含むことを特徴とする請求項１または請求項２に記載の信号伝達装置。
4. 前記第１受信信号生成部は、前記第１受信パルス信号にパルスが生成されたときに第１パルス幅を持つ前記第１受信信号を生成し、
   前記第２受信信号生成部は、前記第２受信パルス信号にパルスが生成されたときに前記第１パルス幅を持つ前記第２受信信号を生成し、
   前記第１マスク信号生成部は、前記第２受信パルス信号にパルスが生成されたときに前記第１パルス幅よりも大きい第２パルス幅を持つ前記第１マスク信号を生成し、
   前記第２マスク信号生成部は、前記第１受信パルス信号にパルスが生成されたときに前記第２パルス幅を持つ前記第２マスク信号を生成する、
   ことを特徴とする請求項３に記載の信号伝達装置。
5. 前記受信パルス信号に応じた出力信号を生成する出力駆動回路をさらに有することを特徴とする請求項１〜請求項４のいずれか一項に記載の信号伝達装置。

Images