CN102446863A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN102446863A
CN102446863A CN2011103066914A CN201110306691A CN102446863A CN 102446863 A CN102446863 A CN 102446863A CN 2011103066914 A CN2011103066914 A CN 2011103066914A CN 201110306691 A CN201110306691 A CN 201110306691A CN 102446863 A CN102446863 A CN 102446863A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor chip
chip
based end
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103066914A
Other languages
English (en)
Other versions
CN102446863B (zh
Inventor
李泽勋
金沅槿
张东铉
宋昊建
任成晙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102446863A publication Critical patent/CN102446863A/zh
Application granted granted Critical
Publication of CN102446863B publication Critical patent/CN102446863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种半导体封装件及其制造方法。一种形成具有大容量和减小或最小化的体积的半导体封装件的方法包括以下步骤：利用粘结层将半导体基底附接在支撑基底上，其中，半导体基底包括多个第一半导体芯片和芯片切割区域；在多个第一半导体芯片中的第一个和第二个之间形成具有第一切口宽度的第一切割凹槽，从而将半导体基底分成多个第一半导体芯片；将分别与第一半导体芯片对应的多个第二半导体芯片附接到多个第一半导体芯片；形成模塑层以填充第一切割凹槽；在模塑层中形成具有比第一切口宽度小的第二切口宽度的第二切割凹槽，以将模塑层分成覆盖多个第一半导体芯片中的一个和多个第二半导体芯片中的相应的一个的各个模塑层。

Description

半导体封装件及其制造方法
本申请要求于2010年10月6日在韩国知识产权局提交的第10-2010-0097415号韩国专利申请的权益，该申请公开的全部内容通过引用被包含于此。
技术领域
本发明构思涉及一种半导体器件，更具体地说，涉及一种堆叠半导体封装件和一种制造该堆叠半导体封装件的方法。
背景技术
由于半导体工业的最新发展和用户的需求，电子器件逐渐具有大的容量，因此，作为电子器件的核心组件的半导体器件也会需要进行高度集成。然而，可能难以减少高集成度的半导体器件的设计规则。
发明内容
本发明构思提供了一种具有大的容量和最小化的体积的半导体封装件和一种制造所述半导体封装件的方法。
根据本发明构思的一方面，提供了一种制造半导体封装件的方法，所述方法包括以下步骤：利用粘结层将半导体基底附接在支撑基底上，其中，所述半导体基底包括多个第一半导体芯片和芯片切割区域，其中，所述多个第一半导体芯片中的第一个第一半导体芯片和第二个第一半导体芯片通过所述芯片切割区域彼此分开，所述半导体基底包括其上形成有有源区域的第一表面和与所述第一表面相对的第二表面；在所述多个第一半导体芯片中的第一个第一半导体芯片和第二个第一半导体芯片之间的芯片切割区域中形成具有第一切口宽度的第一切割凹槽，从而将所述半导体基底分成多个第一半导体芯片；将分别与所述多个第一半导体芯片对应的多个第二半导体芯片附接到所述多个第一半导体芯片；形成模塑层，以填充所述第一切割凹槽；在所述模塑层中形成具有比所述第一切口宽度小的第二切口宽度的第二切割凹槽，从而将所述模塑层分成覆盖所述多个第一半导体芯片中的一个第一半导体芯片和所述多个第二半导体芯片中的相应的一个第二半导体芯片的各个模塑层。
形成所述第一切割凹槽的步骤包括：将所述芯片切割区域的一部分和所述粘结层的一部分去除。
在形成所述第二切割凹槽的步骤中，所述模塑层的在所述粘结层的一部分被去除的地方形成的部分可被所述第二切割凹槽分开，从而形成相对于所述半导体基底的面对所述支撑基底的所述第一表面突出的突出部。
所述多个第一半导体芯片可以分别包括多个第一贯穿电极。
在利用所述粘结层将所述半导体基底附接在所述支撑基底上的步骤中，可以将所述半导体基底的所述第一表面形成为接触所述粘结层。
所述方法还可以包括以下步骤：在将所述半导体基底附接在所述支撑基底上之后，通过从所述半导体基底的所述第二表面去除所述半导体基底的一部分来暴露所述多个第一贯穿电极。
所述多个第一半导体芯片还可以包括分别电连接到所述多个第一贯穿电极的多个第一连接凸起，其中，利用所述粘结层将所述半导体基底附接在所述支撑基底上的步骤可以包括：形成所述多个第一连接凸起，以使所述多个第一连接凸起被所述粘结层围绕。
在第二半导体芯片中形成的半导体器件可以经由所述多个第一贯穿电极中的至少一些第一贯穿电极被电连接到所述多个第一连接凸起中的至少一些第一连接凸起。
所述第二半导体芯片还可以包括分别与所述多个第一贯穿电极中的至少一些第一贯穿电极对应的多个第二连接凸起，在附接所述第二半导体芯片的步骤中，可以将所述多个第二连接凸起形成为接触相应的第一贯穿电极。
可以将所述多个第一连接凸起附接在第一半导体芯片的第一表面上。
可以将所述多个第一连接凸起附接在第一半导体芯片的第二表面上。
所述多个第一贯穿电极可以将形成在第一半导体芯片或第二半导体芯片中的半导体器件电连接到所述多个第一连接凸起。
所述多个第一连接凸起的厚度可以小于所述粘结层的厚度。
所述粘结层的在所述第一切割凹槽中被去除的部分的深度可以小于第一连接凸起的厚度。
形成所述模塑层的步骤可以包括：使用所述模塑层完全地覆盖所述多个第一半导体芯片和所述多个第二半导体芯片。
形成所述模塑层的步骤可以包括：使用所述模塑层完全包围所述多个第二半导体芯片。
所述方法还可以包括以下步骤：在形成所述模塑层之前，对第一半导体芯片和与该第一半导体芯片对应的第二半导体芯片执行测试。
在利用所述粘结层将所述半导体基底附接在所述支撑基底上的步骤中，可以将所述第二表面形成为接触所述粘结层。
在形成所述第二切割凹槽的步骤中，所述模塑层的在形成所述第二切割凹槽之后的剩余部分可以被形成为完全地覆盖所述第一切割凹槽的侧壁。
在形成所述第二切割凹槽的步骤中，可以将所述第二切割凹槽形成为穿过所述模塑层。
可以将所述多个第二半导体芯片附接到所述多个第一半导体芯片。
所述多个第二半导体芯片中的至少一些第二半导体芯片可以包括多个第二贯穿电极。
根据本发明构思的另一方面，提供了一种制造半导体封装件的方法，所述方法包括以下步骤：利用粘结层将第一半导体基底附接到支撑基底上，其中，所述第一半导体基底包括多个第一半导体芯片和第一芯片切割区域，其中，所述多个第一半导体芯片中的第一个第一半导体芯片和第二个第一半导体芯片通过所述第一芯片切割区域彼此分开，其中，所述多个第一半导体芯片分别包括多个第一贯穿电极；将第二半导体基底附接在所述第一半导体基底上，其中，所述第二半导体基底包括多个第二半导体芯片和第二芯片切割区域，其中，所述多个第二半导体芯片中的第一个第二半导体芯片和第二个第二半导体芯片通过所述第二芯片切割区域彼此分开，其中，所述多个第二半导体芯片分别包括多个第二贯穿电极；在所述第一半导体基底的所述第一芯片切割区域中形成具有第一切口宽度的第一切割凹槽，从而将所述第一半导体基底分成第一半导体芯片，并在所述第二半导体基底的所述第二芯片切割区域中形成具有第一切口宽度的第一切割凹槽，从而将所述第二半导体基底分成第二半导体芯片；形成模塑层，以填充所述第一切割凹槽；在所述模塑层中形成具有比所述第一切口宽度小的第二切口宽度的第二切割凹槽，从而将所述模塑层分成覆盖所述多个第一半导体芯片中的一个第一半导体芯片和所述多个第二半导体芯片中的相应的一个第二半导体芯片的各个模塑层。
在形成所述第一切割凹槽的步骤中，可以将所述第一芯片切割区域的一部分、所述第二芯片切割区域的一部分和所述粘结层的一部分一起去除。
第一半导体芯片和第二半导体芯片可以是同类半导体芯片。
所述方法还可以包括以下步骤：在形成所述第二切割凹槽之后，将所述粘结层和所述支撑基底与所述多个第一半导体芯片分离。
根据本发明构思的另一方面，提供了一种半导体封装件，所述半导体封装件包括：第一半导体芯片，具有第一表面和与所述第一表面相对的第二表面，其中，穿过所述第一表面和所述第二表面的多个贯穿电极形成在所述第一半导体芯片中；至少一个第二半导体芯片，堆叠在所述第一半导体芯片的所述第二表面上；多个第一连接凸起，附接在所述第一半导体芯片的所述第一表面上，并电连接到所述第一半导体芯片或所述至少一个第二半导体芯片；模塑层，覆盖所述第一半导体芯片和所述至少一个第二半导体芯片，其中，所述模塑层包括被延伸为从所述第一半导体芯片的所述第一表面突出的突出部。
所述突出部可以沿着所述第一表面的边界连续地延伸。
所述突出部从所述第一表面突出的高度可小于第一连接凸起的高度。
所述第一表面可以是第一半导体芯片的有源表面。可选地，所述第二表面可以是第一半导体芯片的有源表面。
所述至少一个第二半导体芯片可以被附接到所述第一半导体芯片，使得所述至少一个第二半导体芯片的有源表面面对第一半导体芯片。
所述至少一个第二半导体芯片的表面积可小于所述第一半导体芯片的表面积。
所述第一半导体芯片和所述至少一个第二半导体芯片可以是同类半导体芯片，在所述第一半导体芯片中剩余的划道的表面积大于在所述至少一个第二半导体芯片中剩余的划道的表面积。
所述第一半导体芯片和所述至少一个第二半导体芯片可以是同类半导体芯片，在所述第一半导体芯片中剩余的划道的表面积可以与在所述至少一个第二半导体芯片中剩余的划道的表面积相同。
可以包括多个第二半导体芯片，所述多个第二半导体芯片的表面积可等于或小于所述第一半导体芯片的表面积。
附图说明
通过下面结合附图进行的详细描述，本发明构思的示例性实施例将更加易于理解，在附图中：
图1A和图1B以及图2至图7是根据本发明构思的实施例的半导体封装件的剖视图和仰视图；
图8至图17是示出根据本发明构思的实施例的制造图1A的半导体封装件的方法的剖视图；
图18和图19是示出根据本发明构思的实施例的制造图2的半导体封装件的方法的剖视图，图2的半导体封装件是图1的半导体封装件的修改实施例；
图20至图24是示出根据本发明构思的实施例的图3的半导体封装件的剖视图；
图25和图26是示出根据本发明构思的实施例的制造图4的半导体封装件的方法的剖视图；
图27至图31是示出根据本发明构思的实施例的制造图6的半导体封装件的方法的剖视图；
图32至图34是示出根据本发明构思的实施例的制造图7的半导体封装件的方法的剖视图；
图35和图36是示出根据本发明构思的实施例的制造半导体封装件的方法的流程图；
图37是示出根据本发明构思的实施例的存储卡的示意图；
图38是示出根据本发明构思的实施例的电子系统的示意图。
具体实施方式
现在将参照附图更充分地描述本发明构思，在附图中示出了本发明构思的示例性实施例。然而，在不脱离本发明构思的技术教导的情况下，本领域的普通技术人员可以以多种不同的形式来实施本发明构思。换言之，本发明构思的具体的结构描述和功能描述仅以描述性的含义提供；可以对其进行形式和细节上的各种改变，因此不应当被解释为限于这里阐述的实施例。因为本发明构思不限于在本说明书中描述的实施例，因此，应当理解的是，本发明构思包括在本发明构思的精神和范围内包含的各种变型示例或可选的等同物。
将理解的是，在整个说明书中，当元件被称为“连接到”或“接触”另一元件时，该元件可以直接“连接到”或“接触”另一元件，或者也可以存在中间元件。另一方面，当组件被称为“直接连接到”或“直接接触”另一元件时，将理解的是，不存在中间元件。用于描述元件之间的关系的其它措辞应当以类似的方式进行解释(例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”等)。
在本说明书中，使用诸如“第一”、“第二”等的术语来描述不同的元件。然而，明显的是，元件不应受这些术语的限制。这些术语仅是用来将一个元件与另一元件区分开来。例如，在不脱离本发明构思的教导的情况下，第一元件可被命名为第二元件，类似地，第二元件可被命名为第一元件。
这里使用的术语仅是为了描述具体实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外明确地指出，否则单数形式“一个(种)”和“所述(该)”也意图包括复数形式。
还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，术语(例如，在通用字典中定义的术语)应该被解释为具有与相关领域和本说明书的上下文中它们的意思一致的意思。
在附图中，相同的标号指示相同的元件或者在本发明构思的技术精神的范围内可替换的相应的元件。
图1A和图1B以及图2至图7是根据本发明构思的实施例的半导体封装件1a、1b、1c、1d、1e、1f和1g的剖视图和仰视图。
图1A是示出根据本发明构思的实施例的半导体封装件1a的剖视图。
参照图1A，半导体封装件1a包括多个半导体芯片，即，第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。在图1A中示出的半导体封装件1a包括三个半导体芯片，但是也可以包括两个或更多个半导体芯片。根据当前实施例，第三半导体芯片C3将被称为被堆叠得距离第一半导体芯片C1最远的半导体芯片。即，当第一半导体芯片C1是指最下面的半导体芯片时，第三半导体芯片C3是指最上面的半导体芯片。因此，如果半导体封装件1a包括两个半导体芯片，则仅包括第一半导体芯片C1和第三半导体芯片C3，并且下面的描述可以是这种情形。
第一半导体芯片C1包括至少一个第一贯穿电极120。第二半导体芯片C2可以包括至少一个第二贯穿电极120a，第三半导体芯片C3可以包括至少一个第三贯穿电极120b。
通过在半导体基底上形成包括晶体管、电阻器、电容器或导电线路等的各个半导体器件然后将半导体基底分成芯片，由此可形成第一半导体芯片C1。半导体基底可以由具有平坦的上表面的典型的半导体基底(例如，硅基底)形成。可选地，半导体基底可以由诸如绝缘体上硅(SOI)基底、硅-锗基底、碳化硅基底或镓-砷基底的化合物半导体基底形成。
为了形成第一半导体芯片C1，可以沿着形成在半导体基底上的划道(scribe lane)切割半导体基底。因此，在第一半导体芯片C1周围会包括在沿着划道切割半导体基底时剩余的第一剩余划道区域S1。
在下文中，“半导体芯片”将指通过将已经执行了半导体加工工艺的半导体晶片分成各个裸片(die)而形成的半导体晶片块；即，“半导体芯片”指的是各个半导体器件。在下文中，“划道”指的是半导体晶片上的各个裸片之间的区域，表示未形成相应的半导体器件的区域，或者表示以晶片级形成用于测试的测试图案或半导体器件的区域，或者表示形成用于工艺稳定性的虚拟图案的区域。当将半导体晶片分成各个裸片时，划道被去除，但是划道的与各个裸片相邻的部分会保留，以防止各个裸片(即，半导体芯片)产生缺陷。
第一半导体芯片C1可以包括第一表面102和与第一表面102相对的第二表面104a。第一表面102是形成第一有源区域A1之处，各个半导体器件形成在第一有源区域A1中；第一表面102也可被称为第一有源表面102。
第一保护层140和导电的第一焊盘160可以形成在第一半导体芯片C1的第一表面102上。另外，多个第一连接凸起180可以附接到每个第一焊盘160，以便电连接到外部装置，例如，另一半导体芯片或板。第一连接凸起180中的一些可以经由重新布置的线路(未示出)被电连接到形成在第一有源区域A1中的各个半导体器件。
第一连接凸起180可以包括从由导电凸起、导电间隔件、焊球、管脚阵列(PGA)和它们的组合组成的组中选择的一种。
例如，第一保护层140可以包含氮化硅。用于在第一焊盘160和包括在第一半导体芯片C1中的各个半导体器件之间进行电连接的线路或重新布置的线路可以形成在第一保护层140的下方或内部。
第一焊盘160可以暴露在第一保护层140处。第一焊盘160的暴露表面和第一保护层140的暴露表面可以在同一平面上。可选地，虽然在图1A中未示出，但是第一焊盘160的暴露表面可以比第一保护层140的暴露表面高或低。
第一连接凸起180中的一些可以电连接到第一贯穿电极120，从而被电连接到第二半导体芯片C2或第三半导体芯片C3。这里，与半导体芯片电连接表示与形成在半导体芯片中的各个半导体器件电连接。
第一贯穿电极120可被形成为穿过第一半导体芯片C1。然而，可选地，第一贯穿电极120可以不经由导电材料(例如，第一焊盘160)而直接暴露在第一表面102或第二表面104a处。第一贯穿电极120的一部分可以从第一半导体芯片C1的第二表面104a突出。第一贯穿电极120可以包含Ag、Au、Cu、W、Al或In。
绝缘材料层(未示出)围绕第一贯穿电极120形成，从而使第一半导体芯片C1的接触第一贯穿电极120的部分与第一贯穿电极120电绝缘。绝缘材料可以包括例如氧化硅、氮化硅、氮氧化硅、金属硅酸盐或有机硅酸盐。
另外，还可以在第一贯穿电极120和绝缘材料层之间形成阻挡层(未示出)和/或种子层(未示出)。阻挡层可以包含例如Ti、TiN、Ru、Co、Mn、WN、Ni、NiB、Ta或TaN。
因为半导体芯片通常由硅形成，所以第一贯穿电极120通常被称为硅通孔(TSV)，但第一贯穿电极120不限于穿过硅基底。因此，当第一贯穿电极120穿过由除了硅之外的材料形成的半导体芯片时，第一贯穿电极120也可被称为TSV。
第二半导体芯片C2可以附接在第一半导体芯片C1的第二表面104a上。附接到第二半导体芯片C2的多个第二连接凸起180a可以与形成在第一半导体芯片C1中的每个第一贯穿电极120接触，由此将第一贯穿电极120电连接到第二半导体芯片C2。另外，第一填充材料层60a可以形成在第一半导体芯片C1和第二半导体芯片C2之间。可选地，第一填充材料层60a可以与模塑层80(稍后将加以描述)由相同的材料形成。如上所述，当第一填充材料层60a与模塑层80一起形成时，第一填充材料层60a可以是模塑层80的一部分。
包括在第二半导体芯片C2中的第二有源区域A2、第二连接凸起180a、第二贯穿电极120a、第二保护层140a和至少一个第二焊盘160a的描述在这里未被提及，它们可以分别对应于包括在第一半导体芯片C1中的第一有源区域A1、第一连接凸起180、第一贯穿电极120、第一保护层140和第一焊盘160的描述。
同样，第三半导体芯片C3也可以附接在第二半导体芯片C2上。在这种情况下，第三半导体芯片C3可以经由多个第三连接凸起180b被电连接到第二半导体芯片C2的第二贯穿电极120a。
第三半导体芯片C3可以包括第三贯穿电极120b。然而，如果第三半导体芯片C3是被设置为距离第一半导体芯片C1最远的最上面的半导体芯片，则第三半导体芯片C3可以不包括第三贯穿电极120b。
当第三半导体芯片C3包括第三贯穿电极120b时，第三半导体芯片C3与第二半导体芯片C2是相同类型的半导体芯片，并且可以以相同的工艺批量生产。
包括在第三半导体芯片C3中的第三有源区域A3、第三连接凸起180b、第三贯穿电极120b、第三保护层140b和第三焊盘160b的描述在这里未被提及，它们可以分别对应于包括在第一半导体芯片C1中的第一有源区域A1、第一连接凸起180、第一贯穿电极120、第一保护层140和第一焊盘160的描述。
在图1A中，第一至第三贯穿电极120、120a和120b顺次地对齐，但是不限于此。只要第一至第三贯穿电极120、120a和120b如上所述地彼此连接，则它们的对齐方式不受限制。即，第一至第三贯穿电极120、120a和120b可以通过形成在第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3中的重新布置的线路非顺次地对齐。
另外，在图1A中，第一连接凸起180、第一焊盘160、第一贯穿电极120、第二连接凸起180a、第二焊盘160a、第二贯穿电极120a、第三连接凸起180b、第三焊盘160b和第三贯穿电极120b彼此顺序地连接，但是不限于此。
即，第一连接凸起180和第一焊盘160中的一些可以连接到第一贯穿电极120，但其余的一些可以不连接到第一贯穿电极120，而连接到第一有源区域A1。
同样，第二连接凸起180a和第二焊盘160a中的一些可以连接到第二贯穿电极120a，但其余的一些可以不连接到第二贯穿电极120a，而连接到第二有源区域A2。另外，第三连接凸起180b和第三焊盘160b可以不连接到第三贯穿电极120b，而连接到第三有源区域A3。
第一连接凸起180中的一些可以连接到所有的第一有源区域A1、第二有源区域A2和第三有源区域A3。例如，连接到外部电源的一些第一连接凸起180连接到所有的第一有源区域A1、第二有源区域A2和第三有源区域A3，由此向第一有源区域A1、第二有源区域A2和第三有源区域A3提供电力。
即，参照图1A，作为示例，第一连接凸起180、第一焊盘160、第一贯穿电极120、第二连接凸起180a、第二焊盘160a、第二贯穿电极120a、第三连接凸起180b、第三焊盘160b和第三贯穿电极120b经由贯穿电极从最下面的半导体芯片(例如，第一半导体芯片C1)的外部连接端子连接到最上面的半导体芯片(例如，第三半导体芯片C3)。
第二半导体芯片C2的芯片表面积和第三半导体芯片C3的芯片表面积可以小于第一半导体芯片C1的芯片表面积。在这种情况下，第二半导体芯片C2可以使第一半导体芯片C1的一部分暴露。
第三半导体芯片C3的芯片表面积可以小于第二半导体芯片C2的芯片表面积。在这种情况下，第三半导体芯片C3可以使第二半导体芯片C2的一部分暴露。可选地，第二半导体芯片C2和第三半导体芯片C3可以具有相同的芯片表面积。
只要模塑层80围绕第二半导体芯片C2和第三半导体芯片C3，与在图1A中不同，第二半导体芯片C2和第三半导体芯片C3就可以具有比第一半导体芯片C1的芯片表面积大的芯片表面积。
在第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3中，具有相同的芯片表面积的半导体芯片可以是同类(homogeneous)半导体芯片。在第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3中，具有不同的芯片表面积的半导体芯片可以是异类(heterogeneous)半导体芯片。
如稍后将描述的，第一半导体芯片C1被提供为包括多个第一半导体芯片C1的半导体基底，并在将所述多个第一半导体芯片C1分开之后将各自分开的第二半导体芯片C2和第三半导体芯片C3附接到第一半导体芯片C1。
第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3中的一些可以包括存储装置。可选地，第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3中的一些可以包括逻辑装置。例如，半导体封装件1a可以包括包含存储装置的半导体芯片以及控制该存储装置的半导体芯片。可选地，半导体封装件1a可以是例如包括各种类型的半导体芯片的芯片上系统(SOC)。
第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3可以被模塑层80围绕。然而，第一半导体芯片C1的第一表面102可以不被模塑层80围绕，而可被暴露。模塑层80可以完全包围第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3的侧面。另外，模塑层80可以完全包围半导体芯片，使得被设置为距离第一半导体芯片C1最远的最上面的半导体芯片(例如，第三半导体芯片C3)不被暴露。
模塑层80可以包括从第一半导体芯片C1的第一表面102突出第一厚度T1的突出部80a。模塑层80可以包含例如环氧模塑料(EMC)或陶瓷材料。第一厚度T1可以为例如5μm至20μm。突出部80a的第一厚度T1可以小于第二厚度T2，第二厚度T2是从第一表面102测量的第一连接凸起180的厚度。第二厚度T2可以为例如10μm至40μm。
突出部80a可以沿第一半导体芯片C1的侧面延伸，以从第一表面102突出。因此，突出部80a的宽度D1可以与形成在第一半导体芯片C1的侧面上的模塑层80的厚度相同。因此，第一半导体芯片C1的第一表面102可以完全暴露在模塑层80处。
突出部80a可以保护第一半导体芯片C1的第一表面102的可能相对弱的侧面。然而，当使用第一连接凸起180将半导体封装件1a附接到外部装置时，突出部80a可被形成为从第一表面102突出得比第一连接凸起180少，以免中断第一连接凸起180和外部装置之间的连接。
因此，只有第一半导体芯片C1的第一表面102和附接到第一半导体芯片C1的第一连接凸起180在半导体封装件1a中暴露，其余元件可以被模塑层80围绕。
图1B示出了根据本发明构思的实施例的半导体封装件1a的仰视图。
参照图1B，多个第一连接凸起180可以附接在包括在半导体封装件1a中的第一半导体芯片C1的第一表面102上。突出部80a可以沿第一半导体芯片C1的边界(即，沿第一表面102的边界)连续地延伸。
图1B的半导体封装件1a的仰视图也可以应用于下面将描述的根据本发明构思的其它实施例的其它半导体封装件。
下面描述的根据本发明构思的其它实施例的半导体封装件可以包括与参照图1A的实施例描述的元件等效或对应的元件。
图2是示出根据本发明构思的半导体封装件1a的修改实施例的半导体封装件1b的剖视图。在图2中示出的元件的描述在这里未被提及，在图2中示出的元件可以对应于参照图1A描述的元件。
参照图2，半导体封装件1b包括第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。与图1A的半导体封装件1a不同，形成在图2的半导体封装件1b中的模塑层80可以使第三半导体芯片C3的一部分暴露。
即，第三半导体芯片C3的与第三有源区域A3相对的表面可以暴露在模塑层80处。热沉、热电装置等可以选择性地附接到第三半导体芯片C3的暴露表面。
与在图1A中示出的半导体封装件1a不同，包括在半导体封装件1b中的第三半导体芯片C3可以不包括贯穿电极。然而，当需要电源的装置(例如，热电装置)被附接到第三半导体芯片C3的暴露表面时，与图1A的半导体封装件1a相同，第三半导体芯片C3可以包括第三贯穿电极120b。
即，在根据本发明构思的修改实施例的半导体封装件1b中，第三半导体芯片C3的一部分可以暴露在模塑层80处，从而使整个半导体封装件1b的高度减小。可选地，热沉或热电装置可以附接到半导体封装件1b，从而有助于半导体封装件1b的热辐射。
图3是示出根据本发明构思的半导体封装件1a的修改实施例的半导体封装件1c的剖视图。
参照图3，半导体封装件1c包括第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。与图1A的半导体封装件1a不同，第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3可以具有相同的芯片表面积。
如稍后将描述的，第一半导体芯片C1被提供为包括第一半导体芯片C1的半导体基底，第二半导体芯片C2被提供为包括第二半导体芯片C2的半导体基底，第三半导体芯片C3被提供为包括第三半导体芯片C3的半导体基底。将第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3附接并将其一同分成相应的半导体芯片。
半导体封装件1c可以是堆叠有同类半导体芯片的堆叠封装件。例如，半导体封装件1c可以是堆叠有同类半导体存储器芯片的堆叠存储器封装件，以提高单个封装件的存储容量。
围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3，可以包括在切割划道之后留下的第一至第三剩余划道区域S1、S2和S3。当第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3具有相同的芯片表面积并且是同类半导体芯片时，第一至第三剩余划道区域S1、S2和S3也可以具有相同的表面积。第一至第三剩余划道区域S1、S2和S3的表面积是指在形成第一有源区域A1、第二有源区域A2和第三有源区域A3的表面上留下的划道的表面积。
图4是示出根据本发明构思的半导体封装件1a的修改实施例的半导体封装件1d的剖视图。
参照图4，半导体封装件1d包括第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。与图3的半导体封装件1c不同，形成在图4的半导体封装件1d中的模塑层80可以使第三半导体芯片C3的一部分暴露。
即，第三半导体芯片C3的与第三有源区域A3相对的表面可以暴露在半导体封装件1d中的模塑层80处。热沉、热电装置等可以选择性地附接到第三半导体芯片C3的暴露表面。另外，虽然在图4中未示出，但是与图3的半导体封装件1c相同，第三半导体芯片C3可以包括第三贯穿电极120b。
图5是示出根据本发明构思的半导体封装件1a的修改实施例的半导体封装件1e的剖视图。
参照图5，半导体封装件1e包括第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。与图1A的半导体封装件1a不同，在图5中示出的半导体封装件1e中，第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3可以具有相同的芯片表面积。
在图5中示出的半导体封装件1e在制造工艺方面与图1A的半导体封装件1a明显不同。包括在图5的半导体封装件1e中的第一半导体芯片C1和第二半导体芯片C2可以与包括在图3中示出的半导体封装件1c中的第一半导体芯片C1和第二半导体芯片C2以相同的方式形成。
另外，包括在图5中示出的半导体封装件1e中的第三半导体芯片C3可以与包括在图1A中示出的半导体封装件1a中的第二半导体芯片C2或第三半导体芯片C3以相同的方式形成。
即，将第一半导体芯片C1和第二半导体芯片C2提供并附接为包括多个(例如)第一半导体芯片C1和第二半导体芯片C2的半导体基底，并且在将各自分开的第三半导体芯片C3附接之后将第一半导体芯片C1和第二半导体芯片C2分成相应的半导体芯片。
即，图5的半导体封装件1d是在图1A中示出的半导体封装件1a和在图3中示出的半导体封装件1c的组合。
因此，通过将制造根据本发明构思的第一实施例的半导体封装件1a的方法(将参照图19描述)和制造半导体封装件1c的方法(将参照图20至图24描述)组合，由此可制造根据第五实施例的半导体封装件1e。
半导体封装件1e可以是堆叠有多个同类半导体芯片和具有相对小的芯片表面积的至少一个半导体芯片的堆叠封装件。例如，半导体封装件1e可以是同类半导体存储器芯片和用于控制半导体存储器芯片的控制器芯片堆叠在一起的堆叠存储器封装件，以提高单个封装件中的存储容量。
图6是示出根据本发明构思的半导体封装件1a的修改实施例的半导体封装件1f的剖视图。
参照图6，半导体封装件1f包括第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。与图1A的半导体封装件1a不同，在图6中示出的半导体封装件1f中，第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3可以为同类半导体芯片。
然而，与图1A的半导体封装件1a相同，在图6中示出的半导体封装件1f的第二半导体芯片C2和第三半导体芯片C3可以具有比第一半导体芯片C1的芯片表面积小的芯片表面积。
参照图3和图6，图3的半导体封装件1c和图6的半导体封装件1f可以包括作为同类半导体芯片的第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。然而，包括在半导体封装件1f中的第一剩余划道区域S1可以具有比第二半导体芯片C2的第二剩余划道区域S2或第三半导体芯片C3的第三剩余划道区域S3的表面积大的表面积。因此，包括在图6中示出的半导体封装件1f中的第一半导体芯片C1可以具有比第二半导体芯片C2或第三半导体芯片C3的表面积大的表面积。
因此，在图6中示出的实施例的半导体封装件1f对应于在图1A中示出的实施例的半导体封装件1a，其中，使用同类半导体芯片作为第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。
半导体封装件1f可以是堆叠有同类半导体芯片的堆叠封装件。例如，半导体封装件1f可以是堆叠有同类半导体存储器芯片的堆叠存储器封装件，以提高单个封装件中的存储容量。
图7是示出根据本发明构思的半导体封装件1a的修改实施例的半导体封装件1g的剖视图。
参照图7，半导体封装件1g包括第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。与图1A的半导体封装件1a不同，第一半导体芯片C1的第一表面102(即，第一有源表面102)面对第二半导体芯片C2。另外，虽然在图7中未示出，但是第二半导体芯片C2的有源表面可以面对第三半导体芯片C3。
即，在图1A中示出的半导体封装件1a中，第一半导体芯片C1可以具有“面朝下”的形式，其中，第一半导体芯片C1的有源表面面向下。然而，图7的半导体封装件1g的第一半导体芯片C1可以具有“面朝上”的形式，其中，第一半导体芯片C1的有源表面面向上。
因此，与在图1A中示出的半导体封装件1a不同，在图7中示出的半导体封装件1g可以具有“面对面”的形式，其中，第一半导体芯片C1的有源表面和第二半导体芯片C2的有源表面彼此面对。
半导体封装件1g可以是可在第一半导体芯片C1和第二半导体芯片C2之间的信号传输速度显著时应用的堆叠半导体封装件。
图8至图17是示出根据本发明构思的实施例的制造半导体封装件1a的方法的剖视图。
图8是示出根据本发明构思的实施例的提供半导体封装件1a的第一预备半导体基底100的操作的剖视图。
参照图8，第一预备半导体基底100包括第一表面102和与第一表面102相对的第二表面104。第一预备半导体基底100也可被称为第一半导体基底100。使用术语第一预备半导体基底100是为了将第一预备半导体基底100与在图12中示出的第一半导体基底100a区分开。在图12中示出的第一半导体基底100a是指在图8中示出的第一预备半导体基底100的一部分被去除之后第一预备半导体基底100的剩余部分。因此，当需要与在图12中示出的第一半导体基底100a进行比较时，可以提及第一预备半导体基底100，但是在所有其它情况下，第一预备半导体基底100可被称为第一半导体基底100。
例如，第一预备半导体基底100可以由具有平坦的上表面的典型的半导体基底(例如，硅基底)形成。可选地，例如，第一预备半导体基底100可以由诸如SOI基底、硅-锗基底、碳化硅基底或镓-砷基底的化合物半导体基底形成。
第一预备半导体基底100可以由芯片区域CR和芯片切割区域SLR形成，各个半导体器件形成在芯片区域CR中，从而形成半导体芯片，芯片切割区域SLR位于各个半导体芯片之间并用于使各个半导体芯片分开。第一半导体基底100的芯片区域CR和芯片切割区域SLR也可被称为第一芯片区域和第一芯片切割区域。
芯片切割区域SLR可以是指通常被称为划道的部分。因此，芯片区域CR可以分别由芯片切割区域SLR区分开。稍后将描述的第一半导体芯片可以分别对应于各个芯片区域CR以及围绕各个芯片区域CR的芯片切割区域SLR的一部分。
可以在第一预备半导体基底100的第一表面102上形成各个半导体器件。因此，可以在第一表面102上形成第一有源区域A1，各个半导体器件将形成在第一有源区域A1中。因此，第一表面102可被称为第一有源表面102。
可以在第一预备半导体基底100中埋置第一贯穿电极120。第一贯穿电极120可以包含Ag、Au、Cu、W、Al或In。
第一贯穿电极120可以完全穿过第一预备半导体基底100，从而从第一表面102延伸到第二表面104。然而，第一贯穿电极120可以不完全穿过第一预备半导体基底100，使得第一贯穿电极120仅在第一预备半导体基底100的一部分在随后的操作中被去除之后才具有穿透形式。即，为了使第一贯穿电极120可以穿过在图12中示出的第一半导体基底100a(稍后将加以描述)，可以在第一预备半导体基底100中将第一贯穿电极120埋置到预定的深度，并且第一贯穿电极120可以不延伸到第二表面104。
可以在第一贯穿电极120和第一预备半导体基底100的与第一贯穿电极120相邻的部分之间形成绝缘材料层(未示出)。绝缘材料层可以包含例如氧化硅、氮化硅、氮氧化硅、金属硅酸盐或有机硅酸盐。
另外，还可以在第一贯穿电极120和绝缘材料层之间形成阻挡层(未示出)和/或种子层(未示出)。例如，阻挡层可以包含Ti、TiN、Ru、Co、Mn、WN、Ni、NiB、Ta或TaN。
在第一半导体基底100的第一表面102上形成其中形成有各个半导体器件的第一有源区域A1之后，可以形成保护第一有源区域A1的第一保护层140。第一保护层140可以由单层材料层或多层堆叠的材料层形成。第一保护层140可以由绝缘材料形成。第一保护层140可以包含例如氮化物或氧化物。
第一预备半导体基底100可以包括暴露在第一保护层140处的第一焊盘160。第一焊盘160可以电连接到第一贯穿电极120或第一有源区域A1中的各个半导体器件。
可以在第一焊盘160和第一贯穿电极120之间或者在第一焊盘160和第一有源区域A1之间形成重新配电线路(未示出)。第一焊盘160或第一贯穿电极120的位置可以根据重新配电线路而不同。
当形成重新配电线路时，第一保护层140可以具有多层结构，该多层结构包括保护第一有源区域A1的层和用于重新布置的线路的绝缘层。
图9是示出根据本发明构思的实施例的形成半导体封装件1a的多个第一连接凸起180的操作的剖视图。
参照图9，第一连接凸起180形成在第一预备半导体基底100上。第一连接凸起180均可附接到第一焊盘160，以与第一焊盘160接触。
第一连接凸起180可以包括从由导电凸起、导电间隔件、焊球、管脚阵列(PGA)和/或它们的组合组成的组中选择的一种结构。第一贯穿电极120或第一有源区域A1可以经由第一连接凸起180被电连接到外部装置，例如，另一半导体芯片或板。
第一连接凸起180可以自第一预备半导体基底100的第一表面102起具有第一高度H1。第一高度H1可以为例如10μm至40μm。第一高度H1可以对应于参照图1A描述的第二厚度T2。
图10是示出根据本发明构思的实施例的提供半导体封装件1a的支撑基底10的操作的剖视图。
参照图10，提供附接有粘结层20的支撑基底10。例如，支撑基底10可以为半导体基底，例如，硅基底、玻璃基底、陶瓷基底或金属基底。粘结层20具有粘结特性，并且因为粘结层20不被固化，所以粘结层20可以是柔性的。粘结层20可以相对于支撑基底10具有第二高度H2。第二高度H2可以为至少30μm，且小于或等于200μm。
可以预先形成粘结层20，然后将粘结层20附接在支撑基底10上，或者可以通过用粘结材料涂覆支撑基底10并使其退火来形成粘结层20。例如，粘结层20可以由硅树脂、环氧树脂、聚酰亚胺树脂或丙烯酸树脂形成。
在支撑基底10上设置附接有第一连接凸起180的第一预备半导体基底100。附接到第一预备半导体基底100的第一连接凸起180和附接在支撑基底10上的粘结层20可以彼此面对。
图11是示出根据本发明构思的实施例的将第一预备半导体基底100附接到半导体封装件1a的支撑基底10的操作的剖视图。
参照图11，使用粘结层20将第一预备半导体基底100附接到支撑基底10。可以将第一预备半导体基底100的第一表面102设置为面对形成在支撑基底10上的粘结层20。
如果粘结层20是柔性的，第一连接凸起180的第一高度H1小于粘结层20的第二高度H2，那么，第一连接凸起180的暴露表面可以被粘结层20完全包围。因此，粘结层20可以围绕第一预备半导体基底100的第一表面102的暴露部分和第一连接凸起180的暴露表面。
然后，为了将第一预备半导体基底100稳固地附接到支撑基底10，可以选择性地执行用于使粘结层20的一部分或整个粘结层20固化的退火操作。
图12是示出根据本发明构思的实施例的将半导体封装件1a的第一预备半导体基底100的一部分去除的操作的剖视图。
参照图12，从第二表面104去除在图11中示出的第一预备半导体基底100的一部分，以使第一贯穿电极120暴露。为了使第一贯穿电极120暴露，可以执行化学机械抛光(CMP)操作或蚀刻操作。如上所述，将在图11中示出的第一预备半导体基底100的一部分去除以形成如在图12中示出的第一半导体基底100a的操作被称为背面打磨(back-lap)工艺。
严格地说，在图11中示出的第一预备半导体基底100的第二表面104与在图12中示出的第一半导体基底100a的第二表面104a是不同的，但是因为它们均与相同的第一表面102相对，所以可以将两者均称为第二表面。
由于抛光选择性或蚀刻选择性，所以第一贯穿电极120的从第一半导体基底100a的第二表面104a暴露的部分可以从第一半导体基底100a的第二表面104a突出。
图13是示出根据本发明构思的实施例的在半导体封装件1a的第一半导体基底100a中形成第一切割凹槽K1的操作的剖视图。
参照图13，在第一半导体基底100a中形成第一切割凹槽K1，从而将第一半导体基底100a分成多个第一半导体芯片C1。可以通过去除第一半导体基底100a的芯片切割区域SLR的一部分来形成第一切割凹槽K1。可以通过去除第一半导体基底100a的芯片切割区域SLR的一部分和芯片切割区域SLR中的粘结层20的一部分来形成第一切割凹槽K1。可以使用刀片或激光来形成第一切割凹槽K1。
在经由第一切割凹槽K1将芯片切割区域SLR的那部分去除之后，芯片切割区域SLR的围绕芯片区域CR的剩余部分可被称为第一剩余划道区域S1。
可以通过仅去除粘结层20的一部分来形成第一切割凹槽K1，从而不暴露支撑基底10。可以通过去除粘结层20的相对于第一半导体基底100a达到第三高度H3的部分来形成第一切割凹槽K1。因此，第三高度H3可小于第一高度H1。例如，第三高度H3可以为5μm至20μm。另外，第三高度H3是从粘结层20去除的那部分的深度。
另外，第三高度H3可小于第二高度H2。因此，可以通过去除粘结层20达第一半导体基底100a的第一表面102与第一连接凸起180的最上面的表面之间的深度来形成第一切割凹槽K1。
另外，因为第一半导体基底100a的第一半导体芯片C1在第一半导体基底100a中彼此分开，所以第一半导体芯片C1的两个相对的表面分别是第一半导体基底100a的第一表面102的一部分和第二表面104a的一部分。因此，可以将第一半导体芯片C1的两个相对的表面称为第一表面102和第二表面104a。
第一半导体芯片C1可以由芯片区域CR和围绕芯片区域CR的第一剩余划道区域S1形成。
图14是示出根据本发明构思的实施例的在半导体封装件1a的第一半导体芯片C1上附接多个第二半导体芯片C2的操作的剖视图。
参照图14，将第二半导体芯片C2附接到彼此分开的第一半导体芯片C1。可以分别对应于第一半导体芯片C1附接第二半导体芯片C2。附接第二半导体芯片C2以将其堆叠在第一半导体芯片C1上，使得第一半导体芯片C1的第二表面104a的多个部分暴露。即，第二半导体芯片C2可以具有比第一半导体芯片C1的芯片表面积小的芯片表面积。
只要第一切割凹槽K1未被第二半导体芯片C2完全覆盖，第二半导体芯片C2就可以具有比第一半导体芯片C1的芯片表面积大的芯片表面积。然而，在这种情况下，第二半导体芯片C2之间的距离还需要大于第二切割凹槽K2(稍后将参照图17加以描述)的第二宽度W2。
第二半导体芯片C2可以包括第二有源区域A2，各个半导体器件将形成在第二有源区域A2中。另外，可以在第二半导体芯片C2中形成保护第二有源区域A2的第二保护层140a和暴露在第二保护层140a处的第二焊盘160a。另外，可以在每个第二焊盘160a上附接电连接到每个第二焊盘160a的多个第二连接凸起180a。
包括在第二半导体芯片C2中的第二有源区域A2、第二连接凸起180a、第二贯穿电极120a、第二保护层140a和第二焊盘160a的描述在这里未被提及，它们可以分别对应于包括在第一半导体芯片C1中的第一有源区域A1、第一连接凸起180、第一贯穿电极120、第一保护层140和第一焊盘160的描述。
可以附接第二半导体芯片C2，使得第二连接凸起180a面对第一半导体芯片C1的第二表面104a。第二连接凸起180a可以与从第一半导体芯片C1的第二表面104a暴露的每个第一贯穿电极120接触，从而被电连接到每个第一贯穿电极120。
可以在第二半导体芯片C2中形成第二贯穿电极120a。然而，当将要形成的半导体封装件仅包括两个半导体芯片(即，第一半导体芯片C1和第二半导体芯片C2)时，可以不形成第二贯穿电极120a。
第二焊盘160a可以电连接到第二有源区域A2或第二贯穿电极120a。因此，第一连接凸起180可以电连接到第二有源区域或第二贯穿电极120a，或者可以经由第一贯穿电极120被电连接到第一有源区域A1。
可以在第一半导体芯片C1和第二半导体芯片C2之间形成第一底部填充材料层60a。第一底部填充材料层60a可以用作第一半导体芯片C1和第二半导体芯片C2之间的粘结层。可选地，第一底部填充材料层60a可以填充第一半导体芯片C1和第二半导体芯片C2之间的空间。第一底部填充材料层60a可以在将第二半导体芯片C2附接在第一半导体芯片C1上之前预先形成，或者可以在附接第二半导体芯片C2之后形成。
可选地，在该操作中可以不形成第一底部填充材料层60a。在这种情况下，稍后将参照图16描述的模塑层80可以用作第一底部填充材料层60a。
图15是示出根据本发明构思的实施例的在半导体封装件1a的第二半导体芯片C2上附接第三半导体芯片C3的操作的剖视图。
参照图15，在堆叠在第一半导体芯片C1上的第二半导体芯片C2上分别附接第三半导体芯片C3。在图15中，每个第三半导体芯片C3的芯片表面积与每个第二半导体芯片C2的芯片表面积相同，但不限于此。例如，每个第三半导体芯片C3的芯片表面积可以小于每个第二半导体芯片C2的芯片表面积。
第二半导体芯片C2和第三半导体芯片C3之间的连接的描述在这里未被提及，其可以对应于第一半导体芯片C1和第二半导体芯片C2之间的连接的描述。
图16是示出根据本发明构思的实施例的形成半导体封装件1a的模塑层80的操作的剖视图。
参照图16，模塑层80被形成为覆盖第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80可被形成为完全填充第一切割凹槽K1。模塑层80可以包含例如EMC或陶瓷材料。
如上所述，第一底部填充材料层60a可以在前述操作中单独形成，或者可被形成为模塑层80的一部分。另外，第二底部填充材料层60b可以在前述操作中单独形成，或者可被形成为模塑层80的一部分。
图17是示出根据本发明构思的实施例的在半导体封装件1a中形成第二切割凹槽K2的操作的剖视图。
参照图17，将模塑层80的一部分去除，以形成第二切割凹槽K2。通过去除模塑层80和/或粘结层20的一部分来形成第二切割凹槽K2，使得第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3未被暴露。
具体地说，第二切割凹槽K2可以被形成为使得第二切割凹槽K2不暴露第一切割凹槽K1的侧壁。即，即使当形成有第二切割凹槽K2时，仍可以通过剩余的模塑层80来完全覆盖第一切割凹槽K1的侧壁。因此，第二切割凹槽K2可以具有比第一切割凹槽K1的第一宽度W1小的第二宽度W2。另外，第二切割凹槽K2的中心和第一切割凹槽K1的中心尽可能地彼此对应，使得模塑层80保留在第二切割凹槽K2的侧壁和第一切割凹槽K1的侧壁之间。具体地说，模塑层80的填充在形成于粘结层20中的第一切割凹槽K1中且在形成第二切割凹槽K2之后保留的部分可以是突出部80a。
在图1A中示出的半导体封装件1a的突出部80a的宽度D1可以对应于第一切割凹槽K1的第一宽度W1和第二切割凹槽K2的第二宽度W2之间的差的一半。
可以在模塑层80中形成第二切割凹槽K2，从而将模塑层80分成覆盖多个第一半导体芯片C1中的一个第一半导体芯片C1、与多个第二半导体芯片C2中的一个第二半导体芯片C2对应且与多个第三半导体芯片C3中的一个第三半导体芯片C3对应的各个模塑层。
第二切割凹槽K2可被形成为穿过模塑层80，使得相应的第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3形成一个半导体封装件。即，可以通过第二切割凹槽K2来执行半导体封装件之间的分离的划片操作(singulation)。另外，第二切割凹槽K2可被形成为不穿过粘结层20。即，支撑基底10可以不暴露于第二切割凹槽K2中。因此，支撑基底10在随后的工艺中被分离之后可以被重新使用。
第四高度H4(即，第二切割凹槽K2距离第一表面102的深度)可以大于第三高度H3(即，第一切割凹槽K1距离第一表面102的深度)。另外，第四高度H4可以小于第二高度H2。因此，第四高度H4可以大于至少5μm，且小于200μm(即，第二高度H2的厚度的上限)。
可以通过使用刀片或激光来形成第二切割凹槽K2。可以使用形成宽的切口宽度的刀片或形成窄的切口宽度的刀片或者使用这两种刀片来形成第一切割凹槽K1和第二切割凹槽K2。可选地，可以使用形成相对宽的宽度的激光来形成第一切割凹槽K1，并可以使用形成相对窄的宽度的激光来形成第二切割凹槽K2。
接下来，通过移除其上附接有粘结层20的支撑基底10，可以形成多个各自分开的半导体封装件1a(其中一个半导体封装件1a在图1A中示出)。因此，第一厚度T1(即，在图1A中示出的半导体封装件1a的突出部80a的厚度)可以对应于第三高度H3(即，第一切割凹槽K1在粘结层20中的深度)。
因此，在图1A中示出的半导体封装件1a中，可以形成与划道的一部分对应的具有相对窄的宽度的薄模塑层80。因此，可以形成与芯片级封装件(CSP)类似的半导体封装件。另外，可以通过使用贯穿电极形成堆叠半导体封装件来减小芯片体积或者使芯片体积最小化。
图18和图19是示出根据本发明构思的实施例的制造图2的半导体封装件的方法的剖视图，图2的半导体封装件是图1的半导体封装件的修改实施例。
图18是示出根据本发明构思的实施例的在本发明构思的半导体封装件1a的修改实施例中形成模塑层80的操作的剖视图。图18示出了在执行图8至图15的形成半导体封装件1a的方法的操作之后制造半导体封装件1b的方法，但下文中在第三半导体芯片C3的结构方面有所不同。
参照图18，模塑层80被形成为围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80可以被形成为完全填充第一切割凹槽K1。模塑层80可以包含例如EMC或陶瓷材料。
模塑层80完全覆盖第一半导体芯片C1和第二半导体芯片C2，但是可以使第三半导体芯片C3的一部分暴露。即，第三半导体芯片C3的与第三有源区域A3相对的表面可以暴露在模塑层80处。
与在图8至图15中示出的第三半导体芯片C3不同，在图18中示出的第三半导体芯片C3可以不包括贯穿电极。然而，当在随后的操作中将需要附加电源的装置(例如，热电装置)附接到第三半导体芯片C3的暴露表面时，与在图8至图15中示出的第三半导体芯片C3相同，第三半导体芯片C3可以包括第三贯穿电极120b。
图19是示出在参照图18描述的操作中形成的模塑层80中形成第二切割凹槽K2的操作的剖视图。
参照图19，将模塑层80的一部分去除，从而形成第二切割凹槽K2。可以通过去除模塑层80和/或粘结层20的一部分来形成第二切割凹槽K2，使得第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3未被暴露。
具体地说，第二切割凹槽K2可以被形成为未暴露第一切割凹槽K1的侧壁。因此，第二切割凹槽K2可以被形成为具有比第一切割凹槽K1的第一宽度W1窄的第二宽度W2。
模塑层80的填充在形成于粘结层20中的第一切割凹槽K1中且在形成第二切割凹槽K2之后保留的部分可以是突出部80a。
接下来，通过移除其上附接有粘结层20的支撑基底10，可以形成多个各自分开的半导体封装件1b(其中一个半导体封装件1b在图2中示出)。因此，第一厚度T1(即，在图2中示出的半导体封装件1b的突出部80a的厚度)可以对应于第三高度H3(即，第一切割凹槽K1在粘结层20中的深度)。
图20至图24是示出根据本发明构思的实施例的制造半导体封装件1c的方法的剖视图。图20至图24示出了在参照图8至图12描述的方法的操作之后执行的操作。因此，根据本发明构思的当前实施例的制造半导体封装件1c的方法对应于参照图8至图12描述的方法。
图20是示出在根据本发明构思的当前实施例的方法中将第二半导体基底200a附接到第一半导体基底100a的操作的剖视图。
参照图20，将第二半导体基底200a附接在第一半导体基底100a上。第二半导体基底200a可以与第一半导体基底100a是相同类型的半导体基底。即，可以在第二半导体基底200a中形成与在第一半导体基底100a中形成的各个半导体器件的类型相同的各个半导体器件，并且第二半导体基底200a可以包括与第一半导体基底100a的芯片区域CR具有相同的表面积的芯片区域CR和与第一半导体基底100a的芯片切割区域SLR具有相同的表面积的芯片切割区域SLR。第一半导体基底100a的芯片区域CR和芯片切割区域SLR也可以分别被称为第一芯片区域和第一芯片切割区域。
制造第二半导体基底200a的方法可以对应于参照图8至图12描述的制造第一半导体基底100a的方法。即，根据参照图8至图12描述的制造第一半导体基底100a的方法来形成两个半导体基底。然后，在将一个半导体基底附接在支撑基底10上时，将所述一个半导体基底与另一半导体基底分离。粘结层20也与另一半导体基底分离。在这种情况下，所述一个半导体基底可以对应于第一半导体基底100a，另一半导体基底可以对应于第二半导体基底200a。
然而，制造第二半导体基底200a的方法不限于此，并且可以是在不脱离本发明构思的技术范围的情况下能由本领域的普通技术人员选择的任何方法。
包括在第二半导体芯片C2中的第二有源区域A2、第二连接凸起180a、第二贯穿电极120a、第二保护层140a和第二焊盘160a的描述在这里未被提及，它们可以分别对应于包括在第一半导体芯片C1中的第一有源区域A1、第一连接凸起180、第一贯穿电极120、第一保护层140和第一焊盘160的描述。
可以将第二半导体基底200a对齐并附接在第一半导体基底100a上，使得第一半导体基底100a的芯片区域CR和芯片切割区域SLR分别与第二半导体基底200a的芯片区域CR和芯片切割区域SLR彼此对应。
第二半导体基底200a的第二连接凸起180a可以与第一半导体基底100a接触，从而对应于第一半导体基底100a的第一贯穿电极120。因此，第二连接凸起180a和第一贯穿电极120可以彼此电连接。
另外，可以在第一半导体基底100a和第二半导体基底200a之间形成第一填充材料层60a。可选地，第一填充材料层60a可以与模塑层80(稍后将进行描述)由相同的材料形成。当第一填充材料层60a和模塑层80一起形成时，第一填充材料层60a可以是模塑层80的一部分。
图21是示出在根据本发明构思的当前实施例的方法中将第三半导体基底300a附接到第二半导体基底200a的操作的剖视图。
参照图21，在附接在第一半导体基底100a上的第二半导体基底200a上附接第三半导体基底300a。
可以按照与参照图20描述的在第一半导体基底100a上附接第二半导体基底200a的方式相同的方式，在第二半导体基底200a上附接第三半导体基底300a。
图22是示出在根据本发明构思的当前实施例的方法中形成第一切割凹槽K1a的操作的剖视图。
参照图22，在第一半导体基底100a、第二半导体基底200a和第三半导体基底300a中形成第一切割凹槽K1a，从而将第一半导体基底100a、第二半导体基底200a和第三半导体基底300a分别分成第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。可以通过去除第一半导体基底100a、第二半导体基底200a和第三半导体基底300a的芯片切割区域SLR的一部分来形成第一切割凹槽K1a。可以通过去除第一半导体基底100a、第二半导体基底200a和第三半导体基底300a的芯片切割区域SLR的一部分同时去除第一半导体基底100a的芯片切割区域SLR中的粘结层20的一部分来形成第一切割凹槽K1a。可以使用刀片或激光来形成第一切割凹槽K1a。
在通过形成第一切割凹槽K1a将第一半导体基底100a、第二半导体基底200a和第三半导体基底300a的芯片切割区域SLR的一部分去除之后，芯片切割区域SLR的围绕第一半导体基底100a、第二半导体基底200a和第三半导体基底300a的芯片区域CR的剩余部分可以分别被称为第一剩余划道区域S1、第二剩余划道区域S2和第三剩余划道区域S3。
可以通过仅去除粘结层20的一部分来形成第一切割凹槽K1a，使得支撑基底10未被暴露。可以通过去除粘结层20的相对于第一半导体基底100a达到第三高度H3a的部分来形成第一切割凹槽K1a。因此，第三高度H3a可以小于第一高度H1。第三高度H3a可以为例如大约5μm至20μm。
另外，第三高度H3a可以小于第二高度H2。因此，可以通过去除粘结层20达第一半导体基底100a的第一表面102与第一连接凸起180的最上面的表面之间的深度来形成第一切割凹槽K1a。
第一半导体芯片C1可以由第一半导体基底100a的芯片区域CR以及围绕该芯片区域CR的第一剩余划道区域S1形成，第二半导体芯片C2可以由第二半导体基底200a的芯片区域CR以及围绕该芯片区域CR的第二剩余划道区域S2形成，第三半导体芯片C3可以由第三半导体基底300a的芯片区域CR以及围绕该芯片区域CR的第三剩余划道区域S3形成。
图23是示出在根据本发明构思的当前实施例的方法中形成模塑层80的操作的剖视图。
参照图23，模塑层80被形成为完全覆盖第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80可以被形成为完全填充第一切割凹槽K1a。例如，模塑层80可以包含EMC或陶瓷材料。
如上所述，第一底部填充材料层60a可以在前述操作中单独地形成，或者可以一起形成为模塑层80的一部分。同样，第二底部填充材料层60b可以在前述操作中单独地形成，或者可以一起形成为模塑层80的一部分。
图24是示出在根据本发明构思的当前实施例的方法中形成第二切割凹槽K2a的操作的剖视图。
参照图24，通过去除模塑层80的一部分来形成第二切割凹槽K2a。可以通过去除模塑层80和/或粘结层20的一部分来形成第二切割凹槽K2a，使得第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3未被暴露。
第四高度H4a(即，第二切割凹槽K2a距离第一表面102的深度)可以大于上面描述的第三高度H3a。另外，第四高度H4a可以小于第二高度H2。因此，第四高度H4a可以大于至少大约5μm，且小于大约200μm(即，第二高度H2的厚度的上限)。
具体地说，第二切割凹槽K2a可以被形成为不使第一切割凹槽K1a的侧壁暴露。因此，第二切割凹槽K2a可以被形成为具有比第一切割凹槽K1a的第一宽度W1a窄的第二宽度W2a。另外，第二切割凹槽K2a的中心和第一切割凹槽K1a的中心尽可能地彼此对应，使得模塑层80保留在第二切割凹槽K2a的侧壁和第一切割凹槽K1a的侧壁之间。具体地说，模塑层80的填充在形成于粘结层20中的第一切割凹槽K1a中且在形成第二切割凹槽K2a之后保留的部分可以是突出部80a。
第二切割凹槽K2a可以被形成为穿过模塑层80，使得相应的第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3形成一个半导体封装件。可以使用刀片或激光来形成第二切割凹槽K2a。
接下来，通过移除其上附接有粘结层20的支撑基底10，可以形成多个各自分开的半导体封装件1c(其中一个半导体封装件1c在图3中示出)。因此，第一厚度T1(即，在图3中示出的半导体封装件1c的突出部80a的厚度)可以对应于第三高度H3a(即，第一切割凹槽K1a在粘结层20中的深度)。
图25和图26是示出根据本发明构思的另一实施例的制造半导体封装件1d的方法的剖视图。
图25是示出在根据本发明构思的当前实施例的方法中形成模塑层80的操作的剖视图。图25示出了在执行图20至图22的形成半导体封装件1c的方法的操作之后制造半导体封装件1d的方法，但下文中在第三半导体芯片C3的结构方面不同。
参照图25，形成模塑层80，以围绕第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80可以被形成为完全填充第一切割凹槽K1a。模塑层80可以包含例如EMC或陶瓷材料。
模塑层80完全覆盖第一半导体芯片C1和第二半导体芯片C2，但可以使第三半导体芯片C3的一部分暴露。即，第三半导体芯片C3的与第三有源区域A3相对的表面可以暴露在模塑层80处。
与在图20至图22中示出的第三半导体芯片C3不同，在图25中示出的第三半导体芯片C3可以不包括贯穿电极。
图26是示出在根据本发明构思的当前实施例的方法中形成第二切割凹槽K2a的操作的剖视图。
参照图26，将模塑层80的一部分去除，从而形成第二切割凹槽K2a。可以通过去除模塑层80和/或粘结层20的一部分来形成第二切割凹槽K2a，使得第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3未被暴露。
具体地说，第二切割凹槽K2a可以被形成为不使第一切割凹槽K1a的侧壁暴露。因此，第二切割凹槽K2a可以被形成为具有比第一切割凹槽K1a的第一宽度W1a窄的第二宽度W2a。
模塑层80的填充在形成于粘结层20中的第一切割凹槽K1a中且在形成第二切割凹槽K2a之后保留的部分可以是突出部80a。
接下来，通过移除其上附接有粘结层20的支撑基底10，可以形成多个各自分开的半导体封装件1d(其中一个半导体封装件1d在图4中示出)。因此，第一厚度T1(即，在图4中示出的半导体封装件1d的突出部80a的厚度)可以对应于第三高度H3a(即，第一切割凹槽K1a在粘结层20中的深度)。
图27至图31是示出根据本发明构思的实施例的制造半导体封装件1f的方法的剖视图。根据参照图27至图31描述的当前实施例的方法的描述在这里未被包括，其可以对应于根据参照图13至图17描述的实施例的方法的描述。
图27是示出在根据本发明构思的当前实施例的方法中形成第一切割凹槽K1的操作的剖视图。图27示出了在参照图8至图12描述的制造半导体封装件的方法之后执行的操作。
参照图27和图13，在第一半导体基底100a中形成第一切割凹槽K1，从而将第一半导体基底100a分成多个第一半导体芯片C1。可以通过去除第一半导体基底100a的芯片切割区域SLR的一部分来形成第一切割凹槽K1。可以通过去除第一半导体基底100a的芯片切割区域SLR的一部分和芯片切割区域SLR中的粘结层20的一部分来形成第一切割凹槽K1。可以使用刀片或激光来形成第一切割凹槽K1。
可以通过仅去除粘结层20的一部分来形成第一切割凹槽K1，以使支撑基底10未被暴露。可以通过去除粘结层20的相对于第一半导体基底100a达到第三高度H3的部分来形成第一切割凹槽K1。因此，第三高度H3可以小于第一高度H1。例如，第三高度H3可以为大约5μm至大约20μm。另外，第三高度H3可以是粘结层20的被去除的部分的深度。
第一切割凹槽K1可以被形成为具有第一宽度W1。第一切割凹槽K1的第一宽度W1可以小于第一半导体基底100a的芯片切割区域SLR的宽度。因此，在形成第一切割凹槽K1之后，除第一半导体基底100a的芯片区域CR之外，在第一半导体芯片C1中还可以包括第一剩余划道区域S1(即，芯片切割区域SLR的剩余部分)。
图28是示出在根据本发明构思的当前实施例的方法中在第一半导体芯片C1上附接第二半导体芯片C2的操作的剖视图。
参照图28，在分开的第一半导体芯片C1上附接第二半导体芯片C2。可以分别对应于第一半导体芯片C1附接第二半导体芯片C2。可以在第一半导体芯片C1上堆叠第二半导体芯片C2，使得第一半导体芯片C1的第二表面104a的一部分被暴露。即，第二半导体芯片C2可以具有比第一半导体芯片C1的芯片表面积小的芯片表面积。
参照图14和图28，在图14中示出的第二半导体芯片C2的芯片表面积可以小于第一半导体芯片C1的芯片区域CR的芯片表面积。然而，在图28中示出的第二半导体芯片C2的芯片表面积可以大于第一半导体芯片C1的芯片区域CR的芯片表面积。
详细地说，根据参照图28描述的当前实施例的方法中的第二半导体芯片C2的芯片区域具有与第一半导体芯片C1的芯片区域的表面积相同的表面积。另外，第二半导体芯片C2还包括第二剩余划道区域S2。
即，可以通过将与第一半导体芯片C1具有相同尺寸的相同类型的半导体基底分开来形成第二半导体芯片C2。然而，通过将相同类型的半导体基底分开，第二半导体芯片C2可以被形成为具有比第一宽度W1大的第三宽度。因此，当将第二半导体芯片C2附接在第一半导体芯片C1上时，可以在第二半导体芯片C2之间形成距离W3。
因此，当通过堆叠相同类型的半导体芯片来形成根据本发明构思的当前实施例的方法的半导体封装件时，附接在第一半导体芯片C1上的第二半导体芯片C2的第二剩余划道区域S2的表面积可以小于第一半导体芯片C1的第一剩余划道区域S1的表面积。
图29是示出在根据本发明构思的当前实施例的方法中将第三半导体芯片C3附接到第二半导体芯片C2的操作的剖视图。
参照图29，分别在堆叠在第一半导体芯片C1上的第二半导体芯片C2上附接第三半导体芯片C3。第二半导体芯片C2和第三半导体芯片C3之间的连接的描述在这里未被提及，其可以对应于第一半导体芯片C1和第二半导体芯片C2之间的连接的描述。
图30是示出在根据本发明构思的当前实施例的方法中形成模塑层80的操作的剖视图。
参照图20，模塑层80被形成为完全覆盖第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。模塑层80可以被形成为完全填充第一切割凹槽K1。模塑层80可以包含例如EMC或陶瓷材料。
图31是示出在根据本发明构思的当前实施例的方法中形成第二切割凹槽K2的操作的剖视图。
参照图31，通过去除模塑层80的一部分来形成第二切割凹槽K2。可以通过去除模塑层80和/或粘结层20的一部分来形成第二切割凹槽K2，以使第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3未被暴露。
然后，通过移除附接到粘结层20的支撑基底10，可以形成多个各自分开的半导体封装件1f(其中一个半导体封装件1f在图6中示出)。
图32至图34是示出根据本发明构思的实施例的制造半导体封装件1g的方法的剖视图。
图32是示出在根据本发明构思的当前实施例的方法中将第一半导体基底100a附接到支撑基底10的操作的剖视图。
参照图32，使用粘结层20将第一半导体基底100a附接在支撑基底10上。第一半导体基底100a的第一表面102可以被设置为背对形成在支撑基底10上的粘结层20。
因此，第一半导体基底100a可以具有面朝上的形式，其中，作为有源表面的第一表面102面向上。在将第一半导体基底100a附接到支撑基底10之前，可以对第一半导体基底100a执行背面打磨工艺。
图33是示出在根据本发明构思的当前实施例的方法中形成第一切割凹槽K1的操作的剖视图。
参照图33，在第一半导体基底100a中形成第一切割凹槽K1，从而将第一半导体基底100a分成多个第一半导体芯片C1。可以通过去除第一半导体基底100a的芯片切割区域SLR的一部分来形成第一切割凹槽K1。可以通过去除第一半导体基底100a的芯片切割区域SLR的一部分以及芯片切割区域SLR中的粘结层20的一部分来形成第一切割凹槽K1。
图34是示出在根据本发明构思的当前实施例的方法中在第一半导体基底100a上附接第二半导体芯片C2的操作的剖视图。
参照图34，在第一半导体芯片C1上堆叠第二半导体芯片C2。可以附接第二半导体芯片C2，使得第二连接凸起180a面对第一半导体基底100a的第一表面102。在第二半导体芯片C2中，第二连接凸起180a可以附接在第二有源区域A2的有源表面上。在这种情况下，第一半导体基底100a和第二半导体芯片C2可以具有相应的有源表面彼此面对的面对面的形式。
根据参照图32至图34描述的当前实施例的制造半导体封装件的方法的描述在这里未被提及，其可以对应于根据参照图13至图17描述的实施例的制造半导体封装件的方法。因此，可以形成半导体封装件1g(其中一个半导体封装件1g在图7中示出)。
图35是示出根据上面参照图8至图17、图8至图17、图24至图31或图32至图34描述的实施例的制造半导体封装件1a、1b、1f或1g的方法的流程图。
参照图35和图11或图12，在操作S100中，使用粘结层20将第一预备半导体基底100或第一半导体基底100a附接在支撑基底10上。第一预备半导体基底100或第一半导体基底100a包括多个第一半导体芯片C1。可以在执行背面打磨工艺之前将第一预备半导体基底100附接在支撑基底10上。可选地，可以在执行背面打磨工艺之后将第一半导体基底100a附接在支撑基底10上。参照图35以及图15、图27或图33，在操作S200中，将第一半导体基底100a分成多个第一半导体芯片C1。
参照图35和图14、图28或图34，在操作S300中，将分别对应于第一半导体芯片C1的第二半导体芯片C2分别附接在第一半导体芯片C1上。例如，当形成包括三个半导体芯片的半导体封装件时，参照图35和图15或图29，在操作S400中，将第三半导体芯片C3附接在第二半导体芯片C2上。因此，相应的第二半导体芯片C2或者第二半导体芯片C2和第三半导体芯片C3分别被堆叠在第一半导体芯片C1上。当将要堆叠四个或更多个半导体芯片时，可以重复该操作。
在操作S500中，可以对堆叠的第一半导体芯片C1和第二半导体芯片C2或者第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3选择性地执行缺陷测试。这里，可以经由暴露在第三半导体芯片C3上的第三贯穿电极120b来执行缺陷测试。可以在将第一半导体基底100a附接在支撑基底10上之后执行缺陷测试，可以在将第一半导体基底100a分成第一半导体芯片C1之后执行缺陷测试，或者可以在将第二半导体芯片C2附接在第一半导体芯片C1上之后执行缺陷测试。
参照图35和图16、图18或图30，在操作S600中形成模塑层80。模塑层80可以覆盖第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。然而，根据一些实施例，最上面的半导体芯片(例如，第三半导体芯片C3)的上表面可以不被模塑层80覆盖。
参照图35和图17、图19或图31，在操作S700中，将模塑层80的一部分去除，从而将第一半导体芯片C1和第二半导体芯片C2分成相应的第一半导体芯片C1和第二半导体芯片C2的组，或者将第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3分成相应的第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3的组。
参照图35和图1A、图2、图6或图7，在操作S800中，利用粘结层20将上面描述的支撑基底10移除，从而形成半导体封装件1a、1b、1f或1g。
图36是示出根据上面参照图20至图24或图25至图26描述的实施例的制造半导体封装件1c或1d的方法的流程图。
参照图36和图11或图12，在操作S102中，使用粘结层20将第一预备半导体基底100或第一半导体基底100a附接在支撑基底10上。第一预备半导体基底100或第一半导体基底100a包括多个第一半导体芯片C1。可以在执行背面打磨工艺之前将第一预备半导体基底100附接在支撑基底10上。可选地，可以在执行背面打磨工艺之后将第一半导体基底100a附接在支撑基底10上。
参照图36和图20，在操作S202中，将第二半导体基底200a附接在第一半导体基底100a上。第二半导体基底200a包括多个第二半导体芯片C2。
例如，当形成包括三个半导体芯片的半导体封装件时，参照图36和图21，在操作S302中，将第三半导体基底300a附接在第二半导体基底200a上。当将要堆叠四个或更多个半导体芯片时，可以重复该操作。
参照图36和图22，在操作S402中，可以将第一半导体基底100a分成第一半导体芯片C1并将第二半导体基底200a分成第二半导体芯片C2，或者可以将第一半导体基底100a分成第一半导体芯片C1，将第二半导体基底200a分成第二半导体芯片C2并将第三半导体基底300a分成第三半导体芯片C3。因此，相应的第二半导体芯片C2或者第二半导体芯片C2和第三半导体芯片C3分别被堆叠在第一半导体芯片C1上。
在将第一半导体芯片C1分开之后，在操作S502中，可以对堆叠的第一半导体芯片C1和第二半导体芯片C2或者第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3选择性地执行缺陷测试。这里，可以经由暴露在第三半导体芯片C3上的第三贯穿电极120b执行缺陷测试。可以在将第一半导体基底100a附接在支撑基底10上之后执行缺陷测试，或者可以在将第二半导体芯片C2附接在第一半导体芯片C1上之后执行缺陷测试。
参照图36和图23或图25，在操作S602中形成模塑层80。模塑层80可以覆盖第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3。然而，根据一些实施例，最上面的半导体芯片(例如，第三半导体芯片C3)的上表面可以不被模塑层80覆盖。
参照图36和图24或图26，在操作S702中，将模塑层80的一部分去除，从而将第一半导体芯片C1和第二半导体芯片C2分成相应的第一半导体芯片C1和第二半导体芯片C2的组，或者将第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3分成相应的第一半导体芯片C1、第二半导体芯片C2和第三半导体芯片C3的组。
参照图36和图3或图4，在操作S802中，利用粘结层20将上面描述的支撑基底10移除，从而形成半导体封装件1c或1d。
图37是示出包括根据本发明构思的实施例的半导体器件的存储卡8000的示意图。
存储卡8000可被设置为使得控制器8100和存储器8200彼此交换电信号。例如，当控制器8100发送命令时，存储器8200可以传输数据。
存储器8200可以包括根据本发明构思的实施例的半导体器件。另外，存储器8200可以包括参照图1A至图7描述的半导体器件中的至少一种。
存储卡8000可以是诸如存储棒、智能媒体卡(SM)、安全数字卡(SD)、迷你安全数字卡(mini SD)或多媒体卡(MMC)的各种存储卡中的任何存储卡。
根据本发明构思的实施例的半导体封装件，即使当将存储器芯片或控制器芯片堆叠在一起时，半导体封装件的体积的增加仍被减小或最小化。因此，可以使用根据本发明构思的实施例的半导体封装件来制造高容量或高性能的存储卡8000。
图38是示出包括根据本发明构思的实施例的半导体器件的电子系统9000的示意图。
参照图38，电子系统9000可以包括可经由总线9400彼此进行数据通信的处理器9100、输入/输出装置9300和存储器9200。处理器9100可以执行程序，并可以控制电子系统9000。输入/输出装置9300可以用于输入或输出电子系统9000的数据。电子系统9000可以使用输入/输出装置9300被连接到外部装置，例如，个人计算机或网络，从而与外部装置交换数据。存储器9200可以存储用于操作处理器9100的数据和代码。例如，存储器9200可以是参照图1A至图7描述的半导体封装件1a、1b、1c、1d、1e、1f或1g。
存储器9200可以包括根据本发明构思的实施例的半导体器件。另外，存储器9200可以包括参照图1A至图7描述的半导体器件中的至少一种。存储器9200可以存储用于操作处理器9100的数据和代码。
电子系统9000可以在制造需要存储器9200的各种电子控制装置中使用，并可以(例如)在移动电话、MP3播放器、导航装置、固态盘(SSD)或家用电器中使用。
根据本发明构思的实施例的半导体封装件，即使当将存储器芯片或控制器芯片堆叠在一起时，半导体封装件的体积的增加仍被减小或最小化。因此，可以使用根据本发明构思的实施例的半导体封装件来制造高容量或高性能的电子系统9000。
虽然已经参照本发明构思的示例性实施例具体示出并描述了本发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以对其进行形式和细节方面的各种改变。

Claims (36)

1.一种制造半导体封装件的方法，所述方法包括以下步骤：
利用粘结层将半导体基底附接在支撑基底上，其中，所述半导体基底包括多个第一半导体芯片和芯片切割区域，其中，所述多个第一半导体芯片中的第一个第一半导体芯片和第二个第一半导体芯片通过所述芯片切割区域彼此分开，所述半导体基底包括其上形成有有源区域的第一表面和与所述第一表面相对的第二表面；
在所述多个第一半导体芯片中的第一个第一半导体芯片和第二个第一半导体芯片之间的芯片切割区域中形成具有第一切口宽度的第一切割凹槽，从而将所述半导体基底分成多个第一半导体芯片；
将分别与所述多个第一半导体芯片对应的多个第二半导体芯片附接到所述多个第一半导体芯片；
形成模塑层，以填充所述第一切割凹槽；以及
在所述模塑层中形成具有比所述第一切口宽度小的第二切口宽度的第二切割凹槽，从而将所述模塑层分成覆盖所述多个第一半导体芯片中的一个第一半导体芯片和所述多个第二半导体芯片中的相应的一个第二半导体芯片的各个模塑层。
2.根据权利要求1所述的方法，其中，形成所述第一切割凹槽的步骤包括：将所述芯片切割区域的一部分和所述粘结层的一部分去除。
3.根据权利要求2所述的方法，其中，在形成所述第二切割凹槽的步骤中，所述模塑层的在所述粘结层的一部分被去除之处形成的部分被所述第二切割凹槽分开，从而形成相对于所述半导体基底的面对所述支撑基底的所述第一表面突出的突出部。
4.根据权利要求1所述的方法，其中，所述多个第一半导体芯片分别包括多个第一贯穿电极。
5.根据权利要求4所述的方法，其中，在利用所述粘结层将所述半导体基底附接在所述支撑基底上的步骤中，所述半导体基底的所述第一表面被形成为与所述粘结层接触。
6.根据权利要求5所述的方法，所述方法还包括以下步骤：在将所述半导体基底附接在所述支撑基底上之后，通过从所述半导体基底的所述第二表面去除所述半导体基底的一部分来使所述多个第一贯穿电极暴露。
7.根据权利要求4所述的方法，其中，所述多个第一半导体芯片还包括分别电连接到所述多个第一贯穿电极的多个第一连接凸起，
其中，利用所述粘结层将所述半导体基底附接在所述支撑基底上的步骤包括：形成所述多个第一连接凸起，以使所述多个第一连接凸起被所述粘结层围绕。
8.根据权利要求7所述的方法，其中，在第二半导体芯片中形成的半导体器件经由所述多个第一贯穿电极中的至少一些第一贯穿电极被电连接到所述多个第一连接凸起中的至少一些第一连接凸起。
9.根据权利要求8所述的方法，其中，所述第二半导体芯片还包括分别与所述多个第一贯穿电极中的所述至少一些第一贯穿电极对应的多个第二连接凸起，
在附接所述第二半导体芯片的步骤中，所述多个第二连接凸起被形成为与相应的第一贯穿电极接触。
10.根据权利要求7所述的方法，其中，所述多个第一连接凸起被附接在所述第一半导体芯片的第一表面上。
11.根据权利要求7所述的方法，其中，所述多个第一连接凸起被附接在所述第一半导体芯片的第二表面上。
12.根据权利要求11所述的方法，其中，所述多个第一贯穿电极将形成在第一半导体芯片或第二半导体芯片中的半导体器件电连接到所述多个第一连接凸起。
13.根据权利要求7所述的方法，其中，所述多个第一连接凸起的厚度小于所述粘结层的厚度。
14.根据权利要求13所述的方法，其中，所述粘结层的在所述第一切割凹槽中被去除的部分的深度小于第一连接凸起的厚度。
15.根据权利要求1所述的方法，其中，形成所述模塑层的步骤包括：使用所述模塑层完全覆盖所述多个第一半导体芯片和所述多个第二半导体芯片。
16.根据权利要求15所述的方法，其中，形成所述模塑层的步骤包括：使用所述模塑层完全包围所述多个第二半导体芯片。
17.根据权利要求1所述的方法，所述方法还包括以下步骤：在形成所述模塑层之前，对第一半导体芯片和与该第一半导体芯片对应的第二半导体芯片执行测试。
18.根据权利要求1所述的方法，其中，在利用所述粘结层将所述半导体基底附接在所述支撑基底上的步骤中，所述第二表面被形成为与所述粘结层接触。
19.根据权利要求1所述的方法，其中，在形成所述第二切割凹槽的步骤中，所述模塑层的在形成所述第二切割凹槽之后的剩余部分被形成为完全覆盖所述第一切割凹槽的侧壁。
20.根据权利要求1所述的方法，其中，在形成所述第二切割凹槽的步骤中，所述第二切割凹槽被形成为穿过所述模塑层。
21.根据权利要求1所述的方法，其中，所述多个第二半导体芯片被附接到所述多个第一半导体芯片。
22.根据权利要求21所述的方法，其中，所述多个第二半导体芯片中的至少一些第二半导体芯片包括多个第二贯穿电极。
23.一种制造半导体封装件的方法，所述方法包括以下步骤：
利用粘结层将第一半导体基底附接到支撑基底上，其中，所述第一半导体基底包括多个第一半导体芯片和第一芯片切割区域，其中，所述多个第一半导体芯片中的第一个第一半导体芯片和第二个第一半导体芯片通过所述第一芯片切割区域彼此分开，其中，所述多个第一半导体芯片分别包括多个第一贯穿电极；
将第二半导体基底附接在所述第一半导体基底上，其中，所述第二半导体基底包括多个第二半导体芯片和第二芯片切割区域，其中，所述多个第二半导体芯片中的第一个第二半导体芯片和第二个第二半导体芯片通过所述第二芯片切割区域彼此分开，其中，所述多个第二半导体芯片分别包括多个第二贯穿电极；
在所述第一半导体基底的所述第一芯片切割区域中形成具有第一切口宽度的第一切割凹槽，从而将所述第一半导体基底分成第一半导体芯片，并在所述第二半导体基底的所述第二芯片切割区域中形成具有第一切口宽度的第一切割凹槽，从而将所述第二半导体基底分成第二半导体芯片；
形成模塑层，以填充所述第一切割凹槽；以及
在所述模塑层中形成具有比所述第一切口宽度小的第二切口宽度的第二切割凹槽，从而将所述模塑层分成覆盖所述多个第一半导体芯片中的一个第一半导体芯片和所述多个第二半导体芯片中的相应的一个第二半导体芯片的各个模塑层。
24.根据权利要求23所述的方法，其中，在形成所述第一切割凹槽的步骤中，将所述第一芯片切割区域的一部分、所述第二芯片切割区域的一部分和所述粘结层的一部分一起去除。
25.根据权利要求23所述的方法，其中，第一半导体芯片和第二半导体芯片是同类半导体芯片。
26.根据权利要求23所述的方法，所述方法还包括以下步骤：在形成所述第二切割凹槽之后，将所述粘结层和所述支撑基底与所述多个第一半导体芯片分离。
27.一种半导体封装件，所述半导体封装件包括：
第一半导体芯片，具有第一表面和与所述第一表面相对的第二表面，其中，穿过所述第一表面和所述第二表面的多个贯穿电极形成在所述第一半导体芯片中；
至少一个第二半导体芯片，堆叠在所述第一半导体芯片的所述第二表面上；
多个第一连接凸起，附接在所述第一半导体芯片的所述第一表面上，并电连接到所述第一半导体芯片或所述至少一个第二半导体芯片；以及
模塑层，覆盖所述第一半导体芯片和所述至少一个第二半导体芯片，其中，所述模塑层包括被延伸为从所述第一半导体芯片的所述第一表面突出的突出部。
28.根据权利要求27所述的半导体封装件，其中，所述突出部沿着所述第一表面的边界连续地延伸。
29.根据权利要求27所述的半导体封装件，其中，所述突出部从所述第一表面突出的高度小于第一连接凸起的高度。
30.根据权利要求27所述的半导体封装件，其中，所述第一表面是第一半导体芯片的有源表面。
31.根据权利要求27所述的半导体封装件，其中，所述第二表面是第一半导体芯片的有源表面。
32.根据权利要求27所述的半导体封装件，其中，所述至少一个第二半导体芯片被附接到所述第一半导体芯片，使得所述至少一个第二半导体芯片的有源表面面对第一半导体芯片。
33.根据权利要求27所述的半导体封装件，其中，所述至少一个第二半导体芯片的表面积小于所述第一半导体芯片的表面积。
34.根据权利要求27所述的半导体封装件，其中，所述第一半导体芯片和所述至少一个第二半导体芯片是同类半导体芯片，
在所述第一半导体芯片中剩余的划道的表面积大于在所述至少一个第二半导体芯片中剩余的划道的表面积。
35.根据权利要求27所述的半导体封装件，其中，所述第一半导体芯片和所述至少一个第二半导体芯片是同类半导体芯片，
在所述第一半导体芯片中剩余的划道的表面积与在所述至少一个第二半导体芯片中剩余的划道的表面积相同。
36.根据权利要求27所述的半导体封装件，其中，所述至少一个第二半导体封装件包括多个第二半导体芯片，所述多个第二半导体芯片的表面积等于或小于所述第一半导体芯片的表面积。
CN201110306691.4A 2010-10-06 2011-10-08 半导体封装件及其制造方法 Active CN102446863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100097415A KR101692955B1 (ko) 2010-10-06 2010-10-06 반도체 패키지 및 그 제조 방법
KR10-2010-0097415 2010-10-06

Publications (2)

Publication Number Publication Date
CN102446863A true CN102446863A (zh) 2012-05-09
CN102446863B CN102446863B (zh) 2015-04-15

Family

ID=45925453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110306691.4A Active CN102446863B (zh) 2010-10-06 2011-10-08 半导体封装件及其制造方法

Country Status (3)

Country Link
US (2) US8455301B2 (zh)
KR (1) KR101692955B1 (zh)
CN (1) CN102446863B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545270A (zh) * 2012-07-11 2014-01-29 爱思开海力士有限公司 半导体装置和具有半导体装置的堆叠半导体封装
CN103681591A (zh) * 2012-09-14 2014-03-26 瑞萨电子株式会社 半导体器件
CN104576621A (zh) * 2013-10-16 2015-04-29 三星电子株式会社 芯片堆叠半导体封装件及其制造方法
CN105261570A (zh) * 2014-07-11 2016-01-20 三星电子株式会社 半导体封装及其制造方法
CN106847795A (zh) * 2015-12-03 2017-06-13 三星电子株式会社 半导体装置
CN108257927A (zh) * 2018-01-17 2018-07-06 庄清梅 一种半导体存储器件
CN108630739A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN104425467B (zh) * 2013-08-29 2019-02-01 爱思开海力士有限公司 叠层封装体及其制造方法
CN110047764A (zh) * 2019-04-01 2019-07-23 京微齐力(北京)科技有限公司 一种集成fpga芯片和人工智能芯片的系统级封装方法
US10923465B2 (en) 2016-06-15 2021-02-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same
US11285651B2 (en) 2015-05-20 2022-03-29 Basf Se Very thin tube made from TPU and its production process
CN115241075A (zh) * 2022-09-23 2022-10-25 盛合晶微半导体(江阴)有限公司 基于tsv互连的半导体封装结构及制备方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692955B1 (ko) * 2010-10-06 2017-01-05 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US8518796B2 (en) 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
US8710681B2 (en) 2012-05-31 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation rings for blocking the interface between package components and the respective molding compound
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
KR102007259B1 (ko) 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101978975B1 (ko) * 2012-12-21 2019-05-16 에스케이하이닉스 주식회사 임베디드 캐패시터를 갖는 반도체 장치
US20140264783A1 (en) * 2013-03-13 2014-09-18 Altera Corporation Apparatus for electronic assembly with improved interconnect and associated methods
KR102078848B1 (ko) * 2013-03-15 2020-02-18 삼성전자 주식회사 멀티 칩 적층 패키지들을 제조하는 방법
KR101473093B1 (ko) * 2013-03-22 2014-12-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR102041502B1 (ko) * 2013-04-01 2019-11-07 삼성전자 주식회사 관통 전극 및 접착 층을 갖는 반도체 패키지
KR102178826B1 (ko) * 2013-04-05 2020-11-13 삼성전자 주식회사 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
KR101936405B1 (ko) 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
EP2942807B1 (en) 2014-05-07 2020-08-26 Sensirion AG Semiconductor package
KR102261814B1 (ko) * 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법
US9786643B2 (en) 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
US9349670B2 (en) 2014-08-04 2016-05-24 Micron Technology, Inc. Semiconductor die assemblies with heat sink and associated systems and methods
US9324601B1 (en) * 2014-11-07 2016-04-26 International Business Machines Corporation Low temperature adhesive resins for wafer bonding
CN107111566B (zh) * 2014-12-19 2020-08-14 拉姆伯斯公司 用于存储器模块的动态随机存取存储器(dram)部件
US10665578B2 (en) 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
US10332854B2 (en) * 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US9761564B1 (en) * 2016-06-30 2017-09-12 Micron Technology, Inc. Layout of transmission vias for memory device
KR102570582B1 (ko) * 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
JP6727111B2 (ja) * 2016-12-20 2020-07-22 新光電気工業株式会社 半導体装置及びその製造方法
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same
CN108336037B (zh) * 2017-09-30 2022-02-11 中芯集成电路（宁波）有限公司 一种晶圆级系统封装结构和电子装置
KR102503233B1 (ko) * 2018-01-24 2023-02-24 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102465534B1 (ko) * 2018-04-25 2022-11-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10319696B1 (en) * 2018-05-10 2019-06-11 Micron Technology, Inc. Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages
WO2020108602A1 (en) 2018-11-30 2020-06-04 Changxin Memory Technologies, Inc. Chip molding structure, wafer level chip scale packaging structure and manufacturing method thereof
US11133282B2 (en) * 2019-05-31 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. COWOS structures and methods forming same
US11145623B2 (en) * 2019-06-14 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
KR20210035546A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 반도체 패키지
KR20210043212A (ko) * 2019-10-11 2021-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11557568B2 (en) * 2020-02-26 2023-01-17 Taiwan Semiconductor Manufacturing Company. Ltd. Package and manufacturing method thereof
US11239217B2 (en) * 2020-03-30 2022-02-01 Nanya Technology Corporation Semiconductor package including a first sub-package stacked atop a second sub-package
US11189609B2 (en) * 2020-05-01 2021-11-30 Micron Technology, Inc. Methods for reducing heat transfer in semiconductor assemblies, and associated systems and devices
KR20220014364A (ko) * 2020-07-23 2022-02-07 삼성전자주식회사 반도체 패키지
KR20220126883A (ko) * 2021-03-10 2022-09-19 삼성전자주식회사 반도체 패키지
CN115083903B (zh) * 2022-07-21 2022-11-15 山东中清智能科技股份有限公司 一种晶圆的切割方法以及单芯片封装体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092217A1 (en) * 2001-02-02 2003-05-15 Coyle Anthony L. Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US20050046002A1 (en) * 2003-08-26 2005-03-03 Kang-Wook Lee Chip stack package and manufacturing method thereof
CN101308802A (zh) * 2007-05-15 2008-11-19 矽品精密工业股份有限公司 感测式半导体装置及其制法
US20080283971A1 (en) * 2007-04-13 2008-11-20 Siliconware Precision Industries Co., Ltd. Semiconductor Device and Its Fabrication Method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042073B2 (en) * 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4390775B2 (ja) 2006-02-08 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体パッケージの製造方法
JP2007234881A (ja) 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 半導体チップを積層した半導体装置及びその製造方法
KR100743648B1 (ko) * 2006-03-17 2007-07-27 주식회사 하이닉스반도체 웨이퍼 레벨 시스템 인 패키지의 제조방법
JP5143451B2 (ja) 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
KR20100109241A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 칩 적층 패키지 및 그 제조방법
JP5543125B2 (ja) * 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
KR101692955B1 (ko) * 2010-10-06 2017-01-05 삼성전자 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092217A1 (en) * 2001-02-02 2003-05-15 Coyle Anthony L. Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US20050046002A1 (en) * 2003-08-26 2005-03-03 Kang-Wook Lee Chip stack package and manufacturing method thereof
US20080283971A1 (en) * 2007-04-13 2008-11-20 Siliconware Precision Industries Co., Ltd. Semiconductor Device and Its Fabrication Method
CN101308802A (zh) * 2007-05-15 2008-11-19 矽品精密工业股份有限公司 感测式半导体装置及其制法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545270B (zh) * 2012-07-11 2017-06-23 爱思开海力士有限公司 半导体装置和具有半导体装置的堆叠半导体封装
CN103545270A (zh) * 2012-07-11 2014-01-29 爱思开海力士有限公司 半导体装置和具有半导体装置的堆叠半导体封装
CN103681591A (zh) * 2012-09-14 2014-03-26 瑞萨电子株式会社 半导体器件
CN103681591B (zh) * 2012-09-14 2018-06-26 瑞萨电子株式会社 半导体器件
CN104425467B (zh) * 2013-08-29 2019-02-01 爱思开海力士有限公司 叠层封装体及其制造方法
CN104576621B (zh) * 2013-10-16 2018-07-24 三星电子株式会社 芯片堆叠半导体封装件及其制造方法
CN104576621A (zh) * 2013-10-16 2015-04-29 三星电子株式会社 芯片堆叠半导体封装件及其制造方法
CN105261570A (zh) * 2014-07-11 2016-01-20 三星电子株式会社 半导体封装及其制造方法
CN105261570B (zh) * 2014-07-11 2019-04-02 三星电子株式会社 半导体封装及其制造方法
US11285651B2 (en) 2015-05-20 2022-03-29 Basf Se Very thin tube made from TPU and its production process
CN106847795B (zh) * 2015-12-03 2022-04-19 三星电子株式会社 半导体装置
CN106847795A (zh) * 2015-12-03 2017-06-13 三星电子株式会社 半导体装置
US10923465B2 (en) 2016-06-15 2021-02-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same
TWI737691B (zh) * 2016-06-15 2021-09-01 南韓商三星電子股份有限公司 半導體裝置的製作方法
CN108630739B (zh) * 2017-03-22 2021-12-21 东芝存储器株式会社 半导体装置及其制造方法
CN108630739A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN108257927B (zh) * 2018-01-17 2020-02-07 深圳市晶存科技有限公司 一种半导体存储器件
CN108257927A (zh) * 2018-01-17 2018-07-06 庄清梅 一种半导体存储器件
CN110047764B (zh) * 2019-04-01 2021-07-30 京微齐力(北京)科技有限公司 一种集成fpga芯片和人工智能芯片的系统级封装方法
CN110047764A (zh) * 2019-04-01 2019-07-23 京微齐力(北京)科技有限公司 一种集成fpga芯片和人工智能芯片的系统级封装方法
CN115241075A (zh) * 2022-09-23 2022-10-25 盛合晶微半导体(江阴)有限公司 基于tsv互连的半导体封装结构及制备方法

Also Published As

Publication number Publication date
US8637969B2 (en) 2014-01-28
KR101692955B1 (ko) 2017-01-05
US8455301B2 (en) 2013-06-04
US20120088332A1 (en) 2012-04-12
CN102446863B (zh) 2015-04-15
KR20120035719A (ko) 2012-04-16
US20130264706A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
CN102446863B (zh) 半导体封装件及其制造方法
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
CN107507825B (zh) 半导体封装
CN102479771B (zh) 半导体装置及其制造方法和半导体封装件
KR101918608B1 (ko) 반도체 패키지
CN102347251B (zh) 嵌入式晶圆级接合方法
KR102007259B1 (ko) 반도체 패키지 및 그 제조 방법
CN1976014B (zh) 半导体器件及其制造方法
US9099541B2 (en) Method of manufacturing semiconductor device
CN109727946A (zh) 形成芯片封装体的方法
US8207617B2 (en) Electrical connections for multichip modules
CN104752236A (zh) 用于封装应用的两步模塑研磨
CN101740415A (zh) 集成电路结构及其形成方法
KR101936405B1 (ko) 적층 반도체 패키지 및 이의 제조방법
KR20130082315A (ko) 집적회로 소자
CN109841576B (zh) 半导体器件、包括其的半导体晶片及半导体封装
JP2011071441A (ja) 半導体装置の製造方法、半導体装置およびウエハ積層構造物
CN109755141A (zh) 制造半导体封装结构的方法
CN106898589B (zh) 集成电路
US20130043586A1 (en) Method for encapsulating electronic components on a wafer
TWI407540B (zh) 具矽通道之多晶片堆疊結構及其製法
US20110278569A1 (en) Wafer level integration module with interconnects
US8278755B2 (en) Heat dissipation structure for electronic device and fabrication method thereof
KR20100124161A (ko) 반도체 패키지의 제조방법
CN111384014A (zh) 具有侧壁连接的半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant