CN111384014A - 具有侧壁连接的半导体封装 - Google Patents

具有侧壁连接的半导体封装 Download PDF

Info

Publication number
CN111384014A
CN111384014A CN201911371464.2A CN201911371464A CN111384014A CN 111384014 A CN111384014 A CN 111384014A CN 201911371464 A CN201911371464 A CN 201911371464A CN 111384014 A CN111384014 A CN 111384014A
Authority
CN
China
Prior art keywords
semiconductor die
redistribution layer
layer
contact pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911371464.2A
Other languages
English (en)
Inventor
E·杰加
B·苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of CN111384014A publication Critical patent/CN111384014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H01L2224/06187—On contiguous sides of the body with specially adapted redistribution layers [RDL]
    • H01L2224/06188—On contiguous sides of the body with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开的实施例涉及一种具有侧壁连接的半导体封装。提供了一种扇出晶圆级封装包括半导体裸片，该半导体裸片在其侧壁上具有再分布层。位于裸片上方的再分布层包括沿着侧壁延伸的延伸部分。半导体裸片被包封在模塑料层中。模塑料层位于再分布层的延伸部分与半导体裸片的侧壁之间。用于将半导体器件电连接到电子电路板的焊料触点位于再分布层上。焊料触点和再分布层的侧壁可以在两个不同的位置上提供电接触。因而，该封装可以用于通过提供竖直连接和水平连接来改善互连性。

Description

具有侧壁连接的半导体封装
技术领域
本公开涉及一种晶圆级封装，该晶圆级封装具有在半导体裸片的侧壁上形成的用于在封装中提供附加输入/输出端子的延伸再分布层。
背景技术
典型的半导体封装包括输入/输出连接，以用于将半导体封装与顶部表面上的其他各种外部电路连接。这些各种外部电路可以包括其他半导体封装或印刷电路板或任何种类的外部电路。
在作为以晶圆级对集成电路(IC)进行封装的技术的、传统的晶圆级芯片规模封装(WLCSP)中，WLCSP通常通过安装在半导体裸片上的焊料球，仅在封装的顶部侧上提供I/O连接。这种WLCSP封装限制了封装中I/O连接的数目，并且由于仅在封装的顶部侧上提供了I/O连接，所以限制了可以堆叠封装的方式。
由于在传统WLCSP结构中的这种受限的应用，因此封装的尺寸无法满足业界不断增长的提供最小化尺寸封装的需求。
发明内容
本公开涉及一种利用WLCSP封装的侧壁区域以提供附加I/O连接并且减小封装尺寸的半导体封装。因此，提供了一种半导体封装以及制造这种半导体封装的方法，该半导体封装具有附加I/O连接并且最小化半导体封装的整体尺寸。也就是说，通过扩大封装中的I/O连接的数目，半导体封装可以利用所提出的侧壁I/O连接与其他半导体封装或电路水平地和竖直地堆叠。
本公开的另一方面是提供一种能够在半导体封装之间提供互连性改善的半导体封装。
本公开的又一方面是提供一种能够竖直和水平堆叠以增加在各个方向上的连接性的半导体封装。
本公开的再一方面是提供一种可以以占据最小空间并且因此减小半导体器件的整体尺寸的3D结构来堆叠的半导体封装。
本公开的另一方面是提供一种通过使用传统晶圆级芯片规模封装凸块形成工艺来制造具有附加I/O连接的半导体封装的方法，而无需增加附加制造阶段。这有助于维持整个制造过程的成本。
附图说明
为了更好地理解实施例，现在仅通过示例参考附图。在附图中，相同的附图标记标识相似的元件或动作。附图中元件的尺寸和相对位置不必按比例绘制。例如，不必按比例绘制各种元件的形状和角度，并且可以放大和定位这些元件中的一些元件以提高附图可读性。进一步地，所绘出的元件的特定形状不一定旨在传达关于特定元件的实际形状的任何信息，并且可能仅是为了便于在附图中识别而被选择。
图1是根据本公开的半导体结构的示例性实施例的横截面视图，该半导体结构在半导体裸片的侧壁上具有延伸的再分布层；
图2是根据本公开的示例性实施例的图1的半导体结构的俯视图；
图3A和图3B示出了根据本公开的实施例的提供模具保护层的示例；
图4示出了根据本公开的一个实施例的具有使用焊料球的连接的两个半导体结构的横截面视图；
图5示出了根据本公开的另一实施例的具有使用引线键合的连接的两个半导体结构的横截面视图；
图6A至图6I是示出了根据本公开的示例性实施例的制作延伸的再分布层的示例性方法的横截面视图；
图7示出了根据本公开的实施例的划刻相邻半导体结构的横截面视图。
具体实施方式
在以下描述中，对某些具体细节进行了阐述，以便提供对各种公开的实施例的透彻理解。然而，相关领域的技术人员将认识到，可以在没有这些具体细节中的一个或多个具体细节的情况下或者利用其他方法、部件、材料等来实践实施例。在其他实例中，尚未对与芯片封装或晶圆级芯片规模封装(WLCSP)相关联的公知结构进行示出或详细描述，以免不必要地混淆实施例的描述。
除非上下文另有要求，否则在以下整个说明书和权利要求书中，词语“包括”及其变型(诸如“包含”和“具有”)应以开放性包括的含义来解释，也就是说，解释为“包括但不限于”。进一步地，除非上下文另外明确指出，否则术语“第一”、“第二”和类似序列指示符应当解释为可互换。
在整个说明书中，对“一个实施例”或“一实施例”的引用意指结合该实施例描述的特定特征、结构或特点被包括在至少一个实施例中。因此，在整个说明书中各处出现的短语“在一个实施例中”或“在一实施例中”不一定都是指代同一实施例。更进一步地，在一个或多个实施例中，可以以任何合适方式组合特定特征、结构或特点。
除非内容另有明确规定，否则在本说明书和所附权利要求书中使用的单数形式“一”、“一个”和“所述”包括复数对象。还应当指出，除非内容中另有明确规定，否则术语“或”通常以其最广泛的含义而被采用，也就是说，“和/或”。
附图中的虚线用于指示存在更多元件，但是为了简单起见而被省略。
图1是根据本公开的示例性实施例的半导体结构100的一部分的横截面视图。在该实施例中，半导体结构100包括具有半导体衬底的半导体裸片110，该半导体衬底包括多种有源和无源电路，诸如晶体管、电阻器、电容器、逻辑等。半导体结构100还包括接触焊盘120、钝化层130、第一电介质层140、再分布层150、第二电介质层160、以及包括金属化层170的导电结构171。导电结构171可以是能够传导电信号的任何合适结构，并且可以是但不限于作为金属化层170的凸块下金属结构(UBM)、以及焊料凸块或焊料球180。这些导电结构形成了提供电触点的基础，其将下文进行详细描述。然而，根据特定设计要求，其他实施例可以包括半导体结构的更少或更多个元件。
半导体裸片110设置在晶圆(未示出)的载体衬底上。半导体裸片110可以具有第一表面111、第二表面113和第三表面115。在一个实施例中，第一表面111可以是指如图1中布置的半导体裸片110的顶部表面。第一表面例如可以是平面表面。接触焊盘120可以设置在半导体裸片110的顶部表面上。半导体裸片110包括第二表面113，第二表面113可以是指半导体裸片110的侧表面。在一个实施例中，第一表面111和第二表面113彼此横向。在另一实施例中，第一表面111和第二表面113彼此垂直。半导体裸片110还包括第三表面115，第三表面115可以是指半导体裸片110的底部表面。半导体裸片110的第三表面115可以接触晶圆的载体衬底。第一表面111和第三表面115彼此相对并且可以彼此平行。半导体裸片110可以由包括但不限于硅(Si)或砷化镓(GaAs)的材料制成。
接触焊盘120位于半导体裸片110的第一表面111上。在一个实施例中，接触焊盘120设置在半导体裸片110的顶部表面上。在该实施例中，接触焊盘120可以叠盖在半导体裸片110的一个区域上并且不必一定具有与半导体裸片110的第一表面111共面的表面。然而，在一些实施例中，为了最小化半导体结构100的整体高度和厚度，接触焊盘120可以嵌入或凹陷在半导体裸片110中，并且可以具有与半导体裸片110共面的顶部表面111。将接触焊盘120嵌入半导体裸片110中可以包括：蚀刻半导体裸片110并且将接触焊盘120沉积在裸片110的蚀刻部分上。该接触可能是用于在裸片中形成有源和无源电路的处理步骤的一部分。因而，接触焊盘120可以沉积在半导体裸片110上至低于半导体裸片110的第一表面111的位置。在一个实施例中，接触焊盘120是金属焊盘，并且可以由包括但不限于诸如铜(Cu)、铝(Al)等的金属的导电材料制成。
钝化层130位于半导体裸片110上。在一个实施例中，钝化层130设置在半导体裸片110上并且在接触焊盘120的第一部分117上。例如，钝化层130与接触焊盘120的两个边缘部分重叠和接触。钝化层130可以由无机电介质材料制成。例如，钝化层130可以使用氮化硅(SiN)、二氧化硅(SiO2)、其他电介质、或利用Si和N或Si和O的组合的任何化合物来制成。钝化层130用于保护半导体裸片110。依据设计，可以省略钝化层130。
第一电介质层140位于钝化层130上。在一个实施例中，第一电介质层140设置在钝化层130上并且在接触焊盘120的第二部分119上。例如，第一电介质层140与接触焊盘120的第二部分119重叠并且接触。在一个实施例中，第一电介质层140由包括但不限于聚苯并恶唑(PBO)或聚酰亚胺(PI)的绝缘材料制成。
再分布层150位于第一电介质层140上。在一个实施例中，再分布层150设置在第一电介质层140和接触焊盘120上。例如，再分布层150与接触焊盘120的第三部分121接触并且与钝化层130和第一电介质层140重叠。在一个实施例中，再分布层150包括延伸部分152。例如，延伸部分152延伸到半导体裸片110的侧面以覆盖钝化层130和第一电介质层140的侧面。半导体裸片110可以包括围绕裸片的周边形成并且与位于半导体裸片110周围的其他焊料球180相关联的多个再分布层150。在不同应用中，再分布层150沿着半导体裸片110的每个侧面延伸，以在侧壁中的一些侧壁上提供电接触。
为了更详细地说明，再分布层150的延伸部分152沿着半导体裸片110的第二表面113延伸。在一个实施例中，再分布层150延伸到半导体裸片110的第二表面113(例如，半导体裸片110的侧壁)并且覆盖钝化层130的侧面和第一电介质层140的侧面，使得防止钝化层130和第一电介质层140直接暴露。
在一个实施例中，再分布层150的延伸部分152沿着半导体裸片110的第二表面113延伸，以暴露半导体裸片110的唇部部分112。例如，再分布层150不会一直沿着第二表面113(例如，侧壁)向下延伸并且可以覆盖钝化层130的侧面和第一电介质层140的侧面，同时暴露半导体裸片110的唇部部分112的顶部表面和侧表面。在另一实施例中，如图1所示，延伸的再分布层150的外表面可以与半导体裸片110的唇部部分112的外表面共面。
在另一实施例中，再分布层150的延伸部分152一直沿着半导体裸片110的第二表面113向下延伸。例如，再分布层150一直沿着侧壁向下延伸并且可以覆盖钝化层130的侧面、第一电介质层140的侧面、以及半导体裸片110的侧面。在该实施例中，延伸的再分布层150可以覆盖在半导体裸片110的唇部部分112上方以提供整个表面作为电触点。尽管未示出，但是如果延伸的再分布层150覆盖在半导体裸片110的唇部部分112上方，则延伸的再分布层150将会由于唇部部分112而在半导体裸片110的侧面中形成台阶形状。
在又一实施例中，半导体裸片110可以没有唇部部分112，并且再分布层150的延伸部分152可以一直沿着半导体裸片110的第二表面113向下延伸以到达半导体裸片110的第三表面115，参见图3B。例如，半导体裸片110的侧面、钝化层130的侧面、以及第一电介质层140的侧面可以共面，并且再分布层150可以沿着侧壁延伸以完全覆盖钝化层130的侧面、第一电介质层140的侧面和半导体裸片110的侧面。在该实施例中，延伸的再分布层150可以延伸直到到达第三表面115(例如，半导体裸片110的底部表面)为止，以提供包括整个第二表面113的电触点。
第二电介质层160位于再分布层150上。在一个实施例中，第二电介质层160与接触焊盘120、钝化层130、第一电介质层140、以及再分布层150重叠。在一个实施例中，第二电介质层160可以仅与再分布层150的一定区域接触。第二电介质层160可以由与第一电介质层140相同的材料制成，该材料包括但不限于PBO或PI，
凸块下金属结构(UBM)170位于第二电介质层160上。UBM170被包括作为用于传导电信号的导电结构171中的一个导电结构。在一个实施例中，UBM 170在与接触焊盘120间隔开的位置中与再分布层150直接接触。再分布层150可以电气地和物理地连接到接触焊盘120。该连接使得导电结构171能够将电信号提供给其他输入/输出端子，诸如印刷电路板(PCB)或其他电路(未示出)。在该实施例中，UBM 170位于不与接触焊盘120重叠的第二电介质层160上。然而，在另一实施例中，UBM 170的位置可以与接触焊盘120重叠，或者可以根据任何设计要求而位于不同位置。UBM 170可以由金属制成，该金属包括但不限于镍(Ni)、Al、Cu、铬(Cr)、钛(Ti)或其任何组合。
焊料球180位于UBM 170上。焊料球180也被包括在用于传导电信号的导电结构171中。焊料球180可以被统称为焊料球、焊料凸块、焊料接头等。能够传导电信号的任何结构都将满足，并且不限于焊料球。
在集成电路封装中，焊料球在芯片封装和PCB之间提供电触点，该PCB经由焊料球提供一个电触点。然而，根据本公开，第一电介质层140上的再分布层150沿着半导体裸片110的侧面延伸，以在半导体裸片110的侧壁上提供第二电触点。通过这种配置，芯片封装能够竖直和水平堆叠。这种设计将改善芯片模块之间的互连性，并且节省面积消耗。
另外，由于这种配置，在半导体裸片110的侧面上提供了另一电触点，这避免了使用作为穿过硅裸片的竖直电连接的硅通孔(TSV)或芯片通孔。虽然TSV还在3D封装和3D集成电路中提供了互连性，但是在硅裸片中形成TSV所涉及的制造过程却很复杂、困难并且昂贵。因此，延伸的再分布层150可以提供这样的配置，即，该配置消耗的面积更少，涉及的成本更少，消耗的功率更少，并且由于连接长度的缩短而维持了较高的互连速度。在图4和图5中对竖直连接进行更详细的说明。
在另一实施例中，输出到焊料球180的电信号和输出到再分布层150的延伸部分152的电信号可以不同。半导体结构可以被配置为提供两个显着不同的电信号。例如，半导体结构100提供至少两个输出端子，并且根据设计要求，通过焊料球180和再分布层150的延伸部分输出的信号中的每个信号可以不同。
可替代地，在一些实施例中，从焊料球180和延伸部分152输出的电信号将是相同的。
图2是根据本公开的示例性实施例的图1的半导体结构100的俯视图。
参照图2，根据本公开的实施例的半导体结构100可以具有再分布层150的延伸部分。参照图1，已经对沿着点划线的半导体结构100的横截面视图进行解释。半导体结构100的俯视图仅示出了一个球，然而封装将包括多个球，这些球中的一些或全部可以具有再分布层150的延伸部分。
在图2中，在半导体裸片110上形成焊料球180和再分布层150。再分布层150延长到半导体裸片110的侧面，以覆盖裸片110的侧壁的一部分。虽然与延伸的再分布层150重叠的侧壁区域完全被覆盖在侧面上，延伸的再分布层150可以不覆盖半导体裸片110的其余侧面区域。
在一个实施例中，由延伸的再分布层150覆盖的侧壁区域可以是狭窄的，从而提供了小尺寸的接触面积。然而，在另一实施例中，延伸的再分布层150所覆盖的侧壁区域可以是宽的，从而提供大尺寸的接触面积。因此，基于设计需要，可以提供不同尺寸的接触面积。
在未示出的其他实施例中，延伸的再分布层150可以重新布线以在半导体裸片110的不同部分处提供触点。通过将延伸的再分布层150拉伸到半导体裸片110中的不同位置，如由延伸的再分布层150提供的第二触点不必一定位于如关于图1和图2所示的侧面上。
图3A和图3B示出了根据本公开的实施例的结合半导体裸片110和再分布层150的延伸部分152提供模具保护层的示例。
在图3A中，提供模具保护层190以覆盖半导体裸片110的侧面、钝化层130的侧面、第一电介质层140的侧面。模具保护层190位于再分布层150的延伸部分152与半导体裸片110、钝化层130、第一电介质层140之间。
参考图3A，半导体裸片110具有在晶圆(未示出)的载体衬底上的唇部部分112。半导体裸片110可以具有第一表面111和第二表面113。唇部可以延伸通过第二表面113。
在一个实施例中，第一表面111可以是指半导体裸片110的顶部表面，并且接触焊盘120可以沉积在半导体裸片110的第一表面111上。半导体裸片110包括第二表面113，该第二表面113可以是指半导体裸片110的侧表面。在一个实施例中，第一表面111和第二表面113可以彼此横向。例如，第一表面111和第二表面113不需要彼此垂直。如此，第一表面111和第二表面113可以彼此形成倾斜角。然而，在另一实施例中，第一表面111和第二表面113可以彼此垂直。半导体裸片110可以由包括但不限于Si或GaAs的材料制成。
接触焊盘120沉积在半导体裸片110的第一表面111上。在一个实施例中，接触焊盘120位于半导体裸片110的顶部表面上。在该实施例中，接触焊盘120可以被定位为使得接触焊盘120的表面与半导体裸片110的第一表面111共面。然而，在不同的实施例中，接触焊盘120的表面与半导体裸片110不一定必须共面。在一些实施例中，为了最小化半导体结构300的整体高度和厚度，接触焊盘120可以嵌入在半导体裸片110中并且可以具有与半导体裸片110共面的顶部表面。例如，接触焊盘120可以是金属焊盘并且可以由包括但不限于Cu、Al等的导电材料制成。
钝化层130沉积在半导体裸片110上。在一个实施例中，钝化层130位于半导体裸片110上并且与接触焊盘120的第一部分117重叠。例如，钝化层130叠盖接触焊盘120的两个边缘部分并且与接触焊盘120接触。在该实施例中，钝化层130沉积在半导体裸片110上，但是没有延伸到半导体裸片110的唇部部分112。钝化层130可以由无机或有机电介质材料制成。例如，钝化层130可以使用SiN、SiO2、其他电介质、或利用Si和N或Si和O的组合的任何化合物来制成。钝化层130用于保护半导体裸片110。根据设计，可以省略钝化层130。
第一电介质层140沉积在钝化层130上。在一个实施例中，第一电介质层140位于钝化层130上并且与接触焊盘120的第二部分119重叠。例如，第一电介质层140叠盖在接触焊盘120的第二部分119上并且与接触焊盘120和钝化层130两者接触。在该实施例中，第一电介质层140沉积在钝化层130上，但是没有延伸到半导体裸片110的唇部部分112。第一电介质层140例如可以由但不限于PBO或PI制成。
再分布层150沉积在第一电介质层140上。在一个实施例中，再分布层150位于接触焊盘120、第一电介质层140和模具保护层190上。例如，再分布层150与接触焊盘120的第三部分121接触并且与钝化层130、第一电介质层140和模具保护层190重叠。在一个实施例中，再分布层150包括延伸部分152，延伸部分152沿着侧壁或半导体裸片110的第二表面113延伸。在另一实施例中，再分布层150的另一端不必延伸到半导体裸片110的另一侧表面。也就是说，根据电路设计要求，再分布层150可以仅形成在半导体裸片110的一个侧面上。然而，在不同的应用中，再分布层150可以沿着半导体裸片110的两个侧面延伸，以在半导体裸片110的两个侧壁上提供电触点。
再分布层150的延伸部分152沿着包括唇部部分112的半导体裸片110的第二表面113延伸。在一个实施例中，再分布层150延伸到半导体裸片110的第二表面113(例如，半导体裸片110的侧壁)并且覆盖第一电介质层140的顶部表面以及模具保护层190的顶部表面和侧面表面，使得防止钝化层130、第一电介质层140和模具保护层190直接暴露。
在一个实施例中，再分布层150的延伸部分152沿着半导体裸片110的第二表面113延伸，但是没有覆盖半导体裸片110的唇部部分112。例如，再分布层150可以没有一直沿着第二表面113(例如，半导体裸片110的侧壁)向下延伸，并且可以覆盖模具保护层190，直到它到达半导体裸片110的唇部部分112的顶部表面为止。
在另一实施例中，再分布层150的延伸部分152沿着半导体裸片110的第二表面113延伸，以暴露半导体裸片110的唇部部分112。例如，再分布层150的延伸部分152可以与半导体裸片110的唇部部分112共面。即，半导体裸片110的唇部部分112的侧表面可以与再分布层150的沿着半导体裸片110的第二表面113(例如，侧壁)延伸的延伸部分152共面。
提供模具保护层190以覆盖半导体裸片110的侧面、钝化层130的侧面、以及第一电介质层140的侧面。模具保护层190可以在延伸的再分布层150的顶部上提供附加保护。模具保护层190位于再分布层150的延伸部分152与半导体裸片110、钝化层130和第一电介质层140之间。模具保护层190被设置与半导体裸片的外周边相邻。在一个实施例中，模具保护层190包围半导体裸片110以在半导体结构300的侧壁上提供保护。
可以使用压缩模制工艺来形成模具保护层190，以用模塑料包封裸片。然而，可以使用其他方法，并且不必限于该模制过程。模具保护层190可以在延伸的再分布层150的顶部上提供附加保护。模具保护层190位于半导体裸片110的侧面、钝化层130的侧面、第一电介质层140的侧面、与再分布层150的延伸部分之间，使得不会减小半导体裸片110的侧壁上的电接触面积。
在另外实施例中，模具保护层190可以被定位为覆盖再分布层150的延伸部分152的一部分。通过这种配置，使用再分布层150的延伸部分152在半导体裸片110的侧壁上提供的电接触面积可以被减小。例如，可以在半导体裸片110的唇部部分112与再分布层150的延伸部分152之间形成模具保护层190，以部分覆盖再分布层150的下部延伸部分。然而，在不同的实施例中，根据设计需求，可以提供模具保护层190以覆盖再分布层150的上部延伸部分或再分布层150的中间延伸部分。
第二电介质层160沉积在再分布层150上。在一个实施例中，第二电介质层160与接触焊盘120、钝化层130、第一电介质层140和再分布层150重叠。例如，第二电介质层160被定位为使得该层与第一电介质层140的一部分和再分布层150的一部分接触。第二电介质层160可以由与第一电介质层140相同的材料制成，该材料包括但不限于PBO或PI。
UBM 170沉积在第二电介质层160上。根据本公开的导电结构171尤其还包括UBM170、焊料球180等，它们能够传导电信号。在一个实施例中，UBM 170在不与接触焊盘120重叠的位置中与再分布层150直接接触。再分布层150可以电气地或物理地连接到接触焊盘120，并且该连接使得导电结构171能够将电信号提供给其他输入/输出端子，诸如PCB或其他外部电路(未示出)。在该实施例中，UBM 170位于不与接触焊盘120重叠的第二电介质层160上。然而，在另一实施例中，UBM 170的位置可以与接触焊盘120重叠或根据任何设计要求位于不同位置。UBM 170可以由包括但不限于例如Ni、Al、Cu、Cr、Ti或其任何组合的金属制成。
焊料球180安装在UBM 170上。焊料球180也被包括在用于传导电信号的导电结构171中。焊料球180可以被统称为焊料球、焊料凸块、焊料接头等。能够传导电信号的任何结构都将满足并且不限于焊料球。
根据当前的电路封装，焊料球可以向芯片封装或PCB提供第一电触点，但是延伸的再分布层150还可以在半导体裸片110的侧壁上提供第二电触点。通过这种配置，芯片封装能够垂直和水平堆叠。这种设计将改善芯片模块之间的互连性，并且节省面积占用。
另外，这种配置增强了3D封装和3D集成电路中的互连性，并且减少了制造过程中涉及的复杂性，因为形成延伸的再分布层150可以用于传统凸块形成工艺而无需增加附加制造阶段。例如，可以使用传统WLCSP凸块流程容易地形成延伸的再分布层150。因此，减少了形成延伸的再分布层150所涉及的复杂性，并且成本较低。进一步地，由于芯片封装之间或与PCB的连接长度的缩短，延伸的再分布层150可以提供占用的更少面积、消耗更少功率并且仍维持高互连速度的配置。在图4和图5中将对竖直连接进行更详细的解释。
在另一实施例中，输出到焊料球180的电信号和输出到再分布层150的延伸部分152的电信号可以不同。半导体结构可以被配置为提供两个显着不同的电信号。例如，半导体结构100提供至少两个输出端子，并且根据设计要求，通过焊料球180和再分布层150的延伸部分输出的信号中的每个信号可以不同。
在图3B中，提供模具保护层190以覆盖半导体裸片110的侧面、钝化层130的侧面和第一电介质层140的侧面。模具保护层190位于再分布层150的延伸部分与半导体裸片110、钝化层130以及第一电介质层140之间。
参照图3B，半导体裸片110没有唇部部分。没有唇部部分的半导体裸片110设置在晶圆(未示出)的载体衬底上。为了清楚的目的并且以免模糊本公开的主题，对于结合图1和图3A可以容易找到的那些描述，省略了重复说明。
提供模具保护层190以覆盖半导体裸片110的侧面、钝化层130的侧面和第一电介质层140的侧面。模具保护层190可以在用于半导体裸片110的延伸的再分布层150的顶部上提供附加保护。模具保护层190位于再分布层150的延伸部分与半导体裸片110、钝化层130以及第一电介质层140之间。模具保护层190被设置与半导体裸片的外周边相邻。在一个实施例中，模具保护层190包围半导体裸片110以在半导体结构320的侧壁上提供保护。
仅对与模具保护层190有关的特征进行详细描述。可以使用压缩模制工艺以用模塑料包封裸片，来形成模具保护层190。然而，如所提及的，可以使用另一合适的模制工艺。模具保护层190位于半导体裸片110的侧面113、钝化层130的侧面、第一电介质层140的侧面与再分布层150的延伸部分152之间，使得不会减小半导体裸片110的侧壁上的电接触面积。由于图3B中的半导体裸片110没有唇部部分，模具保护层190可以形成为一直向下覆盖，直到它到达半导体裸片110的第三表面115为止。例如，模具保护层190可以形成为覆盖半导体裸片110的整个第二表面113。
再分布层150的延伸部分152沿着半导体裸片110的第二表面113延伸并且覆盖模具保护层190。在一个实施例中，再分布层150在模具保护层190的顶部上延伸到半导体裸片110的侧壁，使得模具保护层190不会直接暴露。该配置允许模具保护层190保护半导体裸片110和延伸的再分布层150的外边界以在半导体裸片110的侧壁上具有宽的接触表面。
在另一实施例中，再分布层150的延伸部分152一直沿着半导体裸片110的第二表面113向下延伸，以到达半导体裸片110的第三表面115。例如，再分布层150可以一直沿着覆盖模具保护层190的侧壁和模具保护层190的底部表面向下延伸。如果延伸的再分布层150覆盖模具保护层190，到达半导体裸片110的第三表面115，则它将提供与所有方向(例如，穿过焊料球180的顶部方向，使用延伸的再分布层150的侧面方向)的连接性，并且增加了能够提供电接触的表面。这将改善芯片封装之间或与其他外部电路之间的竖直和水平互连。
图4示出了根据本公开的实施例的两个半导体结构的横截面视图，该两个半导体结构堆叠连接并且在侧向表面上具有焊料球。
在图4中，封装400的一部分包括经由粘合剂层498附接在一起的第一半导体裸片110和第二半导体裸片410。粘合剂层498可以是用于将硅裸片附接在一起的任何合适材料。例如，可以使用包括但不限于聚酰亚胺或环氧树脂的粘合剂来粘合两个硅裸片。第一半导体裸片110包括第一接触焊盘120、第一钝化层130、第一电介质层140、第一再分布层150、第二电介质层160、包括第一UBM 170的第一导电结构171、以及第一焊料球180。第二半导体裸片410包括第二接触焊盘420、第二钝化层430、第三电介质层440、第二再分布层450、第四电介质层460、包括第二UBM 470的第二导电结构471、以及第二焊料球480。然而，根据特定设计要求，其他实施例可以包括半导体结构的更少或更多个元件。
第一半导体裸片110和第一半导体裸片110的其他元件以与关于图1或图3A所阐述的方式相似的方式形成。因此，省略了相同元件的重复说明。
具有第一焊料球180的第一半导体裸片110可以使用传导层492连接到印刷电路板(PCB)494。传导层492可以在第一焊料球180与PCB 494之间提供电连接。传导层492例如可以由能够传导信号的任何金属制成，该金属包括但不限于Cu、Al等。
第二半导体裸片410可以具有第四表面411、第五表面413和第六表面415。在一个实施例中，第四表面411可以是指底部表面，第五表面413可以是指侧表面，第六表面415可以是指第二半导体裸片410的顶部表面，该顶部表面在图中面向向下的方向。
第二接触焊盘420可以设置在第二半导体裸片410的顶部表面上。在一个实施例中，第五表面413和第六表面415可以彼此横向。在另一实施例中，第五表面413和第六表面415可以彼此垂直。
第二半导体裸片410还包括第六表面415，第六表面415可以与第二半导体裸片410的顶部表面相对应。在一个实施例中，第四表面411和第六表面415可以彼此相对。例如，第四表面411和第六表面415可以位于面向彼此的相对侧面上。在另一实施例中，第四表面411和第六表面415可以彼此平行。第二半导体裸片410可以由包括但不限于Si或GaAs的材料制成。
在该实施例中，第一半导体裸片110的第三表面115(例如，第一半导体裸片110的底部表面)和第二半导体裸片410的第四表面411(例如，第二半导体裸片410的底部表面)可以面向彼此。例如，第一半导体裸片110的第三表面115和第二半导体裸片410的第四表面411可以位于相对侧面上并且可以使用粘合剂层498彼此胶合。在其他实施例中，可以省略粘合剂层498。
第二接触焊盘420位于第二半导体裸片410的第六表面415上。在一个实施例中，第二接触焊盘420设置在第二半导体裸片410的顶部表面上。在该实施例中，第二接触焊盘420可以叠盖在第二半导体裸片410的一个区域上，并且不一定必须具有与第二半导体裸片410的第六表面415共面的表面。然而，在一些实施例中，为了最小化半导体结构400的整体高度和厚度，第二接触焊盘420可以嵌入第二半导体裸片410中，并且可以具有与第二半导体裸片410共面的顶部表面。将第二接触焊盘420嵌入第二半导体裸片410中可以包括：蚀刻第二半导体裸片410并且在第二半导体裸片410上沉积第二接触焊盘420。因而，第二接触焊盘420可以在第二半导体裸片410上沉积到比第二半导体裸片410的顶部表面更低的位置。在一个实施例中，第二接触焊盘420是金属焊盘，并且由导电材料制成，该导电材料包括但不限于Cu、Al等。
第二钝化层430位于第二半导体裸片410上。在一个实施例中，第二钝化层430设置在第二半导体裸片410上并且在第二接触焊盘420的第一部分417上。例如，第二钝化层430与第二接触焊盘420的两个边缘部分重叠并且接触。第二钝化层430可以使用SiN、SiO2、其他电介质或使用Si和N或Si和O的组合的任何化合物来制成。第二钝化层430用于保护第二半导体裸片410。依据设计，可以省略第二钝化层430。
第三电介质层440位于第二钝化层430上。在一个实施例中，第三电介质层440设置在第二钝化层430上并且在第二接触焊盘420的第二部分419上。例如，第三电介质层440与第二接触焊盘420的第二部分419重叠并且接触。在一个实施例中，第三电介质层440由但不限于PBO或PI制成。
第二再分布层450位于第三电介质层440上。在一个实施例中，第二再分布层450设置在第三电介质层440和第二接触焊盘420上。例如，第二再分布层450与第二接触焊盘420的第三部分421接触并且与第二钝化层430和第三电介质层440重叠。在一个实施例中，第二再分布层450包括延伸部分452。在另一实施例中，第二再分布层450的另一端不必延伸到第二半导体裸片410的另一侧表面。也就是说，第二再分布层450可以仅形成在第二半导体裸片410的一个侧面上。然而，在不同的应用中，第二再分布层450可以沿着第二半导体裸片410的两个侧面延伸以在两个侧壁上提供电接触。
第二再分布层450的延伸部分452沿着第二半导体裸片410的第五表面413(例如，侧表面)延伸。在一个实施例中，第二再分布层450延伸到第二半导体裸片410的第五表面413(例如，第二半导体裸片410的侧壁)并且覆盖第二钝化层430的侧面和第三电介质层440的侧面，使得防止第二钝化层430和第三电介质层440直接暴露。
在一个实施例中，第二再分布层450的延伸部分452沿着第二半导体裸片410的第五表面413延伸，以暴露半导体裸片410的唇部部分412。例如，第二再分布层450不会一直沿着第五表面413向下延伸，并且可以覆盖第二钝化层430的侧面和第三电介质层440的侧面，但是使第二半导体裸片410的唇部部分412敞开。
在另一实施例中，在没有唇部部分412的半导体裸片中(例如，第一半导体裸片110和第二半导体裸片410两者都与图3B中看到的裸片结构320相似地没有唇部部分)，延伸的第二再分布层450的表面和延伸的第一再分布层150的表面可以共面。然而，由于两个半导体裸片之间的粘合剂层498，延伸的第二再分布层450和延伸的第一再分布层150可以彼此电绝缘。
在附加实施例中，第二再分布层450的延伸部分452一直沿着第二半导体裸片410的第五表面413向下延伸。例如，第二再分布层450一直沿着侧壁向下延伸，并且可以覆盖第二钝化层430的侧面、第三电介质层440的侧面、以及第二半导体裸片410的侧面。在该实施例中，延伸的第二再分布层450可以覆盖第二半导体裸片410的唇部部分412以提供整个表面作为电触点。尽管未示出，但是如果延伸的第二再分布层450覆盖在第二半导体裸片410的唇部部分412上，则由于唇部部分412，它将在第二半导体裸片410的侧面中形成台阶形状。由于两个半导体裸片之间的粘合剂层498，延伸的第二再分布层450和延伸的第一再分布层150仍可以彼此电绝缘。
第四电介质层460位于第二再分布层450上。在一个实施例中，第四电介质层460与第二接触焊盘420、第二钝化层430、第三电介质层440、以及第二再分布层450重叠。在一个实施例中，第四电介质层460可以仅与第二再分布层450的某个区域接触。第四电介质层460可以由但不限于与第三电介质层140相同的材料(例如，PBO或PI)制成。
第二UBM 470位于第四电介质层460上。第二UBM 470被包括作为用于传导电信号的导电结构471中的一个导电结构。在一个实施例中，第二UBM 470在与第二接触焊盘420间隔开的位置中与第二再分布层450直接接触。第二再分布层450可以电气地并且物理地连接到第二接触焊盘420。在该实施例中，第二UBM 470位于不与第二接触焊盘420重叠的第四电介质层460上。然而，在另一实施例中，第二UBM 470的位置可以与第二接触焊盘420重叠或根据任何设计要求位于不同位置处。第二UBM 470可以由但不限于Ni、Al、Cu、Cr、Ti或其任何组合制成。
第二焊料球480位于第二UBM 470上。第二焊料球480也被包括在用于传导电信号的导电结构471中。第二焊料球480可以统称为焊料球、焊料凸块、焊料接头等。能够传导电信号的任何结构都将满足并且不限于焊料球。诸如第二焊料球480的导电结构可以将电信号提供给诸如PCB或其他电路的其他输入/输出端子。尽管未在图4中示出，安装在第一半导体裸片110上的第一焊料球180连接到PCB 494以提供输入/输出端子。根据设计需求，附加的PCB可以附接到安装在第二半导体裸片410上的第二焊料球480。
在晶圆级封装中，焊料球可以用于与芯片封装或PCB电连接。然而，根据本公开的晶圆级封装，第一半导体裸片110和第二半导体裸片410彼此垂直堆叠，并且还在第一半导体裸片110的第二表面和第二半导体裸片410的第五表面413上提供附加的电接触。第一延伸再分布层150和第二延伸再分布层450可以通过导电连接而连接。导电连接可以是能够传导电信号的任何材料，诸如金属。在一个实施例中，导电连接包括但不限于焊料接头、焊料凸块、焊料球496或键合引线510(图5所示)、或在侧面上提供电触点的任一类似结构。通过这种配置，由于侧壁上的电触点，芯片封装能够竖直堆叠并且也可以水平连接。这种设计将改善芯片模块之间的互连性，并且节省面积占用。
在图4中，导电连接496将第一延伸再分布层150和第二延伸再分布层450两者连接以形成大的单个触点。然而，在其他实施例中，单独的导电连接496可以用于延伸的再分布层150、450中的每个延伸的再分布层。例如，一个焊料球可以单独地安装在第一延伸再分布层150上以形成一个电触点，并且第二焊料球可以单独地安装在第二延伸再分布层450上以形成另一电触点。这种配置不仅在双堆叠半导体结构400的侧面上增加了电触点的数目，而且还为从第一延伸再分布层150和第二延伸再分布层450获取(retrieving)两个不同信号提供了基础。在焊料球496叠盖在第一延伸再分布层150和第二延伸再分布层450两者上的先前实施例中，由于焊料球496连接到第一延伸再分布层150和第二延伸再分布层450两者，所以焊料球496提供的电触点可能仅具有一个相同的信号。然而，如果单独的焊料球连接到第一延伸再分布层150和第二延伸再分布层450的每个延伸再分布层，则能够存在可以从第一延伸再分布层150和第二延伸再分布层450的每个延伸再分布层获取的两个单独的电信号。
另外，这种配置增强了3D封装和3D集成电路中的互连性。形成延伸的再分布层所涉及的制造过程并不复杂、困难或昂贵，因为它利用了传统WLCSP工艺。所涉及的附加过程是将两个半导体裸片堆叠在一起并且在堆叠的半导体裸片的侧面上提供焊料接头496。焊料接头496为竖直堆叠的两个半导体裸片110、410提供侧面连接。焊料接头496可以进一步用于在半导体结构400的水平方向上水平连接任何半导体封装或外部电路。这允许形成占用更少面积并且还涉及更低成本的3D封装。此外，这允许在竖直方向和水平方向上扩展互连性。另外，由于缩短了连接长度，它消耗的功率也更少，而且维持了较高的互连速度。
在另一实施例中，输出到第一焊料球180和第二焊料球480的电信号可以与通过焊料接头496输出的电信号不同。半导体结构400可以被配置为根据不同的设计要求提供显着不同的电信号。
图5示出了根据本公开的实施例的具有使用引线键合的连接的半导体封装的横截面视图。在图5中，已经对图4的对应元件进行解释并且不再重复。
参照图5，可以使用引线键合510将竖直堆叠的半导体结构500中的第一半导体裸片110和第二半导体裸片410连接在一起。
在竖直堆叠两个半导体裸片(例如，第一半导体裸片110和第二半导体裸片410)中，顶部半导体裸片110与底部半导体裸片410之间的电连接可以使用引线键合510来完成。例如，用于引线键合510的材料例如可以包括能够传导电信号的任何金属，诸如Cu、Al等。与可以提供较大的电接触面积的图4中使用的焊料接头496相反，引线键合510可以将顶部裸片110的延伸的第一再分布层150和底部裸片410的延伸的第二再分布层450电连接。在其他实施例中，引线键合510可以用于将半导体裸片连接到其他半导体封装或其他外部电路(未示出)。
半导体结构500的竖直堆叠不仅改善了3D封装和3D集成电路中的互连性，而且节省了空间，这使得总封装尺寸最小化。半导体结构500还通过在第一半导体裸片110的第二表面113和第二半导体裸片410的第五表面413上提供附加电触点来改善水平连接性。第一延伸再分布层150和第二延伸再分布层450可以通过引线键合510连接，并且该引线可以根据工业需求用于连接到外部电路或PCB。通过这种配置，芯片封装能够竖直堆叠并且可以水平连接。这种设计改善芯片模块之间的互连性，并且节省面积占用。它还允许形成这样的3D封装，该3D封装由于连接长度缩短而导致消耗的功率较少，但维持较高的互连速度。
在另一实施例中，输出到第一焊料球180和第二焊料球480的电信号可以与通过引线键合510输出的电信号不同。半导体结构500可以被配置为根据不同的设计要求提供显着不同的电信号。
图6A至图6I是示出了根据本公开的实施例的制作延伸的再分布层的示例性方法的横截面视图。
在该实施例中，在图6A中，该方法开始于载体衬底602。半导体裸片604放置在载体衬底602上。例如，半导体裸片604被附着在载体衬底602上，以使其被附接到载体衬底602。半导体裸片604包括第一表面605、与第一表面605横向的第二表面607、以及与第一表面605相对的第三表面609。第一表面605可以是指半导体裸片604的顶部表面。第二表面607可以是指半导体裸片604的侧表面。在另一实施例中，第一表面605和第二表面607可以彼此垂直。在其他实施例中，第一表面605和第二表面607形成的角度可以是倾斜角。另外，在一些实施例中，第一表面605和第三表面609可以位于相对侧面上。例如，第一表面605和第三表面609可以彼此平行，但是不一定必须平行。另外，第三表面609和第二表面607可以彼此横向。半导体裸片604可以由但不限于诸如Si或GaAs的材料制成。
在图6B中，在半导体裸片604的第一表面605上提供接触焊盘606。在一个实施例中，接触焊盘606设置在半导体裸片604的顶部表面上。在该实施例中，接触焊盘606可以叠盖在半导体裸片604的一个区域上，并且不必具有与半导体裸片604的第一表面605共面的表面。然而，在一些实施例中，为了最小化半导体结构的整体高度和厚度，接触焊盘606可以嵌入半导体裸片604中，并且可以具有与半导体裸片604共面的顶部表面。将接触焊盘606嵌入半导体裸片604中可以包括：蚀刻半导体裸片604并且在裸片604上沉积接触焊盘606。因此，在一些实施例中，接触焊盘606可以在半导体裸片604上沉积至低于半导体裸片604的顶部表面的位置。在一个实施例中，接触焊盘606是金属焊盘，并且由包括但不限于Cu、Al等的导电材料制成。
在图6C中，在半导体裸片604和接触焊盘606上提供钝化层608。可以使用本领域中已知的各种沉积方法在半导体裸片604和接触焊盘606上沉积钝化层608。例如，钝化层608由使用以下材料制成：SiN、SiO2、其他电介质、或使用Si与N或Si与O的组合的任何化合物。钝化层608用于保护半导体裸片604。依据设计，可以省略钝化层608。
在图6D中，部分移除钝化层608以暴露接触焊盘606的一部分。钝化层608的这种部分移除产生开口610并且部分暴露接触焊盘606。通过该移除，钝化层608与接触焊盘606的第一部分617重叠。
在图6E中，在钝化层608上以及在通过钝化层608的部分移除而产生的开口610中提供第一电介质层612。可以基于使用本领域中任何已知的沉积方法来沉积第一电介质层612。例如，第一电介质层612沿着钝化层130和由开口610制成的形状来设置。第一电介质层612由但不限于PBO或PI制成。
在图6F中，在第一电介质层612上提供再分布层616。在将再分布层616沉积在第一电介质层612上之前，第一电介质层612被蚀刻并且被移除以暴露接触焊盘606的一部分。作为移除的结果，在一个实施例中，第一电介质层612设置在钝化层608上和在接触焊盘606的第二部分619上。例如，第一电介质层612与接触焊盘606的第二部分619重叠并且接触。
另外，在提供第一电介质层612并且部分移除第一电介质层612以暴露接触焊盘606之后，可以在半导体裸片604的第二表面607上提供模具保护层614。模具保护层614被提供为与半导体裸片604的外周边相邻。在一个实施例中，模具保护层614包围半导体裸片604以在半导体结构的侧壁上提供保护。例如，如所示出的，模具保护层614被定位为覆盖半导体裸片604的第二表面607、钝化层608的侧面、以及第一电介质层612的侧面。形成模具保护层614的过程可以使用例如压缩模制工艺来执行。该过程用于通过模塑料包封半导体裸片604，同时保护裸片的有源面。例如，模塑料可以包围所有暴露的硅裸片表面，而忽略裸片的某些表面。在一些实施例中，可以基于工业设计需求来省略形成模具保护层614的过程。
返回参照图6F，在接触焊盘606的一部分和第一电介质层612上提供再分布层616。在一个实施例中，再分布层616设置在接触焊盘606、第一电介质层612和模具保护层上614上。例如，再分布层616与接触焊盘606的第三部分621接触并且与钝化层608、第一电介质层612、以及模具保护层614重叠。接触焊盘606的第二部分619位于焊盘606的第一部分617与第三部分621之间。在一个实施例中，再分布层616包括延伸部分626。在该实施例中，再分布层616在模具保护层614上延伸，完全覆盖模具保护层614，并且与载体衬底602接触。再分布层616的延伸部分626沿着半导体裸片604的第二表面607延伸，使得防止钝化层608、第一电介质层612、以及模具保护层614直接暴露。
在一个实施例中，再分布层616可以形成在半导体裸片604的一个侧面上。然而，在不同的实施例中，再分布层616的另一端可以延伸到半导体裸片604的另一侧表面。也就是说，再分布层616可以沿着半导体裸片604的两个侧面延伸，以在两个侧壁上提供电触点。
在图6F中，已经相对于没有唇部部分(未示出)的半导体裸片604对沉积再分布层616的延伸部分626进行了解释。然而，在半导体裸片604上形成层的相同工艺可以应用于具有唇部部分的裸片。在一些实施例中，在半导体裸片具有唇部部分的情况下，再分布层616可以沿着半导体裸片604的第二表面延伸，并且对于侧壁，正好在该唇部部分上方延伸，使得半导体裸片604的唇部部分被暴露。例如，再分布层616可以没有一直沿着第二表面607(例如，侧壁)向下延伸并覆盖半导体裸片604的唇部部分。它可以延伸以覆盖模具保护层614的侧面，该保护层614的侧面覆盖了钝化层608的侧面和第一电介质层612的侧面，但是使半导体裸片604的唇部部分敞开。
在图6G中，在再分布层616上提供第二电介质层618。在一个实施例中，第二电介质层618与接触焊盘606、钝化层608、第一电介质层612、以及再分布层616重叠。在一个实施例中，第二电介质层160可以仅与再分布层616的部分区域接触。第二电介质层618可以由与第一电介质层612相同的材料制成，并且可以使用相同方法沉积。第二电介质层618可以由但不限于诸如PBO或PI的材料制成，
在图6H中，在第二电介质层618上提供UBM 620。在一个实施例中，UBM 620在与接触焊盘606间隔开的位置中与再分布层616直接接触。例如，再分布层616可以电气地和物理地连接到接触焊盘606。该连接使得诸如UBM 620的导电结构能够将电信号提供给诸如PCB或其他外部电路(未示出)的其他输入/输出端子。在该实施例中，UBM 620位于不与接触焊盘606重叠的第二电介质层618上。然而，在另一实施例中，UBM 620的位置可以与接触焊盘606重叠，或根据任何设计要求位于不同位置。例如，UBM 620可以由金属制成，该金属包括但不限于例如Ni、Al、Cu、Cr、Ti或其任何组合。
在图6I中，在UBM 620上提供焊料球622。焊料球622可以包括能够传导电信号的任何传导材料，并且可以包括例如焊料凸块、焊料接头、引线键合等。能够传导电信号的任何结构都将满足并且不限于焊料球。
图7示出了根据本公开的实施例的划刻相邻的半导体结构的横截面视图。
在图7中，示出了具有两个硅裸片的半导体结构700，第一半导体裸片704和第二半导体裸片804彼此相邻放置。对于本领域普通技术人员而言，显而易见的是，多个半导体裸片安装在晶圆的载体衬底702、802上。在该实施例中，如图7所示，两个硅裸片被附着在载体衬底上。第一半导体裸片704被附着在第一载体衬底702上，第二半导体裸片804被附着在第二载体衬底802上。第一载体衬底702和第二载体衬底802可以相同，并且可以形成大的单个载体衬底。载体衬底可以具有放置在载体衬底的顶部上的多个半导体裸片。
可以基于用于形成构建在载体基板衬底702的顶部上的半导体结构的相同或相似的工艺来形成构建在载体衬底802的顶部上的半导体结构。例如，接触焊盘(未示出)、钝化层808、第一电介质层812、模具保护层814、再分布层816、第二电介质层818、UBM 820、以及焊料球822可以以与先前实施例中所解释的方式相同或相似的方式形成。
在其他实施例中，在半导体裸片704上形成接触焊盘706、钝化层708、第一电介质层712、模具保护层714、再分布层716、第二电介质层718、UBM 720、焊料球722等的过程可以针对安装在载体衬底上的多个半导体裸片处于单个统一过程中。例如，前述元件和层可以针对安装在载体衬底上的多个半导体裸片中的每个半导体裸片在单个过程中形成。因而，形成在半导体裸片704上的相同元件和层将形成在相邻半导体裸片804上以及形成在安装在载体衬底702、802上的任何其他多个半导体裸片上。例如，第一半导体裸片704中的钝化层708可以在与第二半导体裸片804中的钝化层808相同的过程中形成。用于载体衬底702、802上的所有其他半导体裸片(未示出)的钝化层可以也在相同的单个过程中形成。
在半导体裸片上形成延伸再分布层的一种示例性方法是在重构晶圆上的多个半导体裸片中的每个半导体裸片上形成再分布层。在重构晶圆中，多个半导体裸片安装在重构晶圆上，并且与多个半导体裸片中的每个半导体裸片间隔开。在所涉及的多个半导体裸片的顶部上形成各种层的工艺是如结合先前实施例所解释的。在形成各种层(例如，接触焊盘、钝化层、第一电介质层、模具保护层、再分布层、第二电介质层、UBM、焊料球等)之后，从载体衬底(未示出)拾取并卸下具有再分布层的半导体裸片和具有再分布层的相邻半导体裸片。
在其他实施例中，半导体裸片可以具有唇部部分705、805，并且一个半导体裸片704的唇部部分705可以连接到相邻半导体裸片804的唇部部分805，如图7所示。对于这些半导体裸片，可以使用在半导体裸片上形成延伸再分布层的另一示例性方法。该示例性方法包括：在半切割晶圆上的多个半导体裸片中的每个半导体裸片上形成再分布层，并且划刻相邻半导体裸片中的每个半导体裸片的唇部部分。
例如，在图7中，第一半导体裸片704通过它们相应的唇部部分705、805而连接到第二半导体裸片804。在第一半导体裸片704和第二半导体裸片804上形成各种层的过程包括与结合相关先前实施例所解释的过程相同相似的过程。在形成各种层(例如，接触焊盘、钝化层、第一电介质层、模具保护层、再分布层、第二电介质层、UBM、焊料球等)之后，第一半导体裸片704和相邻的第二半导体裸片804沿着划刻线710切割。切割线710在第一半导体裸片704的唇部部分705与第二半导体裸片804的唇部部分805之间切割。在沿着划刻线710在半切割晶圆上进行切割之后，第一半导体裸片704和相邻的第二半导体裸片804被分开。以类似方式切割安装在载体衬底上的其他多个半导体裸片。在将多个半导体裸片中的每个半导体裸片单片化为各个半导体裸片之后，从载体衬底702、802卸下各个裸片。各个半导体裸片都包括允许在芯片侧壁处实现大的接触面积的延伸再分布层。
可以组合上文所描述的各种实施例以提供其他实施例。本说明书中提及的和/或在申请数据表中列出的所有美国专利、美国专利申请出版物、美国专利申请、外国专利、外国专利申请和非专利出版物通过引用整体并入本文。如果需要采用各种专利、申请和出版物的概念以提供其他实施例，则可以修改实施例的各方面。
可以根据以上具体实施方式对实施例做出这些改变和其他改变。一般而言，在以下权利要求书中，所使用的术语不应解释为将权利要求限制为说明书和权利要求书中公开的特定实施例，而应当解释为包括所有可能的实施例以及权利要求享有权利的全部范围的等同物。因而，权利要求不受公开内容的限制。

Claims (16)

1.一种器件，包括：
半导体裸片，包括第一表面和横向于所述第一表面的第二表面；
接触焊盘，所述接触焊盘在所述半导体裸片的所述第一表面上；
再分布层，所述再分布层在所述半导体裸片的所述第一表面和所述接触焊盘上，所述再分布层具有延伸部分，所述延伸部分从所述接触焊盘延伸到所述半导体裸片的所述第二表面，所述延伸部分包括在所述半导体裸片的所述第二表面上的第一电触点；以及
导电结构，所述导电结构在所述再分布层上与所述接触焊盘间隔开，所述导电结构包括在所述半导体裸片的所述第一表面上的第二电触点。
2.根据权利要求1所述的器件，其中所述第二电触点包括凸块下金属结构、焊料球或焊料凸块。
3.根据权利要求1所述的器件，其中所述第一电触点和所述第二电触点提供彼此不同的电信号。
4.根据权利要求1所述的器件，其中所述半导体裸片包括与所述第一表面相对的第三表面，并且所述延伸部分延伸越过所述第一表面到达所述半导体裸片的所述第三表面。
5.根据权利要求1所述的器件，其中所述延伸部分从所述第一表面到所述半导体裸片的第三表面覆盖所述第二表面。
6.根据权利要求1所述的器件，还包括：
钝化层，所述钝化层在所述再分布层与所述半导体裸片之间，所述钝化层与所述接触焊盘的第一部分重叠。
7.根据权利要求6所述的器件，还包括：
第一电介质层，所述第一电介质层在所述再分布层与所述钝化层之间，所述第一电介质层与所述接触焊盘的第二部分重叠，所述第二部分在所述接触焊盘的所述第一部分与所述接触焊盘的第三部分之间，所述接触焊盘的所述第三部分与所述再分布层接触。
8.根据权利要求7所述的器件，还包括：
第二电介质层，所述第二电介质层在所述再分布层上；以及
所述导电结构，包括：
金属化层，所述金属化层在所述再分布层上与所述接触焊盘间隔开。
9.根据权利要求1所述的器件，还包括：
模具保护层，所述模具保护层在所述半导体裸片的所述第二表面与所述再分布层的所述延伸部分之间。
10.一种器件，包括：
第一半导体裸片，包括第一表面、第二表面和第三表面；
第一再分布层，所述第一再分布层在所述第一半导体裸片的所述第一表面上，所述第一再分布层具有延伸部分，所述延伸部分从所述第一表面延伸到所述第二表面；
第二半导体裸片，包括第四表面、第五表面和第六表面，所述第二半导体裸片的所述第四表面面向所述第一半导体裸片的所述第三表面；
第二再分布层，所述第二再分布层在所述第二半导体裸片的所述第六表面上，所述第二再分布层具有延伸部分，所述延伸部分从所述第六表面延伸到所述第五表面。
11.根据权利要求10所述的器件，还包括：
导电连接，电连接所述第一再分布层和所述第二再分布层。
12.根据权利要求11所述的器件，其中所述导电连接包括焊料凸块、焊料接头、焊料球、或引线键合。
13.根据权利要求10所述的器件，其中所述第一半导体裸片的所述第二表面和所述半导体裸片的所述第五表面共面。
14.一种方法，包括：
在第一半导体裸片的第一表面上形成接触焊盘；
在所述第一半导体裸片的所述第一表面和所述接触焊盘上形成第一再分布层，包括：
形成所述第一再分布层的延伸部分，所述第一再分布层的所述延伸部分从所述接触焊盘延伸到所述第一半导体裸片的第二表面，所述第二表面横向于所述第一表面；以及
在所述第一再分布层上形成与所述接触焊盘间隔开的导电结构。
15.根据权利要求14所述的方法，还包括：
在第二半导体裸片的第四表面上形成第二再分布层，包括：形成所述第二再分布层的延伸部分，所述第二再分布层的所述延伸部分从所述第四表面延伸到所述第二半导体裸片的第五表面，
在所述第一半导体裸片与所述第二半导体裸片之间形成粘合剂层。
16.根据权利要求15所述的方法，还包括：
在所述第一半导体裸片的所述第二表面上形成所述第一再分布层的所述延伸部分，并且在所述第二半导体裸片的所述第五表面上形成所述第二再分布层的所述延伸部分，所述第一再分布层的所述延伸部分与所述第二再分布层的所述延伸部分对准。
CN201911371464.2A 2018-12-28 2019-12-26 具有侧壁连接的半导体封装 Pending CN111384014A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862785841P 2018-12-28 2018-12-28
US62/785,841 2018-12-28
US16/706,594 US11195809B2 (en) 2018-12-28 2019-12-06 Semiconductor package having a sidewall connection
US16/706,594 2019-12-13

Publications (1)

Publication Number Publication Date
CN111384014A true CN111384014A (zh) 2020-07-07

Family

ID=71124190

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911371464.2A Pending CN111384014A (zh) 2018-12-28 2019-12-26 具有侧壁连接的半导体封装
CN201922388926.3U Active CN211929479U (zh) 2018-12-28 2019-12-26 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201922388926.3U Active CN211929479U (zh) 2018-12-28 2019-12-26 半导体器件

Country Status (2)

Country Link
US (2) US11195809B2 (zh)
CN (2) CN111384014A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195809B2 (en) * 2018-12-28 2021-12-07 Stmicroelectronics Ltd Semiconductor package having a sidewall connection
US11380637B2 (en) * 2020-06-09 2022-07-05 Texas Instruments Incorporated Efficient redistribution layer topology

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391685B1 (en) * 1999-02-23 2002-05-21 Rohm Co., Ltd Method of forming through-holes in a wafer and then dicing to form stacked semiconductor devices
WO2010144843A2 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Intra-die routing using back side redistribution layer and associated method
CN102169841A (zh) * 2010-02-03 2011-08-31 马维尔国际贸易有限公司 凹入的半导体基底和相关技术
US20150130084A1 (en) * 2013-11-13 2015-05-14 Chipmos Technologies Inc Package structure and method for manufacturing the same
US20150262931A1 (en) * 2014-03-13 2015-09-17 Michael B. Vincent Microelectronic packages having mold-embedded traces and methods for the production thereof
US9570369B1 (en) * 2016-03-14 2017-02-14 Inotera Memories, Inc. Semiconductor package with sidewall-protected RDL interposer and fabrication method thereof
FR3057993A1 (fr) * 2016-10-25 2018-04-27 3Dis Technologies Systeme electronique comportant une puce electronique formant boitier et procede de fabrication
CN211929479U (zh) * 2018-12-28 2020-11-13 意法半导体有限公司 半导体器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492252B1 (en) * 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
US8294252B1 (en) 2006-08-31 2012-10-23 Altera Corporation Stacked semiconductor substrates
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
KR100891529B1 (ko) 2007-07-27 2009-04-03 주식회사 하이닉스반도체 반도체 패키지, 이의 제조 방법
US8058726B1 (en) * 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US8294275B2 (en) * 2010-02-12 2012-10-23 Chao-Yen Lin Chip package and method for forming the same
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
US9484279B2 (en) * 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
US20120091575A1 (en) 2010-10-15 2012-04-19 Yi-Shao Lai Semiconductor Package And Method For Making The Same
US9530753B2 (en) * 2011-09-23 2016-12-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with chip stacking and method of manufacture thereof
DE112012006625B4 (de) * 2012-06-25 2023-09-28 Intel Corporation Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
TWI575779B (zh) 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI563616B (en) 2014-04-28 2016-12-21 Xintex Inc Stacked chip package and method for forming the same
CN106935555A (zh) 2015-12-29 2017-07-07 精材科技股份有限公司 晶片封装体及其制造方法
TWI739697B (zh) * 2020-01-02 2021-09-11 精材科技股份有限公司 晶片封裝體及其製造方法
US11990408B2 (en) * 2020-03-27 2024-05-21 Intel Corporation WLCSP reliability improvement for package edges including package shielding
US11373977B1 (en) * 2020-09-15 2022-06-28 Rockwell Collins, Inc. System-in-package (SiP) with vertically oriented dielets

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391685B1 (en) * 1999-02-23 2002-05-21 Rohm Co., Ltd Method of forming through-holes in a wafer and then dicing to form stacked semiconductor devices
WO2010144843A2 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Intra-die routing using back side redistribution layer and associated method
CN102169841A (zh) * 2010-02-03 2011-08-31 马维尔国际贸易有限公司 凹入的半导体基底和相关技术
US20150130084A1 (en) * 2013-11-13 2015-05-14 Chipmos Technologies Inc Package structure and method for manufacturing the same
US20150262931A1 (en) * 2014-03-13 2015-09-17 Michael B. Vincent Microelectronic packages having mold-embedded traces and methods for the production thereof
US9570369B1 (en) * 2016-03-14 2017-02-14 Inotera Memories, Inc. Semiconductor package with sidewall-protected RDL interposer and fabrication method thereof
FR3057993A1 (fr) * 2016-10-25 2018-04-27 3Dis Technologies Systeme electronique comportant une puce electronique formant boitier et procede de fabrication
CN211929479U (zh) * 2018-12-28 2020-11-13 意法半导体有限公司 半导体器件

Also Published As

Publication number Publication date
CN211929479U (zh) 2020-11-13
US11195809B2 (en) 2021-12-07
US20200211988A1 (en) 2020-07-02
US20220051998A1 (en) 2022-02-17
US11749627B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US11854993B2 (en) Integrated fan-out package
CN107887346B (zh) 集成扇出型封装件
KR102527409B1 (ko) 칩들 사이에 열 전달 블록을 배치한 반도체 패키지 및 제조 방법
US10734367B2 (en) Semiconductor package and method of fabricating the same
CN110085523B (zh) 半导体器件以及其制造方法
US9548240B2 (en) Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8093711B2 (en) Semiconductor device
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
US7326592B2 (en) Stacked die package
US11437310B2 (en) Connection structure and method of forming the same
CN111052371A (zh) 具有横向偏移堆叠的半导体裸片的半导体装置
US10074628B2 (en) System-in-package and fabrication method thereof
US10340198B2 (en) Semiconductor package with embedded supporter and method for fabricating the same
US20090309237A1 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
TWI641060B (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
US20080283971A1 (en) Semiconductor Device and Its Fabrication Method
CN113809040A (zh) 封装结构及其制作方法
EP3151275A2 (en) System-in-package and fabrication method thereof
US11749627B2 (en) Semiconductor package having a sidewall connection
US8878354B1 (en) Method and apparatus for supplying power to a system on a chip (SOC)
CN111293112B (zh) 半导体封装和其制造方法
US7498251B2 (en) Redistribution circuit structure
US11664325B2 (en) Semiconductor structure and method of fabricating the same
CN110021572B (zh) 堆叠式封装结构及其制造方法
US10756037B2 (en) Package structure and fabricating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination