CN102368498A - 屏蔽式电平移位晶体管 - Google Patents

屏蔽式电平移位晶体管 Download PDF

Info

Publication number
CN102368498A
CN102368498A CN2011101848870A CN201110184887A CN102368498A CN 102368498 A CN102368498 A CN 102368498A CN 2011101848870 A CN2011101848870 A CN 2011101848870A CN 201110184887 A CN201110184887 A CN 201110184887A CN 102368498 A CN102368498 A CN 102368498A
Authority
CN
China
Prior art keywords
high voltage
trap
drift region
level shift
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101848870A
Other languages
English (en)
Other versions
CN102368498B (zh
Inventor
金圣龙
金中杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN102368498A publication Critical patent/CN102368498A/zh
Application granted granted Critical
Publication of CN102368498B publication Critical patent/CN102368498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置，其可包含晶体管和隔离区。所述晶体管可形成于具有第一导电类型的半导体衬底中。所述晶体管可包含从漏极区朝源极区延伸且具有第二导电类型的漂移区。所述漂移区可包含靠近工作顶部表面且具有所述第一导电类型的第一降低表面场区。高电压隔离岛区可包含从所述漂移区横向偏移的第一阱区。所述第一阱区可具有所述第二导电类型。隔离区可横向定位于所述漏极区与所述第一阱区之间。所述隔离区可包含所述半导体衬底的延伸到所述顶部工作表面的一部分。

Description

屏蔽式电平移位晶体管
背景技术
功率半导体广泛用于各种应用。许多使用功率半导体的装置受到数十伏或更小的低电压集成电路(IC)的控制。这些低电压IC可控制向其它电子器件提供高电压功率的数百伏的高电压驱动器电路。为了减小大小且提高性能，具有低电压控制件的IC可提供与高电压驱动器电路的直接连接。因此，这些IC具有低电压区和高电压区。
IC上的高电压区通过隔离结与低电压区电隔离，以便限制高电压对低电压组件的影响。由于高电压区和低电压区位于同一片硅上，所以隔离结通常是在两个区之间形成二极管的p-n结。然而，一个或一个以上控制信号从低电压控制电路行进到高电压区。为了使这些低电压控制信号适用于高电压组件，用电平移位晶体管将低电压信号向上电平移位到较高电压。在设计IC时需要小心谨慎，以使得低电压控制信号能够被向上电平移位到高电压且进入高电压区，而不会影响高电压区的隔离。
发明内容
本发明人尤其已认识到具有晶体管(例如，电平移位晶体管)和隔离区(例如，高电压隔离区)的半导体装置。在一实例中，电平移位晶体管和高电压区可用通过衬底区彼此隔离的单个n阱来实施。所述单个n阱可包含形成于半导体衬底中的扩散区，且可用于实施用于电平移位晶体管的漂移区和高侧区。电平移位晶体管可包含resurf顶部p阱扩散区，用以耗尽电平移位晶体管的n阱。通过顶部p阱扩散区来耗尽n阱，所述单个n阱可具有足够高的剂量以形成用于隔离高电压区的强二极管。
此概述意在提供本专利申请案的标的物的概述。其并不意在提供对本发明的排他性或彻底的解释。包含具体实施方式以提供关于本专利申请案的其它信息。
附图说明
在附图(其未必按比例绘制)中，相同数字在不同视图中可描述相似的组件。具有不同字母后缀的相同数字可表示相似组件的不同实例。附图大体上借助于实例而非限制来说明本文档中所论述的各种实施例。
图1大体上说明高电压集成电路的框图的实例。
图2大体上说明高电压集成电路的实例俯视图，其展示电平移位晶体管和高电压区。
图3大体上说明图2的高电压集成电路的实例横截面。
图4A和图4B说明对应于高电压区与电平移位晶体管之间的隔离区的变化的模拟结果。
具体实施方式
本发明人尤其已认识到，可以用通过衬底区彼此隔离的单个n阱来实施电平移位晶体管和高电压区。单个n阱可包含形成于半导体衬底中的扩散区，且可用以实施用于电平移位晶体管的漂移区和高侧区。电平移位晶体管可包含顶部p阱扩散区，用以耗尽电平移位晶体管的n阱。通过顶部p阱扩散区来耗尽n阱，单个n阱可具有足够高的剂量来形成强二极管，以用于高电压区的隔离。
图1大体上说明电路100的实例框图，电路100中可实施具有电平移位晶体管和高电压区的高电压集成电路(IC)102。电路100可包含用于由高侧晶体管106和低侧晶体管108驱动的负载104的控制件和驱动器。高侧晶体管106和低侧晶体管108由高电压IC 102控制。在一实例中，高侧晶体管106和低侧晶体管108是场效应晶体管(FET)。高侧晶体管106具有耦合到高电压源110的漏极和耦合到负载104的源极。低侧晶体管108的漏极可耦合到负载，且低侧晶体管108的源极可耦合到接地112。高侧晶体管106的栅极可耦合到高电压IC 102上的高电压区116中的高侧栅极驱动器114。低侧晶体管108的栅极可耦合到高电压IC 102上的低电压区119中的低侧驱动器118。
如上文提到，高电压IC 102可包含具有数字和模拟控制组件120的低电压区119，和具有高侧栅极驱动器114和相关联高电压组件的高电压区116。在一实例中，低电压区119中的组件(例如，控制组件120)在从0到30V的电压上操作，且高电压区116中的组件在从0到600V的电压上操作。在一实例中，一个或一个以上电平移位晶体管122将控制信号的电压从低电压移位到高电压，以便控制高侧栅极驱动器114和相关联电路。
在操作中，控制组件120可产生控制信号以控制高侧晶体管106和低侧晶体管108的操作。用于低侧晶体管108的控制信号可作为低电压信号发送到低侧栅极驱动器118。用于高侧晶体管106的控制信号可从低电压信号(例如，0V到30V)向上电平移位到高电压信号(例如，600V)且发送到高侧栅极驱动器114。高侧栅极驱动器114和低侧栅极驱动器118可随后控制高侧晶体管106和低侧晶体管108的栅极处的电压以控制供应到负载104的电压和电流。
高电压区116可暴露于高侧晶体管106的浮动栅极的高电压。高电压区114中的高电压可干扰且损坏低电压组件120。因此，高电压区114可与低电压区119电隔离。电平移位晶体管122也可经配置以具有足够大的击穿电压，以承受高电压区120与低电压区119之间的电压差。
图2说明高电压IC 102的高电压区116和电平移位晶体管122的实例俯视图。为了简化说明，此图中未图示高电压栅极驱动器114和相关联组件。
高电压区116和电平移位晶体管122可由半导体衬底200中的第一阱202A、202B形成。第一阱202A、202B可包含两个区：高电压隔离岛区202A和用于电平移位晶体管122的漂移区202B。在一实例中，隔离岛区202A和漂移区202B可在高电压IC 102的制造的相同扩散步骤中形成，且可具有大约相同的峰值掺杂浓度。在一实例中，第一阱202A、202B是p型衬底中的n阱。
在一实例中，漂移区202B通过隔离区204与隔离岛区202A分离。第一阱202A、202B可经形成以使得隔离区204是半导体衬底的在漂移区202B与隔离岛区202A之间延伸到高电压IC 102的顶部工作表面的一部分。在一实例中，电平移位晶体管122在三侧上由隔离区204和隔离岛区202A横向围绕。
高电压区116可通过高电压结终端区208与低电压区116隔离。高电压结终端区206可由第一阱202A、202B与半导体衬底之间的p-n结(图3中所示)形成。高电压结终端区206可包含第二扩散阱208，其充当第一阱202A、202B中的降低表面场resurf)区。在一实例中，作为resurf区的第二扩散阱208可用以降低高电压IC 102的顶部工作表面附近的电场。降低表面场可帮助维持用于高电压结终端区206的p-n结的击穿电压。因此，第二阱208可帮助隔离高电压区116与低电压区119。在一实例中，第二阱208是位于n型第一阱202A、202B中的p阱。
在一实例中，高电压区116可在所有侧上电隔离。在一实例中，高电压结终端区206可形成第一阱202A、202B的外边缘附近的周边。在一实例中，高电压结终端区206形成第一阱202A、202B的外边缘附近的完整周边。在另一实例中，高电压结终端区206形成第一阱202A、202B的外边缘附近的部分周边，且所述周边由高电压IC 102的边缘完成。举例来说，高电压区116可对接高电压IC 102的边缘。因此，高电压区116可通过高电压IC 102的边缘而在周边的所述部分上隔离。在一实例中，第二阱208在隔离岛区202A的外边缘处接触半导体衬底。
在一实例中，第二阱208穿过隔离区204且在电平移位晶体管122上延伸。在电平移位晶体管122中，第二阱208也可充当resurf结构。此处，第二阱208用以降低电平移位晶体管122的漂移区202B中的表面场。此表面场降低增加了电平移位晶体管122的击穿电压。电平移位晶体管122被视为经屏蔽的，因为晶体管122集成到高电压结终端区206中。高电压IC 102还包含高电压互连件210，其将电平移位晶体管122耦合到隔离岛区202A中的一个或一个以上组件。
图3说明来自图2的高电压IC 102的一部分的实例横截面。图3的横截面说明穿过电平移位晶体管122、隔离区204且进入高电压隔离区116、202A的一部分中的视图。图3的横截面是沿着电平移位晶体管122、穿过隔离区204且进入高电压区116的一部分而取得的。如上文提到，高电压IC 102包括半导体衬底302，其具有制造于半导体衬底302的工作顶部表面304中的电平移位晶体管122和高电压区116。在一实例中，半导体衬底302是p型半导体。
如上文提到，用于电平移位晶体管122的漂移区202B和用于高电压区116的高电压隔离岛区202A可在相同的扩散步骤中形成。在一实例中，漂移区202B和高电压隔离岛区202A是半导体衬底302中的n型扩散阱。电平移位晶体管122可包含位于工作顶部表面304附近的源极区306。在一实施例中，源极区306包括重掺杂的n型扩散阱。在一实例中，源极区306扩散到源极区306与漂移区202B之间的另-p型扩散阱310中。电平移位晶体管122还包含位于工作顶部表面304附近且从源极区306横向偏移的漏极区308。在一实例中，漏极区308包括位于漂移区202B中的重掺杂n型扩散阱。用于电平移位晶体管122的栅极312可在源极区306与漏极区308之间横向位于工作顶部表面304上方。栅极312可位于阱310的在源极区306与漂移区202B之间延伸到工作顶部表面304的一部分上方。
电平移位晶体管122还可包含位于顶部工作表面304附近且在漂移区202B内的第二阱208。第二阱208可用作resurf结构。当电平移位晶体管122处于断开状态时，第二阱208可帮助耗尽漂移区202A。漂移区202A的耗尽可使得漂移区202A能够具有较高掺杂浓度，同时维持高击穿电压。在一实例中，电平移位晶体管122的击穿电压大于700V。使用第二阱208来耗尽漂移区202B使得漂移区202B能够具有与用于高电压区116的高电压隔离岛202A相同或对应的峰值掺杂浓度。用于高电压区116的阱202A可具有较高峰值掺杂浓度，以便形成高击穿高电压结终端区206。高峰值掺杂浓度形成从高电压区116中的半导体装置到轻掺杂半导体衬底302的高穿通电压(punch throughvoltage)。第二阱208使得漂移区202B能够具有类似于用于高电压区116的阱202A的高峰值掺杂浓度。
高电压互连件210将电平移位晶体管122的漏极区308耦合到高电压区116中的p阱314。p阱314可连接到导电节点316，导电节点316可用以耦合到高电压区116中的其它组件。在一实例中，p阱314充当与电平移位晶体管122串联耦合的电阻器。高电压互连件210包括导电材料(例如，铜迹线)。
如图3所示，用于高电压区116的漂移区202B和阱202A经形成以在漂移区202B与阱202A之间横向留下隔离区204。因此，半导体衬底302延伸到顶部工作表面304以形成隔离区204。在一实例中，隔离区204具有28微米的长度“L”。在一实例中，长度“L”包括高电压区116的漂移区202B与阱202A之间的距离。长度“L”越大，从阱202A到漂移区312的穿通电压越大。长度“L”还取决于衬底电阻率。
图4A和图4B说明对应于隔离区204的长度“L”的变化的模拟结果。如图4A所示，至少28微米的长度“L”对应于至少30V的穿通电压。另外，隔离区204的高于20微米的长度“L”对电平移位晶体管122的击穿电压的影响极小，如图4B所示。
以单个扩散阱形成漂移区202B和阱202A具有若干优点。举例来说，漂移区202B和阱202A可在相同的扩散步骤期间且使用同一掩模来形成，因此减少了制造高电压IC102中涉及的处理时间和成本。另外，通过以扩散阱而不是外延层来形成漂移区202B和高电压隔离岛区202A，可对漂移区202B和高电压隔离岛区202A做出设计调整而不影响高电压IC 102上的其它组件。这是因为扩散阱可容易地针对例如漂移区202B和高电压隔离岛区202A等小区域形成，而外延层通常是在半导体衬底102的全部或较大区域上形成。因此，举例来说，改变漂移区202B和阱202A的厚度对高电压IC 102的其它区域的影响极微。
额外注释和实例
在实例1中，集成电路包含晶体管、高电压区、导体和隔离区，其中所述晶体管包含位于具有第一导电类型的半导体衬底的工作顶部表面附近的源极区、位于所述工作顶部表面附近且从所述源极区横向偏移的漏极区、从所述漏极区朝所述源极区延伸的漂移区，所述漂移区具有第二导电类型，所述漂移区包含位于所述工作顶部表面附近且具有第一导电类型的在所述漂移区内的第一resurf区，以及位于所述工作顶部表面上方且横向位于所述源极区与漏极区之间的栅极，其中所述高电压区包含从所述漂移区横向偏移的第一阱区，所述第一阱区具有第二导电类型，其中所述导体经配置以将所述漏极区耦合到所述高电压区，且其中所述隔离区横向位于所述漏极区与所述第一阱区之间，所述隔离区包括半导体衬底的延伸到所述顶部工作表面的一部分。
在实例2中，实例1任选地包含位于所述工作顶部表面附近且具有第一导电类型的在所述第一阱区内的第二resurf区，所述第二resurf区形成所述第一阱区的外边缘附近的周边。
在实例3中，使用同一掩模任选地形成实例1到2中的任一者或一者以上的第一resurf区和第二resurf区。
在实例4中，实例1到3中的任一者或一者以上的第一阱区在平行于所述工作顶部表面的至少两个轴上任选地从所述漂移区横向偏移，且实例1到3中的任一者或一者以上的隔离区在所述至少两个轴上任选地位于所述阱区与所述漂移区之间。
在实例5中，实例1到4中的任一者或一者以上的漂移区和第一阱区任选地具有大约相同的峰值掺杂浓度。
在实例6中，实例1到5中的任一者或一者以上的漂移区和第一阱区任选地使用同一掩模形成于半导体衬底中。
在实例7中，实例1到6中的任一者或一者以上的晶体管任选地经配置以将栅极处的信号的电平从低电压平面向上移位到高电压平面。
在实例8中，实例1到7中的任一者或一者以上的高电压区任选地包含位于所述第一阱内且具有第一导电类型的电阻性区，所述电阻性区在第一端耦合到导体且在第二端耦合到高侧浮动供应电压。
在实例9中，实例1到8中的任一者或一者以上的第一阱区任选地在至少三个轴上从所述漂移区横向偏移。
在实例10中，实例1到9中的任一者或一者以上的源极区任选地耦合到所述栅极。
在实例11中，实例1到10中的任一者或一者以上的晶体管任选地包含N型场效应晶体管。
在实例12中，实例1到11中的任一者或一者以上任选地包含第二晶体管，其包含位于半导体衬底的工作顶部表面附近的第二源极区、位于所述工作顶部表面附近且从所述第二源极区横向偏移的第二漏极区、从所述第二漏极区朝所述第二源极区延伸的第二漂移区，所述第二漂移区具有第二导电类型，所述第二漂移区包含位于所述工作顶部表面附近且具有第一导电类型的在所述第二漂移区内的第三resurf区，以及位于所述工作顶部表面上方且横向位于所述第二源极区与第二漏极区之间的第二栅极，其中所述高电压区的第一阱区从所述第二漂移区横向偏移，其中所述导体将所述第二漏极区耦合到所述高电压区，且其中所述隔离区横向位于所述第二漏极区与所述第一阱区之间。
在实例13中，半导体装置包含半导体衬底、半导体衬底中的第一阱、第一阱中位于工作顶部表面附近的第二阱，以及形成于半导体衬底的工作顶部表面上方的导电路径，其中所述半导体衬底具有第一导电类型，其中所述第一阱具有第二导电类型，所述第一阱包含晶体管的漂移区，所述漂移区通过隔离区与高电压隔离岛区横向分离，所述隔离区包括半导体衬底的延伸到所述半导体衬底的顶部工作表面的一部分，其中所述第二阱具有第一导电类型且形成用于所述漂移区的第一resurf结构和围绕所述高电压隔离岛区的周边的第二resurf结构，且其中所述导电路径将所述漂移区耦合到所述高电压隔离岛区。
在实例14中，实例1到13中的任一者或一者以上的漂移区和高电压隔离岛区任选地在相同扩散步骤中形成。
在实例15中，实例1到14中的任一者或一者以上的高电压隔离岛区在平行于所述工作顶部表面的至少两个轴上任选地从所述漂移区横向偏移，且其中所述隔离区在所述至少两个轴上位于所述高电压隔离岛区与所述漂移区之间。
在实例16中，实例1到15中的任一者或一者以上的漂移区和高电压隔离岛区任选地具有大约相同的峰值掺杂浓度。
在实例17中，实例1到16中的任一者或一者以上的晶体管任选地经配置以将所述栅极处的信号的电平从低电压平面向上移位到高电压平面。
在实例18中，实例1到17中的任一者或一者以上的晶体管任选地为N型场效应晶体管。
在实例19中，实例1到18中的任一者或一者以上的高电压区任选地包含位于所述第一阱内且具有第一导电类型的电阻性区，所述电阻性区在第一端耦合到所述导体且在第二端耦合到高侧浮动供应电压。
在实例20中，实例1到19中的任一者或一者以上的高电压隔离岛区在所述至少两个轴上任选地从所述漂移区横向偏移至少28微米。
在实例21中，一种方法包含：在半导体衬底中形成第一阱，所述半导体衬底具有第一导电类型且所述第一阱具有第二导电类型，所述第一阱包含晶体管的漂移区；形成包含所述半导体衬底的延伸到所述半导体衬底的顶部工作表面的一部分的隔离区，所述隔离区横向分离所述漂移区与高电压隔离岛区；在所述第一阱中在所述工作顶部表面附近形成第二阱，所述第二阱具有第一导电类型，所述第二阱形成用于所述漂移区的第一resurf结构和围绕所述高电压隔离岛区的周边的第二resurf结构；以及形成位于所述半导体衬底的所述工作顶部表面上方且将所述漂移区耦合到所述高电压隔离岛区的导电路径。
在实例22中，实例1到21中的任一者或一者以上任选地包含在相同扩散步骤中形成所述漂移区和所述高电压隔离岛区。
在实例23中，实例1到22中的任一者或一者以上任选地包含使用同一掩模形成所述第一resurf结构和第二resurf结构。
在实例24中，实例1到23中的任一者或一者以上任选地包含在平行于所述工作顶部表面的至少两个轴上从所述漂移区横向偏移所述高电压隔离岛区，在所述至少两个轴上在所述高电压隔离岛区与所述漂移区之间形成所述隔离区。
在实例25中，一种系统或设备可包含或可任选地与实例1到25中的任一者或一者以上的任何部分或任何部分的组合相组合，以包含用于执行实例1到25的功能中的任一者或一者以上的装置，或包含指令的机器可读媒体，所述指令在由机器执行时致使所述机器执行实例1到25的功能中的任一者或一者以上。
以上具体实施方式包含对形成具体实施方式的一部分的附图的参考。图式借助于说明展示其中可实践本发明的具体实施例。这些实施例在本文中还称为“实例”。此些实例可包含除了所展示或描述的那些元件以外的元件。然而，本发明人还预期其中仅提供所展示或描述的那些元件的实例。而且，本发明人还预期相对于特定实例(或其一个或一个以上方面)或相对于本文展示或描述的其它实例(或其一个或一个以上方面)使用所展示或描述的那些元件(或其一个或一个以上方面)的任一组合或排列的实例。
另外，本文档中所引用的所有公开案、专利及专利文档的全部内容以引用的方式并入本文中，如同个别地以引用的方式并入一样。在本文档与以引用的方式并入的那些文档之间有用法不一致的情况下，所并入的参考文档中的用法应视为对本文档的用法的补充；对于不可调和的非一致性，以本文档中的用法为准。
在本文档中，如专利文档中常见，使用术语“一”来包含一个或一个以上，与“至少一个”或“一个或一个以上”的任何其它实例或使用无关。在本文档中，使用术语“或”来指代非排他性或，使得“A或B”包含“A但非B”、“B但非A”和“A和B”，除非另外指示。在所附权利要求书中，术语“包含”及“在其中”用作相应术语“包括”及“其中”的简明英语等效物。而且，在所附权利要求书中，术语“包括”及“包含”均为开放式的，即，包括除在权利要求中在此术语之后所列举的元件之外的元件的系统、装置、物品或工艺仍被认为属于所述权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标记，且并不意在对其对象强加数字要求。
以上描述内容意在是说明性的而不是限制性的。举例来说，以上描述的实例(或其一个或一个以上方面)可彼此组合来使用。例如所属领域的技术人员在审阅以上描述内容后可使用其它实施例。依据37 C.F.R.§1.72(b)提供发明摘要，以便允许读者快速确定技术性揭示内容的本质。发明摘要是以其将并非用于解释或限制权利要求书的范围或意义的理解而提交的。而且，在以上具体实施方式中，可将各种特征分组在一起以将揭示内容连成整体。这不应被解释为希望使得未主张的所揭示特征对任何权利要求均为必要的。而是，发明性标的物可在少于特定所揭示实施例的所有特征的情况下存在。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求可独立作为单独实施例。因此，本发明的范围应参看所附权利要求书以及所述权利要求书所具有的等效物的全部范围来确定。

Claims (13)

1.一种电平移位半导体装置，其包括：
半导体衬底，其具有第一导电类型；
第一阱，其位于所述半导体衬底中，所述第一阱具有第二导电类型，所述第一阱包含晶体管的漂移区，所述漂移区通过隔离区与高电压隔离岛区横向分离，所述隔离区包含所述半导体衬底的延伸到所述半导体衬底的顶部工作表面的一部分；
第二阱，其位于所述第一阱中，靠近所述工作顶部表面，所述第二阱具有所述第一导电类型，其中所述第二阱形成用于所述漂移区的第一降低表面场结构和围绕所述高电压隔离岛区的周边的第二降低表面场结构；以及
导电路径，其形成于所述半导体衬底的所述工作顶部表面的上方，且将所述漂移区耦合到所述高电压隔离岛区。
2.根据权利要求1所述的电平移位半导体装置，其中所述漂移区和所述高电压隔离岛区是在相同扩散步骤中形成。
3.根据权利要求1所述的电平移位半导体装置，其中所述第一降低表面场结构和所述第二降低表面场结构是使用同一掩模形成。
4.根据权利要求1所述的电平移位半导体装置，其中所述高电压隔离岛区在平行于所述工作顶部表面的至少两个轴上从所述漂移区横向偏移，且其中所述隔离区在所述至少两个轴上位于所述高电压隔离岛区与所述漂移区之间。
5.根据权利要求1所述的电平移位半导体装置，其中所述漂移区和所述高电压隔离岛区具有大致类似的峰值掺杂浓度。
6.根据权利要求1所述的电平移位半导体装置，其中所述晶体管经配置以将栅极处的信号的电平从低电压平面向上移位到高电压平面。
7.根据权利要求6所述的电平移位半导体装置，其中所述晶体管包含N型场效应晶体管。
8.根据权利要求1所述的电平移位半导体装置，其中所述高电压区包含：
电阻性区，其位于所述第一阱内且具有所述第一导电类型，所述电阻性区在第一末端上耦合到导体，且在第二末端上耦合到高侧浮动供应电压。
9.根据权利要求1所述的电平移位半导体装置，其中所述高电压隔离岛区在所述至少两个轴上从所述漂移区横向偏移至少28微米。
10.一种形成电平移位半导体装置的方法，其包括：
在半导体衬底中形成第一阱，所述半导体衬底具有第一导电类型且所述第一阱具有第二导电类型，所述第一阱包含晶体管的漂移区；
形成隔离区，其包含所述半导体衬底的延伸到所述半导体衬底的顶部工作表面的一部分，所述隔离区将所述漂移区与高电压隔离岛区横向分离；
在所述第一阱中靠近所述工作顶部表面形成第二阱，所述第二阱具有所述第一导电类型，所述第二阱形成用于所述漂移区的第一降低表面场结构和围绕所述高电压隔离岛区的周边的第二降低表面场结构；以及
形成导电路径，其在所述半导体衬底的所述工作顶部表面的上方，且将所述漂移区耦合到所述高电压隔离岛区。
11.根据权利要求10所述的形成电平移位半导体装置的方法，其包含在相同扩散步骤中形成所述漂移区和所述高电压隔离岛区。
12.根据权利要求10所述的形成电平移位半导体装置的方法，其包含使用同一掩模形成所述第一降低表面场结构和所述第二降低表面场结构。
13.根据权利要求10所述的形成电平移位半导体装置的方法，其包含：
在平行于所述工作顶部表面的至少两个轴上使所述高电压隔离岛区从所述漂移区横向偏移；以及
在所述至少两个轴上在所述高电压隔离岛区与所述漂移区之间形成所述隔离区。
CN201110184887.0A 2010-06-24 2011-06-24 屏蔽式电平移位晶体管 Active CN102368498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/822,471 US8618627B2 (en) 2010-06-24 2010-06-24 Shielded level shift transistor
US12/822,471 2010-06-24

Publications (2)

Publication Number Publication Date
CN102368498A true CN102368498A (zh) 2012-03-07
CN102368498B CN102368498B (zh) 2014-10-15

Family

ID=45115990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110184887.0A Active CN102368498B (zh) 2010-06-24 2011-06-24 屏蔽式电平移位晶体管

Country Status (5)

Country Link
US (1) US8618627B2 (zh)
KR (1) KR101826650B1 (zh)
CN (1) CN102368498B (zh)
DE (1) DE102011106041A1 (zh)
TW (1) TWI546935B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010034510A1 (de) * 2010-08-16 2012-02-16 Atmel Automotive Gmbh Schaltung zur Überwachung von in Reihe geschalteten Akkumulatorzellen
US8680616B2 (en) * 2010-12-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High side gate driver device
US8941188B2 (en) * 2012-03-26 2015-01-27 Infineon Technologies Austria Ag Semiconductor arrangement with a superjunction transistor and a further device integrated in a common semiconductor body
TWI553868B (zh) * 2014-04-03 2016-10-11 世界先進積體電路股份有限公司 半導體裝置與其形成方法
TWI608606B (zh) 2017-01-26 2017-12-11 新唐科技股份有限公司 電平位移器以及半導體元件
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6225673B1 (en) * 1998-03-03 2001-05-01 Texas Instruments Incorporated Integrated circuit which minimizes parasitic action in a switching transistor pair
US20010034094A1 (en) * 2000-02-02 2001-10-25 International Rectifier Corporation Radhard power integrated circuit
US7071527B2 (en) * 2002-04-25 2006-07-04 Sanken Electric Co., Ltd. Semiconductor element and manufacturing method thereof
US20070013022A1 (en) * 2005-07-15 2007-01-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866455A (en) 1985-01-10 1989-09-12 Lichtblau G J Antenna system for magnetic and resonant circuit detection
US4866495A (en) 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
JP2689703B2 (ja) 1989-08-03 1997-12-10 富士電機株式会社 Ｍｏｓ型半導体装置
US5204545A (en) 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
JP2513874B2 (ja) 1989-12-28 1996-07-03 三菱電機株式会社 半導体装置およびその製造方法
US5040045A (en) 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
JP2556175B2 (ja) 1990-06-12 1996-11-20 三菱電機株式会社 半導体装置における電界集中防止構造
JP2739004B2 (ja) 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
DE69307121T2 (de) 1993-02-24 1997-04-17 Sgs Thomson Microelectronics Volkommen verarmter lateraler Transistor
JP3802935B2 (ja) 1993-07-16 2006-08-02 三菱電機株式会社 高耐圧型半導体装置
US5426325A (en) 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
DE19517975B4 (de) 1994-07-12 2007-02-08 International Rectifier Corp., El Segundo CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
JP3808116B2 (ja) 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
JP3228093B2 (ja) 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
DE19701189B4 (de) 1996-01-18 2005-06-30 International Rectifier Corp., El Segundo Halbleiterbauteil
US5801418A (en) * 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3563877B2 (ja) 1996-06-21 2004-09-08 三菱電機株式会社 半導体装置
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US5889310A (en) 1997-04-21 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high breakdown voltage island region
JP3175923B2 (ja) 1997-11-05 2001-06-11 松下電子工業株式会社 半導体装置
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP4610786B2 (ja) * 2001-02-20 2011-01-12 三菱電機株式会社 半導体装置
KR100363101B1 (ko) * 2001-04-16 2002-12-05 페어차일드코리아반도체 주식회사 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자
JP2003197792A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置
KR100425435B1 (ko) 2002-02-08 2004-03-30 페어차일드코리아반도체 주식회사 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
US7019377B2 (en) * 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
KR101078757B1 (ko) * 2004-04-27 2011-11-02 페어차일드코리아반도체 주식회사 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
JP4933792B2 (ja) * 2006-02-15 2012-05-16 三菱電機株式会社 半導体装置及びその製造方法
JP5055813B2 (ja) * 2006-04-10 2012-10-24 富士電機株式会社 Ｓｏｉ横型半導体装置
US7700405B2 (en) * 2007-02-28 2010-04-20 Freescale Semiconductor, Inc. Microelectronic assembly with improved isolation voltage performance and a method for forming the same
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
US8588151B2 (en) 2008-08-08 2013-11-19 Qualcomm Incorporated Access terminal capability update
JP4894910B2 (ja) * 2009-01-15 2012-03-14 株式会社デンソー 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板
JP5503897B2 (ja) * 2009-05-08 2014-05-28 三菱電機株式会社 半導体装置
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP5458809B2 (ja) * 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6225673B1 (en) * 1998-03-03 2001-05-01 Texas Instruments Incorporated Integrated circuit which minimizes parasitic action in a switching transistor pair
US20010034094A1 (en) * 2000-02-02 2001-10-25 International Rectifier Corporation Radhard power integrated circuit
US7071527B2 (en) * 2002-04-25 2006-07-04 Sanken Electric Co., Ltd. Semiconductor element and manufacturing method thereof
US20070013022A1 (en) * 2005-07-15 2007-01-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor

Also Published As

Publication number Publication date
US8618627B2 (en) 2013-12-31
CN102368498B (zh) 2014-10-15
KR101826650B1 (ko) 2018-02-07
DE102011106041A1 (de) 2011-12-29
TW201214672A (en) 2012-04-01
US20110316078A1 (en) 2011-12-29
KR20110140113A (ko) 2011-12-30
TWI546935B (zh) 2016-08-21

Similar Documents

Publication Publication Date Title
US7439584B2 (en) Structure and method for RESURF LDMOSFET with a current diverter
US10229993B2 (en) LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
CN102368498B (zh) 屏蔽式电平移位晶体管
US10008919B2 (en) Semiconductor device
JP4772843B2 (ja) 半導体装置及びその製造方法
CN103137703B (zh) 半导体器件
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US11183495B2 (en) Power semiconductor devices
KR20070026625A (ko) Ｌｄｍｏｓ 트랜지스터
US8847312B2 (en) LDMOS device and method for improved SOA
US9799758B2 (en) Semiconductor device and semiconductor device manufacturing method
CN105097905B (zh) 绝缘栅双极晶体管
DE102014115464A1 (de) Leistungs-halbleitervorrichtung mit temperaturschutz
JP2006165145A (ja) 横型半導体デバイスおよびその製造方法
CN105470250A (zh) 过电压保护设备及方法
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
CN109585562B (zh) 具有阴极短路结构的双向功率mosfet结构
DE102009038776A1 (de) Halbleitervorrichtung mit einem internen Isoliertgatebipolartransistor
CN107591445B (zh) 超结器件及其制造方法
CN103872052A (zh) 半导体器件
JP2006202948A (ja) 半導体素子
JP2005332886A (ja) 半導体装置
CN204946898U (zh) 半导体装置
KR101464334B1 (ko) 반도체 장치의 서지 및 정전기 보호 회로
CN105304701A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant