DE69307121T2 - Volkommen verarmter lateraler Transistor - Google Patents

Volkommen verarmter lateraler Transistor

Info

Publication number
DE69307121T2
DE69307121T2 DE69307121T DE69307121T DE69307121T2 DE 69307121 T2 DE69307121 T2 DE 69307121T2 DE 69307121 T DE69307121 T DE 69307121T DE 69307121 T DE69307121 T DE 69307121T DE 69307121 T2 DE69307121 T2 DE 69307121T2
Authority
DE
Germany
Prior art keywords
region
epitaxial layer
substrate
transistor
buried region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69307121T
Other languages
English (en)
Other versions
DE69307121D1 (de
Inventor
Enrico Maria Alfonso Ravanelli
Flavio Villa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Application granted granted Critical
Publication of DE69307121D1 publication Critical patent/DE69307121D1/de
Publication of DE69307121T2 publication Critical patent/DE69307121T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen zweifach diffundierten Lateral-Transistor (z. B. einen LDMOS) mit verbesserten Durchbruchcharakteristiken, der insbesondere für integrierte Rochspannungsschaltungen (HVICS) geeignet ist.
    • 2. Beschreibung des Standes der Technik
  • Typischerweise enthalten integrierte Hochspannungsschaltungen (HVICs) einen oder mehrere Hochspannungs- Leistungstransistoren in Verbindung mit einer Niederspannungs-Signalverarbeitungsschaltungsanordnung auf demselben Chip. Die Verwendung dieses Typs integrierter Schaltungen wird als Alternative zur Verwendung mehrerer diskreter Schaltungen in vielen verschiedenen Anwendungen immer verbreiteter.
  • In diesen integrierten Schaltungen werden als aktive Leistungsbauelemente zweifach diffundierte Lateral-MOS- Transistoren (LDMOS) verwendet.
  • Eine Art der Verbesserung des Spannungshandling-Vermögens eines Lateral-Transistors ist eine sogenannte RESURF- Technik (ein Akronym für REduced SURface Field) . Diese besondere Technik ist in einem Artikel von J. A. Appels u. a., erschienen in: "Philips J. Res. 35, 1-13, 1980", beschrieben. Die physikalische Struktur eines RESURF LDMOS-Transistors, wie sie in den Fig. 1 und 2 dargestellt ist, stimmt im wesentlichen mit der Struktur eines herkömmlichen LDMOS-Transistors überein. Der Hauptunterschied zwischen den beiden Bauelementen besteht in der Tatsache, daß die Struktur eines RESURF-LDMOS im allgemeinen in einer viel dünneren epitaktischen Schicht als ein herkömmliches Hochspannungsbauelement gebildet ist. Aus diesem Grund besitzt der bodenseitige Verarmungsbereich des Übergangs zwischen der epitaktischen Schicht, beispielsweise mit n&supmin;-Leitfähigkeit, und einer Substratschicht, beispielsweise mit p&supmin;-Leitfähigkeit, eine erhebliche Wirkung auf das Hochspannungs- Widerstandsvermögen im Fall einer LDMOS-Struktur des RESURF-Typs.
  • Das Dokument US-4,300,150 offenbart einen zweifach diffundierten Lateral-MOS-Transistor, dessen integrierte Struktur feldformende Halbleiterschichten umfaßt. Die feldformende Schicht kann eine vergrabene Schicht sein, die unterhalb des Kanalbereichs des Transistors gebildet ist und den gleichen Leitfähigkeitstyp und einen höheren Dotierungspegel als das Substrat besitzt. Alternativ kann die feldformende Schicht in die epitaktische Schicht längs des Drain-Bereichs des Transistors diffundiert sein oder die integrierte Struktur kann beide Schichten enthalten. Der Transistor kann, wie berichtet wird, eine Durchbruchspannung von 370 Volt besitzen.
  • Das Dokument EP-A-69429 beschreibt einen Feldeffekttransistor mit isoliertem Gate, dessen Struktur eine vergrabene Schicht mit demselben Leitfähigkeitstyp wie die epitaktische Schicht, die unterhalb des Kanalbereichs des Transistors gebildet ist, sowie eine Feldplatte enthält, die mit der Source-Elektrode oder mit der Gate-Elektrode verbunden ist, die vom Halbleiter durch eine Isolierschicht getrennt ist, die eine Dicke aufweist, die in Richtung zum Drain-Bereich anwächst.
  • Zur besseren Veranschaulichung des Durchbruchmechanismus in einer RESURF LDMOS-Struktur zeigen die Fig. 3, 4 und 5 qualitativ und schematisch den Fortschritt des Verarmungsbereichs in den Drift-Bereich (in den Bereich, wo sich die elektrischen Ladungsträger unter dem Einfluß eines elektrischen Feldes bewegen)
  • Die Situationen, die sich im Drift-Bereich bei einer Erhöhung der an den Drain-Anschluß (D) angelegten Spannung in einem Transistor mit geerdeter Source entwickeln, sind in den Fig. 3, 4 und 5 schematisch dargestellt, wobei der Verarmungsbereich kreuzweise schraffiert gekennzeichnet ist. Die Betriebsbedingung, die durch eine verhältnismäßig niedrige Spannung gekennzeichnet ist, die an den Drain-Anschluß des Bauelements angelegt wird, d. h. eine Spannung, die niedriger als die "Abschnür"- Spannung ist (Vd < VPO), ist in Fig. 3 dargestellt. Wie ersichtlich ist, ist in einem solchen Zustand mit niedriger Drain-Spannung zwischen dem Oberflächenverarmungsbereich, der sich unter einer Gatestruktur (G) entwickelt, und dem bodenseitigen Verarmungsbereich (oder kürzer dem Boden-Verarmungsbereich), der sich über dem Übergang zwischen dem Substrat und der epitaktischen Schicht entwickelt, praktisch keine Wechselwirkung vorhanden. Unter diesen Umständen besitzen die elektrischen Felder an den Oberflächenbereichen der Struktur Werte, die ähnlich jenen sind, die in einer herkömmlichen LDMOS- Struktur auftreten (d. h. in einer ähnlichen Transistorstruktur, die mit einer verhältnismäßig dickeren epitaktischen Schicht gebildet sind)
  • Wenn die an den Drain (D) des Transistors angelegte Spannung zunimmt und einen "Abschnür"-Wert (VD = VPO) erreicht, werden die beiden Verarmungsbereiche (Oberflächen- und Bodenbereiche) vermischt. Dieser "Abschnür"- Zustand ist in Fig. 4 schematisch dargestellt. Wegen einer Ausdehnung des Verarmungsbereichs in den Drift- Bereich ist die Erhöhung der Intensität des elektrischen Feldes unter der Kante der Gate-Elektrode niedriger als im Fall einer herkömmlichen LDMOS-Struktur.
  • Wenn die an den Drain (D) des Bauelements angelegte Spannung über die Abschnürspannung ansteigt (VD > VPO) erstreckt sich der Oberflächenverarmungsbereich seitlich zum Drain-Bereich (der n&spplus;-Bereich im gezeigten Fall in den Figuren), so daß eventuell der gesamte Drift-Bereich vollständig verarmt. Dies kann auftreten, solange das elektrische Feld, das sich unter der Kante der Gate- Elektrode während einer solchen lateralen Ausdehnung des Oberflächenverarmungsbereichs entwickelt, unter dem kritischen elektrischen Feld bleibt. Unter diesen Umständen wird, wie schematisch in Fig. 5 gezeigt ist, der Drift-Bereich unter der Kante der Gate-Elektrode praktisch vom Drain-Bereich isoliert, weshalb die lokale Intensität des elektrischen Feldes angenähert konstant bleibt, selbst wenn die Drain-Spannung weiter ansteigt.
  • Gemäß diesen Hypothesen wird in einer Konfiguration mit geerdeter Source der Durchbruchmechanismus des Bauelements einzig durch das Vorhandensein des starken elektrischen Feldes in der Nähe der Drain-Diffusion (n&spplus;) oder am Übergang zwischen dem Substrat und der epitaktischen Schicht bestimmt.
  • Andererseits sind die Hauptziele beim Entwurf eines Leistungstransistors die Reduzierung seines internen Widerstandes (EIN-Widerstand) sowie die Erzielung einer Durchbruchspannung, die so hoch wie möglich ist.
  • Diese beiden Ziele könnten erreicht werden, wenn der Drift-Bereich direkt vor dem Zeitpunkt, zu dem das elektrische Feld unter der Kante der Gate-Elektrode die kritische Intensität erreicht, vollständig verarmt wäre. Dies würde sicherstellen, daß das Bauelement wie das in Fig. 5 gezeigte Bauelement in einem Betriebszustand ist; ein Zustand, der die beste Lawinen-Durchbruchspannung bestimmt, die für eine bestimmte Ladungsdichte im Drift- Bereich erhalten werden kann. Mit anderen Worten, eine optimale RESURF-Struktur könnte unter Bedingungen einer im wesentlichen vollständigen Verarmung arbeiten, wenn die Spannung, die an einem Drain-Anschluß angelegt wird, die Abschnürspannung erreicht oder diese leicht übersteigt (VD = VPO)
  • Gemäß dem Stand der Technik können diese Ziele erreicht oder annähernd erreicht werden, indem gemeinsame Entwurfsparameter wie beispielsweise der Dotierungspegel der epitaktischen Schicht, der Dotierungspegel der Substratschicht, die Dicke des Feldoxids und insbesondere die Dicke und der spezifische elektrische Widerstand der epitaktischen Schicht genau abgestimmt werden. Die Optimierung der Struktur wird somit ein sehr kritischer Prozeß, weil einerseits ein vollständiger Verarmungsbereich des Drift-Bereichs bevorzugt werden muß und andererseits die Struktur die Fähigkeit behalten sollte, einem Spannungsdurchbruch beispielsweise zwischen dem Source-Bereich p&spplus; und dem Substrat p&supmin; unter Durchschlagbedingungen zu widerstehen.
    • ZIELE UND ZUSAMMENFASSUNG DER ERFINDUNG
  • Angesichts dieses Standes der Technik und ihrer vorhandenen Beschränkungen schafft die vorliegende Erfindung einen Weg zur Optimierung einer integrierten Struktur eines RESURF-Transistors in nichtkritischer Weise.
  • In der Praxis ermöglicht die vorliegende Erfindung durch Schaffung eines zusätzlichen Freiheitsgrades beim Entwurf der Struktur, eine vollständige Verarmung des Drift- Bereichs unabhängig von Durchbruchwiderständigkeits-Betrachtungen bezüglich eines Durchschlagmechanismus zwischen einem Source-Bereich und dem Substrat der integrierten Struktur (Durchbruchbedingungen, die in erheblichem Maß auftreten, wenn der Transistor in einer Source- Folger-Konfiguration arbeitet) zu erzielen.
  • Gemäß der vorliegenden Erfindung wird dies durch einen Lateral-RESURF-LDMOS-Transistor nach Anspruch 1 erzielt. Zwischen dem Substrat und der epitaktischen Schicht und unter den Drain-Bereich vorstehend ist ein vergrabener Bereich gebildet, dessen Dotierungspegel höher als der Dotierungspegel des Substrats ist. Dieser vergrabene Bereich wird in einem ausreichend großen Abstand von einem Source-Bereich gehalten, so daß ein Durchschlag zwischen dem Source-Bereich und dem vergrabenen Bereich (wegen der Krümmungswirkung, die der vergrabene Bereichwenn auch in äußerst begrenzter Weise - einführen kann) kein begrenzender Parameter im Betrieb des Bauelements bei Design-Spannungen wird.
  • Dieser vergrabene Bereich kann durch Ionenimplantation des Substrats in einer definierten Fläche gebildet werden, bevor die normalen Schritte eines Standard- Fertigungsprozesses dieser Bauelemente durchlaufen werden, die die Bildung der vergrabenen Schichten im allgemeinen und das Wachstum der epitaktischen Schicht bewirken.
  • Dieser vergrabene Bereich erstreckt sich mit dem größten Teil seiner "Dicke" in das Substrat, wobei mit anderen Bereichen oder leitenden Schichten kein ohmscher Kontaktpfad vorhanden ist.
  • In der Praxis ermöglicht dieser vergrabene Bereich die "Modulation" der Verarmung längs des Übergangs zwischen der epitaktischen Schicht und dem Substrat in einer großen Zone, die unterhalb des Drain-Bereichs des Bauelements liegt und von anderen Zonen und insbesondere von der unter dem Source-Bereich der Struktur liegenden Zone verschieden ist. Auf diese Weise wird eine vollständige Verarmung des Drift-Bereichs am Drain-Ende vom horizontalen Übergang bis zur Oberfläche ohne erforderliche Modifikation der Werte anderer physikalischer Parameter der integrierten Struktur, beispielsweise ohne Erniedrigung der Dicke der epitaktischen Schicht oder ohne Erhöhung des Dotierungspegels der epitaktischen Schicht, die beide im Hinblick auf den Durchschlag ungünstig wären, begünstigt.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die verschiedenen Aspekte und Vorteile der Erfindung werden deutlicher anhand der folgenden Beschreibung mehrerer wichtiger Ausführungsformen und mit Bezug auf die beigefügten Zeichnungen, in denen:
  • Fig. 1 eine schematische Querschnittsansicht einer integrierten LDMOS-Struktur eines bekannten Typs ist;
  • Fig. 2 eine vergrößerte Ansicht des Kanalbereichs der LDMOS-Struktur ist;
  • die Fig. 3, 4 und 5 wie oben beschrieben in schematischer Weise die Entwicklung einer Verarmungszone im Drift- Bereich zwischen einem Source-Bereich und einem Drain- Bereich der integrierten LDMOS-Struktur zeigen, wenn die an den Drain angelegte Spannung erhöht wird;
  • Fig. 6 eine schematische Teilquerschnittsansicht einer integrierten LDMOS-Struktur ist, die gemäß der vorliegenden Erfindung hergestellt ist;
  • die Fig. 7 und 8 Layout-Ansichten eines RESURF-LDMOS- Transistors sind, der gemäß der vorliegenden Erfindung hergestellt ist.
    • BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Wie in Fig. 6 gezeigt, ist eine LDMOS-Struktur, die gemäß der vorliegenden Erfindung hergestellt ist, gekennzeichnet durch das Vorhandensein eines vergrabenen Bereichs 5, der sich in einer Zone unter dem Drain-Bereich des Bauelements, der durch den n&spplus;-Bereich 4 und durch den nDDD- Bereich (die Schreibweise ist ein Akronym für Double Diffused Drain) 4a gebildet ist, hauptsächlich in das Substrat 1 erstreckt.
  • Die Leitfähigkeit des vergrabenen Bereichs 5 ist vom gleichen Typ wie diejenige des Substrats 1, während die Konzentration der Störstellen etwas größer als die Störstellenkonzentration des Substrats ist. Beispielsweise kann in einem typischen Fall eines p&supmin;-Substrats mit einem spezifischen elektrischen Widerstand des Substrats zwischen 100 und 150 &Omega;cm der vergrabene Bereich 5 durch Implantation von Bor bei 80 keV mit einer Dosis von 6 10¹¹ Atomen (Bor)/cm² in das Substrat verwirklicht werden.
  • Im allgemeinen kann der vergrabene Bereich 5 durch Implantation von Atomen des gewünschten Dotierungsmittels in die Oberfläche des Substrats 1 in den durch eine Maske definierten Flächen gebildet werden, bevor zum Wachstum der epitaktischen Schicht 2 übergegangen wird. Das Diffusionsprofil des so erzeugten Bereichs 5 ist so beschaffen, daß es sich in die aufwachsende epitaktische Schicht 2 über dem Substrat 1 in relativ kleinerem Ausmaß als in das Substrat 1 selbst erstreckt. In der Praxis wird die Diffusion des implantierten Dotierungsmittels erheblich stärker im Substrat 1 als in der aufwachsenden epitaktischen Schicht 2 hervorgerufen. Diese Tatsache bestimmt eine nichttriviale und vorteilhafte Wirkung der Minimierung der Krümmung des Übergangs, der zwischen dem vergrabenen Bereich 5 und der epitaktischen Schicht erzeugt wird. Daher beeinflußt die Erzeugung des vergrabenen Bereichs 5 gemäß der vorliegenden Erfindung die Durchbruchcharakteristiken der resultierenden Struktur wegen der Einführung von im wesentlichen vernachlässigbaren Krümmungswirkungen nicht negativ.
  • Andererseits hat das Vorhandensein eines vergrabenen Bereichs 5 die bemerkenswerte Wirkung, daß der Bodenverarmungsbereich (in Fig. 6 durch die kreuzweise schraffierte Fläche Dbott gekennzeichnet) verschoben wird, d. h. daß der Verarmungsbereich des Übergangs n-epi/ p-Substrat verschoben wird. Der Bodenverarmungsbereich wird zur Seite der epitaktischen Schicht des Übergangs verschoben. Auf diese Weise wird entsprechend dem vergrabenen Bereich 5 die "Dicke" des Verarmungsbereichs in der epitaktischen Schicht (Depi) virtuell erhöht, während die "Dicke" des Verarmungsbereichs im Substrat (Dsub) proportional erniedrigt wird.
  • Als Folge dieser lokalen "Anhebung" des Boden-Verarmungsbereichs zum darüberliegenden Drain-Bereich 4 (n&spplus;) wird eine vollständige Verarmung irgendeines zurückbleibenden, noch nicht ganz verarmten Drain-Endabschnitts des Drift-Bereichs zwischen dem Source-Bereich und dem Drain- Bereich des Bauelements stark erhöht. Dies kann auftreten, wenn die an den Drain D des Transistors angelegte Spannung den Pegel der Abschnürspannung (VD &ge; VPO) im Drift-Bereich erreicht, d. h., wenn eine Wechselwirkung (Mischung) des Oberflächen-Verarmungsbereichs Dsurf und des Boden-Verarmungsbereichs Dbott auftritt.
  • Die verbesserte Struktur des RESURF-LDMOS-Transistors gemäß der Erfindung hat den eigentümlichen Vorteil, daß sie ermöglicht, daß entsprechend dem Source-Bereich, der in der Figur insgesamt mit A bezeichnet ist, der Boden- Verarmungsbereich Dbott eine verhältnismäßig starke Ausdehnung für eine konsistente Tiefe in der Masse des Substrats 1 beibehält, um so eine hohe Durchschlag- Durchbruchspannung zu behalten. Umgekehrt wird im Drain- Bereich, der in der Figur insgesamt mit B bezeichnet ist, der Boden-Verarmungsbereich Dbott insgesamt proportional stärker in die epitaktische Schicht 2 verschoben, wodurch eine vollständige Verarmung des Drift-Bereichs an seinem Drain-Ende begünstigt und erzeugt wird.
  • Da die Krümmungswirkung, die durch den Übergang erzeugt wird, der zwischen dem vergrabenen Bereich 5 und der epitaktischen Schicht gebildet ist, im wesentlichen vernachlässigbar ist, ist somit der Durchbruch der integrierten Struktur einzig durch die folgenden Faktoren bestimmt:
  • - durch die Intensität des elektrischen Feldes in der Nähe des Drain-Bereichs (n&spplus;) in einer Konfiguration mit geerdeter Source;
  • - durch die Durchschlagspannung zwischen dem Source- Bereich 3a (p&spplus;) und dem Substrat 1 in einer Source- Folger-Konfiguration.
  • Es ist offensichtlich, daß die neue RESURF-Struktur vom Gesichtspunkt möglicher Durchbruchmechanismen im Vergleich zu einer herkömmlichen Struktur ohne vergrabenen Bereich 5, der die Struktur der vorliegenden Erfindung kennzeichnet, viel weniger kritisch ist.
  • Darüber hinaus ist festgestellt worden, daß der vergrabene Bereich 5 neben der nahezu vollständigen Beseitigung sämtlicher Instabilitäten der Durchbruchspannung bei starken Oberflächenfeldern auch die Wahrscheinlichkeit des Auftretens eines sogenannten vorzeitigen Durchbruchs aufgrund dreidimensionaler Wirkungen an den Source/Drain- Enden der Finger einer interdigitalen integrierten Struktur, die für Leistungsbauelemente typisch ist, reduziert.
  • Die Anordnung des vergrabenen Bereichs 5 unter den Drain- Bereichen in einem typischen interdigitalen Layout eines Leistungs-LDMOS-Transistors ist in dem vereinfachten Layout eines Zehn-Finger-Transistors, wie er in Fig. 7 gezeigt ist, dargestellt.
  • Der vergrabene Bereich 5 kann auch längs des gesamten Umfangs der integrierten LDMOS-Transistorstruktur erweitert werden, indem er gemäß bekannter Techniken in radia-1er Richtung soweit wie die interne "Wand" einer Isolationsdiffusion verlängert wird, die die von der integrierten Transistorstruktur belegte Fläche vollständig umgibt und sich durch die gesamte Dicke der epitaktischen Schicht erstreckt. Diese alternative Ausführungsform ist in der vereinfachten Layout-Ansicht von Fig. 8 schematisch gezeigt.
  • Gemäß einer typischen Ausführungsform der Erfindung können die verschiedenen Bereiche, die eine integrierte RESURF-LDMOS-Struktur, die gemäß der vorliegenden Erfindung hergestellt ist, die folgenden Charakteristiken besitzen:
  • Die elektrische Verbindung der integrierten Hochspannungsstruktur mit der äußeren Welt kann durch Verwenden speziell entwickelter Techniken für diesen Typ von Leistungsbauelementen geschaffen werden. Insbesondere ist es möglich, eine segmentierte Kapazitätsketten-Technik für die Source-Verbindung und eine einfache Kapazitätskette für die Drain-Verbindung zu verwenden, wie in einer früheren europäischen Patentanmeldung (EF-A-565 808) desselben Anmelders, Anmeldung Nr. 92 830 190.2, eingereicht am 17. April 1992, offenbart ist.
  • Eine Kombination der günstigen Wirkungen, wie sie durch die Struktur der vorliegenden Erfindung geschaffen werden, mit den günstigen Wirkungen, die durch Erzeugen der elektrischen Verbindungen des integrierten Transistors gemäß den Lehren, die in der früheren Patentanmeldung offenbart sind, erhalten werden können, ermöglicht die Integration von Leistungstransistoren, die extrem hohen Spannungen widerstehen können.

Claims (6)

1. Lateraler RESURF-LDMOS-Transistor, der in eine epitaktische Schicht (2) eines ersten Leitfähigkeitstyps integriert ist, die auf einem Halbleitersubstrat (1) eines zweiten Leitfähigkeitstyps aufgewachsen ist, und einen Drain-Bereich (4) in der epitaktischen Schicht (2) enthält, ferner mit
einem vergrabenen Bereich (5) desselben Leitfähigkeitstyps wie das Substrat (1) und mit einem Dotierungspegel, der höher als derjenige des Halbleitersubstrats (1) ist, wobei sich der vergrabene Bereich (5) an der Grenzfläche zwischen dem Substrat (1) und der epitaktischen Schicht (2) in einer Zone befindet, die unterhalb des Drain-Bereichs (4) des Transistors liegt, dadurch gekennzeichnet, daß der vergrabene Bereich (5) vom Source-Bereich (3) des Transistors seitlich um eine Strecke beabstandet ist, die ausreicht, daß sie eine Durchschlag-Durchbruchspannung über der epitaktischen Schicht (2) einflußlos macht.
2. Lateraler RESURF-LDMOS-Transistor nach Anspruch 1, in dem sich der vergrabene Bereich (5) an der Grenzfläche zwischen der epitaktischen Schicht (2) und dem Substrat (1) in das Substrat (1) mit einem größeren Anteil seiner Dicke als in die epitaktische Schicht erstreckt.
3. Lateraler RESURF-LDMOS-Transistor nach Anspruch 1, in dem das Substrat (1) eine p&supmin;-Leitfähigkeit besitzt, die epitaktische Schicht (2) eine n&supmin;-Leitfähigkeit besitzt und der vergrabene Bereich (5) eine p-Leitfähigkeit besitzt.
4. Lateraler RESURF-LDMOS-Transistor nach Anspruch 1, in dem der Transistor eine interdigitale Struktur besitzt, die wenigstens den vergrabenen Bereich (5) mit kammähnlicher Struktur enthält, die sich unter mehrere Finger eines Drain-Bereichs erstreckt, die mit mehreren Fingern eines Source-Bereichs (3) interdigital angeordnet sind.
Lateraler RESURF-LDMOS-Transistor nach Anspruch 4, in dem sich der kammförmige vergrabene Bereich (5) in Form eines Rings längs des gesamten Umfangs der integrierten Struktur des Transistors erstreckt und der Ringabschnitt sich radial soweit wie ein Umfangsisolierbereich erstreckt, der sich vertikal durch die gesamte Dicke der epitaktischen Schicht (2) erstreckt.
6. Verfahren zum Herstellen eines lateralen RESURF- LDMOS-Transistors zur Verbesserung der Durchbruchcharakteristiken nach einem der Ansprüche 1 bis 5, wobei der laterale RESURF-LDMOS-Transistor in einer epitaktischen Schicht (2) eines ersten Leitfähigkeitstyps integriert ist, die auf einem Halbleitersubstrat (1) eines zweiten Leitfähigkeitstyps aufgewachsen ist, und einen Drain- Bereich (4) enthält, der in der epitaktischen Schicht (2) gebildet ist und durch einen Drain-Kontakt (D) elektrisch verbunden ist, ferner mit:
Bilden eines vergrabenen Bereichs (5) desselben Leitfähigkeitstyps wie derjenige des Substrats (1) und mit einem Dotierungspegel, der höher als der Dotierungspegel des Substrats (1) ist, zwischen dem Substrat (1) und der epitaktischen Schicht (2) in einer Zone, die unter dem Drain-Bereich (4) des Transistors liegt, und dadurch gekennzeichnet, daß der vergrabene Bereich (5) von einem Source-Bereich (3) des Transistors seitlich um eine Strecke beabstandet ist, die ausreicht, daß sie eine Durchschlag-Durchbruchspannung über der epitaktischen Schicht (2) einflußlos macht.
DE69307121T 1993-02-24 1993-02-24 Volkommen verarmter lateraler Transistor Expired - Fee Related DE69307121T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP93830073A EP0613186B1 (de) 1993-02-24 1993-02-24 Volkommen verarmter lateraler Transistor

Publications (2)

Publication Number Publication Date
DE69307121D1 DE69307121D1 (de) 1997-02-13
DE69307121T2 true DE69307121T2 (de) 1997-04-17

Family

ID=8215126

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69307121T Expired - Fee Related DE69307121T2 (de) 1993-02-24 1993-02-24 Volkommen verarmter lateraler Transistor

Country Status (4)

Country Link
US (2) US5583365A (de)
EP (1) EP0613186B1 (de)
JP (1) JP3653595B2 (de)
DE (1) DE69307121T2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344130B (en) * 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
EP0788170A3 (de) * 1996-02-05 1997-12-10 EASTMAN KODAK COMPANY (a New Jersey corporation) Sourcefolgerverstärker mit einer vollständig verarmten Wannestruktur
US6225662B1 (en) 1998-07-28 2001-05-01 Philips Semiconductors, Inc. Semiconductor structure with heavily doped buried breakdown region
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
US6897525B1 (en) * 1998-11-26 2005-05-24 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6084277A (en) * 1999-02-18 2000-07-04 Power Integrations, Inc. Lateral power MOSFET with improved gate design
US6127703A (en) * 1999-08-31 2000-10-03 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7071537B2 (en) * 2002-05-17 2006-07-04 Ixys Corporation Power device having electrodes on a top surface thereof
EP1408552A1 (de) * 2002-10-09 2004-04-14 STMicroelectronics S.r.l. Integriertes MOS-Halbleiterbauelement mit grosser Leistungsfähigkeit und Verfahren zu seiner Herstellung
EP1852916A1 (de) * 2006-05-05 2007-11-07 Austriamicrosystems AG Hochvolttransistor
US7649224B2 (en) * 2007-12-13 2010-01-19 Sanyo Electric Co., Ltd. DMOS with high source-drain breakdown voltage, small on- resistance, and high current driving capacity
US7977715B2 (en) 2008-03-17 2011-07-12 Fairchild Semiconductor Corporation LDMOS devices with improved architectures
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
CN102136491B (zh) * 2008-11-03 2013-04-10 世界先进积体电路股份有限公司 栅极绝缘双接面晶体管静电放电防护元件
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
DE102011056412B4 (de) * 2011-12-14 2013-10-31 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
CN103165657B (zh) * 2013-03-13 2015-07-29 电子科技大学 一种横向高压功率半导体器件的结终端结构
US9070766B1 (en) * 2014-01-27 2015-06-30 Macronix International Co., Ltd. Semiconductor device and method of forming the same
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
US4989058A (en) * 1985-11-27 1991-01-29 North American Philips Corp. Fast switching lateral insulated gate transistors
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
US4914051A (en) * 1988-12-09 1990-04-03 Sprague Electric Company Method for making a vertical power DMOS transistor with small signal bipolar transistors
EP0500233A2 (de) * 1991-02-14 1992-08-26 National Semiconductor Corporation Bipolartransistorstruktur und BICMOS IC-Herstellungsverfahren

Also Published As

Publication number Publication date
JP3653595B2 (ja) 2005-05-25
US5595921A (en) 1997-01-21
EP0613186A1 (de) 1994-08-31
EP0613186B1 (de) 1997-01-02
DE69307121D1 (de) 1997-02-13
JPH06296018A (ja) 1994-10-21
US5583365A (en) 1996-12-10

Similar Documents

Publication Publication Date Title
DE69307121T2 (de) Volkommen verarmter lateraler Transistor
DE2853736C2 (de) Feldeffektanordnung
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE10262418B3 (de) MOS-Transistoreinrichtung
DE102009028555B4 (de) Transistor
DE2903534A1 (de) Feldeffekttransistor
DE3878037T2 (de) Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet.
DE19701189A1 (de) Halbleiterbauteil
DE102018203693A1 (de) Halbleitervorrichtung
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE102014019915B3 (de) IGBT mit reduzierter Rückwärtskapazität
DE69814619T2 (de) Siliziumkarbid feldgesteuerter zweipoliger schalter
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE3039803A1 (de) Vertikales mosfet-bauelement
DE3440674A1 (de) Feldeffekt-transistor
DE69215935T2 (de) Laterale Feldeffekthalbleiteranordnung mit isolierter Gateelektrode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
EP1097482B1 (de) J-fet-halbleiteranordnung
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102015118616B3 (de) Latchup-fester Transistor
EP0973205B1 (de) Hochspannungs-MOS-Transistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee