DE102014115464A1 - Leistungs-halbleitervorrichtung mit temperaturschutz - Google Patents

Leistungs-halbleitervorrichtung mit temperaturschutz Download PDF

Info

Publication number
DE102014115464A1
DE102014115464A1 DE102014115464.9A DE102014115464A DE102014115464A1 DE 102014115464 A1 DE102014115464 A1 DE 102014115464A1 DE 102014115464 A DE102014115464 A DE 102014115464A DE 102014115464 A1 DE102014115464 A1 DE 102014115464A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
semiconductor device
power
power field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014115464.9A
Other languages
English (en)
Other versions
DE102014115464B4 (de
Inventor
Rolf Gerlach
Daniel PEDONE
Hubert Rothleitner
Wolfgang Scholz
Hans-Joachim Schulze
Philipp Seng
Peter Türkes
Christian Kasztelan
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102014115464.9A priority Critical patent/DE102014115464B4/de
Priority to US14/920,374 priority patent/US11276680B2/en
Publication of DE102014115464A1 publication Critical patent/DE102014115464A1/de
Application granted granted Critical
Publication of DE102014115464B4 publication Critical patent/DE102014115464B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

Eine temperaturgeschützte Leistungs-Halbleitervorrichtung wird bereitgestellt. Sie umfasst ein Substrat, wobei das Substrat umfasst: einen Leistungs-Feldeffekttransistor mit einer Gateelektrode, die mit einem Gate verbunden ist, einem Driftgebiet und einem ersten Anschluss und einem zweiten Anschluss für einen Laststrom, wobei der Laststrom während des Betriebs durch eine Spannung gesteuert werden kann, die zwischen dem Gate und dem ersten Anschluss angelegt wird. Das Substrat umfasst ferner ein wärmeempfindliches Element, das zwei Kontakte aufweist, wobei ein erster Kontakt mit der Gateelektrode des vorgenannten Leistungs-Feldeffekttransistors verbunden ist, und ein zweiter Kontakt mit dem ersten Anschluss des vorgenannten Leistungs-Feldeffekttransistors verbunden ist, oder umgekehrt. Das wärmeempfindliche Element ist im Substrat integriert und ist mit dem Leistungs-Feldeffekttransistor thermisch verbunden, und das wärmeempfindliche Element ist so eingerichtet, dass es den Leistungs-Feldeffekttransistor veranlasst, einen Laststrom im Fall eines Überschreitens einer Grenztemperatur des Leistungs-Feldeffekttransistors zu reduzieren, indem das Gate und der erste Anschluss miteinander verbunden werden. Ferner wird ein Verfahren zur Herstellung einer temperaturgeschützten Leistungs-Halbleitervorrichtung bereitgestellt.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung beziehen sich auf Halbleitervorrichtungen mit thermischem Schutz, und insbesondere auf temperaturgeschützte Leistungs-Halbleitervorrichtungen, die vertikale Leistungs-Feldeffekt-Halbleitervorrichtungen sind.
  • HINTERGRUND
  • Die Robustheit gegen einen thermischen Kurzschluss (SC) von Feldeffekt-gesteuerten Leistungsvorrichtungen ist unerlässlich, da dies eine spezifizierte Betriebsbedingung ist, die in zahlreichen Anwendungen auftreten kann. Die heutigen IGBTs halten dem thermischen Kurzschlusszustand z.B. einige µs lang stand, bis die Vorrichtungstemperatur, und damit der Leckstrom, auf ein bestimmtes kritisches Niveau steigt. Ab diesem Niveau führt nach dem Kurzschlussereignis das thermische Durchgehen typischerweise zur Zerstörung der Vorrichtung.
  • Ein weiteres problematisches Thema ist die Möglichkeit einer Filamentierung des Laststroms während des Normalbetriebs einer Leistungs-Halbleitervorrichtung, die durch eine Konzentration des Laststroms auf bestimmte Bereiche, Gruppen einzelner (Transistor-)Zellen oder sogar einzelne Zellen der Leistungs-Halbleitervorrichtung gekennzeichnet ist. Dies kann zur Zerstörung der Komponente führen. Beispielsweise kann in Gate-gesteuerten Leistungs-MOSFETs unter dem temperaturstabilen Punkt die Stromdichte in Gebieten mit hoher Temperatur ständig weiter ansteigen, bis diese Gebiete zerstört sind, was letztendlich zur Zerstörung der gesamten Vorrichtung führt.
  • Bis heute werden die Kurzschlussdetektion und das Abschalten der Vorrichtung typischerweise extern ausgelöst, beispielsweise durch den Gatetreiber der Leistungsvorrichtung. Das Abschalten wird dann entweder durch das Messen der Source-Kollektor-Spannung ausgelöst, die sich während eines Kurzschlusses massiv erhöht, oder durch das Messen der Vorrichtungstemperatur, z.B. durch das Messen der temperaturabhängigen Vorwärtsspannung eines pn-Übergangs oder der Schwellenspannung eines MOS-Kanals. Diese Messungen, die verwendet werden, um die Leistungsvorrichtung abzuschalten, erfordern jedoch alle eine bestimmte Detektionszeit und/oder Auslösungszeit, die typischerweise über 5 µs liegt. Wenn die Transkonduktanz der Leistungsvorrichtung ausgebildet ist sehr hoch zu sein, was z.B. von einem Standpunkt der Effizienz zweckmäßig ist, kann diese Zeitdauer ausreichend sein, dass ein thermisches Durchgehen mit einer nachfolgenden Zerstörung der Leistungsvorrichtung auftritt. Daher wird im Fall eines Kurzschlusses der Kurzschlussstrom durch die Transkonduktanz begrenzt, was das Risiko eines thermischen Durchgehens vermeidet oder wenigstens stark reduziert, wie beschrieben. Daher sind herkömmliche Leistungsvorrichtungen mit Schutzmechanismen, wie beschrieben, üblicherweise ausgebildet, eine begrenzte Transkonduktanz aufzuweisen.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der Erfindung wird eine temperaturgeschützte Leistungs-Halbleitervorrichtung vorgesehen. Diese umfasst ein Substrat, wobei das Substrat umfasst: einen Leistungs-Feldeffekttransistor mit einer Gateelektrode, die mit einem Gate verbunden ist, einem Driftgebiet und einem ersten Anschluss und einem zweiten Anschluss für einen Laststrom, wobei der Laststrom während des Betriebs durch eine Spannung gesteuert werden kann, die zwischen dem Gate und dem ersten Anschluss angelegt wird. Das Substrat umfasst ferner ein wärmeempfindliches Element, das zwei Kontakte aufweist, wobei ein erster Kontakt mit der Gateelektrode des vorgenannten Leistungs-Feldeffekttransistors verbunden ist, und ein zweiter Kontakt mit dem ersten Anschluss des vorgenannten Leistungs-Feldeffekttransistors verbunden ist, oder umgekehrt. Das wärmeempfindliche Element ist im Substrat integriert und ist mit dem Leistungs-Feldeffekttransistor thermisch verbunden, und das wärmeempfindliche Element ist so eingerichtet, dass es den Leistungs-Feldeffekttransistor veranlasst, einen Laststrom im Fall eines Überschreitens einer Grenztemperatur des Leistungs-Feldeffekttransistors zu reduzieren, indem das Gate und der erste Anschluss miteinander verbunden werden.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird ein Verfahren zur Herstellung einer temperaturgeschützten Leistungs-Halbleitervorrichtung vorgesehen. Das Verfahren umfasst: Bereitstellen eines Substrats, Bilden, in dem Substrat, eines Leistungs-Feldeffekttransistors mit einer Gateelektrode, die mit einem Gate verbunden ist, einem Driftgebiet und einem ersten und einem zweiten Anschluss für einen Laststrom, Bilden eines wärmeempfindlichen Elements angrenzend an den Leistungs-Feldeffekttransistor, welches wärmeempfindliche Element wenigstens zwei Kontakte aufweist, wobei ein erster Kontakt mit der Gateelektrode des vorgenannten Leistungs-Feldeffekttransistors verbunden ist, und ein zweiter Kontaktkollektor mit dem ersten Anschluss des vorgenannten Leistungs-Feldeffekttransistors verbunden ist, oder umgekehrt. Das wärmeempfindliche Element ist thermisch mit dem Leistungs-Feldeffekttransistor verbunden und so eingerichtet, dass es den Leistungs-Feldeffekttransistor veranlasst, einen Laststrom im Fall eines Überschreitens einer Grenztemperatur des Leistungs-Feldeffekttransistors zu reduzieren, indem das Gate und der erste Anschluss miteinander verbunden werden.
  • Fachleute werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und bei der Betrachtung der angehängten Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabgetreu, wobei stattdessen das Augenmerk auf die Veranschaulichung der Prinzipien der Erfindung gelegt wird. Außerdem bezeichnen in den Figuren ähnliche Bezugszahlen entsprechende Teile. In den Zeichnungen:
  • zeigt 1 eine Ersatzschaltung gemäß Ausführungsformen der Erfindung;
  • zeigt 2 eine Ersatzschaltung gemäß weiteren Ausführungsformen der Erfindung;
  • ist 3 eine Darstellung, welche die Charakteristiken eines wärmeempfindlichen Elements gemäß Ausführungsformen zeigt;
  • ist 4 eine schematische Ansicht einer Leistungs-Halbleitervorrichtung gemäß Ausführungsformen;
  • ist 5 eine Schnittansicht einer Leistungs-Halbleitervorrichtung gemäß Ausführungsformen;
  • sind 6 bis 13 Teilschnittansichten von Leistungs-Halbleitervorrichtungen gemäß Ausführungsformen;
  • zeigt 14 eine Ersatzschaltung gemäß weiteren Ausführungsformen der Erfindung;
  • ist 15 eine schematische Schnittansicht einer Leistungs-Halbleitervorrichtung gemäß Ausführungsformen;
  • ist 16 eine schematische Schnittansicht einer Leistungs-Halbleitervorrichtung gemäß Ausführungsformen;
  • ist 17 eine schematische Draufsicht einer Leistungs-Halbleitervorrichtung gemäß Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigeschlossenen Zeichnungen Bezug genommen, die einen Teil davon bilden, und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt werden, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird direktionale Terminologie, wie „Oberseite“, „Boden“, „vorne“, „hinten“, „vordere/r/s„, „hintere/r/s„, etc., mit Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Orientierungen positioniert werden können, wird die direktionale Terminologie für Zwecke der Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es ist klar, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht im einschränkenden Sinn anzusehen, und der Umfang der vorliegenden Erfindung wird durch die beigeschlossenen Ansprüche definiert.
  • Nun wird detailliert auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird zur Erläuterung vorgesehen und ist nicht als Einschränkung der Erfindung anzusehen. Beispielsweise können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, in oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Die vorliegende Erfindung soll solche Modifikationen und Variationen umfassen. Die Beispiele werden unter Verwendung spezifischer Sprache beschrieben, die nicht als Einschränkung des Umfangs der beigeschlossenen Ansprüche auszulegen ist. Die Zeichnungen sind nicht maßstabgetreu und dienen nur Zwecken der Veranschaulichung. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte mit denselben Bezugszahlen in den verschiedenen Zeichnungen bezeichnet, wenn nichts anderes angegeben ist.
  • Der Ausdruck „horizontal“, wie in dieser Beschreibung verwendet, soll eine Orientierung im Wesentlichen parallel zu einer Hauptfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die obere Fläche oder vordere Fläche sein, aber auch eine untere oder hintere Fläche eines Wafers oder eines Chips.
  • Der Ausdruck „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung im Wesentlichen rechtwinklig zur Hauptfläche beschreiben, d.h. parallel zur normalen Richtung der Hauptfläche des Halbleitersubstrats oder -körpers.
  • Die Ausdrücke „über“ und „unter“, wie in dieser Beschreibung verwendet, sollen einen Ort eines strukturellen Merkmals relativ zu einem weiteren strukturellen Merkmal unter Berücksichtigung dieser Orientierung beschreiben.
  • In dieser Beschreibung wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, wohingegen p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ dazu können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann, und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner veranschaulichen einige Figuren relative Dotierungskonzentrationen durch eine Anzeige von „–“ oder „+“ neben dem Dotierungstyp. Beispielsweise bedeutet „n–“ eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsgebiets, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration aufweist als das „n“-Dotierungsgebiet. Die Anzeige der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsgebiete mit derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen müssen, wenn nichts anderes angegeben ist. Beispielsweise können zwei verschiedene n+-Dotierungsgebiete unterschiedliche absolute Dotierungskonzentrationen aufweisen. Das Gleiche gilt beispielsweise für ein n+-Dotierungsgebiet und ein p+-Dotierungsgebiet.
  • Spezifische Ausführungsformen, die in dieser Beschreibung beschrieben werden, beziehen sich, ohne darauf beschränkt zu sein, auf vertikale Halbleitervorrichtungen, wie vertikale n-Kanal- oder p-Kanal-MOSFETs oder IGBTs, insbesondere auf vertikale Leistungs-MOSFETS und vertikale Leistungs-IGBTs, und auf Herstellungsverfahren dafür.
  • Im Kontext der vorliegenden Beschreibung soll der Ausdruck „MOS“ (Metall-Oxid-Halbleiter) den allgemeineren Ausdruck „MIS“ (Metall-Isolator-Halbleiter) umfassen. Beispielsweise soll der Ausdruck MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) FETs (Feldeffekttransistoren) umfassen, die einen Gateisolator aufweisen, der kein Oxid ist, d.h. der Ausdruck MOSFET wird in der allgemeineren Bedeutung des Ausdrucks eines IGFET (Feldeffekttransistor mit isolierter Gateelektrode) bzw. MISFET (Metall-Isolator-Feldeffekttransistor) verwendet.
  • Der Ausdruck „Feldeffekt“, wie in dieser Beschreibung verwendet, soll die durch ein elektrisches Feld vermittelte Bildung eines leitfähigen „Kanals“ eines ersten Leitfähigkeitstyps und/oder die Steuerung der Leitfähigkeit und/oder Form des Kanals in einem Halbleitergebiet eines zweiten Leitfähigkeitstyps beschreiben, typischerweise eines Bodygebiets des zweiten Leitfähigkeitstyps. Aufgrund des Feldeffekts wird ein unipolarer Stromweg durch das Kanalgebiet gebildet und/oder zwischen einem Sourcegebiet des ersten Leitfähigkeitstyps und einem Driftgebiet des ersten Leitfähigkeitstyps gesteuert. Das Driftgebiet kann mit einem Draingebiet in Kontakt stehen.
  • Im Kontext der vorliegenden Beschreibung soll der Ausdruck „Gateelektrode“ eine Elektrode beschreiben, die neben einem Kanalgebiet angeordnet ist und ausgelegt ist, dieses zu bilden und/oder zu steuern. Der Ausdruck „Gateelektrode“ soll eine Elektrode oder ein leitfähiges Gebiet umfassen, die oder das neben dem Bodygebiet angeordnet ist und gegen dieses durch ein Isoliergebiet isoliert ist, das ein dielektrisches Gategebiet bildet und ausgelegt ist, ein Kanalgebiet durch das Bodygebiet durch das Laden auf eine geeignete Spannung zu bilden und/oder zu steuern.
  • Typischerweise ist eine Gateelektrode als Graben-Gateelektrode implementiert, d.h. als Gateelektrode, die in einem Graben angeordnet ist, der sich von der Hauptfläche in das Halbleitersubstrat oder den Halbleiterbody erstreckt.
  • Typischerweise ist die Halbleitervorrichtung eine Leistungs-Halbleitervorrichtung mit einem aktiven Bereich mit einer Mehrzahl von FET-Zellen (Feldeffekttransistorzellen, wie MOSFET-Zellen, IGBT-Zellen und rückwärts leitenden IGBT-Zellen, wobei alle der vorhergehenden im Folgenden allgemein auch als „Zellen“ bezeichnet werden) zum Steuern eines Laststroms zwischen zwei Lastmetallisierungen. Ferner kann die Leistungs-Halbleitervorrichtung einen peripheren Bereich mit wenigstens einer Randabschlussstruktur aufweisen, die, von oben gesehen, einen aktiven Bereich von FET-Zellen wenigstens teilweise umgibt.
  • Im Kontext der vorliegenden Beschreibung soll der Ausdruck „Metallisierung“ ein Gebiet oder eine Schicht mit metallischen oder nahezu metallischen Eigenschaften in Bezug auf die elektrische Leitfähigkeit beschreiben. Eine Metallisierung kann mit einem Halbleitergebiet in Kontakt stehen, um eine Elektrode, eine Kontaktstelle und/oder einen Anschluss der Halbleitervorrichtung zu bilden. Die Metallisierung kann aus einem Metall bestehen und/oder dieses umfassen, wie Al, Ti, W, Cu und Mo, oder einer Metalllegierung, wie NiAl, sie kann jedoch auch aus einem Material mit metallischen oder nahezu metallischen Eigenschaften in Bezug auf die elektrische Leitfähigkeit bestehen, wie hochdotiertem n-Typ- oder p-Typ-poly-Si, TiN, einem elektrisch leitfähigen Silicid, wie TaSi2, TiSi2, PtSi, WSi2, MoSi, oder einem elektrisch leitfähigen Carbid, wie AlC, NiC, MoC, TiC, PtC, WC oder dgl. Die Metallisierung kann auch verschiedene elektrisch leitfähige Materialilen umfassen, beispielsweise einen Stapel dieser Materialien.
  • Im Kontext der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Widerstandskontakt“ und „in elektrischer Widerstandsverbindung“ beschreiben, dass es einen ohmschen Stromweg zwischen jeweiligen Elementen oder Bereichen einer Halbleitervorrichtung wenigstens dann gibt, wenn keine Spannungen oder nur niedrige Testspannungen an und/oder quer über die Halbleitervorrichtung angelegt werden. Ähnlich sollen die Ausdrücke „in geringem ohmschen Kontakt“, „in elektrischem Kontakt mit niedrigem Widerstand“ und „in elektrischer Verbindung mit niedrigem Widerstand“ beschreiben, dass es einem ohmschen Stromweg mit niedrigem Widerstand zwischen jeweiligen Elementen oder Bereichen einer Halbleitervorrichtung wenigstens dann gibt, wenn keine Spannungen an und/oder quer über die Halbleitervorrichtung angelegt werden. Innerhalb dieser Beschreibung werden die Ausdrücke „in geringem ohmschen Kontakt“, „in elektrischem Kontakt mit niedrigem Widerstand“, „elektrisch gekoppelt“ und „in elektrischer Verbindung mit niedrigem Widerstand“ synonym verwendet.
  • Im Kontext der vorliegenden Beschreibung soll der Ausdruck „verarmbares Gebiet“ oder „verarmbare Zone“ die Tatsache beschreiben, dass das entsprechende Halbleitergebiet oder die entsprechende Halbleiterzone im Wesentlichen vollständig verarmt ist (im Wesentlichen frei ist von freien Ladungsträgern) während des Aus-Zustands der Halbleiterkomponente mit einer angelegten Rückwärtsspannung, die über einem gegebenen Schwellenwert liegt. Zu diesem Zweck wird die Dotierungsladung des verarmbaren Gebiets entsprechend eingestellt, und in einer oder mehreren Ausführungsformen ist das verarmbare Gebiet ein schwach dotiertes Gebiet. Im Aus-Zustand bildet (bilden) das (die) verarmbare(n) Gebiet(e) ein verarmtes Gebiet (Gebiete), die auch als Raumladungsgebiete bezeichnet werden, typischerweise eine angrenzende verarmte Zone, wodurch der Stromfluss zwischen zwei Elektroden oder Metallisierungen, die mit dem Halbleiterbody verbunden sind, verhindert werden kann.
  • Im Kontext der vorliegenden Beschreibung soll der Ausdruck „Halbleitermesa“ eine von typischerweise einigen Halbleiterregionen oder -zonen beschreiben, die sich von einem gemeinsamen Halbleitersubstrat oder einer gemeinsamen Halbleiterschicht zu einer Hauptfläche des Halbleiterbodys oder Wafers erstrecken oder diese wenigstens definieren und in einem Abstand voneinander vorliegen. Typischerweise ist eine Halbleitermesa, in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche ist, zwischen zwei benachbarten Gräben angeordnet, die sich von der Hauptfläche in den Halbleiterbody oder Wafer erstrecken. Die Gräben können im Wesentlichen vertikal sein (vertikale Gräben), d.h. die Seitenwände der Gräben bzw. der Halbleitermesa können, im vertikalen Querschnitt, im Wesentlichen orthogonal zur Hauptfläche sein. Im vertikalen Querschnitt können die beiden Seitenwände eines Grabens bzw. einer Halbleitermesa auch verjüngt sein. Die Ausdrücke „Halbleitermesa“, „Mesagebiete“ und „Mesa“ werden innerhalb dieser Beschreibung synonym verwendet. Im Folgenden werden die beiden Seitenwände eines Grabens bzw. einer Halbleitermesa auch als erste Seitenwand und zweite Seitenwand bezeichnet.
  • Typischerweise umfasst die Halbleitervorrichtung eine Mehrzahl von Halbleitermesas, die durch Gräben voneinander beabstandet sind, und umfasst wenigstens zwei Halbleitergebiete mit entgegengesetztem Leitfähigkeitstyp, die einen pn-Übergang miteinander bilden. Typischerweise umfasst jede der Halbleitermesas zwei pn-Übergänge (einen ersten und einen zweiten), die untereinander angeordnet sind und sich, im vertikalen Querschnitt, zwischen oder wenigstens zu der ersten Seitenwand und der zweiten Seitenwand erstrecken. Die Gräben können wenigstens im aktiven Bereich eine Bodenwand umfassen, die sich zwischen der jeweiligen ersten und zweiten Wand erstreckt. Die Gräben umfassen typischerweise auch leitfähige Gateelektroden, welche gegen das gemeinsame Substrat und die angrenzenden Mesagebiete durch jeweililge dielektrische Schichten isoliert sind, die dielektrische Gategebiete an den Seitenwänden bilden. Demgemäß wird eine FET-Struktur gebildet, die im Folgenden auch als MesaFET-Struktur bezeichnet wird. Ähnlich wird eine vertikale Halbleitervorrichtung mit einer solchen MESAFET-Struktur auch als MesaFET bezeichnet, beispielsweise als MesaMOSFET bzw. MesaIGBT.
  • Eine Einheitszelle des aktiven Bereichs eines Leistungs-MesaFET kann, in einem horizontalen Querschnitt, von oben gesehen, eine Graben-Gateelektrode und einen jeweiligen Teil von zwei angrenzenden Mesas umfassen. In diesen Ausführungsformen können Graben-Gateelektroden, Mesas und Einheitszellen jeweilige eindimensionale Gitter bilden.
  • Alternativ dazu kann eine Einheitszelle eines aktiven Bereichs eines MesaFET, in einem horizontalen Querschnitt, von oben gesehen, eine Graben-Gateelektrode und einen umgebenden Teil einer Mesa umfassen, wenn die Graben-Gateelektroden ein zweidimensionales Gitter bilden, beispielsweise in der Form eines Schachbretts.
  • Der Ausdruck „Leistungs-Halbleitervorrichtung“, wie in dieser Beschreibung verwendet, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit hohen Spannungs- und/oder hohen Stromschaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungs-Halbleitervorrichtungen für einen hohen Strom, typischerweise im Ampere-Bereich, und/oder hohe Spannungen, typischerweise über etwa 30 V, typischer über etwa 100 V, noch typischer über etwa 400 V, bestimmt.
  • Der Ausdruck „Randabschlussstruktur“, wie in dieser Beschreibung verwendet, soll eine Struktur beschreiben, die ein Übergangsgebiet vorsieht, in dem sich die hohen elektrischen Felder rund um einen aktiven Bereich der Halbleitervorrichtung allmächlich auf ein Potenzial am oder nahe bei dem Rand der Vorrichtung ändern und/oder zwischen einem Referenpotenzial, wie Erde und eine hohe Spannung, z.B. am Rand und/oder auf der Rückseite der Halbleitervorrichtung. Die Randabschlussstruktur kann beispielsweise die Feldintensität rund um ein Abschlussgebiet eines Gleichrichterübergangs senken, indem die elektrischen Feldlinien quer über das Abschlussgebiet ausgebreitet werden.
  • Im Folgenden werden Ausführungsformen, die sich auf Halbleitervorrichtungen und Herstellungsverfahren zur Bildung von Halbleitervorrichtungen beziehen, hauptsächlich mit Bezugnahme auf Silicium(Si)-Halbleitervorrichtungen mit einem monokristallinen Si-Halbleiterbody erläutert. Demgemäß ist ein Halbleitergebiet oder eine -schicht typischerweise ein monokristallines Si-Gebiet oder eine Si-Schicht, wenn nichts anderes angegeben ist.
  • Es ist jedoch klar, dass der Halbleiterbody aus einem beliebigen Halbleitermaterial hergestellt sein kann, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien umfassen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien, wie Silicium (Si) oder Germanium (Ge), Halbleitermaterialien aus Gruppe IV-Verbindungen, wie Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige anzuführen. Die oben angegebenen Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei unterschiedliche Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen, ohne darauf beschränkt zu sein, Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN)-, Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid(GaN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AlGaN)-, Silicium-Siliciumcarbid(SixC1-x)- und Silicium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungs-Halbleiteranwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. Falls der Halbleiterbody aus einem Material mit hoher Bandlücke besteht, d.h. aus einem Halbleitermaterial mit einer Bandlücke von wenigstens etwa zwei Elektronenvolt, wie SiC oder GaN, und das eine hohe Durchbruchfeldstärke bzw. hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der jeweiligen Halbleitergebiete höher gewählt werden, was den Durchlasswiderstand Ron reduziert.
  • Allgemein beziehen sich Ausführungsformen der Erfindung auf eine temperaturgeschützte Leistungs-Halbleitervorrichtung. Diese ist eine Feldeffekt-gesteuerte Leistungsvorrichtung und ermöglicht eine inhärente Selbstabschaltung während eines Kurzschlusses, oder wegen anderer Bedingungen hoher thermischer Last. Auf diese Weise kann die Kurzschluss-Widerstandszeit der Leistungs-Halbleitervorrichtung selbst auf etwa 1 µs oder darunter reduziert werden. Dies ermöglicht seinerseits eine Ausbildung mit erhöhter Transkonduktanz für einen Laststrom, was zu einer Reduktion von Vorrichtungsverlusten führt. Ausführungsformen der Erfindung haben den Effekt der Verringerung der gesamten Systemkosten, da die Anforderungen für eine externe Kurzschlussdetektion und ein damit zusammenhängendes Abschalten der Vorrichtung – die von den Systemen und Mechanismen gemäß Ausführungsformen verschieden sind – signifikant verringert werden können, oder in einigen Fällen können diese herkömmlichen Schutzsysteme und Vorrichtungen zur Gänze aufgegeben werden. Allgemein kann in Ausführungsformen der Leistungs-Feldeffekttransistor, der temperaturgeschützt ist, von einem vertikalen Typ oder von einem planaren Typ sein, wie ein IGBT mit planaren Elektroden.
  • Der Ausdruck „Leistungs-Halbleitervorrichtung“ oder „Feldeffekt-gesteuerte Halbleitervorrichtung“, wie hier verwendet, bezieht sich auf Halbleitervorrichtungen im Allgemeinen, die durch einen Feldeffekt gesteuert werden. Dies umfasst FETs, insbesondere MISFETs, und IGBTs. Die Ausdrücke „erster Anschluss“, wie hier verwendet, beziehen sich in diesem Kontext auf einen Anschluss einer derartigen Vorrichtung, oder einer Zelle davon, der definitionsgemäß ein Sourceanschluss im Kontext eines MISFET und ein Emitter im Fall eines IGBT ist. Der Ausdruck „zweiter Anschluss“, bezieht sich in diesem Kontext auf einen Anschluss einer derartigen Vorrichtung, oder einer Zelle davon, der definitionsgemäß im Kontext eines MISFET ein Drainanschluss und ein Kollektor im Fall eines IGBT ist. Im Folgenden ist klar, wenn als Beispiel auf eine „Source“ Bezug genommen wird, dass dies auch der „Emitter“ eines IGBT sein kann, und wenn auf einen „Drain“ Bezug genommen wird, ist es klar, dass dies auch der „Kollektor“ eines IGBT sein kann.
  • Allgemein ist in Ausführungsformen ein wärmeempfindliches Element in einer Feldeffekt-gesteuerten Leistungs-Halbleitervorrichtung integriert. Das wärmeempfindliche Element verbindet das Gate und die Source der Leistungs-Halbleitervorrichtung sehr schnell miteinander, beispielsweise nachdem ein Kurzschlussereignis auftritt. So ist keine zeit- und kostenaufwendige externe Detektion für einen Kurzschluss mit einem anschließenden extern ausgelösten Abschalten erforderlich. Dies wird durch das Verbinden des ersten Anschlusses (z.B. des Sourceanschlusses) und des Gatenanschlusses der Leistungs-Halbleitervorrichtung mit den typischerweise zwei Kontakten des wärmeempfindlichen Elements erzielt. In Ausführungsformen können diese wärmeempfindlichen Element für jede Zelle der Leistungs-Halbleitervorrichtung oder für Gruppen von Zellen vorgesehen sein, und das (die) wärmeempfindlich(en) Element(e) ist (sind) jeweils parallel mit dem Gate und einem ersten Anschluss einer Zelle oder einer Gruppe von Zellen der Leistungs-Halbleitervorrichtung verbunden. Die Gatespannung wird so reduziert, wenn unerwünscht hohe Temperaturen auftreten, in extremen Fällen wird das Gate zum ersten Anschluss (z.B. Source) über das wärmeempfindliche Element kurzgeschlossen. Auf der Basis der lokal (in einer Zelle) oder global (in allen Zellen) reduzierten Gatespannung wird der Kanalwiderstand der betroffenen Zelle oder der betroffenen Zellgruppe verstärkt, was zu einer lokal begrenzten Reduktion des Laststroms und so zu einer homogeneren Lastverteilung der Leistungs-Halbleitervorrichtung ingesesamt führt.
  • Im Fall einer thermischen Überlast, beispielsweise wenn ein Kurzschluss auftritt, wird der Kurzschlussstrom in Ausführungsformen wegen einer gesenkten Kanalkonduktanz reduziert, die durch den Einfluss des wärmeempfindlichen Elements über das Gate verursacht wird. Hier wird der Laststrom auf einen Wert begrenzt, den – in Abhängigkeit von der konkreten Ausbildung der Leistungs-Halbleitervorrichtung – jeder Chip, jede Zelle oder jede Zellgruppe tragen kann. Sogar in parallelen Schaltungen mit relativ hoher parasitärer Kapazität zwischen den einzelnen Chips kann eine lokale spezifische Reduktion eines Laststroms in dem (den) überhitzten Chip(s) oder in der (den) Zelle(n) erzielt werden. Im Fall eines externen Kurzschlusses kann eine automatische vollständige Abschaltung für die gesamte Leistungs-Halbleitervorrichtung automatisch erzielt werden.
  • Im praktischen Gebrauch von Ausführungsformen der Erfindung kann ein Abtausch oder Kompromiss zwischen einfacher Herstellung, Kosten, etc., einerseits und einer Platzierung des wärmeempfindlichen Elements so nahe wie möglich bei der wärmeerzeugenden Zone andererseits erfolgen. So kann ein wärmeempfindliches Element im praktischen Gebrauch von Ausführungsformen der Erfindung in einer mäßig größeren Distanz zu einer wärmeerzeugenden Zone platziert werden als es technisch möglich und auch wünschenswert wäre, aufgrund einer minimierten Zeit für den Wärmetransfer von der wärmeerzeugenden Zone zum Bipolartransistor- dies würde jedoch gleichzeitig höhere Produktionskosten, zusätzliche Herstellungsschritte oder dgl. bewirken.
  • Allgemein können hier beschriebene Ausführungsformen verwendet werden, um Leistungs-Halbleitervorrichtungen vorzusehen, die keine herkömmliche Detektion des Betriebszustands, beispielsweise über einen getrennten Temperatursensor, erfordern. In Ausführungsformen kann es jedoch hilfreich sein, auch eine derartige Überwachung zu implementieren und dadurch den thermischen Betriebszustand zu detektieren, was auch zur Anzeige einer Überlastbedingung für eine Bedienungsperson oder für eine Überwachungs-Software verwendet werden kann. Diese kann auch verwendet werden, um einen Gatetreiber der Leistungs-Halbleitervorrichtung zusätzlich auszuschalten, wenn eine Überlast oder Überhitzung detektiert wird. Da der primäre nahezu Echtzeit-Schutz gegen Überlast, Kurzschluss und allgemein Überhitzen vom hier geoffenbarten wärmeempfindlichen Element vorgesehen wird, kann jedoch ein zusätzlicher externer Schutz über den Gatetreiber mit einer Zeitverzögerung von einigen µs oder sogar einigen 10 µs, wie 20 µs, 30 µs oder 40 µs, durchgeführt werden. Dies trägt dazu bei, die Kosten zu reduzieren, da die Anforderungen für das Schaltverhalten der externen Schutzschaltung, die den Gatetreiber umfasst, niedriger sind als die für herkömmliche Leistungs-Halbleitervorrichtungen benötigten.
  • In einigen hier beschriebenen Ausführungsformen ist das wärmeempfindliche Element ein Bipolartransistor mit einer offenen Basis, was bedeutet, dass die Basis mit keinem Potenzial und auch nicht mit Erde verbunden ist. Der Source- und Emitteranschluss des Bipolartransistors mit der offenen – oder anders ausgedrückt: schwebenden – Basis sind mit dem ersten Anschluss (typischerweise dem Sourceanschluss) und der Gateelektrode des Leistungs-Feldeffekttransistors verbunden. Der Bipolartransistor ist dadurch so nahe wie möglich bei dem Ort angeordnet, wo die Wärmeerzeugung der Leistungs-Halbleitervorrichtung während eines Kurzschlusses oder anderer extremer thermischer Lastbedingungen einen Maximalwert hat. Der Zweck der Minimierung der Distanz des Bipolartransistors zum wärmeerzeugenden Bereich der Leistungs-Halbleitervorrichtung ist, die Zeit zu minimieren, nach der die erzeugte Wärme den Bipolartransistor durch die Wärmeleitung durch das Halbleitermaterial erreicht hat. So ist eine Platzierung des Bipolartransistors, oder allgemeiner ausgedrückt des wärmeempfindlichen Elements, in enger Nähe zur wärmeerzeugenden Zone zweckmäßig, um eine so kurz wie mögliche Ausschaltzeit nach einem Kurzschlussereignis oder anderen abnormalen thermischen Ereignis zu erzielen.
  • In weiteren hier beschriebenen Ausführungsformen ist das wärmeempfindliche Element als wenigstens eine Zener-Diode vorgesehen, typischerweise als serielle Anordnung einer Mehrzahl von Zener-Dioden. Die Zener-Diode oder serielle Anordnung von Zener-Dioden ist mit dem Gate mit einem ersten Kontakt verbunden, und mit einem ersten Anschluss des Leistungs-Feldeffekttransistors mit einem zweiten Kontakt. Der interne Widerstand der Zener-Diode(n) wird dadurch ausgebildet, einen ähnlichen oder niedrigeren Widerstand aufzuweisen als den Diffusionswiderstand des Gatepotenzials auf dem Chip, oder der Zelle oder Gruppe von Zellen. Auch eine Dispersion der Sperrschwelle im Chip oder in Chips parallel kann mit einer geeigneten Ausbildung der Zener-Dioden vermieden werden, da jede Zelle, jede Zellgruppe oder jeder Chip (Bereich) bei ihrer/seiner maximalen Temperatur und daher bei ihrer/seiner maximalen Strom- und Energiegrenze betrieben werden kann. Auf diese Weise werden in einigen Ausführungsformen inhärent kurzschlusssichere IGBT-Module mit vielen parallelen IGBTs vorgesehen.
  • In Ausführungsformen wird die Dotierung der Zener-Dioden so gewählt, dass ein negativer Temperaturkoeffizient vorgesehen wird. Daher liegt die Durchbruchspannung der Zener-Dioden typischerweise unter 4,5 V, und in typischen Ausführungsformen sind wenigstens vier Zener-Dioden in Serie verbunden. Aufgrund der geringen Anforderungen in Bezug auf eine Rückwärtsspannung können solche Zener-Dioden in relativ kleinen Bereichen des Halbleitersubstrats angrenzend an den Leistungs-Feldeffekttransistor realisiert werden.
  • In 1 ist das allgemeine Grundprinzip aller hier beschriebenen Ausführungsformen gezeigt. Ein Kondensator 10 repräsentiert die Gate-Source-Kapazität der Leistungs-Halbleitervorrichtung (in 1 nicht gezeigt), die temperaturgeschützt ist, wobei die Kapazität allgemein in Feldeffekt-gesteuerten Leistungs-Halbleitervorrichtungen vorliegt. Die Gate-Source-Kapazität wird geladen und entladen, um die Transkonduktanz des Kanals der Feldeffekt-gesteuerten Leistungs-Halbleitervorrichtung während des Betriebs derselben zu beeinflussen. Das wärmeempfindliche Element 60 ist mit zwei Kontakten 62, 64 parallel zur Gate-Source-Kapazität 10 verbunden. Während eines Zustands, der einen Schutz erfordert, muss der Spannungsabfall an der Impedanz Rz des wärmeempfindlichen Elements 60 weit unter dem Spannungsabfall an dem Gate liegen, was durch den Widerstand Rg 28 symbolisiert wird, so dass die erhaltene Spannung quer über die Gate-Source-Kapazität unter der Schwellenspannung der Feldeffekt-Leistungs-Halbleitervorrichtung liegt.
  • Im Folgenden werden Ausführungsformen mit wärmeempfindlichen Elementen beschrieben, die wenigstens einen Bipolartransistor einsetzen. Die ausgelegten Prinzipien werden hauptsächlich erläutert, indem angenommen wird, dass der Bipolartransistor ein pnp-Typ ist, ohne dadurch die npn-Varianten von der Verwendung in Ausführungsformen der Erfindung auszuschließen.
  • In Ausführungsformen ist die n-dotierte Basis frei schwebend. So ist der Bipolartransistor nichts anderes als zwei gegenüberliegende Dioden 17, 19, was in 2 gezeigt ist. Die Durchbruchspannung einer solchen Struktur erweist sich als stark temperaturabhängig (siehe 3, aus: M. Reisch, On Bistable Behavior and Open-Base Breakdown of Bipolar Transistors in the Avalanche Regime-Modeling and Applications, TED, Bd.39, Nr.6, 1992), was in Ausführungsformen genutzt wird.
  • In 2 repräsentiert der Kondensator 10 die Gate-Source-Kapazität, wie sie allgemein in Feldeffekt-Leistungs-Halbleitervorrichtungen vorliegt, die geladen und entladen wird, um den Kanal der Feldeffekt-gesteuerten Leistungs-Halbleitervorrichtung zu öffnen. Die beiden gegenüberliegenden Dioden 17, 19 repräsentieren einen Bipolartransistor 25 mit offener Basis, der in dieser Ausführungsform die Funktion des wärmeempfindlichen Elements 60 von 1 hat. Er hat während des Betriebs eine ausreichende Blockierungsfähigkeit, was leicht erzielt werden kann, indem geeignete dotierte Halbleitermaterialien und -geometrien gewählt werden. Während eines Kurzschlusses und einer anschließenden Überhitzung muss der Spannungsabfall an dem Bipolartransistor 25 weit unter dem Spannungsabfall an dem Gate liegen, was durch den Widerstand Rg 28 symbolisiert wird, so dass die Spannung quer über die Gate-Source-Kapazität 10 unter der Schwellenspannung der Feldeffekt-Leistungs-Halbleitervorrichtung liegt, die in 2 nur durch ihren Source- und Gateanschluss repräsentiert wird.
  • Sobald die Temperatur während einer Kurzschlussbedingung von T1 auf T2 steigt, wie als Beispiel in 3 gezeigt, steigen der Generierungsstrom und die Trägerlebensdauer freier Ladungsträger in der Basis und damit die partielle Transistorverstärkung erheblich, da die Ladungsträgerdichte n in der Basis des Bipolartransistors 25 exponentiell mit der Temperatur zunimmt und die Rekombination abnimmt. Die Temperaturabhängigkeit von n wird durch die folgende Gleichung beschrieben: n ~ e–Eg/2kT
  • Auf diese Weise wird gemäß Ausführungsformen die Durchbruch- oder Sperrspannung reduziert, wie durch den Startpunkt T1 und Endpunkt T2 des Vektors in 3 angezeigt. Durch das geeignete Auswählen der charakteristischen Abmessungen des Bipolartransistors, wie der Basisbreite, Emittereffizienz, Trägerlebensdauer und seiner Temperaturabhängigkeit und dgl., können die Temperaturen T1 und T2 so eingestellt werden, dass die typischen Temperaturen des Normalbetriebs und einer Kurzschlussbedingung jeweils zu Durchbruchspannungen des Bipolartransistors über (Normalbetrieb) und unter (Kurzschlussbedingung oder Überhitzen allgemein) der Schwellenspannung der Feldeffekt-gesteuerten Leistungs-Halbleitervorrichtung führen, d.h. sobald die Temperatur des Bipolartransistors die kritische Temperatur T2 überschreitet, fällt die Spannung quer über den Source- und Emitteranschluss des Bipolartransistors, und daher fällt die Spannung quer über den Source- und Gateanschluss der Feldeffekt-gesteuerten Leistungsvorrichtung unter die Schwellenspannung der letzteren, was zum Abschalten der Leistungs-Halbleitervorrichtung während der Kurzschlussbedingung oder des Überhitzens führt, und daher die Vorrichtung, oder wenigstens eine jeweilige Zelle oder Gruppe von Zellen davon, gegen eine Zerstörung schützt.
  • Zusätzlich kann in Ausführungsformen die vorgeschlagene Struktur verwendet werden, um einen IGBT optisch auszuschalten, da der Generierungsstrom in der Bipolartransistorbasis mittels einer optischen Kopplung erheblich verstärkt werden kann, wie z.B. im EP 0353509 A1 , Spalte 4, Zeile 20, bis Spalte 6, Zeile 40, und EP 1237197 A2 , Spalte 3, Zeile 45, bis Spalte 5, Zeile 48, beschrieben, deren jeweilige Lehren hier durch Bezugnahme eingeschlossen werden. Außerdem kann der temperaturinduzierte oder lichtinduzierte Strom durch den Bipolartransistor als zusätzlicher Auslöser für den externen Treiber verwendet werden, um die Feldeffekt-gesteuerte Leistungs-Halbleitervorrichtung auszuschalten.
  • Hier umfasst in einigen Ausführungsformen eine Feldeffekt-gesteuerte Leistungs-Halbleitervorrichtung wenigstens einen Bipolartransistor (BJT) mit einer offenen Basis, der eine abnehmende Blockierfähigkeit mit zunehmender Temperatur aufweist. Als Ergebnis wird die Gatespannung wenigstens einer Zelle der Feldeffekt-gesteuerten Leistungs-Halbleitervorrichtung bei unerwünscht hohen Temperaturen reduziert und, in extremen Fällen, die durch hohe Temperaturen gekennzeichnet sind, wird der Gate-Source-Weg durch den Bipolartransistor kurzgeschlossen. Dadurch überträgt der Bipolartransistor Ladung vom Gate zur Source, und der Kanalwiderstand der betroffenen Zelle oder der betroffenen Zellen wird verstärkt. Ein einzelner dedizierter Bipolartransistor als Temperaturschutz, wie hier beschrieben, kann in Ausführungsformen für jede Zelle in der Leistungs-Halbleitervorrichtung vorgesehen sein, oder kann für Gruppen von Zellen oder auch für die gesamte Leistungs-Halbleitervorrichtung vorgesehen sein. Im Fall eines dedizierten Bipolartransistors für jede Zelle führt auch eine lokale Überhitzung einer einzelnen Zelle zu einem höheren Widerstand und so zu einer Lastabnahme der einzelnen Zelle, die überhitzt wird, was zu einem Lastausgleich in der Mehrzahl von Zellen der Leistungs-Halbleitervorrichtung führt.
  • Im Fall einer Überhitzung eines Chips der Leistungs-Halbleitervorrichtung, wobei der Chip eine Mehrzahl von Zellen umfasst, wird der einzelne Laststrom des Chips auf den Laststrom begrenzt, den der Chip tragen kann. Bei extremen Lastbedingungen, wie einem Kurzschluss, werden typischerweise alle Chips durch die Bipolartransistoren gänzlich ausgeschaltet, die für jeden Chip dediziert sind. Sogar bei parallelen Schaltungen mit relativ hohen parasitären Kapazitäten zwischen den einzelnen Chips kann so der Strom sicher automatisch für jeden Chip ausgeschaltet werden. Daher sehen sogar in massiv parallelen Schaltungen Ausführungsformen der Erfindung einen inhärent kurzschlusssicheren Leistungsschalter vor, der intern ohne die Notwendigkeit irgendeines Eingriffs der Gatesteuerschaltung arbeitet. In Ausführungsformen kann die Leistungs-Halbleitervorrichtung jedoch so eingerichtet sein, dass im Fall einer Überhitzung, zusätzlich zum Temperaturschutz mittels des (der) Bipolartransistors(en), wie beschrieben, die Treiberschaltung für das Gate auch auf einen reduzierten Laststrom umschaltet.
  • In Ausführungsformen kann eine lokale Reduktion der Gatespannung durch das Schutzelement dadurch verstärkt werden, dass die Gateversorgungsleitung zu jeder Zelle, jeden Zellstreifen oder zu jedem Transistorelement mit einer solchen Schutzvorrichtung zwischen seinem Gate und seiner Source einen internen Widerstand aufweist, der größer ist als der interne Widerstand der Schutzvorrichtung, d.h. des Bipolartransistors.
  • In 4 ist eine beispielhafte Leistungs-Halbleitervorrichtung 10 gemäß Ausführungsformen gezeigt. Diese umfasst wenigstens einen Leistungs-Feldeffekttransistor 12. In der Figur sind zwei Leistungs-Feldeffekttransistoren als nicht-einschränkendes Beispiel gezeigt, die in einem Substrat 11 vorgesehen sind. Jeder der Leistungs-Feldeffekttransistoren 12 hat eine Gateelektrode 14, die mit einem Gate 16 verbunden ist, ein Driftgebiet 18 und einen ersten Anschluss 20 und einen zweiten Anschluss 22 für einen Laststrom. In dem gezeigten Beispiel ist der erste Anschluss 20 die Sourcemetallisierung, und der zweite Anschluss 22 ist die Drainmetallisierung. Ferner ist ein Bodykontakt 48 vorgesehen, ein Body 46, eine Source 51, ein Drain 15 und eine Gateisolierung 52. Der Laststrom zwischen dem ersten Anschluss 20 und dem zweiten Anschluss 22 kann während des Betriebs durch eine Spannung gesteuert werden, die zwischen dem Gate 16 und dem ersten Anschluss 20 angelegt wird. In anderen hier beschriebenen Figuren werden nicht unbedingt alle der oben beschriebenen Details in der Beschreibung von Ausführungsformen wiederholt, obwohl sie auch darin vorliegen.
  • Die Leistungs-Halbleitervorrichtung 10 von 4 umfasst ferner einen Bipolartransistor 25 (der im gezeigten nicht-einschränkenden Beispiel ein pnp-Typ ist) für jeden der beiden Leistungs-Feldeffekttransistoren 12. Die Bipolartransistoren 25 sind in 4 nur symbolisch gezeigt und weisen jeweils einen Emitter 28, einen Kollektor 30 und eine Basis 32 auf. Wie gezeigt ist, ist der Emitter mit der Gateelektrode 14 des Leistungs-Feldeffekttransistors 12 verbunden. Der Kollektor ist mit dem ersten Anschluss 20 des Leistungs-Feldeffekttransistors 12 verbunden, der die Sourcemetallisierung ist. Die Basis 32 ist elektrisch offen.
  • Die Bipolartransistoren 25 sind (für Zwecke der Veranschaulichung nicht gezeigt, siehe beispielsweise 6) in demselben Substrat 11 wie die Leistungs-Feldeffekttransistoren 12 integriert und thermisch mit diesen verbunden. Der Bipolartransistor 25 ist so eingerichtet, wie weiter oben beschrieben wurde, dass er den Leistungs-Feldeffekttransistor 12 veranlasst, einen Laststrom im Fall einer Überschreigung einer Grenztemperatur des Leistungs-Feldeffekttransistors 12 zu reduzieren. Zu diesem Zweck werden das Gate 16 und der erste Anschluss 20 vom Bipolartransistor 25 elektrisch miteinander verbunden, wenn eine definierte Temperatur erreicht wird.
  • 5 zeigt eine detailliertere Ansicht der Leistungs-Halbleitervorrichtung 10 von 4. Darin wird gezeigt, wie der Bipolartransistor 25 in demselben Substrat 11 wie der Leistungs-Feldeffekttransistor 12 integriert ist. Der Emitter 28 des Bipolartransistors 25 wird als p-Topf realisiert, die mit dem ersten Anschluss 20 des Leistungs-Feldeffekttransistors 12 in Kontakt steht. Der Kollektor 32 ist mit dem Gate 16 über die Gateelektrode 14 verbunden, die offene Basis 30 wird als n-dotierter Topf realisiert.
  • Wie weiter oben beschrieben wurde, dient der Bipolartransistor 25 als Temperaturschutz für den Leistungs-Feldeffekttransistor 12. Wenn die Temperatur des Bipolartransistors eine kritische, vordefinierte Temperatur T2 überschreitet, fällt die Spannung quer über den Kollektor 32 und Emitter 28 des Bipolartransistors, und daher die Spannung quer über den ersten Anschluss 20 (hier: Source) und die Gateelektrode 14 des Leistungs-Feldeffekttransistors 12, unter die Schwellenpsannung des Leistungs-Feldeffekttransistors 12. Dies führt zu einem Ausschalten der Leistungs-Halbleitervorrichtung, oder wenigstens – in Abhängigkeit von der spezifischen Ausbildung des Bipolartransistors 25 – einer signifikanten Reduktion des Laststroms. Die Überschreitung der Temperatur T2 im Bipolartransistor wird dadurch typischerweise durch eine Kurzschlussbedingung des Leistungs-Feldeffekttransistors 12 oder durch eine allgemeine Überhitzungsbedingung aus anderen Gründen verursacht. Letztere kann beispielsweise durch einen Defekt einer externen Kühlung der Leistungs-Halbleitervorrichtung 10 oder andere Fehlerquellen verursacht werden. Ungeachtet der Quelle einer Überhitzung des Leistungs-Feldeffekttransistors 12 wird jedoch die erzeugte Wärme über eine Wärmeleitung zum Bipolartransistor übertragen und daher die Zerstörung der Leistungs-Halbleitervorrichtung 10 verhindert.
  • Dadurch wird der Kollektorstrom des Bipolartransistors in Ausführungsformen von der Gatespannung des Leistungs-Feldeffekttransistors 12 zugeführt. Um den gewünschten starken Anstieg des Kollektorstroms zu erzielen, wenn die definierte Temperatur T2 erreicht wird (kritische Temperatur, bei welcher der Bipolartransistor umschaltet), sollte die Stromverstärkung des Bipolartransistors 25 mit offener Basis hoch genug sein, das heißt, die Dotierungsmittelkonzentration des Emitters 28 wird signifikant höher gewählt als die Dotierungsmittelkonzentratin der schwebenden (oder offenen) Basis 30. Hier ist es für den pnp-Bipolartransistor, wie in 5 gezeigt, vorteilhaft, eine erhöhte p-Dotierungsmittelkonzentration unter der Basis 30 aufzuweisen, die als n-Topf realisiert ist. Unter diesem n-Topf ist eine ausreichend hohe p-Dotierungsmittelkonzentration notwendig, um eine High Side-Eignung der Leistungs-Halbleitervorrichtung 10 zu erzielen. Fließende Löcher, die durch dU/dt des Leistungs-Feldeffekttransistors 12 verursacht werden, müssen mit einem niedrigen spezifischen Widerstandswert zu einer Source 20 geführt werden, jeweils auf ein Referenzpotenzial. Für diesen Zweck ist auch die vergrabene, verstärkte p-Dotierung des Emitters 28 vorteilhaft.
  • In Ausführungsformen kann die Temperaturdetektion gemäß Ausführungsformen mit einer herkömmlichen Temperaturdetektion oder einem Überlastdetektionsmechanismus kombiniert werden, der typischerweise auf die Gatespannung wirkt. Aufgrund der sehr schnellen Antwortzeit des Schutzes gemäß Ausführungsformen, die im Bereich von 1 µs oder darunter liegt, kann der herkömmliche Schutz ausgebildet sein, eine signifikant langsamere Antwortzeit, z.B. in der Größenordnung von einigen µs oder sogar bis zu 10 µs oder einigen 10 µs, aufzuweisen.
  • Wie beschrieben wurde, basiert der Temperaturschutz der Leistungs-Halbleitervorrichtung 10 gemäß Ausführungsformen auf der gezielten, lokalen Reduktion der Spannung des Gates 16 in überhitzten Gebieten der Leistungs-Halbleitervorrichtung 10. Dies wird allgemein durch das Integrieren eines Elements erzielt, typischerweise eines Bipolartransistors 25, der einen negativen Temperaturkoeffizienten der Sperrspannung aufweist, welches Element mit der lokalen Gateelektrode 14 und dem Referenzpotenzial (erster Anschluss 20) elektrisch verbunden ist.
  • Es ist klar, dass die Reaktionszeit des Temperaturschutzes gemäß Ausführungsformen allgemein kleiner wird, wenn der Bipolartransistor 25 näher bei der Zone angeordnet ist, wo die größte Wärmemenge im Leistungs-Feldeffekttransistor 12 erzeugt wird. Bei der Ausbildung einer temperaturgeschützten Leistungs-Halbleitervorrichtung 10, wie hier beschrieben, sollte dies so berücksichtigt werden.
  • Es versteht sich von selbst, dass die optimale Positionierung des Bipolartransistors 25 stark vom gewünschten Schaltverhalten des Temperaturschutzes und der einzelnen Ausbildung, den geometrischen Eigenschaften und Materialien der Leistungs-Halbleitervorrichtung 10 insgesamt abhängig ist. Geeignete Parameter können für spezifische Realisierungen beispielsweise durch wohlbekannte numerische Simulationsmethoden oder durch Experimente erzielt werden.
  • 7 bis 14 zeigen jeweils Varianten von Bipolartransistoren 25, 26, die mit einem Substrat 11 einer Leistungs-Halbleitervorrichtung 10 gemäß Ausführungsformen integriert sind. Dadurch werden die Leistungs-Feldeffekttransistoren 12, die auch in demselben Substrat 11 integriert sind, wie in Bezug auf 4 bis 6 beschrieben, in 7 bis 14 für Zwecke der Veranschaulichung weggelassen. Die gezeigten Bipolartransistoren 25, 26 sind mit Kontakten 62, 64 mit dem Leistungs-Feldeffekttransistor 12 (nicht gezeigt) verbunden, wobei die Verbindungen auch mit G und S für „Gate“ bzw. „Source“ des Leistungs-Feldeffekttransistors angezeigt sind. So ist unter Bezugnahme auf die in 4 bis 6 verwendete Terminologie S mit dem ersten Anschluss 20 verbunden, und G ist mit der Gateelektrode 14 verbunden, beide vom Leistungs-Feldeffekttransistor 12.
  • In 7 bis 10, 13 und 14 ist der Bipolartransistor 25, 26 in einem Graben 40, 50 in der Fläche 42 des Substrats 11 vorgesehen. Die n-Schichten und p-Schichten sind in einem Graben 40, 50 vorgesehen, der gegen den Rest des Substrats 11 durch eine zweite Isolierschicht 49 isoliert ist.
  • In 11 und 12 sind Varianten gemäß Ausführungsformen gezeigt, wobei der Bipolartransistor 25, 26 in der Nähe der Fläche des Substrats 11 vorgesehen ist, z.B. wobei die n-Schicht und p-Schicht direkt auf der Isolierschicht 48 auf der Fläche 42 vorgesehen sind.
  • Es ist klar, dass die Bipolartransistoren in Ausführungsformen auch an einer Seite des Substrats angeordnet sein können, wo die Drainmetallisierung vorgesehen ist, wobei sich die oben erläuterten Beispiele – nur in nicht-einschränkender Weise – auf die Sourcemetallisierungsseite beziehen.
  • In 14 umfasst das wärmeempfindliche Element eine serielle Verbindung von Zener-Dioden 65, die, als nicht-einschränkendes Beispiel für Zwecke der Veranschaulichung, vier Zener-Dioden 66 umfassen. Ein negativer Temperaturkoeffizient der Zener-Spannung der Zener-Dioden 66 ist vorgesehen, um das gewünschte temperaturabhängige Schaltverhalten zu erzielen, wie weiter oben umfassend beschrieben wird. Die Zener-Dioden haben jeweils typischerweise eine Zener-Spannung von nicht mehr als 4,5 V, gemessen bei Raumtemperatur, um den gewünschten negativen Temperaturkoeffizienten K zu erzielen. In dem Fall, dass die Anwendung negative Gatespannungen erfordert, muss eine geeignete Anzahl von anti-seriellen Zener-Dioden hinzugefügt werden (in 15 nicht angezeigt).
  • Der Temperaturkoeffizient K der Zener-Dioden 65 ist definiert als:
    Figure DE102014115464A1_0002
    bei Id = const.
  • Wobei typische Werte sind UZ = 3,3 V -> k = –6·10–4K–1 UZ ≈ 5,1 V -> k = 0
  • Für kleinere Zener-Spannungen UZ wird der Parameter k negativer.
  • 15 zeigt schematisch eine MOSFET-Leistungs-Halbleitervorrichtung 10 mit zwei Transistoren 12, die jeweils einen Temperaturschutz aufweisen, wie mit Bezugnahme auf 14 beschrieben. Die serielle Verbindung von Zener-Dioden 65 ist mit der Gateelektrode 14 und mit einem ersten Anschluss 20 der Leistungs-Feldeffekttransistoren 12 verbunden. Für eine detailliertere Beschreibung des Leistungs-Feldeffekttransistors 12 siehe beispielsweise 4.
  • 16 zeigt, wie eine Zener-Diode 66 in Bezug auf einen Leistungs-Feldeffekttransistor 12 gemäß Ausführungsformen vorgesehen werden kann. Die einzelnen Zener-Dioden 66 der seriellen Verbindung von Zener-Dioden 65 müssen gegeneinander isoliert werden und in Bezug auf den Drain isoliert werden. Das kann beispielsweise durch die Isolierung über getrennte n-Töpfe 70 durchgeführt werden, die in einem tieferen p-Topf 71 angeordnet sind, welche als Beispiel im Bodygebiet angeordnet ist. In den n-Töpfen werden die dotierten Bereiche der Zener-Dioden 66 realisiert. Im gezeigten Schnitt ist nur eine Zener-Diode 66 dargestellt. Es kann davon ausgegangen werden, dass andere Zener-Dioden 66 der seriellen Verbindung von Zener-Dioden 65 von 15 hinter und vor der Zeichnungsebene auf einer Achse rechtwinklig zur Zeichungsebene angeordnet sind.
  • 17 zeigt eine Draufsicht einer temperaturgeschützten Leistungs-Halbleitervorrichtung 10 mit vier Leistungs-Feldeffekttransistoren 12. Der Temperaturschutz wird durch die serielle Verbindung von Zener-Dioden 65 vorgesehen, wobei die Dioden 66 in Serie zwischen der Gateelektrode 14 und dem ersten Anschluss 20 (hier: als Pfeil angezeigt, der für die Verbindung mit der Source „S“ oder dem ersten Anschluss 20 steht) durch Zwischenverbindungen 81, 82, 83 verbunden sind. Weitere Bodykontakte sind aus Gründen der Veranschaulichung in 18 nicht gezeigt, zur Verbesserung der Eignung für ein High Side-Schalten und der Robustheit der Zener-Dioden 66 kann es jedoch vorteilhaft sein, die Anzahl von Bodykontakten weiter zu erhöhen. Kontakte zwischen den Zwischenverbindungen 81, 82, 83 und der jeweiligen Struktur darunter sind als Rechtecke gezeigt.
  • Obwohl verschiedene beispielhafte Ausführungsform der Erfindung geoffenbart wurden, ist es für Fachleute klar, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erzielen werden, ohne vom Grundgedanken und Umfang der Erfindung abzuweichen. Es ist für gewöhnliche Fachleute verständlich, dass andere Komponenten geeignet substituiert werden können, welche die gleichen Funktionen erfüllen. Es ist anzuführen, dass mit Bezugnahme auf eine spezifische Figur erläuterte Merkmale mit Merkmalen anderer Figuren kombiniert werden können, auch in jenen Fällen, in denen dies nicht ausdrücklich angegeben wurde. Solche Modifikationen am erfinderischen Konzept sollen von den beigeschlossenen Ansprüchen abgedeckt werden.
  • Räumlich bezogene Ausdrücke, wie „unter“, „unterhalb“, „niedriger“, „über“, „obere/r/s“ und dgl. werden der Einfachheit der Beschreibung halber zur Erläuterung der Positionierung eines Elements relativ zu einem zweiten Element verwendet. Diese Ausdrücke sollen unterschiedliche Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als den in den Figuren dargestellten umfassen. Ferner werden auch Ausdrücke wie „erste/r/s“, „zweite/r/s“ und dgl. zur Beschreibung verschiedener Elemente, Gebiete, Abschnitte, etc., verwendet und sollen ebenfalls nicht einschränkend sein. In der gesamten Beschreibung beziehen sich ähnliche Ausdrücke auf ähnliche Elemente.
  • Die hier verwendeten Ausdrücke „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dgl. sind offene Ausdrücke, die das Vorliegen angegebener Elemente oder Merkmale anzeigen, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die Artikel „eine/r/s“ und „der/die/das“ sollen sowohl den Plural als auch den Singular umfassen, außer der Kontext zeigt klar etwas anderes an.
  • Unter Berücksichtigung des obigen Bereichs von Variationen und Anwendungen ist es klar, dass die vorliegende Erfindung durch die vorhergehende Beschreibung nicht eingeschränkt wird, sie wird auch nicht durch die beigeschlossenen Zeichnungen eingeschränkt. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 0353509 A1 [0058]
    • EP 1237197 A2 [0058]
  • Zitierte Nicht-Patentliteratur
    • M. Reisch, On Bistable Behavior and Open-Base Breakdown of Bipolar Transistors in the Avalanche Regime-Modeling and Applications, TED, Bd.39, Nr.6, 1992 [0054]

Claims (23)

  1. Temperaturgeschützte Leistungs-Halbleitervorrichtung (10), umfassend ein Substrat (11), wobei das Substrat umfasst: – einen Leistungs-Feldeffekttransistor (12) mit einer Gateelektrode (14), die mit einem Gate (16) verbunden ist, einem Driftgebiet (18) und einem ersten Anschluss (20) und einem zweiten Anschluss (22) für einen Laststrom, wobei der Laststrom während des Betriebs durch eine Spannung gesteuert werden kann, die zwischen dem Gate (16) und dem ersten Anschluss (20) angelegt wird, – ein wärmeempfindliches Element (25, 26, 60, 65), das einen ersten Kontakt (62, 78) und einen zweiten Kontakt (64, 80) umfasst, wobei der erste Kontakt mit der Gateelektrode (14) des Leistungs-Feldeffekttransistors (12) verbunden ist, und der zweite Kontakt mit dem ersten Anschluss (20) des Leistungs-Feldeffekttransistors (12) verbunden ist, oder umgekehrt; wobei das wärmeempfindliche Element (25, 26, 60, 65) nahe beim Leistungs-Feldeffekttransistor (12) angeordnet ist und thermisch damit gekoppelt ist, und wobei das wärmeempfindliche Element (25, 26, 60, 65) so eingerichtet ist, dass es den Leistungs-Feldeffekttransistor (12) veranlasst, den Laststrom im Fall eines Überschreitens einer Grenztemperatur des Leistungs-Feldeffekttransistors (12) zu reduzieren, indem das Gate (16) und der erste Anschluss (20) miteinander verbunden werden.
  2. Leistungs-Halbleitervorrichtung (10) nach Anspruch 1, bei welcher das wärmeempfindliche Element (25, 26, 60, 65) ein Bipolartransistor (25, 26) ist, der einen Emitter (28) mit einem ersten Kontakt (62), einen Kollektor (30) mit einem zweiten Kontakt (64) und eine Basis (32) aufweist; und wobei der Emitter (28) über den ersten Kontakt (62) mit der Gatelelektrode (14) des Leistungs-Feldeffekttransistors (12) verbunden ist, und der Kollektor (30) über den zweiten Kontakt (64) mit dem ersten Anschluss (20) des Leistungs-Feldeffekttransistors (12) verbunden ist, oder umgekehrt; und wobei die Basis (32) elektrisch offen ist.
  3. Leistungs-Halbleitervorrichtung nach Anspruch 2, bei welcher der Bipolartransistor (25, 26) so eingerichtet ist, dass über der Grenztemperatur die Spannung zwischen dem Gate (16) und dem ersten Anschluss (20) unter die Schwellenspannung des Leistungs-Feldeffekttransistors (12) gezogen wird.
  4. Leistungs-Halbleitervorrichtung nach Anspruch 2 oder 3, bei welcher der Bipolartransistor (25, 26) in einem Graben (40, 50) in einer Fläche (42) des Substrats (11) vorgesehen ist.
  5. Leistungs-Halbleitervorrichtung nach Anspruch 4, bei welcher die Fläche (42) des Grabens (40) mit einer ersten Isolierschicht (48), vorzugsweise einer Oxid-Schicht, bedeckt ist.
  6. Leistungs-Halbleitervorrichtung nach Anspruch 4 oder 5, bei welcher die Verbindungen von der Gateelektrode (14) und dem ersten Anschluss (20) des Leistungs-Feldeffekttransistors (12) mit dem Emitter (28) und Kollektor (30) des Bipolartransistors (25, 26) wenigstens eine der folgenden Eigenschaften aufweisen: a. die Verbindungen stehen über wenigstens einen Teil ihrer Länge auf einer Fläche (42) des Grabens (40, 50) vor, in dem der Bipolartransistor (25, 26) vorgesehen ist, und b. die Verbindungen sind in einer ersten Isolierschicht (48) eingebettet.
  7. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 2 bis 6, bei welcher der Bipolartransistor (25, 26) benachbart zu einer Fläche (42) des Substrats (11) vorgesehen ist.
  8. Leistungs-Halbleitervorrichtung nach Anspruch 7, bei welcher der Bipolartransistor (25, 26) vom Substrat (11) durch eine zweite Isolierschicht (49) isoliert ist.
  9. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 2 bis 8, bei welcher der Bipolartransistor (25, 26) vorgesehen ist als einer von: einem horizontal orientierten Stapel mit wenigstens einer p-dotierten Schicht und wenigstens einer n-dotierten Schicht, und einem vertikal orientierten Stapel mit wenigstens einer p-dotierten Schicht und wenigstens einer n-dotierten Schicht.
  10. Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei welcher eine Mehrzahl von regelmäßig verteilten Gräben (50) vorgesehen ist.
  11. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 2 bis 10, bei welcher eine Mehrzahl länglicher Gräben (50) mit Bipolartransistoren (25, 26) parallel in der Fläche (42) des Substrats (11) vorgesehen ist.
  12. Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei welcher der Leistungs-Feldeffekttransistor (12) einer ist von: einem FET, einem Leistungs-MOSFET und einem IGBT.
  13. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 2 bis 12, wobei die Leistungs-Halbleitervorrichtung (10) von einem vertikalen Typ ist, und wobei das Substrat (11) eine vordere Fläche (43) und eine hintere Fläche (44) umfasst, und wobei der Bipolartransistor (25, 26) angrenzend an die vordere Fläche (43) vorgesehen ist.
  14. Leistungs-Halbleitervorrichtung nach Anspruch 1, bei welcher das wärmeempfindliche Element (60) wenigstens eine Zener-Diode (66) mit einer Zener-Spannung umfasst, die einen negativen Temperaturkoeffizienten aufweist.
  15. Leistungs-Halbleitervorrichtung nach Anspruch 13, bei welcher das wärmeempfindliche Element (60) eine serielle Verbindung von Zener-Dioden (65) mit wenigstens vier Zenerdioden (66) umfasst, die eine Zener-Spannung von maximal jeweils etwa 4,5 V aufweisen.
  16. Leistungs-Halbleitervorrichtung nach Anspruch 14 oder 15, bei welcher die Zener-Dioden (66) der seriellen Verbindung von Zener-Dioden (65) jeweils in einem dotierten Topf (70) in dem Halbleitersubstrat (11) vorgesehen sind.
  17. Verfahren zur Herstellung einer temperaturgeschützten Leistungs-Halbleitervorrichtung, umfassend: – Bereitstellen eines Substrats (11), – Bilden, in dem Substrat (11), eines Leistungs-Feldeffekttransistors (12) mit einer Gateelektrode (14), die mit einem Gate (16) verbunden ist, einem Driftgebiet (18) und einem ersten Anschluss (20) und einem zweiten Anschluss (22) für einen Laststrom, – Bilden eines wärmeempfindlichen Elements (25, 26, 60, 65), das einen negativen Temperaturkoeffizienten aufweist und zwei Kontakte (62, 64, 78, 80) umfasst, wobei ein erster Kontakt mit der Gateelektrode (14) des Leistungs-Feldeffekttransistors (12) verbunden ist, und ein zweiter Kontakt mit dem ersten Anschluss (20) des Leistungs-Feldeffekttransistors (12) verbunden ist, oder umgekehrt; wobei das wärmeempfindliche Element (25, 26, 60, 65) nahe bei dem Leistungs-Feldeffekttransistor (12) vorgesehen ist und thermisch damit gekoppelt ist, und wobei das wärmeempfindliche Element (25, 26) so eingerichtet ist, dass es den Leistungs-Feldeffekttransistor (12) veranlasst, den Laststrom im Fall eines Überschreitens einer Grenztemperatur des Leistungs-Feldeffekttransistors (12) zu reduzieren, indem das Gate (16) und der erste Anschluss (20) miteinander verbunden werden.
  18. Verfahren nach Anspruch 16, bei welchem das wärmeempfindliche Element ein Bipolartransistor (25, 26) ist, der einen Emitter (28), einen Kollektor (30) und eine Basis (32) aufweist, wobei der Emitter (28) mit der Gateelektrode (14) des Leistungs-Feldeffekttransistors (12) verbunden ist, und der Kollektor (30) mit dem ersten Anschluss (20) des Leistungs-Feldeffekttransistors (12) verbunden ist, oder umgekehrt; und wobei die Basis elektrisch offen ist, und wobei der Bipolartransistor (25, 26) mit dem Leistungs-Feldeffekttransistor thermisch verbunden ist, und wobei der Bipolartransistor so eingerichtet ist, dass er den Leistungs-Feldeffekttransistor veranlasst, einen Laststrom im Fall eines Überschreitens einer Grenztemperatur des Leistungs-Feldeffekttransistors zu reduzieren, indem das Gate und der erste Anschluss miteinander verbunden werden.
  19. Verfahren nach Anspruch 17, bei welchem der Leistungs-Feldeffekttransistor von einem vertikalen Typ ist, der zwischen einer vorderen Fläche (43) des Substrats (11) und einer hinteren Fläche (44) des Substrats (11) angeordnet ist, und wobei das Verfahren ferner umfasst: – Bereitstellen eines Grabens (40, 50) in einer vorderen Fläche (43) des Substrats (11), – Bereitstellen des Bipolartransistors (25, 26) in dem Graben (40, 50).
  20. Verfahren nach einem der Ansprüche 16 bis 18, wobei das Verfahren ferner umfasst: – Bereitstellen einer Isolierschicht auf der vorderen Fläche des Substrats, und – Bereitstellen des Bipolartransistors auf der Isolierschicht.
  21. Verfahren nach Anspruch 16, bei welchem das wärmeempfindliche Element eine serielle Verbindung von Zener-Dioden (65) mit wenigstens vier Zener-Dioden (66) ist, die jeweils einen negativen Temperaturkoeffizienten der Zener-Spannung aufweisen, und jeweils eine Zener-Spannung von weniger als etwa 4,5 V bei Raumtemperatur aufweisen.
  22. Verfahren nach Anspruch 20, bei welchem die Zener-Dioden (66) der seriellen Verbindung von Zener-Dioden (65) jeweils in einem dotierten Topf (70) bereitgestellt werden, die in dem Substrat (11) bereitgestellt werden.
  23. Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei welcher der Leistungs-Feldeffekttransistor (12) einer ist von: einem FET, einem Leistungs-MOSFET und einem IGBT, und einer ist von: einem vertikalen Typ, einem planaren Typ.
DE102014115464.9A 2014-10-23 2014-10-23 Leistungs-halbleitervorrichtung mit temperaturschutz Active DE102014115464B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014115464.9A DE102014115464B4 (de) 2014-10-23 2014-10-23 Leistungs-halbleitervorrichtung mit temperaturschutz
US14/920,374 US11276680B2 (en) 2014-10-23 2015-10-22 Power semiconductor device with integrated temperature protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115464.9A DE102014115464B4 (de) 2014-10-23 2014-10-23 Leistungs-halbleitervorrichtung mit temperaturschutz

Publications (2)

Publication Number Publication Date
DE102014115464A1 true DE102014115464A1 (de) 2016-04-28
DE102014115464B4 DE102014115464B4 (de) 2019-10-24

Family

ID=55698207

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115464.9A Active DE102014115464B4 (de) 2014-10-23 2014-10-23 Leistungs-halbleitervorrichtung mit temperaturschutz

Country Status (2)

Country Link
US (1) US11276680B2 (de)
DE (1) DE102014115464B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112919B4 (de) * 2015-08-06 2019-12-24 Infineon Technologies Ag Halbleiterbauelemente, eine Halbleiterdiode und ein Verfahren zum Bilden eines Halbleiterbauelements
JP6611913B2 (ja) * 2016-04-01 2019-11-27 三菱電機株式会社 半導体モジュール
WO2018030990A1 (en) 2016-08-08 2018-02-15 Power Integrations, Inc. Integrated circuit fast temperature sensing of a semiconductor switching device
JP2018207058A (ja) * 2017-06-09 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US10403623B2 (en) * 2017-07-06 2019-09-03 General Electric Company Gate networks having positive temperature coefficients of resistance (PTC) for semiconductor power conversion devices
CN111739941A (zh) 2019-03-25 2020-10-02 台达电子企业管理（上海）有限公司 半导体芯片
CN110504311B (zh) * 2019-08-29 2020-11-13 电子科技大学 一种具有短路自保护能力的igbt
CN113035950B (zh) * 2019-12-25 2022-08-05 株洲中车时代半导体有限公司 Igbt芯片及其制备方法
CN113990922B (zh) * 2021-10-18 2023-12-08 深圳市威兆半导体股份有限公司 一种半导体纵向器件及其生产方法
CN113990931B (zh) * 2021-10-28 2023-05-26 电子科技大学 击穿电压温度系数可调的Trench MOSFET器件及制备方法
CN113990930B (zh) * 2021-10-28 2023-05-26 电子科技大学 击穿电压温度系数可调的sgt-mosfet器件及制备方法
CN115172332A (zh) * 2021-12-19 2022-10-11 江苏东海半导体科技有限公司 具有实时温度监控功能的功率半导体器件及其制作方法
EP4231352A1 (de) * 2022-02-17 2023-08-23 Infineon Technologies Austria AG Halbleitervorrichtung mit einer substratschicht mit schwebendem basisbereich und gate-treiberschaltung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0353509A1 (de) 1988-08-04 1990-02-07 Siemens Aktiengesellschaft Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat
EP1237197A2 (de) 2001-02-28 2002-09-04 Agilent Technologies, Inc. (a Delaware corporation) Matrix von Phototransistoren aus amorphem Halbleitermaterial mit offener Basis
US20020195657A1 (en) * 1999-04-22 2002-12-26 Advanced Analogic Technologies, Inc. Super-self-aligned trench-gated DMOS with reduced on-resistance
DE102004021393A1 (de) * 2004-04-30 2005-12-01 Infineon Technologies Ag Feldeffekt-Leistungstransistor
US8084304B2 (en) * 2007-11-29 2011-12-27 Alpha & Omega Semiconductor, Inc. Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903034A (en) * 1995-09-11 1999-05-11 Hitachi, Ltd. Semiconductor circuit device having an insulated gate type transistor
KR100487412B1 (ko) * 2002-09-24 2005-05-03 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
DE10361714B4 (de) 2003-12-30 2009-06-10 Infineon Technologies Ag Halbleiterbauelement
WO2009096412A1 (ja) * 2008-01-29 2009-08-06 Fuji Electric Device Technology Co., Ltd. 半導体装置
US8597993B2 (en) * 2008-03-14 2013-12-03 International Business Machines Corporation Electrostatic discharge (ESD) device and method of fabricating
JP5439968B2 (ja) * 2009-06-18 2014-03-12 富士電機株式会社 半導体装置
US8270131B2 (en) * 2009-07-31 2012-09-18 Infineon Technologies Ag Electrostatic discharge protection element and electrostatic discharge protection chip and method of producing the same
US8916426B2 (en) * 2012-03-27 2014-12-23 International Business Machines Corporation Passive devices for FinFET integrated circuit technologies
KR101446994B1 (ko) 2013-12-09 2014-10-07 주식회사 모브릭 Mit 기술을 적용한 자동 고온 및 고전류 차단 방법 및 이러한 방법을 사용하는 스위치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0353509A1 (de) 1988-08-04 1990-02-07 Siemens Aktiengesellschaft Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat
US20020195657A1 (en) * 1999-04-22 2002-12-26 Advanced Analogic Technologies, Inc. Super-self-aligned trench-gated DMOS with reduced on-resistance
EP1237197A2 (de) 2001-02-28 2002-09-04 Agilent Technologies, Inc. (a Delaware corporation) Matrix von Phototransistoren aus amorphem Halbleitermaterial mit offener Basis
DE102004021393A1 (de) * 2004-04-30 2005-12-01 Infineon Technologies Ag Feldeffekt-Leistungstransistor
US8084304B2 (en) * 2007-11-29 2011-12-27 Alpha & Omega Semiconductor, Inc. Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Reisch, On Bistable Behavior and Open-Base Breakdown of Bipolar Transistors in the Avalanche Regime-Modeling and Applications, TED, Bd.39, Nr.6, 1992

Also Published As

Publication number Publication date
DE102014115464B4 (de) 2019-10-24
US20160133620A1 (en) 2016-05-12
US11276680B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
DE102014115464B4 (de) Leistungs-halbleitervorrichtung mit temperaturschutz
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
DE102014119278B4 (de) Halbleiterbauelemente
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102014115314B4 (de) Bipolartransistor mit isoliertem gate mit einem thermistor mit negativem temperaturkoeffizienten und herstellungsverfahren
DE102015210923B4 (de) Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014110442B4 (de) Halbleitervorrichtung mit einer Steuerschaltung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE102014118664B4 (de) Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE102014116625B4 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102018114375B4 (de) Leistungselektronikanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative