TWI546935B - 遮蔽位準轉移電晶體 - Google Patents

遮蔽位準轉移電晶體 Download PDF

Info

Publication number
TWI546935B
TWI546935B TW100122318A TW100122318A TWI546935B TW I546935 B TWI546935 B TW I546935B TW 100122318 A TW100122318 A TW 100122318A TW 100122318 A TW100122318 A TW 100122318A TW I546935 B TWI546935 B TW I546935B
Authority
TW
Taiwan
Prior art keywords
region
high voltage
well
drift region
semiconductor substrate
Prior art date
Application number
TW100122318A
Other languages
English (en)
Other versions
TW201214672A (en
Inventor
金孫力昂
金鐘吉
Original Assignee
菲爾卻德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 菲爾卻德半導體公司 filed Critical 菲爾卻德半導體公司
Publication of TW201214672A publication Critical patent/TW201214672A/zh
Application granted granted Critical
Publication of TWI546935B publication Critical patent/TWI546935B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

遮蔽位準轉移電晶體
功率半導體廣泛用於各種應用。許多使用功率半導體的裝置受到數十伏特或更小的低電壓積體電路(IC)的控制。此等低電壓IC可控制向其它電子器件提供高電壓電力的數百伏特之高電壓驅動器電路。為了減小大小且增加效能，具有低電壓控制的IC可提供與高電壓驅動器電路的直接連接。因此，此等IC具有低電壓區和高電壓區。
IC上的高電壓區藉由隔離接面而與低電壓區電隔離，以便限制高電壓對低電壓組件的影響。由於高電壓區和低電壓區在同一片矽上，所以隔離接面通常係在兩個區之間形成二極體的p-n接面。然而，一或多個控制信號自低電壓控制電路行進到高電壓區。為了使此等低電壓控制信號適用於高電壓組件，用位準轉移電晶體將低電壓信號向上位準轉移至較高電壓。在設計IC時需要小心謹慎，以使得低電壓控制信號能夠被向上位準轉移至高電壓且進入高電壓區，而不會影響高電壓區的隔離。
本發明者尤其已認識到具有一電晶體(例如，一位準轉移電晶體)和一隔離區(例如，一高電壓隔離區)的半導體裝置。在一實例中，該位準轉移電晶體和該高電壓區可用藉由基板區彼此隔離的單個n井來實施。該單個n井可包含形成於半導體基板中的擴散區，且可用於實施用於該位準轉移電晶體的漂移區和高側區。位準轉移電晶體可包含減少表面電場(resurf)頂部p井擴散區，以耗盡位準轉移電晶體的n井。透過頂部p井擴散區使n井耗盡，該單個n井可具有足夠高的劑量以形成用於隔離高電壓區的強二極體。
此概述意在提供本專利申請案的主體的概述。其並不意在提供對本發明的排他性或竭盡式的解釋。包含實施方式以提供關於本專利申請案的其它資訊。
在附圖(其未必按比例繪製)中，相同數字在不同視圖中可描述相似的組件。具有不同字母字尾的相同數字可表示相似組件的不同例項。附圖大體上借助於實例而非限制來說明本文獻中所論述的各種實施例。
本發明者尤其已認識到，可用藉由一基板區彼此隔離的單個n井來實施位準轉移電晶體和高電壓區。單個n井可包含形成於半導體基板中的擴散區，且可用以實施用於位準轉移電晶體的漂移區和高側區。位準轉移電晶體可包含一頂部p井擴散區以耗盡位準轉移電晶體的n井。透過用頂部p井擴散區使n井耗盡，單個n井可具有足夠高的劑量來形成一強二極體，以用於隔離高電壓區。
圖1大體上說明電路100的實例方塊圖，在該電路100中可實施具有位準轉移電晶體和高電壓區的高電壓積體電路(IC)102。電路100可包含用於由高側電晶體106和低側電晶體108驅動的負載104的控制件和驅動器。高側電晶體106和低側電晶體108由高電壓IC 102控制。在一實例中，高側電晶體106和低側電晶體108為場效電晶體(FET)。高側電晶體106具有耦接至高電壓源110的汲極和耦接至負載104的源極。低側電晶體108的汲極可耦接至負載，且低側電晶體108的源極可耦接至接地112。高側電晶體106的閘極可耦接至高電壓IC 102上的高電壓區116中的高側閘極驅動器114。低側電晶體108的閘極可耦接至高電壓IC 102上的低電壓區119中的低側驅動器118。
如上文提到，高電壓IC 102可包含具有數位及類比控制組件120的低電壓區119，及具有高側閘極驅動器114和相關聯的高電壓組件的高電壓區116。在一實例中，低電壓區119中的組件(例如，控制組件120)在自0至30 V的電壓上操作，且高電壓區116中的組件在自0至600 V的電壓上操作。在一實例中，一或多個位準轉移電晶體122將控制信號的電壓自低電壓轉移至高電壓，以便控制高側閘極驅動器114及相關聯電路。
在操作中，控制組件120可產生控制信號以控制高側電晶體106及低側電晶體108的操作。用於低側電晶體108的控制信號可作為低電壓信號發送至低側閘極驅動器118。用於高側電晶體106的控制信號可被自低電壓信號(例如，0 V至30 V)向上位準轉移至高電壓信號(例如，600 V)且發送至高側閘極驅動器114。高側閘極驅動器114和低側閘極驅動器118可接著控制高側電晶體106和低側電晶體108的閘極處的電壓以控制供應至負載104的電壓和電流。
高電壓區116可曝露於高側電晶體106的浮動閘極的高電壓。高電壓區114中的高電壓可干擾且損壞低電壓組件120。因此，可使高電壓區114與低電壓區119電隔離。位準轉移電晶體122亦可經組態以具有足夠大的崩潰電壓，以承受高電壓區120與低電壓區119之間的電壓差。
圖2說明高電壓IC 102的高電壓區116和位準轉移電晶體122的實例俯視圖。為了簡化說明，此視圖中未展示高電壓閘極驅動器114和相關聯組件。
高電壓區116和位準轉移電晶體122可由半導體基板200中的第一井202A、202B形成。第一井202A、202B可包含兩個區：高電壓隔離島狀物區202A和用於位準轉移電晶體122的漂移區202B。在一實例中，隔離島狀物區202A和漂移區202B可在高電壓IC 102的製造的相同擴散步驟中形成，且可具有大約相同的峰值摻雜濃度。在一實例中，第一井202A、202B係p型基板中的n井。
在一實例中，漂移區202B藉由隔離區204而與隔離島狀物區202A分離。第一井202A、202B可經形成以使得隔離區204係半導體基板的在漂移區202B與隔離島狀物區202A之間延伸至高電壓IC 102的頂部工作表面的一部分。在一實例中，位準轉移電晶體122在三個側面上由隔離區204和隔離島狀物區202A橫向圍繞。
高電壓區116可藉由高電壓接面終端區208而與低電壓區116隔離。高電壓接面終端區206可由第一井202A、202B與半導體基板之間的p-n接面(圖3中所示)形成。高電壓接面終端區206可包含第二擴散井208，其充當第一井202A、202B中的減少表面電場(resurf)區。在一實例中，作為減少表面電場區的第二擴散井208可用以減少高電壓IC 102的頂部工作表面附近的電場。減少表面電場可幫助維持用於高電壓接面終端區206的p-n接面的崩潰電壓。因此，第二井208可幫助隔離高電壓區116與低電壓區119。在一實例中，第二井208係位於n型第一井202A、202B中的p井。
在一實例中，高電壓區116可在所有側上被電隔離。在一實例中，高電壓接面終端區206可在第一井202A、202B的外邊緣附近形成一周邊。在一實例中，高電壓接面終端區206在第一井202A、202B的外邊緣附近形成一完整周邊。在另一實例中，高電壓接面終端區206在第一井202A、202B的外邊緣附近形成一部分周邊，且該周邊由高電壓IC 102的邊緣補充完整。舉例而言，高電壓區116可鄰接高電壓IC 102的一邊緣。因此，高電壓區116可在周邊的該部分上由高電壓IC 102的邊緣隔離。在一實例中，第二井208接觸在隔離島狀物區202A的外邊緣處的半導體基板。
在一實例中，第二井208延伸穿過隔離區204且跨越位準轉移電晶體122。在位準轉移電晶體122中，第二井208亦可充當減少表面電場結構。此處，第二井208用以減少位準轉移電晶體122的漂移區202B中的表面電場。此表面電場減少增加了位準轉移電晶體122的崩潰電壓。位準轉移電晶體122被視為經遮蔽的，因為電晶體122整合於高電壓接面終端區206中。高電壓IC 102亦包含高電壓互連件210，其將位準轉移電晶體122耦接至隔離島狀物區202A中的一或多個組件。
圖3說明來自圖2的高電壓IC 102的一部分的實例橫截面。圖3的橫截面說明跨過位準轉移電晶體122、隔離區204且進入高電壓隔離區116的一部分202A中的視圖。圖3的橫截面係沿著位準轉移電晶體122、跨過隔離區204且進入高電壓區116的一部分而取得。如上文提到，高電壓IC 102包括半導體基板302，其具有製造於半導體基板302的工作頂部表面304中的位準轉移電晶體122和高電壓區116。在一實例中，半導體基板302係p型半導體。
如上文提到，用於位準轉移電晶體122的漂移區202B和用於高電壓區116的高電壓隔離島狀物區202A可在相同的擴散步驟中形成。在一實例中，漂移區202B和高電壓隔離島狀物區202A係半導體基板302中的n型擴散井。位準轉移電晶體122可包含位於工作頂部表面304附近的源極區306。在一實施例中，源極區306包括重摻雜的n型擴散井。在一實例中，源極區306擴散到源極區306與漂移區202B之間的另一p型擴散井310中。位準轉移電晶體122亦包含位於工作頂部表面304附近且自源極區306橫向偏移的汲極區308。在一實例中，汲極區308包括位於漂移區202B中的重摻雜n型擴散井。用於位準轉移電晶體122的閘極312可在源極區306與汲極區308之間橫向地位於工作頂部表面304上方。閘極312可位於井310的在源極區306與漂移區202B之間延伸至工作頂部表面304的一部分上方。
位準轉移電晶體122亦可包含位於頂部工作表面304附近且在漂移區202B內的第二井208。第二井208可用作減少表面電場結構。當位準轉移電晶體122處於關斷狀態時，第二井208可幫助耗盡漂移區202A。漂移區202A的耗盡可使得漂移區202A能夠具有較高摻雜濃度，同時維持高崩潰電壓。在一實例中，位準轉移電晶體122的崩潰電壓大於700 V。使用第二井208來耗盡漂移區202B使得漂移區202B能夠具有與用於高電壓區116的高電壓隔離島狀物202A相同或對應的峰值摻雜濃度。用於高電壓區116的井202A可具有高峰值摻雜濃度，以便形成高崩潰高電壓接面終端區206。高峰值摻雜濃度形成自高電壓區116中的半導體裝置至輕摻雜半導體基板302的高擊穿電壓(punch through voltage)。第二井208使得漂移區202B能夠具有類似於用於高電壓區116的井202A的高峰值摻雜濃度。
高電壓互連件210將位準轉移電晶體122的汲極區308耦接至高電壓區116中的p井314。p井314可連接到導電節點316，導電節點316可用以耦接至高電壓區116中的其它組件。在一實例中，p井314充當與位準轉移電晶體122串聯耦接的電阻器。高電壓互連件210包括導電材料(例如，銅跡線)。
如圖3所示，用於高電壓區116的漂移區202B和井202A經形成以在漂移區202B與井202A之間橫向留下隔離區204。因此，半導體基板302延伸至頂部工作表面304以形成隔離區204。在一實例中，隔離區204具有28微米的長度「L」。在一實例中，長度「L」包括高電壓區116的漂移區202B與井202A之間的距離。長度「L」越大，自井202A至漂移區312的擊穿電壓越大。長度「L」亦取決於基板電阻率。
圖4A及圖4B說明對應於隔離區204的長度「L」的變化的模擬結果。如圖4A所示，至少28微米的長度「L」對應於至少30 V的擊穿電壓。另外，隔離區204的高於20微米的長度「L」對位準轉移電晶體122的崩潰電壓的影響極小，如圖4B所示。
以單個擴散井形成漂移區202B和井202A具有若干優點。舉例而言，漂移區202B和井202A可在相同擴散步驟期間且使用相同遮罩來形成，因此減少了製造高電壓IC 102中涉及的處理時間和成本。另外，藉由以擴散井而非磊晶層來形成漂移區202B和高電壓隔離島狀物區202A，可對漂移區202B和高電壓隔離島狀物區202A做出設計調整而不影響高電壓IC 102上的其它組件。此係因為可容易地針對諸如漂移區202B和高電壓隔離島狀物區202A的小區域形成擴散井，而磊晶層通常係在半導體基板102的全部或較大區域上形成。因此，舉例而言，改變漂移區202B和井202A的厚度對高電壓IC 102的其它區域的影響極微。
額外註釋及實例
在實例1中，積體電路包含電晶體、高電壓區、導體和隔離區，其中該電晶體包含位於具有第一導電類型的半導體基板的工作頂部表面附近的源極區、位於該工作頂部表面附近且自該源極區橫向偏移的汲極區、自該汲極區向該源極區延伸的漂移區(該漂移區具有第二導電類型，該漂移區包含位於該工作頂部表面附近且具有第一導電類型的在該漂移區內的第一減少表面電場區)，以及位於該工作頂部表面上方且橫向地位於該源極區與汲極區之間的閘極，其中該高電壓區包含自該漂移區橫向偏移的第一井區，該第一井區具有第二導電類型，其中該導體經組態以將該汲極區耦接至該高電壓區，且其中該隔離區橫向地位於該汲極區與該第一井區之間，該隔離區包括半導體基板的延伸至該頂部工作表面的一部分。
在實例2中，實例1可選地包含位於該工作頂部表面附近且具有第一導電類型的在該第一井區內的第二減少表面電場區，該第二減少表面電場區在該第一井區的外邊緣附近形成一周邊。
在實例3中，使用相同遮罩可選地形成實例1至2中的任一或多者的第一減少表面電場區和第二減少表面電場區。
在實例4中，實例1至3中的任一或多者的第一井區可選地在平行於該工作頂部表面的至少兩個軸線上自該漂移區橫向偏移，且實例1至3中的任一或多者的隔離區可選地在該至少兩個軸線上位於該井區與該漂移區之間。
在實例5中，實例1至4中的任一或多者的漂移區和第一井區可選地具有大約相同的峰值摻雜濃度。
在實例6中，實例1至5中的任一或多者的漂移區和第一井區可選地使用相同遮罩形成於半導體基板中。
在實例7中，實例1至6中的任一或多者的電晶體可選地經組態以將閘極處的信號的位準自低電壓平面向上轉移至高電壓平面。
在實例8中，實例1至7中的任一或多者的高電壓區可選地包含位於該第一井內且具有第一導電類型的電阻性區，該電阻性區在第一端耦接至導體且在第二端耦接至高側浮動供應電壓。
在實例9中，實例1至8中的任一或多者的第一井區可選地在至少三個軸線上自該漂移區橫向偏移。
在實例10中，實例1至9中的任一或多者的源極區可選地耦接至該閘極。
在實例11中，實例1至10中的任一或多者的電晶體可選地包含N型場效電晶體。
在實例12中，實例1至11中的任一或多者可選地包含第二電晶體，其包含位於半導體基板的工作頂部表面附近的第二源極區、位於該工作頂部表面附近且自該第二源極區橫向偏移的第二汲極區、自該第二汲極區向該第二源極區延伸的第二漂移區(該第二漂移區具有第二導電類型，該第二漂移區包含位於該工作頂部表面附近且具有第一導電類型的在該第二漂移區內的第三減少表面電場區)，以及位於該工作頂部表面上方且橫向地位於該第二源極區與第二汲極區之間的第二閘極，其中該高電壓區的第一井區自該第二漂移區橫向偏移，其中該導體將該第二汲極區耦接至該高電壓區，且其中該隔離區橫向地位於該第二汲極區與該第一井區之間。
在實例13中，半導體裝置包含半導體基板、半導體基板中的第一井、第一井中位於工作頂部表面附近的第二井，以及形成於半導體基板的工作頂部表面上方的導電路徑，其中該半導體基板具有第一導電類型，其中該第一井具有第二導電類型，該第一井包含電晶體的漂移區，該漂移區藉由隔離區而與高電壓隔離島狀物區橫向分離，該隔離區包括半導體基板的延伸至該半導體基板的頂部工作表面的一部分，其中該第二井具有第一導電類型且形成用於該漂移區的第一減少表面電場結構和在該高電壓隔離島狀物區的周邊周圍的第二減少表面電場結構，且其中該導電路徑將該漂移區耦接至該高電壓隔離島狀物區。
在實例14中，實例1至13中的任一或多者的漂移區和高電壓隔離島狀物區可選地在相同擴散步驟中形成。
在實例15中，實例1至14中的任一或多者的高電壓隔離島狀物區可選地在平行於該工作頂部表面的至少兩個軸線上自該漂移區橫向偏移，且其中該隔離區在該至少兩個軸線上位於該高電壓隔離島狀物區與該漂移區之間。
在實例16中，實例1至15中的任一或多者的漂移區和高電壓隔離島狀物區可選地具有大約相同的峰值摻雜濃度。
在實例17中，實例1至16中的任一或多者的電晶體可選地經組態以將該閘極處的一信號的位準自一低電壓平面向上轉移至一高電壓平面。
在實例18中，實例1至17中的任一或多者的電晶體可選地為N型場效電晶體。
在實例19中，實例1至18中的任一或多者的高電壓區可選地包含位於該第一井內且具有第一導電類型的電阻性區，該電阻性區在第一端耦接至該導體且在第二端耦接至高側浮動供應電壓。
在實例20中，實例1至19中的任一或多者的高電壓隔離島狀物區可選地在該至少兩個軸線上自該漂移區橫向偏移至少28微米。
在實例21中，一種方法包含：在半導體基板中形成第一井，該半導體基板具有第一導電類型且該第一井具有第二導電類型，該第一井包含電晶體的漂移區；形成包含該半導體基板的延伸至該半導體基板的頂部工作表面的一部分的隔離區，該隔離區橫向分離該漂移區與高電壓隔離島狀物區；在該第一井中在該工作頂部表面附近形成第二井，該第二井具有第一導電類型，該第二井形成用於該漂移區的第一減少表面電場結構和在該高電壓隔離島狀物區的周邊周圍的第二減少表面電場結構；以及形成位於該半導體基板的該工作頂部表面上方且將該漂移區耦接至該高電壓隔離島狀物區的導電路徑。
在實例22中，實例1至21中的任一或多者可選地包含在相同擴散步驟中形成該漂移區和該高電壓隔離島狀物區。
在實例23中，實例1至22中的任一或多者可選地包含使用相同遮罩形成該第一減少表面電場結構及該第二減少表面電場結構。
在實例24中，實例1至23中的任一或多者可選地包含在平行於該工作頂部表面的至少兩個軸線上自該漂移區橫向偏移該高電壓隔離島狀物區，在該至少兩個軸線上在該高電壓隔離島狀物區與該漂移區之間形成該隔離區。
在實例25中，一種系統或設備可包含實例1至25中的任一或多者的任何部分或任何部分的組合或可可選地與實例1至25中的任一或多者的任何部分或任何部分的組合相組合，以包含用於執行實例1至25的功能中的任一或多者的構件，或包含指令的機器可讀媒體，該等指令在由一機器執行時致使該機器執行實例1至25的功能中的任一或多者。
以上實施方式包含對形成實施方式的一部分的附圖的參考。圖式借助於說明展示其中可實踐本發明的具體實施例。此等實施例在本文中亦稱為「實例」。此等實例可包含除了所展示或描述的那些元件以外的元件。然而，本發明者亦預期其中僅提供所展示或描述的那些元件的實例。而且，本發明者亦預期關於特定實例(或其一或多個態樣)抑或關於本文展示或描述的其它實例(或其一或多個態樣)使用所展示或描述的彼等元件(或其一或多個態樣)的任一組合或排列的實例。
另外，本文獻中所引用的所有公開案、專利及專利文獻的全部內容以引用的方式併入本文中，就如同個別地以引用的方式併入一般。在本文獻與以引用的方式併入的彼等文獻之間有用法不一致的情況下，所併入的參考文獻中的用法應視為對本文獻的用法的補充；對於不可調和的非一致性，以本文獻中的用法為準。
在本文獻中，如專利文獻中常見，使用術語「一」來包含一或多個，與「至少一個」或「一或多個」的任何其它例項或使用無關。在本文獻中，使用術語「或」來指代非排他性或，使得「A或B」包含「A但非B」、「B但非A」及「A和B」，除非另外指示。在所附申請專利範圍中，術語「包含」及「在其中」用作各別術語「包括」及「其中」的簡明英語等效物。而且，在以下申請專利範圍中，術語「包括」及「包含」為開放式的，亦即，包括除在請求項中在此術語之後所列出的元件之外的元件的系統、裝置、物品或製程仍被認為屬於該請求項的範疇內。此外，在以下申請專利範圍中，術語「第一」、「第二」及「第三」等僅用作標記，且並不意在對其物件強加數字要求。
以上描述內容意在為說明性的而非限制性的。舉例而言，以上描述的實例(或其一或多個態樣)可彼此組合來使用。諸如一般熟習此項技術者在審閱以上描述內容後可使用其它實施例。依據37 C.F.R. §1.72(b)提供發明摘要，以便允許讀者快速確定技術性揭示內容的本質。發明摘要係以其將並非用於解釋或限制申請專利範圍的範疇或意義的理解而提交的。而且，在以上實施方式中，可將各種特徵分組在一起以簡化揭示內容。此不應被解釋為希望使得未主張的所揭示特徵對任何請求項為必要的。相反，發明性主體可在少於特定所揭示實施例的所有特徵的情況下存在。因此，以下申請專利範圍特此併入到實施方式中，其中每一請求項獨立作為單獨實施例。應參考所附申請專利範圍以及該申請專利範圍所具有的等效物的全部範疇來判定本發明的範疇。
100．．．電路
102．．．高電壓積體電路(IC)
104．．．負載
106．．．高側電晶體
108．．．低側電晶體
110．．．高電壓源
112．．．接地
114．．．高側閘極驅動器
116．．．高電壓區
118．．．低側閘極驅動器
119．．．低電壓區
120．．．控制組件
122．．．位準轉移電晶體
202A．．．第一井/高電壓隔離島狀物區
202B．．．第一井/漂移區
204．．．隔離區
206．．．高電壓接面終端區
208．．．第二擴散井
210．．．高電壓互連件
302．．．半導體基板
304．．．工作頂部表面
306．．．源極區
308．．．汲極區
310．．．p型擴散井
312．．．閘極
314．．．p井
316．．．導電節點
圖1大體上說明一高電壓積體電路的方塊圖的實例；
圖2大體上說明該高電壓積體電路的實例俯視圖，其展示位準轉移電晶體和高電壓區；
圖3大體上說明圖2的高電壓積體電路的實例橫截面；及
圖4A及圖4B說明對應於高電壓區與位準轉移電晶體之間的隔離區的變化的模擬結果。
122．．．位準轉移電晶體
202A．．．第一井/高電壓隔離島狀物區
202B．．．第一井/漂移區
204．．．隔離區
206．．．高電壓接面終端區
208．．．第二擴散井
210．．．高電壓互連件

Claims (12)

  1. 一種位準轉移半導體裝置，其包括：一半導體基板，其具有一第一導電類型；一第一井，其位於該半導體基板中，該第一井具有一第二導電類型，該第一井包含一位準轉移電晶體之一漂移區，該漂移區藉由一隔離區而與一高電壓隔離島狀物區橫向分離，該隔離區包含該半導體基板的延伸至該半導體基板的一工作頂部表面的一部分；一第二井，其位於該第一井中，靠近該工作頂部表面，該第二井具有該第一導電類型，其中該第二井形成用於該漂移區的一第一減少表面電場結構和在該高電壓隔離島狀物區的一周邊周圍的一第二減少表面電場結構；及一高電壓互連件，其形成於該半導體基板的該工作頂部表面上方，且將該漂移區耦接至該高電壓隔離島狀物區。
  2. 如請求項1之位準轉移半導體裝置，其中該第一減少表面電場結構和該第二減少表面電場結構包含一單一井。
  3. 如請求項1之位準轉移半導體裝置，其中該高電壓隔離島狀物區在平行於該工作頂部表面的至少兩個軸線上自該漂移區橫向偏移，且其中該隔離區在該至少兩個軸線上位於該高電壓隔離島狀物區與該漂移區之間。
  4. 如請求項1之位準轉移半導體裝置，其中該漂移區和該高電壓隔離島狀物區具有實質上類似的峰值摻雜濃度。
  5. 如請求項1之位準轉移半導體裝置，其中該位準轉移電晶體經組態以將閘極處的一信號之一位準自一低電壓平面向上轉移至一高電壓平面。
  6. 如請求項5之位準轉移半導體裝置，其中該位準轉移電晶體包含一N型場效電晶體。
  7. 如請求項1之位準轉移半導體裝置，其中該高電壓區包含：一電阻性區，其在該第一井內且具有該第一導電類型，該電阻性區在一第一末端上耦接至導體，且在一第二末端上耦接至一高側浮動供應電壓。
  8. 如請求項1之位準轉移半導體裝置，其中該高電壓隔離島狀物區在該至少兩個軸線上自該漂移區橫向偏移至少28微米。
  9. 一種形成一位準轉移半導體裝置的方法，其包括：在一半導體基板中形成一第一井，該半導體基板具有一第一導電類型且該第一井具有一第二導電類型，該第一井包含一位準轉移電晶體之一漂移區；形成一隔離區，其包含該半導體基板的延伸至該半導體基板之一工作頂部表面的一部分，該隔離區將該漂移區與一高電壓隔離島狀物區橫向分離；在該第一井中靠近該工作頂部表面處形成一第二井，該第二井具有該第一導電類型，該第二井形成用於該漂移區的一第一減少表面電場結構和在該高電壓隔離島狀物區的一周邊周圍的一第二減少表面電場結構；及 形成高電壓互連件，其在該半導體基板的該工作頂部表面上方，且將該漂移區耦接至該高電壓隔離島狀物區。
  10. 如請求項9之形成一位準轉移半導體裝置的方法，其包含在相同擴散步驟中形成該漂移區和該高電壓隔離島狀物區。
  11. 如請求項9之形成一位準轉移半導體裝置的方法，其包含使用相同遮罩形成該第一減少表面電場結構和該第二減少表面電場結構。
  12. 如請求項9之形成一位準轉移半導體裝置的方法，其包含：在該高電壓隔離島狀物區與該漂移區之間形成該隔離區。
TW100122318A 2010-06-24 2011-06-24 遮蔽位準轉移電晶體 TWI546935B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/822,471 US8618627B2 (en) 2010-06-24 2010-06-24 Shielded level shift transistor

Publications (2)

Publication Number Publication Date
TW201214672A TW201214672A (en) 2012-04-01
TWI546935B true TWI546935B (zh) 2016-08-21

Family

ID=45115990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122318A TWI546935B (zh) 2010-06-24 2011-06-24 遮蔽位準轉移電晶體

Country Status (5)

Country Link
US (1) US8618627B2 (zh)
KR (1) KR101826650B1 (zh)
CN (1) CN102368498B (zh)
DE (1) DE102011106041A1 (zh)
TW (1) TWI546935B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
DE102010034510A1 (de) * 2010-08-16 2012-02-16 Atmel Automotive Gmbh Schaltung zur Überwachung von in Reihe geschalteten Akkumulatorzellen
US8680616B2 (en) 2010-12-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High side gate driver device
US8941188B2 (en) * 2012-03-26 2015-01-27 Infineon Technologies Austria Ag Semiconductor arrangement with a superjunction transistor and a further device integrated in a common semiconductor body
TWI553868B (zh) * 2014-04-03 2016-10-11 世界先進積體電路股份有限公司 半導體裝置與其形成方法
TWI608606B (zh) * 2017-01-26 2017-12-11 新唐科技股份有限公司 電平位移器以及半導體元件
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866455A (en) 1985-01-10 1989-09-12 Lichtblau G J Antenna system for magnetic and resonant circuit detection
US4866495A (en) 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
JP2689703B2 (ja) 1989-08-03 1997-12-10 富士電機株式会社 Ｍｏｓ型半導体装置
US5204545A (en) 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
JP2513874B2 (ja) 1989-12-28 1996-07-03 三菱電機株式会社 半導体装置およびその製造方法
US5040045A (en) 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
JP2556175B2 (ja) 1990-06-12 1996-11-20 三菱電機株式会社 半導体装置における電界集中防止構造
JP2739004B2 (ja) 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
DE69307121T2 (de) 1993-02-24 1997-04-17 Sgs Thomson Microelectronics Volkommen verarmter lateraler Transistor
JP3802935B2 (ja) 1993-07-16 2006-08-02 三菱電機株式会社 高耐圧型半導体装置
US5426325A (en) 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
DE19517975B4 (de) 1994-07-12 2007-02-08 International Rectifier Corp., El Segundo CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
JP3808116B2 (ja) 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
JP3228093B2 (ja) 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
DE19701189B4 (de) 1996-01-18 2005-06-30 International Rectifier Corp., El Segundo Halbleiterbauteil
US5801418A (en) * 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3563877B2 (ja) 1996-06-21 2004-09-08 三菱電機株式会社 半導体装置
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US5889310A (en) 1997-04-21 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high breakdown voltage island region
JP3175923B2 (ja) 1997-11-05 2001-06-11 松下電子工業株式会社 半導体装置
US6225673B1 (en) * 1998-03-03 2001-05-01 Texas Instruments Incorporated Integrated circuit which minimizes parasitic action in a switching transistor pair
US6380004B2 (en) * 2000-02-02 2002-04-30 International Rectifier Corp. Process for manufacturing radhard power integrated circuit
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP4610786B2 (ja) * 2001-02-20 2011-01-12 三菱電機株式会社 半導体装置
KR100363101B1 (ko) * 2001-04-16 2002-12-05 페어차일드코리아반도체 주식회사 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자
JP2003197792A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置
KR100425435B1 (ko) 2002-02-08 2004-03-30 페어차일드코리아반도체 주식회사 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
TWI287873B (en) * 2002-04-25 2007-10-01 Sanken Electric Co Ltd Semiconductor element and manufacturing method thereof
US7019377B2 (en) * 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
KR101078757B1 (ko) * 2004-04-27 2011-11-02 페어차일드코리아반도체 주식회사 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
JP4863665B2 (ja) * 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法
JP4933792B2 (ja) * 2006-02-15 2012-05-16 三菱電機株式会社 半導体装置及びその製造方法
JP5055813B2 (ja) * 2006-04-10 2012-10-24 富士電機株式会社 Ｓｏｉ横型半導体装置
US7700405B2 (en) * 2007-02-28 2010-04-20 Freescale Semiconductor, Inc. Microelectronic assembly with improved isolation voltage performance and a method for forming the same
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
US8588151B2 (en) 2008-08-08 2013-11-19 Qualcomm Incorporated Access terminal capability update
JP4894910B2 (ja) * 2009-01-15 2012-03-14 株式会社デンソー 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板
JP5503897B2 (ja) * 2009-05-08 2014-05-28 三菱電機株式会社 半導体装置
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP5458809B2 (ja) * 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor

Also Published As

Publication number Publication date
DE102011106041A1 (de) 2011-12-29
KR101826650B1 (ko) 2018-02-07
US20110316078A1 (en) 2011-12-29
CN102368498A (zh) 2012-03-07
KR20110140113A (ko) 2011-12-30
US8618627B2 (en) 2013-12-31
CN102368498B (zh) 2014-10-15
TW201214672A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
TWI546935B (zh) 遮蔽位準轉移電晶體
US9318479B2 (en) Electrostatic discharge (ESD) silicon controlled rectifier (SCR) with lateral gated section
US8455947B2 (en) Device and method for coupling first and second device portions
US10096589B2 (en) Fin ESD protection diode and fabrication method thereof
US9653448B2 (en) Electrostatic discharge (ESD) diode in FinFET technology
KR101522455B1 (ko) Ｅｓｄ 보호를 위한 장치
US9478651B2 (en) Breakdown voltage multiplying integration scheme
US9640526B2 (en) Semiconductor device
US9601627B2 (en) Diode structure compatible with FinFET process
EP2924723B1 (en) Integrated circuit
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
US7892907B2 (en) CMOS latch-up immunity
US20110254120A1 (en) Semiconductor integrated circuit
EP2846359B1 (en) LVTSCR device
TWI718611B (zh) 高電壓電路裝置及其環形電路布局
US20080093700A1 (en) Semiconductor device and method for operating the same
TWI652768B (zh) 高靜電放電耐受力之靜電保護元件佈局結構
US20170287899A1 (en) Electrostatic discharge protection apparatus and applications thereof
US20150041920A1 (en) Electrostatic discharge protection device and manufacturing method thereof
US20120248542A1 (en) Transistor with adjustable supply and/or threshold voltage
EP3261126A1 (en) High-voltage semiconductor device and method for manufacturing the same