CN101933146A - 碳化硅半导体器件 - Google Patents

碳化硅半导体器件 Download PDF

Info

Publication number
CN101933146A
CN101933146A CN2009801035715A CN200980103571A CN101933146A CN 101933146 A CN101933146 A CN 101933146A CN 2009801035715 A CN2009801035715 A CN 2009801035715A CN 200980103571 A CN200980103571 A CN 200980103571A CN 101933146 A CN101933146 A CN 101933146A
Authority
CN
China
Prior art keywords
silicon carbide
carbide region
gate
concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801035715A
Other languages
English (en)
Other versions
CN101933146B (zh
Inventor
铃木拓马
河野洋志
四户孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101933146A publication Critical patent/CN101933146A/zh
Application granted granted Critical
Publication of CN101933146B publication Critical patent/CN101933146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件包括：第一导电类型或第二导电类型的碳化硅衬底(101)；第一导电类型的SiC层(102)，其形成在SiC衬底(101)的第一主表面上；第二导电类型的第一SiC区(103)，其形成在SiC层(102)的表面上；第一导电类型的第二SiC区(104)，其形成在第一SiC区(103)的表面内；栅极电介质(105)，其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上；栅极电极(106)，其形成在栅极电介质(105)上；第一电极(108)，其嵌入在沟槽中，该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中；以及第二电极(107)，其形成在SiC衬底(101)的第二主表面上。

Description

碳化硅半导体器件
技术领域
本发明涉及使用碳化硅半导体(SiC)作为材料的用于功率控制的诸如MOSFET的高击穿电压半导体器件。
背景技术
高度期望SiC成为下一代功率半导体器件材料。SiC的带隙是Si的约三倍，击穿场强度是Si的约十倍，且热导率是Si的约三倍，并且SiC具有作为功率半导体器件材料的良好物理特性。利用这样的物理特性，可以获得损耗远低于Si功率半导体器件并且可以高温操作的功率半导体器件。
虽然存在使用SiC的特性的各种高击穿电压半导体器件，但是，例如，已知其中通过离子注入形成p阱和源极区的双注入MOSFET(以后称为DIMOSFET)。因为DIMOSFET使用能够通过离子注入方法更精确地形成沟道的平面工艺，因此易于制造。此外，由于通过电压控制来进行栅极驱动，DIMOSFET允许较低功率的驱动电路，因此DIMOSFET同样是适合并行操作的良好器件。
然而，DIMOSFET具有以下问题。通常通过使用氮或磷的高剂量离子注入，然后在约1600℃下热处理进行激活，由此形成SiC-DIMOSFET的n型源极区。此时，在高剂量条件下进行离子注入直到箱形分布(box profile)的SiC表面，并且使用在约1600℃的高温下的热处理，这导致对SiC表面的离子注入区的相当大的损伤。结果，从注入区开始发生Si的优先升华现象。这会造成源极区上的10nm或更大的表面粗糙化，于是，当通过例如热氧化方法或CVD方法在源极区和p型基极区之上形成栅极电介质时，源极区上的表面粗糙化被直接反映在源极区上的栅极电介质上。这会导致栅极电介质的击穿电压、击穿屈服(breakdown yield)和长期电学可靠性的显著降低。
虽然通常认为，在氮离子注入的情况下可以减少源极区上的表面粗糙化，但已有报道称，即使在氮的情况下，高离子注入浓度也会导致表面粗糙度增加，从而击穿屈服降低(参考Junji Senzaki等，ICSCRM2007，Mo-P-68)。此外，还已报道过，氮注入和激活退火会引起新的晶体缺陷(参考M.Nagano等，ICSCRM2007，Mo-P-14)。
为了解决离子注入的问题，已报道了双外延MOSFET(DEMOSFET)，其中通过外延形成的膜而单独地形成p型基极区(阱)。然而，对于制造工艺而言，上述方法利用的外延生长需要长的时间。
如上所述，常规DIMOSFET的问题在于，由于在磷或氮离子注入之后的高温热处理而在源极区上引起表面粗糙化，并且在随后形成栅极电介质时，源极区上的表面粗糙化被直接反映在源极区上的栅极电介质上，这导致栅极电介质的击穿电压、击穿屈服和长期电学可靠性的显著降低。
虽然报道了其中通过外延形成的膜单独地形成p型基极区(阱)的DEMOSFET来解决上述问题，但是对于制造工艺而言，该方法利用的外延生长需要长的时间。
因此，希望获得能够缩短工艺时间、具有利用SiC的本征物理特性的极低导通电阻(on-resistance)的高性能、并能够极大地改善栅极电介质的击穿电压、击穿屈服以及长期可靠性的碳化硅半导体器件。
发明内容
根据本发明，提供了一种半导体器件，其包括：
第一导电类型或第二导电类型的碳化硅衬底，其具有彼此相反的第一主表面和第二主表面；
第一导电类型的碳化硅层，其形成在所述碳化硅衬底的所述第一主表面上；
第二导电类型的第一碳化硅区，其形成在所述碳化硅层的表面上；
第一导电类型的第二碳化硅区，其形成在所述第一碳化硅区的表面内；
栅极电介质，其连续地形成在所述碳化硅层、所述第二碳化硅区、以及介于所述碳化硅层与所述第二碳化硅区之间的所述第一碳化硅区的表面上；
栅极电极，其形成在所述栅极电介质上；
第一电极，其嵌入在沟槽中，所述沟槽被选择性地形成在这样的区域中，该区域包括所述第一碳化硅区与所述第二碳化硅区邻接的部分；以及
第二电极，其形成在所述碳化硅衬底的所述第二主表面上。
附图说明
图1为根据第一实施例的DIMOSFET的截面图；
图2为沿图1中的线A-A在衬底深度方向上的磷和铝的浓度分布；
图3为常规DIMOSFET中的栅极电介质的击穿故障率的柱状图；
图4-9为用于分步解释制造根据第一实施例的DIMOSFET的方法的截面图；
图10为根据第一修改例的沿图1中的线A-A在衬底深度方向上的磷和铝的浓度分布；
图11为根据第二实施例的(DI)IGBT的截面图；
图12为根据第二实施例的DIMOSFET的截面图；
图13-18为用于分步解释制造根据第二实施例的DIMOSFET的方法的截面图；
图19为根据第三实施例的水平DIMOSFET的截面图；以及
图20-24为用于分步解释制造根据第三实施例的DIMOSFET的方法的截面图。
具体实施方式
根据到目前为止描述的本发明的实施例，源极部分中的离子注入杂质浓度的峰值位置位于衬底内，并且提供向下挖掘到该峰值位置的源极凹陷，从而可以抑制源极区上的栅极电介质的表面的粗糙化，并可以保持源极电极的低接触电阻。由此，可以获得具有高性能的高击穿电压半导体器件，其具有完全利用SiC的物理特性的极低导通电阻，并可以极大程度地改善栅极电介质的可靠性。
下文中，将参考附图描述本发明的实施例。应该注意，附图是示意性的，并且厚度与平面尺寸、层的厚度比率等等之间的关系不同于实际情况。因此，应考虑以下的说明来判断具体的厚度和尺寸。还应注意，附图包括其中尺寸的关系和比率不同的部分。
(第一实施例)
图1为示出了根据本发明的第一实施例的DIMOSFET的配置的截面图。在图1中，在包含浓度为约5×1018到1×1019/cm3的n型杂质的六方SiC衬底(n+衬底)101上形成SiC层(n-层)102，层102包括约5×1015到2×1016/cm3的n型杂质浓度并具有约5到10μm的厚度。在SiC层102的部分表面上，第一碳化硅区103(p型阱)存在于从SiC层102的表面直到900nm的深度的区域中，并被形成为使得作为p型杂质的铝(Al)的浓度从表面沿深度方向从约1×1016/cm3变化到2×1019/cm3(峰值浓度)。该p型阱用作p型基极区103。
将n型源极区104形成为在p型基极区103内的第二碳化硅区。更具体而言，其中源极区104存在于从SiC层102的表面直到500nm的深度的区域中，在源极区104中，作为n型杂质的氮(N)的浓度从表面沿深度方向从约1×1018/cm3变化到2×1020/cm3(峰值浓度)。图2示出了在沿图1的线A-A的截面中的沿深度方向的n型杂质分布。稍后将描述该杂质分布。
在p型基极区103和n型源极区104的表面中，形成从p型基极区103的外侧到n型源极区104的一部分的具有350nm的深度的沟槽，并在该沟槽内形成源极电极(第一电极)108。
在从源极区104的内表面的一部分延伸到基极区103和SiC层102的表面的部分中，跨过这些区域形成具有约50nm厚度的栅极电介质105。在栅极电介质105上形成由多晶硅构成的栅极电极106。此外，在SiC衬底101的下表面上形成漏极电极(第二电极)107。
在第一实施例的半导体器件中，p型基极区103的与栅极电介质105直接接触的表面被形成为具有1×1016/cm3的相对低的杂质浓度(如图2所示)，但其与源极电极108接触的表面(即，沟槽的底部)被形成为具有1×1018/cm3的相对高的浓度。因此，p型基极区103可以与源极电极108欧姆接触。
另一方面，n型源极区104的与栅极电介质105直接接触的表面被形成为具有1×1018/cm3的相对低的杂质浓度(如图2所示)，但其与源极电极108接触的表面(即，沟槽的底部)被形成为具有2×1020/cm3的相对高的浓度(n+)。因此，n型源极区104可以与源极电极108欧姆接触。
在这样的配置中，与源极区104接触的栅极电介质105的粗糙度和结晶性得到改善，这使得可以减小由粗糙度导致的反型沟道迁移率的降低，从而改善了栅极电介质105的可靠性。此外，不再需要迄今执行的向p型基极区103中的p+离子注入，这导致了简化的工艺。
具体地，像常规情况那样地使用磷以约1×1020/cm3的浓度形成与栅极电介质直接接触的源极区时，由于注入损伤，便混合有其中栅极电介质击穿电压的柱状图分布在0到3MV/cm的缺陷器件，如图3所示。相反地，在本实施例中，当将与栅极电介质105直接接触的表面形成为具有1×1018/cm3的相对低的杂质浓度(如图2所示)时，抑制了缺陷器件的产生，显著减轻了注入损伤，并且栅极电介质击穿电压的柱状图仅仅分布在8MV/cm或更大，由此使栅极电介质具有极高的可靠性。
如上所述，在第一实施例的半导体器件中，与栅极电介质接触的基极区的杂质浓度低于基极区的暴露于沟槽中的表面的杂质浓度。此外，源极区的暴露于沟槽中的表面的杂质浓度高于源极区的与栅极电介质接触的部分的杂质浓度。
此外，当基极区包含作为杂质的铝时，与栅极电介质接触的部分中的铝的浓度小于1×1017/cm3，而暴露于沟槽中的表面中的铝的浓度为1×1017/cm3或更大。当源极区包含作为杂质的磷时，与栅极电介质接触的部分中的磷的浓度小于1×1019/cm3，而暴露于沟槽中的表面中的磷的浓度为1×1019/cm3或更大。
接下来，参考图4到9说明制造上述半导体器件的方法。首先，如图4所示，在以1×1019/cm3的杂质浓度包含氮(N)作为n型杂质并具有300μm的厚度和六方晶格的低阻4H-SiC衬底101上，通过外延生长方法顺序地形成高阻(n-型)SiC层102，该SiC层102以1×1016/cm3的表面杂质浓度包含氮(N)作为n型杂质并具有10μm的厚度。虽然这里使用氮(N)作为n型杂质，但也可以使用诸如磷(P)的其他杂质。可替代地，可以同时使用氮和磷。随后，在SiC层102的表面上形成氧化硅膜(未示出)。
然后，用抗蚀剂(未示出)旋涂氧化硅膜(未示出)的表面，并通过光刻技术构图抗蚀剂。使用经构图的抗蚀剂作为蚀刻掩模，对氧化硅膜进行诸如RIE的各向同性蚀刻。
由此，形成用于稍后提到的离子注入步骤的离子注入掩模(未示出)。通过该离子注入掩模而进行向SiC层102中的选择性Al离子注入。在以下条件下，进行用于Al的多阶段离子注入：衬底温度Tsub＝室温到600℃(在这里，采用室温)，加速能量Eacc＝600keV，且总剂量φ＝2.5×1014/cm2。结果，在从表面开始900nm深度的区域中形成了包含p型杂质的基极区103。
然后，如图6所示，通过离子注入在基极区103中选择性地形成源极区104。具体而言，在衬底被加热到约600℃的温度并在以下条件下进行多阶段磷(P)离子注入：加速能量＝400keV且总剂量＝3×1015/cm2。此时，在沿图1中的线A-A的方向上的杂质浓度分布被示于图2中，如上所述。随后，通过在约1600℃下的热处理来激活注入的杂质。
然后，如图7所示，通过例如热氧化方法或CVD方法，跨过SiC层102、基极区103以及源极区104而选择性地形成栅极电介质105。此时，如上所述，源极区域104的与栅极电介质105直接接触的表面被形成为具有1×1018/cm3的相对低的杂质浓度，并且这抑制了由高温处理导致的表面粗糙化，因而可以在源极区104上形成平坦而致密的栅极电介质105，由此实现栅极电介质105的长期可靠性的显著改善。此时，p型基极区103的与栅极电介质105直接接触的表面的杂质浓度同样为1×1018/cm3。此外，通过CVD方法在栅极电介质105上形成多晶硅层，并通过光刻或RIE方法构图多晶硅层以形成栅极电极106。
然后，如图8所示，形成覆盖栅极电极106的抗蚀剂109，并使用抗蚀剂109作为掩模，通过诸如RIE的各向同性蚀刻在n型源极区104和p型基极区103的表面中形成沟槽110。此时，暴露于沟槽底部中的n型源极区为具有2×1020/cm3的杂质浓度的n+型，并与稍后形成的源极电极形成令人满意的欧姆接触。
然后，如图9所示，通过气相沉积在源极区104上形成Ni膜，并且通过剥离方法选择性地形成源极电极108。此外，还通过气相沉积Ni膜而在背表面上形成漏极电极107。最终，在950℃下进行约五分钟的烧结处理，以在源极电极108与漏极电极107之间提供令人满意的欧姆接触。从而，完成了在图1中示出的第一实施例的DIMOSFET。
在如上所述制造的DIMOSFET中，在源极区内的与栅极电介质直接接触的相关部分中以相对低的浓度形成n型杂质，以便抑制由约1600℃的高温处理导致的源极区上的表面粗糙化，从而可以在该区域上获得平坦且致密的栅极电介质，此外，还极大程度地改善了栅极电介质的可靠性。
具体而言，当通过常规方法形成与栅极电介质直接接触的源极区时，如图3所示，产生了由注入损伤导致的其中栅极电介质击穿电压的柱状图分布在0到3MV/cm的缺陷产品。相反地，当通过本实施例的方法形成源极区时，显著减轻了注入损伤，并抑制了缺陷产品的产生，使得栅极电介质击穿电压的柱状图仅仅分布在8MV/cm或更大，由此实现了极高可靠性的栅极电极。
接下来，说明根据第一实施的第一修改例。图10为杂质浓度分布，其中增大了p型基极区中的杂质注入能量，以便在表面为p-型的同时进一步增大内部峰值浓度。具体而言，作为p型杂质的Al被设定在5×1014/cm2的剂量、2×1019/cm3的峰值浓度以及1×1016/cm3的表面浓度，而作为源极区中的n型杂质的磷被设定在4×1015/cm2的剂量、2×1020/cm3的峰值浓度以及1×1017/cm3的表面浓度，并且沟槽的深度被设定为600nm。
在该配置中，当抑制穿通时为各自区域实现了2×1018/cm3和2×1020/cm3的高沟槽表面浓度，并且挖掘沟槽以在p型基极区与n型源极区之间提供接触，从而可以减小接触电阻。此外，将n型源极区的最上表面(与栅极电介质接触的表面)的杂质(磷)浓度减小到1×1017/cm3，从而进一步改善栅极电介质的可靠性和击穿屈服。
在DIMOSFET中，可以通过控制注入到p型基极区中的Al离子的量或通过用例如氮的反掺杂(counter-doping)来控制表面p-浓度，以获得希望的阈值电压。在该情况下，可以进一步增加注入到p型基极区103中的Al离子的量，并可以进一步减小沟槽的p型接触电阻。
接下来，说明作为第二修改例的应用到IGBT的情况。在IGBT的情况下，仅仅需要将SiC衬底改变为p+型衬底111，并且通过n型层112外延生长n-型SiC层102，如图11所示。作为另一制造方法，还可以通过从n-型SiC层102的背表面开始的依次的n型杂质和p型杂质离子注入来形成IGBT。
如上所述，根据第一实施例，n型源极区具有其中浓度沿深度方向增加的梯度，因此，栅极电介质被形成在低浓度区域上，从而可以预期改善栅极电介质的可靠性、降低栅极泄漏以及改善击穿屈服。
此外，因为源极电极被设置为嵌入在这样的沟槽中，该沟槽被设置在其中n型源极区与p型基极区邻接的部分的表面中，因此源极电极可以与n型源极区和p型基极区的高浓度部分接触，从而在n型区和p型区中均实现了低导通电阻。
因此，本实施例的半导体器件不需要为了与p型基极区接触而形成常规形成的p+型区域，因此结构简单，易于制造并利于小型化。此外，在常规DIMOSFET的光刻步骤中不需要新掩模就可获得本实施例的结构，并且同样在这一方面，本实施例中的半导体器件易于制造并利于小型化。
(第二实施例)
图12为示出了根据本发明的第二实施例的DIMOSFET的配置的截面图。在图12中，在包含浓度为约5×1018到1×1019/cm3的n型杂质的六方4H-SiC衬底(n+衬底)201上，形成SiC层(n-层)202，层202包括约5×1015到2×1016/cm3的n型杂质浓度并具有约5到10μm的厚度。在SiC层202上，以900nm的厚度形成p型基极层203，以使作为p型杂质的铝(Al)的浓度从表面沿深度方向从约1×1016/cm3变化到2×1019/cm3(峰值浓度)。
在p型基极层203的表面中，形成450nm深度的n型源极区204和与源极区204形成在相同高度上的n型区214a，还形成用于将n型SiC层202连接到n型区214a的接触214b。向n型源极区204和n型区214a添加作为n型杂质的氮(N)，并且浓度从表面沿深度方向从约1×1018/cm3变化到2×1020/cm3(峰值浓度)。沿图12中的线A-A的截面图中的深度方向n型杂质浓度分布与第一实施例的图2中的分布相似。
从p型基极层203的外侧到n型源极区204的一部分，在p型基极层203和n型源极区204的表面中形成具有350nm的深度的沟槽，并且在该沟槽内形成源极电极208。
在从源极区204的表面的边缘区域延伸到基极层203和SiC层214a的表面的部分中，跨过这些区域形成具有约80nm厚度的栅极电介质205。在栅极电介质205上形成由多晶硅构成的栅极电极206。此外，在SiC衬底201的下表面上形成漏极电极207。
同样在第二实施例的半导体器件中，p型基极层203的与栅极电介质205直接接触的表面被形成为具有1×1016/cm3的相对低的杂质浓度，但其与源极电极208接触的表面(即，沟槽的底部)被形成为具有1×1018/cm3的相对高的浓度。因此，p型基极层203可以与源极电极208欧姆接触。
另一方面，n型源极区204的与栅极电介质205直接接触的表面被形成为具有1×1018/cm3的相对低的杂质浓度，但其与源极电极208接触的表面(即，沟槽的底部)被形成为具有2×1020/cm3的相对高的浓度(n+)。因此，n型基极区204可以与源极电极208欧姆接触。
在这样的配置中，与源极区204接触的栅极电介质205的粗糙度和结晶性得到改善，这使得可以减小由粗糙度导致的反型沟道迁移率的降低，从而改善了栅极电介质205的可靠性。此外，不再需要迄今执行的向p型基极层203中的p+离子注入，这导致了简化的工艺。
此外，在第二实施例中，在使用单个掩模形成源极区204的同时在p型基极层203的表面中形成了连接到漂移层(drift layer)202的n型区214a，并可以形成固定长度的沟道区。这使MOSFET具有均匀的特性。
接下来，参考图13到18说明制造上述半导体器件的方法。首先，如图13所示，在以1×1019/cm3的杂质浓度包含氮作为n型杂质并具有300μm的厚度和六方晶格的低阻4H-SiC衬底201上，通过外延生长方法形成高阻(n-型)SiC层202，该SiC层202以约1×1016/cm3的表面杂质浓度包含氮(N)作为n型杂质并具有10μm的厚度。虽然这里使用氮(N)作为n型杂质，但也可以使用诸如磷(P)的其他杂质。可替代地，可以组合使用氮和磷。
然后，进行向SiC层202中的Al离子注入。在以下条件下进行Al离子注入：衬底温度Tsub＝室温到500℃(在这里，采用室温)，加速能量Eacc＝600keV，并且总剂量φ＝2.5×1014/cm2。结果，形成包含p型杂质的基极层203，如图13所示。
然后，如图14所示，通过离子注入在基极层230中同时选择性地形成源极区204和n型区214a。具体而言，在衬底被加热到约600℃的温度并在包括400keV的加速能量和3×1015/cm2的总剂量的条件下进行磷(P)离子注入。此时，在沿图14中的线A-A的方向上的杂质浓度分布被示于图2中，如上所述。随后，通过在约1600℃下的热处理来激活注入的杂质。
然后，如图15所示，通过磷(P)离子注入，形成将n型区214a连接到漂移层202的n+型接触214b。
然后，如图16所示，通过例如热氧化方法或CVD方法，跨过源极区204、基极层203以及n型区214a而选择性地形成栅极电介质205。此时，源极区204的与栅极电介质205直接接触的表面被形成为具有如上所述的1×1018/cm3的相对低的杂质浓度，并且这抑制了由高温处理导致的表面粗糙化，因而可以在源极区204上形成平坦而致密的栅极电介质205，从而实现栅极电介质205的长期可靠性的显著改善。此时，p型基极层203的与栅极电介质205接触的表面的杂质浓度同样为1×1018/cm3。此外，通过CVD方法在栅极电介质205上形成多晶硅层，并通过光刻或RIE方法构图多晶硅层以形成栅极电极206。
然后，如图17所示，形成覆盖栅极电极206的抗蚀剂209，并使用抗蚀剂209作为掩模，通过诸如RIE的各向同性蚀刻在n型源极区204和p型基极层103的表面中形成沟槽210。此时，暴露于沟槽底部中的n型源极区为具有约2×1020/cm3的杂质浓度的n+型，并与稍后形成的源极电极形成令人满意的欧姆接触。
然后，如图18所示，通过气相沉积在整个表面上形成Ni膜，并且通过剥离方法选择性地形成源极电极208。此外，还通过气相沉积Ni膜而在背表面上形成漏极电极207。最终，在950℃下进行约五分钟的烧结处理，以在源极电极208与漏极电极207之间提供令人满意的欧姆接触。从而，完成了在图17中示出的第二实施例的DIMOSFET。
在如上所述制造的DIMOSFET中，在源极区204内的与栅极电介质205直接接触的相关部分中以相对低的浓度形成n型杂质，以便抑制由约1600℃的高温处理导致的源极区上的表面粗糙化，从而可以在该区域上获得平坦且致密的栅极电介质，此外，还可以极大程度地改善栅极电介质205的可靠性。
此外，使用与源极区204相同的掩模在p型基极层203的表面中形成了被连接到漂移层202的n型区214a，由此可以形成固定长度的沟道区。这使MOSFET具有均匀的特性。
此外，不言而喻，如果形成P型基础衬底，则可以与第一实施例中一样地形成IGBT。
(第三实施例)
图19为示出了根据本发明第三实施例的水平DIMOSFET的配置的截面图。该DIMOSFET基本上被视为第一实施例中的DIMOSFET的水平类型。在图19中，在添加有氮的n型碳化硅衬底300(N)的左上位置处选择性地形成p型基极区303和在其中形成的源极区304，这与第一实施例相同。邻近p型基极区303，在碳化硅衬底300上形成添加有氮的低浓度第三碳化硅区302(N)。
如上所述，形成900nm厚度的p型基极区303，以便作为p型杂质的铝(Al)的浓度从表面沿深度方向从约1×1016变化到2×1019/cm3(峰值浓度)。
形成深度为500nm的n型源极区304，以便作为n型杂质的氮(N)的浓度从表面沿深度方向从约1×1018/cm3变化到2×1020/cm3(峰值浓度)。在沿图19中的A-A线的截面图中的深度方向n型杂质浓度分布与图2中的分布相似。
从p型基极区303的外侧到n型源极区304的一部分，在p型基极区303和n型源极区304的表面中形成具有350nm的深度的沟槽，并且在该沟槽内形成源极电极(第一电极)308。
在从源极区304的表面的边缘区域延伸到基极区303和n型区302的表面的部分中，跨过这些区域形成具有约50nm厚度的栅极电介质305。在栅极电介质305上形成由多晶硅构成的栅极电极306。
在n型区302的右上位置处，与p型基极区303分离地形成添加有P的n型漏极区301，在n型漏极区301上形成漏极电极(第二电极)307。用电介质311选择性地覆盖n型区302和漏极区301的上表面。
接下来，参考图20到24说明制造上述DIMOSFET的方法。首先，如图20所示，在包含氮作为n型杂质并具有约300μm的厚度和六方晶格的低阻4H-SiC衬底300上，通过外延生长方法顺序地形成高阻(n-型)SiC层302，该SiC层302以1×1016/cm3的表面杂质浓度包含氮(N)作为n型杂质并具有600nm的厚度。
然后，如图21所示，进行向SiC层302中的Al离子注入。在以下条件下进行Al的多阶段离子注入：衬底温度Tsub＝室温到600℃(在这里，采用室温)，加速能量Eacc＝600keV，且总剂量φ＝2.5×1014/cm2。结果，形成包含p型杂质的基极区303。
然后，通过离子注入在基极区303中选择性地形成源极区304。具体而言，在衬底被加热到约600℃的温度并在包括400keV的加速能量和3×1015/cm2的总剂量的条件下进行磷(P)离子注入。此时，在沿图20中的线A-A的方向上的杂质浓度分布如图2所示，如上所述。随后，通过在约1600℃下的热处理来激活注入的杂质。
然后，与p型基极层分离地在n型区302中形成n+型漏极区301。
然后，如图22所示，通过例如热氧化方法或CVD方法，跨过SiC层302、基极区303以及源极区304而选择性地形成栅极电介质305。此外，部分地在SiC区302的上表面上和漏极区301的上表面上选择性地形成电介质311。此时，源极区域304的与栅极电介质305直接接触的表面被形成为具有如上所述的1×1018/cm3的相对低的杂质浓度，并且这抑制了由高温处理导致的表面粗糙化，因而可以在源极区304上形成平坦而致密的栅极电介质305，从而实现栅极电介质305的长期可靠性的显著改善。此时，p型基极区303的与栅极电介质305接触的表面的杂质浓度同样为1×1018/cm3。此外，通过CVD方法在栅极电介质305上形成多晶硅层，并通过光刻或RIE方法构图多晶硅层以形成栅极电极306。
然后，如图23所示，形成覆盖栅极电极306的抗蚀剂309，并使用抗蚀剂309作为掩模，通过诸如RIE的各向同性蚀刻在n型源极区304和p型基极区303的表面中形成沟槽310。此时，暴露于沟槽底部中的n型源极区为具有约2×1020/cm3的杂质浓度的n+型，并与稍后形成的源极电极形成令人满意的欧姆接触。
然后，如图24所示，在已经去除了漏极区301上的抗蚀剂掩模309之后，通过气相沉积在整个表面上形成Ni膜312，并且通过剥离方法选择性地形成源极电极308和漏极电极307。最终，在950℃下进行约五分钟的烧结处理，从而为源极电极308和漏极电极307提供令人满意的欧姆接触。从而，完成了在图19中示出的第三实施例的水平DIMOSFET。
如上所述，在第三实施例的DIMOSFET中，如同第一实施例，在源极区304内的与栅极电介质305直接接触的相关部分中以相对低的浓度形成n型杂质，以便抑制由约1600℃的高温处理导致的源极区上的表面粗糙化，从而可以在该区域上获得平坦且致密的栅极电介质，此外，还可以极大程度地改善栅极电介质305的可靠性。

Claims (21)

1.一种半导体器件，其特征在于包括：
第一导电类型或第二导电类型的碳化硅衬底，其具有彼此相反的第一主表面和第二主表面；
第一导电类型的碳化硅层，其形成在所述碳化硅衬底的所述第一主表面上；
第二导电类型的第一碳化硅区，其形成在所述碳化硅层的表面上；
第一导电类型的第二碳化硅区，其形成在所述第一碳化硅区的表面内；
栅极电介质，其连续地形成在所述碳化硅层、所述第二碳化硅区、以及介于所述碳化硅层与所述第二碳化硅区之间的所述第一碳化硅区的表面上；
栅极电极，其形成在所述栅极电介质上；
第一电极，其嵌入在沟槽中，所述沟槽被选择性地形成在这样的区域中，该区域包括所述第一碳化硅区与所述第二碳化硅区邻接的部分；以及
第二电极，其形成在所述碳化硅衬底的所述第二主表面上。
2.根据权利要求1的半导体器件，其特征在于，所述第一碳化硅区的与所述栅极电介质接触的部分中的杂质浓度低于所述第一碳化硅区的在所述沟槽的底表面处的杂质浓度。
3.根据权利要求1的半导体器件，其特征在于，所述第二碳化硅区的与所述栅极电介质接触的部分中的杂质浓度低于所述第二碳化硅区的在所述沟槽的底表面处的杂质浓度。
4.根据权利要求1的半导体器件，其特征在于，所述第一碳化硅区包含作为杂质的铝，并且在所述第一碳化硅区的与所述栅极电介质接触的部分中的铝的浓度小于1×1017/cm3。
5.根据权利要求1的半导体器件，其特征在于，所述第二碳化硅区包含作为杂质的磷，并且在所述第二碳化硅区的与所述栅极电介质接触的部分中的磷的浓度小于1×1019/cm3。
6.根据权利要求1的半导体器件，其特征在于，所述第一碳化硅区包含作为杂质的铝，并且在所述沟槽的底表面处的所述第一碳化硅区中的铝的浓度为1×1017/cm3或更大。
7.根据权利要求1的半导体器件，其特征在于，所述第二碳化硅区包含作为杂质的磷，并且所述第二碳化硅区的在所述沟槽中暴露的表面中的磷的浓度为1×1019/cm3或更大。
8.一种半导体器件，其特征在于包括：
第一导电类型或第二导电类型的碳化硅衬底，其具有彼此相反的第一主表面和第二主表面；
第一导电类型的碳化硅层，其形成在所述碳化硅衬底的所述第一主表面上；
第二导电类型的第一碳化硅区，其形成在所述碳化硅层的表面上；
第一导电类型的第二碳化硅区，其与所述第一碳化硅区分离地形成在所述第二碳化硅层的表面中并具有与所述第一碳化硅区相同的深度和相同的杂质浓度分布；
第一导电类型的第三碳化硅区，其将所述第二碳化硅区连接到所述第一碳化硅层；
栅极电介质，其连续地形成在所述第一碳化硅区、所述第二碳化硅区、以及介于所述第一碳化硅区与所述第二碳化硅区之间的所述第二碳化硅层的表面上；
栅极电极，其形成在所述栅极电介质上；
第一电极，其嵌入在沟槽中，所述沟槽被选择性地形成在这样的区域中，该区域包括所述第一碳化硅区与所述第二碳化硅区邻接的部分；以及
第二电极，其形成在所述碳化硅衬底的所述第二主表面上。
9.根据权利要求8的半导体器件，其特征在于，所述第一碳化硅区的与所述栅极电介质接触的部分中的杂质浓度低于所述第一碳化硅区的在所述沟槽的底表面处的杂质浓度。
10.根据权利要求8的半导体器件，其特征在于，所述第二碳化硅区的与所述栅极电介质接触的部分中的杂质浓度低于所述第二碳化硅区的在所述沟槽的底表面处的杂质浓度。
11.根据权利要求8的半导体器件，其特征在于，所述第一碳化硅区包含作为杂质的铝，并且在所述第一碳化硅区的与所述栅极电介质接触的部分中的铝的浓度小于1×1017/cm3。
12.根据权利要求8的半导体器件，其特征在于，所述第二碳化硅区包含作为杂质的磷，并且在所述第二碳化硅区的与所述栅极电介质接触的部分中的磷的浓度小于1×1019/cm3。
13.根据权利要求8的半导体器件，其特征在于，所述第一碳化硅区包含作为杂质的铝，并且在所述沟槽的底表面处的所述第一碳化硅区中的铝的浓度为1×1017/cm3或更大。
14.根据权利要求8的半导体器件，其特征在于，所述第二碳化硅区包含作为杂质的磷，并且所述第二碳化硅区的在所述沟槽中暴露的表面中的磷的浓度为1×1019/cm3或更大。
15.一种半导体器件，其特征在于包括：
碳化硅衬底；
第二导电类型的第一碳化硅区，其形成在所述碳化硅衬底的上表面上；
第一导电类型的第二碳化硅区，其形成在所述第一碳化硅区的上表面内；
第一导电类型的第三碳化硅区，其与所述第一碳化硅区邻近地形成在所述碳化硅衬底的上表面上；
第一导电类型的第四碳化硅区，其与所述第一碳化硅区分离地形成在所述第三碳化硅区的上表面上；
栅极电介质，其连续地形成在所述第三碳化硅区、所述第二碳化硅区、以及介于所述第三碳化硅区与所述第二碳化硅区之间的所述第一碳化硅区的上表面上；
栅极电极，其形成在所述栅极电介质上；
第一电极，其嵌入在沟槽中，所述沟槽被选择性地形成在这样的区域中，该区域包括所述第二碳化硅区与所述第一碳化硅区邻接的部分；以及
第二电极，其形成在所述第四碳化硅区的上表面上。
16.根据权利要求15的半导体器件，其特征在于，所述第一碳化硅区的与所述栅极电介质接触的部分中的杂质浓度低于所述第一碳化硅区的在所述沟槽中暴露的表面中的杂质浓度。
17.根据权利要求15的半导体器件，其特征在于，所述第二碳化硅区的与所述栅极电介质接触的部分中的杂质浓度低于所述第二碳化硅区的在所述沟槽中暴露的表面中的杂质浓度。
18.根据权利要求15的半导体器件，其特征在于，所述第一碳化硅区包含作为杂质的铝，并且在所述第一碳化硅区的与所述栅极电介质接触的部分中的铝的浓度小于1×1017/cm3。
19.根据权利要求15的半导体器件，其特征在于，所述第二碳化硅区包含作为杂质的磷，并且在所述第二碳化硅区的与所述栅极电介质接触的部分中的磷的浓度小于1×1019/cm3。
20.根据权利要求15的半导体器件，其特征在于，所述第一碳化硅区包含作为杂质的铝，并且所述第一碳化硅区的在所述沟槽中暴露的表面中的铝的浓度为1×1017/cm3或更大。
21.根据权利要求15的半导体器件，其特征在于，所述第二碳化硅区包含作为杂质的磷，并且所述第二碳化硅区的在所述沟槽中暴露的表面中的磷的浓度为1×1019/cm3或更大。
CN2009801035715A 2008-01-31 2009-01-14 碳化硅半导体器件 Active CN101933146B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008022001A JP2009182271A (ja) 2008-01-31 2008-01-31 炭化珪素半導体装置
JP022001/2008 2008-01-31
PCT/JP2009/050789 WO2009096269A1 (en) 2008-01-31 2009-01-14 Silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
CN101933146A true CN101933146A (zh) 2010-12-29
CN101933146B CN101933146B (zh) 2012-06-27

Family

ID=40473531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801035715A Active CN101933146B (zh) 2008-01-31 2009-01-14 碳化硅半导体器件

Country Status (5)

Country Link
US (1) US8431974B2 (zh)
EP (1) EP2248178B1 (zh)
JP (1) JP2009182271A (zh)
CN (1) CN101933146B (zh)
WO (1) WO2009096269A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544104A (zh) * 2012-01-12 2012-07-04 清华大学 一种耐高压的隧穿晶体管及其制备方法
CN103681256A (zh) * 2013-08-27 2014-03-26 厦门天睿电子有限公司 一种新型碳化硅mosfet器件及其制作方法
CN103828056A (zh) * 2011-09-21 2014-05-28 三菱电机株式会社 碳化硅半导体装置及其制造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134344A1 (ja) * 2009-05-20 2010-11-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US8367536B2 (en) * 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2011060901A (ja) * 2009-09-08 2011-03-24 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
JP5732790B2 (ja) * 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012064873A (ja) * 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
US8373215B2 (en) * 2010-10-25 2013-02-12 Texas Instruments Incorporated Zero temperature coefficient capacitor
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP5687127B2 (ja) * 2011-05-06 2015-03-18 三菱電機株式会社 半導体装置およびその製造方法
JP5687128B2 (ja) * 2011-05-06 2015-03-18 三菱電機株式会社 半導体装置およびその製造方法
JP5797266B2 (ja) * 2011-06-14 2015-10-21 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5875334B2 (ja) * 2011-11-11 2016-03-02 株式会社日立製作所 炭化珪素半導体装置
WO2014021365A1 (ja) * 2012-07-31 2014-02-06 独立行政法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法
JP5792701B2 (ja) 2012-09-24 2015-10-14 株式会社東芝 半導体装置及びその製造方法
JP6018501B2 (ja) 2012-12-27 2016-11-02 株式会社東芝 半導体装置及びその製造方法
JP6219044B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP5928429B2 (ja) * 2013-09-30 2016-06-01 サンケン電気株式会社 半導体装置及びその製造方法
JP2016004955A (ja) * 2014-06-19 2016-01-12 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP6277902B2 (ja) * 2014-07-24 2018-02-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2015057851A (ja) * 2014-11-19 2015-03-26 三菱電機株式会社 半導体装置
JP6476821B2 (ja) * 2014-12-16 2019-03-06 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP2016143788A (ja) * 2015-02-03 2016-08-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6610653B2 (ja) * 2015-02-20 2019-11-27 住友電気工業株式会社 炭化珪素半導体装置
JP2015156506A (ja) * 2015-04-10 2015-08-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
US20180145130A1 (en) * 2016-05-17 2018-05-24 Littelfuse, Inc. Igbt with improved reverse blocking capability
JP6289600B2 (ja) * 2016-12-22 2018-03-07 三菱電機株式会社 半導体装置
CN108695387B (zh) * 2017-04-12 2021-07-16 比亚迪半导体股份有限公司 Mosfet、mosfet制备方法以及电子设备
US11380763B2 (en) * 2019-04-29 2022-07-05 Arizona Board Of Regents On Behalf Of Arizona State University Contact structures for n-type diamond
GB201909588D0 (en) * 2019-07-03 2019-08-14 Univ Coventry A semiconductor device and methods for production thereof
JP7370309B2 (ja) * 2020-10-21 2023-10-27 三菱電機株式会社 逆導通型半導体装置および逆導通型半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385938B2 (ja) * 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6724039B1 (en) 1998-08-31 2004-04-20 Stmicroelectronics, Inc. Semiconductor device having a Schottky diode
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4848607B2 (ja) * 2001-09-11 2011-12-28 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4188637B2 (ja) 2002-08-05 2008-11-26 独立行政法人産業技術総合研究所 半導体装置
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP4635470B2 (ja) * 2004-04-19 2011-02-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US20080017897A1 (en) 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2007207784A (ja) * 2006-01-30 2007-08-16 Toshiba Corp 半導体装置
JP4786621B2 (ja) * 2007-09-20 2011-10-05 株式会社東芝 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828056A (zh) * 2011-09-21 2014-05-28 三菱电机株式会社 碳化硅半导体装置及其制造方法
US9362391B2 (en) 2011-09-21 2016-06-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method of manufacturing the same
CN102544104A (zh) * 2012-01-12 2012-07-04 清华大学 一种耐高压的隧穿晶体管及其制备方法
WO2013104193A1 (zh) * 2012-01-12 2013-07-18 清华大学 隧穿场效应晶体管及其制备方法
CN103681256A (zh) * 2013-08-27 2014-03-26 厦门天睿电子有限公司 一种新型碳化硅mosfet器件及其制作方法
CN103681256B (zh) * 2013-08-27 2016-12-07 厦门天睿电子有限公司 一种碳化硅mosfet器件及其制作方法

Also Published As

Publication number Publication date
US20100308343A1 (en) 2010-12-09
EP2248178B1 (en) 2018-10-10
JP2009182271A (ja) 2009-08-13
WO2009096269A1 (en) 2009-08-06
US8431974B2 (en) 2013-04-30
CN101933146B (zh) 2012-06-27
EP2248178A1 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
CN101933146B (zh) 碳化硅半导体器件
US8003991B2 (en) Silicon carbide MOS field effect transistor with built-in Schottky diode and method for fabrication thereof
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
JP5745997B2 (ja) スイッチング素子とその製造方法
CN103928519B (zh) 半导体元件
JP4761942B2 (ja) 半導体装置
US20110049564A1 (en) Integrated schottky diode in high voltage semiconductor device
US20070187695A1 (en) Semiconductor device and method of forming the same
WO2020110514A1 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP2011103482A (ja) 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN104637821B (zh) 超级结器件的制造方法
CN103348478A (zh) 碳化硅半导体器件及其制造方法
CN105047721A (zh) 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
CN109686781B (zh) 一种多次外延的超结器件制作方法
CN102931090A (zh) 一种超结mosfet的制造方法
CN109713029B (zh) 一种改善反向恢复特性的多次外延超结器件制作方法
JPWO2019186785A1 (ja) 炭化珪素半導体装置およびその製造方法
KR20010098551A (ko) 반도체장치 및 그 제조방법
JP5402220B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN110212026A (zh) 超结mos器件结构及其制备方法
JP5684304B2 (ja) 炭化珪素半導体装置
CN102214561A (zh) 超级结半导体器件及其制造方法
CN113130647B (zh) 碳化硅器件及其制备方法和半导体器件
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant