CN101887903A - 具有晶体管、电阻及电容的相变化存储装置及其操作方法 - Google Patents

具有晶体管、电阻及电容的相变化存储装置及其操作方法 Download PDF

Info

Publication number
CN101887903A
CN101887903A CN2010101806394A CN201010180639A CN101887903A CN 101887903 A CN101887903 A CN 101887903A CN 2010101806394 A CN2010101806394 A CN 2010101806394A CN 201010180639 A CN201010180639 A CN 201010180639A CN 101887903 A CN101887903 A CN 101887903A
Authority
CN
China
Prior art keywords
electric capacity
memory cell
storing unit
electric
programmable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101806394A
Other languages
English (en)
Other versions
CN101887903B (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101887903A publication Critical patent/CN101887903A/zh
Application granted granted Critical
Publication of CN101887903B publication Critical patent/CN101887903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明公开了一种具有晶体管、电阻及电容的相变化存储装置及操作此种装置的方法。此处所描述的一存储装置包含一晶体管与第一及第二存取线电性耦接。一可编程电阻存储元件安置于沿着该第一及第二存取线之间的一电流路径上。以及一电容与介于该第一及第二存取线之间的该电流路径电性耦接。

Description

具有晶体管、电阻及电容的相变化存储装置及其操作方法
技术领域
本发明是有关于使用基于相变化存储材料的存储装置，例如硫属化物材料及其它可编程电阻存储材料，及此种装置的操作方法。
背景技术
通常而言，系统单芯片(SOC)技术是将许多电子系统的次系统整合在同一芯片中，其可以包含数字、模拟、混合信号和射频等功能。这些不同型态的次系统可以整合在包含例如微处理器、微处理器核心、数字信号处理器、可组态逻辑单元、存储区块、时序源、外接接口、功率管理电路等集成电路之中。系统单芯片(SOC)除了包含上述的硬件之外，也包含了控制这些次系统的软件。此”系统单芯片”名词可以用来描述复杂的特殊应用芯片(ASIC)，其中许多之前在电路板阶级中整合的功能现在可以由一单一芯片所提供。这种整合阶级大幅地减少系统的尺寸与功耗，通常也同时降低了制造的成本。
相变化为基础的存储材料，例如硫属化物或其它类似的材料可以通过施加合适应用于集成电路中的电流阶级而导致在一非晶态与一结晶态之间的相变化。此大致为非晶态具有较大致为结晶态更高的电阻率，其可以很容易被感应而作为指示数据之用。这些特性引起了使用可编程电阻材料作为非易失存储器电路的兴趣，其可以进行随机存取的读取或写入。
然而，例如低设置速度、高复位电流、及有限的循环承受力等表现缺点限制了使用相变化为基础的存储材料在集成电路中作为高速随机存取存储器之用。
因此，使用相变化为基础的存储材料的集成电路通常也包含其它型态的存储器以满足集成电路中不同功能的表现需求。这些不同型态的存储器被嵌入于集成电路的不同区域中，切通常包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)存储电路以提供集成电路中高存取速度的存储器。然而，将不同型态的存储电路整合在集成电路中以满足不同的存储应用是困难的且导致非常复杂的设计。
因此需要提供一种存储单元，其可以解决不同存储器表现的需求，而同时能解决整合设计的问题。也需要提供一种操作此种装置的方法。
发明内容
此处所描述的存储单元包含一晶体管与第一及第二存取线电性耦接。一可编程电阻存储元件安置于沿着该第一及第二存取线之间的一电流路径上，以及一电容，与介于该第一及第二存取线之间的该电流路径电性耦接。
此处所描述的存储单元包含一晶体管、一可编程电阻存储元件允许易失和非易失模式的存储器操作。电容提供快速编程/擦除速度，而存储元件提供非易失数据储存所需的数据保持能力。易失和非易失操作模式可于同一存储单元提供不同的操作特性，例如切换速度、循环承受力、操作电流以及数据保存能力等。其结果是，存储单元可以作为易失和非易失存储器以提供一集成电路不同功能所需的不同存储表现。
此处亦描述包含一晶体管、一可编程电阻存储元件及一电容的存储单元的操作方法。此方法包括于一第一模式下操作该存储单元以储存一数据值于该可编程电阻存储元件；以及于一第二模式下操作该存储单元以储存一数据值于该电容。
此处所描述的存储单元操作方法也包含储存于该可编程电阻存储元件及该电容二者之一中的数据值与储存于该可编程电阻存储元件及该电容二者之另一中的数据值相关。在实施例中，施加一偏压调整至该存储单元以直接传送一储存于该可编程电阻存储元件及该电容二者之一中的数据值至该可编程电阻存储元件及该电容二者之另一而不需要经过读取操作。举例而言，储存于该可编程电阻存储元件中的数据值可以在此集成电路没有电源供应的情况下直接传送至该电容以供集成电路于操作时使用。而另一范例为，储存于该电容中的数据值可以在此集成电路操作时直接传送至该存储元件以供集成电路于没有电源供应时作为非易失数据储存之用。
此处所描述的存储单元实施例具有一个小的截面区域，其可以允许作为高密度存储阵列的应用。在一实施例中，电容是实施为沟道电容器于衬底内以允许衬底单位面积中一个相对大的电容值。在另一实施例中，晶体管的浮动通道主体是通过形成于晶体管浮动通道主体与其下衬底之间的瞬时电容值来取代一单独的电容器。
本发明的其它目的和优点，会在下列实施方式的章节中搭配图式被描述。
附图说明
本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中：
图1是可应用本发明包含一存储单元阵列的存储单元的集成电路的简化方块图，每一存储单元包含一晶体管、一可编程电阻存储元件及一电容。
图2显示本发明图1中集成电路阵列第一实施例的示意图。
图3显示根据一实施例安排在图2的阵列中的存储单元一部份的剖面示意图。
图4A至图4C为使用存储元件作为数据储存元件的存储单元的读取、设置及复位操作的时序图。
图5A至图5C为使用电容作为数据储存元件的存储单元的读取、编程及擦除操作的时序图。
图6显示一恢复操作的流程图，其施加一恢复调整偏压至图2中的一选取存储单元。
图7显示一恢复调整偏压操作的时序图，其使用图6中的恢复调整偏压。
图8显示本发明图1中集成电路阵列第二实施例的示意图。
图9显示根据一实施例安排在图8的阵列中的存储单元一部份的剖面示意图。
图10A至图10C为使用电容作为数据储存元件的一选取存储单元的编程、擦除及读取操作的时序图。
图11显示一恢复操作的流程图，其施加一恢复调整偏压至图8中的一选取存储单元。
图12显示一恢复调整偏压操作的时序图，其使用图11中的恢复调整偏压。
图13显示一储存操作的流程图，其施加一储存调整偏压至图8中的一选取存储单元。
图14显示一储存调整偏压操作的时序图，其使用图13中的储存调整偏压。
【主要元件符号说明】
110                集成电路
                   具有一晶体管、一可编程电阻存储元
112                件及一电容的存储单元阵列
114                字线译码器及驱动器
116                字线
118                位线译码器
120                位线
122                总线
124                感应放大器/数据输出结构
126                数据总线
136                偏压调整供应电压、电流源
                   控制易失及非易失模式操作及于易失
134                及非易失模式之间模式转换的控制器
128                数据输入线
132                数据输出线
130                其它电路
120a               位线电压
130a               字线电压
201～204           存储单元
210                晶体管
212                        存储元件
213、313                   主动区域
214                        电容
215                        电容的第一节点
216                        电容的第二节点
280                        电流路径
295                        源极线终端电路
296                        共同源极线
300                        衬底
302、304                   第一及第二终端
303、305                   导电覆盖层
306、310、320、330、340    介电层
312、314、332、334、342    导电栓塞
322                        底电极
324                        顶电极
801-804                    存储单元
810                        晶体管
812                        存储元件
913                        主动区域
814                        电容
815                        电容的第一节点
816                        电容的第二节点(背面栅极)
880                        电流路径
900                        衬底
901                        浮动通道主体
902、904                   第一及第二终端
903、905                   浮动通道主体
906                        绝缘层
910、920、930              介电层
912、914、932              导电栓塞
922                底电极
924                顶电极
具体实施方式
为进一步说明各实施例，本发明乃提供有图式。此些图式乃为本发明揭露内容的一部分，其主要是用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域具有通常知识者应能理解其它可能的实施方式以及本发明的优点。图中的元件并未按比例绘制，而类似的元件符号通常用来表示类似的元件。
图1是可应用本发明的集成电路110的简化方块图，集成电路110包括存储器阵列112，每一存储单元包括一晶体管、一可编程电阻存储元件、以及一电容器。会于以下更详细的描述，此存储单元允许易失与非易失模式的存储操作，及于易失与非易失模式之间切换的转换模式。
一字线译码器及驱动器114被耦接至多条字线116，其间并形成电性连接，且沿着存储器阵列112的列方向排列。一位线(行)译码器118被耦接并电性连接至多条沿着存储器阵列112的行排列的多条位线120，以操作阵列112中的存储单元(未示)。总线是透过总线122提供至字线译码器及驱动器114及位线译码器118。方块124中的感应放大器与数据输入结构，包括易失、非易失及转换模式的电压及/或电流源，是透过数据总线126耦接至位线译码器118。数据是由集成电路110上的输入/输出端或其它内部或外部的数据来源，透过数据输入线128传送至方块124的数据输入结构。在此例示实施例中，集成电路110亦可包括其它电路130，如一般用途的处理器、特定用途的应用电路或是可提供此薄膜熔丝相变化存储单元阵列所支持的系统单芯片功能的多个模块的组合。数据是由方块124中的感应放大器，透过数据输出线132，传送至集成电路110上的输入/输出端或其它集成电路110内或外的数据目的地。
于本实施例中，一控制器134是利用偏压调整状态机构来控制偏压调整供应电压及电流源136，以施加如读取、编程、擦除、擦除验证、编程验证、更新、自动恢复及自动储存的调整偏压置存储阵列112的存储单元。这些由控制器134所送出的与偏压调整供应电压及电流源136耦接的信号特性决定操作的模式(如：易失、非易失或转换模式)以及阵列112中存储器的操作(如：读取、编程、自动恢复及自动储存等)。控制器134可以利用技术领域中已知的特殊目的逻辑电路来实作。于其它实施方式中，控制器可包括一般用途的处理器以执行计算机程序来控制元件的操作，而该处理器可以实作于相同的集成电路上。于另外的实施方式中，控制器134可利用特殊目的逻辑电路与一般用途的处理器的组合来实作。在易失模式中，控制器134应用一更新模式以周期性地存取存储单元来更新储存于电容中的编程或擦除电荷储存阶级，以补偿存储单元于更新周期之间的电荷泄漏。
图2显示本发明第一实施例的集成电路110中阵列112的示意图。阵列112中的每一存储单元具有一场效晶体管、一可编程电阻存储元件(在图标中表示为一可变电阻)、以及一电荷储存电容器。图2中显示四个存储单元201～204，代表阵列112中的一小区段其可以包含上百万个存储单元。于以下会更仔细所描述的，每一存储单元可以操作为高速易失存储器，其使用电容作为一数据储存元件，也可以操作为高速非易失存储器，其使用可编程电阻存储元件作为一数据储存元件。此存储单元也可以于一转换模式下操作，以直接传送一储存于该可编程电阻存储元件中的数据值至电容中，或是反之亦然，而不需要经过一读取操作。
在图2中的可编程电阻存储元件将存储单元201～204中存取晶体管的源极与共同源极线296耦接，此共同源极线296中止于一源极线终端电路295。在另一实施例中，存取晶体管的源极并没有电性连接，而是可以单独的控制。此源极线终端电路295可以包含一偏压电路例如电压源或是电流源，以及译码电路以施加调整偏压至共同源极线296。
多条字线130包含字线130a、130b平行地延伸于一第一方向且与字线译码器及驱动器114电性通讯。个别存取晶体管的栅极终端是与一对应的字线130耦接。
多条位线120包含位线120a、120b平行地延伸于一第二方向且与位线译码器118电性通讯。个别存取晶体管的漏极终端是与一对应的位线120耦接。此处所使用的名词”存取线”通常是指位线、源极线或是字线。
必须明白的是存储阵列112并不局限于图2中所示的阵列组态，且其它的组态也可以替代地被使用。此外，场效晶体管以外，双极接面晶体管在某些实施例也可以用来作为存取装置。
存储单元201是阵列112中的代表存储单元，且其包含一晶体管210、一可编程电阻存储元件212、以及一电容214。字线130a与存取晶体管210的栅极耦接、位线120a与存取晶体管210的漏极耦接，而存储元件212则安排介于存取晶体管210的源极与共同源极线296之间。
此电容214具有一第一节点215与存取晶体管210的源极耦接。其结果是，第一节点215与一介于位线120a和共同源极线296之间的电流路径耦接。
在此例示实施例中此电容214具有一第二节点216与地耦接。替代地，第二节点216可以与图1中电压源调整偏压方块136耦接以提供一个不是地的偏压。
于以下会更仔细所描述的，存储单元201可以根据电容214或是可编程电阻存储元件212是数据储存元件来作为高速动态存取存储器或是非易失存储器操作。于易失存储器操作时，此存储单元201将数据值的电荷储存于电容214中，而于非易失存储器操作时，此存储单元201将数据值的电阻储存于存储元件212中。
图3显示根据一实施例安排在图2的阵列112中的存储单元(包含代表存储单元201)一部份的剖面示意图。图3是沿着位线120的剖面而得。
阵列112包含具有第一导电型态的半导体衬底300。此存储单元201的场效晶体管210包含第一及第二终端302、304，其包含与衬底300相反的第二导电型态的掺杂衬底材料。在此例示实施例中，此衬底300包含掺杂P型材料，且第一及第二终端302、304包含掺杂N型材料，此第一终端302作为源极区域而第二终端304作为漏极区域。此衬底300与一例如是地的参考电压耦接。
字线130a作为存储单元201的场效晶体管210的栅极，且沿伸进入与穿出图3所示的剖面。字线130a是位于衬底300之上，且可以包含举例而言，掺杂多晶硅材料与一硅化物层于此掺杂多晶硅之上。
导电覆盖层303、305包含硅化物分别位于第一及第二终端302、304之上。导电覆盖层303、305可以是包含举例而言，具有Ti、W、Co、Ni和Ta的硅化物。此导电覆盖层303、305提供介于第一及第二终端302、304与金属栓塞312、314之间的一个较低电阻接点。
金属栓塞312、314延伸通过介电层310。此金属栓塞312、314可以包含举例而言，钨。此金属栓塞312、314的其它替代材料也可由Ti、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、与Ru等选取。
此存储单元201包括一底电极322于此金属栓塞312之上。此底电极322延伸通过介电层320与可编程电阻存储元件212的底表面连接。可编程电阻存储元件212可以包含举例而言，自锗(Ge)、锑(Sb)、碲(Te)、硒(Se)、铟(In)、钛(Ti)、镓(Ga)、铋(Bi)、锡(Sn)、铜(Cu)、钯(Pd)、铅(Pb)、银(Ag)、硫(S)、硅(Si)、氧(O)、磷(P)、砷(As)、氮及金族群中一个或多个材料中选取。
此存储单元201也包括一顶电极324于此可编程电阻存储元件212之上。此顶电极324与底电极322每一者可以包含举例而言，例如TiN或是TaN。在存储元件212包含GST(会于以下描述)的实施例中，最好是使用氮化钛因为其和GST之间具有良好的结合性，且其是半导体工艺中经常使用的材料，并提供在或GST转换的高温下，通常是600～700℃范围，一个良好的扩散势垒层。
导电栓塞332延伸通过介电层330以将顶电极324与共同源极线396耦接。介电层340于共同源极线396之上，而位线120a于介电层340之上。位线120a由导电栓塞342、334、314及导电覆盖层305与第二终端304电性耦接。这些介电层310、320、330和340每一者可以包含举例而言，二氧化硅。替代地也可以使用其它的介电材料。
在使用存储元件212作为数据储存元件的操作中，于可编程电阻存储元件212中的主动区域213中的存储材料会被诱发在两个固态相中改变。如图3中所示，底电极322具有一宽度321其比存储元件212的宽度还小。在使用存储元件212作为数据储存元件的操作中，此宽度差距会使得电流密度集中在存储元件212靠近底电极322的区域中，导致图3中的主动区域213具有一”香菇状”的形状。其结果是，此存储元件212与电极322、324的组态通常被称为一香菇状的组态。替代地，此存储元件212与电极322、324也可以被安排成其它不同型态的组态。代表性的替代组态可为桥状、柱状、侧墙状以及孔洞状，举例而言，可参见与本案相同申请人于2008年8月19日申请的另一美国专利申请案12/149,243，在此引用为参考数据。
在图3中，电容214是以形成于衬底300内的沟道式电容实施，其允许衬底300单位面积中相对较大的电容值。替代地，也可以使用其它型态的电容。
电容214的第一节点215包含沉积于此衬底300内沟道中的掺杂半导体材料，且与存取晶体管210的第一终端302直接连接。介电层306环绕于沟道中的材料间以将其与衬底300分隔。衬底300中邻近且位于介电层306之下的部分是作为电容214的第二节点216。
在使用电容214作为存储单元201中数据储存元件的操作中，源极线296被浮接，一电压施加至字线130a足以开启存取晶体管210，且一合适的电压施加至位线120a以自第一节点215中加入或移除电荷以改变电容214的电压。
在图3中，存取晶体管210被实施为一水平装置其具有一水平方向的通道区域介于横向分离的第一与第二终端302、304之间。在某些替代的实施例中，存取晶体管210可以实施为一垂直装置其具有一垂直方向的通道。垂直装置的范例可参见，举例而言，与本案相同申请人所申请的另一美国专利申请案。
请再次参阅图2的示意图，此存储单元201的操作可以由控制器134来控制偏压调整电压及电流源(请参见图1中的方块136)的施加达成。此存储单元偏压调整的施加包括易失、非易失及转换模式的操作。此偏压调整可以包括字线130a、位线120a和源极线296的电压及/或电流的施加。此电压及/或电流的施加阶级和时间是根据电容214或存储元件212作为数据储存元件，及其进行的操作，例如读取或写入操作来决定。此电压及/或电流的施加阶级和时间可以根据每一实施例实验性地决定。不同的操作模式会于以下更详细地描述。
非易失操作
图4A至图4C为使用存储元件212作为数据储存元件的存储单元201的读取、设置及复位操作的时序图。可以理解的是图4A至图4C的时序图是简化过的且并未等比例绘示。于使用存储元件212作为数据储存元件的操作中，电容214的节点215电压会变动因为节点215是在通过存储元件212的电流路径280上。
图4A显示存储元件212的一读取操作的调整偏压400时序图。此读取调整偏压400包含施加一大于此存储单元201的存取晶体管210阈值电压VTH的电压VWL-READ至字线130a，且施加一具有脉冲高度VREAD及脉冲宽度405的电压脉冲至位线120a，以诱发电流自位线120a通过存储元件212至源极线296(在此范例中其终端为地)的电流路径280。此电流不足以使存储元件212产生电阻状态变化，则存储元件212的电阻值及因此储存于其中的数据值可以由感应放大器区块124将位线120a的电流与一合适的参考电流进行比较而决定。
图4B显示存储元件212的一设置(或编程)操作的调整偏压410时序图。此设置调整偏压410包含施加一大于此存储单元201的存取晶体管210阈值电压VTH的电压VWL-SET至字线130a，且施加一具有脉冲高度VSET及脉冲宽度415的电压脉冲至位线120a，以诱发电流在电流路径280流动。此电流足以将至少一部分的主动区域温度提升到高于此相变化材料的转换温度以导致至少一部分的主动区域自非晶态转变为结晶态，此转变降低此存储元件212的电阻，且设置存储单元201至设置状态。
图4C显示存储元件212的一复位(或擦除)操作的调整偏压420时序图。此复位调整偏压420包含施加一大于此存储单元201的存取晶体管210阈值电压VTH的电压VWL-RESET至字线130a，且施加一具有脉冲高度VRESET及脉冲宽度425的电压脉冲至位线120a，以诱发电流在电流路径280流动。此电流足以将存储元件212主动区域的温度提升到高于此相变化材料的转换温度及熔化温度，以将主动区域变成一液体状态。此电流然后可以被停止，举例而言，停止施加字线130a和位线120a的偏压，导致一相对快速的冷却时间造成主动区域冷却而稳定成一通常为高电阻的非晶态。
在图4A至图4C的例示实施例中，每一调整偏压包含施加偏压至字线130a和位线120a而源极线296接地，必须理解的是也可以使用其它替代地调整偏压。更一般的说，每一操作的调整偏压包含一组或多组脉冲施加至位线120a及/或字线130a及/或源极线296。此脉冲的数目及形状，包含电压的施加阶级和脉冲宽度可以根据每一调整偏压实施例实验性地决定。
易失操作
此存储单元201也可以使用电容214作为数据储存元件来进行与传统的一晶体管及一电容器的动态随机存取存储器类似地操作。于使用电容214作为数据储存元件的操作中，共同源极线296是浮接的以提供高电阻路径减少自电容214节点215的电荷泄漏。此外，可编程电阻存储元件212可以放置在高电阻的复位状态以进一步增加电阻路径。
图5A至图5C为使用电容214作为数据储存元件的存储单元201的读取、编程及擦除操作的时序图。可以理解的是图5A至图5C的时序图是简化过的且并未等比例绘示。
图5A显示电容214的一读取操作的调整偏压500时序图。此读取调整偏压500包含首先预充位线120a至一预充电压VPC。在此例示实施例中，位线120a上的预充电压VPC是小于施加至位线120a上编程电容214的编程电压VPROG，且大于施加至位线120a上擦除电容214的擦除电压VERASE(会于以下讨论)。
之后，施加一大于存取晶体管210阈值电压VTH的电压VWL-READ至字线130a，以将电容214的第一节点215与位线120a耦接。其结果是，电荷由第一节点215与位线120a分享，因此导致位线120a上的一电压改变。此位线120a上的电压改变是根据节点215初始电压，且因此根据储存于电容214中的数据值而定。
假如此电容214是在一擦除状态，节点215的初始电压是小于VPC，则位线120a上的电压会依循曲线504而稍微降低。假如此电容214是在一编程状态，节点215的初始电压是高于VPC，则位线120a上的电压会依循曲线502而稍微增加。因此储存于存储单元201的电容214中的数据值可以由检测位线120a上的电压改变来决定，举例而言，可以由感应放大器区块124将位线120a的电压与一合适的参考电压进行比较而决定。
因为电荷是由第一节点215与位线120a所分享，此读取调整偏压500会破坏性地读取储存于电容214中的数据值。因此，于读取操作500之后此数据值必须根据所检测到的数据值通过施加一擦除或编程操作(如下描述)重新写入。
图5B显示电容214的一编程操作的调整偏压510时序图。此编程调整偏压510包含施加一具有脉冲高度VPROG及脉冲宽度515的电压脉冲至位线120a及施加一VWL-PROG电压至字线130a。此VWL-PROG电压是大于存取晶体管210的阈值电压VTH，因此将电容214的第一节点215与位线120a耦接以对电容214的第一节点215进行充电至一编程电压，且将电容214置于一编程状态。
图5C显示电容214的一擦除操作的调整偏压520图。此擦除调整偏压520包含施加一具有VERASE电压至位线120a及施加一VWL-ERASE电压至字线130a。此VWL-ERASE电压是大于存取晶体管210的阈值电压VTH，因此将电容214的第一节点215与位线120a耦接以对电容214的第一节点215进行放电(降低电压)至一擦除电压，且将电容214置于一擦除状态。
更新操作，无论是编程或是擦除操作，均需要执行以周期性地更新储存于电容214的节点215中的电荷以更正电荷泄漏。举例而言，在一代表性的实施例中，一更新循环通常会在动态随机存取存储器技术中被执行所以每一电容会在至少每隔10到150奈秒更新其电容的存储状态。可以根据存储单元电容电荷储存的特性动态地使用较长或较短的更新循环。
必须理解的是图5A至图5C中的调整偏压也可以使用其它替代地方式。更一般的说，每一操作的调整偏压可以包含一组或多组脉冲施加至位线120a及/或字线130a。此脉冲的数目及形状，包含电压的施加阶级和脉冲宽度可以根据每一调整偏压实施例实验性地决定。
如同之前所描述的，存储单元201可以使用电容214或可编程电阻存储元件212作为数据储存元件来进行操作。电容214或存储元件212分别为存储单元201提供易失和非易失操作模式。电容214提供高速DRAM操作中所需的快速编程/擦除速度及足够的数据保存能力，而存储元件212提供非易失数据储存。其结果是，存储单元201可以提供一集成电路不同功能所需的不同存储表现。此易失和非易失操作模式可于同一存储单元201提供不同的操作特性，例如切换速度、循环承受力、操作电流以及数据保存能力等。
自存储元件至电容的转换操作
此存储单元201也可以自存储元件直接传送所储存的数据至电容214而不需要进行读取操作。此直接传送在此称为”恢复操作”。
此传输可以在例如，响应一例如是初始提供电源(“开机”)给此集成电路110的情况下发生。举例而言，储存于存储元件212中的数据在集成电路110没有供电的条件下可以在集成电路操作时直接传送至电容214。在另一例中，此传送可以发生在集成电路110需要改变于存储器中的结果。
图6显示一恢复操作600的流程图，其会在此存储单元201施加一恢复调整偏压700，而图7显示一恢复调整偏压700的时序图。必须理解的是图7的时序图是简化过的且并未等比例绘示。
此恢复操作600开始于步骤610，举例而言，为了响应一例如是初始事件例如将此集成电路110“开机”。
在步骤620，一恢复调整偏压700直接施加至存储单元201以直接储存与储存于存储元件212中数据值相关的一数据值于电容214中。
请参阅图7，在步骤620的恢复调整偏压包含施加一具有小于存取晶体管阈值电压VTH的电压VWL-RESTORE(在此例中为地)至字线130a，且施加一恢复电压VRESTORE至共同源极线296一段时间710。因为存储元件212在设置状态与复位状态之间具有很大的电阻值差异，假如存储元件212在较低电阻的设置状态时，在节点215的电压会以比存储元件212在较高电阻状态时更快的速度改变。因此，假如存储元件212在较低电阻的设置状态时，此电压VRESTORE及时间区间710足以使节点215的电压沿着曲线702增加至一编程电压Vp指示电容214是在编程状态。然而，假如存储元件212是在较高电阻的复位状态时，此电压VRESTORE及时间区间710并不足以使节点215的电压显著地增加，且节点215的电压在时间704后是在一电压VE指示电容214是在擦除状态。
在时间710之后，共同源极线296被设置在浮接状态且操作在步骤630停止。此存储单元201然后继续使用电容214作为储存元件来进行上述读取、编程、擦除及恢复的操作。
上述所讨论的恢复操作600是搭配存储单元201作参考。然而，因为恢复操作600的恢复调整偏压700是通过施加一恢复电压至共同源极线296来进行，恢复操作600可以当作一区块(或区段)恢复操作来执行因为所有的存储单元皆分享共同源极线296。
图8显示本发明图2中阵列112的第二实施例的示意图。图8阵列112中的每一存储单元是使用浮动主体存储单元(FBC)其使用瞬时电荷储存于形成在绝缘层覆硅(SOI)的存取晶体管浮动的通道主体中。此储存的电荷导致一可检测的存取晶体管阈值电压偏移，其使用作为指示储存的数据。关于浮动主体存储单元的额外细节可以参阅，举例而言，Nitayama等人发表在International Symposium on VLSI Technology，Systems，and Applications，2006年4月的”Overview and Future Challenge of Floating Body Cell(FBC)Technology for Embedded Applications”pp.1-3，在此引为参考数据。以及美国专利号7208799和6661042，两者亦引为参考数据。
此浮动通道主体通过形成于晶体管浮动通道主体与其下衬底之间的电容值来取代一单独的电容器。其结果是，一浮动主体存储单元通常也被称为”无电容”存储单元。然而，因为所储存的电荷是使用作为指示所储存的数据值，形成于晶体管浮动通道主体与其下衬底之间的电容值在此以称为一电容。
图8阵列112中的每一个存储单元具有一场效晶体管、一可编程电阻存储元件(在图标中表示为一可变电阻)、以及一使用瞬时电荷储存于晶体管浮动通道主体中的电荷储存电容器。会如以下更仔细的描述，每一存储单元可以使用浮动通道主体作为电容的第一节点来储存一数据值以当作易失存储器操作，而使用可编程电阻存储元件作为一数据储存元件以当作非易失存储器操作。此存储单元也可以于一转换模式下操作，以直接传送一储存于该可编程电阻存储元件中的数据值至电容中，或是反之亦然。
可以理解的是，此存储阵列112并不局限于图8中所示的组态，且其它的替代组态也可以被使用。
存储单元801是阵列112中的代表存储单元，且其包含一晶体管810、一可编程电阻存储元件812、以及一电容814。字线130a与存取晶体管810的栅极耦接、共同源极线296与存取晶体管810的源极耦接，且存储元件282则安排介于存取晶体管的漏极与位线120a之间。
此电容814具有一第一节点815包含存取晶体管810浮动通道主体的一部分，此电容814具有一第二节点816或是”背面栅极(BG)”于存取晶体管浮动通道主体的下方，此第二节点816由一绝缘层与浮动通道主体分隔。此第二节点816与一电压源耦接以施加一背面栅极偏压。
于以下会更仔细所描述的，存储单元可以根据电容814或是可编程电阻存储元件812是数据储存元件来作为高速动态存取存储器或是非易失存储器操作。于易失存储器操作时，此存储单元801将数据值的电荷储存于存取晶体管810浮动通道主体内的节点815中，而于非易失存储器操作时，此存储单元801将数据值的电阻储存于存储元件812中。
图9显示根据一实施例安排在图8的阵列112中的存储单元(包含代表存储单元801)一部份的剖面示意图。图9是沿着位线120的剖面而得。
此存储单元801的场效晶体管810包含第一及第二终端902、904，其由一作为电容814第一节点815的浮动通道主体901分隔。第一及第二终端902、904包含掺杂半导体材料具有与浮动通道主体901相反的导电型态。在此例示实施例中，浮动通道主体901包含掺杂P型材料，而第一及第二终端902、904包含掺杂N型材料，此第一终端902作为源极区域而第二终端904作为漏极区域。
浮动通道主体901和第一及第二终端902、904是在绝缘层906之上，此绝缘层906可以包含举例而言，二氧化硅。替代地也可以使用其它的介电材料。
半导体衬底900于绝缘层906之下，且与一电压源耦接以施加一背面栅极偏压，会于底下更详细的描述。于浮动通道主体901下方的半导体衬底900部分是作为电容814的第二节点816。替代地，其它型态的导电材料也可以作为层900。
字线130a作为存储单元801的场效晶体管810的栅极，且沿伸进入与穿出图9所示的剖面。字线130a是位于浮动通道主体901之上，且可以包含举例而言，掺杂多晶硅材料与一硅化物层于此掺杂多晶硅之上。
导电覆盖层903、905包含硅化物分别位于第一及第二终端902、904之上。导电覆盖层903、905可以是包含举例而言，具有Ti、W、Co、Ni或Ta的硅化物。此导电覆盖层903、905提供介于第一及第二终端902、904与金属栓塞912、914之间的一个较低电阻接点。
金属栓塞912、914延伸通过介电层910。此金属栓塞912、914可以包含举例而言，钨。此金属栓塞912、914的其它替代材料也可由Ti、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、与Ru等选取。导电栓塞912将共同源极线296与导电覆盖层903耦接。
此存储单元801包括一底电极922于此导电栓塞914之上。此底电极922延伸通过介电层920与可编程电阻存储元件812的底表面连接。可编程电阻存储元件812可以包含举例而言，之前所讨论过的图3中存储元件212的一个或多个材料中选取。
此存储单元801也包括一顶电极924于此可编程电阻存储元件812之上。此顶电极924与底电极922每一者可以包含举例而言，之前所讨论过的图3中顶电极324与底电极322的一个或多个材料中选取。
导电栓塞932延伸通过介电层930以将顶电极924与位线120a耦接。这些介电层910、920和930每一者可以包含举例而言，二氧化硅。替代地也可以使用其它的介电材料。
在使用存储元件812作为存储单元801数据储存元件的操作中，于可编程电阻存储元件812中的主动区域813中的存储材料会被诱发在两个固态相中改变。如图9中所示，存储元件812及电极822、824安排成香菇状组态。替代地，此存储元件812与电极822、824也可以被安排成其它不同型态的组态，举例而言，之前所讨论过的图3中的其它型态。
在使用电容814作为存储单元801中数据储存元件的操作中，可以自浮动通道主体901节点815中加入或移除电荷以改变存取晶体管810的阈值电压。
请再次参阅图8的示意图，此存储单元801的操作可以由控制器134来控制偏压调整电压及电流源(请参见图1中的方块136)的施加达成。此存储单元偏压调整的施加包括易失、非易失及转换模式的操作。此偏压调整可以包括字线130a、位线120a和源极线296的电压及/或电流的施加。此电压及/或电流的施加阶级和时间是根据电容814或存储元件812作为数据储存元件，及其进行的操作，例如读取或写入操作来决定。此电压及/或电流的施加阶级和时间可以根据每一实施例实验性地决定。不同的操作模式会于以下更详细地描述。
非易失操作
可以使用存储元件812作为数据储存元件的存储单元801的读取、设置及复位操作以诱发电流沿着自位线120a至源极线296的电流路径880流动，或反之亦然。于非易失操作时，使用存储元件812作为数据储存元件，存取晶体管810最好是在一低临界的擦除状态(会于底下更仔细的描述)所以电流路径880上可以在一给定电压施加至字线130a时获得较大的电流。
此存储元件812可以利用与图2所讨论过存储元件212的方式及图4A至图4C的时序图被读取、编程至较低电阻值的设置状态，及复位至较高电阻值状态。更一般的说，每一操作的调整偏压包含一组或多组脉冲施加至位线120a及/或字线130a及/或源极线296以诱发电流在路径880上流动。此脉冲的数目及形状，包含电压的施加阶级和脉冲宽度可以根据每一调整偏压实施例实验性地决定。
易失操作
此存储单元801也可以通过施加合适的电压至源极线296、位线120a、字线130a及电容814的第二节点816以改变储存在存取晶体管810浮动通道主体901内的节点815中的电荷数目，而使用电容814作为数据储存元件来进行编程和擦除操作。于使用电容214作为数据储存元件的操作中，可编程电阻存储元件812最好是放置在较低电阻的设置状态以在一给定电压施加至位线120a时于存取晶体管的漏极获得较高的电压。较高的电压可以更有效率地编程和擦除电容814。
图10A至图10C为使用电容814作为数据储存元件的存储单元801的编程、擦除及读取操作的时序图。可以理解的是图10A至图10C的时序图是简化过的且并未等比例绘示。
在电容814的编程操作时，空穴堆积在存取晶体管810浮动通道主体以增加节点815的电压及设置存取晶体管810至一编程临界状态。图10A显示电容814的一编程操作的调整偏压1000时序图。包含施加一具有脉冲宽度1005的电压VbL-PROG至位线120a、施加一VWL-PROG电压至字线130a，及将源极线296施加地电位，而电容的第二节点816被维持在负电压-Vp。此编程的调整偏压1000由区域化撞击(能带间热空穴编程)产生空穴，其由施加负电压-Vp至第二节点816而堆积在存取晶体管810浮动通道主体的底表面。
在电容814的擦除操作时，堆积在存取晶体管810浮动通道主体的空穴被移除以减少节点815的电压及设置存取晶体管810至一擦除临界状态。图10B显示电容814的一擦除操作的调整偏压1010时序图。包含施加一具有脉冲宽度1015的电压VbL-ERASE至位线120a、施加一VWL电压至字线130a，及将源极线296施加地电位，而电容的第二节点816被维持在负电压-Vp。此擦除的调整偏压1010将堆积在存取晶体管810浮动通道主体的空穴搬移至位线120a。
图10C显示电容814的一读取操作的调整偏压1030时序图。包含施加一VWL-READ电压至字线130a、施加一电压VbL-READ至位线120a、及将源极线296施加地电位如图10C所示，而电容的第二节点816被维持在负电压-Vp。假如此存取晶体管810是在一擦除状态，此电压VWL-READ足以开启存取晶体管810及诱发一电流在位线120a和沿着电流路径880流动。然而，若此存取晶体管810是在一编程临界状态，此电压VWL-READ不足以开启存取晶体管810。因此，储存在存储单元801电容814中的数据值可以由感应放大器区块124将位线120a的电压与一合适的参考电压进行比较而决定。
更新操作，无论是编程或是擦除操作，均需要执行以周期性地更新储存于电容814中的电荷以更正电荷泄漏。举例而言，在一代表性的实施例中，一更新循环通常会在动态随机存取存储器技术中被执行所以每一电容会在至少每隔1到150奈秒更新其电容的存储状态。可以根据存储单元电容电荷储存的特性动态地使用较长或较短的更新循环。
必须理解的是，图10A至图10C中的调整偏压也可以使用其它替代地方式。更一般的说，每一操作的调整偏压可以包含一组或多组脉冲施加至位线120a及/或字线130a及/或源极线296及/或节点816。此脉冲的数目及形状，包含电压的施加阶级和脉冲宽度可以根据每一调整偏压实施例实验性地决定。
自存储元件至电容的转换操作
此存储单元801也可以进行自存储元件812直接传送原本储存的数据至电容814的恢复操作1100。
图11显示一恢复操作1100的流程图，其会在此存储单元801施加一恢复调整偏压1200，而图12显示一恢复调整偏压1200的时序图。必须理解的是图12的时序图是简化过的且并未等比例绘示。
此恢复操作1100开始于步骤1110，举例而言，为了响应一例如是初始事件例如将此集成电路110“开机”。
在步骤1120，一恢复调整偏压1200直接施加至存储单元801以直接储存与储存于存储元件812中数据值相关的一数据值于电容814中。
请参阅图12，在步骤1120的恢复调整偏压1200包含施加一电压VbL-Prog至位线120a、施加一VWL-Prog电压至字线130a、及将源极线296施加地电位。而电容的第二节点816被维持在负电压-Vp。因为存储元件812在设置状态与复位状态之间具有很大的电阻值差异，假如存储元件812在复位状态时，存取晶体管810漏极终端的电压会比假如存储元件812是在设置状态时还降低。假如存储元件812是在较高电阻的复位状态时，存取晶体管810漏极终端的电压并不足以使足够数目的空穴堆积在浮动通道主体，且节点215的电压保持在指示晶体管810是在擦除临界状态的低电压。
假如存储元件812是在低电阻的设置状态，存取晶体管810漏极终端的电压足以导致空穴堆积在浮动通道主体。此堆积的空穴导致节点215的电压增加，且将晶体管810设置一编程临界状态，如同图9A所讨论过的一般。
必须理解的是，图12中的恢复调整偏压1200也可以使用其它替代地方式。更一般的说，恢复调整偏压可以包含一组或多组脉冲施加至位线120a及/或字线130a及/或源极线296及/或电容节点816。此脉冲的数目及形状，包含电压的施加阶级和脉冲宽度可以根据每一调整偏压实施例实验性地决定。
自电容至的存储元件转换操作
此存储单元801也可以进行自电容814直接传送原本储存的数据至存储元件812的操作。
举例而言，储存于电容814中的数据在集成电路110没有供电的条件下可以在集成电路操作时直接传送至存储元件812。此将储存于电容814中的数据传输给存储元件812在此称为一”储存操作”。此传输可以在例如，响应一例如是对此集成电路110初始关闭电源(“关机”)给的情况下发生。在另一例中，此传送可以发生在集成电路110需要改变于存储器中的结果。
图13显示此存储单元801一储存操作1300的流程图，而图14显示一储存调整偏压1400的时序图。必须理解的是图14的时序图是简化过的且并未等比例绘示。
此储存操作1300开始于步骤1310，举例而言，为了响应一事件，例如开始将此集成电路110“关机”。
在步骤1320，一储存调整偏压1400施加至存储单元801以直接储存与储存于电容814中数据值相关的一数据值于存储元件812中。如之前提过的，存储单元801于使用电容814作为数据储存元件的操作中，可编程电阻存储元件812是在一较低电阻的设置状态。
请参阅图14，储存调整偏压1400包含施加一VWL-Read电压至字线130a、施加一复位电压VRESET其具有脉冲宽度1410至位线120a、及将源极线296施加地电位。而电容的第二节点816被维持在负电压-Vp。
假如存取晶体管810是在擦除临界状态，此电压VWL-READ足以开启存取晶体管810及诱发一复位电流在位线120a和沿着电流路径880流动而通过存储元件812。此由复位电压VRESET所诱发的复位电流足以提升存储元件812主动区域的温度高于此相变化材料的转换温度及熔化温度，以将主动区域变成一液体状态。此电流然后可以被停止，举例而言，停止施加字线130a和位线120a的偏压，导致一相对快速的冷却时间造成主动区域冷却而稳定成一通常为高电阻的非晶态，因此造成存储元件812自较低电阻的设置状态转变为较高电阻的复位状态。
然而，若此存取晶体管810是在一编程临界状态，此电压VWL-READ不足以开启存取晶体管810，则存储元件812自维持在较低电阻的设置状态。
如上述在存储单元的实施例中包含相变化为基础的存储材料，其包含硫属化物(chalcogenide)或其它材料以作为存储材料。硫属化物包括下列四元素中的任一个：氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫属化物包括将一硫属元素与一更为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其它物质如过渡金属等结合。一硫属化合物合金通常包括一个以上选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物：锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已经被描述于技术文件中，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示：TeaGebSb100-(a+b)，其中a与b是代表在所有构成元素中的原子百分比。一位研究员描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70％，典型地低于60％，并在一般型态合金中的碲含量范围从最低23％至最高58％，且最佳介于48％至58％的碲含量。锗的浓度约高于5％，且其在材料中的平均范围是从最低8％至最高30％，一般是低于50％。最佳地，锗的浓度范围介于8％至40％。在此成分中所剩下的主要成分则为锑。上述百分比为原子百分比，其为所有组成元素加总为100％。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，”Potential ofGe-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording”，SPIEv.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成一相变化合金其包括有可编程的电阻性质。可使用的存储材料的特殊范例，是如Ovshinsky‘112专利中栏11-13所述，其范例在此系列入参考。
在某些实施例中，可在硫属化物及其它相变化材料中掺杂物质以改善使用掺杂硫属化物作为存储元件的导电性、转换温度、熔化温度及其它等性质。代表性的掺杂物质为：氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛、与氧化钛。可参见美国专利第6,800,504号与美国专利申请US 2005/0029502号。
相变化合金可于一第一结构态与第二结构态之间切换，其中第一结构态是指此材料大体上为非晶固相，而第二结构态系指此材料大体上为结晶固相。这些合金至少为双稳定的(bistable)。此词汇「非晶」是用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可检测的特征如比结晶态更高的电阻值。此词汇「结晶」是用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可检测的特征例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特性中包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质亦可能随之改变。
相变化合金可利用电脉冲由一相态改变至另一相态。就过去的观察，得知时间较短、振幅较大的脉冲，较倾向将相变化材料转为通常的非晶态；而时间长、振幅较低的脉冲，则易将相变化材料转为通常的结晶态。时间短且振幅高的脉冲，能量较高，足以破坏结晶态的键能，同时缩短时间可防止原子重新排列为结晶态。无须大量实验，即可获得适当的脉冲参数，以应用于特定的相变化材料与装置结构。于此揭露者，相变化材料是指GST，但亦可采用其它种类的相变化材料。适用于PCRAM中的材料为Ge2Sb2Te5。
其它可以使用于本发明其它实施例的可编程电阻存储材料包括利用不同晶体变化来决定电阻，或是利用电脉冲来改变电阻状态。举例来说，可使用电阻随机存取存储器(RRAM)的金属氧化物材料，如钨氧化物(WOx)、氧化镍、五氧化二铌、二氧化铜、五氧化二钽、三氧化二铝、氧化钴、三氧化二铁、二氧化铪、二氧化钛、钛酸锶、锆酸锶、钛酸锶钡。其它实施例则可包括用于磁阻随机存取存储器(MRAM)的材料，而磁阻随机存取存储器可以是旋转力矩转移随机存取存储器(STT MRAM)。举例来说，这些材料可以是以下群组至少一种：钴铁硼、铁、钴、镍、钆、镝、钴铁、镍铁、锰砷、锰铋、锰锑、二氧化铬、氧化锰三氧化二铁、氧化铁五氧化二铁、氧化镍三氧化二铁、氧化镁二铁、氧化铕及铁磁性氧化物钇铁石榴石(Y3Fe5O12)。此可参考美国专利公开号第2007/0176251号，其发明名称为”Magnetic Memory Device and Method of Fabricating the Same”，其中的内容乃并入本文作为参考。其它的例子还包括用于可编程金属存储单元(PMC)的固态电解质材料，或用于纳米离子存储单元的材料，如银掺杂的锗硫化物解质或铜掺杂的锗硫化物解质。此部分请参考N.E.Gilbert等人发表的文章”A macro model of programmable metallization celldevices”，Solid-State Electronics，49(2005)，1813-1819，且其内容乃并入本文作为参考。
用以形成硫属化物材料的一例示方法是利用PVD溅射或磁控溅射方式，其反应气体为氩气、氮气及/或氦气，压力为1mTorr至100mTorr。此沉积步骤一般是于室温下进行。一长宽比为1～5的准直器可用以改良其注入表现。为了改善其注入表现，亦可使用数十至数百伏特的直流偏压。另一方面，亦可同时合并使用直流偏压以及准直器。一个使用化学气相沉积来形成硫属化物的例示方法揭露于美国专利公开号第2006/0172067号，其发明名称为”Chemical Vapor Deposition of Chalcogenide Materials”，其中的内容乃并入本文作为参考。而另一个使用化学气相沉积来形成硫属化物的例示方法揭露于Lee等人发表的文章”Highly Scalable Phase ChangeMemory with CVD GeSbTe doe sub 50nm Generation”，2007Symposium onVLSI Technology Digest of Technical Papers，pp.102-103，且其内容乃并入本文作为参考。
有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良硫属化物材料的结晶态。此退火处理的温度典型地是介于100℃至400℃，而退火时间则少于30分钟。
虽然本发明系已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式系已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。

Claims (11)

1.一种存储单元，其特征在于，包括：
一晶体管，与第一及第二存取线电性耦接；
一可编程电阻存储元件，安置于沿着该第一及第二存取线之间的一电流路径上；以及
一电容，与介于该第一及第二存取线之间的该电流路径电性耦接。
2.根据权利要求1所述的存储单元，其特征在于，更包含偏压电路与该存储单元耦接，该偏压电路可在一第一模式下操作以储存一数据值于该可编程电阻存储元件，且可在一第二模式下操作以储存一数据值于该电容；该晶体管具有一阈值电压与储存于该电容中的该数据值对应。
3.根据权利要求2所述的存储单元，其特征在于，该偏压电路更包含可在一第三模式下操作，其包含施加一偏压调整至该存储单元以直接传送一储存于该可编程电阻存储元件及该电容二者之一中的数据值至该可编程电阻存储元件及该电容二者之另一；
该偏压电路更包含可在一第三模式下操作，以于该可编程电阻存储元件储存一与储存于该电容中的一数据值相关的数据值；
该偏压电路可在该第三模式下操作包含改变该可编程电阻存储元件与储存于该电容中的电荷数目相关的一电阻状态，该储存于该电容中的该电荷改变该晶体管的一阈值电压。
4.根据权利要求2所述的存储单元，其特征在于，该偏压电路可在一第三模式下操作，以于该电容中储存一与储存于该可编程电阻存储元件中的一数据值相关的数据值；
该偏压电路可在该第三模式下操作包含改变该储存于该电容中与该可编程电阻存储元件的一电阻状态相关的电荷数目；
该偏压电路可在该第三模式下操作包含诱发一电流通过该可编程电阻存储元件以改变该储存于该电容中的该电荷数目。
5.根据权利要求1所述的存储单元，其特征在于：
该晶体管是一场效晶体管具有一通道区域，包含半导体材料于一绝缘层之上；
该电容具有一第一节点，包含该场效晶体管的该通道区域；以及
该电容具有一第二节点于该绝缘层之下的一衬底内。
6.根据权利要求1所述的存储单元，其特征在于：
该晶体管是一场效晶体管具有由一通道区域所分隔的源极和漏极区域，该通道区域与该源极和漏极区域于一半导体衬底之内；
该电容具有一第一节点，包含导电材料于一半导体衬底中的一沟道之内，且由一绝缘材料所环绕；以及
该电容具有一第二节点包含环绕该绝缘材料的该半导体衬底的一部分。
7.一种操作一存储单元的方法，其特征在于，该存储单元包含一晶体管与第一及第二存取线电性耦接，一可编程电阻存储元件安置于沿着该第一及第二存取线之间的一电流路径上，以及一电容与介于该第一及第二存取线之间的该电流路径电性耦接，该方法包括：
于一第一模式下操作该存储单元以储存一数据值于该可编程电阻存储元件；以及
于一第二模式下操作该存储单元以储存一数据值于该电容。
8.根据权利要求7所述的方法，其特征在于，更包含于一第三模式下操作该存储单元包含施加一偏压调整至该存储单元以直接传送一储存于该可编程电阻存储元件及该电容二者之一中的数据值至该可编程电阻存储元件及该电容二者之另一；
更包含于一第三模式下操作该存储单元以于该可编程电阻存储元件储存一与储存于该电容中的一数据值相关的数据值；于该第三模式下操作该存储单元包含改变该可编程电阻存储元件与储存于该电容中的电荷数目相关的一电阻状态，该储存于该电容中的该电荷改变该晶体管的一阈值电压。
9.根据权利要求7所述的方法，其特征在于，更包含于一第三模式下操作该存储单元以于该电容中储存一与储存于该可编程电阻存储元件中的一数据值相关的数据值；于该第三模式下操作该存储单元包含改变该储存于该电容中与该可编程电阻存储元件的一电阻状态相关的电荷数目，于该第三模式下操作该存储单元包含诱发一电流通过该可编程电阻存储元件以改变该储存于该电容中的该电荷数目。
10.根据权利要求7所述的方法，其特征在于：
该晶体管是一场效晶体管具有一通道区域，包含半导体材料于一绝缘层之上；
该电容具有一第一节点，包含该场效晶体管的该通道区域；以及
该电容具有一第二节点于该绝缘层之下的一衬底内。
11.根据权利要求7所述的方法，其特征在于：
该晶体管是一场效晶体管具有由一通道区域所分隔的源极和漏极区域，该通道区域与该源极和漏极区域于一半导体衬底之内；
该电容具有一第一节点，包含导电材料于一半导体衬底中的一沟道之内，且由一绝缘材料所环绕；以及
该电容具有一第二节点包含环绕该绝缘材料的该半导体衬底的一部分。
CN2010101806394A 2009-05-15 2010-05-14 具有晶体管、电阻及电容的相变化存储装置及其操作方法 Active CN101887903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/466,970 2009-05-15
US12/466,970 US7933139B2 (en) 2009-05-15 2009-05-15 One-transistor, one-resistor, one-capacitor phase change memory

Publications (2)

Publication Number Publication Date
CN101887903A true CN101887903A (zh) 2010-11-17
CN101887903B CN101887903B (zh) 2012-01-11

Family

ID=43068386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101806394A Active CN101887903B (zh) 2009-05-15 2010-05-14 具有晶体管、电阻及电容的相变化存储装置及其操作方法

Country Status (3)

Country Link
US (1) US7933139B2 (zh)
CN (1) CN101887903B (zh)
TW (1) TWI427633B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579498A (zh) * 2012-08-02 2014-02-12 旺宏电子股份有限公司 切换装置及其操作方法与存储器阵列
CN112071345A (zh) * 2020-08-13 2020-12-11 清华大学 非电易失性组合存储器件及其操作方法
CN112636766A (zh) * 2019-10-08 2021-04-09 南亚科技股份有限公司 集成电路装置
CN113658628A (zh) * 2021-07-26 2021-11-16 安徽大学 一种用于dram非易失存内计算的电路

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514622B2 (en) 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US7885110B2 (en) * 2008-03-25 2011-02-08 Rao G R Mohan Random access memory with CMOS-compatible nonvolatile storage element and parallel storage capacitor
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
JP4751432B2 (ja) * 2008-09-26 2011-08-17 シャープ株式会社 半導体記憶装置
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8216862B2 (en) 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
TWI616873B (zh) * 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
KR101155451B1 (ko) 2011-08-31 2012-06-15 테세라, 인코포레이티드 Ｄｒａｍ 보안 소거
US8995173B1 (en) * 2011-09-29 2015-03-31 Adesto Technologies Corporation Memory cells, devices and method with dynamic storage elements and programmable impedance shadow elements
US9025358B2 (en) * 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
JP5698651B2 (ja) * 2011-12-16 2015-04-08 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9165644B2 (en) 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
US8953362B2 (en) 2012-05-11 2015-02-10 Adesto Technologies Corporation Resistive devices and methods of operation thereof
WO2014043137A1 (en) * 2012-09-11 2014-03-20 Adesto Technologies Corporation Resistive devices and methods of operation thereof
EP2713372B1 (en) * 2012-09-28 2017-08-23 Imec Non-volatile resistive memory devices with boosting capacitor and methods for baising resistive memory structures thereof
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9373399B2 (en) 2013-07-22 2016-06-21 Micron Technology, Inc. Resistance variable element methods and apparatuses
US9911495B2 (en) * 2014-01-31 2018-03-06 Hewlett Packard Enterprise Development Lp Memory cell having resistive and capacitive storage elements
TWI581264B (zh) * 2014-05-07 2017-05-01 旺宏電子股份有限公司 電阻式記憶體及其操作方法
DE102014119088A1 (de) * 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9455403B1 (en) 2015-08-28 2016-09-27 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
TWI562336B (en) * 2015-09-01 2016-12-11 Macronix Int Co Ltd Semiconductor structure and method for manufacturing the same
US9478286B1 (en) * 2015-12-26 2016-10-25 Intel Corporation Transient current-protected threshold switching devices systems and methods
US9786345B1 (en) 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
US20190363135A1 (en) * 2016-09-29 2019-11-28 Intel Corporation Resistive random access memory cell
WO2019066964A1 (en) * 2017-09-29 2019-04-04 Intel Corporation DRAM 1S-1C WITH NON-VOLATILE CBRAM ELEMENT
US10930344B2 (en) 2018-06-01 2021-02-23 Taiwan Semiconductor Manufacturing Company Ltd. RRAM circuit and method
US10867674B1 (en) * 2018-06-04 2020-12-15 Synopsys, Inc. One-time programmable (OTP) anti-fuse memory cell
US11043497B1 (en) * 2019-12-19 2021-06-22 Micron Technology, Inc. Integrated memory having non-ohmic devices and capacitors
US11302605B2 (en) 2020-03-23 2022-04-12 Macronix International Co., Ltd. Semiconductor structure comprising via element and manufacturing method for the same
TWI715471B (zh) * 2020-03-23 2021-01-01 旺宏電子股份有限公司 半導體結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319592A (en) * 1992-11-25 1994-06-07 Fujitsu Limited Fuse-programming circuit
US20070040603A1 (en) * 2005-08-22 2007-02-22 Joseph Shor Voltage regulator
US20080079049A1 (en) * 2006-08-25 2008-04-03 Lee Se-Young Embedded Semiconductor Device Including Planarization Resistance Patterns and Method of Manufacturing the Same
CN101217147A (zh) * 2007-12-29 2008-07-09 北京芯技佳易微电子科技有限公司 多比特可编程非易失性存储器单元、阵列及其制造方法
CN101409104A (zh) * 2008-07-24 2009-04-15 复旦大学 一种新型不挥发动态存储器及其存储操作方法

Family Cites Families (309)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) * 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) * 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) * 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) * 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
FR2774209B1 (fr) * 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) * 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
WO2000057498A1 (en) 1999-03-25 2000-09-28 Energy Conversion Devices, Inc. Electrically programmable memory element with improved contacts
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6177317B1 (en) * 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) * 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6444557B1 (en) * 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
JP4056392B2 (ja) 2001-01-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) * 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) * 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6661042B2 (en) 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP3624291B2 (ja) 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
JP4119198B2 (ja) * 2002-08-09 2008-07-16 株式会社日立製作所 画像表示装置および画像表示モジュール
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
EP1554763B1 (en) 2002-10-11 2006-08-02 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US7184301B2 (en) * 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR100476690B1 (ko) 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
JP4932471B2 (ja) 2003-01-31 2012-05-16 エヌエックスピー ビー ヴィ 低消費電力且つ高選択度のためのｍｒａｍアーキテクチャ
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7400522B2 (en) 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) * 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE102004039977B4 (de) 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US20050062087A1 (en) * 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
JP4058403B2 (ja) * 2003-11-21 2008-03-12 株式会社東芝 半導体装置
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100564602B1 (ko) 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR100574975B1 (ko) 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7158411B2 (en) * 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
KR100647218B1 (ko) 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7359231B2 (en) * 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) * 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) * 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) * 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
DE602005009793D1 (de) 2005-01-21 2008-10-30 St Microelectronics Srl Phasenwechselspeicher-Vorrichtung und Verfahren zu ihrer Herstellung
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
EP1710807B1 (en) * 2005-04-08 2008-11-26 STMicroelectronics S.r.l. Phase change memory cell with tubular heater and manufacturing method thereof
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US7408240B2 (en) 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) * 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7651906B2 (en) 2005-06-20 2010-01-26 Samsung Electronics Co., Ltd. Integrated circuit devices having a stress buffer spacer and methods of fabricating the same
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
US20060289847A1 (en) 2005-06-28 2006-12-28 Richard Dodge Reducing the time to program a phase change memory to the set state
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
TWI290369B (en) 2005-07-08 2007-11-21 Ind Tech Res Inst Phase change memory with adjustable resistance ratio and fabricating method thereof
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) * 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
TWI273703B (en) * 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7507986B2 (en) * 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
ATE480873T1 (de) 2005-12-20 2010-09-15 Nxp Bv Vertikale phasenwechsel-speicherzelle und herstellungsverfahren dafür
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US20070156949A1 (en) 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) * 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070252127A1 (en) 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7514705B2 (en) * 2006-04-25 2009-04-07 International Business Machines Corporation Phase change memory cell with limited switchable volume
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20070267618A1 (en) 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7684225B2 (en) * 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7906368B2 (en) * 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US7745807B2 (en) * 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7755935B2 (en) * 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7778064B2 (en) * 2007-11-07 2010-08-17 Ovonyx, Inc. Accessing a phase change memory
US7817475B2 (en) * 2007-12-05 2010-10-19 Ovonyx, Inc. Method and apparatus for accessing a phase-change memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319592A (en) * 1992-11-25 1994-06-07 Fujitsu Limited Fuse-programming circuit
US20070040603A1 (en) * 2005-08-22 2007-02-22 Joseph Shor Voltage regulator
US20080079049A1 (en) * 2006-08-25 2008-04-03 Lee Se-Young Embedded Semiconductor Device Including Planarization Resistance Patterns and Method of Manufacturing the Same
CN101217147A (zh) * 2007-12-29 2008-07-09 北京芯技佳易微电子科技有限公司 多比特可编程非易失性存储器单元、阵列及其制造方法
CN101409104A (zh) * 2008-07-24 2009-04-15 复旦大学 一种新型不挥发动态存储器及其存储操作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579498A (zh) * 2012-08-02 2014-02-12 旺宏电子股份有限公司 切换装置及其操作方法与存储器阵列
CN112636766A (zh) * 2019-10-08 2021-04-09 南亚科技股份有限公司 集成电路装置
CN112636766B (zh) * 2019-10-08 2024-03-22 南亚科技股份有限公司 集成电路装置
CN112071345A (zh) * 2020-08-13 2020-12-11 清华大学 非电易失性组合存储器件及其操作方法
CN112071345B (zh) * 2020-08-13 2023-04-07 清华大学 非电易失性组合存储器件及其操作方法
CN113658628A (zh) * 2021-07-26 2021-11-16 安徽大学 一种用于dram非易失存内计算的电路
CN113658628B (zh) * 2021-07-26 2023-10-27 安徽大学 一种用于dram非易失存内计算的电路

Also Published As

Publication number Publication date
CN101887903B (zh) 2012-01-11
US7933139B2 (en) 2011-04-26
US20100290271A1 (en) 2010-11-18
TW201040963A (en) 2010-11-16
TWI427633B (zh) 2014-02-21

Similar Documents

Publication Publication Date Title
CN101887903B (zh) 具有晶体管、电阻及电容的相变化存储装置及其操作方法
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
US8605495B2 (en) Isolation device free memory
CN101345251B (zh) 位于半导体衬底之上的存储单元阵列及其制造方法
US8059449B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
CN100563020C (zh) 有金属氧化物的多阶电阻随机存取存储结构及其制造方法
CN101183681B (zh) 用于提升保存能力的双稳态阻抗随机存取存储器结构
CN101504967B (zh) 中心加热相变化存储器结构及其制造方法
CN102376360B (zh) 相变记忆体、电子系统、可逆性电阻式记忆体及提供方法
KR100669313B1 (ko) 메모리 및 액세스 디바이스
CN101958146B (zh) 一种存储器装置及其操作方法
US8084842B2 (en) Thermally stabilized electrode structure
US8036014B2 (en) Phase change memory program method without over-reset
EP1628341A2 (en) Antiferromagnetic/paramagnetic resistive device, non-volatile memory and method for fabricating the same
CN101814521B (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
CN101866942A (zh) 环状电极及其制造方法
CN101777384A (zh) 应用于可程序化电阻式存储材料的感测电路
US20110007545A1 (en) Non-Volatile Memory Cell Stack with Dual Resistive Elements
US10892000B2 (en) Semiconductor memory device
CN101241756B (zh) 具有不同读取与程序化路径的存储单元
EP1982335A1 (en) Memory having nanotube transistor access device
CN217562572U (zh) 相变存储器
CN115516567A (zh) 对存储器单元的存取电流的自适应控制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant