CN112636766A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN112636766A
CN112636766A CN201911075689.3A CN201911075689A CN112636766A CN 112636766 A CN112636766 A CN 112636766A CN 201911075689 A CN201911075689 A CN 201911075689A CN 112636766 A CN112636766 A CN 112636766A
Authority
CN
China
Prior art keywords
integrated circuit
capacitor
sub
decoding
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911075689.3A
Other languages
English (en)
Other versions
CN112636766B (zh
Inventor
商凯博
饶瑞修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112636766A publication Critical patent/CN112636766A/zh
Application granted granted Critical
Publication of CN112636766B publication Critical patent/CN112636766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/004—Capacitive coupling circuits not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements

Abstract

本发明公开了一种集成电路装置，包含电容阵列、译码电路以及集成电路。电容阵列包含多个电容单元。译码电路耦接于电容阵列。集成电路耦接于译码电路。译码电路用以导通部分的多个电容单元，并不导通部分的多个电容单元，以调整耦接于集成电路的电容值。本发明的集成电路装置可节省相应集成电路的旁边的面积。

Description

集成电路装置
技术领域
本发明是有关于一种集成电路装置，且特别是有关于包含许多电容和集成电路的集成电路装置。
背景技术
在某些特定用途中，电容是作为IC(集成电路)与外部电路(例如电源，I/O引脚等)之间的桥梁。例如，将去耦电容连接至IC以降低噪声。然而，目前的电路设计通常在一个对应的IC的旁边组合一个或多个电容，这需要相对较大的面积。
发明内容
本发明的目的在于提供一种可节省相应集成电路的旁边的面积的集成电路装置。
本发明的一目的是在提供一种集成电路装置包含电容阵列、译码电路以及集成电路。电容阵列包含多个电容单元。译码电路耦接于电容阵列。集成电路耦接于译码电路。译码电路用以导通部分的多个电容单元，并不导通部分的多个电容单元，以调整耦接于集成电路的电容值。
在部分实施例中，其中这些电容单元经由多条金属线耦接于该译码电路。
在部分实施例中，其中这些电容单元系多个去耦电容单元。
在部分实施例中，其中该译码电路判断这些金属线中的每一个是为导通或不导通。
在部分实施例中，其中该译码电路接收指令并依据该指令判断这些金属线中的每一个是为导通或不导通。
在部分实施例中，其中该集成电路包含多个子集成电路，且该电容阵列包含多个电容组，其中这些子集成电路中的每一个分别对应于这些电容组中的一个。
在部分实施例中，其中这些电容组互相独立。
在部分实施例中，其中该译码电路包含多个子译码电路，其中这些子译码电路中的每一个分别连接于这些子集成电路中的一个以及这些电容组中的一个之间。
在部分实施例中，其中该电容阵列为三维阵列。
在部分实施例中，还包含：电源供应电路，耦接于该电容阵列，用以经由该电容阵列传送信号至该集成电路。
因此，根据本发明的技术目的，通过使用电容阵列结构，可以在需要时通过译码器调整连接到相应的IC的电容，于不同情况下更加灵活。此外，通过将所有电容放在一起，可以节省相应集成电路的旁边的面积。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，现结合并参照附图说明如下：
图1为根据本发明一些实施例所绘示的集成电路装置的示意图；以及
图2为根据本发明一些实施例所绘示的集成电路装置的示意图。
主要附图标记说明：
100A、100B-集成电路装置，110-电源供应电路，130-电容阵列，132A至132C-电容组，150-译码电路，152A至152C-子译码电路，170-集成电路，170A至170C-子集成电路，SCOM-指令，SCOMA至SCOMC-指令，134A1至134A3、134B1至134B3-电容单元，134C1至134C3-电容单元，142A1至142A3、142B1至142B3-金属线，142C1至142C3-金属线。
具体实施方式
以下揭示提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的组件及配置在以下讨论中被用来简化本发明。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本发明在不同例证中可能重复引用数字符号且/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例且/或配置之间的关系。
在全篇说明书与权利要求所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
关于本文中所使用的”耦接”或”连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而”耦接”或”连接”还可指二或多个组件相互步骤或动作。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种组件、组件、区域、层与/或区块是可以被理解的。但是这些组件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一组件、组件、区域、层与/或区块。因此，在下文中的第一组件、组件、区域、层与/或区块也可被称为第二组件、组件、区域、层与/或区块，而不脱离本发明的本意。如本文所用，词汇”与/或”包含了列出的关联项目中的一个或多个的任何组合。本发明文件中提到的“及/或”是指表列组件的任一个、全部或至少一个的任意组合。
请参阅图1。图1为根据本发明一些实施例所绘示的集成电路装置100A的示意图。集成电路装置100A包含电容阵列130、译码电路150以及集成电路170。在部分实施例中，译码电路150耦接于电容阵列130。集成电路170耦接于译码电路150。此外，电容阵列130包含多个电容单元134A1至134A3、134B1至134B3，以及134C1至134C3。在部分实施例中，电容单元可以由一般用于形成电容的材料形成。
在操作关系上，译码电路150用以导通部分的电容单元134A1至134A3、134B1至134B3以及134C1至134C3。译码电路150并用以不导通部分的电容单元134A1至134A3、134B1至134B3以及134C1至134C3，以调整耦接于集成电路170的电容值。
如图1所绘式，在部分实施例中，电容单元134A1至134A3、134B1至134B3以及134C1至134C3经由多条金属线142A1至142A3、142B1至142B3以及142C1至142C3耦接于译码电路150。
详细而言，电容单元134A1经由金属线142A1耦接于译码电路150，电容单元134A2经由金属线142A2耦接于译码电路150，电容单元134A3经由金属线142A3耦接于译码电路150，电容单元134B1经由金属线142B1耦接于译码电路150，电容单元134B2经由金属线142B2耦接于译码电路150，电容单元134B3经由金属线142B3耦接于译码电路150，电容单元134C1经由金属线142C1耦接于译码电路150，电容单元134C2经由金属线142C2耦接于译码电路150，且电容单元134C3经由金属线142C3耦接于译码电路150。
在部分实施例中，译码电路150判断金属线142A1至142A3、142B1至142B3以及142C1至142C3中的每一个是为导通或不导通，以调整电容阵列130的电容值。
在部分实施例中，译码电路150导通部分的电容单元134A1至134A3、134B1至134B3以及134C1至134C3并不导通部分的电容单元134A1至134A3、134B1至134B3以及134C1至134C3以调整电容阵列130的电容值。电容单元134A1至134A3、134B1至134B3以及134C1至134C3可为串联连接或是并联连接，取决于译码电路150的控制。
在部分实施例中，译码电路150接收指令SCOM并依据指令SCOM判断多条金属线142A1至142A3、142B1至142B3以及142C1至142C3中的每一个是为导通或不导通。
在部分实施例中，电容单元134A1至134A3、134B1至134B3以及134C1至134C3是为去耦电容单元。去耦电容器(也称为旁路电容器)是用于将电力网络(电路)的一部分与另一部分去耦的电容。其他电路组件引起的噪声通过电容分流，从而减少了对电路其余部分的影响。
如图1所绘式，在部分实施例中，集成电路装置100A包含电源供应电路110。电源供应电路110耦接于电容阵列130。电容阵列130用以经由电容阵列130传送信号至集成电路170。在部分实施例中，信号可能是电源信号，I/O信号等等。
请参阅图2。图2为根据本发明一些实施例所绘示的集成电路100B装置的示意图。如图2所绘式，集成电路170包含多个子集成电路170A至170C，且电容阵列130包含多个电容组132A至132C。子集成电路170A至170C中的每一个对应于电容组132A至132C中的一个。详细而言，子集成电路170A对应于电容组132A，子集成电路170B对应于电容组132B，子集成电路170C对应于电容组132C。
在部分实施例中，电容组132A至132C彼此独立。
在部分实施例中，译码电路150包含多个子译码电路152A至152C。子译码电路152A至152C中的每一个连接于子集成电路170A至170C中的一个以及电容组132A至132C中的一个之间。详细而言，子译码电路152A是连接于子集成电路170A以及电容组132A之间，子译码电路152B是连接于子集成电路170B以及电容组132B之间，且子译码电路152C是连接于子集成电路170C以及电容组132C之间。
如图2所绘式，电容组132A包含电容单元134A1至134A3，电容组132B1包含电容单元134B1至134B3，且电容组132C包含电容单元134C1至134C3。需要注意的是，电容组132A至132C的形状或包含于电容组132A至132C中的电容单元的数量仅为例式说明之用，且本发明的实施方式不以此为限制。此外，在部分实施例中，电容阵列130可为三维阵列或二维阵列。
子译码电路152A调整电容组132A的电容值，子译码电路152B调整电容组132B的电容值，且子译码电路152C调整电容组132C的电容值。
在部分实施例中，子译码电路152A依据指令SCOMA调整电容组132A的电容值，子译码电路152B依据指令SCOMB调整电容组132B的电容值，且子译码电路152C依据指令SCOMC调整电容组132C的电容值。
根据本发明的实施方式，可以理解的是，本发明的实施方式提供一种集成电路装置，通过使用电容阵列，可以在需要时调整与相应的集成电路连接的电容值。此外，通过将所有电容单元放在一起，可以节省相应集成电路旁边的面积，以使区域空间可以更有效地利用。
另外，上述例示包含依序的示范步骤，但这些步骤不必依所显示的顺序被执行。以不同顺序执行这些步骤皆在本发明内容的考虑范围内。在本发明内容的实施例的精神与范围内，可视情况增加、取代、变更顺序及/或省略这些步骤。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种集成电路装置，其特征在于，包含：
电容阵列，包含多个电容单元；
译码电路，耦接于所述电容阵列；以及
集成电路，耦接于所述译码电路，
其中所述译码电路用以导通部分的所述多个电容单元，并不导通部分的所述多个电容单元，以调整耦接于所述集成电路的电容值。
2.如权利要求1所述的集成电路装置，其特征在于，所述多个电容单元经由多条金属线耦接于所述译码电路。
3.如权利要求2所述的集成电路装置，其特征在于，所述多个电容单元是多个去耦电容单元。
4.如权利要求2所述的集成电路装置，其特征在于，所述译码电路判断所述多个金属线中的每一个是为导通或不导通。
5.如权利要求4所述的集成电路装置，其特征在于，所述译码电路接收指令并依据所述指令判断所述多个金属线中的每一个是为导通或不导通。
6.如权利要求1所述的集成电路装置，其特征在于，所述集成电路包含多个子集成电路，且所述电容阵列包含多个电容组，其中所述多个子集成电路中的每一个分别对应于所述多个电容组中的一个。
7.如权利要求6所述的集成电路装置，其特征在于，所述多个电容组互相独立。
8.如权利要求6所述的集成电路装置，其特征在于，所述译码电路包含多个子译码电路，其中所述多个子译码电路中的每一个分别连接于所述多个子集成电路中的一个以及所述多个电容组中的一个之间。
9.如权利要求1所述的集成电路装置，其特征在于，所述电容阵列为三维阵列。
10.如权利要求1所述的集成电路装置，其特征在于，还包含：
电源供应电路，耦接于所述电容阵列，用以经由所述电容阵列传送信号至所述集成电路。
CN201911075689.3A 2019-10-08 2019-11-06 集成电路装置 Active CN112636766B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/596,749 2019-10-08
US16/596,749 US10756693B1 (en) 2019-10-08 2019-10-08 Integrated circuit device

Publications (2)

Publication Number Publication Date
CN112636766A true CN112636766A (zh) 2021-04-09
CN112636766B CN112636766B (zh) 2024-03-22

Family

ID=72140817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911075689.3A Active CN112636766B (zh) 2019-10-08 2019-11-06 集成电路装置

Country Status (3)

Country Link
US (1) US10756693B1 (zh)
CN (1) CN112636766B (zh)
TW (1) TWI701678B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1598603A (zh) * 2003-09-15 2005-03-23 因芬尼昂技术股份公司 集成电路中测试电容数组之装置及方法
US20100271140A1 (en) * 2009-04-26 2010-10-28 Qualcomm Incorporated Supply-Regulated Phase-Locked Loop (PLL) and Method of Using
CN101887903A (zh) * 2009-05-15 2010-11-17 旺宏电子股份有限公司 具有晶体管、电阻及电容的相变化存储装置及其操作方法
TW201133796A (en) * 2010-02-19 2011-10-01 Samsung Electronics Co Ltd Interconnection structure of three-dimensional semiconductor device
US20150049561A1 (en) * 2013-08-19 2015-02-19 SK Hynix Inc. Nonvolatile memory apparatus, and semiconductor system and computer device using the same
US20170053932A1 (en) * 2015-08-20 2017-02-23 SK Hynix Inc. Semiconductor memory device
US20170063355A1 (en) * 2015-08-28 2017-03-02 Applied Micro Circuits Corporation Package programmable decoupling capacitor array
US9944981B2 (en) * 2008-10-22 2018-04-17 Life Technologies Corporation Methods and apparatus for measuring analytes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889679A (en) 1997-07-15 1999-03-30 Integrated Device Technology, Inc. Fuse array control for smart function enable
US9208900B2 (en) * 2013-01-23 2015-12-08 Nvidia Corporation System and method for performing address-based SRAM access assists

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1598603A (zh) * 2003-09-15 2005-03-23 因芬尼昂技术股份公司 集成电路中测试电容数组之装置及方法
US9944981B2 (en) * 2008-10-22 2018-04-17 Life Technologies Corporation Methods and apparatus for measuring analytes
US20100271140A1 (en) * 2009-04-26 2010-10-28 Qualcomm Incorporated Supply-Regulated Phase-Locked Loop (PLL) and Method of Using
CN101887903A (zh) * 2009-05-15 2010-11-17 旺宏电子股份有限公司 具有晶体管、电阻及电容的相变化存储装置及其操作方法
TW201133796A (en) * 2010-02-19 2011-10-01 Samsung Electronics Co Ltd Interconnection structure of three-dimensional semiconductor device
US20150049561A1 (en) * 2013-08-19 2015-02-19 SK Hynix Inc. Nonvolatile memory apparatus, and semiconductor system and computer device using the same
US20170053932A1 (en) * 2015-08-20 2017-02-23 SK Hynix Inc. Semiconductor memory device
US20170063355A1 (en) * 2015-08-28 2017-03-02 Applied Micro Circuits Corporation Package programmable decoupling capacitor array

Also Published As

Publication number Publication date
TW202115721A (zh) 2021-04-16
US10756693B1 (en) 2020-08-25
TWI701678B (zh) 2020-08-11
CN112636766B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
KR100782328B1 (ko) 페일 세이프 ｉｏ 회로를 구비하는 반도체 집적회로 장치및 이를 포함하는 전자 기기
US10235313B2 (en) Connecting circuitry and computing system having the same
CN104204985B (zh) 用于电压电平转换的装置、系统和方法
CN110675909A (zh) 动态寄存器、数据运算单元、芯片、算力板及计算设备
US10817451B1 (en) Methods and system for an integrated circuit
CN102957419A (zh) 抗辐射电平移位
KR101638264B1 (ko) 부하 독립 버퍼를 개량하기 위한 방법 및 장치
CN112636766B (zh) 集成电路装置
KR102211167B1 (ko) 바디 바이어스 전압 생성기 및 이를 포함하는 시스템-온-칩
US9893143B2 (en) Analog capacitor
CN104752851A (zh) 一种系统
US9614526B1 (en) Power-domain assignment
US20200084881A1 (en) Semiconductor memory module and semiconductor memory module board
CN114095004B (zh) 驱动电路
CN105808473B (zh) 用于数字高速信号辅助的电子组件及其方法
US7940079B2 (en) Integrated circuits and methods for providing impedance of driver to drive data
EP3128516A1 (en) Apparatus for performing signal driving in an electronic device with aid of different types of decoupling capacitors for pre-driver and post-driver
CN108227607B (zh) 一种简化电路板配置电路的方法
CN110808732B (zh) 可编程阵列逻辑
CN109428587B (zh) 电平移位器备用单元
US20160071613A1 (en) Semiconductor integrated circuit device including fuse block
US8724360B2 (en) Wiring configuration of a bus system and power wires in a memory chip
CN107645294B (zh) 一种交流/直流耦合电路
CN115913196B (zh) 一种上电复位电路
US20160173093A1 (en) Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant