CN101682325B - 半导体集成电路以及包括该半导体集成电路的各种装置 - Google Patents

半导体集成电路以及包括该半导体集成电路的各种装置 Download PDF

Info

Publication number
CN101682325B
CN101682325B CN2009800003280A CN200980000328A CN101682325B CN 101682325 B CN101682325 B CN 101682325B CN 2009800003280 A CN2009800003280 A CN 2009800003280A CN 200980000328 A CN200980000328 A CN 200980000328A CN 101682325 B CN101682325 B CN 101682325B
Authority
CN
China
Prior art keywords
circuit
semiconductor integrated
power supply
integrated circuit
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009800003280A
Other languages
English (en)
Other versions
CN101682325A (zh
Inventor
后藤哲治
山本裕雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101682325A publication Critical patent/CN101682325A/zh
Application granted granted Critical
Publication of CN101682325B publication Critical patent/CN101682325B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/24Storing the actual state when the supply voltage fails

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

电源电位检测电路对第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时第二电路块的电源电位进行检测。然后,当第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时,动作控制电路使第二电路块的功能暂时停止后,根据电源电位检测电路的检测输出,恢复第二电路块的功能。

Description

半导体集成电路以及包括该半导体集成电路的各种装置
技术领域
本发明涉及作为半导体集成电路的低功耗化技术的电源切断技术。 
背景技术
图18示出现有的普通电源切断技术的构成。第一电路块1503经由电源切断开关1506与电源1501和接地电源1502连接。 
电源切断开关1506由多个NMOS晶体管构成,通过电源切断开关控制电路1505进行接通/断开控制。第一电路块1503处于动作状态时,电源切断开关1506接通,第一电路块1503处于不动作状态时,电源切断开关1506断开。由此,在电路为不动作状态下,通过电源切断开关1506,第一电路块1503与接地电源1502之间被切断。 
在所述不动作时,按照第一电路块1503的泄漏电流与电源切断开关1506的泄漏电流之间的电流比,模拟接地电源1507的电位会上升至电源1501的电位附近,基于此,与静止时的泄漏电流相比,第一电路块1503的泄漏电流被抑制到约1/100。 
如此,通过将电源切断技术应用于不需要动作的电路块或不需要保持数据的电路块,能够大幅削减LSI的功率,因此电源切断技术被使用在便携设备用LSI等中。 
如果实施所述电源切断技术,短时间内在多个电路块中反复实施电源的接通/断开,则基于冲击电流和电源线的电阻会产生电源噪声,从而在处于动作状态的电路中产生误动作。因而必须将冲击电流量压制到所述电源噪声不影响动作电路的值。因此,在所述电源切断技术中,需要抑制电源切断开关1506中的电流。 
然而,如果抑制电源切断开关1506的电流量,则电源切断时间或电源供给时间需要数μs,会妨碍系统的高速化。图19A、图19B示出现有的电源切断技术中电源切断时和电源供给时的各电源波形和工作时钟波形。图19A示出为了抑制电源噪声而将电源切断时或电源供给时的过渡时间确保数μs的低速过渡动作状态下的工作时钟波形,图19B示出将电源切断时或电源供给时的过渡时间缩短至ns级的高速过渡动作状态下的各模拟接地电源1507、1508的电源波形VSSV1、VSSV2和第一电路块1503、第二电路块1504的工作时钟波形BCLK。此外,图19A、图19B示出第一电路块1503中电源的切断/供给受到控制并且第二电路块1504被设为常通块后,两个电路块1503、1504进行动作的状态下的波形。进一步,图19A示出将第一电路块1503的电源切断/供给时的过渡时间确保数μs的状态下的波形,图19B示出将第一电路块1503的电源切断时或电源供给时的过渡时间以ns级进行高速化后的状态下的波形。 
如图19A所示,如果充分确保电源切断/供给时的过渡时间,则虽然第一电路块1503和第二电路块1504都不会在接地电源1502或模拟接地电源VSSV1、VSSV2中产生噪声,但却会成为系统高速化的阻碍。 
另一方面,如图19B所示,如果缩短电源切断/供给时的过渡时间,则过渡过程中会产生由冲击电流引起的很大的电源噪声。这种电源噪声极大地影响处于动作中的第二电路块1504的动作,最差的情况下会产生误动作。 
虽然如专利文献1、2所示例的那样,已经提出了对电源切断时或电源供给时的过渡时间进行微调整的技术和仅使过渡时间高速化而没有提及噪声影响的技术,但是并没有提出将产生的噪声对处于动作中的电路造成影响这一问题排除的技术。 
此外,专利文献3中公开了以下结构:检测单元检测到处于功能停止状态的功能块已恢复功能时,时钟信号控制单元在规定数目的时钟周期输出期间内停止对处于活动状态的功能块供给的时钟信号的供给后,电源控制单元在时钟信号供给停止期间中对处于活动停止状态的功能块供给电源。 
专利文献1:日本特开平07-264775号 
专利文献2:日本特开平09-321600号 
专利文献3:US2007/0038876A1 
专利文献1、2所公开的现有的电源切断技术虽然具有削减LSI的泄漏电流的效果,但是即使将该技术应用于多个电路块,也难以排除由冲击电流引起的电源噪声,难以实现处理的高速化。另外,虽然已提出了关于排除由冲击电流引起的电源噪声并实现处理高速化的各种对策,但其效果不能说很充分。专利文献3记载的现有的电源切断技术中,所述电源噪声的排除效果并不能说很充分。 
发明内容
本发明的半导体集成电路包括: 
第一电路块,与电源线或者地线连接; 
第二电路块,与和所述第一电路块相同的所述电源线或者所述地线连接; 
电源电位检测电路,对所述第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时所述第二电路块的电源电位进行检测;以及 
动作控制电路,在所述第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时,使所述第二电路块的功能暂时停止后,根据所述电源电位检测电路的检测输出,恢复所述第二电路块的功能。 
另外,本发明的半导体集成电路包括: 
第一电路块,与电源线或者地线连接; 
第二电路块,与和所述第一电路块相同的所述电源线或者所述地线连接; 
动作控制电路,在所述第一电路块从电源切断状态过渡到电源供给状 态、或者从电源供给状态过渡到电源切断状态时,使所述第二电路块的功能暂时停止后,恢复所述第二电路块的功能; 
第一电源切断开关,在所述第一电路块处于不动作状态时,切断所述第一电路块与所述电源线或者所述地线的连接;以及 
延迟调整电路,对通过所述第一电源切断开关来连接或者切断所述第一电路块与所述电源线或者所述地线的时间进行调整。 
根据上述结构,能够按照电源电压值、设置半导体集成电路的环境温度、封装时的电源布线阻抗等变化因素,准确地进行半导体集成电路的动作控制。 
另外,本发明的半导体集成电路包括: 
第一电路块,与地线连接; 
第二电路块,与和所述第一电路块相同的所述地线连接; 
第一电源,对所述第一电路块供给电源; 
第二电源,对所述第二电路块供给电源;以及 
动作控制电路,在所述第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时,使所述第二电路块的功能暂时停止后,恢复所述第二电路块的功能, 
所述第一电源和所述第二电源对各自的电源供给目标供给各自独立的电源电位。 
根据这种结构,通过相比第一电源的电压提高第二电源的电压,能够提高耐噪声性能,实现更高速的切换响应。 
作为本发明的优选方式,具有以下结构: 
所述动作控制电路在根据所述检测输出判定所述第二电路块的电源电位已稳定时,恢复所述第二电路块的功能。 
作为本发明的优选方式,具有以下结构, 
所述半导体集成电路进一步包括:存储电路,存储对所述第二电路块输入的输入数据, 
所述动作控制电路在所述存储电路存储所述第二电路块的输入数据后,使所述第二电路块的功能暂时停止, 
所述第二电路块在功能恢复时从所述存储电路读出所述输入数据。 
在该方式中,更优选地, 
所述半导体集成电路进一步包括: 
第一电源,对所述第一电路块供给电源; 
第二电源,对所述第二电路块供给电源;以及 
第三电源,对所述存储电路供给电源, 
所述第一电源、所述第二电源和所述第三电源对各自的电源供给目标供给各自独立的电源电位。 
如此,数据的保存通过另外的电源电压来实施,会提高数据保存的适应性。 
作为本发明的优选方式,具有以下结构, 
所述半导体集成电路进一步包括:定时器电路,对所述第二电路块的停止期间进行计数。 
作为本发明的优选方式,具有以下结构, 
所述半导体集成电路进一步包括: 
第一电源,对所述第一电路块供给电源;以及 
第二电源,对所述第二电路块供给电源, 
所述第一电源和所述第二电源对各自的电源供给目标供给各自独立的电源电位。 
在该结构中,更优选地,使所述第二电源对所述第二电路块供给的电源电压高于所述第一电源对所述第一电路块供给的电源电压。如此,通过相比第一电源的电压提高第二电源的电压,来提高耐噪声性能,结果是能够实现高速的切换响应。 
作为本发明的优选方式,具有以下结构: 
所述延迟调整电路对连接或者切断所述第一电路块与所述电源线或者 所述地线的时间进行调整,使得在所述动作控制电路完成所述第二电路块的电源状态的过渡处理之前,完成所述第一电路块与所述电源线或者所述地线之间的连接状态的转换处理。 
如上所述,在本发明中,当处于不动作状态的第一电路块与地线之间基于电源切断开关被切断时,根据第一电路块的泄漏电流与电源切断开关的泄漏电流之比,模拟接地电源的电位上升至电源电位附近。其结果是第一电路块的泄漏电流得到抑制,功率被大幅削减。 
进一步,由于具备在第一电路块的电源供给状态过渡时使所述第二电路块的功能停止的动作控制电路,从而能够不再产生随着所述电源过渡时间的缩短而由针对第二电路块的冲击电流所引起的电源噪声,防止处于动作中的电路的误动作。 
进一步,能够按照电源电压值、设置半导体集成电路的环境温度、封装时的电源布线阻抗等变化因素,准确地进行半导体集成电路的动作控制。 
进一步,通过提高耐噪声性能,能够实现更高速的切换响应。 
此外,本发明的半导体集成电路优选内置于通信装置,该通信装置接收无线电波、音频信号、视频信号、键盘输入信号、来自存储数据的存储装置(硬盘装置等)的信号等,控制电路块的动作或者不动作。 
另外,本发明的半导体集成电路优选内置于信息再生装置,该信息再生装置接收无线电波、音频信号、视频信号、红外线输入信号、来自存储装置的信号等,控制电路块的动作或者不动作。 
另外,本发明的半导体集成电路优选内置于图像显示装置,该图像显示装置接收无线电波、音频信号、视频信号、红外线输入信号、来自存储装置的信号等,控制电路块的动作或者不动作。 
另外,本发明的半导体集成电路优选内置于电子装置,该电子装置接收无线电波、音频信号、视频信号、红外线输入信号、来自存储装置的信号等,控制电路块的动作或者不动作。 
另外,本发明的半导体集成电路优选内置于电子控制装置,该电子控制 装置接收无线电波、音频信号、视频信号、红外线输入信号、来自存储装置的信号等,控制电路块的动作或者不动作。 
此外,电路块并不特别限定,可以由单一的逻辑电路元件或者多个逻辑电路元件、单个器件或者多个器件构成。 
在对LSI内的电路块的泄漏电流的削减有效的电源切断技术中,随着电源切断时或电源供给时的电源过渡时间的缩短,产生冲击电流并进一步产生由该冲击电流引起的电源噪声是个大问题。 
本发明通过 
·抑制上述电源噪声的产生, 
或者, 
·即使产生了上述电源噪声,也防止处于动作中的电路块的误动作, 
解决了上述问题。 
进一步,根据本发明,能够按照电源电压值、设置半导体集成电路的环境温度、封装时的电源布线阻抗等变化因素,准确地进行上述半导体集成电路的动作控制,因此,会进一步提高其控制精度。 
附图说明
图1是本发明的实施方式1的半导体集成电路的电路图; 
图2是本发明的实施方式2的半导体集成电路的电路图; 
图3是本发明的实施方式3的半导体集成电路的电路图; 
图4是示出实施方式1的半导体集成电路的动作的时序图; 
图5A是本发明的变形例的半导体集成电路的电路图; 
图5B是示出本发明的变形例的动作的时序图; 
图6A是示出本发明的半导体集成电路中的动作控制电路的结构的一例的电路图; 
图6B是示出动作控制电路的动作的时序图; 
图7A是示出本发明的半导体集成电路中的延迟调整电路的结构的一例 的电路图; 
图7B是示出延迟调整电路的动作的时序图; 
图8是作为嵌入有本发明半导体集成电路的通信装置的一例的手机的立体示意图; 
图9是嵌入有本发明半导体集成电路的手机的结构示意框图; 
图10是作为嵌入有本发明半导体集成电路的信息再生装置的一例的光盘装置的立体示意图; 
图11是嵌入有本发明半导体集成电路的光盘装置的结构示意框图; 
图12是作为嵌入有本发明半导体集成电路的图像显示装置的一例的电视接收机的立体示意图; 
图13是嵌入有本发明半导体集成电路的电视接收机的结构示意框图; 
图14是作为嵌入有本发明半导体集成电路的电子装置的一例的数码相机的立体示意图; 
图15是嵌入有本发明半导体集成电路的数码相机的结构示意框图; 
图16是作为嵌入有本发明半导体集成电路的移动体的一例的汽车的立体示意图; 
图17是嵌入有本发明半导体集成电路的汽车的主要部分的结构示意框图; 
图18是示出现有技术的电源切断控制的电路图; 
图19A是第一现有技术的模拟接地电源的电位变化的示意图; 
图19B是第二现有技术的模拟接地电源的电位变化的示意图。 
符号说明 
101电源 
102接地电源 
103模拟接地电源(VSSV1) 
104第一电路块 
105第二电路块 
106动作控制电路 
107第一电源切断开关控制电路 
108第一电源切断开关 
109第一电路块控制信号 
110第二电路块控制信号 
111动作控制信号(STREQ) 
112第二电源切断开关控制电路 
113第二电源切断开关 
114模拟接地电源(VSSV2) 
具体实施方式
下面,参照附图详细说明本发明的实施方式。 
(实施方式1) 
图1示出作为本发明最简单结构的实施方式1。实施方式1的半导体集成电路包括:第一电路块104、与和第一电路块104共用的电源101以及接地电源102连接的第二电路块105、第一电源切断开关控制电路107、第二电源切断开关控制电路112、第一电源切断开关108、以及第二电源切断开关113。进一步,该半导体集成电路还包括:动作控制电路106,在第一电路块104的状态过渡到电源切断状态或者电源供给状态时,使第二电路块105的功能停止。下面,进一步详细说明。 
第一电路块104经由第一电源切断开关108连接在电源101与接地电源102之间。第一电源切断开关108由多个NMOS晶体管构成。第一电源切断开关108通过第一电源切断开关控制电路107进行接通/断开控制。第二电路块105经由第二电源切断开关113连接在和第一电路块104相同的电源101与接地电源102之间,电源101对第一电路块104和第二电路块105供给电源。 
第一电源切断开关108,通过第一电源切断开关控制电路107的控制,在第一电路块104的动作状态下接通,在不动作状态下断开。如此,在第一电路块104的不动作状态下,第一电源切断开关108断开,从而第一电路块104与接地电源102之间被电气性地切断。这样,按照第一电路块104的泄漏电流与第一电源切断开关108的泄漏电流之间的电流比,模拟接地电源103的电位上升至电源101的电位附近。据此,与不切断电源的状态(静止时)比较,能够大幅抑制电源切断状态下的泄漏电流。 
在第一电路块104从电源供给状态转换到电源切断状态时或者从电源切断状态转换到电源供给状态时,模拟接地电源103的电位发生过渡,动作控制电路106对该电位过渡过程中第二电路块105的动作停止/开始进行控制。 
此外,在上述实施方式1的结构中,第一电源切断开关108、第二电源切断开关113连接在接地电源102侧,但第一电源切断开关108、第二电源切断开关113也可以由PMOS晶体管的开关构成并连接在电源101侧。进一步,第一电源切断开关108、第二电源切断开关113还可以同时连接在电源101侧和接地电源102侧。 
图4示出实施方式1中的控制序列和电源波形。在图4中,VSSV1表示第一电路块104中的模拟接地电源103的电位,VSSV2表示第二电路块105中的模拟接地电源114的电位,STREQ表示从动作控制电路106向第二电路块105输入并对第二电路块105的动作的停止/开始进行控制的动作控制信号111,BCLK表示第二电路块105内的同步式电路的时钟信号。 
(至时刻TS1为止的期间) 
在该期间中,第一电源切断开关108接通,接地电源102的电位被供给至第一电路块104的模拟接地电源VSSV1。此时,第一电路块104与第二电路块105都处于动作状态。 
(时刻TS1的时点) 
到达该时点时,根据从第一电源切断开关控制电路107供给的第一电源切断控制信号,第一电源切断开关108从接通状态转换到断开状态,因此第一电路块104变为电源切断状态。在该时点,第二电路块105处于动作中。如图4所示,按照第一电路块104的泄漏电流与第一电源切断开关108的泄漏电流之间的电流比,时刻TS1以后的第一电路块104侧的模拟接地电源103的电位VSSV1上升至电源101的电源电位附近。
此外,如图4中虚线所示,第一电路块104在时刻TS1从电源供给转换到电源切断以后,模拟接地电源114的电位VSSV2中产生若干的振幅变化,但该振幅变化并不影响第二电路块105的动作。另外,如图4中虚线所示,第一电路块104中的模拟接地电源103的电位VSSV1在上升至电源101的电源电位附近后,基于泄漏电流而出现若干变化。 
(从时刻TS2至时刻TS3的期间) 
在时刻TS2以后,根据第一电源切断开关控制电路107的第一电源切断控制信号,第一电源切断开关108接通,第一电路块104随之开始从电源切断状态向电源供给状态转换。其间的模拟接地电源103的电位VSSV1从电源101的电源电位过渡到接地电源102的接地电位的时间对电源电位中的电位精度造成影响。即,如果该过渡时间缩短到ns级,则如图4中虚线所示,基于冲击电流产生大振幅的噪声并传播到模拟接地电源114,使电源电位精度下降。 
本实施方式着眼于此,在从时刻TS2至时刻TS3的期间中,根据动作控制信号(STREQ)111,使处于动作中的第二电路块105的动作停止,从而抑制所述噪声的产生,使之不影响电路动作。在实施方式1中,如图4所示,通过将时钟信号BCLK停止,从而使第二电路块105的动作停止。据此,即使由于冲击电流而产生电源噪声,也能排除对处于动作中的电路的影响。此外,在上述说明中,作为过渡时间的时长的例子,示出了ns级,但这仅是过渡时间时长的一例。 
此外,在前述说明中,第一电路块104中的电源在时刻TS1后的过渡期间与时刻TS2后的从切断向供给的过渡期间之中,是在时刻TS2后的过 渡期间中,根据动作控制信号111,使第二电路块105的动作停止。这是因为对第一电路块104从电源切断到供给状态的过渡期间中的过渡速度为高速,因此,如图4中所示,该过渡期间中的电源电位变化比其他过渡期间中的电源波形部分的变化更大,由针对处于动作中的第二电路块105的冲击电流所产生的电源噪声大。当然,即使在对第一电路块104从电源供给到切断状态的过渡期间中,如果其过渡速度大,则优选也执行根据该过渡期间中的动作控制信号(STREQ)111来使第二电路块的动作停止。 
动作控制信号111(STREQ)在动作控制电路106中例如按如下所示生成。即,如图6A所示,动作控制电路106包括:NOT电路106a、延迟元件组106b......、NOR电路106c以及NAND电路106d,在如此构成的动作控制电路106中,输入第一电路块104的控制信号(第一电路块控制信号)109和第二电路块105的控制信号(第二电路块控制信号)110。 
在动作控制电路106中,如图6B所示, 
·由NOT电路106a使第一电路块控制信号109逻辑反转,从而生成控制信号109a, 
·由延迟元件组106b......使第一电路块控制信号109延迟规定时间,从而生成控制信号109b, 
·由NOR电路106c根据控制信号109a和控制信号109b进行或非运算,从而生成控制信号109c, 
·由NAND电路106d根据控制信号109c和第二电路块控制信号110进行与非运算,从而生成动作控制信号(STREQ)111。 
在如此生成动作控制信号(STREQ)111的动作控制电路106中,通过调整延迟元件组106b......的延迟量(调整串联连接的延迟元件106b的元件数量),能够高精度地调整对第二电路块105的动作进行控制的时间量。 
此外,实施方式1中,在具有第一电路块104和第二电路块105这两个电路块的电路结构中实施本发明,但本发明在具有两个以上电路块的电路结构中也同样能够实施。图5A中示出包括第一~第四电路块的电路结构例, 图5B中示出在图5A的结构下的动作时序。在图5A、图5B中,符号401表示电源,402表示接地电源,403A~403D表示第一~第四模拟接地电源,404A~404D表示第一~第四电路块,407A~407D表示第一~第四电源切断开关控制信号,408A~408D表示第一~第四电源切断开关,409A~409D表示第一~第四电路块控制信号,411A~411C表示第二~第四电路块动作控制信号。 
此外,各电路块404A~404D既可以由单一的逻辑电路元件构成,也可以由多个逻辑电路元件构成。进一步,各电路块404A~404D既可以由单个器件构成,也可以由多个器件构成。 
(实施方式2) 
图2示出本发明的实施方式2。实施方式2的基本结构和控制方法与实施方式1相同,但实施方式2中与实施方式1之间的第一个差异在于:包括对处于动作中的第二电路块207的模拟接地电源204的电位进行检测的电源电位检测电路213。 
电源电位检测电路213在模拟接地电源204的电位稳定的时点产生检测信号,并将该检测信号供给至动作控制电路206。收到检测信号的动作控制信号206产生动作控制信号222,并将该动作控制信号222供给至第二电路块207。收到动作控制信号222的第二电路块207从动作停止状态转换到动作开始状态。据此,能够进行与电源电压值、设置半导体集成电路的环境温度、半导体集成电路封装时的电源布线阻抗等变化因素准确对应的半导体集成电路的动作控制,能够在第二电路块207的动作稳定(即保证其动作)的基础上,使控制所需的时间最小化。 
另外,实施方式2中与实施方式1之间的第二个差异在于:包括存储第二电路块207的输入数据的存储电路214。在第二电路块207被要求停止动作之前,输入数据224由存储电路214内的锁存器电路215或者存储器电路216保持。第二电路块207在动作停止后恢复动作时,输入数据224不会再次被输入,而是从存储电路214中恢复。据此,缩短了恢复时间,抑制了由 第二电路块207的停止期间造成的吞吐量的下降。 
另外,实施方式2中与实施方式1之间的第三个差异在于:包括对第二电路块207的动作停止时间进行计数的定时器电路217。定时器电路217包括对动作停止期间进行管理的副定时器电路219,利用副定时器电路219来管理第二电路块207的动作停止期间。据此,能够根据由定时器电路217管理的动作停止期间的计数值来校正主定时器电路218中的计数值,使本发明的功能进一步稳定。 
另外,实施方式2中与实施方式1之间的第四个差异在于:包括对第一电路块205的第一电源切断开关210的接通/断开时间进行调整的延迟调整电路212。延迟调整电路212例如如图7A所示,由CR电路构成。如图7B的时序图所示,使对第一电源切断开关210的接通/断开时间进行控制的第一电源切断开关控制电路208输出的控制信号208a的波形上升沿钝化,从而生成控制信号210a,将该控制信号210a供给至第一电源切断开关210。据此,能够调整第一电源切断开关210的接通/断开时间,使得在使第二电路块207的动作停止或者恢复之前,能够切断或者供给第一电路块205的电源。据此,能够进行与半导体集成电路封装时的电源布线阻抗等变化因素准确对应的半导体集成电路的动作控制,能够在系统动作稳定(即,保证其动作)的基础上,使控制所需的时间最小化。 
此外,实施方式2是将电源切断开关连接在接地电源202侧的方式,但也可以由PMOS晶体管的开关构成电源切断开关并设置在电源201侧。另外,还可以是在电源201侧和接地电源202侧同时连接电源切断开关的结构。另外,在实施方式2中,示出了两个块的结构例,但与实施方式1同样,即使在由三个以上电路块组成的结构中实施本发明,也能够实现同样的控制。此外,各电路块既可以由单一的逻辑电路元件构成,也可以由多个逻辑电路元件构成。进一步,各电路块既可以由单个器件构成,也可以由多个器件构成。 
(实施方式3) 
图3示出本发明的实施方式3。实施方式3的基本结构和控制方法与实 施方式1、2相同,但实施方式3中与实施方式1、2之间的差异在于:分别设置对第一电路块307供给电源的第一电源301,对第二电路块309供给电源的第二电源302,以及对要求比第一电源301、第二电源302更稳定动作的电路块(以下称为第三电路块327)供给电源的第三电源303,从而能够对第一~第三电路块307、309、327供给独立的电位。 
第三电路块327由寄存器电路317(存储输入数据326)、存储电路316(包括存储器电路318)、定时器电路319(包括与主定时器电路320不同的、对第二电路块309的动作停止期间进行管理的副定时器电路)等构成。这样的第三电路块327的结构具有与实施方式2同样的功能/结构。 
根据本实施方式的结构,在第二电路块309停止期间,即使将第二电源302的供给电位设为比第一电源301低的电压,也能够从第二电源302充分供给可保持第二电路块309数据的电压。另外,能够对存储电路316和定时器电路319等需要更稳定动作的第三电路块327供给与第一电源301和第二电源302相独立的更高电压的电位。 
据此,能够享受到诸如下述的优点: 
·能够确实保证存储电路316的数据保持动作; 
·能够实现排除了噪声影响的对定时器电路319的准确控制。 
另外,通过将第二电源302的供给电位设为比第一电源301高的电压,能够提高第二电路块309的耐噪声性能,结果是能够实现更高速的切换响应。 
此外,在实施方式3中,与实施方式2同样,也包括对第一电路块307的第一电源切断开关312的接通/断开时间进行调整的延迟调整电路314。 
另外,实施方式3是将电源切断开关连接在接地电源304侧的方式,但也可以由PMOS晶体管的开关构成电源切断开关并设置在第一电源301侧或第二电源302侧等。此时,将接地侧的电源设为可独立控制的电源结构。 
另外,在实施方式3中,是在具有第一电路块307、第二电路块309的电路结构中实施本发明,但与实施方式1、2同样,即使在由三个以上电路 块组成的结构中实施本发明,也能够实现同样的控制。此外,各电路块既可以由单一的逻辑电路元件构成,也可以由多个逻辑电路元件构成。进一步,各电路块既可以由单个器件构成,也可以由多个器件构成。 
(应用例) 
下面,对包括本发明半导体集成电路的应用例进行说明。图8示出作为包括本发明所涉及的半导体集成电路的通信装置的一例的手机的示意图。手机501包括基带LSI502和应用LSI503。基带LSI502和应用LSI503分别是电路块,在这些电路块中,其动作或者不动作根据经由高频收发接口部与外部输入接口部接收的无线信号或者有线信号来控制。 
此外,对于除了手机501所包括的基带LSI502和应用LSI503以外的半导体集成电路所包括的逻辑电路,也可以由本发明的半导体集成电路构成,即使在这种情况下,也能够得到同样的效果。 
图9是嵌入有本发明半导体集成电路的手机的结构示意框图。在图9中,已将部件的名称标注在图中,但省略其详细说明。基带LSI502是该通信装置中基本结构要素的电路块,应用LSI503是实现该通信装置应用的电路块。基带LSI502包括常通块502a、被切断块502b以及电源切断开关块502c。常通块502a是不可切断电源的电路块,被切断块502b是可切断电源的电路块,电源切断开关块502c是对被切断块502b的电源切断/非切断进行控制的电路块。在图9的结构中,被切断块502b相当于实施方式1~3(图1~图5B)中的第一电路块104、205、307等。此外,如果在图9的结构中嵌入从实施方式1~3(图1~图7)的第二电路块105、207、309中删除了第二电源切断开关113、211、313的结构,则由第二电路块105、207、309以及附属于它们的动作控制电路106、206、308,电位检测电路213、315,存储电路214、316,定时器电路217、319等构成的电路块包含在常通块502a中。 
另一方面,如果在图9的结构中嵌入实施方式1~3(图1~图7)中的第二电路块105、207、309的结构(包括第二电源切断开关113、211、313), 则由第二电路块105、207、309以及附属于它们的动作控制电路106、206、308,电位检测电路213、315,存储电路214、316,定时器电路217、319等构成的电路块包含在被切断块502b中。图2、图3中的延迟调整电路212、314以及图1~图3所示的第一电源切断开关108、210、304等包含在电源切断开关块502c中。 
应用LSI503包括常通块503a、被切断块503b以及电源切断开关块503c。在基带LSI502和应用LSI503中,常通块502a、503a,被切断块502b、503b以及电源切断开关块502c、503c包括前述各实施方式的结构。 
此外,在图9中,504是天线,505是高频收发接口部,506是外部输入接口部,507是执行各功能(声音输入功能、声音输出功能、接受键盘输入功能、显示功能、照相功能、存储卡输入输出功能等)的功能部,508是存储器,509是其他LSI,510是存储器。 
基带LSI502和应用LSI503中的各电路块的动作或者不动作根据经由高频收发接口部505与外部输入接口部506接收的无线信号或者有线信号来控制。 
图9的基带LSI502中的本发明的控制动作除了通过识别基带LSI502内的定时器而定期执行以外,还根据从天线504输入的高频信号或针对键盘等功能部507的输入结果来执行。应用LSI503中的本发明的动作根据针对功能部507(键盘等)的输入结果来执行。 
此外,图9是嵌入有本发明半导体集成电路的通信装置的结构的一个示例,手机501内的功能并不限于此,只要系统上没有问题就可以增加功能以及改变结构。另外,对于各LSI中包含的功能,只要能够集成化,其变更就也是自由的。 
此外,包括本发明所涉及的半导体集成电路的通信装置并不限定于手机,除此以外,例如还包括通信系统中的发送机、接收机或进行数据传输的调制解调器装置等。即,根据本发明,不论有线/无线或光通信/电气通信,也不论数字方式/模拟方式,所有通信装置都能够得到功耗降低的效果。 
图10示出作为包括本发明所涉及的半导体集成电路的信息再生装置的一例的光盘装置的示意图。光盘装置701包括:对从光盘(省略图示)读取的信号进行处理的媒体信号处理LSI702,以及进行该信号的纠错和光学拾波器的伺服控制的纠错·伺服处理LSI703。媒体信号处理LSI702和纠错·伺服处理LSI703包括前述各实施方式的半导体集成电路的结构。 
由于本发明所涉及的半导体集成电路能够以少于以往的功耗进行动作,所以包括本发明半导体集成电路的媒体信号处理LSI702和纠错·伺服处理LSI703以及包括它们的光盘装置701也能够以低功率动作。进一步,即使在光盘装置701所包括的除了媒体信号处理LSI702和纠错·伺服处理LSI703以外的LSI中,通过将这些LSI所包括的逻辑电路设为本发明所涉及的半导体集成电路,也能够获得同样的效果(实现低功率动作)。 
图11是嵌入有本发明半导体集成电路的光盘装置的结构示意框图。在图11中,仅止于将部件名称标注在图中而省略其详细说明。 
媒体信号处理LSI702具有该装置中媒体信号处理的基本结构要素的电路块,纠错·伺服处理LSI703具有进行该装置中的纠错·伺服处理的电路块。媒体信号处理LSI702具有常通块702a、被切断块702b以及电源切断开关块702c。纠错·伺服处理LSI703具有常通块703a、被切断块703b以及电源切断开关块703c。在媒体信号处理LSI702和纠错·伺服处理LSI703中,常通块702a、703a,被切断块702b、703b以及电源切断开关块702c、703c包括与本发明各实施方式的半导体集成电路同样的结构。 
此外,在图11中,符号704是天线,705是调谐器部,706是外部输入接口部,707是执行各功能(视频输入功能、视频输出功能、音频信号输入功能、音频信号输出功能、显示功能、存储卡输入输出功能、红外线信号接收功能、接受操作按钮输入功能等)的功能部,708是存储器,709是其他LSI,710是光学拾波器,711是由DVD或CD组成的外部记录介质,712是电机部,713是存储器。 
媒体信号处理LSI702中嵌入的本发明半导体集成电路的动作根据功能 部707中的各种处理(红外线信号接收、接受操作按钮输入、DVD信号输出等)、对天线704的电波输入等来执行。另外,纠错·伺服处理LSI703中的本发明的动作根据功能部707中的各种处理(红外线信号接收、接受操作按钮输入、视频信号输出等)来执行。此外,图11是将本发明的半导体集成电路嵌入光盘装置的结构的一个示例,光盘装置701内的功能并不限于此,只要系统上没有问题就可以增加功能以及改变结构。另外,对于各LSI中包含的功能,只要能够集成化,其变更就也是自由的。 
此外,包括本发明所涉及的半导体集成电路的信息再生装置并不限定于光盘装置,除此以外,例如还包括内置磁盘的图像录像再生装置、以半导体存储器作为介质的信息记录再生装置等。即,根据本发明,不论记录信息的媒体有何不同,所有信息再生装置(也可以包括信息记录功能)都能够得到功耗降低的效果。 
图12示出作为包括本发明所涉及的半导体集成电路的图像显示装置的一例的电视接收机的示意图。电视接收机901包括:处理图像信号和声音信号的图像·声音处理LSI902,以及控制显示画面和扬声器等设备的显示·声源控制LSI903。在图像·声音处理LSI902和显示·声源控制LSI903中嵌入有本发明的半导体集成电路。 
由于本发明的半导体集成电路能够以低于以往的功耗进行动作,所以能够使图像·声音处理LSI902和显示·声源控制LSI903、甚至包括它们的电视接收机901进行低功率动作。进一步,通过将除了图像·声音处理LSI902、显示·声源控制LSI903以外的在电视接收机901中嵌入的半导体集成电路设置为本发明的半导体集成电路,也能够得到同样的效果(低功率动作)。 
图13是嵌入有本发明半导体集成电路的电视接收机的结构示意框图。在图13中,将部件名称标注在图中但省略其详细说明。图像·声音处理LSI902包括在该装置中进行图像·声音处理的结构要素的电路块,显示·声源控制LSI903包括进行该装置中的显示和声源控制的结构要素的电路块。图像·声音处理LSI902具有常通块902a、被切断块902b以及电源切断开关 块902c。显示·声源控制LSI903具有常通块903a、被切断块903b以及电源切断开关块903c。在图像·声音处理LSI902和显示·声源控制LSI903中,常通块902a、903a,被切断块902b、903b以及电源切断开关块902c、903c包括前述各实施方式的半导体集成电路的结构。 
此外,904a是卫星天线,904b是地面波天线,904c是线缆,905是网络接口部,906是外部输入接口部,907是执行各功能(视频输入功能、视频输出功能、音频信号输入功能、音频信号输出功能、显示功能、存储卡输入输出功能、红外线信号接收功能、接受操作按钮输入功能、扬声器功能等)的功能部,908是存储器,909是其他LSI,910是存储器。 
图像·声音处理LSI902中嵌入的本发明半导体集成电路的动作根据功能部907中的各种处理(红外线信号接收、接受操作按钮输入、视频输入等)、对天线904a、904b的电波输入等来执行。另外,显示·声源控制LSI903中嵌入的本发明半导体集成电路的动作根据功能部907中的各种处理(红外线信号接收、接受操作按钮输入、视频输入等)、对天线904a、904b的电波输入等来执行。此外,图13是嵌入有本发明半导体集成电路的信息再生装置的结构的一个示例,电视接收机901内的功能并不限于此,只要系统上没有问题就可以增加功能以及改变结构。另外,对于各LSI中包含的功能,只要能够集成化,其变更也就是自由的。 
此外,包括本发明所涉及的半导体集成电路的图像显示装置并不限定于电视接收机,除此以外,例如还包括对通过电气通信线路发布的流数据进行显示的装置。即,根据本发明,不论信息传输方法有何不同,所有图像显示装置都能够得到功耗降低的效果。 
图14示出作为包括本发明所涉及的半导体集成电路的电子装置的一例的数码相机的示意图。数码相机1101包括具有本发明所涉及的半导体集成电路的半导体集成电路,即信号处理LSI1102。由于本发明所涉及的半导体集成电路能够以低于以往的功耗进行动作,所以能够实现信号处理LSI1102的低功率动作、甚至数码相机1101的低功率动作。进一步,对于数码相机 1101所包括的除信号处理LSI1102以外的半导体集成电路,通过将其设为本发明的半导体集成电路的结构,也能够得到同样的效果(实现低功率动作)。 
图15是嵌入有本发明半导体集成电路的电子装置的结构示意框图。在图15中,仅止于将部件名称标注在图中而省略其详细说明。 
信号处理LSI1102是进行该装置中的信号处理的结构要素的电路块,具有常通块1102a、被切断块1102b以及电源切断开关块1102c。常通块1102a、被切断块1102b以及电源切断开关块1102c包括前述各实施方式的半导体集成电路的结构。 
此外,在图15中,1104是CCD,1105是CCD接口部,1106是外部输入接口部,1107是执行各种功能(视频输入功能、视频输出功能、音频信号输入功能、音频信号输出功能、显示功能、红外线信号接收功能、接受操作按钮输入功能等)的功能部,1108是存储器,1109是其他LSI,1110是SD存储卡。 
信号处理LSI1102中嵌入的本发明半导体集成电路的动作根据功能部1107中的各种处理(红外线接收、接受操作按钮输入等)、来自CCD1104的映像信号输出等来执行。此外,图15是将本发明的半导体集成电路嵌入电子装置的结构的一个示例,数码相机1101内的功能并不限于此,只要系统上没有问题就可以增加功能以及改变结构。另外,对于LSI中包含的功能,只要能够集成化,其变更就也是自由的。 
此外,包括本发明所涉及的半导体集成电路的电子装置并不限定于数码相机,除此以外,还包括例如各种传感器设备、电子计算机等凡是具备半导体集成电路的所有装置。而且,这些电子装置根据本发明能够得到与前述同样的效果(功耗降低)。 
图16示出嵌入有电子控制装置1302和导航装置1304的汽车1301的示意图。汽车1301是嵌入有本发明半导体集成电路的移动体的一例。电子控制装置1302包括:对汽车1301的引擎和变速器等进行控制的引擎·变速器 控制LSI1303。导航装置1304包括导航用LSI1305。引擎·变速器控制LSI1303和导航用LSI1305中嵌入有本发明的半导体集成电路。 
由于本发明的半导体集成电路能够以低于以往的功耗进行动作,所以引擎·变速器控制LSI1303以及包括它的电子控制装置1302也能够实现低功率动作。同样,导航用LSI1305以及包括它的导航装置1304也能够实现低功率动作。进一步,通过将除了引擎·变速器控制LSI1303以外电子控制装置1302所包括的半导体集成电路设为本发明所涉及的半导体集成电路,也能够得到同样的效果(低功率动作)。可以说对于导航装置1304也同样。而且,通过电子控制装置1302和导航装置1304的低功耗化,能够降低汽车1301的功耗。 
图17是具有分别嵌入有本发明半导体集成电路的电子控制装置和导航装置的汽车的结构示意框图。在图17的框图中,将部件名称标注在图中但省略其详细说明。 
引擎·变速器控制LSI1303是进行该装置中引擎·变速器控制的结构要素的电路块,导航用LSI1305是进行该装置中的导航处理的电路块。引擎·变速器控制LSI1303具有常通块1303a、被切断块1303b以及电源切断开关块1303c。导航用LSI1305具有常通块1305a、被切断块1305b以及电源切断开关块1305c。在引擎·变速器控制LSI1303和导航用LSI1305中,常通块1303a、1305a,被切断块1303b、1305b以及电源切断开关块1303c、1305c包括前述各实施方式的半导体集成电路的结构。 
此外,1306a是油门,1306b是刹车,1306c是齿轮,1307、1308是接口部,1309是执行各功能(TV图标处理功能、无线电天线接收功能、GPS天线接收功能、显示功能、存储卡输入输出功能、红外线信号接收功能、接受操作按钮输入功能、音频信号输出功能、侧刹功能等)的功能部,1310是存储器,1311是其他LSI,1312是引擎,1313是变速器,1314是存储器,1315是其他LSI。 
引擎·变速器控制LSI1303中嵌入的本发明半导体集成电路的动作根 据由电子控制装置1302感知油门1306a、刹车1306b、齿轮1306c等的动作来执行。另外,导航用LSI1305中的本发明的动作根据由导航装置1304感知功能部1309中的各种功能(对TV天线的电波输入、红外线信号接收、接受操作按钮输入等)来执行。此外,图17的汽车1301是嵌入有本发明半导体集成电路的移动体(在电子控制装置1302和导航装置1304中嵌入有本发明的半导体集成电路)的一个示例,包括电子控制装置1302、导航装置1304在内,汽车1301的功能并不限于上述内容,只要系统上没有问题就可以增加功能以及改变结构。另外,对于各LSI中包含的功能,只要能够集成化,其变更也就是自由的。 
此外,包括本发明所涉及的半导体集成电路的电子控制装置并不限定于对上述的引擎和变速器进行控制的装置,除此以外,还包括例如电机控制装置等凡是具备半导体集成电路并控制动力源的所有装置。而且,根据本发明,这种电子控制装置能够得到功耗降低的效果。 
另外,包括本发明所涉及的半导体集成电路的移动体并不限定于汽车,除此以外,还包括例如火车或飞机等凡是具备对作为动力源的引擎或电机等进行控制的电子控制装置的所有装置。而且,这种移动体根据本发明能够得到与前述同样的效果(功耗降低)。 
根据本发明,能够解决面向电源切断技术中切断/恢复高速化的电路误动作的问题。另外,由于该方法能够非常简单且容易地实现,所以其应用实例值得期待。如上所述,能够解决应用LSI低功耗化技术时的较大问题,结果是能够最大限度地扩大LSI的低功耗化效果。 

Claims (35)

1.一种半导体集成电路,包括:
第一电路块,与电源线或者地线连接;
第二电路块,与和所述第一电路块相同的所述电源线或者所述地线连接;
电源电位检测电路,对所述第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时所述第二电路块的电源电位进行检测;以及
动作控制电路,在所述第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时,使所述第二电路块的功能暂时停止后,根据所述电源电位检测电路的检测输出,恢复所述第二电路块的功能。
2.根据权利要求1所述的半导体集成电路,其中,所述动作控制电路在根据所述检测输出判定所述第二电路块的电源电位已稳定时,恢复所述第二电路块的功能。
3.根据权利要求1所述的半导体集成电路,进一步包括:
存储电路,存储对所述第二电路块输入的输入数据,
所述动作控制电路在所述存储电路存储所述第二电路块的输入数据后,使所述第二电路块的功能暂时停止,
所述第二电路块在功能恢复时从所述存储电路读出所述输入数据。
4.根据权利要求3所述的半导体集成电路,进一步包括:
第一电源,对所述第一电路块供给电源;
第二电源,对所述第二电路块供给电源;以及
第三电源,对所述存储电路供给电源,
所述第一电源、所述第二电源和所述第三电源对各自的电源供给目标供给各自独立的电源电位。
5.根据权利要求1所述的半导体集成电路,进一步包括:
定时器电路,对所述第二电路块的停止期间进行计数。
6.根据权利要求1所述的半导体集成电路,进一步包括:
第一电源,对所述第一电路块供给电源;以及
第二电源,对所述第二电路块供给电源,
所述第一电源和所述第二电源对各自的电源供给目标供给各自独立的电源电位。
7.根据权利要求6所述的半导体集成电路,其中,使所述第二电源对所述第二电路块供给的电源电压高于所述第一电源对所述第一电路块供给的电源电压。
8.一种半导体集成电路,包括:
第一电路块,与电源线或者地线连接;
第二电路块,与和所述第一电路块相同的所述电源线或者所述地线连接;
动作控制电路,在所述第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时,使所述第二电路块的功能暂时停止后,恢复所述第二电路块的功能;
第一电源切断开关,在所述第一电路块处于不动作状态时,切断所述第一电路块与所述电源线或者所述地线的连接;以及
延迟调整电路,对通过所述第一电源切断开关来连接或者切断所述第一电路块与所述电源线或者所述地线的时间进行调整。
9.根据权利要求8所述的半导体集成电路,其中,所述延迟调整电路对连接或者切断所述第一电路块与所述电源线或者所述地线的时间进行调整,使得在所述动作控制电路完成所述第二电路块的电源状态的过渡处理之前,完成所述第一电路块与所述电源线或者所述地线之间的连接状态的转换处理。
10.根据权利要求8所述的半导体集成电路,进一步包括:
第二电源切断开关,在所述第二电路块处于不动作状态时,切断所述第二电路块与所述电源线或者所述地线的连接。
11.根据权利要求8所述的半导体集成电路,进一步包括:
存储电路,存储对所述第二电路块输入的输入数据,
所述动作控制电路在所述存储电路存储所述第二电路块的输入数据后,使所述第二电路块的功能暂时停止,
所述第二电路块在功能恢复时从所述存储电路读出所述输入数据。
12.根据权利要求11所述的半导体集成电路,进一步包括:
第一电源,对所述第一电路块供给电源;
第二电源,对所述第二电路块供给电源;以及
第三电源,对所述存储电路供给电源,
所述第一电源、所述第二电源和所述第三电源对各自的电源供给目标供给各自独立的电源电位。
13.根据权利要求8所述的半导体集成电路,包括:
定时器电路,对所述第二电路块的停止期间进行计数。
14.根据权利要求8所述的半导体集成电路,进一步包括:
第一电源,对所述第一电路块供给电源;以及
第二电源,对所述第二电路块供给电源,
所述第一电源和所述第二电源对各自的电源供给目标供给各自独立的电源电位。
15.根据权利要求14所述的半导体集成电路,其中,使所述第二电源对所述第二电路块供给的电源电压高于所述第一电源对所述第一电路块供给的电源电压。
16.一种半导体集成电路,包括:
第一电路块,与地线连接;
第二电路块,与和所述第一电路块相同的所述地线连接;
第一电源,对所述第一电路块供给电源;
第二电源,对所述第二电路块供给电源;以及
动作控制电路,在所述第一电路块从电源切断状态过渡到电源供给状态、或者从电源供给状态过渡到电源切断状态时,使所述第二电路块的功能暂时停止后,恢复所述第二电路块的功能,
所述第一电源和所述第二电源对各自的电源供给目标供给各自独立的电源电位。
17.根据权利要求16所述的半导体集成电路,进一步包括:
存储电路,存储对所述第二电路块输入的输入数据,
所述动作控制电路在所述存储电路存储所述第二电路块的输入数据后,使所述第二电路块的功能暂时停止,
所述第二电路块在功能恢复时从所述存储电路读出所述输入数据。
18.根据权利要求17所述的半导体集成电路,进一步包括:
第三电源,对所述存储电路供给电源,
所述第一电源、所述第二电源和所述第三电源对各自的电源供给目标供给各自独立的电源电位。
19.根据权利要求16所述的半导体集成电路,包括:
定时器电路,对所述第二电路块的停止期间进行计数。
20.根据权利要求16所述的半导体集成电路,其中,使所述第二电源对所述第二电路块供给的电源电压高于所述第一电源对所述第一电路块供给的电源电压。
21.一种通信装置,包括:
根据权利要求1所述的半导体集成电路;以及
分别与所述半导体集成电路连接的高频收发接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述高频收发接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
22.一种通信装置,包括:
根据权利要求8所述的半导体集成电路;以及
分别与所述半导体集成电路连接的高频收发接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述高频收发接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
23.一种通信装置,包括:
根据权利要求16所述的半导体集成电路;以及
分别与所述半导体集成电路连接的高频收发接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述高频收发接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
24.一种信息再生装置,包括:
根据权利要求1所述的半导体集成电路;以及
分别与所述半导体集成电路连接的调谐器部和接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述调谐器部或者所述接口部接收的无线信号或者有线信号来控制。
25.一种信息再生装置,包括:
根据权利要求8所述的半导体集成电路;以及
分别与所述半导体集成电路连接的调谐器部和接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述调谐器部或者所述接口部接收的无线信号或者有线信号来控制。
26.一种信息再生装置,包括:
根据权利要求16所述的半导体集成电路;以及
分别与所述半导体集成电路连接的调谐器部和接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述调谐器部或者所述接口部接收的无线信号或者有线信号来控制。
27.一种图像显示装置,包括:
根据权利要求1所述的半导体集成电路;以及
分别与所述半导体集成电路连接的网络接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述网络接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
28.一种图像显示装置,包括:
根据权利要求8所述的半导体集成电路;以及
分别与所述半导体集成电路连接的网络接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述网络接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
29.一种图像显示装置,包括:
根据权利要求16所述的半导体集成电路;以及
分别与所述半导体集成电路连接的网络接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述网络接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
30.一种电子装置,包括:
根据权利要求1所述的半导体集成电路;以及
分别与所述半导体集成电路连接的CCD接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述CCD接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
31.一种电子装置,包括:
根据权利要求8所述的半导体集成电路;以及
分别与所述半导体集成电路连接的CCD接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述CCD接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
32.一种电子装置,包括:
根据权利要求16所述的半导体集成电路;以及
分别与所述半导体集成电路连接的CCD接口部和外部输入接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述CCD接口部或者所述外部输入接口部接收的无线信号或者有线信号来控制。
33.一种电子控制装置,包括:
根据权利要求1所述的半导体集成电路;以及
分别与所述半导体集成电路连接的导航接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述导航接口部接收的无线信号或者有线信号来控制。
34.一种电子控制装置,包括:
根据权利要求8所述的半导体集成电路;以及
分别与所述半导体集成电路连接的导航接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述导航接口部接收的无线信号或者有线信号来控制。
35.一种电子控制装置,包括:
根据权利要求16所述的半导体集成电路;以及
分别与所述半导体集成电路连接的导航接口部,
所述第一电路块或者所述第二电路块的动作或者不动作根据经由所述导航接口部接收的无线信号或者有线信号来控制。
CN2009800003280A 2008-02-27 2009-02-26 半导体集成电路以及包括该半导体集成电路的各种装置 Expired - Fee Related CN101682325B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP046258/2008 2008-02-27
JP2008046258 2008-02-27
PCT/JP2009/000854 WO2009107382A1 (ja) 2008-02-27 2009-02-26 半導体集積回路、およびこれを備えた各種装置

Publications (2)

Publication Number Publication Date
CN101682325A CN101682325A (zh) 2010-03-24
CN101682325B true CN101682325B (zh) 2013-06-05

Family

ID=41015789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009800003280A Expired - Fee Related CN101682325B (zh) 2008-02-27 2009-02-26 半导体集成电路以及包括该半导体集成电路的各种装置

Country Status (4)

Country Link
US (1) US8390146B2 (zh)
JP (1) JP5057350B2 (zh)
CN (1) CN101682325B (zh)
WO (1) WO2009107382A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640136B2 (ja) * 2013-11-01 2014-12-10 株式会社日立製作所 情報処理装置
JP6884084B2 (ja) * 2017-10-13 2021-06-09 ルネサスエレクトロニクス株式会社 電力制御システム及び電力制御方法
KR102652805B1 (ko) * 2018-03-12 2024-04-01 에스케이하이닉스 주식회사 파워 게이팅 회로 및 그 제어 시스템
CN116930723B (zh) * 2023-09-14 2023-12-08 苏州萨沙迈半导体有限公司 芯片及其测试电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449112A (zh) * 2002-03-28 2003-10-15 富士通株式会社 带有漏电流截止电路的半导体集成电路
CN1565079A (zh) * 2002-02-28 2005-01-12 松下电器产业株式会社 半导体集成电路及其复原方法
CN1643479A (zh) * 2002-04-04 2005-07-20 松下电器产业株式会社 多电源半导体集成电路
CN1988046A (zh) * 2005-12-22 2007-06-27 松下电器产业株式会社 半导体泄漏电流检测器、测定方法及其半导体集成电路
CN101114526A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体集成电路装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542485A (en) * 1981-01-14 1985-09-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit
JPH04143819A (ja) * 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
JPH07130175A (ja) * 1993-09-10 1995-05-19 Toshiba Corp 半導体記憶装置
JP3239313B2 (ja) 1994-03-17 2001-12-17 日本電信電話株式会社 論理回路
JP3341805B2 (ja) 1996-05-28 2002-11-05 日本電信電話株式会社 論理回路
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
JPH10261946A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体集積回路
JP4397062B2 (ja) * 1998-11-27 2010-01-13 株式会社ルネサステクノロジ 電圧発生回路および半導体記憶装置
JP3829041B2 (ja) * 2000-03-08 2006-10-04 株式会社東芝 強誘電体メモリ
JP3916837B2 (ja) * 2000-03-10 2007-05-23 株式会社東芝 強誘電体メモリ
JP3693911B2 (ja) 2000-11-17 2005-09-14 シャープ株式会社 半導体集積回路
JP2002190572A (ja) * 2000-12-20 2002-07-05 Fujitsu Ltd 半導体装置、レイアウトデータ設計装置、及び記録媒体
DE10120790A1 (de) * 2001-04-27 2002-11-21 Infineon Technologies Ag Schaltungsanordnung zur Verringerung der Versorgungsspannung eines Schaltungsteils sowie Verfahren zum Aktivieren eines Schaltungsteils
JP2002354707A (ja) * 2001-05-21 2002-12-06 Mitsubishi Electric Corp 半導体集積回路
WO2003015279A2 (en) * 2001-08-09 2003-02-20 Koninklijke Philips Electronics N.V. Electronic device and powerup method
JP3786608B2 (ja) * 2002-01-28 2006-06-14 株式会社ルネサステクノロジ 半導体集積回路装置
JP4032955B2 (ja) * 2002-12-17 2008-01-16 株式会社日立製作所 自動車用電子制御装置
JP2004226115A (ja) * 2003-01-20 2004-08-12 Elpida Memory Inc 半導体装置及びその試験方法
JP2004229193A (ja) 2003-01-27 2004-08-12 Renesas Technology Corp 半導体装置
GB2402271B (en) * 2003-05-27 2006-04-19 Research In Motion Ltd Method and apparatus for handling a charging state in a mobile electronic device
US7382178B2 (en) * 2004-07-09 2008-06-03 Mosaid Technologies Corporation Systems and methods for minimizing static leakage of an integrated circuit
JP4380455B2 (ja) * 2004-08-03 2009-12-09 富士通株式会社 出力ドライバ回路及び半導体ic
US7453678B2 (en) * 2004-08-24 2008-11-18 Hamilton Sunstrand Corporation Power interruption system for electronic circuit breaker
KR100841440B1 (ko) * 2004-10-22 2008-06-25 삼성전자주식회사 컨트롤러 전원공급장치
JP4197678B2 (ja) * 2004-12-24 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4328290B2 (ja) * 2004-12-28 2009-09-09 富士通マイクロエレクトロニクス株式会社 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法
US7589584B1 (en) * 2005-04-01 2009-09-15 Altera Corporation Programmable voltage regulator with dynamic recovery circuits
JP4820571B2 (ja) * 2005-04-15 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7307899B2 (en) * 2005-05-23 2007-12-11 Intel Corporation Reducing power consumption in integrated circuits
JP4481879B2 (ja) * 2005-06-03 2010-06-16 パナソニック株式会社 スイッチング電源装置
DE102005027691B4 (de) * 2005-06-15 2007-11-08 Infineon Technologies Ag Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu
JP4671786B2 (ja) * 2005-07-04 2011-04-20 パナソニック株式会社 半導体集積回路装置
JP4764696B2 (ja) * 2005-10-07 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7684723B2 (en) * 2005-12-20 2010-03-23 Canon Kabushiki Kaisha Image forming apparatus having storage battery
DE102005061967B9 (de) * 2005-12-23 2013-03-28 Infineon Technologies Ag Leistungsversorgungsanordnung zum Bereitstellen eines Ausgangssignals mit einem vorbestimmten Ausgangssignalpegel
JP4490931B2 (ja) * 2006-02-09 2010-06-30 矢崎総業株式会社 電圧検出装置
US7791406B1 (en) * 2006-04-04 2010-09-07 Marvell International Ltd. Low leakage power management
JP4374351B2 (ja) * 2006-04-12 2009-12-02 矢崎総業株式会社 充電状態調整装置
US7571413B1 (en) * 2006-06-28 2009-08-04 Altera Corporation Testing circuitry for programmable logic devices with selectable power supply voltages
KR100824905B1 (ko) * 2006-08-24 2008-04-23 삼성에스디아이 주식회사 하이브리드 배터리 및 그것의 완전 충전 용량 계산 방법
JP5077986B2 (ja) * 2006-08-31 2012-11-21 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2008065732A (ja) * 2006-09-11 2008-03-21 Nec Electronics Corp 半導体集積回路の設計方法及び設計システム
US7872447B2 (en) * 2006-12-25 2011-01-18 Panasonic Corporation Electrical storage apparatus for use in auxiliary power supply supplying electric power from electric storage device upon voltage drop of main power supply
JP5157313B2 (ja) * 2007-08-15 2013-03-06 富士通株式会社 半導体装置
JP2009146467A (ja) * 2007-12-11 2009-07-02 Toshiba Corp 半導体集積回路装置
US7894294B2 (en) * 2008-01-23 2011-02-22 Mosaid Technologies Incorporated Operational mode control in serial-connected memory based on identifier
JP2011511395A (ja) * 2008-01-30 2011-04-07 アギア システムズ インコーポレーテッド 電子回路において歩留りを向上させるための方法及び装置
JP5297730B2 (ja) * 2008-09-09 2013-09-25 矢崎総業株式会社 電圧検出装置
JP5208149B2 (ja) * 2009-04-09 2013-06-12 パナソニック株式会社 保護回路、及び電池パック
JP5420433B2 (ja) * 2010-01-14 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
US8325511B2 (en) * 2010-04-21 2012-12-04 Texas Instruments Incorporated Retain-till-accessed power saving mode in high-performance static memories
JP5786388B2 (ja) * 2010-05-17 2015-09-30 富士電機株式会社 低電圧誤動作防止回路を備えたスイッチング電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1565079A (zh) * 2002-02-28 2005-01-12 松下电器产业株式会社 半导体集成电路及其复原方法
CN1449112A (zh) * 2002-03-28 2003-10-15 富士通株式会社 带有漏电流截止电路的半导体集成电路
CN1643479A (zh) * 2002-04-04 2005-07-20 松下电器产业株式会社 多电源半导体集成电路
CN1988046A (zh) * 2005-12-22 2007-06-27 松下电器产业株式会社 半导体泄漏电流检测器、测定方法及其半导体集成电路
CN101114526A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体集成电路装置

Also Published As

Publication number Publication date
US8390146B2 (en) 2013-03-05
WO2009107382A1 (ja) 2009-09-03
JP5057350B2 (ja) 2012-10-24
US20100133902A1 (en) 2010-06-03
JPWO2009107382A1 (ja) 2011-06-30
CN101682325A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
US6639426B2 (en) Apparatus for testing simultaneous bi-directional I/O circuits
CN101132170B (zh) 数据保存电路及具有该数据保存电路的半导体集成电路
CN102298930B (zh) 采用包括用于级联集成电路的读/写传递的预放大器的磁盘驱动器
CN1340918B (zh) 一种电路的驱动方法
CN101682325B (zh) 半导体集成电路以及包括该半导体集成电路的各种装置
EP2197112A1 (en) Semiconductor integrated circuit device, communication device, information reproducing device, image display device, electronic device, electronic control device, and mobile body
CN101763213B (zh) 一种窗口布局切换方法及其系统
US7635999B1 (en) Clock frequency division methods and circuits
CN101114831A (zh) 半导体集成电路
US8823441B1 (en) Low power, low voltage phase interpolator
CN101197564B (zh) 电子装置及包括该装置的通信装置
US7612596B2 (en) Internal clock generator
CN101114526B (zh) 半导体集成电路装置
CN100479061C (zh) 用于减低噪声的数据输出驱动器
CN100414632C (zh) 提供普适写入预补偿的方法及设备
US8564354B2 (en) Circuits and methods for latch-tracking pulse generation
US6438703B1 (en) Method and system for selectively varying signal delay in response to detection of a quiescent signal
CN113840047B (zh) 影像播放系统、影像数据传输装置及方法
US20030061528A1 (en) Method and system for controlling clock signals in a memory controller
CN201004642Y (zh) 全数字化无损伤切换装置
CN101004919A (zh) 利用环回测试存储系统电子器件
JP5478625B2 (ja) 半導体集積回路
CN107846230A (zh) 终端电路、接收器及相关联的终止方法
CN101404571A (zh) 半导体集成电路以及使用该半导体集成电路的装置
JP3744709B2 (ja) 磁気記録再生装置及びそのドライブ用半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20160226

CF01 Termination of patent right due to non-payment of annual fee