CN101132170B - 数据保存电路及具有该数据保存电路的半导体集成电路 - Google Patents

Abstract

本发明公开了一种锁存电路。该锁存电路包括反相电路(11、12、13)、开关元件(17)以及电容元件(15)。反相电路(11)和反相电路(12)交差连接。反相电路(13)对反相电路(12)的输出进行逻辑反相。开关元件(17)连接在反相电路(11)的输出端和反相电路(13)的输出端之间。电容元件(15)连接在反相电路(13)的输出端和基准电压节点之间。于是，能够实现既能抑制存储节点和电容元件之间的电荷共有又能稳定地保存数据的锁存电路。

Description

数据保存电路及具有该数据保存电路的半导体集成电路

技术领域

本发明涉及一种锁存电路，特别涉及一种在锁存电路中稳定地保存数据的技术。

背景技术

到目前为止，在SRAM、高速缓冲器等要求高集成化的电路中所存在的问题是，由于存储节点的电容小，α线和中性子线等放射线破坏数据。这一问题被称为软错误(soft error)。另一方面，锁存电路则因为存储节点的电容比较大，到目前为止软错误还不成为什么问题。但是，伴随着近年来的半导体器件的微细化的发展，锁存电路的存储节点的电容也有减少的趋势，于是也有必要在锁存电路中提高对软错误的耐性。

从降低功耗的观点来看，在不让电路工作的时候采取的是降低驱动电压等措施。但是，因为这样的低电压化会导致存储在锁存电路的存储节点的电荷量减少，所以即使是由于电源噪声等带来的微小的电荷变动也有可能导致数据反相。

已知的作为解决软错误的技术措施是这样的，将数据保存在多个存储节点中，当一个数据反相的时候利用剩余的存储节点的数据对已反相的数据进行复原(参考例如专利文献1)。已知的作为解决软错误、低电压化问题的技术措施还有：通过将电容元件连接在存储节点上来使锁存电路的存储节点的电容增大(参考例如专利文献2)。

专利文献1特开2003-273709号公报

专利文献2美国专利第6504412说明书

发明内容

—发明要解决的技术问题—

在前者的技术中，因为随着半导体电路的进一步高集成化，多个存储节点靠得很近，所以即使放射线的照射范围是局部的，多个存储节点也会受到放射线的照射，结果是数据反相，最终导致正常数据不能被复原。还有，电路结构上依然存在着低电压化导致的噪声造成数据反相的问题。

在后者的技术中，虽然对软错误和低电压化问题采取了技术措施，但在存储节点和电容元件所保存的值的逻辑不一样的情况下，在将存储节点和电容元件连接起来之际会出现电荷共有现象。于是，存储节点的值成为中间电位，而有可能引起数据反相。

本发明正是为解决上述问题而研究开发出来的，其目的在于：在锁存电路中在存储节点和电容元件之间不产生电荷共有现象，而且稳定地保存数据。

—用以解决技术问题的技术方案—

为解决所述问题，本发明所采用的技术方案如下，锁存电路包括：交差连接的第一及第二反相电路，接收第一反相电路的输出并输出它的逻辑反相的第三反相电路，连接在第二反相电路的输出端和第三反相电路的输出端之间的开关元件，以及连接在第三反相电路的输出端和基准电压节点之间的电容元件。这样一来，因为通过经由开关元件将电容元件连接在作为存储节点的第二反相电路的输出端，该存储节点的电容增大，所以能够稳定地保存数据。而且，第三反相电路的输出值保存在电容元件中，该值和第二反相电路的输出值相等，当开关元件成为导通状态的时候，则不会在第二反相电路的输出端和电容元件之间产生电荷共有现象。

最好是，所述锁存电路包括：接收第二反相电路的输出并输出它的逻辑反相的第四反相电路，连接在第一反相电路的输出端和第四反相电路的输出端之间的开关元件，以及连接在第四反相电路的输出端和基准电压节点之间的电容元件。这样一来，第一反相电路和第二反相电路的输出端的电容都增大，电荷共有现象也得到了抑制，所以数据能够更加稳定地保存在该锁存电路中。

具体而言，第三反相电路是三态反相电路。具体而言，开关元件是金属氧化物半导体结构的晶体管开关或者传输门。具体而言，电容元件是沟渠电容器或者金属氧化物半导体结构的电容器。

最好是，电容元件被设置成将包括所述锁存电路的半导体集成电路中的空着的空间掩埋起来的状态。这样就能够使电路的集成率提高。

最好是，作为半导体集成电路，包括：所述锁存电路、根据控制信号来控制所输入的时钟信号通过与否的时钟门电路、以及与时钟门电路的输出信号同步控制是否将数据信号输入锁存电路的输入控制电路。这里，锁存电路中的开关元件接收被输入时钟门电路的控制信号而工作。这样一来，就能够共用时钟门电路和开关元件的控制信号。

最好是，作为半导体集成电路包括：所述锁存电路以及与锁存电路的工作频率或者工作电压的切换同步控制开关元件的开、关动作的开关控制电路。这样一来，就能够在规定的工作条件下稳定地保存数据。

最好是，作为半导体集成电路，包括：所述锁存电路，以及检测施加给锁存电路的工作电压的切换，且在进行该切换的期间中将开关元件控制为导通状态的开关控制电路。这样一来，因为被控制得在锁存电路的工作电压的切换期间存储节点的容量增大，所以难以受由于寄生在工作电压接收部分的耦合电容导致的耦合噪音的影响，也就能够稳定地保存数据。

—发明的效果—

以上，根据本发明，能够边抑制存储节点和电容元件之间的电荷共有现象，边在锁存电路中稳定地保存数据。

附图的简单说明

图1是显示第一个实施例所涉及的锁存电路的结构之一例的图。

图2是显示第二个实施例所涉及的半导体集成电路的结构之一例的图。

图3是显示第三个实施例所涉及的半导体集成电路的结构之一例的图。

图4是显示第三个实施例所涉及的半导体集成电路的第一控制例的图。

图5是显示第三个实施例所涉及的半导体集成电路的第二控制例的图。

图6是显示第三个实施例所涉及的半导体集成电路的第三控制例的图。

图7是显示第四个实施例所涉及的SRAM的构成例的图。

图8是显示第五个实施例所涉及的触发电路的构成例的图。

图9是包括本发明所涉及的锁存电路的信息设备的概观图。

图10是包括本发明所涉及的锁存电路的通讯设备的概观图。

图11是包括本发明所涉及的锁存电路的音频视频设备的概观图。

图12是包括本发明所涉及的锁存电路的移动体的概观图。

具体实施方式

下面，一边参考附图，一边对实施本发明的最佳实施例进行说明。

(第一个实施例)

图1示出了第一个实施例所涉及的锁存电路的结构之一例。锁存电路1包括：反相电路11、12、13、14、电容元件15、16以及开关元件17、18。锁存电路1将数据保存在交差连接的反相电路11和12的连接点即存储节点19和20。补充说明一下，用以保存数据的结构并不限于上述结构。

反相电路13、14，分别接收反相电路12、11的输出，并对该输出进行逻辑反相后输出。反相电路13、14可以是三态反相电路。因为在三态反相电路中能够使输出成为高阻抗，所以能够抑制在输出端的充电放电，从而能够使功耗下降。

电容元件15、16，分别连接在反相电路13、14的输出端与基准电压节点之间，存储从反相电路13、14输出的值。也就是说，存储在电容元件15和存储节点19的值相等，存储在电容元件16和存储节点20的值相等。补充说明一下，基准电压节点可以是电源电压，也可以是接地电压。

电容元件15、16可以是沟渠电容器。通过用沟渠电容器来构成电容元件15、16，就能够形成面积小且容量大的电容元件。电容元件15、16可以是MOS电容器。MOS电容器是将源极端子和漏极端子短路并以此为一端，以栅极端子为另一端而构成的电容元件。通过用MOS电容器构成电容元件15、16，就能够用和形成触发电路、锁存电路一样的工序来形成电容元件，所以能够使成本下降。

最好是，将电容元件15、16布置成将在半导体集成电路中布置单元时所产生的死空间掩埋起来的状态。通常情况下，大多是为了将死空间掩埋起来而布置上空间单元，不仅如此，通过利用该空间布置电容元件，便能够在不使电路规模增大的情况下，构成该实施例所涉及的锁存电路。

开关元件17、18，分别连接在存储节点19和电容元件15之间、存储节点20和电容元件16之间，由控制信号s1控制开、关动作。具体而言，当控制信号s1的逻辑电平为“H”的时候，开关元件17成为导通状态，与存储节点19和电容元件15电连接；当控制信号s1的逻辑电平为“L”的时候，开关元件17成为切断状态，与存储节点19和电容元件15电气切断。开关元件18也一样。

开关元件17、18可以是MOS晶体管开关。MOS晶体管开关，以源极端子为一端、以漏极端子为另一端而构成，控制信号加在栅极端子上。通过由MOS晶体管开关构成开关元件17、18，就能够以小面积实现开关元件。

开关元件17、18可以是传输门。传输门由源极端子与源极端子、漏极端子与漏极端子相互连接的nMOS晶体管和pMOS晶体管构成，这些晶体管的栅极端子上施加了逻辑互逆的控制信号。因为通过用传输门构成开关元件17、18，便能够用低电阻来将存储节点和电容元件连接起来，所以能够很快地抑制噪音造成的电位波动，从而能够使数据的反相难以发生。

以上，根据该实施例，因为通过使连接在存储节点和电容元件之间的开关元件成为导通状态，便能够使该存储节点的电容增大，所以对软错误和噪音的耐性提高，而能够稳定地保存数据。而且，在使开关元件为导通状态的时候，在存储节点和电容元件之间不会产生电荷共有现象。因此，电路工作稳定，电路的可靠性提高。

补充说明一下，可以省略反相电路14、电容元件16以及开关元件18。还可以用相互不同的控制信号控制开关元件17、18。通过分别控制开关元件，就能够在以下三种状态下进行切换，即电容元件未连接在存储节点上的状态、一个电容元件连接在存储节点上的状态以及两个电容元件连接在存储节点上的状态。

可以分别用缓冲电路将存储节点19和电容元件15、存储节点20和电容元件16连接起来。在该结构下，因为存储节点和连接在存储节点上的电容元件所保存的逻辑值相等，所以能够收到和上述一样的效果。

(第二个实施例)

图2是显示第二个实施例所涉及的半导体集成电路的结构之一例。半导体集成电路30包括：所述锁存电路1、时钟门电路31以及输入控制电路32。

时钟门电路31，接收开关元件17、18的控制信号s1，根据该控制信号s1，控制所输入的时钟信号ck的通过与否。换句话说，开关元件17、18由在时钟门技术中所使用的控制信号s1控制。输入控制电路32，与时钟门电路31的输出信号s2同步，控制是否有数据信号da输入锁存电路1。具体而言，控制信号s1的逻辑电平被设定为“H”，时钟信号ck被命令停止。此时，因为时钟门电路31不让时钟信号ck通过，所以输入控制电路32不工作。也就是说，对开关元件17、18进行控制，使得在锁存电路1处于备用状态的时候存储节点的电容最大。

根据所述结构，能够共用时钟门电路31的控制信号和开关元件17、18的控制信号。

(第三个实施例)

图3显示第三个实施例所涉及的半导体集成电路的结构之一例。半导体集成电路40包括所述锁存电路1和开关控制电路41。锁存电路1的开关元件17、18由来自开关控制电路41的控制信号s1控制。下面，对该实施例所涉及的半导体集成电路的控制例进行说明。

(第一控制例)

图4显示锁存电路1的第一控制例。若锁存电路1的工作频率从f1切换到f2，开关控制电路41便将控制信号s1的逻辑电平设定为“H”而将开关元件控制为导通状态。另一方面，若锁存电路1的工作频率从f2切换到f1，开关控制电路41便将控制信号s1的逻辑电平设定为“L”而将开关元件控制为切断状态。这样一来就能进行下述控制，即在例如锁存电路1被用在与稳定地保存数据相比更要求工作速度的用途上且锁存电路1的工作频率是f1的期间内，使开关元件为切断状态而实现高速工作，另一方面，在例如锁存电路1被用在工作速度相比更要求稳定地保存数据这样的用途上且锁存电路1的工作频率是f2的期间内，使开关元件为导通状态而能够稳定地保存数据。

(第二控制例)

图5示出了锁存电路1的第二控制例。当锁存电路1的工作电压从vdd1切换到vdd2时，开关控制电路41便将控制信号s1的逻辑电平设定为“H”而将开关元件控制为导通状态。另一方面，当锁存电路1的工作电压从vdd2切换到vdd1时，开关控制电路41便将控制信号s1的逻辑电平设定为“L”而将开关元件控制为切断状态。这样一来，通过在抗噪音性由于低电压而下降的工作电压vdd2期间将开关元件控制为导通状态，便能够使存储节点的容量增大从而稳定地保存数据。补充说明一下，只要能够电路能够工作，即使存储节点的电容增大，使开关元件成为导通状态的时刻也可以在工作电压的切换之前。

(第三控制例)

图6示出了锁存电路1的第三控制例。开关控制电路41检测锁存电路1的工作电压从vdd1切换到vdd3、从vdd3切换到vdd1，在工作电压的切换期间将控制信号s1的逻辑电平设定为“H”，来将开关元件控制为导通状态。这样一来，便能够在由于寄生在锁存电路的工作电压的接收部分的耦合电容导致的耦合噪音的影响抗噪音性下降的工作电压切换期间，使存储节点的电容增大，稳定地保存数据。

(第四个实施例)

图7是第四个实施例所涉及的SRAM的结构例。SRAM单元50是包括锁存电路1、nMOS晶体管51、52、用于进行数据访问的字线53、用以读出写入数据的位线54、以及与位线54成对的位线55的六晶体管单元。nMOS晶体管51、52连接在锁存电路1的存储节点19、20上，进行数据的读出和写入。与现有技术相比，本发明所涉及的锁存电路能够稳定地保存数据，稳定地工作，所以SRAM单元50也能够稳定地工作。

补充说明一下，可以用电阻来代替反相电路11、12中的pMOS晶体管，来构成四晶体管单元。

(第五个实施例)

图8是第五个实施例所涉及的触发电路的构成例。触发电路60包括主锁存电路61和从锁存电路62。由主锁存电路61和从锁存电路62中的一个或者由主锁存电路61和从锁存电路62两个构成锁存电路1。与现有技术相比，本发明所涉及的锁存电路能够稳定地保存数据，稳定地工作。补充说明一下，触发电路60并不限于上述结构，其它结构也适用。

(应用品)

图9示出了包括本发明的锁存电路的信息设备的概观。笔记本电脑100包括具有锁存电路1的CPU150。因为与现有技术相比，本发明所涉及的锁存电路能够稳定地保存数据，稳定地工作，所以CPU150和包括CPU150的笔记本电脑100都能够稳定地工作，设备的可靠性就提高。补充说明一下，本发明所涉及的锁存电路对手提信息终端、手提音乐放音器等信息设备都能够适用。

图10示出了包括本发明所涉及的锁存电路的通讯设备的概观。手机200包括具有锁存电路1的基带LSI201和应用LSI202。因为与现有技术相比，本发明所涉及的锁存电路能够稳定地保存数据，稳定地工作，所以基带LSI201、应用LSI202以及包括基带LSI201和应用LSI202的手机200都能够稳定地工作。补充说明一下，本发明所涉及的锁存电路，对通讯系统中的发信机、收信机以及调制—解调制器等通讯设备都能够适用。换句话说，根据本发明，不管是有线、无线还是光通讯、电气通讯，也不管是数字方式还是模拟方式，对所有的通讯设备都能够稳定地工作，设备的可靠性提高。

图11示出了包括本发明所涉及的锁存电路的音频视频设备的概观。电视接收机300包括具有锁存电路1的图像、声音处理LSI301和显示、音源控制LSI302。因为与现有技术相比，本发明所涉及的锁存电路能够稳定地保存数据，稳定地工作，所以图像、声音处理LSI301和显示、音源控制LSI302以及包括图像、声音处理LSI301和显示、音源控制LSI302的电视接收机300都能够稳定地工作。补充说明一下，本发明所涉及的锁存电路，对光盘记录装置、数字静止相机、数字摄像机等音频、视频设备都能够适用。

图12示出了包括本发明所涉及的锁存电路的移动体的概观。汽车400包括电子控制装置410。电子控制装置410包括具有锁存电路1的发动机/传动控制LSI411。而且，汽车400包括导航装置420。导航装置420也包括具有锁存电路1的导航LSI421。因为与现有技术相比，本发明所涉及的锁存电路能够稳定地保存数据，稳定地工作，所以发动机/传动控制LSI411以及包括该发动机/传动控制LSI411的电子控制设备410都能够稳定地工作。同样，导航LSI421和包括该导航LSI421的导航装置420也都能够稳定地工作。因此，通过电子控制设备410稳定地工作，汽车400就能够稳定地行驶，可靠性提高。补充说明一下，本发明所涉及的锁存电路，对火车、飞机等包括是动力源的发动机、马达等的移动体都适用。

—工业实用性—

本发明的锁存电路，因为能够边抑制存储节点和电容元件之间的电荷共有，边稳定地保存数据，所以对要求工作可靠性的半导体存储装置很有用。

Claims (17)

1.一种锁存电路，其特征在于：

包括：

交差连接的第一及第二反相电路，

接收所述第一反相电路的输出并输出它的逻辑反相的第三反相电路，

连接在所述第二反相电路的输出端和所述第三反相电路的输出端之间的开关元件，以及

连接在所述第三反相电路的输出端和基准电压节点之间的电容元件。

2.根据权利要求1所述的锁存电路，其特征在于：

包括：

接收所述第二反相电路的输出并输出它的逻辑反相的第四反相电路，

连接在所述第一反相电路的输出端和所述第四反相电路的输出端之间的开关元件，以及

连接在所述第四反相电路的输出端和所述基准电压节点之间的电容元件。

3.根据权利要求1所述的锁存电路，其特征在于：

所述第三反相电路是三态反相电路。

4.根据权利要求1所述的锁存电路，其特征在于：

所述开关元件是金属氧化物半导体结构的晶体管开关。

5.根据权利要求1所述的锁存电路，其特征在于：

所述开关元件是传输门。

6.根据权利要求1所述的锁存电路，其特征在于：

所述电容元件是沟渠电容器。

7.根据权利要求1所述的锁存电路，其特征在于：

所述电容元件是金属氧化物半导体结构的电容器。

8.一种半导体集成电路，其特征在于：

包括：

根据权利要求1所述的锁存电路， 

根据控制信号，控制所输入的时钟信号通过之有、无的时钟门电路，以及

与所述时钟门电路的输出信号同步，控制对所述锁存电路的数据信号之输入有、无的输入控制电路；

所述开关元件接收所述控制信号而工作。

9.一种半导体集成电路，其特征在于：

包括：

根据权利要求1所述的锁存电路，以及

与所述锁存电路的工作频率的切换同步控制所述开关元件的开、关动作的开关控制电路。

10.一种半导体集成电路，其特征在于：

包括：

权利要求1所述的锁存电路，以及

与所述锁存电路的工作电压的切换同步，控制所述开关元件的开、关动作的开关控制电路。

11.一种半导体集成电路，其特征在于：

包括：

权利要求1所述的锁存电路，以及

检测施加给所述锁存电路的电源电压的切换，且在进行该切换的期间中将所述开关元件控制为导通状态的开关控制电路。

12.一种静态型半导体存储器，其特征在于：

包括权利要求1所述的锁存电路。

13.一种主从型触发电路，其特征在于：

包括权利要求1所述的锁存电路来作为主锁存电路和从锁存电路中之至少一个电路。

14.一种信息设备，其特征在于：

包括权利要求1所述的锁存电路。

15.一种通讯设备，其特征在于：

包括权利要求1所述的锁存电路。

16.一种音频视频装置，其特征在于： 

包括权利要求1所述的锁存电路。

17.一种移动体，其特征在于：

包括权利要求1所述的锁存电路。 

Images