JP2008052847A - ラッチ回路及びこれを備えた半導体集積回路、sram、フリップフロップ回路、情報機器、通信機器、av機器及び移動体 - Google Patents
ラッチ回路及びこれを備えた半導体集積回路、sram、フリップフロップ回路、情報機器、通信機器、av機器及び移動体 Download PDFInfo
- Publication number
- JP2008052847A JP2008052847A JP2006229513A JP2006229513A JP2008052847A JP 2008052847 A JP2008052847 A JP 2008052847A JP 2006229513 A JP2006229513 A JP 2006229513A JP 2006229513 A JP2006229513 A JP 2006229513A JP 2008052847 A JP2008052847 A JP 2008052847A
- Authority
- JP
- Japan
- Prior art keywords
- latch circuit
- circuit
- switching
- circuit according
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】ラッチ回路は、インバータ回路(11、12及び13)、スイッチング素子(17)及び容量素子(15)を備えている。インバータ回路(11)及びインバータ回路(12)は交差接続されている。インバータ回路(13)は、インバータ回路(12)の出力を論理反転する。スイッチング素子(17)は、インバータ回路(12)の出力端とインバータ回路(13)の出力端との間に接続されている。容量素子(15)は、インバータ回路(13)の出力端と基準電圧ノードとの間に接続されている。
【選択図】図1
Description
図1は、本発明に係るラッチ回路の構成の一例を示す。ラッチ回路1は、インバータ回路11、12、13及び14と、容量素子15及び16と、スイッチング素子17及び18とを備えている。ラッチ回路1は、交差接続されたインバータ回路11及び12の接続点である記憶ノード19及び20にデータを保持する。なお、データを保持するための構成は上記に限るものではない。
図2は、第2の実施形態に係る半導体集積回路の構成の一例を示す。半導体集積回路30は、上記のラッチ回路1、クロックゲート回路31及び入力制御回路32を備えている。
図3は、第3の実施形態に係る半導体集積回路の構成の一例を示す。半導体集積回路40は、上記のラッチ回路1及びスイッチング制御回路41を備えている。ラッチ回路1のスイッチング素子17及び18は、スイッチング制御回路41から出力される制御信号s1によって制御されている。以下、本実施形態に係る半導体集積回路の制御例について説明する。
図4は、ラッチ回路1の第1の制御例を示す。スイッチング制御回路41は、ラッチ回路1の動作周波数がf1からf2へ切り替わると、制御信号s1の論理レベルを“H”に設定してスイッチング素子をオン状態に制御する。一方、ラッチ回路1の動作周波数がf2からf1へ切り替わると、制御信号s1の論理レベルを“L”に設定してスイッチング素子をオフ状態に制御する。これにより、例えば、ラッチ回路1がデータの安定保持よりも動作速度が要求される用途で動作する動作周波数f1の期間は、スイッチング素子をオフ状態にして高速動作を実現する一方、動作速度よりもデータの安定保持が要求される用途で動作する動作周波数f2の期間は、スイッチング素子をオン状態にしてデータを安定的に保持するといった制御が可能となる。
図5は、ラッチ回路1の第2の制御例を示す。スイッチング制御回路41は、ラッチ回路1の動作電圧がvdd1からvdd2へ切り替わると、制御信号s1の論理レベルを“H”に設定してスイッチング素子をオン状態に制御する。一方、ラッチ回路1の動作電圧がvdd2からvdd1へ切り替わると、制御信号s1の論理レベルを“L”に設定してスイッチング素子をオフ状態に制御する。これにより、低電圧によってノイズ耐性が低下する動作電圧vdd2期間に、スイッチング素子をオン状態に制御することにより、記憶ノードの容量を大きくしてデータを安定的に保持することが可能となる。なお、スイッチング素子をオン状態にするタイミングは、記憶ノードの容量が大きくなっても回路動作が可能であれば、動作電圧の切り替わり前であってもよい。
図6は、ラッチ回路1の第3の制御例を示す。スイッチング制御回路41は、ラッチ回路1の動作電圧のvdd1からvdd3及びvdd3からvdd1への切り替わりを検知して、動作電圧の切り替わり期間中、制御信号s1の論理レベルを“H”に設定することによりスイッチング素子をオン状態に制御する。これにより、ラッチ回路の動作電圧の受電部分に寄生するカップリング容量によるカップリングノイズの影響でノイズ耐性が低下する動作電圧の切り替わり期間に、記憶ノードの容量を大きくしてデータを安定的に保持することが可能となる。
図7は、第4の実施形態に係るSRAMの構成例である。SRAMセル50は、ラッチ回路1、nMOSトランジスタ51及び52、データアクセスのためのワード線53、データの読み出し書き込みのためのディジット線54及びこれと対をなすディジット線55を備えた6トランジスタセルである。nMOSトランジスタ51及び52が、ラッチ回路1の記憶ノード19及び20に接続され、データの読み出し及び書き込みが行われる。本発明に係るラッチ回路は従来よりもデータを安定的に保持でき、安定動作が可能であるため、SRAM50についてもまた安定動作が可能となる。
図8は、第5の実施形態に係るフリップフロップ回路の構成例である。フリップフロップ回路60は、マスターラッチ回路61及びスレーブラッチ回路62を備えており、これらの一方又は両方がラッチ回路1で構成されている。本発明に係るラッチ回路は従来よりもデータを安定的に保持でき、安定動作が可能であるため、フリップフロップ回路60についてもまた安定動作が可能となる。なお、フリップフロップ回路60の構成は、上記の構成に限定されるものではなくその他の構成であっても適用可能である。
図9は、本発明に係るラッチ回路を備えた情報機器の概観を示す。ノートPC100は、ラッチ回路1を有するCPU150を備えている。本発明に係るラッチ回路は従来よりもデータを安定的に保持でき、安定動作が可能であるため、CPU150及びこれを備えたノートPC100についてもまた安定動作が可能となり、機器の信頼性が向上する。なお、本発明に係るラッチ回路は、携帯情報端末、携帯音楽プレーヤなどの情報機器全般に適用可能である。
11、12、13、14 インバータ回路
15、16 容量素子
17、18 スイッチング素子
30、40 半導体集積回路
31 クロックゲート回路
32 入力制御回路
41 スイッチング制御回路
50 SRAMセル
60 フリップフロップ回路
100 ノートPC(情報機器)
200 携帯電話機(通信機器)
300 テレビジョン受信機(AV機器)
400 自動車(移動体)
Claims (18)
- 交差接続された第1及び第2のインバータ回路と、
前記第1のインバータ回路の出力を受け、これの論理反転を出力する第3のインバータ回路と、
前記第2のインバータ回路の出力端と前記第3のインバータ回路の出力端との間に接続されたスイッチング素子と、
前記第3のインバータ回路の出力端と基準電圧ノードとの間に接続された容量素子とを備えた
ことを特徴とするラッチ回路。 - 請求項1に記載のラッチ回路において、
前記第2のインバータ回路の出力を受け、これの論理反転を出力する第4のインバータ回路と、
前記第1のインバータ回路の出力端と前記第4のインバータ回路の出力端との間に接続されたスイッチング素子と、
前記第4のインバータ回路の出力端と前記基準電圧ノードとの間に接続された容量素子とを備えた
ことを特徴とするラッチ回路。 - 請求項1に記載のラッチ回路において、
前記第3のインバータ回路はトライステートインバータ回路である
ことを特徴とするラッチ回路。 - 請求項1に記載のラッチ回路において、
前記スイッチング素子はMOSトランジスタスイッチである
ことを特徴とするラッチ回路。 - 請求項1に記載のラッチ回路において、
前記スイッチング素子はトランスファーゲートである
ことを特徴とするラッチ回路。 - 請求項1に記載のラッチ回路において、
前記容量素子はトレンチキャパシタである
ことを特徴とするラッチ回路。 - 請求項1に記載のラッチ回路において、
前記容量素子はMOS容量である
ことを特徴とするラッチ回路。 - 請求項1に記載のラッチ回路を備えた半導体集積回路において、
前記容量素子は、当該半導体集積回路における空きスペースを埋めるように設けられたものである
ことを特徴とする半導体集積回路。 - 請求項1に記載のラッチ回路と、
制御信号に基づいて、入力されたクロック信号の通過の有無を制御するクロックゲート回路と、
前記クロックゲート回路の出力信号に同期して、前記ラッチ回路へのデータ信号の入力の有無を制御する入力制御回路とを備え、
前記スイッチング素子は前記制御信号を受けて動作する
ことを特徴とする半導体集積回路。 - 請求項1に記載のラッチ回路と、
前記ラッチ回路の動作周波数の切り替わりに同期して前記スイッチング素子のスイッチング動作を制御するスイッチング制御回路とを備えた
ことを特徴とする半導体集積回路。 - 請求項1に記載のラッチ回路と、
前記ラッチ回路の動作電圧の切り替わりに同期して前記スイッチング素子のスイッチング動作を制御するスイッチング制御回路とを備えた
ことを特徴とする半導体集積回路。 - 請求項1に記載のラッチ回路と、
前記ラッチ回路に印加される電源電圧の切り替わりを検知して、当該切り替わり期間中、前記スイッチング素子をオン状態に制御するスイッチング制御回路とを備えた
ことを特徴とする半導体集積回路。 - 請求項1に記載のラッチ回路を備えた
ことを特徴とするスタティック型半導体メモリ。 - マスターラッチ回路及びスレーブラッチ回路の少なくとも一方として、請求項1に記載のラッチ回路を備えた
ことを特徴とするマスタースレーブ型のフリップフロップ回路。 - 請求項1に記載のラッチ回路を備えた
ことを特徴とする情報機器。 - 請求項1に記載のラッチ回路を備えた
ことを特徴とする通信機器。 - 請求項1に記載のラッチ回路を備えた
ことを特徴とするAV装置。 - 請求項1に記載のラッチ回路を備えた
ことを特徴とする移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229513A JP4954639B2 (ja) | 2006-08-25 | 2006-08-25 | ラッチ回路及びこれを備えた半導体集積回路 |
CN2007101411487A CN101132170B (zh) | 2006-08-25 | 2007-08-08 | 数据保存电路及具有该数据保存电路的半导体集成电路 |
US11/889,821 US7612594B2 (en) | 2006-08-25 | 2007-08-16 | Latch circuit and semiconductor integrated circuit having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229513A JP4954639B2 (ja) | 2006-08-25 | 2006-08-25 | ラッチ回路及びこれを備えた半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008052847A true JP2008052847A (ja) | 2008-03-06 |
JP4954639B2 JP4954639B2 (ja) | 2012-06-20 |
Family
ID=39112802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006229513A Expired - Fee Related JP4954639B2 (ja) | 2006-08-25 | 2006-08-25 | ラッチ回路及びこれを備えた半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7612594B2 (ja) |
JP (1) | JP4954639B2 (ja) |
CN (1) | CN101132170B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8044694B2 (en) | 2008-07-25 | 2011-10-25 | Renesas Electronics Corporation | Semiconductor integrated circuit having latch circuit applied changeable capacitance and method thereof |
JP4970630B1 (ja) * | 2009-03-19 | 2012-07-11 | アルテラ コーポレイション | ソフトエラーアップセット不感性を有する揮発性記憶素子 |
JP2013141212A (ja) * | 2011-12-06 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | 信号処理回路および信号処理回路の駆動方法 |
JP2013179642A (ja) * | 2011-01-05 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 信号処理回路 |
US8779798B2 (en) | 2011-05-19 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Arithmetic circuit and method of driving the same |
US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
US9054678B2 (en) | 2012-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US9083327B2 (en) | 2012-07-06 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
US9608005B2 (en) | 2013-08-19 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit including oxide semiconductor devices |
JP2018026575A (ja) * | 2009-11-20 | 2018-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009063542A1 (ja) * | 2007-11-12 | 2009-05-22 | Fujitsu Microelectronics Limited | 半導体装置 |
US7965540B2 (en) * | 2008-03-26 | 2011-06-21 | International Business Machines Corporation | Structure and method for improving storage latch susceptibility to single event upsets |
KR101720072B1 (ko) * | 2009-12-11 | 2017-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치 |
WO2012017843A1 (en) * | 2010-08-06 | 2012-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
US8508276B2 (en) | 2010-08-25 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including latch circuit |
US8427216B1 (en) * | 2010-09-10 | 2013-04-23 | Marvell International Ltd. | Ser tolerant flip flop having a redundant latch |
JP5879165B2 (ja) * | 2011-03-30 | 2016-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI567735B (zh) | 2011-03-31 | 2017-01-21 | 半導體能源研究所股份有限公司 | 記憶體電路,記憶體單元,及訊號處理電路 |
US8854867B2 (en) | 2011-04-13 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method of the memory device |
JP5886128B2 (ja) | 2011-05-13 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102093909B1 (ko) | 2011-05-19 | 2020-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 회로 및 회로의 구동 방법 |
TWI570730B (zh) | 2011-05-20 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US8982607B2 (en) | 2011-09-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
US9058892B2 (en) | 2012-03-14 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and shift register |
CN104769842B (zh) | 2012-11-06 | 2017-10-31 | 株式会社半导体能源研究所 | 半导体装置以及其驱动方法 |
KR102112367B1 (ko) | 2013-02-12 | 2020-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2014199709A (ja) | 2013-03-14 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 記憶装置、半導体装置 |
WO2014157019A1 (en) | 2013-03-25 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6542542B2 (ja) * | 2014-02-28 | 2019-07-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6442321B2 (ja) | 2014-03-07 | 2018-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法、並びに電子機器 |
TWI646782B (zh) | 2014-04-11 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置 |
WO2016055913A1 (en) | 2014-10-10 | 2016-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, processing unit, electronic component, and electronic device |
US10177142B2 (en) | 2015-12-25 | 2019-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit, logic circuit, processor, electronic component, and electronic device |
CN113196546A (zh) | 2018-12-20 | 2021-07-30 | 株式会社半导体能源研究所 | 半导体装置及电池组 |
CN112885391B (zh) * | 2021-02-19 | 2022-07-08 | 中国科学院微电子研究所 | 一种sram存储单元、sram存储器以及数据存储方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5712486A (en) * | 1980-06-26 | 1982-01-22 | Mitsubishi Electric Corp | Semiconductor storage device |
JPH06140885A (ja) * | 1992-10-24 | 1994-05-20 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH0693609B2 (ja) * | 1988-08-12 | 1994-11-16 | 株式会社東芝 | データ保持回路 |
JP2000195274A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | ソフトエラ―耐性強化ラッチ回路、半導体装置、ソフトエラ―耐性強化設計方法及び記録媒体 |
JP2004140164A (ja) * | 2002-10-17 | 2004-05-13 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252797A (ja) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2689416B2 (ja) * | 1986-08-18 | 1997-12-10 | 日本電気株式会社 | フリツプフロツプ |
JPH0683065B2 (ja) * | 1988-02-09 | 1994-10-19 | 沖電気工業株式会社 | 分周回路 |
JPH0478215A (ja) * | 1990-07-18 | 1992-03-12 | Sony Corp | マスタースレーブ型フリップフロップ回路 |
US5467038A (en) * | 1994-02-15 | 1995-11-14 | Hewlett-Packard Company | Quick resolving latch |
US6211713B1 (en) * | 1999-04-27 | 2001-04-03 | International Business Machines Corporation | Adjustable feedback for CMOS latches |
US6504412B1 (en) * | 2000-09-15 | 2003-01-07 | Intel Corporation | Storage element with switched capacitor |
US6621318B1 (en) * | 2001-06-01 | 2003-09-16 | Sun Microsystems, Inc. | Low voltage latch with uniform sizing |
JP3744867B2 (ja) | 2002-03-19 | 2006-02-15 | 株式会社半導体理工学研究センター | データ保持回路 |
US7142030B2 (en) * | 2002-12-03 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
US6864733B2 (en) * | 2003-05-29 | 2005-03-08 | Intel Corporation | Data-enabled static flip-flop circuit with no extra forward-path delay penalty |
JP2007328864A (ja) * | 2006-06-08 | 2007-12-20 | Seiko Epson Corp | 緩衝型強誘電体コンデンサラッチ回路 |
-
2006
- 2006-08-25 JP JP2006229513A patent/JP4954639B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-08 CN CN2007101411487A patent/CN101132170B/zh not_active Expired - Fee Related
- 2007-08-16 US US11/889,821 patent/US7612594B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5712486A (en) * | 1980-06-26 | 1982-01-22 | Mitsubishi Electric Corp | Semiconductor storage device |
JPH0693609B2 (ja) * | 1988-08-12 | 1994-11-16 | 株式会社東芝 | データ保持回路 |
JPH06140885A (ja) * | 1992-10-24 | 1994-05-20 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JP2000195274A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | ソフトエラ―耐性強化ラッチ回路、半導体装置、ソフトエラ―耐性強化設計方法及び記録媒体 |
JP2004140164A (ja) * | 2002-10-17 | 2004-05-13 | Toshiba Corp | 半導体記憶装置 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8044694B2 (en) | 2008-07-25 | 2011-10-25 | Renesas Electronics Corporation | Semiconductor integrated circuit having latch circuit applied changeable capacitance and method thereof |
JP4970630B1 (ja) * | 2009-03-19 | 2012-07-11 | アルテラ コーポレイション | ソフトエラーアップセット不感性を有する揮発性記憶素子 |
JP2020107895A (ja) * | 2009-11-20 | 2020-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10505520B2 (en) | 2009-11-20 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
JP2018026575A (ja) * | 2009-11-20 | 2018-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI562142B (en) * | 2011-01-05 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Storage element, storage device, and signal processing circuit |
US9330759B2 (en) | 2011-01-05 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
US9024669B2 (en) | 2011-01-05 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
JP2013179642A (ja) * | 2011-01-05 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 信号処理回路 |
US8575985B2 (en) | 2011-01-05 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
US9818749B2 (en) | 2011-01-05 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
US8779798B2 (en) | 2011-05-19 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Arithmetic circuit and method of driving the same |
US10090333B2 (en) | 2011-05-19 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Arithmetic circuit and method of driving the same |
JP2013141212A (ja) * | 2011-12-06 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | 信号処理回路および信号処理回路の駆動方法 |
US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
US9312851B2 (en) | 2012-07-06 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US9083327B2 (en) | 2012-07-06 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
US9054678B2 (en) | 2012-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US9608005B2 (en) | 2013-08-19 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit including oxide semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JP4954639B2 (ja) | 2012-06-20 |
US20080048744A1 (en) | 2008-02-28 |
CN101132170A (zh) | 2008-02-27 |
US7612594B2 (en) | 2009-11-03 |
CN101132170B (zh) | 2011-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4954639B2 (ja) | ラッチ回路及びこれを備えた半導体集積回路 | |
US7080270B2 (en) | Multi-threshold-voltage integrated circuit having a non-volatile data storage circuit | |
EP1537581B1 (en) | Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device | |
JP5140459B2 (ja) | 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法 | |
US20090066386A1 (en) | Mtcmos flip-flop with retention function | |
US8044694B2 (en) | Semiconductor integrated circuit having latch circuit applied changeable capacitance and method thereof | |
US20030090928A1 (en) | Semiconductor memory device | |
US6958948B2 (en) | Semiconductor device having a data latching or storing function | |
US9805790B2 (en) | Memory cell with retention using resistive memory | |
US20020080663A1 (en) | Semiconductor integrated circuit | |
JP2004259352A (ja) | 半導体記憶装置 | |
JP2003203475A (ja) | 半導体集積回路および半導体メモリ | |
JP2010124290A (ja) | データ保持装置 | |
TWI410971B (zh) | 靜態隨機存取記憶體 | |
CN111130531B (zh) | 多位电平转换器、电平转换器使能电路及电平转换方法 | |
US7002834B2 (en) | Semiconductor integrated circuit | |
US7158428B2 (en) | Semiconductor memory device having hierarchical bit line structure | |
CN106487362B (zh) | 半导体电路 | |
JP5083889B2 (ja) | Sramセル回路およびその駆動方法 | |
US7733690B2 (en) | Semiconductor integrated circuit having a latch circuit | |
US7209395B2 (en) | Low leakage and leakage tolerant stack free multi-ported register file | |
US20080303573A1 (en) | Data-retention latch for sleep mode application | |
US7577013B2 (en) | Storage units and register file using the same | |
KR20150093561A (ko) | 반도체 회로 및 그 동작 방법 | |
JP2000022503A (ja) | フリップフロップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |