CN101501659A - 用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备 - Google Patents

用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备 Download PDF

Info

Publication number
CN101501659A
CN101501659A CNA2007800299933A CN200780029993A CN101501659A CN 101501659 A CN101501659 A CN 101501659A CN A2007800299933 A CNA2007800299933 A CN A2007800299933A CN 200780029993 A CN200780029993 A CN 200780029993A CN 101501659 A CN101501659 A CN 101501659A
Authority
CN
China
Prior art keywords
memory
memory controller
storage arrangement
circuit
notice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800299933A
Other languages
English (en)
Other versions
CN101501659B (zh
Inventor
巴里·乔·沃尔福德
詹姆斯·爱德华·小沙利文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101501659A publication Critical patent/CN101501659A/zh
Application granted granted Critical
Publication of CN101501659B publication Critical patent/CN101501659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

揭示一种存储器系统。所述存储器系统包含第一和第二存储器装置，以及存储器控制器，所述存储器控制器经配置以选择性地启用所述存储器装置中的一者，所述存储器控制器具有耦合到所述第一和第二存储器装置的第一线路以及耦合到所述第一和第二存储器装置的第二线路。所述第一存储器装置经配置以在所述第一线路上向所述存储器控制器提供通知，且所述第二存储器装置经配置以在所述第二线路上向所述存储器控制器提供通知。所述第一存储器装置进一步经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载所述第一线路，且所述第二存储器装置进一步经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载所述第二线路。

Description

用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备
在35 U.S.C.§119下主张优先权
本专利申请案主张2006年8月14日申请的题为“用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备(Method and Apparatus to Enable theCooperative Signaling of a Shared Bus Interrupt in a Multi-Rank Memory Subsystem)”的第60/822,279号临时申请案的优先权，且所述临时申请案转让给本发明的受让人，并特此以引用的方式明确地并入本文中。
技术领域
本发明大体上涉及存储器系统，且更具体来说，涉及存储器系统中的存储器控制器与存储器之间的信令。
背景技术
存储器系统当今在处理系统中广泛用于存储各种处理实体所需的数据。存储器系统通常包含管理对存储器的存取的存储器控制器。存储器通常以由存储器单元行和列形成的矩阵结构配置，其中每一存储器单元能够存储一位数据。可由处理实体或其它来源通过向存储器控制器提供适当的地址来存取存储器单元区块。来自处理实体的地址可经由总线发送到存储器控制器，其中行地址占用较高阶的位，且开始列地址占用较低阶的位。存储器控制器使用多路复用方案来向存储器发送行地址，接着发送开始列地址。
当处理实体需要存取存储器区块时，其向存储器控制器发送读取或写入命令。每一读取和写入命令均包含一地址。存储器控制器执行每一命令的方式取决于处理实体是否正试图存取存储器中的开放页。“页”通常与存储器行相关联，且“开放页”意味着存储器正指向一存储器行，且仅需要开始列地址和列存取选通(column access strobe，CAS)来存取存储器区块。为了存取存储器的未开放页，存储器控制器必须在向存储器呈递开始列地址和CAS之前，向存储器呈递行地址和行存取选通(row access strobe，RAS)以移动指针。
当今，存储器系统中使用各种存储器。同步动态随机存取存储器(SynchronousDynamic Random Access Memory，SDRAM)就是一个实例。当处理实体正在对SDRAM或其它存储器装置进行写入时，数据经由数据总线在存储器控制器与存储器之间传输。存储器控制器可使用数据掩码来掩蔽数据总线上的数据。当数据掩码被解除断言时，数据总线上的数据将被写入到存储器。当数据掩码被断言时，数据总线上的数据将被忽略，且将不执行写入操作。
数据掩码仅在写入操作期间使用。当处理实体不在向SDRAM或其它存储器装置进行写入时，存储器控制器使数据掩码处于三态。因此，存在当处理实体不在执行写入操作时出于其它目的而使用数据掩码的机会。通过以此方式利用数据掩码，额外通信可能在存储器控制器与存储器之间发生，而不增加存储器装置上引脚的数目。
发明内容
揭示存储器系统的一个方面。所述存储器系统包含：第一和第二存储器装置；以及存储器控制器，所述存储器控制器经配置以选择性地启用所述存储器装置中的一者，所述存储器控制器具有耦合到所述第一和第二存储器装置的第一线路以及耦合到所述第一和第二存储器装置的第二线路。所述第一存储器装置经配置以在所述第一线路上向所述存储器控制器提供通知，且所述第二存储器装置经配置以在所述第二线路上向所述存储器控制器提供通知。所述第一存储器装置进一步经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载所述第一线路，且所述第二存储器装置进一步经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载所述第二线路。
揭示存储器系统的另一方面。所述存储器系统包含：第一和第二存储器层级(memoryrank)，所述存储器层级中的每一者均具有一存储器装置；以及存储器控制器，其经配置以选择性地启用所述存储器层级中的一者，并向所述经启用存储器层级写入数据，所述存储器控制器具有第一和第二线路，所述线路中的每一者耦合到所述第一和第二存储器层级，所述第一和第二线路经配置以提供与所述数据有关的数据掩码。所述第一存储器层级中的所述存储器装置经配置以在所述第一线路上向所述存储器控制器提供通知，且所述第二存储器层级中的所述存储器装置经配置以在所述第二线路上向所述存储器控制器提供通知。
揭示一种在存储器控制器与具有第一和第二存储器装置的存储器之间进行通信的方法的一个方面。所述存储器控制器包含耦合到所述第一和第二存储器装置的线路。所述方法包含：在第一线路上从所述第一存储器装置向所述存储器控制器提供通知；启用所述第二存储器装置以使所述存储器控制器对所述第二存储器装置进行写入；以及将所述第一存储器装置置于当所述存储器控制器正在对所述第二存储器装置进行写入时不加载所述线路的状态。
揭示一种在存储器控制器与具有第一和第二存储器层级的存储器之间进行通信的方法的另一方面。所述存储器层级中的每一者具有一存储器装置。所述存储器控制器包含耦合到所述第一层级中的存储器装置的第一线路和耦合到所述第二层级中的存储器装置的第二线路。所述方法包含：在所述第一线路上从所述第一存储器层级中的存储器装置向所述存储器控制器提供通知；启用所述第二存储器层级以使所述存储器控制器对所述第二存储器层级进行写入；当所述存储器控制器正在对所述第二存储器装置进行写入时，在所述第一和第二线路上从所述存储器控制器向所述第二存储器层级提供数据掩码。
揭示一种存储器系统的又一方面。所述存储器系统包含：第一和第二存储器装置；以及存储器控制器，其经配置以选择性地启用所述存储器装置中的一者，所述存储器控制器具有耦合到所述第一和第二存储器装置的第一线路以及耦合到所述第一和第二存储器装置的第二线路。所述第一存储器装置进一步包含用于在所述第一线路上向所述存储器控制器提供通知的装置，且所述第二存储器装置包含在所述第二线路上向所述存储器控制器提供通知的装置。所述用于在所述第一线路上向所述存储器控制器提供通知的装置和所述用于在所述第二线路上向所述存储器控制器提供通知的装置每一者经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载其各自的线路。
揭示一种存储器系统的另一方面。所述存储器系统包含：第一和第二存储器层级，所述存储器层级中的每一者具有一存储器装置；以及存储器控制器，其经配置以选择性地启用所述存储器层级中的一者且将数据写入所述经启用存储器层级。所述存储器控制器具有第一和第二线路，所述线路中的每一者耦合到所述第一和第二存储器层级，所述第一和第二线路经配置以输出与所述数据有关的数据掩码。所述第一存储器层级中的存储器装置包含用于在所述第一线路上向所述存储器控制器提供通知的装置，且所述第二存储器层级中的存储器装置包含在所述第二线路上向所述存储器控制器提供通知的装置。
应理解，所属领域的技术人员从以下具体实施方式中将容易明白本发明的其它方面，其中以说明的方式展示并描述本发明的各种实施例。如将认识到，本发明能够具有其它且不同的实施例，且其若干细节能够在各种其它方面进行修改，且全都不脱离本发明。因此，附图和具体实施方式应被视为本质上是说明性的而不是限制性的。
附图说明
图1是说明处理系统的实例的概念框图；
图2是存储器系统的概念框图；
图3是说明存储器系统中的写入操作的实例的时序图；
图4是说明存储器装置的实例的功能框图；
图5是说明存储器系统的另一实例的概念框图；
图6是说明图5的存储器系统中的信令的实例的概念框图；以及
图7是说明存储器装置的另一实例的功能框图。
具体实施方式
下文结合附图而陈述的具体实施方式希望作为对本发明各种实施例的描述，且不希望代表其中可实践本发明的仅有实施例。具体实施方式包含为提供对本发明的全面理解的特定细节。然而，所属领域的技术人员将明白，可在没有这些特定细节的情况下实践本发明。在一些情况下，以框图的形式展示众所周知的结构和组件，以便避免模糊本发明的概念。
图1是说明处理系统的实例的概念框图。处理系统100可以是合作以执行一个或一个以上处理功能的装置集合。处理系统100的典型应用包含(但不限于)桌上型计算机、膝上型计算机、服务器、蜂窝式电话、个人数字助理(PDA)、游戏控制台、寻呼机、调制解调器、音频设备、医疗装置、汽车、视频设备、工业设备，或能够处理、检索和存储信息的任何其它机器或装置。
将处理系统100展示为具有存储器系统104，其可由任一数目的处理实体存取。在图1所示的配置中，展示三个处理器102与存储器系统104通信。每一处理器102可以是通用处理器(例如微处理器)、专用处理器(例如数字信号处理器(DSP))、专用集成电路(ASIC)、直接存储器存取(direct memory access，DMA)控制器、桥接器、可编程逻辑组件，或需要存取存储器系统104的任何其它实体。
图2是存储器系统的概念框图。存储器系统104包含管理对存储器204的存取的存储器控制器202。存储器204在图2中展示为多体存储器装置，其具有四个体204a到204d，但取决于特定应用可具有任一数目的体。多体存储器装置可被视为集成到单片硅中的一系列单独存储器。在存储器系统104的替代实施例中，存储器控制器202可经配置以管理对多个存储器装置的存取，其中每一存储器装置是单体或多体装置。所属领域的技术人员将容易了解，贯穿本发明而描述的各种概念可应用于具有不同配置的存储器系统。
存储器控制器202可以是控制一个或一个以上存储器装置的操作的任何实体，所述存储器装置包含专用存储器控制器芯片、直接控制存储器的处理器、存储器装置上的控制器电路，或任何其它合适的布置。每一存储器装置可以是任一类型的临时存储装置，例如SDRAM、DRAM或RAM，或较长期存储装置，例如快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器等。在此实例中，将在SDRAM的上下文中描述存储器装置，然而贯穿本发明而描述的各种概念可延伸到其它存储器装置。
将参看图3的时序图来描述对存储器装置的写入操作的实例。通过断言芯片选择(chip select，CS)301来启用存储器装置。在可对存储器装置内的体执行读取或写入操作之前，所述体中的一行必须打开。这是通过将体地址308和行地址310两者发送到存储器装置并断言CS 301和RAS 302(通过在时间320将其驱动到逻辑“0”状态)来完成的。在此实例中，所有控制信号(数据掩码除外)均被以逻辑“0”状态“断言”，然而，在实践中极性可切换。
一旦存储器装置中一行打开，那么存储器控制器可从所述行进行读取或对所述行进行写入。在时间322，存储器控制器通过向存储器装置发送体地址308和开始列地址312并断言CS 301、CAS 304以及写入启用(write enable，WE)306来起始写入操作。在WE 306的断言后的预定延迟之后，存储器控制器开始在数据总线316上将待写入的数据传输到存储器装置(见时间324)。当数据掩码被断言时，存储器装置将忽略总线316上的数据，且不执行写入操作。在此实例中，在第一数据占有期(tenure)326期间断言数据掩码(即，将其驱动到逻辑“1”状态)。因此，所述数据未被写入存储器装置。在第二数据占有期328和第三数据占有期330期间，数据掩码被解除断言，且在总线316上传输的数据被写入存储器装置。如早先所指出，经断言数据掩码的极性在此实例中是为阐释方便而选择的，但在实践中可以是任何极性。在例如时间332之前，且在写入操作之后，数据总线316和数据掩码318未被加载，例如未被驱动到高阻抗状态或处于三态。
图4是说明存储器装置400的实例的功能框图。存储器装置400包含控制逻辑401，其接收来自存储器控制器(未图示)的CS、RAS、CAS和WE，并产生适当的触发以执行读取和写入操作。
存储器装置400还包含接收来自存储器控制器的地址的地址寄存器402。地址寄存器402使所述地址分离，从而将体地址发送到体控制逻辑403，将行地址发送到多路复用器404，且将开始列地址发送到列地址计数器405。体控制逻辑403基于体地址而从行地址解码器408和列地址解码器410选择解码器。多路复用器404将来自地址寄存器402的行地址(其具有来自刷新计数器406的输出)多路复用到行地址解码器408中的选定解码器。刷新计数器406用于在刷新周期期间产生一系列行地址。行地址解码器408中的选定解码器在接收到来自控制逻辑401的触发时对所述行地址进行解码。将经解码的行地址提供到存储器阵列414，以打开由行地址解码器408中的选定解码器控制的存储体中的一行。
一旦在存储体中打开所述行，就在列地址计数器405接收到来自控制逻辑401的触发时从所述列地址计数器405输出开始列地址。来自控制逻辑401的后续触发用于使列地址计数器405递增，以产生足以存取存储体行中的存储器区块以完成读取或写入操作的一系列列地址。将列地址提供到列地址解码器410中由体控制逻辑405选择的解码器。选定解码器对列地址进行解码并将经解码的地址提供到I/O与数据掩码逻辑单元416。来自控制逻辑401的信号也被提供到I/O与数据掩码逻辑416，以指示总线交易是读取操作还是写入操作。在读取操作的情况下，由体、行和列地址指定的存储器阵列414的内容在由数据总线驱动器423经由总线驱动器418传输到存储器控制器之前，被读取到I/O与数据掩码逻辑416中。在写入操作的情况下，数据总线418上的数据由总线接收器422提供到I/O与数据掩码逻辑416。数据掩码430也由数据掩码接收器428提供到I/O与数据掩码逻辑416。如果数据掩码被解除断言，那么I/O与数据掩码逻辑416将数据写入到存储器阵列414中的指定地址。另一方面，如果数据掩码被断言，那么忽略所述数据且不执行写入操作。
如早先所阐释，除非当存储器控制器正在对存储器装置400进行写入，否则使数据掩码处于三态。在所述时间期间，数据掩码可用于向存储器控制器提供信息或某种类型的通知。在存储器装置400的一种配置中，数据掩码可用于向存储器控制器指示存储器装置400的状态已发生变化。此概念可用于消除存储器控制器轮询存储器装置400的状态的需要，并使存储器控制器成为受事件驱动的。举例来说，且没有限制，存储器装置400可使用数据掩码来指示温度变化。或者或另外，数据掩码可用于指示时序误差，例如刷新误差。数据掩码还可用于指示误差校正码(error-correcting code，ECC)误差。所属领域的技术人员将容易能够确定最适合任何特定应用的信息或通知类型。
使用状态机426或另一实体来监视存储器装置400的状态变化。当检测到变化时，信号或中断从状态机426输出并提供到数据掩码驱动器424的输入。状态机426还向数据掩码驱动器424提供启用信号470。当正在执行写入操作时，从数据掩码驱动器424停用启用信号470。通过停用启用信号，数据掩码驱动器424被迫进入三态条件，其允许存储器控制器在写入操作期间使用数据掩码。在一个实施例中，状态机426包含内部定时器(未图示)，所述内部定时器的输出控制启用信号。当WE被断言且在足以完成写入操作的时间周期内保持被激活时，内部定时器(未图示)被触发或激活。在内部定时器(未图示)被激活时，启用信号从数据掩码驱动器424移除。
图5是说明存储器系统的另一实例的概念框图。在此实例中，将存储器控制器502展示为经由32位数据总线506与两层级存储器504通信。第一层级508包含两个16位宽存储器装置508a到508b，其连接在一起以支持32位总线连接。举例来说，存储器装置508a可用于任何总线交易的较低阶的位，且存储器装置508b可用于任何总线交易的较高阶的位。第二层级510也包含两个16位宽存储器装置510a到510b，其以类似方式连接在一起。每一存储器装置508a到508b、510a到510b可以是单体或多体装置。
存储器控制器502与存储器504之间的信令和寻址方案类似于结合图3而描述的方案，其中共用CS用于一层级中的每一存储器装置。此共用CS可被称为层级选择(rankselect，RS)，因为其选择一层级中的所有存储器装置。在此实例中，存储器控制器502经由数据总线506向选定层级中的存储器装置发送地址，且断言RAS以打开存储器装置的一体中的一行，且断言CAS以从所述行进行读取或对所述行进行写入。在写入操作的情况下，存储器控制器还断言WE。
图6是说明图5的存储器系统中的数据掩码信令的实例的概念框图。可为数据总线506(见图5)上的每一字节通道(byte lane)提供一数据掩码。由于总线上存在四个字节通道(即，32个位)，因此存在四个数据掩码601到604。连接到载运较低阶位的两个字节通道的存储器装置508a、510a接收两个数据掩码601、602。连接载运较高阶位的两个字节通道的存储器装置508b、510b接收另外两个数据掩码603、604。利用四个数据掩码601到604在数据总线的仅一部分被使用时促进存储器控制器502与存储器504之间的数据传输。举例来说，总线交易可能仅需要将单个字节写入到存储器504。存储器控制器502可通过在数据总线的单个字节通道上传输数据并为其它字节通道断言数据掩码来执行此总线交易。所述数据掩码由具有经断言RS的存储器层级用来确定数据正在哪一字节通道上传输。
数据掩码601到604还可由存储器504用来指示状态变化，如早先结合图4所论述。可向每一存储器装置508a到508b、510a到510b指配不同的数据掩码，以在不在执行写入操作时向存储器控制器提供信号或中断。举例来说，可将第一数据掩码601指配给存储器装置508a以处理第一层级508中的较低阶的位，可将第二数据掩码602指配给存储器装置510a以处理第二层级510中的较低阶的位，可将第三数据掩码603指配给存储器装置508b以处理第一层级508中的较高阶的位，且可将第四数据掩码601指配给存储器装置510b以处理第二层级510中的较高阶的位。存储器控制器可基于载运信号或中断的特定数据掩码而确定四个存储器装置508a到508b、510a到510b中的哪一者正在发送信息或通知。所有四个数据掩码601到604在对存储器装置中任一者的写入操作期间不可由存储器装置508a、508b、510a、510b加载。可使用各种方法来确保数据掩码601到604在包含使线路处于三态、终止线路、切换技术等的写入操作期间不被存储器装置508a、508b、510a、510b加载。
图7是图6的存储器装置的功能框图。在此实例中，控制逻辑701接收来自存储器控制器(未图示)的RAS、CAS和WE。在RS被断言的情况下，控制逻辑701产生适当的触发以执行读取和写入操作。如果RS被解除断言，那么控制逻辑701不产生任何触发。
无论RS的状态如何，均将RAS、CAS和WE提供到状态机726。如早先结合图4所阐释，WE可用于触发内部定时器(未图示)，在所述内部定时器被激活时，所述定时器从数据掩码驱动器728移除启用信号。所述内部定时器被激活，持续足以完成对存储器系统的任一层级中的存储器装置的写入操作的时间周期。当内部定时器未被激活时，可使用数据掩码驱动器728来向存储器控制器发送中断或信号以提供状态变化的通知。
在一个实施例中，由存储器装置700用来指示状态变化的数据掩码是可编程的。在此实施例中，为每一状态变化提供一数据掩码驱动器(数据掩码驱动器728或729)。如图7所示，设备制造商、经销商和/或用户可通过对状态机726的程序输入来选择所述两个数据掩码驱动器中的一者充当中断。响应于所述程序输入，状态机726可通过启用启用信号770以驱动数据掩码730来选择数据掩码驱动器728。明确地说，只要内部时间(未图示)被激活，状态机726就启用数据掩码驱动器728。通过停用启用信号775，状态机726停用另一数据掩码驱动器729，从而迫使数据掩码驱动器729进入三态条件。可进行编程改变以通过将内部定时器连接到另一数据掩码驱动器729并停用原始数据掩码驱动器728来选择另一数据掩码驱动器。
结合本文所揭示的实施例而描述的各种说明性逻辑区块、模块、电路、元件和/或组件可以通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文所描述的功能的任一组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算组件的组合，例如DSP与微处理器的组合、多个微处理器、一个或一个以上微处理器结合一DSP核心，或任何其它此类配置。
结合本文所揭示的实施例而描述的方法或算法可直接在硬件中实施，在由处理器执行的软件模块中实施，或在上述两者的组合中实施。软件模块可驻存在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移除盘、CD—ROM或此项技术中已知的任何其它形式的存储媒体中。存储媒体可耦合到处理器，使得处理器可从存储媒体读取信息和向存储媒体写入信息。在替代方案中，存储媒体可与处理器成一体式。
提供所揭示实施例的先前描述是为了使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对这些实施例的各种修改，且在不脱离本发明的精神或范围的情况下，本文所界定的一般原理可应用于其它实施例。因此，不希望本发明限于本文所示的实施例，而是希望赋予本发明与权利要求书一致的完整范围，其中以单数形式对元件的参考并不希望表示“一个且仅一个”(除非明确这样声明)，而是表示“一个或一个以上”。所属领域的技术人员已知或稍后将知道的贯穿本发明而描述的各种实施例的元件的所有结构和功能均等物均以引用的方式明确地并入本文中，且希望由权利要求书涵盖。而且，本文揭示的任何内容均不希望奉献给公众，无论权利要求书中是否明白地陈述此揭示内容。不应在35 U.S.C.§112第六段的条款下解释任何权利要求要素，除非使用短语“用于...的装置”来明确陈述所述要素，或在方法权利要求的情况下，使用短语“用于...的步骤”来陈述所述要素。

Claims (25)

1.一种存储器系统，其包括：
第一和第二存储器装置；以及
存储器控制器，其经配置以选择性地启用所述存储器装置中的一者，所述存储器控制器具有耦合到所述第一和第二存储器装置的第一线路以及耦合到所述第一和第二存储器装置的第二线路；
其中所述第一存储器装置经配置以在所述第一线路上向所述存储器控制器提供通知，且所述第二存储器装置经配置以在所述第二线路上向所述存储器控制器提供通知，且其中所述第一存储器装置经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载所述第一线路，且所述第二存储器装置经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载所述第二线路。
2.根据权利要求1所述的存储器系统，其中所述第一存储器装置包含经配置以在所述第一线路上向所述存储器控制器提供其通知的驱动器，且所述第二存储器装置包含经配置以在所述第二线路上向所述存储器控制器提供其通知的驱动器，且其中所述存储器装置中的每一者进一步经配置以使其驱动器处于三态，以便在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载所述第一和第二线路。
3.根据权利要求2所述的存储器系统，其中所述第一存储器装置进一步包括用于对其驱动器进行编程以向所述存储器控制器提供所述第一存储器装置的通知的装置，且所述第二存储器装置包括用于对其驱动器进行编程以向所述存储器控制器提供所述第二存储器装置的通知的装置。
4.根据权利要求2所述的存储器系统，其中所述存储器控制器进一步经配置以发信号向所述经启用存储器装置通知写入操作，所述存储器装置中的每一者经配置以响应于所述信号而使其驱动器处于三态。
5.根据权利要求1所述的存储器系统，其进一步包括第一和第二层级，所述第一层级包括包含所述第一存储器装置的第一多个存储器装置，且所述第二层级包括包含所述第二存储器装置的第二多个存储器装置，且其中所述存储器控制器进一步经配置以通过启用所述第一层级而启用所述第一存储器装置，且通过启用所述第二层级而启用所述第二存储器装置。
6.根据权利要求1所述的存储器系统，其中所述存储器控制器进一步经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时在所述第一和第二线路上提供数据掩码。
7.根据权利要求1所述的存储器系统，其中由所述第一存储器装置向所述存储器控制器提供的所述通知指示所述第一存储器装置的状态变化，且由所述第二存储器装置向所述存储器控制器提供的所述通知指示所述第二存储器装置的状态变化。
8.一种存储器系统，其包括：
第一和第二存储器层级，所述存储器层级中的每一者均具有一存储器装置；以及
存储器控制器，其经配置以选择性地启用所述存储器层级中的一者，并将数据写入到所述经启用存储器层级，所述存储器控制器具有第一和第二线路，所述线路中的每一者耦合到所述第一和第二存储器层级，所述第一和第二线路经配置以提供与所述数据有关的数据掩码；
其中所述第一存储器层级中的所述存储器装置经配置以在所述第一线路上向所述存储器控制器提供通知，且所述第二存储器层级中的所述存储器装置经配置以在所述第二线路上向所述存储器控制器提供通知。
9.根据权利要求8所述的存储器系统，其中所述第一存储器层级中的所述存储器装置经配置以在所述存储器控制器正在对所述经启用存储器层级进行写入时不加载所述第一线路，且所述第二存储器装置经配置以在所述存储器控制器正在对所述经启用存储器层级进行写入时不加载所述第二线路。
10.根据权利要求9所述的存储器系统，其中所述第一存储器层级中的所述存储器装置包含经配置以在所述第一线路上向所述存储器控制器提供其通知的驱动器，且所述第二存储器层级中的所述存储器装置包含经配置以在所述第二线路上向所述存储器控制器提供其通知的驱动器，且其中所述存储器装置中的每一者进一步经配置以使其驱动器处于三态，以便在所述存储器控制器正在对所述经启用存储器层级进行写入时不加载所述第一和第二线路。
11.根据权利要求10所述的存储器系统，其中所述存储器控制器进一步经配置以发信号向所述经启用存储器层级通知写入操作，所述存储器装置中的每一者经配置以响应于所述信号而使其驱动器处于三态。
12.根据权利要求8所述的存储器系统，其中所述存储器装置中的每一者包含耦合到所述第一线路的第一驱动器和耦合到所述第二线路的第二驱动器，且其中所述第一存储器层级中的所述存储器装置进一步经配置以使用其第一驱动器来向所述存储器控制器提供其通知，且所述第二存储器层级中的所述存储器装置进一步经配置以使用其第二驱动器来向所述存储器控制器提供其通知。
13.根据权利要求12所述的存储器装置，其中所述第一存储器层级中的所述存储器装置进一步包括用于对其第一驱动器进行编程以向所述存储器控制器提供其通知的装置，且所述第二存储器层级中的所述存储器装置包括用于对其第二驱动器进行编程以向所述存储器控制器提供其通知的装置。
14.根据权利要求8所述的存储器系统，其中由所述存储器装置中的每一者向所述存储器控制器提供的所述通知指示此存储器装置的状态变化。
15.一种在存储器控制器与具有第一和第二存储器装置的存储器之间进行通信的方法，所述存储器控制器具有耦合到所述第一和第二存储器装置的线路，所述方法包括：
在第一线路上从所述第一存储器装置向所述存储器控制器提供通知；
启用所述第二存储器装置以使所述存储器控制器对所述第二存储器装置进行写入；以及
将所述第一存储器装置置于当所述存储器控制器正在对所述第二存储器装置进行写入时不加载所述线路的状态。
16.根据权利要求15所述的方法，其中存储器控制器进一步包括耦合到所述第一和第二存储器装置的第二线路，所述方法进一步包括在所述第二线路上从所述第二存储器装置向所述存储器控制器提供通知。
17.根据权利要求15所述的方法，其进一步包括当所述存储器控制器正在对所述第二存储器装置进行写入时，从所述存储器控制器向所述第二存储器装置提供数据掩码。
18.根据权利要求15所述的方法，其进一步包括发信号向所述第二存储器装置通知写入操作，且其中所述第一存储器装置使用所述信号将其置于当所述存储器控制器正在对所述第二存储器装置进行写入时不加载所述线路的状态。
19.根据权利要求15所述的方法，其中由所述第一存储器装置向所述存储器控制器提供的所述通知指示所述第一存储器装置的状态变化。
20.一种在存储器控制器与具有第一和第二存储器层级的存储器之间进行通信的方法，所述存储器层级中的每一者具有一存储器装置，且其中所述存储器控制器包含耦合到所述第一层级中的所述存储器装置的第一线路和耦合到所述第二层级中的所述存储器装置的第二线路，所述方法包括：
在所述第一线路上从所述第一存储器层级中的所述存储器装置向所述存储器控制器提供通知；
启用所述第二存储器层级以使所述存储器控制器对所述第二存储器层级进行写入；
当所述存储器控制器正在对所述第二存储器装置进行写入时，在所述第一和第二线路上从所述存储器控制器向所述第二存储器层级提供数据掩码。
21.根据权利要求20所述的方法，其进一步包括将所述第一存储器层级中的所述存储器装置置于当所述存储器控制器正在对所述第二存储器层级进行写入时不加载所述第一线路的状态。
22.根据权利要求21所述的方法，其进一步包括发信号向所述第二存储器层级通知写入操作，且使用所述信号将所述第一存储器层级中的所述存储器装置置于当所述存储器控制器正在对所述第二存储器层级进行写入时不加载所述第一线路的状态。
23.根据权利要求20所述的方法，其中由所述第一存储器层级中的所述存储器装置向所述存储器控制器提供的所述通知指示此存储器装置的状态变化。
24.一种存储器系统，其包括：
第一和第二存储器装置；以及
存储器控制器，其经配置以选择性地启用所述存储器装置中的一者，所述存储器控制器具有耦合到所述第一和第二存储器装置的第一线路以及耦合到所述第一和第二存储器装置的第二线路；
其中所述第一存储器装置进一步包含用于在所述第一线路上向所述存储器控制器提供通知的装置，且所述第二存储器装置包含用于在所述第二线路上向所述存储器控制器提供通知的装置；
其中所述用于在所述第一线路上向所述存储器控制器提供通知的装置和所述用于在所述第二线路上向所述存储器控制器提供通知的装置每一者经配置以在所述存储器控制器正在对所述经启用存储器装置进行写入时不加载其各自的线路。
25.一种存储器系统，其包括：
第一和第二存储器层级，所述存储器层级中的每一者具有一存储器装置；以及
存储器控制器，其经配置以选择性地启用所述存储器层级中的一者，并将数据写入到所述经启用存储器层级，所述存储器控制器具有第一和第二线路，所述线路中的每一者耦合到所述第一和第二存储器层级，所述第一和第二线路经配置以输出与所述数据有关的数据掩码；
其中所述第一存储器层级中的所述存储器装置包含用于在所述第一线路上向所述存储器控制器提供通知的装置，且所述第二存储器层级中的所述存储器装置包含在所述第二线路上向所述存储器控制器提供通知的装置。
CN2007800299933A 2006-08-14 2007-08-08 用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备 Active CN101501659B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US82227906P 2006-08-14 2006-08-14
US60/822,279 2006-08-14
US11/565,034 2006-11-30
US11/565,034 US9262326B2 (en) 2006-08-14 2006-11-30 Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem
PCT/US2007/075517 WO2008021909A2 (en) 2006-08-14 2007-08-08 Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem

Publications (2)

Publication Number Publication Date
CN101501659A true CN101501659A (zh) 2009-08-05
CN101501659B CN101501659B (zh) 2012-09-05

Family

ID=39001902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800299933A Active CN101501659B (zh) 2006-08-14 2007-08-08 用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备

Country Status (11)

Country Link
US (1) US9262326B2 (zh)
EP (2) EP2680154B1 (zh)
JP (1) JP4902740B2 (zh)
KR (1) KR101052945B1 (zh)
CN (1) CN101501659B (zh)
BR (1) BRPI0715900A2 (zh)
CA (1) CA2658411C (zh)
ES (2) ES2435427T3 (zh)
MX (1) MX2009001454A (zh)
RU (1) RU2413979C2 (zh)
WO (1) WO2008021909A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104583942A (zh) * 2012-06-15 2015-04-29 索夫特机械公司 用于在使用共享存储器资源的存储器一致性模型中的乱序加载的基于锁的和基于同步的方法
US9904552B2 (en) 2012-06-15 2018-02-27 Intel Corporation Virtual load store queue having a dynamic dispatch window with a distributed structure
US9928121B2 (en) 2012-06-15 2018-03-27 Intel Corporation Method and system for implementing recovery from speculative forwarding miss-predictions/errors resulting from load store reordering and optimization
US9965277B2 (en) 2012-06-15 2018-05-08 Intel Corporation Virtual load store queue having a dynamic dispatch window with a unified structure
US9990198B2 (en) 2012-06-15 2018-06-05 Intel Corporation Instruction definition to implement load store reordering and optimization
CN108268390A (zh) * 2016-12-30 2018-07-10 爱思开海力士有限公司 存储器系统及其操作方法
US10019263B2 (en) 2012-06-15 2018-07-10 Intel Corporation Reordered speculative instruction sequences with a disambiguation-free out of order load store queue
US10048964B2 (en) 2012-06-15 2018-08-14 Intel Corporation Disambiguation-free out of order load store queue
WO2019000456A1 (zh) * 2017-06-30 2019-01-03 华为技术有限公司 传输数据掩码的方法、内存控制器、内存芯片和计算机系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101754A2 (en) * 2009-03-06 2010-09-10 Rambus Inc. Memory interface with interleaved control information
CN102279802A (zh) * 2010-06-13 2011-12-14 中兴通讯股份有限公司 提高同步动态随机存储控制器的读操作效率的方法和装置
JP6370528B2 (ja) * 2011-09-30 2018-08-08 ラムバス・インコーポレーテッド メモリデバイス群間でのチェックビットメモリデバイスの共有
US9515204B2 (en) 2012-08-07 2016-12-06 Rambus Inc. Synchronous wired-or ACK status for memory with variable write latency
KR102133573B1 (ko) * 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
KR101687492B1 (ko) * 2015-08-06 2016-12-16 주식회사 엘지씨엔에스 분산적으로 데이터를 저장하는 방법 및 암호학적 정보 처리 장치
US10459659B2 (en) * 2017-03-31 2019-10-29 Intel Corporation Technologies for issuing commands on selected memory devices
US10296230B1 (en) * 2017-12-22 2019-05-21 Advanced Micro Devices, Inc. Scheduling memory requests with non-uniform latencies
US11262949B2 (en) * 2020-05-28 2022-03-01 Advanced Micro Devices, Inc. Command throughput in PIM-enabled memory using available data bus bandwidth

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010449A (en) * 1974-12-31 1977-03-01 Intel Corporation Mos computer employing a plurality of separate chips
US4363108A (en) * 1979-06-25 1982-12-07 Honeywell Information Systems Inc. Low cost programmable video computer terminal
JPS6083296A (ja) * 1983-10-13 1985-05-11 Nec Corp 集積回路
JPS6150280A (ja) * 1985-07-26 1986-03-12 Hitachi Ltd メモリ
JPH0459582A (ja) 1990-06-29 1992-02-26 Toshiba Corp エレベータの点検用安全装置
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
US5216672A (en) * 1992-04-24 1993-06-01 Digital Equipment Corporation Parallel diagnostic mode for testing computer memory
US5640521A (en) * 1992-06-17 1997-06-17 Texas Instruments Incorporated Addressable shadow port and protocol with remote I/O, contol and interrupt ports
JPH06175747A (ja) 1992-12-08 1994-06-24 Nec Eng Ltd 情報処理装置
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
JPH07105146A (ja) * 1993-10-01 1995-04-21 Toyota Motor Corp 共有メモリ装置
JP3579461B2 (ja) * 1993-10-15 2004-10-20 株式会社ルネサステクノロジ データ処理システム及びデータ処理装置
JPH08124380A (ja) 1994-10-20 1996-05-17 Hitachi Ltd 半導体メモリ及び半導体メモリアクセス方法
US6804760B2 (en) * 1994-12-23 2004-10-12 Micron Technology, Inc. Method for determining a type of memory present in a system
TW388982B (en) 1995-03-31 2000-05-01 Samsung Electronics Co Ltd Memory controller which executes read and write commands out of order
JPH08315569A (ja) 1995-05-16 1996-11-29 Hitachi Ltd 半導体記憶装置、及びデータ処理装置
JP3351953B2 (ja) 1996-03-19 2002-12-03 富士通株式会社 モードレジスタ制御回路およびこれを有する半導体装置
US5860080A (en) * 1996-03-19 1999-01-12 Apple Computer, Inc. Multicasting system for selecting a group of memory devices for operation
US5787255A (en) * 1996-04-12 1998-07-28 Cisco Systems, Inc. Internetworking device with enhanced protocol translation circuit
US5982697A (en) * 1996-12-02 1999-11-09 Micron Technology, Inc. Method for initializing and reprogramming a control operation feature of a memory device
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
JPH10198599A (ja) 1997-01-13 1998-07-31 Fuji Xerox Co Ltd メモリ制御装置
DE69736680T2 (de) * 1997-02-07 2007-10-11 Mitsubishi Denki K.K. System und gerät zur bussteuerung
US20010011318A1 (en) * 1997-02-27 2001-08-02 Vishram P. Dalvi Status indicators for flash memory
US6049856A (en) * 1997-05-27 2000-04-11 Unisys Corporation System for simultaneously accessing two portions of a shared memory
USRE41847E1 (en) * 1997-07-14 2010-10-19 Panasonic Corporation Sensor provided with adjusting function
US6279084B1 (en) * 1997-10-24 2001-08-21 Compaq Computer Corporation Shadow commands to optimize sequencing of requests in a switch-based multi-processor system
US6154816A (en) * 1997-10-24 2000-11-28 Compaq Computer Corp. Low occupancy protocol for managing concurrent transactions with dependencies
US6415364B1 (en) * 1997-12-31 2002-07-02 Unisys Corporation High-speed memory storage unit for a multiprocessor system having integrated directory and data storage subsystems
US7024518B2 (en) * 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
US6038177A (en) * 1998-02-23 2000-03-14 Texas Instruments Incorporated Data pipeline interrupt scheme for preventing data disturbances
JP3580702B2 (ja) 1998-06-03 2004-10-27 シャープ株式会社 不揮発性半導体記憶装置
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US5963482A (en) * 1998-07-14 1999-10-05 Winbond Electronics Corp. Memory integrated circuit with shared read/write line
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
AU5398199A (en) 1998-08-18 2000-03-14 Intel Corporation Method and apparatus to control the temperature of a component
JP3954208B2 (ja) 1998-08-19 2007-08-08 富士通株式会社 半導体記憶装置
US5999474A (en) * 1998-10-01 1999-12-07 Monolithic System Tech Inc Method and apparatus for complete hiding of the refresh of a semiconductor memory
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
KR100330164B1 (ko) * 1999-04-27 2002-03-28 윤종용 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법
US6401213B1 (en) * 1999-07-09 2002-06-04 Micron Technology, Inc. Timing circuit for high speed memory
JP2001043671A (ja) 1999-07-28 2001-02-16 Oki Micro Design Co Ltd 半導体装置
DE69933670D1 (de) * 1999-08-31 2006-11-30 St Microelectronics Srl Temperaturfühler in Cmos-Technologie
JP2001167586A (ja) * 1999-12-08 2001-06-22 Toshiba Corp 不揮発性半導体メモリ装置
US20050160218A1 (en) 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
JP2002025288A (ja) 2000-06-30 2002-01-25 Hitachi Ltd 半導体集積回路
US6728798B1 (en) 2000-07-28 2004-04-27 Micron Technology, Inc. Synchronous flash memory with status burst output
US6570804B1 (en) * 2000-08-29 2003-05-27 Micron Technology, Inc. Fuse read sequence for auto refresh power reduction
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US20020078282A1 (en) * 2000-12-18 2002-06-20 International Business Machines Corporation Target directed completion for bus transactions
US6665755B2 (en) * 2000-12-22 2003-12-16 Nortel Networks Limited External memory engine selectable pipeline architecture
CN1203419C (zh) * 2001-01-09 2005-05-25 深圳市中兴集成电路设计有限责任公司 一种具有改进结构的微处理器系统
US6757857B2 (en) * 2001-04-10 2004-06-29 International Business Machines Corporation Alternating current built in self test (AC BIST) with variable data receiver voltage reference for performing high-speed AC memory subsystem self-test
JP2002311099A (ja) * 2001-04-16 2002-10-23 Oki Electric Ind Co Ltd メモリ制御回路
JP4700223B2 (ja) 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US6532180B2 (en) * 2001-06-20 2003-03-11 Micron Technology, Inc. Write data masking for higher speed DRAMs
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
US6918016B1 (en) * 2001-07-17 2005-07-12 Advanced Micro Devices, Inc. Method and apparatus for preventing data corruption during a memory access command postamble
DE10136853B4 (de) * 2001-07-27 2004-11-18 Infineon Technologies Ag Verfahren zur Datenkommunikation mehrerer Halbleiterspeicherbausteine mit einem Controllerbaustein und dafür eingerichteter Halbleiterspeicherbaustein
US6594748B1 (en) * 2001-11-09 2003-07-15 Lsi Logic Corporation Methods and structure for pipelined read return control in a shared RAM controller
KR20030044314A (ko) 2001-11-29 2003-06-09 엘지전자 주식회사 클럭신호 변경에 따른 시스템의 운영 장치및 방법
KR100878231B1 (ko) * 2002-02-08 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 구동 방법과 프레임 메모리
US6937958B2 (en) * 2002-02-19 2005-08-30 Sun Microsystems, Inc. Controller for monitoring temperature
US7664903B2 (en) * 2002-02-25 2010-02-16 Solid Access Technologies LLC Control unit with PCI and SCSI buses and computing system with electronic semiconductor disk
US6801459B2 (en) * 2002-03-22 2004-10-05 Intel Corporation Obtaining data mask mapping information
US6957308B1 (en) * 2002-07-11 2005-10-18 Advanced Micro Devices, Inc. DRAM supporting different burst-length accesses without changing the burst length setting in the mode register
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
US6851032B2 (en) * 2002-08-16 2005-02-01 Micron Technology, Inc. Latency reduction using negative clock edge and read flags
US6826663B2 (en) 2003-01-13 2004-11-30 Rambus Inc. Coded write masking
JP4366968B2 (ja) 2003-03-25 2009-11-18 ソニー株式会社 温度検出回路および記憶装置
JP4505195B2 (ja) * 2003-04-01 2010-07-21 エイティアイ テクノロジーズ インコーポレイテッド メモリデバイスにおいてデータを反転させるための方法および装置
DE112004000821B4 (de) * 2003-05-13 2016-12-01 Advanced Micro Devices, Inc. System mit einem Hauptrechner, der mit mehreren Speichermodulen über eine serielle Speicherverbindung verbunden ist
DE10330812B4 (de) * 2003-07-08 2006-07-06 Infineon Technologies Ag Halbleiterspeichermodul
KR100532448B1 (ko) 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7404071B2 (en) * 2004-04-01 2008-07-22 Micron Technology, Inc. Memory modules having accurate operating current values stored thereon and methods for fabricating and implementing such devices
US7370170B2 (en) * 2004-04-27 2008-05-06 Nvidia Corporation Data mask as write-training feedback flag
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
JP2006072968A (ja) * 2004-08-31 2006-03-16 Samsung Electronics Co Ltd 非周期クロックを有するメモリモジュール、メモリユニット、ハブ及びこれらを用いた方法
US7046538B2 (en) * 2004-09-01 2006-05-16 Micron Technology, Inc. Memory stacking system and method
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
US7640392B2 (en) * 2005-06-23 2009-12-29 Qualcomm Incorporated Non-DRAM indicator and method of accessing data not stored in DRAM array
US7230876B2 (en) 2005-02-14 2007-06-12 Qualcomm Incorporated Register read for volatile memory
US7620783B2 (en) * 2005-02-14 2009-11-17 Qualcomm Incorporated Method and apparatus for obtaining memory status information cross-reference to related applications
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands
US7613883B2 (en) * 2006-03-10 2009-11-03 Rambus Inc. Memory device with mode-selectable prefetch and clock-to-core timing
US20070271495A1 (en) * 2006-05-18 2007-11-22 Ian Shaeffer System to detect and identify errors in control information, read data and/or write data
WO2008011148A2 (en) 2006-07-21 2008-01-24 Edison Welding Institute, Inc. Conductive heat resistance deformation welding method
US7593279B2 (en) * 2006-10-11 2009-09-22 Qualcomm Incorporated Concurrent status register read
KR20100108697A (ko) 2009-03-30 2010-10-08 삼성전자주식회사 데이터 출력 패드들의 스왑 기능을 갖는 반도체 메모리 장치
JP6264833B2 (ja) 2012-11-22 2018-01-24 三菱マテリアル株式会社 切削インサート及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104583942A (zh) * 2012-06-15 2015-04-29 索夫特机械公司 用于在使用共享存储器资源的存储器一致性模型中的乱序加载的基于锁的和基于同步的方法
CN104583942B (zh) * 2012-06-15 2018-02-13 英特尔公司 乱序加载的基于锁的和基于同步的方法
US9904552B2 (en) 2012-06-15 2018-02-27 Intel Corporation Virtual load store queue having a dynamic dispatch window with a distributed structure
US9928121B2 (en) 2012-06-15 2018-03-27 Intel Corporation Method and system for implementing recovery from speculative forwarding miss-predictions/errors resulting from load store reordering and optimization
US9965277B2 (en) 2012-06-15 2018-05-08 Intel Corporation Virtual load store queue having a dynamic dispatch window with a unified structure
US9990198B2 (en) 2012-06-15 2018-06-05 Intel Corporation Instruction definition to implement load store reordering and optimization
US10019263B2 (en) 2012-06-15 2018-07-10 Intel Corporation Reordered speculative instruction sequences with a disambiguation-free out of order load store queue
US10048964B2 (en) 2012-06-15 2018-08-14 Intel Corporation Disambiguation-free out of order load store queue
US10592300B2 (en) 2012-06-15 2020-03-17 Intel Corporation Method and system for implementing recovery from speculative forwarding miss-predictions/errors resulting from load store reordering and optimization
CN108268390A (zh) * 2016-12-30 2018-07-10 爱思开海力士有限公司 存储器系统及其操作方法
WO2019000456A1 (zh) * 2017-06-30 2019-01-03 华为技术有限公司 传输数据掩码的方法、内存控制器、内存芯片和计算机系统

Also Published As

Publication number Publication date
WO2008021909A2 (en) 2008-02-21
WO2008021909A3 (en) 2008-05-08
EP2680154B1 (en) 2015-10-21
ES2435427T3 (es) 2013-12-19
EP2680154A1 (en) 2014-01-01
EP2057548B1 (en) 2013-09-18
CA2658411A1 (en) 2008-02-21
JP2010501098A (ja) 2010-01-14
JP4902740B2 (ja) 2012-03-21
ES2560258T3 (es) 2016-02-18
EP2057548A2 (en) 2009-05-13
RU2413979C2 (ru) 2011-03-10
KR101052945B1 (ko) 2011-07-29
KR20090042313A (ko) 2009-04-29
MX2009001454A (es) 2009-04-15
RU2009109200A (ru) 2010-09-27
BRPI0715900A2 (pt) 2013-07-30
CA2658411C (en) 2013-12-10
US9262326B2 (en) 2016-02-16
US20080040559A1 (en) 2008-02-14
CN101501659B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
CN101501659B (zh) 用以启用多层级存储器子系统中的共享总线中断的合作信令的方法和设备
KR100884096B1 (ko) 메모리 디바이스 및 모듈과, 컴퓨팅 디바이스와, 메모리시스템과 디바이스 및 컨트롤러의 작동 방법
US6981089B2 (en) Memory bus termination with memory unit having termination control
US6226729B1 (en) Method and apparatus for configuring and initializing a memory device and a memory channel
US8166223B2 (en) Apparatuses to provide a message signaled interrupt to generate a PCI express interrupt
JP4866646B2 (ja) メモリーに送るコマンドの選択方法、メモリーコントローラー、コンピュータシステム
CN101473438A (zh) 具有单个接口的混合存储器设备
KR20160006709A (ko) 고성능 및 저비용 플래시 변환 계층을 위한 시스템 및 방법
EP1835506A1 (en) Semiconductor memory, memory system, and operation method of memory system
US5329489A (en) DRAM having exclusively enabled column buffer blocks
US20230305972A1 (en) Memory tunneling interface
US7743184B2 (en) Coherent access register data transfer device and methods thereof
US20070038803A1 (en) Transparent SDRAM in an embedded environment
CN116250041A (zh) 用于dram的刷新管理列表
KR970067364A (ko) 멀티모드 캐시 메모리
EP0775347A2 (en) Integrated primary bus and secondary bus controller with reduced pin count
US20040042320A1 (en) Address decode
WO2000045272A1 (en) Method and apparatus for secure address re-mapping
WO2024072725A1 (en) Directed refresh management for dram
CN115346590A (zh) 一种通道修复方法及相关装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant