CN101320624B - 叠层陶瓷电子部件 - Google Patents

叠层陶瓷电子部件 Download PDF

Info

Publication number
CN101320624B
CN101320624B CN2008100998756A CN200810099875A CN101320624B CN 101320624 B CN101320624 B CN 101320624B CN 2008100998756 A CN2008100998756 A CN 2008100998756A CN 200810099875 A CN200810099875 A CN 200810099875A CN 101320624 B CN101320624 B CN 101320624B
Authority
CN
China
Prior art keywords
ceramic
internal electrode
layer
sintered bodies
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100998756A
Other languages
English (en)
Other versions
CN101320624A (zh
Inventor
铃木宏始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101320624A publication Critical patent/CN101320624A/zh
Application granted granted Critical
Publication of CN101320624B publication Critical patent/CN101320624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

本发明提供一种即使在小型化的情况下对耐湿性的可靠性也很高的叠层陶瓷电子部件。将陶瓷烧结体(10)的存在于第1内部电极(1)以及第2内部电极(2)的侧部与陶瓷烧结体的第1、第2侧面(21)、(22)之间、以及有效层部(3a)的侧部与陶瓷烧结体的第1、第2端面之间的侧面侧间隙部Gs中的、至少与第1、第2内部电极1、2邻接的区域作为Mg浓度比有效层部高的富含Mg的区域MR。另外，将侧面侧间隙部整体作为富含Mg的区域。将存在于有效层部的端部与陶瓷烧结体的第1或第2端面(11)、(12)之间的侧面侧间隙部GE中的、至少与第1、第2内部电极邻接的区域作为富含Mg的区域。在富含Mg的区域中含有的Mg比有效层部多0.5～1.0mol％的比例。

Description

叠层陶瓷电子部件
技术领域
本发明涉及一种陶瓷电子部件，尤其涉及对陶瓷层和电容形成用的内部电极进行叠层而构成的叠层陶瓷电子部件。
背景技术
近年来，伴随着移动电话及便携音乐播放器等电子设备的小型化，安装在电子设备内的电子部件的小型化在迅速发展。例如，在以片型叠层陶瓷电容器为代表的片型叠层陶瓷电子部件中，为了既能确保规定特性，又能减少片尺寸，因此陶瓷层的薄层化在发展。
并且，存在随着陶瓷层的薄层化陶瓷层的叠层片数也增加的倾向。通常，叠层陶瓷电子部件具有交互地叠层陶瓷层和内部电极的构造，不过为了内部电子不从片的侧面露出，而使内部电极不覆盖陶瓷层全部，仅形成为从陶瓷层的周边部后退少许的内侧位置，所以在内部电极和陶瓷层之间产生段差。并且，当陶瓷层的叠层片数增加时容易产生由于该段差而造成的分层等构造缺陷。
作为解决这样的问题的方法，提出了如下的方法(参照专利文献1)，例如，在陶瓷印制电路板上印刷了内部电极图案之后，在未印刷内部电极的部分印刷陶瓷膏剂，并通过该陶瓷膏剂来吸收段差。
可是，在上述方法的情况下存在如下的问题点，即使能吸收陶瓷层和内部电极之间的段差，在烧成时也存在由于内部电极和陶瓷层的烧结收缩变化不同，而在内部电极端部和陶瓷层之间产生细微的间隙，湿气等水分浸入此间隙，从而引起耐湿不良。
此外，作为与上述专利文献1相关的技术提出了如下的方法(参照专利文献2)，在段差吸收用陶瓷膏剂中添加SiO2，并缩小陶瓷和内部电极之间的烧结收缩变化的差。
可是，在该专利文献2的方法中，陶瓷和内部电极两者的烧结收缩变化完全匹配是极困难的，但由上述间隙而引起的耐湿不良的问题又必需要充分解决。
另外，由于段差吸收部分原本接近于片的外表面，所以存在如下问题，即在烧成工序中容易传热、容易烧结，而且由于添加了SiO2而使烧结温度进一步低下，侧面侧间隙部成为过烧结，从而容易导致电容器主体的构造缺陷及强度低下。
此外，作为解决段差问题的方法提出了如下的方法(参照专利文献3)，在段差吸收用陶瓷膏剂中添加Cu，并使作为内部电极材料的Ni和陶瓷膏剂中的Cu合金化，以提高内部电极和段差吸收层之间的接合性。
可是，在该专利文献3中的方法的情况下，Ni和Cu的合金由于烧成氛围等而容易发生氧化还原反应，所以在基于氧化反应的体积膨胀之后，因产生基于还原反应的体积减小，故而在段差部分产生间隙，从而难以充分确保对耐湿性的可靠性。
[专利文献1]日本特开昭56-94719号公报
[专利文献2]日本特开2004-96010号公报
[专利文献3]日本特开2005-101301号公报
发明内容
本发明为了解决上述课题而提供了一种即使在小型化的情况下对耐湿性的可靠性也较高的叠层陶瓷电子部件。
为了解决上述课题，本发明(技术方案1)的叠层陶瓷电子部件包括：陶瓷烧结体，其叠层有多个陶瓷层，并具有相互对置的第1侧面以及第2侧面、和相互对置的第1端面以及第2端面；含有Ni的第1内部电极，其形成在所述陶瓷烧结体内部，并从所述第1端面引出；含有Ni的第2内部电极，其按照经由特定的所述陶瓷层与所述第1内部电极对置的方式形成在所述陶瓷烧结体内部，并从所述第2端面引出；第1外部端子电极，其形成在所述陶瓷烧结体的所述第1端面上，并与所述第1内部电极电连接；以及第2外部端子电极，其形成在所述陶瓷烧结体的所述第2端面上，与所述第2内部电极电连接，并连接在与所述第1外部端子电极不同的电位上，所述陶瓷烧结体包括：有效层部，其夹持在所述陶瓷层中的所述第1内部电极以及所述第2内部电极上，并有助于电容形成；和侧面侧间隙部，其存在于所述第1、第2内部电极的侧部与所述陶瓷烧结体的第1、第2侧面之间、以及所述有效层部的侧部与所述陶瓷烧结体的第1、第2侧面之间，所述侧面侧间隙部中的至少与所述第1、第2内部电极邻接的区域被设置成Mg浓度比所述有效层部高的富含Mg的区域。
另外，在本发明中优选所述侧面侧间隙部中的、位于与各个所述第1、第2内部电极相同高度的区域为所述富含Mg的区域。
另外，在本发明中也可将所述侧面侧间隙部整体作为所述富含Mg的区域。
此外，在本发明中所述陶瓷烧结体含有端面侧间隙部，其存在于所述第1、第2内部电极的端部与所述陶瓷烧结体的第1、第2端面之间、以及所述有效层部的端部与所述陶瓷烧结体的第1或第2端面之间，并优选所述端面侧间隙部中的至少与所述第1、第2内部电极邻接的区域为Mg浓度比所述有效层部高的富含Mg的区域。
另外，在本发明中，比所述第1、第2内部电极中的最外层内部电极更靠近外侧的陶瓷层在所述侧面侧间隙部的垂直投影区域以及在所述端面侧间隙部的垂直投影区域的至少一个区域还可作为Mg浓度比所述有效层部高的富含Mg的区域。
另外，在本发明中希望使相对于构成所述富含Mg的区域的陶瓷材料的主成分100mol％的Mg添加比例，比相对于构成所述有效层部的陶瓷材料的主成分100mol％的Mg添加比例多0.5～1.0mol％。
另外，在本发明中，还可构成为在所述富含Mg的区域具有如Mg浓度从陶瓷烧结体的外侧向内侧降低的浓度梯度。
本发明(技术方案1)的叠层陶瓷电子部件如上所述，具备：陶瓷烧结体；形成在陶瓷烧结体内部的第1以及第2内部电极；与第1内部电极电连接的第1外部端子电极；以及与第2内部电极电连接的第2外部端子电极，其中，将存在于陶瓷烧结体的第1内部电极以及第2内部电极的侧部与陶瓷烧结体的第1、第2侧面之间、以及有效层部的侧部与陶瓷烧结体的第1、第2侧面之间的侧面侧间隙部之中的、至少与所述第1、第2内部电极邻接的区域作为Mg浓度比有效层部高的富含Mg的区域，所以在内部电极和侧面侧间隙部之间的边界部生成构成内部电极的金属即Ni和来自于陶瓷的金属元素即Mg之间的氧化化合物，通过该氧化化合物来填充内部电极与侧面侧间隙部之间的边界部分的间隙，并且通过该氧化化合物来结合内部电极和侧面侧间隙部，所以耐湿性提高。此外，由于生成氧化化合物所带来的体积膨胀，使得增大了内部电极和侧面侧间隙部之间的边界部分的间隙的填充效果，所以这点也能够期望耐湿性的大幅提高。
在本发明中，关于富含Mg的区域，所谓“Mg浓度比有效层部高”的概念是指，在有效层部含有Mg时，表示富含Mg的区域以高于有效层部的Mg含有率的比例含有Mg；并且，在有效层部不含有Mg时，表示在构成内部电极的金属即Ni与Mg之间的氧化化合物的生成中有意图地含有某程度的Mg。
此外，当采用在BaTiO3等中添加了MgO的材料作为耐还原性陶瓷材料时，关键在于富含Mg的区域以适当高于由该有效层部的MgO得来的Mg的含有率含有Mg。
另外，在本发明的叠层陶瓷电子部件中，将侧面侧间隙部之中的位于与各个第1、第2内部电极相同高度的区域即内部电极的侧边部分作为富含Mg的区域，由此在内部电极的周边部分和侧面侧间隙部之间的边界部分生成构成内部电极的金属即Ni和来源于陶瓷的金属元素即Mg之间的氧化化合物，这样可实现耐湿性的提高。
另外，在将所述侧面侧间隙部整体作为富含Mg的区域时，可防止由内部电极和侧面侧间隙部的间隙而引起的耐湿性的恶化，更可靠地获得耐湿性高的叠层陶瓷电子部件。
另外，通过将存在于有效层部的端部和陶瓷烧结体的第1或第2端面之间的端面侧间隙部中的至少与第1、第2内部电极邻接的区域作为富含Mg的区域，还可以抑制并防止水分从端面浸入，由此可进一步提高耐湿性。
此外，在端面上形成有外部端子电极，所以通过外部端子电极可获得抑制水分浸入的效果，因此很多情况下可不在端面侧特别设置富含Mg的区域，但是通过在该端面侧设置富含Mg的区域，可进一步提高耐湿可靠性。
另外，在本发明中，比第1、第2内部电极中的最外层内部电极更靠近外侧的陶瓷层在侧面侧间隙部的垂直投影区域以及在端面侧间隙部的垂直投影区域的至少一个区域还可作为Mg浓度比有效层部高的富含Mg的区域，在该情况下，能够更可靠地获得耐湿性高的叠层陶瓷电子部件。
另外，通过使相对于构成富含Mg的区域的陶瓷材料的主成分100mol％的Mg添加比例，比相对于构成有效层部的陶瓷材料的主成分100mol％的Mg添加比例多0.5～1.0mol％，能够可靠地提高耐湿可靠性，能够使本发明更具有实效。
另外，在本发明中，在富含Mg的区域的结构为具有如Mg浓度从陶瓷烧结体的外侧向内侧降低这样的浓度梯度的情况下，也可获得耐湿性优良的叠层陶瓷电子部件。
此外，作为设置成具有如Mg浓度从陶瓷烧结体的外侧向内侧降低的浓度梯度的结构的方法，例示了将烧成前的生坯片浸入含有Mg的粘合剂、并在浸入Mg之后烧成生坯片的方法等。
附图说明
图1是表示本发明的实施方式1的叠层陶瓷电子部件(叠层陶瓷电容器)的立体图。
图2是图1的A-A线剖面图。
图3是图1的B-B线剖面图。
图4是用于说明本发明的实施方式1的叠层陶瓷电容器的结构的图。
图5是用于说明本发明的实施方式1的叠层陶瓷电容器的作用的主要部件剖面图。
图6(a)、图6(b)、图6(c)是表示本发明的实施方式1的叠层陶瓷电容器的制造方法的图。
图7是表示本发明的实施方式2的叠层陶瓷电容器的结构的侧面剖面图。
图8是用于说明本发明的实施方式2的叠层陶瓷电容器的结构的图。
图9是表示本发明的实施方式3的叠层陶瓷电容器的结构的侧面剖面图。
图10是用于说明本发明的实施方式3的叠层陶瓷电容器的结构的图。
图11(a)、图11(b)是表示本发明的实施方式3的叠层陶瓷电容器的制造方法的图。
符号说明：
1：第1内部电极；2：第2内部电极；3：陶瓷层；3a：有效层；3b：外层；10：陶瓷烧结体；11：陶瓷烧结体的第1端面；12：陶瓷烧结体的第2端面；13b：垂直投影区域；21：陶瓷烧结体的第1侧面；22：陶瓷烧结体的第2侧面；31：第1外部端子电极；32：第2外部端子电极；41：陶瓷印制电路板；42：导电性膏剂；42p：内部电极图案；43：陶瓷膏剂；GE：端面侧间隙部；GE1：端面侧间隙部的与第1、第2内部电极邻接的区域；GS：侧面侧间隙部；GS1：侧面侧间隙部的与第1、第2内部电极邻接的区域；L：切割线；MR：富含Mg的区域。
具体实施方式
以下表示本发明的实施方式，对构成本发明特征的部分进一步进行详细的说明。
[实施方式1]
图1是表示本发明一实施方式的叠层陶瓷电子部件(在该实施方式中为叠层陶瓷电容器)的结构的立体图，图2是图1的A-A线剖面图，图3是图1的B-B线剖面图，图4是用于说明本发明的实施方式1的叠层陶瓷电容器的结构的图。
如图1～4所示，该实施方式1的叠层陶瓷电容器具有：陶瓷烧结体10，其叠层有多个陶瓷层3；第1以及第2内部电极1、2，其在烧结体内部被配置为交替地向相反侧引出；和第1以及第2外部端子电极31、32，其在陶瓷烧结体10的相互对置的第1端面11与第2端面12上被配置为与第1以及第2内部电极1、2的引出部分导通。
当进一步详细地说明时，陶瓷烧结体10具有：相互对置的第1侧面21以及第2侧面22(图1、图3)；和相互对置的第1端面11以及第2端面12(图1、图2)，在内部，如图2、图3所示配置有从第1端面11引出的含Ni的第1内部电极1以及从第2端面12引出的包含Ni的第2内部电极2，该第2内部电极2经由规定的陶瓷层(是有助于电容形成的电介质层)3与第1内部电极1对置地配置在陶瓷烧结体10的内部。
另外，如图1、图2所示，在陶瓷烧结体10的第1端面11设置有与第1内部电极1电连接的第1外部端子电极31，在陶瓷烧结体10的第2端面12上设置有与第2内部电极电连接、并连接到与第1外部端子电极31不同的电位的第2外部端子电极32。
另外，在该叠层陶瓷电容器中，陶瓷烧结体10，如图3、图4所示在陶瓷层3中含有：有效层3a，其夹持在第1内部电极1以及第2内部电极2，并有助于电容形成；侧面侧间隙部Gs，其存在于第1内部电极1以及第2内部电极2的侧部与陶瓷烧结体10的第1、第2侧面21、22之间、以及有效层部3a的侧部与陶瓷烧结体10的第1、第2侧面21、22之间；和端面侧间隙部GE，其存在于第1内部电极1以及第2内部电极2的端部与陶瓷烧结体10的第1、第2端面11、12之间、以及有效层部3a的端部与陶瓷烧结体10的第1或第2端面11、12之间。
此外，如图3所示，陶瓷烧结体10在位于最上层的内部电极1(2)以及最下层的内部电极1(2)的外侧具有作为无助于电容形成的陶瓷层的外层3b。
并且，在上述侧面侧间隙部Gs以及端面侧间隙部GE之中的与第1、第2内部电极1、2邻接的区域GS1(图3、图4)、GE1(图4)为与有效层部3a相比Mg浓度高的富含Mg的区域MR，Mg遍及整个间隙部且大致均匀地进行分布。
此外，该实施方式1中，遍及整个间隙部使Mg大致均匀地进行分布，不过未必需要Mg遍及整个间隙部均匀地进行分布，只要在间隙部的内部电极附近部分存在Mg既可。另外，如在该实施方式1的情况下，Mg也可以分布于整个间隙部，以使其到达陶瓷烧结体的侧面，另外还可以以在间隙部的内部电极附近的部分进行偏析的方式分布Mg。
此外，在该实施方式1中，采用不含有Mg的材料作为构成有效层部3a的陶瓷材料，采用相对于作为构成有效层部3a的陶瓷材料的主成分100mol％在0.5～1.0mol％氛围内添加了Mg的陶瓷材料作为构成富含Mg的区域MR。
在该实施方式1的叠层陶瓷电容器中，如上所述将侧面侧间隙部GE以及端面侧间隙部GE之中的与第1、第2内部电极1、2邻接的区域GS1以及GE1作为Mg浓度高于有效层部3a的富含Mg的区域MR，所以在第1、第2内部电极1、2和由与其邻接的陶瓷构成的区域GS1以及GE1之间的边界部分，生成构成内部电极1、2的金属即Ni和来自于陶瓷层的金属元素即Mg之间的氧化化合物，通过该氧化化合物来填充内部电极1、2和区域GS1以及GE1之间的边界部分的间隙C(参照图5)，并且通过该氧化化合物来结合内部电极1、2与区域GS1以及GE1，所以具有高耐湿性，这样即使在小型化的情况下也能够获得对耐湿性的可靠性高的叠层陶瓷电容器。
接着，对该叠层陶瓷电容器的制造方法进行说明。
(1)首先，制备以电介质陶瓷为主要成分的陶瓷印制电路板、含有Ni粉末作为导电材料的内部电极用导电性膏剂、外部端子电极用导电性膏剂。
在陶瓷印制电路板或各种导电性膏剂中含有粘合剂以及溶剂，可以采用公知的有机粘合剂及有机溶剂。
(2)然后，如图6(a)所示，在陶瓷印制电路板41上例如通过丝网印刷等将导电性膏剂42印刷为岛状，并形成内部电极图案42p。
(3)然后，如图6(b)所示，在陶瓷印制电路板41上的未形成内部电极图案42p的部分印刷用于侧面侧间隙部Gs以及端面侧间隙部GE的陶瓷膏剂43。
采用与构成作为基底的陶瓷印制电路板41的陶瓷材料相比Mg的含有率高的陶瓷材料作为构成该陶瓷膏剂的陶瓷材料。
此外，在间隙部中使Mg偏重分布时，例如可采用制备Mg含有率不同的多个种类的陶瓷膏剂、并相邻地按顺序进行印刷的方法。
(4)接着，一边使图6(b)所示的陶瓷印制电路板41在长度方向上交互地偏移规定距离一边进行叠层来制作主模块。此外，在最外层上叠层有未形成内部电极图案的外层用印制电路板。
此外，主模块根据需要利用静水压等方法来压接在叠层方向。
(5)接着，使主模块沿着规定的切割线L切成规定的大小，切出生坯片(参照图6(c))。此外，在图6(c)中为了方便而取出1块陶瓷印制电路板来显示切割线L。此外，根据需要也可以利用滚磨等方法来研磨生坯片，在生坯片的棱线部分以及角部分标注圆形。
(6)接着，烧成生坯片(生坯的陶瓷叠层体)。烧成温度最好为900～1300℃。烧成氛围分为适合使用的大气、N2等氛围。
(7)接着，在烧成的陶瓷叠层体的两端面上涂有导电性膏剂并进行烧结，以形成外部端子电极。烧结温度最好为700～900℃。烧结氛围分为适合使用的大气、N2等氛围。
此外，根据需要在外部端子电极表面上以提高电连接可靠性或提高焊锡性等为目的地形成镀敷膜。
由此，取得具有如图1～4所示的结构的叠层陶瓷电容器。
在该实施方式1的叠层陶瓷电容器的情况下，采用Mg含有率比构成陶瓷印制电路板1的材料高的材料来作为用于侧面侧间隙部Gs以及端面侧间隙部GE的陶瓷膏剂，所以如图3以及图4所示，在与侧面侧间隙部Gs、端面侧间隙部GE中的处于与第1以及第2内部电极1、2相同高度位置的区域所含有的Mg的浓度高于在其他陶瓷部分(有效层部3a等)所含有的Mg浓度，采用构成内部电极1、2的Ni和该Mg的氧化化合物来填充内部电极1、2和区域GS1以及GE1之间的边界部分的间隙C(参照图5)，并且利用该氧化化合物来结合内部电极1、2以及区域GS1以及GE1，所以获得具有高耐湿性的叠层陶瓷电容器。
此外，在陶瓷层彼此间容易引起构成成分的些许扩散，所以在侧面侧间隙部Gs、端面侧间隙部GE中的作为富含Mg的区域MR的区域GS1彼此间、GE1彼此间所夹持的部分的Mg浓度也会提高一些。
另外，虽然陶瓷中的Mg能以MgO等形态存在，但是在其他Mg氧化物等化合物的状态下也能够存在。只是作为玻璃成分的Mg非优选。这是因为当侧面侧间隙部Gs、端面侧间隙部GE中的玻璃量增加时，侧面侧间隙部Gs、端面侧间隙部GE的烧结温度下降，原本位于片的外表面附近的侧面侧间隙部Gs、端面侧间隙部GE上容易导热，所以侧面侧间隙部Gs、端面侧间隙部GE成为过烧结，由此担心会导致电容器主体的结构欠缺或强度下降。
此外如上所述，富含Mg的区域MR的Mg含有率，具体来说作为相对于陶瓷材料主成分100mol％的Mg的添加比例最好是比有效层3a多0.5～1.0mol％。
关于本发明的结构还考虑了均匀地提高在构成电容器主体的陶瓷主体中所包含的Mg浓度，不过当改变了有效层部的组成时，担心会得不到所希望的电容器特性(介电常数、温度特性等)，所以如本发明所示，希望使侧面侧间隙部Gs、端面侧间隙部GE含有更多的Mg。
此外，在本发明的叠层陶瓷电子部件中，作为陶瓷层可以采用以BaTiO3、CaTiO3、SrTiO3、CaZrO3等为主成分的电介质陶瓷。另外，还可采用在这些主成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分的电介质陶瓷。
另外，在本发明的叠层陶瓷电子部件中，陶瓷层的厚度最好是1～10μm。
另外，在本发明中将内部电极含有Ni的情况作为主要条件。具体来说，将含有作为金属的Ni、NiO等Ni化合物或Ni合金等的情况作为主要条件。内部电极的厚度最好为1～10μm。
另外，在本发明中，最好将外部端子电极作成具有基底电极、和在其上形成的镀敷层的多层构造。外部端子电极通常形成为从端面绕至主面以及侧面，不过只要至少在端面上形成既可。
作为构成外部端子电极的基底电极可采用Cu、Ni、Ag、Ag-Pd等金属。最好在基底电极中含有玻璃。
作为外部端子电极的镀敷层，在利用焊锡来安装叠层陶瓷电子部件的情况下，最好采用Ni镀敷层、Sn镀敷层的双层构造。在利用导电性粘接剂或引线结合法安装的叠层陶瓷电子部件时，最好采用Ni镀敷层、Au镀敷层这两层构造。另外在树脂基板中填入电容器时，最好由Cu镀敷层来构成最外层。镀敷层未必一定要两层，一层和三层都可以。另外，镀敷层每一层的厚度最好是1～10μm。另外，在基底电极和镀敷层之间可形成有应力缓和用的树脂层。
此外，本发明着眼于在内部电极中含有的Ni与在陶瓷中含有的Mg之间的反应，如果是能构成本发明特有的结构、且可期望作用效果的部件，则不限于叠层陶瓷电容器，还能够适用于叠层热敏电阻、叠层感应器等。
[实施方式2]
图7是表示本发明其他实施方式(实施方式2)的叠层陶瓷电子部件(在该实施方式中为叠层陶瓷电容器)的主要部分结构的剖面图，是相当于实施方式1的图1的B-B线剖面图，图8是用于说明本发明实施方式2的叠层陶瓷电容器的结构的图。
该实施方式2的叠层陶瓷电容器如图7以及8所示，侧面侧间隙部Gs为富含Mg的区域MR，并且比内部电极中的最外层内部电极更靠外侧的陶瓷层(外层)3b在侧面侧间隙部Gs的垂直投影区域13b也为富含Mg的区域MR。
并且，在该实施方式2的叠层陶瓷电容器的情况下，在富含Mg的区域MR中具有如Mg浓度从陶瓷烧结体的外侧向内侧降低的浓度梯度。
即，该实施方式2的叠层陶瓷电容器与上述实施方式1的结构不同之处在于：比内部电极中的最外层内部电极更靠外侧的陶瓷层(外层)3b在侧面侧间隙部Gs的垂直投影区域13b上也形成有富含Mg的区域MR；在端面侧间隙部GE未形成富含Mg的区域；以及在富含Mg的区域MR中具有如Mg浓度从陶瓷烧结体的外侧向内侧降低这样的浓度梯度。
此外，其他结构与上述实施方式1的情况相同。
在该实施方式2的结构的情况下，侧面侧间隙部Gs以及侧面侧间隙部Gs的垂直投影区域13b为富含Mg的区域，利用Ni和Mg的氧化化合物来填充内部电极侧部与陶瓷层的间隙、且利用Ni与Mg之间的氧化化合物来可靠地结合内部电极的侧部与陶瓷层，所以与上述实施方式1的情况相同具有高耐湿性，这样即使在小型化的情况下也能够获得对耐湿性的可靠性较高的叠层陶瓷电容器。
接着，对该叠层陶瓷电容器的制造方法进行说明。
在制造该实施方式2的叠层陶瓷电容器时，在实施方式1的叠层陶瓷电容器制造方法的工序(3)中，对陶瓷印制电路板上的内部电极图案的周边区域(未形成内部电极图案的部分)涂覆采用了与构成作为基底的陶瓷印制电路板的陶瓷材料相同的陶瓷材料的陶瓷膏剂。
然后，与实施方式1的情况相同，一边使陶瓷印制电路板在长度方向上交互地偏移规定距离一边进行叠层来制作主模块。此外，在最外层上叠层有未形成内部电极图案的外层用印制电路板。
然后，根据需要利用静水压等方法将主模块在叠层方向进行压接。
之后，与实施方式1的情况相同，使主模块沿着规定的切割线切成规定的大小，切出生坯片。此外，根据需要利用滚磨等方法来研磨生坯片，可在生坯片的棱线部分以及角部分标注圆形。
并且，将已获得的生坯片的两个侧面浸于以1mol/L的比例含有MgO的有机粘合剂溶液，使生坯片含有Mg成分之后进行干燥。
之后，以与实施方式1的情况相同的方法，通过进行烧成、外部端子电极的形成来获得如图7以及8中所示主要部分那样的叠层陶瓷电容器，该叠层陶瓷电容器在陶瓷烧结体10的富含Mg的区域MR中，具有如Mg浓度从陶瓷烧结体的外侧向内侧降低的浓度梯度。
此外，在该实施方式2中，将生坯片的一对侧面浸于含有MgO的有机粘合剂溶液，不过也可以构成为根据情况将整个生坯片浸于含有MgO的有机粘合剂溶液。
[实施方式3]
图9是表示本发明其他实施方式(实施方式3)的叠层陶瓷电子部件(在该实施方式中为叠层陶瓷电容器)的主要部件结构的剖面图，其相当于实施方式1的图1的B-B线剖面图，图10是用于说明本发明实施方式3的叠层陶瓷电容器的结构的图。
如图9以及10所示，该实施方式3的叠层陶瓷电容器，在侧面侧间隙部Gs形成有富含Mg的区域MR，并且在比内部电极中的最外层的内部电极外侧更靠外侧的陶瓷层(外层)3b在侧面侧间隙部Gs的垂直投影区域13b也形成有富含Mg的区域MR。
另一方面，如图10所示在端面侧间隙部GE不形成富含Mg的区域。
即，该实施方式3的叠层陶瓷电容器与上述实施方式1的结构的不同之处在于：比内部电极中的最外层内部电极更靠外侧的陶瓷层(外层)3b的在侧面侧间隙部Gs的垂直投影区域13b也形成有富含Mg的区域MR；以及在端面侧间隙部GE不形成富含Mg的区域。
其他的结构与上述实施方式1的情况相同。此外，虽然在该实施方式3中遍及整个间隙部使Mg大致均匀地进行分布，但是不需要Mg均匀地分布于整个间隙部，只要在间隙部的内部电极附近存在Mg既可。另外，在实施方式3的情况下，Mg可按照到达陶瓷烧结体的侧面为止的方式分布于整个间隙部，另外还可以以在间隙部的内部电极附近的部分进行偏析那样的形态而存在。
在该实施方式3的结构的情况下具有高耐湿性，这样即使在小型化的情况下也能够获得对耐湿性的可靠性高的叠层陶瓷电容器。
接着，对该叠层陶瓷电容器的制造方法进行说明。
如图11(a)所示，在陶瓷印制电路板41上通过例如丝网印刷等将导电性膏剂42印刷成带状，形成内部电极图案42p。
接着，一边使图11(a)所示的陶瓷印制电路板41在宽度方向上交互地偏移规定距离一边进行叠层来制作主模块。此外，在最外层上叠层未形成内部电极图案的外层用印制电路板。
此外，主模块根据需要利用静水压等方法压接在叠层方向。
然后，使主模块沿着规定的切割线切成规定的大小，以切出生坯片(参照图11(b))。此外，在图11(b)中，为了方便，取出1块陶瓷印制电路板来显示切割线L。
此外，该生坯片与实施方式1以及2的生坯片的结构的不同之处在于，不仅在一端侧面，而且在两个侧面都露出内部电极图案。
接着，对生坯片的两侧面以规定的厚度来涂覆陶瓷膏剂并使其干燥，该陶瓷膏剂采用了Mg含有率比构成陶瓷印制电路板的陶瓷高的陶瓷。
此外，在间隙部中使Mg偏重分布时，例如可采用制备Mg含有率不同的多个种类的陶瓷膏剂，按顺序涂覆并干燥来重叠涂覆的方法等。
由此，在生坯片的两个侧面形成与侧面侧间隙部相当的富含Mg的区域(参照图9)。
另外，在此方法的情况下，比内部电极中的最外层的内部电极更靠外侧的陶瓷层在端面侧间隙部的垂直投影区域上也形成有富含Mg的区域。
之后，也可根据需要利用滚磨等方法来研磨生坯片，在生坯片的棱线部分以及角部标注圆形。其中，在涂覆陶瓷膏剂时采用了将生坯片的侧面浸于陶瓷膏剂溶液中的浸啧工序，在此情况下，由于根据陶瓷膏剂的涂覆形状来对生坯片的棱线部分以及角部分标注圆形，所以存在不需要滚磨的情况。
其他工序与实施方式1相同。
[实施例]
[实施例1]
首先，采用将抗还原性的钛酸钡系列陶瓷粉末作为主体的陶瓷浆来使厚度2.0μm的矩形陶瓷印制电路板成形。作为上述抗还原性的钛酸钡系列陶瓷粉末、即有效层部用的陶瓷材料，在该实施例1中采用了含有99mol％的BaTiO3、1mol％的Y2O3、不含MgO的材料(MgO添加量：0mol％的材料)。
并且，在该陶瓷印制电路板上将平均粒径0.3μm的镍粉末100重量部和有机粘合剂3.0重量部配比后的导电性膏剂作为内部电极形成用的导电性膏剂，进行丝网印刷，使短边宽度成为800μm，形成了内部电极图案。
然后，将相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了0.5mol％比例的MgO作为添加物的陶瓷材料(即为构成间隙部的陶瓷材料，与上述有效层部用的陶瓷材料相比MgO的添加比例多0.5mol％的陶瓷材料)100重量部与有机粘合剂3.0重量部进行配比后的陶瓷膏剂，丝网印刷在内部电极图案的周围，以消除内部电极图案和其周围的段差。
并且，将印刷有该导电性膏剂以及陶瓷膏剂的陶瓷印制电路板叠层240层，进而如上所述那样地成形在其上下两面侧，且未形成内部电极图案的陶瓷印制电路板(外层用的陶瓷印制电路板)分别叠层70层，并在厚度方向上进行加压后切割，由此获得长度2.0mm×宽度1.0mm×厚度1.0mm的生坯片(未烧成的陶瓷烧结体)。
以1300℃的温度来烧成该生坯片，并获得长度1.6mm×宽度0.8mm×厚度0.8mm的陶瓷烧结体。
对已获得的陶瓷烧结体的作为内部电极的露出面的两端面涂覆导电性膏剂并进行烧结，由此形成外部端子电极，并获得叠层陶瓷电容器A(试料A)。
另外，作为构成间隙部的陶瓷材料，采用相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了0.75mol％比例的MgO作为添加物的陶瓷材料(即与上述有效层部用的陶瓷材料相比MgO的添加比例多0.5mol％的材料)，另外以与上述叠层陶瓷电容器A的情况相同的条件来制作叠层陶瓷电容器B(试料B)。
另外，作为构成间隙部的陶瓷材料，采用了相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了1mol％比例的MgO作为添加物的陶瓷材料(与上述有效层部用的陶瓷材料相比MgO的添加比例多1mol％的材料)，另外以与上述叠层陶瓷电容器A的情况相同的条件来制作叠层陶瓷电容器C(试料C)。
此外，作为构成间隙部的陶瓷材料，采用了相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了1.5mol％比例的MgO作为添加物的陶瓷材料(与上述有效层部用的陶瓷材料相比MgO的添加比例多1.5mol％的材料)，另外以与上述叠层陶瓷电容器A的情况相同的条件来制作叠层陶瓷电容器D(试料D)。
另外，为了比较，使用将采用了与未添加MgO的陶瓷印制电路板相同的陶瓷粉末的陶瓷膏剂作为上述陶瓷膏剂丝网印刷到内部电极图案的周围后的陶瓷印制电路板，同样地制作了作为比较例1的叠层陶瓷电容器E(试料E)。
并且，对该实施例1的叠层陶瓷电容器(试料)A、B、C、D以及比较例1的叠层陶瓷电容器(试料)E进行施加0.5V直流电压的试验，选出电阻值在1.0×10E6Ω以下的叠层陶瓷电容器作为不合格品，其他的作为合格品。
然后，对选出的合格品进行耐湿试验，并确认耐湿性。
试验条件为温度125℃、湿度95％RH、施加直流电压5V、保持时间144小时，试验后在常温下施加直流电压10V，并将电阻值1.0×10E6Ω以下的叠层陶瓷电容器判定为耐湿不良。
表1中表示关于实施例1的叠层陶瓷电容器(试料)A、B、C、D以及比较例1的叠层陶瓷电容器(试料)E各500个进行了检验的耐湿试验前的选出不合格率、和关于选出后的合格品各100个进行了检验的耐湿试验不合格率的测量结果。
[表1]
  MgO配比比例(mol％)   耐湿试验前的不合格率   耐湿试验不合格率
  试料A(实施例)   0.5   0.40％   5％
  试料B(实施例)   0.75   0.60％   0％
  试料C(实施例)   1   0.60％   0％
  试料D(实施例)   1.5   0.40％   15％
  试料E(比较例1)   0   0.40％   72％
如表1所示，实施例1的叠层陶瓷电容器(试料)A、B、C、D以及比较例1的叠层陶瓷电容器(试料)E的耐湿试验前的不合格率相等，不过关于耐湿试验不合格率，确认出实施例1的试料A、B、C、D大幅低于比较例1的试料E。尤其，在试料B、C中耐湿试验不合格率为0％。
另外，在比较例1的试料E中即使在耐湿试验后被判断为合格品，也多认为与试验前相比试验后的电阻值下降。
另外，在实施例1的试料B、C中，在内部电极的端部完全无法检测出间隙，即使在试料A、D中也仅在叠层方向中央部分的内部电极端部确认些许间隙。由此认为在实施例1的叠层陶瓷电容器中能抑制水分向内部电极端部与周围陶瓷的间隙浸入，能抑制耐湿试验中的不良产生。
[实施例2]
首先，采用将抗还原性的钛酸钡系列陶瓷粉末作为主体的陶瓷浆来使厚度2.0μm的矩形陶瓷印制电路板成形。作为上述抗还原性的钛酸钡系列陶瓷粉末，具体来说采用了含有99mol％的BaTiO3、1mol％的Y2O3、不含MgO的材料(MgO添加量：0mol％的材料)。
并且，在该陶瓷印制电路板上将平均粒径0.3μm的镍粉末100重量部和有机粘合剂3.0重量部配比后的导电性膏剂作为内部电极形成用的导电性膏剂，进行丝网印刷，使短边宽度成为800μm，形成了内部电极图案。
然后，将与在用于成形上述陶瓷印制电路板的陶瓷浆中所含有的陶瓷粉末相同的陶瓷粉末(未添加MgO)100重量部和有机粘合剂3.0重量部进行配比后的陶瓷膏剂丝网印刷到内部电极图案的周围，以消除内部电极图案和其周围的段差。
并且，将印刷有该导电性膏剂以及陶瓷膏剂的陶瓷印制电路板叠层240层，进而将如上所述地成形在其上下两面侧、且未形成内部电极图案的陶瓷印制电路板(外层用的陶瓷印制电路板)分别叠层70层，并在厚度方向上进行加压后切割，由此获得长度2.0mm×宽度1.0mm×厚度1.0mm的生坯片(未烧成的陶瓷烧结体)。
并且，将已获得的生坯片的一个侧面浸于以1mol/L的比例含有MgO的有机粘合剂溶液并干燥后，将另一侧面也浸入，使两个侧面都浸含Mg成分。
在干燥了该生坯片之后，以1300℃的温度进行烧成，并获得长度1.6mm×宽度0.8mm×厚度0.8mm的陶瓷烧结体。
然后，对已获得的陶瓷烧结体的作为内部电极的露出面的两端面涂覆导电性膏剂并进行烧结，由此形成外部端子电极，并获得叠层陶瓷电容器F(试料F)。
此外，该叠层陶瓷电容器F(试料F)是与具有在上述实施方式2所说明的结构的叠层陶瓷电容器相当的叠层陶瓷电容器，另外，该叠层陶瓷电容器F是陶瓷烧结体的两侧面侧为富含Mg的区域、且在富含Mg的区域中具有如Mg浓度从陶瓷烧结体的外侧向内侧降低这样的浓度梯度的叠层陶瓷电容器(参照图7、图8)。
另外，同样采用以3.0mol/L的比例含有MgO的有机粘合剂溶液，通过相同的工序来获得叠层陶瓷电容器G(试料G)。
另外，为了比较，以与在上述实施例1中已说明的比较例1的情况相同的方法制作了作为比较例2的叠层陶瓷电容器H(试料H)。此外，该比较例2的试料H以与上述比较例1相同的方法进行了制造，不过比较例1是制造类型不同的试料。
并且，关于该实施例2的叠层陶瓷电容器F、G与比较例2的叠层陶瓷电容器H，以与上述实施例1的情况相同的方法进行了耐湿试验前的选择以及对选择后的合格品的耐湿试验。
在表2中表示其结果。
[表2]
  制造条件等   耐湿试验前的不合格率   耐湿试验不合格率
 试料F(实施例)   浸入以1mol/L的比例含有MgO的有机粘合剂溶液   0.20％   6％
 试料G(实施例)   浸入以3mol/L的比例含有MgO的有机粘合剂溶液   0.60％   0％
 试料H(比较例2)   不浸入含有MgO的有机粘合剂溶液   0.60％   69％
如图2所示，即使对于该实施例2的叠层陶瓷电容器F、G和比较例2的叠层陶瓷电容器H也能获得与上述实施例1以及比较例1大致相同的评价结果。
即，如表2所示，实施例2的叠层陶瓷电容器F、G以及比较例2的叠层陶瓷电容器H在耐湿试验前的不合格率是同等的，不过关于耐湿试验不合格率可确认出作为实施例2的试料的叠层陶瓷电容器F、G大幅低于比较例2的叠层陶瓷电容器H。尤其，在试料G中耐湿试验不合格率为0％。
另外，关于比较例2的叠层陶瓷电容器H，即使是在耐湿试验后被判断为合格品的陶瓷电容器，也较多确认试验后的电阻值比试验前下降。
另外，从实施例2的叠层陶瓷电容器G中在内部电极端部完全无法检测出间隙，即使在比较例2的叠层陶瓷电容器H中也仅在叠层方向中央部的内部电极端部确认些许的间隙。
[实施例3]
首先，采用将抗还原性的钛酸钡系列陶瓷粉末作为主体的陶瓷浆来使厚度2.0μm的矩形陶瓷印制电路板成形。
作为上述抗还原性的钛酸钡系列陶瓷粉末、即有效层部用的陶瓷材料，在该实施例3中采用了相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了1mol％比例的MgO作为添加物的材料。
并且，在该陶瓷印制电路板上将平均粒径0.3μm的镍粉末100重量部和有机粘合剂3.0重量部配比后的导电性膏剂作为内部电极形成用的导电性膏剂进行丝网印刷，使短边宽度成为800μm，并形成了内部电极图案。
然后，将相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了1.5mol％比例的MgO作为添加物后的陶瓷材料(即为构成间隙部的陶瓷材料，与上述有效层部用的陶瓷材料相比MgO的添加比例多0.5mol％的陶瓷材料)100重量部和有机粘合剂3.0重量部进行配比后的陶瓷膏剂，丝网印刷到内部电极图案的周围，以消除内部电极图案和其周围的段差。
并且，将印刷有该导电性膏剂以及陶瓷膏剂的陶瓷印制电路板叠层240层，进而将如上所述地成形在其上下两面侧、且未形成内部电极图案的陶瓷印制电路板(外层用的陶瓷印制电路板)分别叠层70层，并在厚度方向上进行加压后切割，由此获得长度2.0mm×宽度1.0mm×厚度1.0mm的生坯片(未烧成的陶瓷烧结体)。
以1300℃的温度来烧成该生坯片，并获得长度1.6mm×宽度0.8mm×厚度0.8mm的陶瓷烧结体。
对已获得的陶瓷烧结体的作为内部电极的露出面的两端面涂覆导电性膏剂并进行烧结，由此形成外部端子电极，并获得叠层陶瓷电容器I(试料I)。
另外，作为构成间隙部的陶瓷材料，采用了相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了1.75mol％比例的MgO作为添加物的陶瓷材料(与上述有效层部用的陶瓷材料相比MgO的添加比例多0.75mol％的材料)，另外以与上述叠层陶瓷电容器I的情况相同的条件来制作了叠层陶瓷电容器J(试料J)。
另外，作为构成间隙部的陶瓷材料，采用了相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了2mol％比例的MgO作为添加物的陶瓷材料(与上述有效层部用的陶瓷材料相比MgO的添加比例多1mol％的材料)，另外以与上述叠层陶瓷电容器I的情况相同的条件来制作了叠层陶瓷电容器K(试料K)。
此外，作为构成间隙部的陶瓷材料，采用了相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了2.5mol％比例的MgO作为添加物的陶瓷材料(与上述有效层部用的陶瓷材料相比MgO的添加比例多1.5mol％的材料)，另外以与上述叠层陶瓷电容器I的情况相同的条件来制作了叠层陶瓷电容器L(试料L)。
另外，为了比较，作为构成间隙部的陶瓷材料，采用相对于含有99mol％的BaTiO3、1mol％的Y2O3的主成分100mol％配比了1mol％比例的MgO作为添加物的材料(与上述有效层部用的陶瓷材料相同的材料)，另外以与上述叠层陶瓷电容器I的情况相同的条件来制作了叠层陶瓷电容器M(试料M)。
并且，对该实施例3的叠层陶瓷电容器(试料)I、J、K、L以及比较例3的叠层陶瓷电容器(试料)M进行施加0.5V直流电压的试验，选出电阻值在1.0×10E6Ω以下的叠层陶瓷电容器作为不合格品，其他的作为合格品。
然后，对选出的合格品进行耐湿试验，并确认耐湿性。
试验条件为温度125℃、湿度95％RH、施加直流电压5V、保持时间144小时，试验后在常温下施加直流电压10V，并将电阻值1.0×10E6Ω以下的叠层陶瓷电容器判定为耐湿不良。
表3中表示对实施例3的叠层陶瓷电容器(试料)I、J、K、L以及比较例3的叠层陶瓷电容器(试料)M各500个进行了检验的耐湿试验前的选出不合格率、和对选出后的合格品各100个进行了检验的耐湿试验不合格率的测量结果。
[表3]
 MgO配比比例(mol％)   耐湿试验前的不合格率   耐湿试验不合格率
  试料I(实施例)   1.5   0.20％   0％
  试料J(实施例)   1.75   0％   0％
  试料K(实施例)   2   0.40％   0％
  试料L(实施例)   2.5   0.40％   8％
  试料M(比较例3)   1   0.40％   19％
如表3所示，实施例3的叠层陶瓷电容器(试料)I、K、L以及比较例3的叠层陶瓷电容器(试料)M在耐湿试验前的不合格率大致相同，不过关于耐湿试验不合格率可确认出实施例3的试料I、K、L大幅低于比较例3的试料M。
另外，在MgO的添加量是1.75mol％的试料J的实施例中的情况下，耐湿试验前的不合格率是0％，耐湿试验后的不合格率也是0％。
另外，在MgO的添加量是1.5mol％的试料I的实施例中的情况下，耐湿试验前的不合格率是0.20％，但耐湿试验后的不合格率是0％。在MgO的添加量是2mol％的实施例中的试料K的情况下，耐湿试验前的不合格率是0.40％，但耐湿试验后的不合格率是0％。
另一方面，在MgO的添加量是2.5mol％的试料L的实施例的情况下，耐湿试验前的不合格率是0.40％，耐湿试验后的不合格率是8％。其与比较例3的试料M的耐湿试验不合格率相比大幅降低，不过与满足本发明主要条件的其它试料I、J、K相比，可确认出耐湿试验不合格率变高。
另外，关于比较例3的试料M，即使在耐湿试验后被判断为合格品，也较多确认与试验前相比实验后的电阻值下降。
虽然上述的各个实施方式、以及实施例1、2中，以在构成有效层部的陶瓷中不含Mg的情况举例进行了说明，实施例3中，以构成有效层部的陶瓷中含有Mg的情况举例进行了说明，然而不管在构成有效层部的陶瓷中是否含有Mg，通过在本发明的规定范围内使富含Mg的层的Mg含有率高于有效层部的Mg含有率，由此能够获得本发明的基本效果。
此外，虽然上述实施方式以及实施例中以叠层陶瓷电容器举例进行了说明，然而本发明不限于叠层陶瓷电容器，可广泛应用于具备了含有Ni的内部电极的例如叠层热敏电阻或叠层感应器等各种叠层陶瓷电子部件中。
此外，本发明在其它方面也不被限定于上述实施例，关于陶瓷层和内部电极的叠层形式和层叠数、构成有效层部和侧面侧间隙部、端面侧间隙部的陶瓷材料的种类、含Ni的内部电极材料的组成等，在发明范围内可加以各种应用、变形。
产业上的可利用性
如上所述，根据本发明可提供一种叠层陶瓷电子部件，该叠层陶瓷电子部件因为能够使具有在陶瓷烧结体中经由陶瓷层来配置内部电极的构造的叠层陶瓷电子部件的耐湿可靠性提高，所以即使在小型化的情况下也能够提高对耐湿性的可靠性。
因此，本发明适合利用到用于各种用途的叠层陶瓷电容器、叠层热敏电阻、叠层感应器等叠层陶瓷电容器等中。

Claims (7)

1.一种叠层陶瓷电子部件，包括：
陶瓷烧结体，其叠层有多个陶瓷层，且具有相互对置的第1侧面以及第2侧面、和相互对置的第1端面以及第2端面；
含Ni的第1内部电极，其形成在所述陶瓷烧结体内部，并从所述第1端面引出；
含有Ni的第2内部电极，其按照经由特定的所述陶瓷层与所述第1内部电极对置的方式形成在所述陶瓷烧结体内部，并从所述第2端面引出；
第1外部端子电极，其形成在所述陶瓷烧结体的所述第1端面上，并与所述第1内部电极电连接；以及
第2外部端子电极，其形成在所述陶瓷烧结体的所述第2端面上，与所述第2内部电极电连接，并连接在与所述第1外部端子电极不同的电位上，
所述陶瓷烧结体，包含：
有效层部，其被所述陶瓷层中的所述第1内部电极以及所述第2内部电极夹持，并有助于电容形成；以及
侧面侧间隙部，其存在于所述第1、第2内部电极的侧部与所述陶瓷烧结体的第1、第2侧面之间、以及所述有效层部的侧部与所述陶瓷烧结体的第1、第2侧面之间，
所述侧面侧间隙部中的至少与所述第1、第2内部电极邻接的区域被设置成Mg浓度比所述有效层部高的富含Mg的区域。
2.根据权利要求1所述的叠层陶瓷电子部件，其特征在于，
所述侧面侧间隙部中的位于与所述第1、第2内部电极分别相同高度的区域被设置成所述富含Mg的区域。
3.根据权利要求1所述的叠层陶瓷电子部件，其特征在于，
所述侧面侧间隙部整体被设置成所述富含Mg的区域。
4.根据权利要求1～3中任意一项所述的叠层陶瓷电子部件，其特征在于，
所述陶瓷烧结体含有端面侧间隙部，该端面侧间隙部存在于所述第1、第2内部电极的端部与所述陶瓷烧结体的第1、第2端面之间、以及所述有效层部的端部与所述陶瓷烧结体的第1或第2端面之间，
所述端面侧间隙部中的至少与所述第1、第2内部电极邻接的区域被设置成Mg浓度比所述有效层部高的富含Mg的区域。
5.根据权利要求1～3中任意一项所述的叠层陶瓷电子部件，其特征在于，
比所述第1、第2内部电极中的最外层内部电极更靠近外侧的陶瓷层在所述侧面侧间隙部的垂直投影区域以及在所述端面侧间隙部的垂直投影区域的至少一方被设置成Mg浓度比所述有效层部高的富含Mg的区域。
6.根据权利要求1～3中任意一项所述的叠层陶瓷电子部件，其特征在于，
使相对于构成所述富含Mg的区域的陶瓷材料的主成分100mol％的Mg添加比例，比相对于构成所述有效层部的陶瓷材料的主成分100mol％的Mg添加比例多0.5～1.0mol％。
7.根据权利要求1～3中任意一项所述的叠层陶瓷电子部件，其特征在于，
在所述富含Mg的区域中具有Mg浓度从陶瓷烧结体的外侧向内侧降低这样的浓度梯度。
CN2008100998756A 2007-06-08 2008-05-30 叠层陶瓷电子部件 Active CN101320624B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007153110 2007-06-08
JP2007-153110 2007-06-08
JP2007153110 2007-06-08
JP2008114310A JP4591537B2 (ja) 2007-06-08 2008-04-24 積層セラミック電子部品
JP2008114310 2008-04-24
JP2008-114310 2008-04-24

Publications (2)

Publication Number Publication Date
CN101320624A CN101320624A (zh) 2008-12-10
CN101320624B true CN101320624B (zh) 2011-07-20

Family

ID=40180615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100998756A Active CN101320624B (zh) 2007-06-08 2008-05-30 叠层陶瓷电子部件

Country Status (4)

Country Link
JP (2) JP4591537B2 (zh)
KR (1) KR101035882B1 (zh)
CN (1) CN101320624B (zh)
TW (1) TWI406309B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP5230565B2 (ja) * 2009-03-27 2013-07-10 京セラ株式会社 配線基板
JP5275918B2 (ja) * 2009-06-24 2013-08-28 Ｔｄｋ株式会社 積層型セラミック電子部品
KR101533411B1 (ko) * 2009-12-11 2015-07-03 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
KR101141457B1 (ko) * 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101141342B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5852321B2 (ja) * 2011-04-15 2016-02-03 太陽誘電株式会社 積層セラミックコンデンサ
JP5838927B2 (ja) 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品
JP5900449B2 (ja) 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP6024483B2 (ja) * 2013-01-29 2016-11-16 株式会社村田製作所 積層型セラミック電子部品
JP6439551B2 (ja) 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6627916B2 (ja) * 2014-05-21 2020-01-08 株式会社村田製作所 積層セラミックコンデンサ
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP2016136561A (ja) * 2015-01-23 2016-07-28 Tdk株式会社 積層コンデンサ
JP6867745B2 (ja) * 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP2016149484A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
JP2016152379A (ja) 2015-02-19 2016-08-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP6346910B2 (ja) * 2015-05-29 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101854519B1 (ko) 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
KR101701049B1 (ko) * 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP6110927B2 (ja) * 2015-12-04 2017-04-05 太陽誘電株式会社 積層セラミックコンデンサ
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2018037492A (ja) 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6996854B2 (ja) 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
TWI814730B (zh) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法
JP2019021816A (ja) * 2017-07-19 2019-02-07 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7058987B2 (ja) * 2017-11-27 2022-04-25 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7444346B2 (ja) 2017-12-07 2024-03-06 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP7424740B2 (ja) 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7266969B2 (ja) * 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6595670B2 (ja) * 2018-07-10 2019-10-23 太陽誘電株式会社 積層セラミックコンデンサ
JP6596547B2 (ja) * 2018-07-10 2019-10-23 太陽誘電株式会社 積層セラミックコンデンサ
KR102381271B1 (ko) 2018-07-26 2022-03-30 삼성전기주식회사 적층 세라믹 커패시터
KR102141217B1 (ko) 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR102121580B1 (ko) 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR102500112B1 (ko) 2018-10-02 2023-02-15 삼성전기주식회사 적층 세라믹 커패시터
JP7209072B2 (ja) * 2019-06-17 2023-01-19 太陽誘電株式会社 積層セラミックコンデンサ
JP6766225B2 (ja) * 2019-06-17 2020-10-07 太陽誘電株式会社 積層セラミックコンデンサ
JP6980873B2 (ja) * 2019-06-17 2021-12-15 太陽誘電株式会社 積層セラミックコンデンサ
KR102603410B1 (ko) * 2019-06-28 2023-11-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 적층형 전자부품의 제조 방법
KR20190116131A (ko) * 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP6816225B2 (ja) * 2019-07-29 2021-01-20 太陽誘電株式会社 積層セラミックコンデンサ
KR20190116149A (ko) * 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7314983B2 (ja) * 2019-12-02 2023-07-26 株式会社村田製作所 積層セラミックコンデンサ
JP7237806B2 (ja) * 2019-12-02 2023-03-13 株式会社村田製作所 積層セラミックコンデンサ
US11322307B2 (en) * 2019-12-27 2022-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11450484B2 (en) * 2019-12-27 2022-09-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11508524B2 (en) * 2019-12-27 2022-11-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2021108362A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ
KR102414829B1 (ko) 2020-07-29 2022-06-30 삼성전기주식회사 적층 세라믹 커패시터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244514A (zh) * 1998-08-11 2000-02-16 株式会社村田制作所 介电陶瓷组合物和使用该组合物的叠层陶瓷电容器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340450A (ja) * 1999-05-26 2000-12-08 Kyocera Corp 積層セラミックコンデンサおよびその製造方法
JP4688326B2 (ja) * 2001-03-27 2011-05-25 京セラ株式会社 セラミック積層体およびその製法
JP2005101301A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 積層型電子部品およびその製法
JP2006210590A (ja) * 2005-01-27 2006-08-10 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP4146858B2 (ja) * 2005-08-26 2008-09-10 Ｔｄｋ株式会社 積層コンデンサ
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244514A (zh) * 1998-08-11 2000-02-16 株式会社村田制作所 介电陶瓷组合物和使用该组合物的叠层陶瓷电容器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-340450A 2000.12.08
JP特开2005-101301A 2005.04.14

Also Published As

Publication number Publication date
JP4930609B2 (ja) 2012-05-16
JP2010103566A (ja) 2010-05-06
JP2009016796A (ja) 2009-01-22
KR101035882B1 (ko) 2011-05-20
TWI406309B (zh) 2013-08-21
CN101320624A (zh) 2008-12-10
KR20080108012A (ko) 2008-12-11
JP4591537B2 (ja) 2010-12-01
TW200908043A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
CN101320624B (zh) 叠层陶瓷电子部件
US7859823B2 (en) Multi-layered ceramic electronic component
US10163568B2 (en) Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon
JP2019125794A (ja) 積層型キャパシター及びその製造方法
US8484815B2 (en) Method for manufacturing laminated electronic component
CN108400014B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
KR101659152B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101412784B1 (ko) 적층 세라믹 커패시터
CN103578760B (zh) 层叠陶瓷电子部件及其制造方法
KR101514607B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US8498096B2 (en) Electronic component
EP1783790A1 (en) Multilayer ceramic capacitor and method for controlling equivalent series resistance
US20130250480A1 (en) Multi-layer ceramic electronic component and method of manufacturing the same
KR20160109858A (ko) 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
CN101861632A (zh) 片式固体电解电容器和片式滤波器
US20220351904A1 (en) Multilayer capacitor
US20200286683A1 (en) Multilayer ceramic electronic component
CN103177875B (zh) 层叠陶瓷电子元器件
US20140098454A1 (en) Multilayered ceramic electronic component and method of manufacturing the same
KR101532149B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JPH04302118A (ja) チップ型積層セラミックコンデンサ
JP2023099271A (ja) 積層型電子部品
JP2022166463A (ja) セラミック電子部品および実装基板
JP2023109441A (ja) ３端子型積層セラミックコンデンサ
JPH04278508A (ja) チップ型積層セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant