CN101165881B - 制造薄膜晶体管的方法 - Google Patents

制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN101165881B
CN101165881B CN2007101063436A CN200710106343A CN101165881B CN 101165881 B CN101165881 B CN 101165881B CN 2007101063436 A CN2007101063436 A CN 2007101063436A CN 200710106343 A CN200710106343 A CN 200710106343A CN 101165881 B CN101165881 B CN 101165881B
Authority
CN
China
Prior art keywords
layer
impurity
semiconductor layer
semiconductor
implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101063436A
Other languages
English (en)
Other versions
CN101165881A (zh
Inventor
梁泰勋
李基龙
徐晋旭
朴炳建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN101165881A publication Critical patent/CN101165881A/zh
Application granted granted Critical
Publication of CN101165881B publication Critical patent/CN101165881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种制造CMOS薄膜晶体管的方法，包括：提供衬底；在衬底上形成无定形硅层；在衬底上执行第一退火处理以及使无定形硅层结晶成多晶硅层；形成多晶硅层的图案以形成第一和第二半导体层；把第一杂质植入第一和第二半导体层；把第二杂质植入第一或第二半导体层；以及在半导体层上执行第二退火处理以除去残留在植入有第二杂质的第一或第二半导体层中的金属催化剂，其中按6×1013/cm2到5×1015/cm2的剂量植入第一杂质，并且按1×1011/cm2到3×1015/cm2的剂量植入第二杂质。

Description

制造薄膜晶体管的方法
技术领域
本发明的一些方面涉及制造薄膜晶体管的方法。本发明的一些方面尤其涉及一种制造互补型金属氧化物半导体(CMOS)薄膜晶体管的方法，在该方法中，为了在使用超细晶粒硅(SGS)方法把无定形硅层结晶成多晶硅层之后除去残留在多晶硅层中的金属催化剂，当把诸如磷(P)之类的杂质植入p型金属氧化物半导体(PMOS)薄膜晶体管的源极和漏极区域时，同时也把该杂质植入n型金属氧化物半导体(NMOS)薄膜晶体管的源极和漏极区域，并且对衬底进行退火。因此，使残留在半导体层中的金属催化剂的量最小化，并且简化了制造过程。
背景技术
互补型金属氧化物半导体(CMOS)薄膜晶体管包括p型金属氧化物半导体(PMOS)薄膜晶体管和n型金属氧化物半导体(NMOS)薄膜晶体管。CMOS薄膜晶体管的优点在于能够实现仅仅使用PMOS或NMOS薄膜晶体管中的一种时难于实现的各种电路和系统。
图1A到1D是横截面图，示出制造CMOS薄膜晶体管的现有技术方法，如图1A所示，提供包括PMOS区域P和NMOS区域N的衬底10。使用第一掩模(未示出)分别在PMOS和NMOS区域P和N上形成PMOS半导体层21和NMOS半导体层23。在半导体层21和23上形成栅极绝缘层30。在栅极绝缘层30上沉积栅极导电层40。使用第二掩模(未示出)在栅极导电层40上形成光刻胶图案91，以及使用作为掩模的光刻胶图案91蚀刻栅极导电层40。
因此，形成与PMOS半导体层21重叠的PMOS栅极41。同时栅极导电层40被光刻胶图案91所屏蔽并保留在NMOS的区域N中。然后，使用光刻胶图案91和PMOS栅极41作为掩模把高浓度的p型杂质分别植入区域P和N，以在PMOS半导体层21中形成源极和漏极区域21a和21c。把设置在源极和漏极区域21a和21c之间的无掺杂区域定义为沟道区域21b。
如图1B中所示，除去光刻胶图案91(见图1A)，并且使用第三掩模(未示出)形成新的光刻胶图案93。使用该光刻胶图案93作为掩模来蚀刻区域P和N中的栅极导电层40(见图1A)，以形成与NMOS半导体层23重叠的NMOS栅极43。然后，使用光刻胶图案93和NMOS栅极43作为掩模来植入低浓度的n型杂质，从而在NMOS半导体层23中形成低浓度的杂质区域23a和23c。把设置在低浓度的杂质区域23a和23c之间的无掺杂区域定义为沟道区域23b。
如图1C中所示，除去光刻胶图案93(见图1B)，并且使用第四掩模(未示出)形成新的光刻胶图案95。使用该光刻胶图案95作为掩模来植入高浓度的n型杂质，以在NMOS半导体层23中形成高浓度的杂质区域23a-1。此时，低浓度的杂质区域23a-2保留在每个高浓度的杂质区域23a-1的侧面上，以形成轻度掺杂的漏极(LDD)区域(即，低浓度的杂质区域23a-2)。
参考图1D，除去光刻胶图案95使栅极41和43外露。在外露的栅极41和43上形成中间绝缘层50，并且使用第五掩模(未示出)在中间绝缘层50上形成暴露在半导体层21和23的末端的接触孔。然后，使用第六掩模(未示出)通过该接触孔分别形成与半导体层21和23的末端接触的PMOS的源极和漏极61以及NMOS的源极和漏极63。
然而，在单个衬底上形成PMOS和NMOS薄膜晶体管而形成现有技术中的CMOS薄膜晶体管需要许多的工序或操作。具体说来，由于形成LDD区域23a-2以便解决可靠性问题(诸如由漏电流引起的热载流子效应)以及使NMOS薄膜晶体管小型化，增加了用于实现CMOS薄膜晶体管的掩模的数量，使过程复杂化，并且增加了处理时间，从而增加了制造成本。
发明内容
本发明的一些方面包括制造CMOS薄膜晶体管的方法，在该方法中，为了在使用超细晶粒硅(SGS)方法把无定形硅层结晶成多晶硅层之后除去残留在该多晶硅层中的金属催化剂，当把诸如磷(P)之类的杂质植入PMOS薄膜晶体管的源极和漏极区域时，同时也把杂质植入NMOS薄膜晶体管的源极和漏极区域并且对衬底进行退火，从而使残留在半导体层中的金属催化剂的量最小化，并且简化了制造过程。
在本发明的各个方面，制造CMOS薄膜晶体管的方法包括：提供具有第一和第二区域的衬底；在该衬底上形成无定形硅层；在该无定形硅层上形成覆盖层；在该覆盖层上沉积金属催化剂；在该衬底上执行第一退火处理以使金属催化剂通过覆盖层扩散到无定形硅层和覆盖层的界面，以及使用所扩散的金属催化剂使无定形硅层结晶成多晶硅层；除去覆盖层；形成多晶硅层的图案以在第一和第二区域中分别形成第一和第二半导体层；在第一和第二半导体层上形成栅极绝缘层和栅极；把第一杂质植入第一和第二半导体层；把第二杂质植入第一或第二半导体层；以及在第一和第二半导体层上执行第二退火处理以除去已植入第二杂质的第一或第二半导体层中所残留的金属催化剂，其中按6×1013/cm2到5×1015/cm2的剂量植入第一杂质，并且按1×1011/cm2到3×1015/cm2的剂量植入第二杂质。
在本发明的各个方面，制造CMOS薄膜晶体管的方法包括：提供具有第一和第二区域的衬底；在该衬底上形成无定形硅层；在该无定形硅层上形成覆盖层；在该覆盖层上沉积金属催化剂；在衬底上执行第一退火处理以使金属催化剂通过覆盖层扩散到无定形硅层和覆盖层的界面，以及使用所扩散的金属催化剂使无定形硅层结晶成多晶硅层；除去覆盖层；形成多晶硅层的图案以在第一和第二区域中分别形成第一和第二半导体层；在第一和第二半导体层上形成栅极绝缘层和栅极；把第一杂质植入第一或第二半导体层；把第二杂质植入第一和第二半导体层；以及在第一和第二半导体层上执行第二退火处理以除去已植入第一杂质的半导体层中所残留的金属催化剂，其中按1×1011/cm2到3×1015/cm2的剂量植入第一杂质，并且按6×1013/cm2到5×1015/cm2的剂量植入第二杂质。
在本发明的各个方面，形成具有p型金属氧化物半导体(PMOS)和n型金属氧化物半导体(NMOS)的互补型金属氧化物半导体(CMOS)的方法包括：将用于吸收残存在PMOS中的金属催化剂并且用于形成NMOS中的轻度掺杂的漏极区域的杂质同时掺杂在所述PMOS和所述NMOS中。
通过该方法得到的CMOS薄膜晶体管包括第一半导体层和第二半导体层，其中第一和第二半导体包含第一杂质以及第一或第二半导体包含第二杂质，以及植入有第二杂质的第一或第二半导体层通过第二杂质和第二退火处理从其中除去金属催化剂。
在随后的说明中将部分地阐明本发明另外的一些方面和/或优点，并且这些方面和优点将通过实践本发明而得以明了。
附图说明
从下述一些方面的说明并结合附图，本发明的这些和/或其它方面和优点将变得显而易见和更容易理解，附图中：
图1A到1D是截面图，示出制造CMOS薄膜晶体管的现有技术方法；
图2A到2K是截面图，示出根据本发明的一个方面制造CMOS薄膜晶体管的方法；
图3A是曲线图，示出在没有植入第二杂质时栅极电压(Vg)和漏极电流(Id)的特性，而图3B是曲线图，示出在已植入磷(P)作为第二杂质和执行第三退火处理之后Vg和Id的特性；
图4是截面图，示出使用根据图2A到2K的方面制造的半导体层来制造CMOS薄膜晶体管的工艺过程；以及
图5A和5B是截面图，示出根据本发明的另一个方面制造CMOS薄膜晶体管的方法。
具体实施方式
现在将详细参考在附图中示出的例子的本发明的一些方面，在所有附图中，相同的标号指相同的元件。下面描述一些方面以便参考附图来解释本发明。
当指出一层形成在另一层或衬底“上”时，该层可以直接形成于其它层或衬底上或者也可以在它们之间插入第三层。在附图中，为了清楚起见，夸大了层和区域的厚度。
图2A到2K是截面图，示出根据本发明的一个方面制造互补型金属氧化物半导体(CMOS)薄膜晶体管的方法。如图2A所示，CMOS薄膜晶体管包括具有第一和第二区域A和B的衬底100。第一和第二区域A和B中之一是形成n型金属氧化物半导体(NMOS)薄膜晶体管的区域，而另一个区域是形成p型金属氧化物半导体(PMOS)薄膜晶体管的区域。在各个方面，衬底100可以是单晶硅、玻璃、石英、塑料等。
在衬底100上形成缓冲层110。在并非所有方面都要求时，缓冲层110可以是氧化硅层、氮化硅层、或氧化硅层和氮化硅层的双层。可以通过等离子体增强化学汽相淀积(PECVD)、低压化学汽相沉积(LPCVD)方法或通过其它的沉积方法和非沉积方法来形成缓冲层110。在无定形硅层120结晶时通过防止从衬底100产生的潮气或杂质的扩散或调节热传导率，形成缓冲层110以促进无定形硅层120的结晶。
如上所述，在缓冲层110上形成无定形硅层120。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)方法或通过其它的沉积方法和非沉积方法来形成无定形硅层120。此外，在形成无定形硅层120期间或之后，可以额外地执行脱氢过程来降低无定形硅层120中氢的浓度。
图2B是截面图，示出在无定形硅层120上形成覆盖层123和金属催化剂层125的过程。
参考图2B，在无定形硅层120上形成覆盖层123。可以使用CVD或PVD方法由氮化硅层或氮化硅层和氧化硅层的双层来构成覆盖层123。可以通过退火处理使金属催化剂通过覆盖层123扩散。在各个方面，所形成的覆盖层123的厚度为1或或在1和之间。然而，可以理解的是，还可以用其它材料来形成覆盖层123，和/或使之具有另外的厚度。
接着，把金属催化剂沉积在覆盖层123上以形成金属催化剂层125。金属催化剂层125中的金属催化剂可以是Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd、Pt等或它们的任何组合中的至少一种。最好，金属催化剂是Ni，但是并非必需的。
一般而言，在金属诱导结晶(MIC)法或金属诱导横向结晶(MILC)法中，应该仔细地调节金属催化剂或金属催化剂层的厚度或密度，否则在结晶之后残留在多晶硅层的表面上的金属催化剂有引起薄膜晶体管的漏电流增加的危险性。然而，在本发明的一些方面，可以形成较大厚度的金属催化剂层125，而无需精确地控制金属催化剂层125的厚度或密度。换言之，如果覆盖层123滤除了扩散的金属催化剂，则只有极少量的金属催化剂对无定形硅层120的结晶作出了贡献。因此，大量的金属催化剂既不通过覆盖层123也没有对结晶作出贡献。
图2C是截面图，示出通过覆盖层123将金属催化剂层125的金属催化剂125a、125b予以扩散以及通过对衬底100应用退火处理而使金属催化剂125b移动到无定形硅层120的表面的过程。
如图2C所示，在包括缓冲层110、无定形硅层120、覆盖层123和金属催化剂层125的衬底100上执行以127表示的第一退火处理。第一退火处理127使金属催化剂层125中的一些金属催化剂125b移动到无定形硅层120的表面。具体地，在第一退火处理127期间，只有极少量的金属催化剂125b扩散到无定形硅层120的表面，而大量的金属催化剂125a并没有到达无定形硅层120或完全通过覆盖层123。因此，到达无定形硅层120的表面的金属催化剂125b的量取决于与覆盖层123的厚度密切相关的覆盖层123的阻挡扩散的能力。也就是说，当覆盖层123的厚度增加时，扩散的金属催化剂125a、125b的量减少，这导致晶体晶粒的大小增大。相反，当覆盖层123的厚度减小时，扩散的金属催化剂125a、125b的量增加，这导致晶体晶粒的大小减小。下面将进一步参考图2D讨论所扩散的金属催化剂的量和晶体晶粒大小之间的关系。
如图2C中所示，采用熔炉处理、速热退火(RTA)处理、紫外线(UV)处理、激光处理或它们的任何组合，在200℃或800℃处或在200℃和800℃之间的温度范围内执行第一退火处理127达数秒到数小时，以扩散金属催化剂125a和125b。然而，第一退火处理无需局限于此。
图2D是横截面图，示出通过对衬底100应用以128表示的第二退火处理，利用所扩散的金属催化剂125b使无定形硅层120结晶成多晶硅层130的过程。
如图2D中所示，通过第二退火处理128使金属催化剂125b经由覆盖层123扩散到无定形硅层120(见图2C)的表面使无定形硅层120(见图2C)结晶成多晶硅层130。即，金属催化剂层125的金属催化剂125b与无定形硅层120的硅结合以形成金属硅化物，而金属硅化物的作用如同结晶的晶种，以使无定形硅层120或其一部分结晶。
因此，更多的所扩散的金属催化剂125b导致更多的作为晶种的金属硅化物，以及更多的晶体晶粒。然而，更多的晶体晶粒导致晶体晶粒的大小变得更小。另一方面，较少的所扩散的金属催化剂125b导致较少的作为晶种的金属硅化物，以及较少的晶体晶粒。然而，较少的晶体晶粒导致晶体晶粒的大小变得较大。
因此，本发明的一些方面的结晶方法包括在无定形硅层120上形成覆盖层123，在该覆盖层123上形成金属催化剂层125，执行第一和第二退火处理127、128以扩散金属催化剂125a、125b，然后使用所扩散的金属催化剂125b使无定形硅层120结晶成多晶硅层130，将该方法称为超细晶粒硅(SGS)结晶方法。
因此，可以通过调节金属硅化物(即，结晶的晶种)的量来调节多晶硅层130的晶体晶粒大小。依次，通过对形成金属硅化物有贡献的金属催化剂125b以及利用金属硅化物的无定形硅层120的结晶来确定晶体晶粒大小的调节。因此，可以通过调节与金属催化剂125b的扩散有关的覆盖层123的阻挡扩散能力来调节多晶硅层130的晶体晶粒大小。例如，覆盖层123的阻挡扩散的能力随其厚度的增加而增加。因此，可以通过调节覆盖层123的厚度来调节多晶硅层130的晶体晶粒大小。
在图2D所示的一些方面，执行增加晶体晶粒大小的第二退火处理128而无需除去覆盖层123和金属催化剂层125。在其它方面，可以在除去覆盖层123和金属催化剂层125之后再执行第二退火处理128。在另外的一些其它方面，可以在执行第一退火处理127以扩散金属催化剂125a、125b(见图2C)之后再除去金属催化剂层125，并且可以在第二退火处理128之后再除去覆盖层123。可以使用熔炉、RTA、UV、和/或激光处理在温度为400℃或1300℃处或在400℃和1300℃之间、在所要求的时间期间内执行第二退火处理128。
在图2E所示的一些方面，除去覆盖层123(见图2D)和金属催化剂层125(见图2D)，以使用第一图案掩模(未示出)在第一和第二区域A和B中分别形成第一和第二半导体层132和134。第一图案掩模用于在衬底100上形成图案的掩模，可以是光掩模或阴影掩模(shadow mask)而无限制。为了形成第一和第二半导体层132和134，在多晶硅层130(见图2D)上形成光刻胶层(未示出)，然后使用第一图案掩模(未示出)(即，第一光掩模)使光刻胶层曝光和显影以形成光刻胶图案。使用该光刻胶图案作为掩模来蚀刻多晶硅层130(见图2D)。结果，在第一区域A中形成第一半导体层132，并且在第二区域B中形成第二半导体层134。
接着，如图2F所示，在形成有半导体层132和134的衬底100上形成栅极绝缘层140，并且栅极绝缘层140覆盖层132、134。栅极绝缘层140可以是氧化硅层、氮化硅层、或氧化硅层和氮化硅层的双层。
在栅极绝缘层140上形成栅极导电层150。作为例子，栅极导电层150可以是用铝(Al)、诸如Al-Nd之类的铝合金形成的单层，或在铬(Cr)或钼(Mo)合金上沉积了铝合金的多层。
接着，在栅极导电层150上形成光刻胶层，其中光刻胶图案160是该光刻胶层的一个部分。使用第二图案掩模(即，半色调掩模(half-tone mask)170)使光刻胶层曝光(以175表示)和显影，以形成光刻胶图案160。如图2F所示，半色调掩模170是可以调节所透过的光的照射强度的光掩模。半色调掩模170包括与第一和第二半导体层132和134的中心部分对应的遮光部分170a、与透射一部分光的第二半导体层134的末端对应的半色调部分170b，以及与基本上透射所有光的第一半导体层132的末端对应的光透射部分170c。所形成的光刻胶图案160具有与遮光部分170a对应的厚部160a和与半色调部分170b对应的薄部160b。光刻胶图案160还具有暴露第一半导体层132的栅极导电层150的光透射部分170c。因此在与半导体层132和134的中心部分对应的光刻胶图案160的一些部分处形成厚部160a，而在与第二半导体层134的末端对应的光刻胶图案160的一些部分处形成薄部160b。
然后，在如图2G所示的部分A中，使用光刻胶图案160作为掩模来蚀刻栅极导电层150，以形成与第一半导体层132的中心部分重叠(或在其上)的第一栅极151。作为例子，可以通过干蚀刻方法或湿蚀刻方法来蚀刻该栅极导电层150。
图2H是横截面图，示出使用光刻胶图案来植入第一杂质的过程。
如图2H中所示，在仅仅覆盖住第一半导体层132的沟道区域133a的第一区域A和完全覆盖住第二半导体层134的第二区域B中，将第一杂质180植入衬底100。因此，形成于第二区域B上的光刻胶图案160完全屏蔽了第二半导体层134，因而第一杂质180不能够植入第二半导体层134。另一方面，形成于第一区域A上的光刻胶图案160a只屏蔽了第一半导体层132的第一沟道区域133a，因而第一杂质180能够植入第一源极和漏极区域133b和133c而不植入第一沟道区域133a。因此，形成第一半导体层132的第一源极和漏极区域133b和133c。
举例说来，在第一区域A中形成的第一半导体层132的第一源极和漏极区域133b和133c中植入的第一杂质180是用于形成PMOS薄膜晶体管的p型杂质。该p型杂质可以是硼(B)、铝(Al)、镓(Ga)、铟(In)或它们的组合中的至少一种。在本发明的一些方面，可以使用硼(B)离子作为第一杂质。另一方面，第一杂质可以是B2Hx +、BHx +，其中(x＝1，2，3，...)，和/或周期表第3族中的元素。在这个方面，按6×1013/cm2到5×1015/cm2的剂量植入硼(B)离子。当按小于6×1013/cm2的剂量植入硼(B)离子时，会有漏电流产生，而当按大于5×1015/cm2的剂量植入硼(B)离子时，电阻会增加，因此导致驱动电压的增加。此外，在10keV到100keV的加速电压下植入硼(B)离子，并且在垂直平均传递路径时，设置投射范围Rp(离开表面的直线距离)为距离多晶硅层130和栅极绝缘层140之间的界面约
Figure G071A6343620070607D000091
之内。
接着，在图2I所示的部分B中，蚀刻光刻胶图案160的较薄部分160b(见图2H)，以暴露第二半导体层134的末端上的栅极导电层150(见图2H)。蚀刻该栅极导电层150以形成与第二半导体层134的中心部分重叠(或在其上)的第二栅极152。因此，第一栅极151和设置在第一栅极151上的光刻胶图案的较厚部分160a保留在第一区域A上，而第二栅极152和设置在第二栅极152上的光刻胶图案的较厚部分160a保留在第二区域B上。举例说来，可以通过使用氧等离子体的灰化方法来蚀刻光刻胶图案160的较薄部分160b(见图2H)。此后，可以部分地蚀刻在其上部的光刻胶图案(未示出)的较厚部分160a。
图2J是截面图，示出把第二杂质植入第一、第二区域的过程。
如图2J所示，使用栅极151和152作为掩模，在第一和第二区域A和B中把第二杂质190植入第一和第二半导体层132和134的一些部分。把第二杂质190植入形成在第二区域B中的第二半导体层134的末端，以形成第二源极和漏极区域135b和135c。当通过SGS结晶方法来形成第一区域A中的第一半导体层132时，植入第一区域A中的第二杂质190还具有除去残留在第一半导体层132的沟道区域133a中的极少量的金属催化剂125b的吸收功能。在各个方面，通过吸收，把金属催化剂125b的剩余量从大块的第一半导体层132(诸如沟道区域133a)中移除到晶体晶粒的边界。
如上所述，把第二杂质190植入第二区域B中的第二半导体层134以形成第二源极和漏极区域135b和135c。把没有植入第二杂质190的区域A中的第二沟道区域135a设置在第二源极和漏极区域135b和135c之间。第二杂质190可以是n型杂质，并且可以是磷(P)、PHx +和/或P2Hx +其中(x＝1，2，3，...)，以及周期表第5族中的元素中之一。最好，但是并非必需，所使用的第二杂质190是按1×1011/cm2到3×1015/cm2的剂量植入的磷(P)。当按小于1×1011/cm2的剂量植入第二杂质190时，所植入的磷(P)的量不足以除去残留在第一半导体层132中的极少量的诸如镍(Ni)之类的金属催化剂。另一方面，当按大于3×1015/cm2的剂量植入第二杂质190时，会增加第一半导体层132的电阻。这里，由于磷(P)的原子量高，当磷离子的剂量增加时，在典型的退火温度下，电阻并不会增加。这种电气效应是由于没有很好地激活磷离子这样的事实而引起的。因此，在10keV到100keV的加速电压下植入具有吸收功能的诸如磷(P)之类的第二杂质190，并且在垂直平均传递路径时，设置投射范围Rp(离开表面的直线距离)为距离多晶硅层130和栅极绝缘层140之间的界面约
Figure G071A6343620070607D000101
之内。
然后，如图2K所示，除去光刻胶图案160a以暴露第一和第二栅极151和152。接着，在所暴露的栅极151和152上形成光刻胶层(光刻胶图案195是该光刻胶层的一部分)，然后使用第三图案掩模进行曝光和显影以形成光刻胶图案195。
光刻胶图案195覆盖着整个的第一区域A，但是它仅覆盖着第二区域B的一部分，诸如第二栅极152以及围绕第二栅极152的栅极绝缘层140的暴露部分。使用光刻胶图案195作为掩模(未示出)把第三杂质(未示出)植入第二区域B中的第二半导体层134。第三杂质可以是高浓度的n型杂质。在第二区域B的第二半导体层134中，第二源极和漏极区域135b和135c可以包括已植入高浓度的n型杂质的区域135b-1和135c-1，以及已植入低浓度的n型杂质并且位于区域135b-1和135c-1中每一个的一侧的区域135b-2和135c-2。因此，区域135b-2和135c-2是轻度掺杂的漏极(LDD)区域。在电极为隧道式的NMOS薄膜晶体管可能产生漏电流时，第二源极和漏极区域135b和135c的LDD区域135b-2和135c-2可以减少漏电流和抑制热载流子的产生(由源极和漏极区域135b和135c以及沟道区域135a的浓度快速变化而产生的栅诱导漏极漏电(GIDL)所导致)，从而提高了可靠性。
接着，除去光刻胶图案195并执行第三退火处理以除去金属催化剂(Ni等)。在温度为500℃或800℃处或在500℃和800℃之间执行第三退火处理(未示出)达1到120分钟。通过使用SGS结晶方法的第三退火处理，还可以使无定形硅层120进一步结晶成多晶硅层130，以及除去残留在第一半导体层132中的极少量的金属催化剂(Ni等)，以形成具有优良的电气特性的CMOS薄膜晶体管。
如上所述，当把第二杂质(诸如磷(P))植入第一区域A中的第一源极和漏极区域133b和133c，然后执行第三退火处理以在第一区域A中形成PMOS薄膜晶体管时，提高了PMOS薄膜晶体管在图3B中所示的特性。图3A是曲线图，示出当没有植入具有吸收功能的第二杂质时，栅极电压Vg和漏极电流Id的特性。图3B是曲线图，示出在已植入磷(P)作为第二杂质和执行第三退火处理之后的Vg和Id的特性。从这些曲线可以理解，当植入第二杂质作为吸气材料然后执行第三退火处理时，提高了薄膜晶体管的特性，如图3A和3B中的虚线框内所示。
因此，为了在第一区域A中形成PMOS薄膜晶体管和除去残留在PMOS薄膜晶体管的半导体层中的金属催化剂，把诸如磷(P)之类的第二杂质(即，n型杂质)植入第一区域A中的PMOS薄膜晶体管的半导体层，同时，把n型杂质植入第二区域B中的NMOS薄膜晶体管。因此，减少了掩模的数量，并且简化了制造CMOS薄膜晶体管的过程。
图4是截面图，示出使用根据如图2A-2K所示的本发明的一个方面制造的半导体层来制造CMOS薄膜晶体管的过程。
如图4所示，在形成中间绝缘层165以保护栅极151和152上的较低结构之后，蚀刻中间绝缘层165和栅极绝缘层140的预定区域，以形成接触孔175-178。然后，形成分别填充接触孔175、177和176、178的源极180和182以及漏极181和183，以制造包括半导体层132和134的CMOS薄膜晶体管，其中半导体层132和134具有源极区域133b和135b、漏极区域135b和135c以及沟道区域133a和135a。
因此，使用覆盖层123来控制金属催化剂的量而使能CMOS薄膜晶体管，与用金属诱导结晶(MIC)方法或金属诱导横向结晶(MILC)方法所产生的CMOS薄膜晶体管的半导体层相比，该CMOS薄膜晶体管所包括的半导体层包括更少数量的金属催化剂以及更大的多晶硅晶粒。
图5A和5B是横截面图，示出根据本发明的另一个方面来制造CMOS薄膜晶体管的方法。
由于根据图5A和5B的本发明的方面，除了在制造p型TFT期间植入吸气材料和植入p型杂质的次序之外，是在大多数都与图2A-2K所示的方面相同的处理条件(例如，吸气材料的剂量以及诸如温度等的植入条件)下执行的，所以只详细描述植入吸气材料的过程和植入p型杂质的过程。
图5A是横截面图，示出把吸气材料植入衬底以便除去残留在半导体层中的极少量的金属催化剂的过程。
如图5A所示，为了除去残留在半导体层232中的极少量的金属催化剂，植入第一杂质280，即，吸气材料。把吸气材料植入到形成半导体层232和234的两个末端的源极区域233b和235b、以及漏极区域233c和235c的位置处。在该过程中，第一杂质可以是磷(P)、PHx +和/或P2Hx +(其中(×＝1，2，3，...))以及周期表第5族的元素中之一。
最好，但是并非必需，第一杂质280使用按1×1011/cm2到3×1015/cm的剂量植入的磷(P)作为吸气材料。当按小于1×1011/cm2的剂量植入第一杂质280时，所植入的磷(P)的量不足以吸收残留在半导体层232中的极少量的金属催化剂(诸如镍(Ni))。另一方面，当按大于3×1015/cm2的剂量植入第一杂质280时，半导体层232的电阻会增加。这里，由于磷(P)的原子量高，当磷离子的剂量增加时，在典型的退火温度下电阻并不会减小。这个电气效应是由于没有很好地激活磷离子这样的事实引起的。因此，在10keV到100keV的加速电压下植入第一杂质280(诸如磷(P))，并且在垂直平均传递路径时，设置投射范围Rp(离开表面的直线距离)为距离多晶硅层(用它来制造半导体层232和234)和栅极绝缘层240之间的界面约
Figure G071A6343620070607D000121
之内。
如上所述，使用栅极251和252作为掩模来植入第一杂质280，以形成源极区域233b和235b以及漏极区域233c和235c。此后，如图5B所示，用光刻胶图案270覆盖整个的第二区域B和只覆盖第一区域A中的栅极251。然后，把第二杂质290植入第一区域A。所使用的第二杂质290是用于形成PMOS薄膜晶体管的p型杂质。该p型杂质可以是硼(B)、铝(Al)、镓(Ga)和/或铟(In)。在本发明的这个方面，可以使用硼(B)离子作为第二杂质。另一方面，第二杂质可以是B2Hx +、BHx +，其中(x＝1，2，3，...)，或周期表第3族的元素。在本发明的这个方面，按6×1013/cm2到5×1015/cm2的剂量植入硼(B)离子。当按小于6×1013/cm2的剂量植入硼(B)离子时，会有漏电流产生，而当按大于5×1015/cm2的剂量植入硼(B)离子时，电阻会增加，因此导致驱动电压的增加。此外，在10keV到100keV的加速电压下植入硼(B)离子，并且在垂直平均传递路径时，设置投射范围Rp(离开表面的直线距离)为距离多晶硅层(未示出)和栅极绝缘层240之间的界面约
Figure G071A6343620070607D000122
之内。
在执行上述处理之后，在第二区域B中的第二半导体层234上形成LDD区域，与图2A-2K的情况相似。
接着，执行第三退火处理以除去金属催化剂。在温度为500℃或800℃处或在500℃和800℃之间执行第三退火处理达1到120分钟。通过第三退火处理除去残留在PMOS薄膜晶体管的半导体层232中的极少量的金属催化剂(Ni等)，以形成具有优良的电气特性的CMOS薄膜晶体管。
此后，在形成用于保护栅极上的较低结构的中间绝缘层(未示出)之后，蚀刻中间绝缘层(未示出)和栅极绝缘层(240)的预定区域，以形成接触孔(未示出)，并且形成用于填充接触孔的源极和漏极(未示出)以完成CMOS薄膜晶体管。
有鉴于此，可以使残留在半导体层中的金属催化剂的量最小化、减少制造CMOS薄膜晶体管所需要的掩模数量以及简化其制造过程。
上文中虽然已经示出和描述了本发明的多个方面，但是本领域的技术人员可以理解，在不偏离本发明的原理和精神的条件下还可以在各个方面中进行改变，而本发明的保护范围由权利要求书及其等效来限定。

Claims (18)

1.一种制造CMOS薄膜晶体管的方法，包括：
提供具有第一、第二区域的衬底；
在所述衬底上形成无定形硅层；
在所述无定形硅层上形成覆盖层；
在所述覆盖层上沉积金属催化剂；
在所述衬底上执行第一退火处理以使金属催化剂通过所述覆盖层扩散到所述无定形硅层和所述覆盖层的界面，以及使用所扩散的金属催化剂使所述无定形硅层结晶成多晶硅层；
除去所述覆盖层；
形成所述多晶硅层的图案以在所述第一和第二区域中分别形成第一、第二半导体层；
在所述第一和第二半导体层上形成栅极绝缘层和栅极电极；
把第一杂质植入所述第一和第二半导体层；
把第二杂质植入所述第一或第二半导体层；
把浓度高于所述第一杂质且与第一杂质同导电类型的第三杂质，植入到没有植入所述第二杂质的第一或第二半导体层；以及
在所述第一和第二半导体层上执行第二退火处理以除去残留在已植入所述第二杂质的第一或第二半导体层中的金属催化剂，
其中，按6×1013/cm2到5×1015/cm2的剂量植入所述第二杂质，并且按1×1011/cm2到3×1015/cm2的剂量植入所述第一杂质。
2.如权利要求1所述的方法，其特征在于，所述第一杂质是n型杂质。
3.如权利要求1所述的方法，其特征在于，把所述第一杂质植入所述第一和第二半导体层的源极区域和漏极区域。
4.如权利要求2所述的方法，其特征在于，所述第一杂质是周期表第5族中的元素。
5.如权利要求2所述的方法，其特征在于，所述第一杂质是磷(P)、PHx +和/或P2Hx +中的一个，其中，x＝1，2，3，...。
6.如权利要求2所述的方法，其特征在于，在10keV到100keV的加速电压下植入所述n型杂质。
7.如权利要求2所述的方法，其特征在于，植入所述n型杂质从而投射范围(Rp)在距离所述多晶硅层和所述栅极绝缘层之间的界面约±500
Figure FSB00000500352600021
之内。
8.如权利要求1所述的方法，其特征在于，所述第二杂质是p型杂质。
9.如权利要求1所述的方法，其特征在于，把所述第二杂质植入所述第一或第二半导体层的源极区域和漏极区域。
10.如权利要求8所述的方法，其特征在于，所述p型杂质是硼(B)、BHx +和/或B2Hx +中的一个，其中，x＝1，2，3，...。
11.如权利要求10所述的方法，其特征在于，在10keV到100keV的加速电压下植入所述p型杂质。
12.如权利要求10所述的方法，其特征在于，植入所述p型杂质从而投射范围(Rp)在距离所述多晶硅层和所述栅极绝缘层之间的界面±500
Figure FSB00000500352600022
之内。
13.如权利要求1所述的方法，其特征在于，在温度为500℃或800℃或在500℃和800℃之间执行所述第二退火处理。
14.如权利要求1所述的方法，其特征在于，所述覆盖层是氧化硅层、氮化硅层，或由氧化硅层和氮化硅层构成的一种双层。
15.如权利要求1所述的方法，其特征在于，形成的所述覆盖层使其厚度为1
Figure FSB00000500352600023
或2000
Figure FSB00000500352600024
或在1
Figure FSB00000500352600025
和2000
Figure FSB00000500352600026
之间。
16.如权利要求1所述的方法，其特征在于，所述第一区域的第一半导体层是PMOS半导体层，而所述第二区域的第二半导体层是NMOS半导体层。
17.如权利要求16所述的方法，其特征在于，形成所述第二半导体层使之具有沟道区域、轻度掺杂的漏极(LDD)区域以及源极区域和漏极区域。
18.一种通过如权利要求1所述的方法得到的CMOS薄膜晶体管，包括：
第一半导体层；以及
第二半导体层，其中，所述第一和第二半导体层包括第一杂质，而第一或第二半导体层包括第二杂质，以及通过所述第一杂质和所述第二退火处理从植入有第二杂质的第一或第二半导体层中除去所述金属催化剂。
CN2007101063436A 2006-05-18 2007-05-17 制造薄膜晶体管的方法 Active CN101165881B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0044817 2006-05-18
KR1020060044817A KR100770269B1 (ko) 2006-05-18 2006-05-18 박막트랜지스터의 제조방법
KR1020060044817 2006-05-18

Publications (2)

Publication Number Publication Date
CN101165881A CN101165881A (zh) 2008-04-23
CN101165881B true CN101165881B (zh) 2012-06-27

Family

ID=38229320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101063436A Active CN101165881B (zh) 2006-05-18 2007-05-17 制造薄膜晶体管的方法

Country Status (5)

Country Link
US (1) US7795082B2 (zh)
EP (2) EP2061074A3 (zh)
JP (1) JP2007311767A (zh)
KR (1) KR100770269B1 (zh)
CN (1) CN101165881B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
US20130078787A1 (en) * 2010-06-09 2013-03-28 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
JP5807352B2 (ja) * 2011-03-18 2015-11-10 セイコーエプソン株式会社 半導体装置の製造方法、及び電気光学装置の製造方法
WO2012153498A1 (ja) * 2011-05-09 2012-11-15 シャープ株式会社 半導体装置の製造方法
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
RU2522930C2 (ru) * 2012-11-19 2014-07-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) Способ изготовления тонкопленочного транзистора
JP2015204351A (ja) 2014-04-14 2015-11-16 セイコーエプソン株式会社 感光膜の設置方法、半導体装置の製造方法、電気光学装置および電子機器
CN105529335A (zh) * 2015-12-17 2016-04-27 武汉华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN106910712B (zh) * 2017-03-03 2019-09-24 厦门天马微电子有限公司 阵列基板的制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844552B2 (ja) 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
DE69940421D1 (de) 1998-12-25 2009-04-02 Semiconductor Energy Lab Halbleitervorrichtungen und deren Herstellung
JP4712156B2 (ja) * 1999-05-10 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1263159C (zh) * 1999-06-02 2006-07-05 株式会社半导体能源研究所 半导体器件及其制造方法
US6624051B1 (en) * 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003282880A (ja) * 2002-03-22 2003-10-03 Hitachi Displays Ltd 表示装置
KR100470274B1 (ko) 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
KR100566893B1 (ko) 2003-08-27 2006-04-03 네오폴리((주)) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법
KR20050042630A (ko) 2003-11-03 2005-05-10 삼성에스디아이 주식회사 엘디디 구조를 갖는 엔모스 박막트랜지스터
JP2005229000A (ja) * 2004-02-13 2005-08-25 Sharp Corp 結晶質半導体膜の製造方法、結晶質半導体膜、半導体素子、液晶表示装置、ロジック回路、電子機器および噴霧装置
KR20050088588A (ko) 2004-03-02 2005-09-07 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP2005311199A (ja) * 2004-04-23 2005-11-04 Canon Inc 基板の製造方法
KR100656492B1 (ko) 2004-06-22 2006-12-11 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터의 제조방법
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100712101B1 (ko) 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611658B1 (ko) 2004-06-30 2006-08-11 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법

Also Published As

Publication number Publication date
EP1858072A1 (en) 2007-11-21
US20070267704A1 (en) 2007-11-22
KR100770269B1 (ko) 2007-10-25
JP2007311767A (ja) 2007-11-29
CN101165881A (zh) 2008-04-23
EP2061074A3 (en) 2011-09-14
EP2061074A2 (en) 2009-05-20
US7795082B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
CN101165881B (zh) 制造薄膜晶体管的方法
KR100770268B1 (ko) 박막트랜지스터의 제조방법
US5913111A (en) Method of manufacturing an insulaed gate transistor
CN100437980C (zh) 互补金属氧化物半导体薄膜晶体管和制造其的方法
CN101494242B (zh) 薄膜晶体管及其制备方法和有机发光二极管显示装置
US20080157116A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
KR100543061B1 (ko) 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
JP2005322898A (ja) 低温ポリシリコン薄膜トランジスタ及びその製造方法
KR20030005911A (ko) 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
JP2008166703A (ja) 薄膜トランジスタ、その製造方法及びこれを具備した有機電界発光表示装置
US20100227443A1 (en) Method of forming polycrystalline silicon layer
KR100685848B1 (ko) 박막트랜지스터의 제조방법
JP2005532685A (ja) Ｔｆｔ電子装置とその製造
JP4888864B2 (ja) Ｃｍｏｓ回路の製造方法及びトランジスタ装置
KR19990075412A (ko) 박막 트랜지스터 및 그 제조 방법
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR100731756B1 (ko) 박막트랜지스터의 제조방법
JP2791420B2 (ja) 電界効果型半導体装置の作製方法
JP2000216089A (ja) 半導体装置の製造方法
JPH03297148A (ja) 半導体装置の製造方法
KR100542304B1 (ko) 액정 표시 장치-박막 트랜지스터의 제조방법
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
US20080124849A1 (en) Fabricating method of semiconductor device
JPH06151461A (ja) 半導体膜の製造方法および薄膜トランジスタの製造方法
JP2003318198A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090116

Address after: Gyeonggi Do Korea Suwon

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121105

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121105

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co., Ltd.