CN106910712B - 阵列基板的制作方法 - Google Patents
阵列基板的制作方法 Download PDFInfo
- Publication number
- CN106910712B CN106910712B CN201710123695.6A CN201710123695A CN106910712B CN 106910712 B CN106910712 B CN 106910712B CN 201710123695 A CN201710123695 A CN 201710123695A CN 106910712 B CN106910712 B CN 106910712B
- Authority
- CN
- China
- Prior art keywords
- type tft
- layer
- area
- active area
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 71
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 155
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 106
- 229920005591 polysilicon Polymers 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 55
- 150000002500 ions Chemical class 0.000 claims description 83
- 239000002184 metal Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 41
- 239000010408 film Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- -1 boron ion Chemical class 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 230000035699 permeability Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 37
- 239000000203 mixture Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了阵列基板的制作方法，方法包括在衬底基板一侧形成多晶硅层、第一绝缘层、第一光阻层，曝光显影第一光阻层，曝光显影后的第一光阻层具有用于形成P型薄膜晶体管有源区的第一图形结构和用于形成N型薄膜晶体管有源区的第二图形结构；刻蚀第一光阻层、第一绝缘层和多晶硅层，以使多晶硅层具有P型薄膜晶体管有源区结构以及N型薄膜晶体管有源区结构；对多晶硅层进行第一离子注入以形成掺杂的P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的有源区。本申请实施例提供的方案，减少了使用掩膜版的次数，可以降低生产成本，提高生产效率。
Description
技术领域
本申请一般涉及显示技术领域，尤其涉及阵列基板的制作方法。
背景技术
随着显示技术，如LCD(Liquid Crystal Display，液晶显示器)显示、OLED(Organic Light-Emitting Diode，有机发光二极管)显示、柔性显示等的不断发展，显示面板广泛应用于各行各业中。但是显示面板较高的生产成本仍然成为阻碍其进一步发展的一个因素。
显示面板中通常包括阵列基板，其中，阵列基板的制作过程最为复杂。一般来说，在阵列基板中包括薄膜晶体管(Thin Film Transistor，TFT)，薄膜晶体管包括栅电极、栅电极绝缘层、有源层、源漏极层等等。在制作薄膜晶体管时，通常利用掩膜版曝光显影，进而刻蚀出每一层需要的图案。在现有技术中，制备CMOS型的阵列基板需要12道MASK。这样使得制备阵列基板的成本和复杂度都很高，同时制作的阵列基板的质量也难以保证。
发明内容
鉴于现有技术存在的上述问题，本发明提供一种阵列基板的制作方法，以解决背景技术中所述的至少部分技术问题。
本申请实施例提供了一种阵列基板的制作方法，上述方法包括提供一衬底基板；在衬底基板一侧形成多晶硅层；在多晶硅层远离衬底基板的一侧形成第一绝缘层；在第一绝缘层远离多晶硅层的一侧形成第一光阻层；对第一光阻层曝光显影，使得经过曝光显影后的第一光阻层具有用于形成P型薄膜晶体管有源区的第一图形结构和用于形成N型薄膜晶体管有源区的第二图形结构；其中，第一图形结构包括用于形成P型薄膜晶体管有源区的沟道区的第一区域和用于形成P型薄膜晶体管有源区的重掺杂区的第二区域；第一区域具有第一厚度，第二区域具有第二厚度；第二图形结构各处具有第三厚度；第一厚度大于第三厚度，且第三厚度大于第二厚度；对第一光阻层、第一绝缘层和多晶硅层进行刻蚀，使得刻蚀后的多晶硅层具有P型薄膜晶体管有源区结构以及N型薄膜晶体管有源区结构；刻蚀后的P型薄膜晶体管有源区包括重掺杂区和沟道区；刻蚀后的第一光阻层向多晶硅层的正投影与P型薄膜晶体管有源区的沟道区重合；刻蚀后的第一绝缘层向多晶硅层的正投影与P型薄膜晶体管有源区的沟道区以及N型薄膜晶体管有源区重合；对多晶硅层进行第一离子注入，使得第一离子注入后的多晶硅层包括掺杂的P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的有源区；其中，第二图形结构向多晶硅层的正投影与N型薄膜晶体管有源区重合，第一图形结构的第一区域和第二区域向多晶硅层的正投影分别与P型薄膜晶体管有源区的沟道区和重掺杂区重合。
可选的，对第一光阻层曝光显影，包括使用预设半色调掩膜版对第一光阻层曝光。
可选的，预设半色调掩膜版包括第一部分透光区、第二部分透光区、不透光区以及透光区；第一部分透光区向第一光阻层的正投影与第二图形结构重合；第二部分透光区向第一光阻层的正投影与第一图形结构的第二区域重合；不透光区向第一光阻层的正投影与第一图形结构的第一区域重合；第一部分透光区的光透过率小于第二部分透光区的光透过率。
可选的，所述第一部分透光区的光透过率与所述第二部分透光区的光透过率满足如下关系：1:8<T1:T2<1:2；其中T1为所述第一部分透光区的光透过率，T2为所述第二部分透光区的光透过率。
可选的，第一离子注入为硼离子注入，硼离子注入的工艺参数为：离子能量大于等于8Kev；注入离子单位面积数量大于等于4.5E14/cm2。
可选的，N型薄膜晶体管有源区包括重掺杂区、轻掺杂区、沟道区；在对多晶硅层进行第一离子注入之后，方法还包括：在第一绝缘层远离衬底基板的一侧形成第二光阻层，并对第二光阻层进行曝光显影，使得曝光显影后的第二光阻层覆盖N型薄膜晶体管有源区的轻掺杂区、N型薄膜晶体管有源区的沟道区以及P型薄膜晶体管的有源区；对多晶硅层进行第二离子注入，以使第二离子注入后的多晶硅层中形成掺杂的N型薄膜晶体管有源区的重掺杂区。
可选的，在衬底基板一侧形成多晶硅层之前，方法还包括：在衬底基板之上形成遮光层，遮光层包括多个遮光结构，每一个遮光结构向多晶硅层的正投影至少覆盖一个P型薄膜晶体管有源区的沟道区或者至少覆盖一个N型薄膜晶体管有源区的沟道区；多晶硅层形成在遮光层远离衬底基板的一侧。
可选的，在对多晶硅层进行第二离子注入之后，方法还包括：移除第二光阻层；在第一绝缘层远离衬底基板的一侧形成第二绝缘层，第二绝缘层覆盖衬底基板；在第二绝缘层远离衬底基板的一侧形成第一金属层；对第一金属层进行图形化处理，以使在经过图形化处理后的第一金属层中形成N型薄膜晶体管的栅极，以及P型薄膜晶体管的栅极，其中，N型薄膜晶体管的栅极覆盖N型薄膜晶体管有源区的沟道区，P型薄膜晶体管的栅极覆盖P型薄膜晶体管有源区的沟道区。
可选的，在对第一金属层进行图形化处理之后，方法还包括：对多晶硅层进行第三离子注入，以形成掺杂的N型薄膜晶体管的轻掺杂区。
可选的，在对多晶硅层进行第三离子注入之后，方法还包括：在第一金属层远离第二绝缘层的一侧形成第三绝缘层，形成的第三绝缘层覆盖衬底基板；对第三绝缘层及第二绝缘层形成过孔，露出部分N型薄膜晶体管有源区的重掺杂区、部分P型薄膜晶体管有源区的重掺杂区。
可选的，在对第三绝缘层及第二绝缘层形成过孔之后，方法还包括：在第三绝缘层远离第一金属层的一侧形成第二金属层，使得形成的第二金属层通过过孔与N型薄膜晶体管有源区的重掺杂区以及P型薄膜晶体管有源区的重掺杂区电连接；对第二金属层进行图形化处理，使得图形化处理后的第二金属层包括N型薄膜晶体管的源/漏电极与P型薄膜晶体管的源/漏电极；其中N型薄膜晶体管的源/漏电极通过过孔与N型薄膜晶体管有源区的重掺杂区连接，P型薄膜晶体管的源/漏电极通过过孔与P型薄膜晶体管有源区的重掺杂区连接。
可选的，第三离子注入和第二离子注入中所注入的离子均为磷离子；第三离子注入所注入的磷离子的浓度低于第二离子注入所注入的磷离子的浓度。
本申请提供的阵列基板的制作方法，通过首先对形成有多晶硅层、第一绝缘层以及第一光阻层的衬底基板使用预设半色调掩膜版进行一次曝光显影，然后刻蚀上述多晶硅层、第一绝缘层和第一光阻层以在多晶硅层中形成N型薄膜晶体管有源区的图形结构和P型薄膜晶体管有源区的图形结构；且刻蚀后形成的P型薄膜晶体管有源区的沟道区上方残留有第一绝缘层以及第一光阻层；再对多晶硅层进行第一离子注入形成掺杂的P型薄膜晶体管有源区的重掺杂区和掺杂的N型薄膜晶体管的有源区。相比在分别形成N型薄膜晶体管有源区的图形结构和P型薄膜晶体管有源区的图形结构的制作过程、形成掺杂的P形薄膜晶体管有源区的重掺杂区的制作过程以及形成N型薄膜晶体管有源区的沟道区的制作过程中各自需要使用一次掩膜版，本申请实施例提供的方案，减少了使用掩膜版的次数，可以降低生产成本，提高生产效率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本申请实施例提供的阵列基板的制作方法的流程图；
图2A为本申请实施例提供的阵列基板的制作方法中多晶硅层、第一绝缘层和光阻层形成工艺的截面结构示意图；
图2B为本申请实施例提供的阵列基板的制作方法中多晶硅层、第一绝缘层和光阻层形成工艺的平面结构示意图；
图3A为本申请实施例提供的阵列基板制作方法中对第一光阻层曝光显影工艺后的平面结构示意图；
图3B为图3A沿虚线m1和m1’截取的截面结构组合示意图；
图3C为本申请阵列基板制作方法中一些实施例提供的对图3A所示第一光阻层曝光的截面结构示意图；
图4A为本申请实施例提供的阵列基板制作方法中对第一光阻层、第一绝缘层和多晶层进行刻蚀工艺后的平面结构示意图；
图4B为沿图4A所示虚线m2和m2’截取的截面结构组合示意图；
图5为本申请提供的阵列基板制作方法中对多晶硅层进行第一离子掺杂工艺的截面结构示意图；
图6A为本申请阵列基板制作方法中一些实施例提供的第二离子注入工艺的平面结构示意图；
图6B为沿图6A所示虚线m3和m3’截取的截面结构组合示意图；
图7A为本申请阵列基板制作方法中一些实施例提供的形成P型薄膜晶体管栅极和N型薄膜晶体管栅极后的平面结构示意图；
图7B为沿图7A所示虚线m4和m4’截取的截面结构组合示意图；
图8为本申请阵列基板制作方法中一些实施例提供的第三离子注入工艺的截面结构示意图；
图9A为本申请阵列基板制作方法中一些实施例提供的形成的过孔与N型薄膜晶体管有源区及P型薄膜晶体管有源区的相对位置关系示意图；
图9B为沿图9A所示虚线m5截取的截面结构示意图；
图10A为本申请阵列基板制作方法中一些实施例提供N型薄膜晶体管的源/漏电极与N型薄膜晶体管有源区、P型薄膜晶体管的源/漏电极与P型薄膜晶体管有源区的相对位置关系示意图；
图10B为沿图10A所示虚线m6和m6’截取的截面组合结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1，其为本申请实施例提供的阵列基板的制作方法的流程图100。如图1所示，本申请的阵列基板的制作方法，包括如下步骤：
步骤101，提供一衬底基板。
在本实施例中，衬底基板例如可以为满足一定光透过率的硬质基板如玻璃基板等。此外，衬底基板还可以为柔性基板如聚酰亚胺基板等。
步骤102，在衬底基板一侧形成多晶硅层。
在本实施例中，在衬底基板一侧制备多晶硅层203时，例如可以使用传统的等离子体增强化学气相沉积方法(Plasma Enhanced Chemical Vapor Deposition，PECVD)制备非晶硅层，然后用激光晶化方法将非晶硅层转化为多晶硅层。或者可以使用高温化学气相沉积方法制作多晶硅层。
步骤103，在多晶硅层远离衬底基板的一侧形成第一绝缘层。
在本实施例中，例如可以使用化学气相沉积方法在多晶硅层远离衬底基板的一侧形成第一绝缘层。第一绝缘层的材料例如可以为硅氮化物(SiNx)、硅氧化物(SiOx)等。具体地在形成第一绝缘层时例如可以在一定的压力和温度的条件下，由气体SiH4和N2O按一定的比例共同沉积而成第一绝缘层。
此外，还可以使用传统等离子化学气相沉积法形成多晶硅层以及第一绝缘层，然后再使用激光晶化方法将非晶硅转化为多晶硅。
步骤104，在第一绝缘层远离衬底基板的一侧形成第一光阻层。
在本实施例中，可以在第一绝缘层远离衬底基板的一侧涂布一层第一光阻层。第一光阻层例如可以是光刻胶，在本实施例中，光刻胶例如可以为正性光刻胶。在本申请实施例中基于光刻胶为正性光刻胶来进行阐述。可以理解的是，光刻胶也可以为负性光刻胶，本领域技术人员还可以在没有做出创造性劳动的前提下采用负性光刻胶来实现本申请中的实施例。
步骤105，对第一光阻层曝光显影，使得经过曝光显影后的第一光阻层具有用于形成P型薄膜晶体管有源区的第一图形结构和用于形成N型薄膜晶体管有源区的第二图形结构。
在本实施例中，当光刻胶为正性光刻胶时，可以使用紫外线透过具有预定图形的掩膜版对第一光阻层进行曝光。然后使用显影夜除去被紫外线曝光部分的第一光阻层。
显影后的第一光阻层中可以形成有用于形成P型薄膜晶体管有源区的第一图形结构和用于形成N型薄膜晶体管有源区的第二图形结构。
第一图形结构可以包括用于形成P型薄膜晶体管有源区的沟道区(以下简称P型薄膜晶体管的沟道区)的第一区域和用于形成P型薄膜晶体管有源区的重掺杂区(以下简称P型薄膜晶体管的重掺杂区)的第二区域。第一区域可以具有第一厚度，第二区域可以具有第二厚度；第二图形结构各处可以具有第三厚度。第一厚度大于第三厚度，且第三厚度大于第二厚度。
在本实施例的一些可选实现方式中，上述对第一光阻层进行曝光的具有预定图形的掩膜板例如可以为预设半色调掩膜版。也就是说可以使用预设半色调掩膜板对第一光阻层进行曝光以使第一光阻层具有用于形成P型薄膜晶体管有源区的第一图形结构和用于形成N型薄膜晶体管有源区的第二图形结构。
进一步可选地，上述预设半色调掩膜版可以包括第一部分透光区、第二部分透光区、不透光区和透光区。
第一部分透光区向第一光阻层的正投影与用于制作N型薄膜晶体管有源区的第二图形结构重合。
第二部分透光区向第一光阻层的正投影与用于制作P型薄膜晶体管有源区的第一图形结构的第二区域重合。
不透光区向第一光阻层的正投影与制作P型薄膜晶体管有源区的第一图形结构的第一区域重合。
第一部分透光区的光透过率低于第二部分透光区的光透过率。
在本实施例中，上述半色调掩膜板中的透光区向第一光阻层的投影与第一光阻层中用于形成N型薄膜晶体管的第二图形结构和用于形成P型薄膜晶体管的第一图形结构之外的区域重合。在曝光时，紫外线可以完全通过半色调掩膜版对该部分的第一光阻层完全曝光，在显影后该部分的第一光阻层无保留。
由于不透光区向第一光阻层的正投影与用于形成P型薄膜晶体管有源区的第一图形结构的第一区域重合，这样，在曝光时，紫外线无法照射到组成第一图形结构的第一区域的第一光阻层部分上，因此在显影后，该部分的第一光阻层完全保留。
第一部分透光区和第二部分透光区均为部分透光区，这样在使用紫外线透过半色调掩膜版对第一光阻层曝光时，组成第二图形结构的第一光阻层部分和组成第一图形结构的第二区域的第一光阻层部分各自有不同厚度的第一光阻层被紫外线曝光。在显影后，各自被曝光的第一光阻层部分被移除。也就是说，在显影后，组成第二图形结构的第一光阻层部分和组成第一图形结构的第二区域的第一光阻层部分各自保留有一定厚度的第一光阻层。由于第一部分透光区的光透过率低于第二部分透光区的光透过率，使得组成第二图形结构的第一光阻层部分在使用预设半色调掩膜版曝光显影后所保留的厚度大于组成第一图形结构的第二区域的第一光阻层部分在使用预设半色调掩膜板曝光显影后所保留的厚度。
可选地，例如第一部分透光区的光透过率为T1，第二部分透光区的光透过率为T2。第一部分透光区的光透过率与第二部分透光区的光透过率满足如下关系：1:8<T1:T2<1:2。设置第一部分透光区的光透过率和第二部分透光区的光透过率之间的比例关系，可以使得组成第一图形结构的第二区域的第一光阻层部分的厚度与组成第二图形结构的第一光阻层部分的厚度满足一定的比例关系，便于后续刻蚀工艺的控制。
步骤106，对第一光阻层、第一绝缘层和多晶硅层进行刻蚀，使得刻蚀后的多晶硅层具有P型薄膜晶体管有源区结构以及N型薄膜晶体管有源区结构。
对第一光阻层、第一绝缘层和多晶硅层进行刻蚀时，可以采用湿法刻蚀方法进行刻蚀，也可以采用干法刻蚀方法刻蚀。
在本实施例中，以使用干法刻蚀方法对第一光阻层、第一绝缘层和多晶硅层进行刻蚀为例来进行说明。在以干法刻蚀方法刻蚀第一光阻层、第一绝缘层和多晶硅层时，具体刻蚀步骤如下：
首先刻蚀掉未被第一光阻层覆盖的第一绝缘层部分及未被光阻层覆盖的多晶硅层部分。
然后刻蚀第一光阻层。由于组成第一图形结构中的第二区域的第一光阻层部分的厚度较薄，首先将此部分第一光阻层刻蚀掉，裸露出上述第二区域原本覆盖的第一绝缘层部分。停止刻蚀第一光阻层。此时组成第一图形结构的第一区域的第一光阻层部分以及组成第二图形结构的第一光阻层部分各自仍保留有第一光阻层(此时组成第一图形结构中的第一区域的第一光阻层部分的厚度与组成第二图形结构的第一光阻层部分的厚度比未刻蚀前变薄)。
接着刻蚀组成第一图形结构中的第二区域的第一光阻层部分所覆盖的第一绝缘层，直至露出多晶硅层为止。
最后再刻蚀第一光阻层，由于组成第一图形结构的第一光阻层部分的厚度较组成第二图形结构的第一区域的第一光阻层部分的厚度薄，因此，组成第一图形结构的第一光阻层部分先被刻蚀完。当组成第一图形结构中的第一光阻层部分被刻蚀完成后，停止刻蚀第一光阻层。此时，第二图形结构中的第一区域仍保留有第一光阻层，但其厚度又变薄。
经过上述刻蚀步骤后的多晶硅层中形成了P型薄膜晶体管有源区结构和N型薄膜晶体管有源区结构。多晶硅层中形成的P型薄膜晶体管有源区可以包括重掺杂区和沟道区。多晶硅层中形成的N型薄膜晶体管有源区结构可以包括重掺杂区、轻掺杂区、沟道区。被刻蚀后的第一光阻层向多晶硅层的正投影与P型薄膜晶体管的沟道区重合。刻蚀后的第一绝缘层向多晶硅层的正投影与N型薄膜晶体管有源区以及P型薄膜晶体管的沟道区重合。也就是说，对于刻蚀后的多晶硅层，其上的N形薄膜晶体管的有源区之上覆盖一层第一绝缘层；其上的P形薄膜晶体管的重掺杂区是裸露的，而P型薄膜晶体管的沟道区被一层第一绝缘层和一层光阻层覆盖。
在本实施例中，上述干法刻蚀例如可以为等离子体刻蚀方法。当使用等离子体刻蚀方法进行刻蚀时，具体地，例如在刻蚀第一绝缘层时，可以使用四氟化碳的气体来刻蚀；在刻蚀多晶硅层时可以使用氯气来刻蚀；在刻蚀第一光阻层时可以使用氧气来刻蚀。可以在不同步骤中更换刻蚀气体来完成上述刻蚀。
步骤107，对多晶硅层进行第一离子注入，使得第一离子注入后的多晶硅层包括掺杂的P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的有源区。
在本实施例中，在进行第一离子注入时，可以在各个方位注入相同浓度的第一离子，由于P型薄膜晶体管的重掺杂区是裸露的，因此注入到P型薄膜晶体管的重掺杂区的第一离子数量最多。N型薄膜晶体管的有源区上方覆盖一层第一绝缘层，第一离子可以穿透第一绝缘层注入到N型薄膜晶体管的有源区中，但注入到N型薄膜晶体管的有源区的第一离子的数量比注入到P型薄膜晶体管的重掺杂区的数量要少。同时，由于P型薄膜晶体管的沟道区被一层第一绝缘层和一层光阻层覆盖，第一离子几乎无法注入到P型薄膜晶体管的沟道区中。
在本实施例的一些可选实现方式中，上述第一离子为硼离子。具体地硼离子注入的工艺参数为：离子能量大于等于8Kev；注入离子单位面积数量大于等于4.5E14/cm2。使用上述的注入工艺参数可以形成掺杂的P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的有源区。
这样，在本实施例中，通过使用预设半色调掩膜版对第一光阻层曝光显影，然后通过刻蚀第一光阻层、第一绝缘层和多晶硅层就可以在多晶硅层中形成P型薄膜晶体管有源区结构以及N型薄膜晶体管有源区结构，然后进行第一离子注入就可以同时形成掺杂的P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的有源区。其中掺杂的N型薄膜晶体管的有源区中的一部分可以直接形成沟道区。也就是说在第一离子注入时同时形成了掺杂的P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的沟道区。现有的工艺中，有源区结构的刻蚀、N型薄膜晶体管的沟道区的掺杂和P型薄膜晶体管的重掺区的掺杂分别需要一道掩膜版，而在本申请的阵列基板的制作方法中，只需要一道半色调掩膜版就可以完成三道工艺，因此，本申请节省了制作阵列基板所使用的掩膜版，减少了工艺步骤，降低了生产成本，并且可以提高良率。
在本实施例的一些可选实现方式中，在对上述多晶硅层进行第一离子注入之后，阵列基板的制作方法还包括：在第一绝缘层远离衬底基板的一侧形成第二光阻层，并使用另一个掩膜版对第二光阻层进行曝光显影，使得曝光显影后的第二光阻层覆盖N型薄膜晶体管有源区的轻掺杂区(以下简称N型薄膜晶体管的轻掺杂区)、N型薄膜晶体管有源区的沟道区(以下简称N型薄膜晶体管的沟道区)以及P型薄膜晶体管的有源区。第二光阻层的材料例如可以为正性光刻胶。
对多晶硅层进行第二离子注入，以使第二离子注入后的多晶硅层中形成掺杂的N型薄膜晶体管有源区的重掺杂区(以下简称N型薄膜晶体管的重掺杂区)。第二离子例如可以为磷离子。
在本实施例的一些可选实现方式中，在衬底基板一侧形成多晶硅层之前，可以在衬底基板之上形成遮光层。上述遮光层中可以包括多个遮光结构。每一个遮光结构向多晶硅层的正投影至少覆盖一个P型薄膜晶体管的沟道区或者至少覆盖一个N型薄膜晶体管的沟道区。设置遮光层的好处是，遮光层可以遮住来自衬底基板远离遮光层一侧的光线，以避免光线透过衬底基板进入到沟道区从而降低薄膜晶体管的性能。多晶硅层形成在遮光层远离衬底基板的一侧。
在本实施例的一些可选实现方式中，在预先形成有遮光层的阵列基板上进行第二离子注入后，移除第二光阻层。然后在第一绝缘层之上也即在第一绝缘层远离衬底基板的一侧形成第二绝缘层，第二绝缘层覆盖衬底基板。接着在第二绝缘层之上也就是第二绝缘层远离第一绝缘层的一侧形成第一金属层。对第一金属层进行图形化处理，以使在经过图形化处理后的第一金属层中形成N型薄膜晶体管的栅极，以及P型薄膜晶体管的栅极。形成的N型薄膜晶体管的栅极覆盖N型薄膜晶体管的沟道区。形成的P型薄膜晶体管的栅极覆盖P型薄膜晶体管的沟道区。
进一步地，可以使用具有预设形状的又一个掩膜板对第一金属层进行图形化处理，以使在经过图形化处理后的第一金属层中形成N型薄膜晶体管的栅极，以及P型薄膜晶体管的栅极。具体地，可以在第一金属层远离衬底基板的一侧形成第三光阻层，然后使用具有预设形状的上述又一个掩膜版对第三光阻层进行曝光，然后对第三光阻层进行显影露出用于制作N型薄膜晶体管的栅极的第一金属层部分以及用于制作P型薄膜晶体管的栅极的第一金属层部分，然后刻蚀第一金属层形成N型薄膜晶体管的栅极，以及P型薄膜晶体管的栅极。
在本实施例的一些可选实现方式中，在对第一金属层进行图形化处理之后，可以对多晶硅层进行第三离子注入，以形成掺杂的N型薄膜晶体管的轻掺杂区。此处，注入的第三离子可以为与注入的第二离子相同。例如第三离子和第二离子均可以为磷离子。注入的第三离子的浓度可以低于第二离子的浓度。
在本实施例的一些可选实现方式中，在对多晶硅层进行第三离子注入之后，可以在第一金属层远离第二绝缘层的一侧形成第三绝缘层，形成的第三绝缘层覆盖衬底基板。对第三绝缘层及第二绝缘层形成过孔，露出部分N型薄膜晶体管的重掺杂区、部分P型薄膜晶体管的重掺杂区。在形成过孔时，可以再一次使用掩膜版对第二绝缘层和第三绝缘层进行图案化处理。处理的过程可以参考形成P形薄膜晶体管有源区和N型薄膜晶体管有源区的过程。此处不赘述。
在本实施例的一些可选实现方式中，在对第三绝缘层及第二绝缘层形成过孔之后，可以在第三绝缘层远离第一金属层的一侧形成第二金属层，使得形成的第二金属层通过过孔与N型薄膜晶体管的重掺杂区，P型薄膜晶体管的重掺杂区电连接。然后对第二金属层进行图案化处理，使得图案化处理后的第二金属层包括N型薄膜晶体管的源/漏电极与P型薄膜晶体管的源/漏电极。在对第二金属层进行图案化处理的时候，可以又一次使用掩膜版对第二金属层进行图案化处理。其中，N型薄膜晶体管的源/漏电极通过过孔与N型薄膜晶体管的重掺杂区连接，P型薄膜晶体管的源/漏电极通过过孔与P型薄膜晶体管的重掺杂区连接。
本实施例提供的阵列基板的制作方法，通过首先对形成有多晶硅层、第一绝缘层以及第一光阻层的衬底基板使用预设半色调掩膜版进行一次曝光显影，然后对多晶硅层、第一绝缘层和第一光阻层刻蚀以在多晶硅层中形成N型薄膜晶体管有源区的图形结构和P型薄膜晶体管有源区的图形结构；刻蚀后形成的P型薄膜管的沟道区上方残留有第一绝缘层以及第一光阻层；再对多晶硅层进行第一离子注入形成掺杂的P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的有源区，掺杂的N型薄膜晶体管的有源区包括沟道区。相比在分别形成N型薄膜晶体管有源区的图形结构、形成P型薄膜晶体管有源区的图形结构、形成掺杂的P形薄膜晶体管重掺杂区以及形成N型薄膜晶体管的沟道区的各个制作过程中均需要使用一次掩膜版，本实施例提供的方案，减少了使用掩膜版的次数，从而可以降低生产成本，提高生产效率。
下面结合本申请的阵列基板的制作方法的各中间态的平面结构示意图和各中间态的截面结构示意图来具体描述阵列基板的制作工艺流程。
请结合图2A和图2B，图2A为本申请实施例提供的阵列基板制作方法中多晶硅层、第一绝缘层和第一光阻层形成工艺的截面结构示意图，图2B为本申请实施例提供的阵列基板制作方法中多晶硅层、第一绝缘层和第一光阻层形成工艺的平面结构示意图。本实施例中，首先提供阵列基板中的衬底基板201，之后使用化学气相沉积方法在衬底基板201的一侧制备一层多晶硅层203、一层第一绝缘层204。第一绝缘层204设置在多晶硅层203远离衬底基板201的一侧。然后在第一绝缘层204远离衬底基板201的一侧涂布第一光阻层205。在平面结构示意图中，可以看出第一光阻层205覆盖了多晶硅层203和第一绝缘层204。
请结合图3A和3B，图3A为本申请实施例提供的阵列基板制作方法中对第一光阻层曝光显影工艺后的平面结构示意图；图3B为图3A沿虚线m1和m1’截取的截面结构组合示意图。值得指出的是，为便于理解，本申请实施例中将各步骤制作工艺过程中的制作N型薄膜晶体管相关的截面结构示意图和制作P型薄膜晶体管相关的截面结构示意图组合在一张图中来表示。
如图3A所示，第一光阻层被曝光显影后，第一光阻层中包括了用于形成P型薄膜晶体管有源区的第一图形结构2051和用于形成N型薄膜晶体管有源区的第二图形结构2052。可以理解的是，图3A中只是示意性地示出了用于制作P型薄膜晶体管有源区的第一图形结构2051和用于制作N型薄膜晶体管有源区的第二图形2052的形状，并不代表第一光阻层中只包括上述两个图形。第一光阻层中可以形成有多个用于形成P型薄膜晶体管有源区的第一图形结构2051和多个用于形成N型薄膜晶体管有源区的第二图形结构2052，以及用于制作其他元器件的图形结构。另外，用于制作P型薄膜晶体管有源区的第一图形结构2051的形状和用于制作N型薄膜晶体管有源区的第二图形2052的形状除了图3A所示的“U”形形状之外，还可以为例如“L”形等其他形状。
如图3B所示，在本实施例中，用于形成P型薄膜晶体管有源区的第一图形结构2051包括第一区域2053和第二区域2054。其中第一区域2053用于形成P形薄膜晶体管的沟道区。第二区域2054用于形成P型薄膜晶体管的重掺杂区。在本实施例中，第一区域2053具有第一厚度K1，第二区域2054具有第二厚度K2。第二图形结构2052各处的厚度相等，且第二图形结构2052各处具有第三厚度K3。其中，第一厚度K1可以大于第三厚度K3，第三厚度K3可以大于第二厚度K2。
在本实施例的一些可选实现方式中，请参考图3C，图3C为本申请阵列基板制作方法中一些实施例提供的对图3A所示第一光阻层曝光的截面结构示意图。如图3C所示，可以使用预设半色调掩膜版21对上述第一光阻层205曝光来形成用于形成P型薄膜晶体管的第一图形结构2051和用于形成N型薄膜晶体管到的第二图形结构2052。
在一些应用场景中，如图3C所示，预设半色调掩膜版21可以包括第一部分透光区211、第二部分透光区213、不透光区212以及透光区214。第一部分透光区211向第一光阻层205的正投影与用于形成N型薄膜晶体管有源区的第二图形结构重合。第二部分透光区213向第一光阻层205的正投影与用于形成P型薄膜晶体管的第一图形结构中的第二区域2054重合。不透光区212向第一光阻层205的正投影与用于形成P型薄膜晶体管的第一图形结构中的第一区域2053重合。其中，第一部分透光区211的透过率可以低于第二部分透光区213的透光过率。具体地，第一部分透光区211的透过率与第二部分透光区213的透过率可以满足如下关系：1:8<T1:T2<1:2；其中T1为第一部分透光区211的透过率，T2为第二部分透光区213的透过率。在本实施例中，可以使用紫外线22照射预设半色调掩膜版21对第一光阻层205进行曝光，然后显影曝光后的第一光阻层205以在第一光阻层205中形成图3A和图3B所示的用于形成P型薄膜晶体管的第一图形结构2051和用于形成N型薄膜晶体管的第二图形结构2052。
请结合图4A和图4B，图4A为本申请实施例提供的阵列基板制作方法中对第一光阻层、第一绝缘层和多晶层进行刻蚀后的平面结构示意图。图4B为沿图4A所示虚线m2和m2’截取的截面结构组合示意图。
如图4A和4B所示，刻蚀后的多晶硅层中形成了P型薄膜晶体管有源区的图形结构2031以及N型薄膜晶体管有源区的图形结构2032。其中，N型薄膜晶体管有源区的图形结构2032之上被第一绝缘层204覆盖。P型薄膜晶体管有源区2031的沟道区被第一绝缘层204以及组成第一图形结构的第一区域的第一光阻层2053覆盖，此时P型薄膜晶体管沟道区之上的第一光阻层2053相比未刻蚀前的位于P型薄膜晶体管沟道区之上的第一光阻层2053变薄。具体地对第一光阻层、第一绝缘层以及多晶硅层的刻蚀方法及刻蚀过程可以参考上述阵列基板制作方法流程图中所阐述的刻蚀方法及刻蚀过程，此处不赘述。
请参考图5，图5为本申请实施例提供的阵列基板制作方法中对多晶硅层进行第一离子掺杂的截面结构示意图。
在本实施例中，对形成有P型薄膜晶体管有源区图形结构和N型薄膜晶体管有源区图形结构的多晶硅层进行第一离子23注入。第一离子23例如可以为硼离子。由于P型薄膜晶体管的沟道区2034上方有覆盖着第一绝缘层204及第一光阻层2053，在第一离子注入时，第一离子几乎无法注入到P型薄膜晶体管有源区的沟道区2034中。由于P型薄膜晶体管的重掺杂区2033上方无任何阻碍，第一离子可以较容易地注入到P型薄膜晶体管的重掺杂区中。此外，由于N型薄膜晶体管有源区上方覆盖着第一绝缘层204，部分第一离子可以穿透第一绝缘层204而注入到N型薄膜晶体管有源区2032中。且注入到N型薄膜晶体管有源区2032的第一离子的浓度低于注入到P型薄膜晶体管重掺杂区的第一离子的浓度。这样就完成了P型薄膜晶体管重掺杂区2033的第一离子掺杂，以及N型薄膜晶体管有源区2032中的第一离子掺杂。这样可以利用第一离子掺杂的N型薄膜晶体管有源区的一部分来制作N型薄膜晶体管的沟道区，也就是说不用再另外使用掩膜版进行曝光显影来完成N型薄膜晶体管沟道区的掺杂。这样，在本实施例中，通过一次曝光显影以及后续的刻蚀及掺杂工艺制作了N型薄膜晶体管有源区图形结构、P型薄膜晶体管有源区图形结构、形成掺杂的P型薄膜晶体管的重掺杂区以及掺杂的N型薄膜晶体管的沟道区。这样，相对于分别形成薄膜晶体管有源区图形结构、形成掺杂的P型薄膜晶体管的重掺杂区、形成掺杂的N型薄膜晶体管的沟道区的各工序中均需使用一次相应的掩膜版进行曝光显影，本实施例提供的阵列基板的制作方法节省了使用掩膜版的次数，降低了工艺复杂度，节约了生产成本。
请结合图6A和图6B，图6A为本申请阵列基板制作方法中一些实施例提供的第二离子注入工艺的平面结构示意图；图6B为沿图6A所示虚线m3和m3’截取的截面结构组合示意图。
在上述形成了掺杂的P型薄膜晶体管的重掺杂区2033、掺杂的N型薄膜晶体管有源区2032之后，首先移除覆盖在P型薄膜晶体管沟道区上的第一光阻层2053。然后在第一绝缘层204远离衬底基板201的一侧形成一层第二光阻层206。可以理解的是，形成的第二光阻层206包裹住露出的多晶硅层203、第一绝缘层204。接着使用另一具有预设形状的掩膜版对第二光阻层206曝光，然后显影曝光后的第二光阻层206，使得曝光显影后的第二光阻层206覆盖N型薄膜晶体管有源区的轻掺杂区(以下简称N型薄膜晶体管的轻掺杂区)2037、N型薄膜晶体管的沟道区2036以及P型薄膜晶体管有源区2031。再对多晶硅层203进行第二离子24注入。由于N型薄膜晶体管的轻掺杂区2037、N型薄膜晶体管的沟道区2036以及P型薄膜晶体管的有源区2031上覆盖有第二光阻层206，第二离子不能穿透第二光阻层206，因此第二离子无法注入到N型薄膜晶体管的轻掺杂区2037、N型薄膜晶体管的沟道区2036以及P型薄膜晶体管的有源区2031中，只能注入到N型薄膜晶体管的重掺杂区2035中。这样就在多晶硅层203中形成了掺杂的N型薄膜晶体管的重掺杂区2035。
在本实施例的一些可选实现方式中，如图6B所示可以在衬底基板201一侧形成多晶硅层203之前，还可以在衬底基板201一侧形成遮光层。遮光层位于衬底基板201和多晶硅层203之间。具体地，遮光层中包括多个遮光结构202，每一个遮光结构202向多晶硅层203的正投影至少覆盖一个P型薄膜晶体管的沟道区2034或者至少覆盖一个N型薄膜晶体管的沟道区2036。需要注意的是，遮光层与多晶硅层203之间还设置有缓冲层，为了不混淆本申请的重点图中并未标出。
请结合图7A和图7B，图7A为本申请阵列基板制作方法中一些实施例提供的形成P型薄膜晶体管栅极和N型薄膜晶体管栅极后的平面结构示意图；图7B为沿图7A所示虚线m4和m4’截取的截面结构组合示意图。
在预先形成有遮光层的阵列基板上进行第二离子注入后，移除第二光阻层。在第一绝缘层204之上形成第二绝缘层207，也即在第一绝缘层204远离衬底基板201的一侧形成第二绝缘层207。第二绝缘层207覆盖衬底基板201。在第二绝缘层207之上也即第二绝缘层207远离衬底基板的一侧形成第一金属层。
对第一金属层进行图形化处理，以使在经过图形化处理后的第一金属层中形成P型薄膜晶体管的栅极2081以及N型薄膜晶体管的栅极2082。
其中P型薄膜晶体管的栅极2081覆盖P型薄膜晶体管有源区的沟道区2034。N型薄膜晶体管的栅极2082覆盖N型薄膜晶体管有源区的沟道区2036。N型薄膜晶体管的栅极2082未覆盖N型薄膜晶体管的轻掺杂区2037。
请参考图8，图8为本申请阵列基板制作方法中一些实施例提供的第三离子注入工艺的截面结构示意图。
在本实施例中，如图8所示在形成P型薄膜晶体管的栅极2081和形成N型薄膜晶体管的栅极2082之后，进行第三离子注入25。第三离子25可以注入到N型薄膜具体管有源区未被栅极2082保护的轻掺杂区2037、重掺杂区2035。这样就形成了掺杂的N型薄膜晶体管的轻掺杂区2037。值得注意的是，N型薄膜晶体管的重掺杂区2035掺杂的离子浓度远大于第三离子25注入的离子浓度，因此，第三离子注入不会对N型薄膜晶体管的重掺杂区2035造成影响。
请结合9A和图9B，图9A为本申请阵列基板制作方法中一些实施例提供的形成的过孔与N型薄膜晶体管有源区及P型薄膜晶体管有源区的相对位置关系示意图。图9B为沿图9A所示虚线m5截取的截面结构示意图。
在对N型薄膜晶体管进行了第三离子掺杂之后，在第一金属层远离第二绝缘层207的一侧形成第三绝缘层209，形成的第三绝缘层209覆盖衬底基板201。
对第三绝缘层209、第二绝缘层207和第一绝缘层204形成过孔26，露出部分N型薄膜晶体管有源区的重掺杂区2035、部分P型薄膜晶体管有源区的重掺杂区2033。
过孔26向多晶硅层所在平面的正投影覆盖N型薄膜晶体管有源区2032的部分重掺杂区2035和P型薄膜晶体管有源区2031的部分重掺杂区2033。
请结合图10A和图10B，图10A为本申请阵列基板制作方法中一些实施例提供的N型薄膜晶体管的源/漏电极与N型薄膜晶体管有源区、P型薄膜晶体管的源/漏电极与P型薄膜晶体管有源区的相对位置关系示意图。图10B为沿图10A所示虚线m6和m6’截取的截面组合结构示意图。
从图10A中可以看出N型薄膜晶体管的源/漏电极27向多晶硅层所在平面的正投影与N型薄膜晶体管有源区2032的重掺杂区2035至少部分交叠。P型薄膜晶体管的源/漏电极28向多晶硅层所在平面的正投影与P型薄膜晶体管有源区2031的重掺杂区2033至少部分交叠。
如图10B所示，N型薄膜晶体管的源/漏电极27与P型薄膜晶体管的源/漏电极28设置在第三绝缘层209远离衬底基板201的一侧，且N型薄膜晶体管的源/漏电极27通过过孔与N型薄膜晶体管有源区的重掺杂区2035连接。P型薄膜晶体管的源/漏电极28通过过孔与P型薄膜晶体管有源区的重掺杂区2033连接。具体地制作N型薄膜晶体管的源/漏电极27与P型薄膜晶体管的源/漏电极28的制作过程与制作方法可以参考本申请阵列基板制作方法流程图部分的阐述，此处不赘述。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (12)
1.一种阵列基板的制作方法，其特征在于，
提供一衬底基板；
在所述衬底基板一侧形成多晶硅层；
在所述多晶硅层远离所述衬底基板的一侧形成第一绝缘层；
在所述第一绝缘层远离所述多晶硅层的一侧形成第一光阻层；
对所述第一光阻层曝光显影，使得经过曝光显影后的第一光阻层具有用于形成P型薄膜晶体管有源区的第一图形结构和用于形成N型薄膜晶体管有源区的第二图形结构；其中，所述第一图形结构包括用于形成所述P型薄膜晶体管的沟道区的第一区域和用于形成所述P型薄膜晶体管的重掺杂区的第二区域；所述第一区域具有第一厚度，所述第二区域具有第二厚度；所述第二图形结构各处具有第三厚度；所述第一厚度大于所述第三厚度，且所述第三厚度大于所述第二厚度；
对所述第一光阻层、所述第一绝缘层和所述多晶硅层进行刻蚀，使得刻蚀后的多晶硅层具有P型薄膜晶体管有源区以及N型薄膜晶体管有源区；刻蚀后的所述P型薄膜晶体管有源区包括重掺杂区和沟道区；刻蚀后的第一光阻层向所述多晶硅层的正投影与所述P型薄膜晶体管有源区的沟道区重合；刻蚀后的所述第一绝缘层向所述多晶硅层的正投影与所述N型薄膜晶体管有源区以及所述P型薄膜晶体管有源区的沟道区重合；
对所述多晶硅层进行第一离子注入，使得第一离子注入后的多晶硅层包括掺杂的所述P型薄膜晶体管的重掺杂区和掺杂的N型薄膜晶体管的有源区；其中，
所述第二图形结构向所述多晶硅层的正投影与所述N型薄膜晶体管有源区重合，所述第一图形结构的第一区域和第二区域向多晶硅层的正投影分别与所述P型薄膜晶体管有源区的沟道区和重掺杂区重合。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述对所述第一光阻层曝光显影，包括使用预设半色调掩膜版对所述第一光阻层曝光。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述预设半色调掩膜版包括第一部分透光区、第二部分透光区、不透光区以及透光区；
所述第一部分透光区向所述第一光阻层的正投影与所述第二图形结构重合；所述第二部分透光区向所述第一光阻层的正投影与所述第一图形结构的第二区域重合；所述不透光区向所述第一光阻层的正投影与所述第一图形结构的第一区域重合；
所述第一部分透光区的光透过率低于所述第二部分透光区的光透过率。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第一部分透光区的光透过率与所述第二部分透光区的光透过率满足如下关系：
1:8<T1:T2<1:2；其中
T1为所述第一部分透光区的光透过率，T2为所述第二部分透光区的光透过率。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述第一离子注入为硼离子注入，所述硼离子注入的工艺参数为：离子能量大于等于8Kev；注入离子单位面积数量大于等于4.5E14/cm2。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述N型薄膜晶体管有源区包括重掺杂区、轻掺杂区、沟道区；
在所述对所述多晶硅层进行第一离子注入之后，所述方法还包括：
在所述第一绝缘层之上形成第二光阻层，并对所述第二光阻层进行曝光显影，使得曝光显影后的第二光阻层覆盖所述N型薄膜晶体管有源区的轻掺杂区、所述N型薄膜晶体管有源区的沟道区以及P型薄膜晶体管的有源区；
对所述多晶硅层进行第二离子注入，以使第二离子注入后的多晶硅层中形成掺杂的所述N型薄膜晶体管有源区的重掺杂区。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，
在所述衬底基板一侧形成多晶硅层之前，所述方法还包括：
在所述衬底基板之上形成遮光层，所述遮光层包括多个遮光结构，每一个所述遮光结构向多晶硅层的正投影至少覆盖一个P型薄膜晶体管的沟道区或者至少覆盖一个N型薄膜晶体管的沟道区；
所述多晶硅层形成在所述遮光层远离所述衬底基板的一侧。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，
在对多晶硅层进行第二离子注入之后，所述方法还包括：
移除所述第二光阻层；
在所述第一绝缘层之上形成第二绝缘层，所述第二绝缘层覆盖所述衬底基板；
在所述第二绝缘层之上形成第一金属层；
对所述第一金属层进行图形化处理，以使在经过图形化处理后的第一金属层中形成N型薄膜晶体管的栅极，以及P型薄膜晶体管的栅极，其中，所述N型薄膜晶体管的栅极覆盖所述N型薄膜晶体管有源区的沟道区，所述P型薄膜晶体管的栅极覆盖所述P型薄膜晶体管有源区的沟道区。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，
在对所述第一金属层进行图形化处理之后，所述方法还包括：
对所述多晶硅层进行第三离子注入，以形成掺杂的所述N型薄膜晶体管的轻掺杂区。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，
在所述对所述多晶硅层进行第三离子注入之后，所述方法还包括：
在所述第一金属层远离所述第二绝缘层的一侧形成第三绝缘层，形成的所述第三绝缘层覆盖所述衬底基板；
对所述第三绝缘层及所述第二绝缘层形成过孔，露出部分所述N型薄膜晶体管的重掺杂区、部分所述P型薄膜晶体管的重掺杂区。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，在对所述第三绝缘层及所述第二绝缘层形成过孔之后，所述方法还包括：
在所述第三绝缘层远离所述第一金属层的一侧形成第二金属层，使得形成的第二金属层通过所述过孔与所述N型薄膜晶体管的重掺杂区，所述P型薄膜晶体管的重掺杂区电连接；
对所述第二金属层进行图形化处理，使得图形化处理后的第二金属层包括所述N型薄膜晶体管的源/漏电极与所述P型薄膜晶体管的源/漏电极；其中
所述N型薄膜晶体管的源/漏电极通过过孔与所述N型薄膜晶体管的重掺杂区连接，所述P型薄膜晶体管的源/漏电极通过过孔与所述P型薄膜晶体管的重掺杂区连接。
12.根据权利要求9所述的阵列基板的制作方法，其特征在于，
所述第三离子注入和所述第二离子注入中所注入的离子均为磷离子；
所述第三离子注入所注入的磷离子的浓度低于所述第二离子注入所注入的磷离子的浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710123695.6A CN106910712B (zh) | 2017-03-03 | 2017-03-03 | 阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710123695.6A CN106910712B (zh) | 2017-03-03 | 2017-03-03 | 阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106910712A CN106910712A (zh) | 2017-06-30 |
| CN106910712B true CN106910712B (zh) | 2019-09-24 |
Family
ID=59186735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710123695.6A Active CN106910712B (zh) | 2017-03-03 | 2017-03-03 | 阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106910712B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101149938B1 (ko) * | 2005-05-19 | 2012-06-14 | 엘지디스플레이 주식회사 | 프린지 필드 스위치 타입의 박막 트랜지스터 기판 제조방법 |
| KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100770269B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100796609B1 (ko) * | 2006-08-17 | 2008-01-22 | 삼성에스디아이 주식회사 | Ｃｍｏｓ 박막 트랜지스터의 제조방법 |
-
2017
- 2017-03-03 CN CN201710123695.6A patent/CN106910712B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106910712A (zh) | 2017-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104617102B (zh) | 阵列基板及阵列基板制造方法 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| US10020382B1 (en) | Method of manufacturing low temperature poly-silicon array substrate, array substrate, and display panel | |
| CN106876327A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104517896A (zh) | 一种阵列基板的掺杂方法及制造设备 | |
| WO2018126636A1 (zh) | 薄膜晶体管、阵列基板和显示装置的制造方法 | |
| CN106847703A (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| TW201622158A (zh) | 薄膜電晶體以及其製作方法 | |
| CN103123910A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| WO2020228499A1 (zh) | 晶体管器件及其制造方法、显示基板、显示装置 | |
| CN107275340A (zh) | 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| CN105140128A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN105140239B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 | |
| US20230163136A1 (en) | Display panel, array substrate, and manufacturing method thereof | |
| WO2016197399A1 (zh) | Ltps阵列基板及其制造方法 | |
| CN107170753B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2020187237A1 (zh) | 薄膜晶体管及其制备方法和显示装置 | |
| KR100622187B1 (ko) | 박막 반도체 장치의 제조 방법과 그 레지스트 패턴 형성방법 | |
| WO2016197400A1 (zh) | Ltps阵列基板及其制造方法 | |
| CN106910712B (zh) | 阵列基板的制作方法 | |
| WO2020113613A1 (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
| JP3873811B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |