CN100437995C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100437995C
CN100437995C CNB2005100978335A CN200510097833A CN100437995C CN 100437995 C CN100437995 C CN 100437995C CN B2005100978335 A CNB2005100978335 A CN B2005100978335A CN 200510097833 A CN200510097833 A CN 200510097833A CN 100437995 C CN100437995 C CN 100437995C
Authority
CN
China
Prior art keywords
substrate
electrode
electrodes
projected electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100978335A
Other languages
English (en)
Other versions
CN1744306A (zh
Inventor
须贺唯知
伊藤寿浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yorozu Yuchi
Toshiba Corp
Rohm Co Ltd
NEC Corp
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Renesas Electronics Corp
Lapis Semiconductor Co Ltd
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Publication of CN1744306A publication Critical patent/CN1744306A/zh
Application granted granted Critical
Publication of CN100437995C publication Critical patent/CN100437995C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7901—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明涉及一种半导体装置，在该半导体装置中，形成于半导体芯片上的电极与形成于布线基板上的电极通过具有弹性的突起电极形成电连接；本发明还涉及一种组装方法，该方法可以减轻在半导体芯片与布线基板相接合时形成于基板上的电极及其下层布线所承受的负荷。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置，在该半导体装置中，形成于半导体芯片上的电极与形成于布线基板上的电极通过具有弹性的突起电极形成电连接；本发明还涉及一种组装方法，该方法可以减轻在半导体芯片与布线基板相接合时形成于基板上的电极及其下层布线所承受的负荷。
背景技术
以前，在将半导体芯片组装在布线基板上制造半导体装置时，所使用的是导线接合技术，该技术是将半导体芯片上的压焊盘和布线基板上的引线之间用金属细线连接起来形成电连接；但近年来，为了适应对电子设备的小型化和轻型化的需求以及半导体元件的连接端子数量的增加，使用了倒装片组装技术，该技术是在半导体芯片表面的电极上形成突起电极，使半导体芯片以表面朝下的方式直接组装于布线基板上。
在上述倒装片组装技术中，用焊锡以及Au等金属在形成于半导体芯片上的多个电极上形成突起电极，在将上述多个突起电极与形成于布线基板上的相应的多个电极进行位置对准之后，进行加热压焊。为了防止在加热压焊后的冷却时、由于半导体芯片和布线基板之间的热膨胀系数的差值所产生的热应力而对突起电极造成破坏，在半导体芯片和布线基板之间提供填充(underfill)材料，其功能是作为热应力缓冲材料。
另外，也可以用具有弹性的突起电极代替填充材料，来缓冲由于半导体芯片和布线基板的热膨胀系数的差值在热压焊后的冷却时产生的热应力。例如，在日本特开平11-214447号公报以及日本特开2001-156091号公报中，公开了一种通过在焊锡突起电极内部形成空腔来缓冲热应力的结构。在日本特开平11-233669号公报中，公开了一种在用聚酰亚胺树脂以及丙烯酸树脂等感光树脂形成的核上镀Ni形成突起电极，并利用树脂的弹性来缓冲热应力的结构。在日本特开2000-320148号公报中公开了一种结构，利用位于焊锡接合部的U字型弹性部件来缓冲半导体芯片和布线基板之间所发生的热应力。
最近，移动电子设备的小型化和高性能化进一步促进了布线的窄间距化以及半导体装置的薄型化和多层化。在这种小型化、薄型化或者多层化的半导体装置中，在使用上述的现有技术将半导体芯片组装于布线基板上时，当在半导体芯片或者布线基板上施加负荷时，所形成的电路被破坏的可能性就会提高，从而大幅影响半导体装置的生产率和可靠性。特别地，在对多层布线基板进行加热压焊时，很多情况下会对基板的电极压焊盘下的多层布线层的低介电常数材料以及晶体管等电路造成破坏，从而造成半导体装置功能的故障。
因此，在例如日本特开2000-174164号公报中公开了一种结构，在形成于布线基板上的电极的下层形成由环氧树脂构成的应力缓和层，以缓冲将半导体芯片加压接合在布线基板上时所产生的应力。
另外，在使用具有上述的热应力缓冲功能的突起电极时，如果其弹簧常数较小，则可能减轻接合时基板的电极压焊盘下的多层布线层上所承受的负荷。但是，在现有的接合方法中，接合时要承受高压，因此如果突起电极的弹簧常数较小，则会产生超出突起电极的弹性限度而使突起电极无法保持弹性的情况。而且，由于现有的接合方法是在高温下接合的，所以，会造成构成核的树脂的劣化而使弹簧常数发生变化，尤其是在使用树脂芯突起电极的情况下。
发明内容
本发明的目的在于提供一种将形成于两个基板上的电极之间通过具有弹性的突起电极形成电连接的半导体装置，通过减轻形成于基板上的电路等所承受的负荷、使所述半导体装置具有高可靠性。本发明的另一个目的在于提供一种制造上述半导体装置的方法。
本发明提供了一种半导体装置，在该半导体装置中，形成于半导体芯片上的电极与形成于布线基板上的电极通过具有弹性的突起电极形成电连接。由于突起电极的弹簧常数较小，在将形成有多层布线的半导体芯片组装于布线基板上的组装工序中，减轻芯片以及基板上所形成的电路上所承受的负荷，而且在组装之后，由突起电极的反作用所导致的应力也得以减小。据此，可以制造高可靠性的半导体装置。
另外，为了通过上述具有较小弹簧常数的突起电极组装多层布线基板，本发明还提供了一种利用无需高温高压的接合技术制造半导体装置的方法。
即，本发明提供一种半导体装置，包括：形成有1个或多个电极的第1基板；形成有1个或多个电极的第2基板；在第2基板的1个或多个电极上形成的、具有弹性的突起电极；其中，具有弹性的突起电极的弹簧常数小于等于1000N/m；将第1基板上的1个或多个电极的表面与第2基板的1个或多个电极上所形成的、具有弹性的突起电极的表面通过接合形成电连接。
本发明中，第1基板和第2基板的组合包括：Si衬底-Si衬底(半导体芯片、半导体与承载基板(interposer)，Si衬底-印刷电路板(包括柔性基板)，Si衬底-化合物半导体衬底(GaAs、InP等衬底)，以及化合物半导体衬底与印刷电路板的组合等。在上述组合中，任何基板均可作为第1基板。
本发明的半导体装置的特征在于，具有弹性的突起电极的弹簧常数小于等于1000N/m。
即，根据本发明，由于突起电极的弹簧常数较小，在将半导体芯片组装于布线基板上、突起电极被压缩时，由突起电极的反作用而施加于半导体芯片以及布线基板上所形成的电极上的应力减小，从而可以提高半导体装置的可靠性。
在本发明中，只要具有弹性，突起电极可以是任何形状。例如，可以是具有曲柄状、U字型以及螺旋状的结构体的弹簧突起电极、由具有弹性的树脂芯和导电物质形成的树脂芯突起电极、以及具有在导电体突起电极内部形成空腔的结构的中空突起电极等。
本发明的半导体装置的特征在于，第1基板上的1个或多个电极的表面的有效粗糙度(均方根粗糙度)小于等于10nm；第2基板的1个或多个电极上所形成的、具有弹性的突起电极的表面的有效粗糙度小于等于10nm。
本发明的半导体装置中，第1基板和第2基板中至少一个的基板厚度小于等于50μm。优选第1基板和第2基板双方的基板厚度都小于等于50μm。
据此，可以适用于小型化、薄型化的半导体装置。另外，基板的薄型化可以使基板自身具有弹性，这样，即使形成于基板上的电极的高度以及多个突起电极的高度不一致，也可以通过基板自身的弹性吸收该高度差。
另外，本发明提供一种用于制造半导体装置的套件，该半导体装置中通过具有弹性的突起电极将形成有1个或多个电极的第1基板上与形成有1个或多个电极的第2基板电连接，包括：形成有1个或多个电极的第1基板；形成有1个或多个电极的第2基板；在第2基板的1个或多个电极上形成的、具有弹性的突起电极；其特征在于，
第1基板上的1个或多个电极表面的有效粗糙度小于等于10nm；在第2基板的1个或多个电极上所形成的、具有弹性的突起电极表面的有效粗糙度小于等于10nm。
通过将上述套件所包含的第1基板上的1个或多个电极的表面与在第2基板的1个或多个电极上所形成的、具有弹性的突起电极的表面接合在一起，可以制造本发明的半导体装置。由于作为接合面的第1基板上的电极表面和第2基板上的突起电极表面的有效粗糙度小于等于10nm，所以如果采用表面活性化法等技术将上述接合面活化，就可以无需承受高温高压而实现接合。
本发明还提供一种将形成有1个或多个电极的第1基板与形成有1个或多个电极的第2基板通过具有弹性的突起电极形成电连接的半导体装置的制造方法，其特征在于，包括以下步骤：
准备形成有1个或多个电极的第1基板和形成有1个或多个电极并在该电极上形成有具有弹性的突起电极的第2基板；
在形成于第1基板上的1个或多个电极表面的有效粗糙度大于10nm的情况下，将上述电极表面进行平坦化，使其有效粗糙度小于等于10nm；在形成于第2基板上的1个或多个电极上的具有弹性的突起电极的表面的有效粗糙度大于10nm的情况下，将上述电极表面进行平坦化，使其有效粗糙度小于等于10nm；
使形成于第1基板上的1个或多个电极和形成于第2基板上的1个或多个电极上的具有弹性的突起电极的表面活化；然后，
将上述活化了的电极与突起电极的表面接合。
在本发明的半导体装置的制造方法中，通过化学机械抛光使形成于第1基板上的1个或多个电极的表面和形成于第2基板上的1个或多个电极上的具有弹性的突起电极的表面平坦化，使其有效粗糙度小于等于10nm。通过表面活性化法对上述平坦的或者平坦化了的、形成于第1基板上的电极的表面和突起电极的表面进行活化。然后，把活化后的电极表面与活化后的突起电极表面接合起来。
上述接合技术称为“表面活化常温接合”(SAB：Surface ActivatedBonding)。该技术是通过将被接合物的表面平坦化、并清洁该表面使其活化，在比现有的接合技术低的能量条件下，即常温或低温、低承重的条件下，进行接合的接合技术，其特征在于，积极地利用离子轰击等物理手段进行接合表面的活化；是基于接合表面的原子级的特征化进行的接合；不仅在金属之间，在金属-陶瓷等结合模式不同的物质之间也可以进行接合。
另外，该接合技术不仅适用于金属、半导体、陶瓷等无机材料的接合，也适用于有机材料与无机材料的接合。
在常温接合技术中，为了使表面的原子之间有效地接触，要进行接合的材料的表面必须是平坦的。所需的平坦度与要进行接合的材料的表面能级以及弹簧常数相关，但分析结果表明，当表面的有效粗糙度在1～10nm的范围内时，仅通过接触就可以实现接合。实际上，由于硅圆片表面的有效粗糙度为1nm左右，所以可以直接接合。
在材料表面不平坦的情况下，利用化学机械抛光(CMP：Chemical Mechanical Polishing)法进行平坦化。所谓CMP法是将陶瓷、金刚石的研磨颗粒和具有化学腐蚀作用的化学物质相混合的液体喷洒在平坦的抛光板上，同时将材料按在上面进行抛光的方法。由于CMP法的研磨同时利用了研磨颗粒的机械磨削作用和化学的作用，所以可以使表面的有效粗糙度小于等于10nm。
由于实际的表面会氧化以及因所吸附的有机物等形成稳定的表面层，所以平坦化的表面仅靠接触是无法结合的。通过在真空中使用等离子体、加速离子束、高速原子束(FAB)或者原子团束、激光等能量波照射平坦化了的表面，去除上述稳定的表面层而使不稳定的活性表面暴露出来，从而使按照结合原理的常温接合成为可能。上述进行了活化处理的表面仅通过接触而无需高温加热就可以实现接合。
作为利用常温接合技术的接合方法，例如在第2791429号日本专利的说明书中，公开了一种在2枚硅圆片接合之前，在室温下，通过在真空中以惰性气体离子束或者惰性气体高速原子束照射并溅射刻蚀上述硅圆片的接合面，使硅圆片接合的方法。在该常温接合法中，利用上述的各种粒子束去除硅圆片接合面上的氧化物以及有机物等，形成由活化了的硅原子构成的表面；该表面之间通过原子间的高结合力被接合在一起。这样，在该方法中，能够基本无需用于接合的加热，仅通过使活化了的表面之间接触就可以在常温下实现接合。
另外，在特开2001-351892号公报中，公开了一种用于常温接合的组装装置，该组装装置可通过缩短组装工序的生产节拍来实现大批量生产。如图4所示，该组装装置包括：用于通过用粒子束照射对被接合物的接合表面进行清洗和活化的清洗室，和用于把清洗后的被接合物接合起来的组装室；在清洗室和组装室之间设置有用于输送被接合物的输送部件。
在本发明所涉及的半导体装置的制造方法中，在活化处理后，将形成于第1基板上的1个或多个电极表面和形成于第2基板上的1个或多个电极上的具有弹性的突起电极的表面在低于等于150℃的温度下进行接合。
即，由于根据本发明的半导体装置的制造方法，无需承受高温高压即可实现突起电极的表面与形成于基板上的电极之间的接合，所以即使在突起电极的弹簧常数较小的情况、尤其是在使用具有树脂芯的突起电极的情况下，也不会发生突起电极的弹性特性的热改变和接合时的承受压力超过突起电极的弹性限度的情况。这样，可以实现基板的组装而不损伤突起电极的弹性。
根据本发明，由于通过具有低弹性的突起电极实现多层布线基板的组装，所以可以减轻对在基板上所形成的电路的损伤，从而提供具有高可靠性的半导体装置。另外，由于使用了常温接合技术，使通过弹性低的突起电极进行多层布线基板的组装成为可能。
附图说明
图1所示为本发明的半导体装置所用的半导体芯片(a)和承载基板(b)的顶视图。
图2所示为用于说明本发明的半导体装置的组装工序的示意图。
图3所示为本发明的半导体装置所用的具有弹性的突起电极的剖面图。
图4所示为用于制造本发明的半导体装置的组装装置的示意图。
具体实施方式
本发明的半导体装置通过将第1基板组装于第2基板上而制成，其特征在于，形成于第1基板上的电极与形成于第2基板上的电极之间通过突起电极形成电连接。
以下通过具体实施例进行说明。
如图1(a)所示，使用普通的材料和方法，在半导体芯片1的Si衬底10上形成1个或多个电极11和其它电路(未图示)。
如图1(b)所示，使用普通的材料和方法，在承载基板2的Si衬底20上形成1个或多个电极21和其它电路(未图示)。
如图2所示，具有弹性的突起电极22分别接合在每个上述的1个或多个电极21上。由于在Si衬底10上所形成的多个电极11的配置与在Si衬底20上所形成的多个电极21的配置是对应的，所以通过将突起电极22的表面与在Si衬底10上所形成的多个电极11相接合，将半导体芯片1组装于承载基板2上。
在此，所谓“对应”，是指在将第1基板组装于第2基板上时，使形成于第1基板上的电极与形成于第2基板上的电极之间获得电连接的位置关系。
图3所示为形成于承载基板2上的一组电极和突起电极的剖面图。承载基板2是通过使用普通的材料和方法、在Si衬底20上形成电极21和其它电路、并在电极21上用于电连接的区域以外的区域上形成保护膜24的方法而制成。
突起电极22可以在电极21上直接形成，但优选的方式是在电极21上形成中间层25、并在其上形成突起电极22。使用中间层25的目的在于防止电极21与突起电极22之间的组成物的扩散以及提高接合强度。
具有弹性的突起电极可以利用现有的方法，例如通过利用光刻技术在形成于基板上的电极上层叠的方法、或者通过另外制成突起电极、并利用现有的接合技术或者上述常温接合技术将其接合在形成于基板上的电极上的方法来形成。
此外，在本发明中，可以使用任何形状的具有弹性的突起电极。例如可以使用图3(a)所示的弹簧突起电极221、图3(b)和(c)所示的树脂芯突起电极222和223、以及图3(d)所示的中空突起电极224等。
作为1个具体实施例，图3(a)所示为具有曲柄状的弹簧结构体的弹簧突起电极221；但也可以使用U字型以及螺旋状的弹簧结构体。图3(b)所示为树脂芯突起电极的1个具体实施例。树脂芯突起电极222是在电极21上配置树脂芯222a、并在其上形成导电覆膜222b使其可电连接。
具体地，是在中间层25上用聚酰亚胺感光树脂形成树脂芯222a，并通过镀Ni在树脂芯222a的周围形成导电覆膜222b以与电极21形成电连接，从而形成树脂芯突起电极222。
图3(c)所示为树脂芯突起电极的另1个具体实施例。该树脂芯223具有在导电体223b中分散有多个树脂小球的结构。图3(d)所示为中空突起电极的1个具体实施例。该中空突起电极224具有在导电体的突起电极内部形成有空腔的结构。
根据现有技术，当在基板上接合多个突起电极时，由偏差所造成的突起电极高度差最大为约1μm，因此，为了将半导体芯片组装于配置有多个突起电极的布线基板上、并使多个电极都与电极相接触，最高的突起电极至少要压缩1μm。此时，在使用现有的突起电极的情况下，由于被压缩的突起电极的反作用而使半导体芯片和布线基板上所形成的每个电极压焊盘所承受的应力约为50gf；但在随着半导体装置的不断小型化、薄型化而使半导体芯片以及布线基板被薄型化的情况下，如果将上述应力施加于电极压焊盘上，则会导致半导体装置的故障，因此必须减小施加于电极压焊盘上的应力。
因此，在本发明中，使多个突起电极和外框结构的最大高度差小于等于1μm。即，当将半导体芯片1组装于承载基板2上时，最高突起电极的最大压缩量为1μm。在此，在将施加于电极压焊盘上的最大容许压力为例如1gf的情况下，所容许的突起电极的弹簧常数k为1gf/1μm。
即，在本发明中，优选突起电极的弹簧常数为小于等于1gf/μm。
通过减小突起电极的弹簧常数，可以减小当将半导体芯片组装于布线基板上而使突起电极受到压缩时、由突起电极的反作用而施加在形成于半导体芯片和布线基板上的电极上的应力，因此不会造成在电极下部所形成的布线层的损坏，从而可以提高半导体装置的可靠性。
在使上述突起电极22的表面分别与相应的形成于Si衬底10上的多个电极11的位置对准使其可以相互接触后，通过接合，将半导体芯片1组装于承载基板2上，制成如图2所示的半导体装置。
在本发明中，在将半导体芯片1组装于承载基板2上之前，用表面粗糙度计和原子力显微镜对形成于半导体芯片1上的电极以及形成于承载基板2的电极上的突起电极的表面的有效粗糙度Rq进行了测定。测定表明，突起电极表面的有效粗糙度Rq为200～300nm的程度，形成于基板上的电极表面的有效粗糙度为10nm左右。
如上所述，如果被接合面的有效粗糙度在1～10nm的范围内，则无需承受高温高压就可以实现接合。但在上述被接合面的表面粗糙度大于10nm的情况下，为了实现仅将上述被接合面活化而进行的接合，必须使用与现有接合技术相同的高温和高压，这是已经被确认的。因此，在被接合面的有效粗糙度大于10nm的情况下，必须在表面活化前对接合面进行平坦化处理。
虽然可以使用任何现有技术进行平坦化，但为了使表面的有效粗糙度Rq小于等于10nm，利用化学机械抛光(CMP)法是有效的。例如，将含有金刚石等研磨颗粒的研磨液与氢氟酸等刻蚀剂相混合的溶液喷洒在平坦的研磨板上，研磨上述表面，直至上述表面的有效粗糙度小于等于10nm。
在确认了被接合面是平坦的之后，利用常温接合技术将半导体芯片组装于布线基板上制造半导体装置。用于制造本发明的半导体装置的组装装置3示于图4。在此为简便起见，将第1基板和第2基板统一用被接合物4表示。
利用该组装装置3，在可在真空中照射氩高速原子束的清洗装置中，通过用氩高速原子束照射Si衬底10上的电极11的表面和形成于Si衬底20上的突起电极22的表面来去除表面上的氧化物以及有机物等附着物，使上述表面清洁。
组装装置3包括：清洗室31，其容纳有对作为被接合物4的接合面的表面进行清洗的清洗装置310；组装室32，其容纳有将由清洗装置310所清洗的两个被接合物4的表面之间进行常温接合的组装装置320；和连通清洗室31与组装室32的输送部件33。通过对作为被接合物的接合面的表面进行清洗，去除因表面的氧化以及所吸附的有机物而形成的稳定层，使表面活化。
输送部件33还连接有导入室34，用于将被接合物4从外部导入组装装置3的内部。在输送部件33内部配置有输送装置330，用于将由导入室34从外部导入的被接合物4输送至清洗室31中，和将由清洗装置310所清洗的各被接合物4输送至组装装置320中。另外，在清洗室31和输送部件33之间，设置有挡板装置35。在导入室34内设置有用于被接合物的输入、输出的挡板装置36、37。
清洗装置310通过向作为被接合物4的接合面的表面照射能量波311清洗并活化该表面。可以利用等离子体、离子束、原子束、原子团束以及激光中的任何一种作为能量波311。
在清洗室31中，设置有例如真空泵等的负压气体气氛形成装置38，可在清洗室31内形成规定的负压气体气氛。除空气外，还可以利用惰性气体作为形成负压气体气氛的清洗室31内的气体。在利用惰性气体的情况下，还可以同时设置惰性气体置换装置。
输送装置330由可在上下方向(Z方向)和旋转方向(θ方向)上移动的本体331、可沿轴向(X方向)伸缩的杆332、和可以以杆332的轴为中心、沿r方向旋转的前端臂333构成。该前端臂333具有夹持和放开被接合物4的功能。
设置于清洗室31和输送部件33之间的挡板装置35对二者间的连通和隔断进行控制，当清洗室31内为规定的负压气体气氛时挡板装置35关闭以隔断与输送部件33的连通。当将被接合物4导入清洗室31时、以及将被接合物4从清洗室31内取出时，挡板装置35被打开。
在组装装置320中，接合面被清洗了的两个被接合物4之间进行常温接合。在组装装置320中，配置有分别用于保持两个被接合物4的接合台321和接合头322。为了对被接合物4之间接合时的位置进行对准，接合台321可在X、Y方向上进行位置调整，接合头322可在Z方向(上下方向)和旋转方向(θ方向)上进行调整。
另外，在图中未示出，接合台321和接合头322分别具有由加热器和热电偶组成的温度控制装置，可以将被接合物加热至任意温度。
在接合台321和接合头322之间，设置有可在X、Y方向上进行位置调整的、具有上下方向的视野的2视野摄像机，用于检测两个被接合物4的位置偏差。根据其检测结果，将两个被接合物4调整到所要求的位置。
组装室32中设置有用于在组装室32内形成惰性气体气氛的惰性气体置换装置39，以使被接合物4之间的接合在惰性气体气氛下进行。除惰性气体气氛外，组装室32内的气体气氛还可以是不与被接合物发生反应的气体气氛，例如，在具有电极的被接合物上，在该电极接合于被接合物上时，也可以使用不与该电极发生反应的气体(例如氮气)形成的气体气氛。上述组装室32内的接合可以在大气压下或者负压条件下进行。
具体地，首先将承载基板2从挡板装置37导入导入室34。打开挡板装置36，用输送装置330夹持承载基板2。根据需要关闭挡板装置36、打开挡板装置35，将由输送装置330所夹持的承载基板2输送至清洗室31内。在关闭挡板装置35之后，在清洗室31内，执行通过用能量波311照射、对形成于Si衬底20上的突起电极22的表面进行清洗的清洗工序，使突起电极的表面活化。使清洗室31内为负压Ar气气氛，并在该气氛下照射作为能量波311的Ar高速原子束。通过能量波的照射，从突起电极表面去除氧化物以及有机物，形成由活化的原子组成的表面。在规定的清洗结束后，打开挡板装置35，通过输送装置330的夹持将突起电极表面活化的承载基板2，将其输送至组装室32内，保持于接合台321上。
然后，将半导体芯片1从挡板装置37导入导入室34，与承载基板2相同地，通过用能量波311照射、对形成于半导体芯片1上的电极11的表面进行清洗和活化。通过能量波的照射，从电极表面去除氧化物以及有机物，形成由活化的原子组成的表面。在规定的清洗结束后，打开挡板装置35，通过输送装置330的夹持将电极表面被活化了的半导体芯片1输送至组装室32内，保持于接合头322上。
组装工序的接合在由惰性气体置换装置39所形成的规定的惰性气体气氛下进行。在该组装工序中，形成在保持于接合台321上的承载基板2上的突起电极22的表面与保持于接合头322上的半导体芯片1上的电极11的表面在150℃下接合。由于接合面处于上述的活化状态，除了为解决突起电极高度的偏差而进行的压缩以外，基本上只通过接触就可以实现接合。通过接合制成的半导体装置既可以原封不动地由组装室32送至后续工序，也可以利用上述输送装置330输送。
在本发明的半导体装置中，为了有效地防止突起电极和形成于基板上的电极受到氧以及水份的侵蚀而劣化，可以在半导体芯片与布线基板之间填充如填充材料的密封树脂。这样，可以避免破坏电连接，获得具有更高的可靠性的半导体装置。
以上通过典型实施例就本发明的半导体装置及其制造方法进行了说明，但上述说明只是本发明的示例，并非是对本发明的限定。例如，虽然在上述说明中，是通过在布线基板上形成具有弹性的突起电极、并将突起电极的表面与形成于半导体芯片上的电极进行常温接合来制造半导体装置的，但在本发明中，也可以是在半导体芯片上形成突起电极、并将突起电极与形成于布线基板上的电极进行常温接合。
另外，本发明也适用于使用半导体芯片的Si衬底与承载基板的Si衬底的组合以外的组合方式的半导体装置，例如以半导体芯片的Si衬底为第1基板、以印刷电路板为第2基板的半导体装置。

Claims (3)

1.一种用于制造将形成有1个或多个电极的第1基板与形成有1个或多个电极的第2基板通过具有弹性的突起电极形成电连接的半导体装置的套件，包括：
形成有1个或多个电极的第1基板；形成有1个或多个电极的第2基板；在所述第2基板的1个或多个电极上形成的、具有弹性的突起电极；
其特征在于，所述第1基板上的1个或多个电极表面的有效粗糙度小于等于10nm；形成在所述第2基板的1个或多个电极上、具有弹性的突起电极表面的有效粗糙度小于等于10nm。
2.一种将形成有1个或多个电极的第1基板与形成有1个或多个电极的第2基板通过具有弹性的突起电极形成电连接的半导体装置的制造方法，其特征在于，包括以下步骤：
准备形成有所述1个或多个电极的第1基板和形成有所述1个或多个电极并在其上形成有具有弹性的突起电极的所述第2基板；
在形成于所述第1基板上的1个或多个电极表面的有效粗糙度大于10nm的情况下，将所述电极表面进行平坦化，使其有效粗糙度小于等于10nm；在形成于所述第2基板上的1个或多个电极上的、具有弹性的突起电极的表面的有效粗糙度大于10nm的情况下，将所述电极表面进行平坦化，使其有效粗糙度小于等于10nm；
使形成于所述第1基板上的1个或多个电极的表面和形成于所述第2基板上的1个或多个电极上的所述具有弹性的突起电极的表面活化；然后，
将所述活化后的电极与所述活化后的突起电极的表面接合。
3.权利要求2所述的半导体装置的制造方法，其特征在于，通过表面活性化法对形成于所述第1基板上的1个或多个电极上的表面和形成于所述第2基板上的1个或多个电极上的所述具有弹性的突起电极的表面进行活化。
CNB2005100978335A 2004-08-30 2005-08-30 半导体装置及其制造方法 Expired - Fee Related CN100437995C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004250453 2004-08-30
JP2004250453A JP4050732B2 (ja) 2004-08-30 2004-08-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1744306A CN1744306A (zh) 2006-03-08
CN100437995C true CN100437995C (zh) 2008-11-26

Family

ID=35941904

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100978335A Expired - Fee Related CN100437995C (zh) 2004-08-30 2005-08-30 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US7268430B2 (zh)
JP (1) JP4050732B2 (zh)
KR (2) KR20060050794A (zh)
CN (1) CN100437995C (zh)
TW (1) TWI297185B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103974542A (zh) * 2013-02-06 2014-08-06 雅马哈发动机株式会社 基板固定装置、基板作业装置以及基板固定方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778444B2 (ja) * 2004-11-25 2011-09-21 日本電気株式会社 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
US7786588B2 (en) * 2006-01-31 2010-08-31 International Business Machines Corporation Composite interconnect structure using injection molded solder technique
JPWO2008041484A1 (ja) * 2006-09-26 2010-02-04 アルプス電気株式会社 弾性接触子を用いた金属端子間の接合方法
JP2008124355A (ja) * 2006-11-15 2008-05-29 Epson Imaging Devices Corp 半導体装置、異方性導電材、実装構造体、電気光学装置、突起電極の製造方法、異方性導電材の製造方法、及び、電子機器
US7793819B2 (en) * 2007-03-19 2010-09-14 Infineon Technologies Ag Apparatus and method for connecting a component with a substrate
US20080315388A1 (en) * 2007-06-22 2008-12-25 Shanggar Periaman Vertical controlled side chip connection for 3d processor package
JP4992604B2 (ja) * 2007-08-15 2012-08-08 株式会社ニコン 接合装置、接合方法
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP5228479B2 (ja) * 2007-12-28 2013-07-03 富士通株式会社 電子装置の製造方法
JP5493399B2 (ja) * 2009-03-12 2014-05-14 株式会社ニコン 製造装置、及び、半導体装置の製造方法
WO2010106878A1 (ja) * 2009-03-18 2010-09-23 コニカミノルタホールディングス株式会社 熱電変換素子
US8119926B2 (en) * 2009-04-01 2012-02-21 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
US8969734B2 (en) 2009-04-01 2015-03-03 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
EP2683792B1 (en) * 2011-03-11 2019-09-25 FujiFilm Electronic Materials USA, Inc. Novel etching composition
JP2012243840A (ja) * 2011-05-17 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
US9512863B2 (en) * 2012-04-26 2016-12-06 California Institute Of Technology Silicon alignment pins: an easy way to realize a wafer-to-wafer alignment
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP6032667B2 (ja) * 2012-08-31 2016-11-30 国立研究開発法人産業技術総合研究所 接合方法
KR20140038735A (ko) * 2012-09-21 2014-03-31 (주)호전에이블 패키지 모듈 및 그 제조 방법
ITTO20150229A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
CN105472216B (zh) * 2015-12-01 2020-01-10 宁波舜宇光电信息有限公司 具有缓冲结构的电气支架及摄像模组
US10403601B2 (en) * 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP6425317B2 (ja) * 2017-07-21 2018-11-21 須賀　唯知 金属領域を有する基板の接合方法
CN108054490B (zh) * 2017-12-08 2020-01-03 中国电子科技集团公司第五十四研究所 一种多层柔性基板局部微弹簧低应力组装结构
WO2019164449A1 (en) * 2018-02-22 2019-08-29 Massachusetts Institute Of Technology Method of reducing semiconductor substrate surface unevenness
CN110557903A (zh) * 2019-09-05 2019-12-10 深圳市星河电路股份有限公司 一种pcb超高金线邦定值加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893172A (en) * 1987-01-19 1990-01-09 Hitachi, Ltd. Connecting structure for electronic part and method of manufacturing the same
JP2791429B2 (ja) * 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
JPH10303345A (ja) * 1997-04-28 1998-11-13 Shinko Electric Ind Co Ltd 半導体チップの基板への実装構造
JP2001053106A (ja) * 1999-08-13 2001-02-23 Nec Corp フリップチップ接続構造と電子部品の製造方法
JP2001351892A (ja) * 2000-06-08 2001-12-21 Tadatomo Suga 実装方法および装置
JP2003234370A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 電子部品の接続方法及びそれにより得られた接続構造体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
US5897326A (en) * 1993-11-16 1999-04-27 Eldridge; Benjamin N. Method of exercising semiconductor devices
JPH08139226A (ja) 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JP2968051B2 (ja) 1995-05-26 1999-10-25 フォームファクター，インコーポレイテッド 半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法
JPH10173006A (ja) 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP3080047B2 (ja) 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
JPH11214447A (ja) 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
JPH11233669A (ja) 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
JP2000174165A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3903359B2 (ja) 1999-05-10 2007-04-11 積水ハウス株式会社 パネル位置決め治具
JP2001050980A (ja) 1999-08-04 2001-02-23 Taniguchi Consulting Engineers Co Ltd Ｉｃの電極端子用コンタクトの構造および製造方法
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
JP2001196110A (ja) * 1999-11-09 2001-07-19 Fujitsu Ltd 接触力クランプばねによって支持された変形可能なコンタクトコネクタを含む電気コネクタ組立体及び電気的接続方法
JP2001156091A (ja) 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6640432B1 (en) * 2000-04-12 2003-11-04 Formfactor, Inc. Method of fabricating shaped springs
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
TW547771U (en) 2002-07-23 2003-08-11 Via Tech Inc Elastic electrical contact package structure
JP4036786B2 (ja) * 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
JP4768343B2 (ja) * 2005-07-27 2011-09-07 株式会社デンソー 半導体素子の実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893172A (en) * 1987-01-19 1990-01-09 Hitachi, Ltd. Connecting structure for electronic part and method of manufacturing the same
JP2791429B2 (ja) * 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
JPH10303345A (ja) * 1997-04-28 1998-11-13 Shinko Electric Ind Co Ltd 半導体チップの基板への実装構造
JP2001053106A (ja) * 1999-08-13 2001-02-23 Nec Corp フリップチップ接続構造と電子部品の製造方法
JP2001351892A (ja) * 2000-06-08 2001-12-21 Tadatomo Suga 実装方法および装置
JP2003234370A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 電子部品の接続方法及びそれにより得られた接続構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103974542A (zh) * 2013-02-06 2014-08-06 雅马哈发动机株式会社 基板固定装置、基板作业装置以及基板固定方法
US9668393B2 (en) 2013-02-06 2017-05-30 Yamaha Hatsudoki Kabushiki Kaisha Substrate fixing apparatus and substrate working apparatus
CN103974542B (zh) * 2013-02-06 2017-06-20 雅马哈发动机株式会社 基板固定装置、基板作业装置以及基板固定方法

Also Published As

Publication number Publication date
US20080254610A1 (en) 2008-10-16
KR100821574B1 (ko) 2008-04-15
JP2006066809A (ja) 2006-03-09
JP4050732B2 (ja) 2008-02-20
TW200616128A (en) 2006-05-16
KR20070008473A (ko) 2007-01-17
CN1744306A (zh) 2006-03-08
TWI297185B (en) 2008-05-21
KR20060050794A (ko) 2006-05-19
US7268430B2 (en) 2007-09-11
US20060043552A1 (en) 2006-03-02
US7776735B2 (en) 2010-08-17

Similar Documents

Publication Publication Date Title
CN100437995C (zh) 半导体装置及其制造方法
CN104037102B (zh) 混合接合及执行混合接合的设备
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
US8278142B2 (en) Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
TWI303096B (zh)
KR100743272B1 (ko) 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치
US20030001286A1 (en) Semiconductor package and flip chip bonding method therein
US7390692B2 (en) Semiconductor device and method for manufacturing the same
US20070145571A1 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
JP2008218926A (ja) 半導体装置及びその製造方法
JP2009110995A (ja) ３次元実装方法及び装置
US20110076801A1 (en) Method for manufacturing semiconductor device
JP4692101B2 (ja) 部品接合方法
CN100421245C (zh) 具有低热膨胀系数基材的半导体元件及其应用
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
JP5299837B2 (ja) 支持装置、加熱加圧装置及び加熱加圧方法
CN1257545C (zh) 制作电子封装的方法以及电子封装
US9521795B2 (en) Two-step direct bonding processes and tools for performing the same
TW501242B (en) Semiconductor package and flip chip bonding method of semiconductor package
WO2023105688A1 (ja) 積層体の作製方法、及び、積層体
JP3906130B2 (ja) 半導体装置の製造方法
Xu et al. Surface Activated Bonding---High Density Packaging Solution for Advanced Microelectronic System
TW445555B (en) Method for packaging semiconductor flip chip and its structure
JP2005116566A (ja) 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20101009

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: Yorozu Yuchi

Patentee after: Renesas Electronics Corp.

Co-patentee after: Oki Electric Industry Co.,Ltd.

Co-patentee after: Sanyo Electric Co.,Ltd.

Co-patentee after: Sharp Corp.

Co-patentee after: Sony Corp.

Co-patentee after: Toshiba Corp.

Co-patentee after: NEC Corp.

Co-patentee after: Matsushita Electric Industrial Co.,Ltd.

Co-patentee after: Rohm Co.,Ltd.

Address before: Kanagawa, Japan

Co-patentee before: Yorozu Yuchi

Patentee before: NEC ELECTRONICS Corp.

Co-patentee before: Oki Electric Industry Co.,Ltd.

Co-patentee before: Sanyo Electric Co.,Ltd.

Co-patentee before: Sharp Corp.

Co-patentee before: Sony Corp.

Co-patentee before: Toshiba Corp.

Co-patentee before: NEC Corp.

Co-patentee before: Matsushita Electric Industrial Co.,Ltd.

Co-patentee before: Rohm Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20101009

Address after: Kanagawa, Japan

Co-patentee after: Yorozu Yuchi

Patentee after: NEC ELECTRONICS Corp.

Co-patentee after: Oki Electric Industry Co.,Ltd.

Co-patentee after: Sanyo Electric Co.,Ltd.

Co-patentee after: Sharp Corp.

Co-patentee after: Sony Corp.

Co-patentee after: Toshiba Corp.

Co-patentee after: NEC Corp.

Co-patentee after: Matsushita Electric Industrial Co.,Ltd.

Co-patentee after: Rohm Co.,Ltd.

Address before: Tokyo, Japan

Co-patentee before: Yorozu Yuchi

Patentee before: Renesas Technology Corp.

Co-patentee before: Oki Electric Industry Co.,Ltd.

Co-patentee before: Sanyo Electric Co.,Ltd.

Co-patentee before: Sharp Corp.

Co-patentee before: Sony Corp.

Co-patentee before: Toshiba Corp.

Co-patentee before: NEC Corp.

Co-patentee before: Matsushita Electric Industrial Co.,Ltd.

Co-patentee before: Rohm Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SUGA TADATOMO OKI SEMICONDUCTOR CO., LTD. SANYO EL

Free format text: FORMER OWNER: SUGA TADATOMO OKI ELECTRIC INDUSTRY CO., LTD. SANYO ELECTRIC CO., LTD. SHARP CORPORATION SONY CORPORATION TOSHIBA K.K. NEC CORP. MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD. ROHM CO., LTD.

Effective date: 20131206

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Patentee after: Rohm Co.,Ltd.

Patentee after: Yorozu Yuchi

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Patentee after: Sanyo Electric Co.,Ltd.

Patentee after: Sharp Corp.

Patentee after: Sony Corp.

Patentee after: Toshiba Corp.

Patentee after: NEC Corp.

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

Patentee before: Rohm Co.,Ltd.

Patentee before: Yorozu Yuchi

Patentee before: Oki Semiconductor Co.,Ltd.

Patentee before: Sanyo Electric Co.,Ltd.

Patentee before: Sharp Corp.

Patentee before: Sony Corp.

Patentee before: Toshiba Corp.

Patentee before: NEC Corp.

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131206

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Patentee after: Rohm Co.,Ltd.

Patentee after: Yorozu Yuchi

Patentee after: Oki Semiconductor Co.,Ltd.

Patentee after: Sanyo Electric Co.,Ltd.

Patentee after: Sharp Corp.

Patentee after: Sony Corp.

Patentee after: Toshiba Corp.

Patentee after: NEC Corp.

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

Patentee before: Rohm Co.,Ltd.

Patentee before: Yorozu Yuchi

Patentee before: Oki Electric Industry Co.,Ltd.

Patentee before: Sanyo Electric Co.,Ltd.

Patentee before: Sharp Corp.

Patentee before: Sony Corp.

Patentee before: Toshiba Corp.

Patentee before: NEC Corp.

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Yorozu Yuchi

Patentee after: Renesas Electronics Corp.

Co-patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Co-patentee after: Sanyo Electric Co.,Ltd.

Co-patentee after: Sharp Corp.

Co-patentee after: Sony Corp.

Co-patentee after: Toshiba Corp.

Co-patentee after: NEC Corp.

Co-patentee after: Matsushita Electric Industrial Co.,Ltd.

Co-patentee after: Rohm Co.,Ltd.

Address before: Kanagawa, Japan

Co-patentee before: Yorozu Yuchi

Patentee before: Renesas Electronics Corp.

Co-patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

Co-patentee before: Sanyo Electric Co.,Ltd.

Co-patentee before: Sharp Corp.

Co-patentee before: Sony Corp.

Co-patentee before: Toshiba Corp.

Co-patentee before: NEC Corp.

Co-patentee before: Matsushita Electric Industrial Co.,Ltd.

Co-patentee before: Rohm Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126