JP2006066809A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006066809A
JP2006066809A JP2004250453A JP2004250453A JP2006066809A JP 2006066809 A JP2006066809 A JP 2006066809A JP 2004250453 A JP2004250453 A JP 2004250453A JP 2004250453 A JP2004250453 A JP 2004250453A JP 2006066809 A JP2006066809 A JP 2006066809A
Authority
JP
Japan
Prior art keywords
substrate
electrodes
bump
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004250453A
Other languages
English (en)
Other versions
JP2006066809A5 (ja
JP4050732B2 (ja
Inventor
Tadatomo Suga
唯知 須賀
Hisahiro Ito
寿浩 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004250453A priority Critical patent/JP4050732B2/ja
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd, Fujitsu Ltd, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Priority to CNB2005100978335A priority patent/CN100437995C/zh
Priority to US11/213,882 priority patent/US7268430B2/en
Priority to KR1020050079848A priority patent/KR20060050794A/ko
Priority to TW094129599A priority patent/TWI297185B/zh
Publication of JP2006066809A publication Critical patent/JP2006066809A/ja
Priority to KR1020060118387A priority patent/KR100821574B1/ko
Publication of JP2006066809A5 publication Critical patent/JP2006066809A5/ja
Priority to US11/889,100 priority patent/US7776735B2/en
Application granted granted Critical
Publication of JP4050732B2 publication Critical patent/JP4050732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7901—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体チップがバンプを介して配線基板に電気的接続された半導体装置であって、半導体チップを配線基板に実装する際に、バンプからの反作用により半導体チップおよび配線基板に負荷される荷重が低減された信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 半導体チップの電極表面および配線基板に接合された小さなばね定数を有するバンプの接合端面を平坦化および活性化し、高温高圧を負荷する必要のない常温接合技術を用い、バンプを介して半導体チップの電極と配線基板の電極とを電気的接続する。
【選択図】 なし。

Description

本発明は、半導体チップ上に形成された電極と配線基板上に形成された電極とを弾力性を有する突起電極を介して電気的接続した半導体装置に関し、さらに、半導体チップと配線基板とを接合する際に、基板に形成された電極やその下層配線に負荷される荷重を低減する実装方法に関する。
従来、半導体チップを配線基板上へ実装して半導体装置を作製するには、半導体チップ上のボンディングパッドと配線基板上のリードとの間を金属細線で結線して電気的に接続するワイヤーボンディング技術が用いられてきたが、近年、電子機器に対する小型化および軽量化の要望や半導体素子の接続端子数の増大に対処するために、半導体チップの表面の電極に突起電極（以下、「バンプ」という。）を形成し、フェースダウン方式で配線基板上に直付けするフリップチップ実装技術が用いられている。
このフリップチップ実装技術では、半導体チップ上に形成された複数の電極にハンダやＡｕなどの金属材料を用いてバンプを形成し、これら複数のバンプと配線基板上に形成された対応する複数の電極とを位置合わせをした後、加熱圧接する。さらに、加熱圧接後の冷却時に半導体チップと配線基板との熱膨張率差により生じた熱応力でバンプが破壊することを防止するために、熱応力緩衝材として機能するアンダーフィル材が半導体チップと配線基板との間に供給される。
また、アンダーフィル材の代わりに、弾力性を有するバンプを用いて、加熱圧接後の冷却時に半導体チップと配線基板との熱膨張率差により生じる熱応力を緩衝することが行われている。例えば、特開平１１−２１４４４７号公報（特許文献１）や特開２００１−１５６０９１号公報（特許文献２）には、ハンダバンプ内部にボイドを形成することによって熱応力を緩衝する構造が開示されている。特開平１１−２３３６６９号公報（特許文献３）には、ポリイミドやアクリル等の感光樹脂よりなるコアにＮｉメッキ等を施したバンプを形成し、樹脂の弾力性を利用して熱応力を緩衝する構造が開示されている。特開２０００−３２０１４８号公報（特許文献４）には、ハンダ接合部にＵ字型の弾性部材を用いて、集積回路と実装基板との間に発生する熱応力を緩衝する構造が開示されている。
より近年、携帯用電子機器の小型化、高性能化に伴い、配線の狭ピッチ化や、半導体装置の薄型化および多層化が一層促進され、このような小型化、薄型化または多層化された半導体装置において、上記の従来技術を用いて半導体チップを配線基板に実装したとき、半導体チップまたは配線基板に荷重が負荷されると、形成された回路が破壊される可能性が高く、半導体装置の生産性や信頼性に大きく影響する。特に、多層配線基板を加熱圧接する際に、基板の電極パッド下の多層配線層の低誘電率材料やトランジスタ等の回路にダメージを与え、半導体装置の機能に不具合が生じる場合が多い。
そこで、例えば、特開２０００−１７４１６５号公報（特許文献５）には、配線基板に形成された電極の下層にエポキシ樹脂からなる応力緩和層を形成して、半導体チップを配線基板に圧接する際に発生する応力を緩衝する構造が開示されている。
また、上記のような熱応力緩衝機能を有するバンプを用いて、そのばね定数を小さくすれば、接合時に基板の電極パッド下の多層配線層に負荷される荷重を低減できる可能性がある。しかしながら、従来の接合方法では接合時に高圧を負荷するので、バンプのばね定数が小さいとバンプの弾性限界を超えてしまい、弾力性を保持することができない場合がある。さらに、従来の接合方法では高温で接合するので、特に、樹脂コアバンプを用いる場合には、コアを構成する樹脂が劣化して、ばね定数が変化してしまう。
特開平１１−２１４４４７号公報 特開２００１−１５６０９１号公報 特開平１１−２３３６６９号公報 特開２０００−３２０１４８号公報 特開２０００−１７４１６５号公報 特許第２７９１４２９号明細書 特開２００１−３５１８９２号公報
そこで、本発明の目的は、弾力性を有するバンプを介して２つの基板上に形成された電極同士を電気的接続した半導体装置であって、基板上に形成された回路等に負荷される荷重が低減され、かくして、高い信頼性を有する半導体装置を提供することにある。また、本発明のもう一つの目的は、そのような半導体装置を製造する方法を提供することにある。
本発明は、半導体チップ上に形成された電極と配線基板上に形成された電極とを小さなばね定数を有するバンプを介して電気的接続された半導体装置を提供する。バンプのばね定数が小さいので、多層配線が形成された半導体チップを配線基板に実装する実装工程においてチップや基板上に形成された回路に負荷される荷重が低減され、また、実装後も、バンプの反作用による応力が減少する。これにより、信頼性の高い半導体装置を作製することができる。
また、このような小さなばね定数を有するバンプを介して多層配線基板を実装するために、高温高圧を必要としない接合技術を用いて半導体装置を製造する方法も提供する。
すなわち、本発明は、１または複数の電極が形成された第１の基板と、１または複数の電極が形成された第２の基板と、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプとを含み、ここに、弾力性を有するバンプのばね定数は１０００Ｎ／ｍ以下であり、
第１の基板上の１または複数の電極の表面と第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面とが接合によって電気的接続している半導体装置を提供する。
本発明において、第１の基板および第２の基板の組合せには、Ｓｉ基板−Ｓｉ基板（半導体チップ同士、半導体チップとインターポーザ）、Ｓｉ基板−プリント配線基板（フレキシブル基板も含む。）、Ｓｉ基板−化合物半導体基板（ＧａＡｓ、ＩｎＰ等の基板）、化合物半導体基板とプリント配線基板の組合せ等が含まれる。上記組み合わせにおいて、いずれの基板を第１の基板としてもよい。
本発明の半導体装置は、弾力性を有するバンプのばね定数が１０００Ｎ／ｍ以下であることを特徴とする。
すなわち、本発明によれば、バンプのばね定数が小さいので、半導体チップが配線基板に実装されてバンプが圧縮されたとき、バンプの反作用により半導体チップおよび配線基板上に形成された電極に加わる応力が低減し、半導体装置の信頼性を向上することができる。
本発明において、弾力性を有すればいかなる形態のバンプを用いてもよい。例えば、クランク形状、Ｕ字型やらせん状のばね構造体等のばねバンプ、弾力性を有する樹脂コアと導電性物質から形成された樹脂コアバンプ、導電体のバンプの内部にボイドが形成された構造を有する中空バンプなどを用いることができる。
本発明の半導体装置において、第１の基板上の１または複数の電極の表面の二乗平均粗さが１０ｎｍ以下であり、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面の二乗平均粗さが１０ｎｍ以下であることを特徴とする。
本発明の半導体装置において、第１の基板または第２の基板の少なくとも一方の基板の厚さが５０μｍ以下である。望ましくは、第１および第２の基板の両方の基板の厚さを５０μｍ以下にする。
これにより、小型化、薄型化された半導体装置に適用することができる。また、基板を薄型化すれば、基板自体が弾力性を有することとなり、基板上に形成された電極の高さや複数のバンプの高さに分布がある場合でも、高さの差を吸収することができる。
また、本発明は、１または複数の電極が形成された第１の基板と１または複数の電極が形成された第２の基板とが弾力性を有するバンプを介して電気的接続している半導体装置を製造するためのキットであって、
１または複数の電極が形成された第１の基板と、１または複数の電極が形成された第２の基板と、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプとを含み、
ここに、第１の基板上の１または複数の電極の表面の二乗平均粗さが１０ｎｍ以下であり、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面の二乗平均粗さが１０ｎｍ以下であることを特徴とするキットを提供する。
このキットに含まれる第１の基板上の１または複数の電極の表面と第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面とを接合することによって、本発明の半導体装置を作製することができる。接合面となる、第１の基板上の電極表面および第２の基板上のバンプ表面の二乗平均粗さが１０ｎｍ以下であるので、これらの接合面を表面活性化法などの技術を用いて活性化すれば、高温高圧を負荷することなく接合することができる。
さらに、本発明は、１または複数の電極が形成された第１の基板と１または複数の電極が形成された第２の基板とが弾力性を有するバンプを介して電気的接続している半導体装置の製造方法であって、
１または複数の電極が形成された第１の基板と、１または複数の電極が形成され、それらの電極上には弾力性を有するバンプが形成された第２の基板とを準備し；
第１の基板上に形成された１または複数の電極の表面の二乗平均粗さが１０ｎｍを超える場合、前記電極の表面を平坦化して二乗平均粗さを１０ｎｍ以下にし、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面の二乗平均粗さが１０ｎｍを超える場合、前記バンプの表面を平坦化して二乗平均粗さを１０ｎｍ以下にし；
第１の基板上に形成された１または複数の電極の表面および第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面を活性化し；次いで、
前記活性化された電極と前記活性化されたバンプの表面とを接合することを特徴とする半導体装置の製造方法も提供する。
本発明による半導体装置の製造方法において、第１の基板上に形成された１または複数の電極の表面および第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面を化学機械研磨によって平坦化してそれらの二乗平均粗さを１０ｎｍ以下にする。これらの平坦な、または平坦化された第１の基板上に形成された電極の表面およびバンプの表面を表面活性化法により活性化する。その後、活性化された電極表面と活性化されたバンプ表面とを接合する。
上記のような接合技術を常温接合技術という。この技術は、被接合物の接合表面を平坦化し、表面を清浄にして活性化することにより、従来の接合に比べると低エネルギーで、すなわち、常温あるいは低温、低荷重のもとで接合を行う接合技術であって、接合表面の活性化にイオン衝撃などの物理手段を積極的に利用すること；接合表面の原子レベルでのキャラクタリゼーションに基づく接合であること；および金属同士のみならず金属−セラミックスなどのような結合様式の異なる物質間の接合をも可能であることを特徴とする。
さらに、この接合技術は、金属、半導体、セラミックなどの無機材料の接合のみならず、有機材料と無機材料との接合も対象とする。
常温接合技術において、表面の原子同士を効率よく接触させるため、接合すべき材料の表面が平坦である必要がある。必要な平坦度は、接合しようとする材料の表面エネルギーや弾性係数に依存するが、表面の二乗平均粗さが１〜１０ｎｍの範囲にあれば、接触するだけで接合するという解析結果がある。実際に、シリコンウェハー表面の二乗平均粗さは１ｎｍ程度で、そのまま接合することができる。
材料の表面が平坦でない場合、セラミックスやダイヤモンドの砥粒と化学的な腐食（エッチング）作用のある化学物質とを混ぜた液体を平坦な研磨板にスプレーしながら、そこに材料を押し付けて磨く「化学機械研磨（ＣＭＰ: Chemical Mechanical Polishing）法」を用いて平坦化する。ＣＭＰ法による研磨は砥粒で機械的に削る作用と化学的な作用を併用するので、表面の二乗平均粗さを１０ｎｍ以下にすることができる。
実際の表面は酸化していたり、有機物などの吸着によって安定化された表面層が形成されたりしているため、平坦化された表面を接触させるだけでは結合しない。平坦化された表面に、真空中でプラズマ、加速したイオンビームや高速原子ビーム（ＦＡＢ）またはラジカルビームやレーザなどのエネルギー波を照射することによってこのような安定な表面層を除去し、不安定で活性な表面を露出させることで結合の原理に従った常温接合が可能となる。このような手法を「表面活性化手法による常温接合（ＳＡＢ：Surface Activated Bonding）」と呼ぶ。このようにして活性化処理が施された表面は、接触させるだけで高温加熱せずに接合が可能となる。
常温接合技術を用いた接合方法として、例えば、特許第２７９１４２９号明細書（特許文献６）は、２枚のシリコンウェハーの接合に先立ち、それらの接合面に室温にて真空中で不活性ガスイオンビームまたは不活性ガス高速原子ビームで照射してスパッタエッチングすることによって、シリコンウェハーを接合する方法を開示する。この常温接合法では、シリコンウェハーの接合面における酸化物や有機物等が上記のビームで飛ばされて活性化されたシリコンの原子で表面が形成され、その表面同士が、原子間の高い結合力によって接合される。したがって、この方法では、基本的に、接合のための加熱を不要化でき、活性化された表面同士を単に接触させるだけで、常温での接合が可能になる。
また、特開２００１−３５１８９２号公報（特許文献７）には、実装工程のタクトタイムを短縮化することにより大量生産を可能とした、常温接合用の実装装置が開示されている。図４に示すごとく、この実装装置は、被接合物の接合表面をビーム照射によって洗浄して活性化するための洗浄チャンバーおよび洗浄後の被接合物を接合するための実装チャンバーを含み、洗浄チャンバーと実装チャンバーとの間には被接合物を搬送するための搬送部が設けられている。
本発明による半導体装置の製造方法において、活性化後、第１の基板上に形成された１または複数の電極の表面と第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの表面とを１５０℃以下の温度にて接合する。
すなわち、本発明による半導体装置の製造方法によれば、高温高圧を負荷することなく、バンプの表面と基板上に形成された電極とを接合することができるので、バンプのばね定数が小さい場合や、特に樹脂コアを有するバンプを用いる場合であっても、バンプの弾性特性を熱的変化させることも接合時の負荷圧力がバンプの弾性限界を超えることもない。かくして、バンプの弾力性を損なわずに、基板を実装することできる。
本発明によれば、低い弾力性を有するバンプを介して多層配線基板を実装するので、基板上に形成された回路等のダメージが低減され、かくして、高い信頼性を有する半導体装置を提供することができる。また、常温接合技術を用いるので、弾力性が低いバンプを介して多層配線基板を実装することが可能となる。
本発明による半導体装置は、第１の基板を第２の基板に実装することによって作製され、第１の基板上に形成された電極と第２の基板上に形成された電極とが、バンプを介して電気的接続していることを特徴とする。
以下に具体例を示す。
図１（ａ）に示すように、半導体チップ１のＳｉ基板１０上には、通常の材料および方法を用いて、１または複数の電極１１およびその他の回路（図示せず）が形成されている。
図１（ｂ）に示すように、インターポーザ２のＳｉ基板２０上には、通常の材料および方法を用いて、１または複数の電極２１およびその他の回路（図示せず）が形成されている。
図２に示すように、これらの１または複数の電極２１の各々には弾力性を有するバンプ２２が接合されている。Ｓｉ基板１０上に形成された複数の電極１１の配置はＳｉ基板２０上に形成された複数の電極の配置と対応しているので、バンプ２２の表面をＳｉ基板１０上に形成された１または複数の電極１１に接合して半導体チップ１をインターポーザ２に実装する。
ここで、「対応する」とは、第１の基板を第２の基板に実装したとき、第１の基板上に形成された電極と第２の基板上に形成された電極とが電気的接続し得る位置関係にあることをいう。
図３は、インターポーザ２に形成された１組の電極およびバンプの断面図である。インターポーザ２は、Ｓｉ基板２０上に、通常の材料および方法を用いて、電極２１およびその他の回路を形成し、電極２１の上に電気的接続するための領域以外の領域に保護膜２４を形成することによって作製する。
電極２１上に直接バンプ２２を形成することもできるが、電極２１とバンプ２２との間での組成物の拡散防止や接着強度を向上させる目的で中間層２５を電極２１上に形成し、その上にバンプ２２を形成することが好ましい。
弾力性を有するバンプは、従来の方法、例えば、リソグラフィー技術を用いて基板に形成された電極上に積層することによって、または、バンプを別個に作製し、従来の接合技術または上記した常温接合技術を用いて基板に形成された電極上に接合することによって、形成することができる。
また、本発明において、弾力性を有すればいずれの形状のバンプも用いることができる。例えば、図３（ａ）に示すばねバンプ２２１、図３（ｂ）および（ｃ）に示す樹脂コアバンプ２２２および２２３、図３（ｄ）に示す中空バンプ２２４等を用いることができる。
図３（ａ）は、１つの具体例としてクランク形状のばね構造体を有するばねバンプ２２１を示しているが、Ｕ字型やらせん状のばね構造体を用いることができる。図３（ｂ）は、樹脂コアバンプの１つの具体例を示す。樹脂コアバンプ２２２は、樹脂コア２２２ａを電極２１上に配置し、その上に導電性被膜２２２ｂを形成して電気的接続を可能とする。また、図３（ｃ）は、樹脂コアバンプのもう一つの具体例を示す。この樹脂コアバンプ２２３は、複数の樹脂ビーズ２２３ａが導電体２２３ｂ中に分散した構造を有している。図３（ｄ）は、中空バンプの１つの具体例を示す。この中空バンプ２２４は、導電体のバンプの内部にボイドが形成された構造を有している。
具体的には、中間層２５上に、ポリイミド感光性樹脂を用いて樹脂コア２２２ａを形成し、電極２１と電気的接続を可能にするために、樹脂コア２２２ａの周囲にＮｉメッキにより導電性被膜２２２ｂを形成して樹脂コアバンプ２２２を形成する。
従来技術により基板上に複数のバンプを接合したとき、バラツキによる基板内のバンプ高さの最大差は約１μｍであるので、半導体チップを複数のバンプが接合された配線基板に実装して、複数のバンプのすべてを電極に接触させるためには、最も高いバンプを少なくとも１μｍ圧縮することになる。このとき、従来のバンプを用いた場合、圧縮されたバンプの反作用により半導体チップおよび配線基板上に形成された電極パッド当りに加わる応力は約５０ｇｆであるが、半導体装置の小型化、薄型化の進行に伴い半導体チップや配線基板が薄型化された場合、前記応力が電極パッドに加われば半導体装置の故障につながるため、電極パッドに加わる応力を小さくする必要がある。
そこで、本発明において、複数のバンプおよび枠構造の高さの最大差を１μｍ以内とする。すなわち、半導体チップ１をインターポーザ２に実装したとき、最も高いバンプの最大圧縮量が１μｍになる。ここで、電極パッド当り加わる最大許容圧力を例えば１ｇｆに設定した場合、許容されるバンプのばね定数ｋは、１ｇｆ／１μｍ＝１０００Ｎ／ｍとなる。
すなわち、本発明において、バンプのばね定数が１０００Ｎ／ｍ以下であることが好ましい。
バンプのばね定数が小さいことにより、半導体チップを配線基板に実装してバンプを圧縮したとき、バンプの反作用により半導体チップおよび配線基板上に形成された電極に加わる応力を低減できるので、電極下部に形成された配線層にダメージを与えることがなく、半導体装置の信頼性をさらに向上させることができる。
これらのバンプ２２の表面がＳｉ基板１０上に形成された対応する複数の電極１１の各々に接触するように位置合わせをした後、接合することによって半導体チップ１をインターポーザ２に実装して、図２に示す半導体装置を作製する。
本発明において、半導体チップ１をインターポーザ２に実装する前に、半導体チップ１に形成された電極およびインターポーザ２の電極上に形成されたバンプの表面の二乗平均粗さＲｑを表面粗さ計および原子間力顕微鏡を用いて測定した。バンプの表面の二乗平均粗さＲｑは２００〜３００ｎｍ程度であり、基板上に形成された電極の表面の二乗平均粗さは数１０ｎｍ程度であった。
上記したように、被接合面の二乗平均粗さが１〜１０ｎｍの範囲にあれば、高温高圧を負荷することなく接合できるが、これらの被接合面の表面粗さが１０ｎｍを超えている場合、これらの被接合面を活性化させただけでは、接合するために、従来の接合技術と同様の高い温度および高い圧力が必要であることが確認されている。したがって、被接合面の二乗平均粗さが１０ｎｍを超える場合、表面を活性化する前に被接合面を平坦化する必要がある。
平坦化は、いずれの従来技術を用いて行ってもよいが、表面の二乗平均粗さＲｑを１０ｎｍ以下にするためには、化学機械研磨（ＣＭＰ）法を用いるのが有効である。例えば、ダイヤモンド等の砥粒を含有する砥液とフッ酸等のエッチャントとを混合した溶液を平坦な研磨板にスプレーしながら、上記の表面の二乗平均粗さが１０ｎｍ以下になるまで研磨する。
被接合面が平坦であることが確認されれば、常温接合技術を用いて、半導体チップを配線基板に実装して半導体装置を製造する。本発明の半導体装置を製造するのに用いる実装装置３を図４に示す。ここでは、簡便のため、第１の基板および第２の基板を共通して被接合物４で示している。
この実装装置３を用いれば、真空中でアルゴン高速原子ビームを照射することができる洗浄装置中で、Ｓｉ基板１０上の電極１１の表面およびＳｉ基板２０上に形成したバンプ２２の表面にアルゴン高速原子ビームを照射することによって表面上の酸化物や有機物等の付着物を除去して、これらの表面を清浄化することができる。
実装装置３は、被接合物４の接合面となる表面を洗浄する洗浄手段３１０を収納する洗浄チャンバー３１、洗浄手段３１０により洗浄された２つの被接合物４の表面同士を常温接合する実装手段３２０を収納する実装チャンバー３２、および洗浄チャンバー３１と実装チャンバー３２とを連通する搬送部３３を備えている。被接合物の接合面となる表面を洗浄することによって、表面の酸化や有機物等の吸着により安定化された層を除去し、表面を活性化する。
さらに、搬送部３３には、外部から被接合物４を実装装置３内部に導入するための導入室３４が接続されている。搬送部３３内部には、外部から導入室３４に導入された被接合物４を洗浄チャンバー３１に搬送し、洗浄手段３１０により洗浄された各被接合物４を実装手段３２０へ搬送するための搬送手段３３０が配置されている。また、洗浄チャンバー３１と搬送部３３との間には、シャッター手段３５が設けられている。導入室３４には、被接合物４の搬入、搬出のためのシャッター手段３６および３７が設けられている。
洗浄手段３１０は、被接合部４の接合面となる表面に向けてエネルギー波３１１を照射することによって、その表面を洗浄し活性化する。エネルギー波３１１としては、プラズマ、イオンビーム、原子ビーム、ラジカルビーム、レーザのいずれかを用いる。
洗浄チャンバー３１には、例えば、真空ポンプ等の減圧ガス雰囲気形成手段３８が付設され、洗浄チャンバー３１内を所定の減圧ガス雰囲気にすることができる。減圧ガス雰囲気を形成する洗浄チャンバー３１内のガスとしては、空気の他、不活性ガスを用いることもできる。不活性ガスを用いる場合には、不活性ガス置換手段を併設すればよい。
搬送手段３３０は、上下方向（Ｚ方向）および回転方向（θ方向）に移動可能な本体３３１、軸方向（Ｘ方向）に伸縮可能なロッド３３２およびロッド３３２の軸を中心とするｒ方向に回転可能に設けられた先端アーム３３３から構成されている。この先端アーム３３３は被接合物４を把持および解放する機能を有している。
洗浄チャンバー３１と搬送部３３との間に設けられたシャッター手段３５は、両者の連通および遮断を制御し、洗浄チャンバー３１内を所定の減圧ガス雰囲気にするとき、搬送部３３との連通を遮断するために閉じられる。また、被接合物４を洗浄チャンバー３１内に導入するときや洗浄チャンバー３１内から洗浄後の被接合物４を取り出すとき、シャッター手段３５が開かれる。
実装手段３２０において、接合面が洗浄された２つの被接合物４同士が常温接合される。実装手段３２０には、２つの被接合物４をそれぞれ保持するボンディングステージ３２１およびボンディングヘッド３２２が配置されている。被接合物４同士を接合する際の位置合わせを行うために、ボンディングステージ３２１は、Ｘ、Ｙ方向（水平方）に位置調整できるようになっており、ボンディングヘッド３２２は、Ｚ方向（上下方向）と回転方向（θ方向）に調整できるようになっている。
また、ボンディングステージ３２１およびボンディングヘッド３２２は、図示しないが、それぞれ、ヒーターおよび熱電対からなる温度制御手段を備え、被接合物を任意の温度に加熱することができる。
ボンディングステージ３２１とボンディングヘッド３２２との間には、２つの被接合物４の位置ずれ量を検出するために、上下方向の視野を持つ２視野カメラ３２３がＸ、Ｙ方向に位置調整可能に設けられている。この検出結果に基づいて、２つの被接合物４を所望の位置に調整する。
実装チャンバー３２には、被接合物４同士の接合が不活性ガス雰囲気下で行われるように、実装チャンバー３２内を不活性ガス雰囲気にするための不活性ガス置換手段３９が付設されている。実装チャンバー３２内のガス雰囲気は、不活性ガス雰囲気の他、被接合物と反応しないガス雰囲気、例えば、電極を有する被接合物でその電極を被接合物に接合する場合、その電極と反応しないガス（例えば、窒素ガス）を用いたガス雰囲気とすることも可能である。この実装チャンバー３２内での接合は、大気圧下、減圧下のいずれで行うことも可能である。
具体的には、まず、インターポーザ２をシャッター手段３７から導入室３４に導入した。シャッター手段３６を開き、インターポーザ２を搬送手段３３０で把持した。必要に応じてシャッター手段３６を閉じ、シャッター手段３５を開き、搬送手段３３０に把持されたインターポーザ２を洗浄チャンバー３１内へと搬送した。シャッター手段３５を閉じた後、洗浄チャンバー３１内で、Ｓｉ基板２０上に形成されたバンプ２２の表面にエネルギー波３１１を照射することにより洗浄する洗浄工程を実行し、バンプ２２の表面を活性化した。洗浄チャンバー３１内をＡｒガスの減圧雰囲気とし、その雰囲気下でエネルギー波３１１としてＡｒ高速原子ビームを照射した。エネルギー波の照射により、バンプの表面から酸化物や有機物が飛ばされ、活性化された原子で表面が形成されることになる。所定の洗浄の終了後、シャッター手段３５を開き、バンプ２２の表面が活性化されたインターポーザ２を搬送手段３３０で把持して実装チャンバー３２内に搬送し、ボンディングステージ３２１に保持した。
次に、半導体チップ１をシャッター手段３７から導入室３４に導入し、インターポーザ２と同様にして、半導体チップ１上に形成された電極１１の表面にエネルギー波３１１を照射することにより洗浄し、活性化した。エネルギー波の照射により、電極表面から酸化物や有機物が飛ばされ、活性化された原子で表面が形成されることになる。所定の洗浄の終了後、シャッター手段３５を開き、電極の表面が活性化された半導体チップ１を搬送手段３３０で把持して実装チャンバー３２内に搬送し、ボンディングヘッド３２２に保持した。
実装工程における接合は、不活性ガス置換手段３９によって形成された所定の不活性ガス雰囲気下で行った。この実装工程では、ボンディングステージ３２１に保持されたインターポーザ２上に形成されたバンプ２２の表面とボンディングヘッド３２２に保持された半導体チップ１上の電極１１の表面とを１５０℃にて接合した。接合面は上記のごとく活性化された状態にあるから、バンプ高さのバラツキを解消するために圧縮する以外は、基本的に単に接触させるだけで接合できる。接合により作製された半導体装置は、そのまま実装チャンバー３２から次工程に送ることもできるし、上記搬送手段３３０を利用して搬送してもよい。
また、本発明の半導体装置において、バンプや基板上に形成された電極が酸素や水分からの攻撃により劣化することを有効に防止するために、半導体チップと配線基板との間にアンダーフィル材のごとき封止樹脂を充填することができる。かくして、電気的接続が破壊されることがなく、より高い信頼性を有する半導体装置を得ることができる。
本発明の半導体装置およびその製造方法について代表例を用いて説明してきたが、上記説明は単に本発明を例示するものであり、本発明を限定するものではない。例えば、弾力性を有するバンプを配線基板の電極上に形成し、バンプの表面と半導体チップ上に形成された電極とを常温接合して半導体装置を製造したが、本発明においては、バンプを半導体チップに形成し、バンプと配線基板上に形成された電極とを常温接合することもできる。
また、本発明は、半導体チップのＳｉ基板とインターポーザのＳｉ基板との組み合わせ以外の組み合せを用いた半導体装置、例えば、第１の基板として半導体チップのＳｉ基板、第２の基板としてプリント配線基板を用いた半導体装置にも適用することができる。
本発明の半導体装置に用いる半導体チップ（ａ）およびインターポーザ（ｂ）の上面図。 本発明の半導体装置の実装工程を説明する概略図。 本発明の半導体装置に用いる弾力性を有するバンプの断面図。 本発明の半導体装置の製造に用いる実装装置の概略図。
符号の説明
１・・・半導体チップ、
１０・・・Ｓｉ基板、
１１・・・電極、
２・・・インターポーザ、
２０・・・Ｓｉ基板、
２１・・・電極、
２２・・・バンプ、
２２１・・・ばねバンプ、
２２２、２２３・・・樹脂コアバンプ、
２２４・・・中空バンプ、
２４・・・中間層、
２５・・・保護膜、
３・・・実装装置、
３１・・・洗浄チャンバー、
３１０・・・洗浄手段、
３１１・・・エネルギー波、
３２・・・実装チャンバー、
３２０・・・実装手段、
３２１・・・ボンディングステージ、
３２２・・・ボンディングヘッド、
３２３・・・２視野カメラ、
３３・・・搬送部、
３３０・・・搬送手段、
３３１・・・本体、
３３２・・・ロッド、
３３３・・・先端アーム、
３４・・・導入室、
３５、３６、３７・・・シャッター手段、
３８・・・減圧ガス雰囲気形成手段、
３９・・・不活性ガス雰囲気置換手段、
４・・・被接合物。

Claims (7)

  1. １または複数の電極が形成された第１の基板と、１または複数の電極が形成された第２の基板と、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプとを含み、ここに、弾力性を有するバンプのばね定数は１０００Ｎ／ｍ以下であり、
    第１の基板上の１または複数の電極の表面と第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの端面とが接合によって電気的接続している半導体装置。
  2. 弾力性を有するバンプがばねバンプである請求項１記載の半導体装置。
  3. 弾力性を有するバンプが樹脂コアバンプである請求項１記載の半導体装置。
  4. 弾力性を有するバンプが中空バンプである請求項１記載の半導体装置。
  5. １または複数の電極が形成された第１の基板と１または複数の電極が形成された第２の基板とが弾力性を有するバンプを介して電気的接続している半導体装置を製造するためのキットであって、
    １または複数の電極が形成された第１の基板と、１または複数の電極が形成された第２の基板と、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプとを含み、
    ここに、第１の基板上の１または複数の電極の表面の二乗平均粗さが１０ｎｍ以下であり、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの端面の二乗平均粗さが１０ｎｍ以下であることを特徴とするキット。
  6. １または複数の電極が形成された第１の基板と１または複数の電極が形成された第２の基板とが弾力性を有するバンプを介して電気的接続している半導体装置の製造方法であって、
    １または複数の電極が形成された第１の基板と、１または複数の電極が形成され、それらの電極上には弾力性を有するバンプが形成された第２の基板とを準備し；
    第１の基板上に形成された１または複数の電極の表面の二乗平均粗さが１０ｎｍを超える場合、前記電極の表面を平坦化して二乗平均粗さを１０ｎｍ以下にし、第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの端面の二乗平均粗さが１０ｎｍを超える場合、前記バンプの端面を平坦化して二乗平均粗さを１０ｎｍ以下にし；
    第１の基板上に形成された１または複数の電極の表面および第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの端面を活性化し；次いで、
    前記活性化された電極と前記活性化されたバンプの端面とを接合することを特徴とする半導体装置の製造方法。
  7. 第１の基板上に形成された１または複数の電極の表面および第２の基板上の１または複数の電極上に形成された弾力性を有するバンプの端面を表面活性化法により活性化する請求項６記載の半導体装置の製造方法。
JP2004250453A 2004-08-30 2004-08-30 半導体装置およびその製造方法 Expired - Fee Related JP4050732B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004250453A JP4050732B2 (ja) 2004-08-30 2004-08-30 半導体装置およびその製造方法
US11/213,882 US7268430B2 (en) 2004-08-30 2005-08-30 Semiconductor device and process for manufacturing the same
KR1020050079848A KR20060050794A (ko) 2004-08-30 2005-08-30 반도체 장치 및 그 제조방법
TW094129599A TWI297185B (en) 2004-08-30 2005-08-30 Process for manufacturing semiconductor device and kit
CNB2005100978335A CN100437995C (zh) 2004-08-30 2005-08-30 半导体装置及其制造方法
KR1020060118387A KR100821574B1 (ko) 2004-08-30 2006-11-28 반도체 장치의 제조방법
US11/889,100 US7776735B2 (en) 2004-08-30 2007-08-09 Semiconductor device and process for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004250453A JP4050732B2 (ja) 2004-08-30 2004-08-30 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2006066809A true JP2006066809A (ja) 2006-03-09
JP2006066809A5 JP2006066809A5 (ja) 2007-04-12
JP4050732B2 JP4050732B2 (ja) 2008-02-20

Family

ID=35941904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004250453A Expired - Fee Related JP4050732B2 (ja) 2004-08-30 2004-08-30 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7268430B2 (ja)
JP (1) JP4050732B2 (ja)
KR (2) KR20060050794A (ja)
CN (1) CN100437995C (ja)
TW (1) TWI297185B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124355A (ja) * 2006-11-15 2008-05-29 Epson Imaging Devices Corp 半導体装置、異方性導電材、実装構造体、電気光学装置、突起電極の製造方法、異方性導電材の製造方法、及び、電子機器
JP2009049081A (ja) * 2007-08-15 2009-03-05 Nikon Corp 接合装置
WO2010106878A1 (ja) * 2009-03-18 2010-09-23 コニカミノルタホールディングス株式会社 熱電変換素子
JP2010207908A (ja) * 2009-03-12 2010-09-24 Nikon Corp 半導体装置を製造する製造装置及び半導体装置を製造する製造方法
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014049629A (ja) * 2012-08-31 2014-03-17 National Institute Of Advanced Industrial & Technology 接合方法
JP2017216469A (ja) * 2017-07-21 2017-12-07 須賀　唯知 金属領域を有する基板の接合方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001288A1 (en) * 2004-11-25 2008-01-03 Yoshimichi Sogawa Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus
US7786588B2 (en) * 2006-01-31 2010-08-31 International Business Machines Corporation Composite interconnect structure using injection molded solder technique
KR20090057328A (ko) * 2006-09-26 2009-06-04 알프스 덴키 가부시키가이샤 탄성 접촉자 및 이것을 이용한 금속단자 간의 접합방법
US7793819B2 (en) * 2007-03-19 2010-09-14 Infineon Technologies Ag Apparatus and method for connecting a component with a substrate
US20080315388A1 (en) * 2007-06-22 2008-12-25 Shanggar Periaman Vertical controlled side chip connection for 3d processor package
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP5228479B2 (ja) * 2007-12-28 2013-07-03 富士通株式会社 電子装置の製造方法
US8119926B2 (en) * 2009-04-01 2012-02-21 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
US8969734B2 (en) 2009-04-01 2015-03-03 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
US8647523B2 (en) * 2011-03-11 2014-02-11 Fujifilm Electronic Materials U.S.A., Inc. Etching composition
JP2012243840A (ja) * 2011-05-17 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
US9512863B2 (en) * 2012-04-26 2016-12-06 California Institute Of Technology Silicon alignment pins: an easy way to realize a wafer-to-wafer alignment
KR20140038735A (ko) * 2012-09-21 2014-03-31 (주)호전에이블 패키지 모듈 및 그 제조 방법
JP6151925B2 (ja) 2013-02-06 2017-06-21 ヤマハ発動機株式会社 基板固定装置、基板作業装置および基板固定方法
ITTO20150229A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
CN105472216B (zh) * 2015-12-01 2020-01-10 宁波舜宇光电信息有限公司 具有缓冲结构的电气支架及摄像模组
US10403601B2 (en) 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
CN108054490B (zh) * 2017-12-08 2020-01-03 中国电子科技集团公司第五十四研究所 一种多层柔性基板局部微弹簧低应力组装结构
WO2019164449A1 (en) * 2018-02-22 2019-08-29 Massachusetts Institute Of Technology Method of reducing semiconductor substrate surface unevenness
CN110557903A (zh) * 2019-09-05 2019-12-10 深圳市星河电路股份有限公司 一种pcb超高金线邦定值加工方法
JP2022079295A (ja) * 2020-11-16 2022-05-26 沖電気工業株式会社 複合集積フィルム、複合集積フィルム供給ウェハ及び半導体複合装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5897326A (en) * 1993-11-16 1999-04-27 Eldridge; Benjamin N. Method of exercising semiconductor devices
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
JPH08139226A (ja) 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
WO1997016866A2 (en) 1995-05-26 1997-05-09 Formfactor, Inc. Chip interconnection carrier and methods of mounting spring contacts to semiconductor devices
JP2791429B2 (ja) * 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
JPH10173006A (ja) 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH10303345A (ja) 1997-04-28 1998-11-13 Shinko Electric Ind Co Ltd 半導体チップの基板への実装構造
JP3080047B2 (ja) 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
JPH11214447A (ja) 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
JPH11233669A (ja) 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
JP2000174165A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3903359B2 (ja) 1999-05-10 2007-04-11 積水ハウス株式会社 パネル位置決め治具
JP2001050980A (ja) 1999-08-04 2001-02-23 Taniguchi Consulting Engineers Co Ltd Ｉｃの電極端子用コンタクトの構造および製造方法
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
JP2001053106A (ja) * 1999-08-13 2001-02-23 Nec Corp フリップチップ接続構造と電子部品の製造方法
JP2001196110A (ja) * 1999-11-09 2001-07-19 Fujitsu Ltd 接触力クランプばねによって支持された変形可能なコンタクトコネクタを含む電気コネクタ組立体及び電気的接続方法
JP2001156091A (ja) 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6640432B1 (en) * 2000-04-12 2003-11-04 Formfactor, Inc. Method of fabricating shaped springs
JP4377035B2 (ja) * 2000-06-08 2009-12-02 唯知 須賀 実装方法および装置
JP3998484B2 (ja) * 2002-02-07 2007-10-24 富士通株式会社 電子部品の接続方法
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
TW547771U (en) * 2002-07-23 2003-08-11 Via Tech Inc Elastic electrical contact package structure
JP4036786B2 (ja) * 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
JP4768343B2 (ja) * 2005-07-27 2011-09-07 株式会社デンソー 半導体素子の実装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124355A (ja) * 2006-11-15 2008-05-29 Epson Imaging Devices Corp 半導体装置、異方性導電材、実装構造体、電気光学装置、突起電極の製造方法、異方性導電材の製造方法、及び、電子機器
JP2009049081A (ja) * 2007-08-15 2009-03-05 Nikon Corp 接合装置
JP2010207908A (ja) * 2009-03-12 2010-09-24 Nikon Corp 半導体装置を製造する製造装置及び半導体装置を製造する製造方法
WO2010106878A1 (ja) * 2009-03-18 2010-09-23 コニカミノルタホールディングス株式会社 熱電変換素子
JP5375950B2 (ja) * 2009-03-18 2013-12-25 コニカミノルタ株式会社 熱電変換素子
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014049629A (ja) * 2012-08-31 2014-03-17 National Institute Of Advanced Industrial & Technology 接合方法
JP2017216469A (ja) * 2017-07-21 2017-12-07 須賀　唯知 金属領域を有する基板の接合方法

Also Published As

Publication number Publication date
TW200616128A (en) 2006-05-16
JP4050732B2 (ja) 2008-02-20
US7776735B2 (en) 2010-08-17
CN100437995C (zh) 2008-11-26
US20080254610A1 (en) 2008-10-16
CN1744306A (zh) 2006-03-08
KR100821574B1 (ko) 2008-04-15
KR20060050794A (ko) 2006-05-19
TWI297185B (en) 2008-05-21
KR20070008473A (ko) 2007-01-17
US20060043552A1 (en) 2006-03-02
US7268430B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
JP4050732B2 (ja) 半導体装置およびその製造方法
US20220139867A1 (en) Direct bonding methods and structures
JP4785937B2 (ja) 半導体装置の製造方法
US10727219B2 (en) Techniques for processing devices
JP6337400B2 (ja) チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
US8962470B2 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US10903153B2 (en) Thinned die stack
KR101252292B1 (ko) 상온에서의 금속의 직접 결합
TWI713571B (zh) 半導體裝置及其製造方法
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
JP2003007764A (ja) 半導体装置およびその製造方法
JP4095049B2 (ja) 電極気密封止を用いた高信頼性半導体装置
TW201442168A (zh) 中介層用基板及其製造方法
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
WO2024182545A1 (en) Multichannel memory with serdes

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070228

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070228

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071129

R150 Certificate of patent or registration of utility model

Ref document number: 4050732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees