KR20140038735A - 패키지 모듈 및 그 제조 방법 - Google Patents

패키지 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20140038735A
KR20140038735A KR20120105223A KR20120105223A KR20140038735A KR 20140038735 A KR20140038735 A KR 20140038735A KR 20120105223 A KR20120105223 A KR 20120105223A KR 20120105223 A KR20120105223 A KR 20120105223A KR 20140038735 A KR20140038735 A KR 20140038735A
Authority
KR
South Korea
Prior art keywords
package
epoxy
substrate
electrode pattern
junction
Prior art date
Application number
KR20120105223A
Other languages
English (en)
Inventor
문종태
Original Assignee
(주)호전에이블
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)호전에이블 filed Critical (주)호전에이블
Priority to KR20120105223A priority Critical patent/KR20140038735A/ko
Priority to PCT/KR2012/007651 priority patent/WO2014046323A1/ko
Publication of KR20140038735A publication Critical patent/KR20140038735A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 패키지 모듈에 관한 것으로서, 한 실시예에 따른 패키시 모듈은 기판, 상기 기판 위에 위치한 패키지, 상기 기판과 상기 패키지 사이에 위치하고 도전성 물질로 이루어져 있는 적어도 하나의 접합부, 그리고 상기 패키지의 상부면 이외의 상기 적어도 하나의 접합부를 도포하고 있고 에폭시부를 포함한다. 이로 인해, 에폭시부에 의해 접합부가 도포되므로, 접합부가 떨어지는 문제가 방지되어, 전기적인 특성이 향상되고, 패키지 위에는 에폭시부가 위치하지 않으므로 패키지 동작시 패키지에서 발생하는 열의 발산 동작이 좀더 효율적으로 행해져 열로 인한 노이즈 발생이나 열화 현상이 방지된다.

Description

패키지 모듈 및 그 제조 방법{PACKAGE MODULE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 패키지 모듈 및 그 제조 방법에 관한 것이다.
패키지 모듈은 기판 위에 패키지(package)가 실장되어 있는 것으로서, 이러한 패키지 모듈은 표면 실장 기술(SMT, surface mounting technology)을 이용하여 인쇄 회로 기판 위에 원하는 패키지를 실장함으로써 제조된다.
일반적인 표면 실장 기술은 다음과 같이 이루어진다.
먼저, 인쇄 회로 기판에 크림(cream) 상태의 솔더 페이스트(solder paste)를 인쇄하여 전극 패턴을 형성한 후 전극 패턴이 형성된 인쇄 회로 기판의 해당 부분에 원하는 패키지를 위치시킨다.
그런 다음, 원하는 패키지가 위치한 인쇄 회로 기판에 열을 가하여 솔더 페이스트로 형성된 전극 패턴을 녹여 패키지의 단자와 인쇄 회로 기판 상에 인쇄된 전극 패턴을 연결시킨다.
이처럼, 솔더 페이스트로 형성된 전극 패턴을 열처리한 후 경화시켜 전극 패턴과 패키지를 연결시킨다.
하지만, 이러한 표면 실장 공정과는 별도로 표면 실장 공정을 거쳐 인쇄 회로 기판에 원하는 패키지를 실장한 후, 실장된 부품을 물기나 먼지 등과 같은 이물질로부터 보호하거나 실장된 부품이 인쇄 회로 기판에서 떨어지는 것을 방지하기 위해, 액상의 에폭 시를 실장된 부품 주변에 액상의 에폭시(epoxy)를 도포한 후 경화시킨다.
특히, 인쇄 회로 기판이 가요성 인쇄 회로 기판일 경우, 가요성 인쇄 회로 기판의 두께가 일반 인쇄 회로 기판보다 얇고 사용 중에 휘어지기 때문에 실장된 부품이 떨어지는 문제가 발생한다. 특히, 굴곡이 심하게 발생한 부분에서의 부품 이탈 현상이 많이 발생한다.
따라서, 가요성 인쇄 회로 기판에 표면 실장 공정을 실시한 후, 부품이 실장된 가요성 인쇄 회로 기판의 표면에 액상의 에폭시를 도포한 후 경화시킨다.
이처럼, 별도의 공정을 통해 에폭시의 도포 공정이 이루어지므로, 많은 시간과 비용이 소요되는 문제가 발생한다.
또한, 가요성 인쇄 회로 기판을 포함한 인쇄 회로 기판과 부품 사이의 틈이 좁아 에폭시의 도포 동작이 원활히 이루어지지 않는 문제가 발생하여, 이물질로 인한 부품의 손상이나 단선 등의 문제가 발생한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 패키지 모듈을 제조하는 시간과 비용을 줄이기 위한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 패키지 모듈에서 기판 위에 실장된 부품의 접촉 불량률을 감소하기 위한 것이다.
본 발명의 한 특징에 따른 패키지 모듈은 기판, 상기 기판 위에 위치한 패키지, 상기 기판과 상기 패키지 사이에 위치하고 도전성 물질로 이루어져 있는 적어도 하나의 접합부, 그리고 상기 패키지의 상부면 이외의 상기 적어도 하나의 접합부를 도포하고 있고 에폭시부를 포함한다.
상기 에폭시부는 노출되어 있는 상기 적어도 하나의 접합부의 외주면 전체를 도포할 수 있다.
상기 에폭시부는 노출되어 있는 상기 적어도 하나의 접합부의 외주면 일부를 도포할 수 있다.
상기 적어도 하나의 접합부는 인접한 두 개의 접합부를 포함하고, 상기 에폭시부는 인접한 상기 두 개의 접합부 사이에 위치할 수 있다.
상기 기판은 가요성 인쇄 회로 기판일 수 있다.
본 발명의 다른 특징에 따른 패키지 모듈 제조 방법은 기판 위에 전극용 조성물을 인쇄하여 전극 패턴을 형성하는 단계, 상기 전극 패턴 위에 단자를 구비한 패키지를 위치시키는 단계, 그리고 상기 패키지가 위치한 상기 기판을 열처리 하여, 상기 전극 패턴과 상기 단자를 연결시켜 접합부를 형성하고, 상기 접합부를 도포하는 에폭시부를 형성하는 단계를 포함하고, 상기 전극용 조성물은 금속 분말과 에폭시를 함유하는 것이 좋다.
상기 전극용 조성물은 10wt% 내지 90wt%의 금속 분말과 90wt% 내지 10wt%의 에폭시를 함유할 수 있다.
상기 기판은 가요성 인쇄 회로 기판일 수 있다.
이러한 특징에 따르면, 에폭시부에 의해 접합부가 도포되므로, 접합부가 떨어지는 문제가 방지되어, 전기적인 특성이 향상된다.
또한, 패키지 위에는 에폭시부가 위치하지 않으므로 패키지 동작시 패키지에서 발생하는 열의 발산 동작이 좀더 효율적으로 행해져 열로 인한 노이즈 발생이나 열화 현상이 방지된다.
더욱이, 접합부를 형성하기 위해 기판 위에 위치한 전극 패턴과 패키지에 위치한 단자를 접합하는 공정 중에 접합부를 도포하는 에폭시부가 형성되므로, 에폭시부 형성을 위한 별도의 추가 공정이 불필요하다. 따라서 패키지 모듈을 제조하는 시간과 비용이 감소한다.
추가로, 전극 패턴에서 함유된 에폭시가 열처리에 의해 전극 패턴 외부로 이동하여 전극 패턴뿐만 아니라 그 위에 위치한 패키지의 단자 부분도 함께 도포하므로, 에폭시에 의한 전극 패턴과 단자의 도포 동작이 보다 정확하고 확실하게 이루어진다.
도 1은 본 발명의 한 실시예에 따른 패키지 모듈의 단면도이다.
도 2a 및 도 2b는 본 발명의 한 실시예에 따른 패키지 모듈의 제조 방법을 도시한 도면이다.
도 3 내지 도 6은 본 발명의 한 실시예에 따른 패키지 모듈의 다양한 예에 대한 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 패키지 모듈 및 그 제조 방법에 대하여 설명한다.
먼저, 도 1을 참고로 하면, 본 발명의 한 실시예에 따른 패키지 모듈에 대하여 설명한다.
도 1에 도시한 것처럼, 본 발명의 한 실시예에 따른 패키지 모듈은 기판(100), 기판(100) 위에 위치한 패키지(200), 기판(100)과 패키지(200)의 사이에 위치한 접합부(300), 그리고 기판(100)과 패키지(200)의 사이에 위치한 접합부(300)의 표면을 도포하고 있는 에폭시부(310)을 구비한다.
본 예에서, 기판(100)은 폴리이미드(polyimide), PET(polyethylene terephthalate) 또는 섬유 재질 등으로 이루어진 가요성 인쇄 회로 기판이지만, 이에 한정되지 않고, 경성 인쇄 회로 기판(rigid PCB)일 수 있다.
패키지(200)는 표시 장치 등에 사용되는 구동 칩(chip)이나 CPU(central process unit) 칩 등일 수 있다.
접합부(300)는 기판(100) 위에 위치한 전극 패턴과 패키지(200)에 부착된 단자[예, 솔더 볼(solder ball)]가 서로 접합된 부분이므로, 이 접합부(300)는 금속과 같은 도전성 물질로 이루어져 있다.
이러한 접합부(300)로 인해, 기판(100)의 전극 패턴과 패키지(200)의 각 해당 단자는 물리적 및 전기적으로 서로 연결된다.
접합부(300)는 주석(Sn)-비스무스(Bi)-은(Ag)을 함유하거나 은(Ag)-구리(Cu)을 함유할 수 있다.
에폭시부(310)는 절연 물질인 에폭시 수지(epoxy resin)로 이루어져 있다.
이러한 에폭시부(310)는 도 1에 도시한 것처럼, 패키지(200)의 상부면, 즉, 솔더 볼(110)이 위치한 면의 반대편에 위치한 면 이외의 다른 부분, 즉, 외부에 노출되어 있는 접합부(300)의 외주면을 감싸고 있고, 또한, 접합부(300)와 접하고 있는 패키지(300)의 주변부 위 그리고 접합부(300)와 접하고 있는 기판(100)의 주변부 위에 위치한다. 하지만, 패키지(200)의 상부면 위 그리고 전극 패턴이 위치한 기판(100)의 면에서 전극 패턴이 위치하지 않은 부분 위에는 에폭시부(310)가 위치하지 않는다.
이처럼, 절연성을 갖는 에폭시부(310)가 접합부(300) 주변에 위치하여, 접합부(300)를 코팅하고 있으므로, 접합 부분, 즉 기판(100)과 접합부(300) 사이, 패키지(200)와 접합부(300) 사이 그리고 기판(100) 위에 위치한 전극 패턴과 패키지(200) 위에 위치한 단자 사이의 접합 상태가 에폭시부(310)에 의해 보호되므로, 이들 접합 부분이 떨어지는 문제가 방지된다.
또한, 본 실시예의 경우, 패키지(200) 위에는 에폭시부(310)가 위치하지 않는다. 따라서, 패키지 위에도 에폭시부가 위치하는 비교예의 경우와 비교할 때, 패키지(200)의 동작으로 패키지(200)에서 발산되는 열의 발산 효과가 향상되므로, 열로 인한 노이즈 발생이나 열화 현상이 방지된다.
다음, 도 1뿐만 아니라 도 2a 및 도 2b를 참고로 하여, 본 발명의 한 실시예에 따른 패키지 모듈의 제조 방법에 대하여 설명한다.
먼저, 도 2a에 도시한 것처럼, 기판(100) 바로 위에 전극용 조성물을 인쇄하여 기판(100) 위에 원하는 형상을 갖는 전극 패턴(110)을 형성한다.
본 예에서, 기판(100)는 폴리이미드(polyimide), PET(polyethylene terephthalate) 또는 섬유 재질 등으로 이루어진 가요성 인쇄 회로 기판이지만, 이에 한정되지 않고, 경성 인쇄 회로 기판일 수 있다.
전극용 조성물은 구리, 은, 금 등과 같은 적어도 하나의 금속을 함유하고 있는 금속 분말과 액상의 에폭시를 함유하고 있고, 추가로 철(Fe)을 함유할 수 있다.
전극용 조성물은 10wt% 내지 90wt%의 금속 분말과 90wt% 내지 10wt%의 에폭시를 함유할 수 있다.
이때, 금속 분말은 인쇄 회로 기판의 내열성에 따라 약 90℃ 내지 350℃의 녹는점(melting point)을 가질 수 있다.
전극 패턴은 스크린 인쇄법(screen printing)이나 직접 인쇄법(direct printing)을 이용할 수 있다.
스크린 인쇄법으로 전극 패턴을 형성할 경우, 금속 분말과 액상 에폭시(epoxy)를 함유한 금속 페이스트(metal paste)를 도포하여 전극 패턴(110)을 형성할 수 있다. 이 경우, 도포된 전극 패턴(110)을 건조하기 위한 별도의 열처리 공정은 생략된다.
다음, 도 2b에 도시한 것처럼, 기판(100)의 전극 패턴(110) 위에 실장 하고자 하는 부품인 패키지(200)를 기판(100) 위에 위치한 전극 패턴(110) 위에 장착시킨다(S20). 이때, 도 2b에 도시한 것처럼, 패키지(200)는 BGA(ball grid array) 형태를 갖고 있으므로 전극 패턴(110)과 접하는 단자인 솔더 볼(solder ball)(210)를 갖고 있다.
패키지(200) 하부에 붙어 있는 복수의 솔더 볼(210)은 해당하는 기판(100) 위에 위치한 전극 패턴(110) 위에 전극 패턴(110)과 접하게 위치한다.
이때, 패키지(200)는 플립 칩(flip chip) 공정이나 픽 앤 플레이스(pick and place) 공정을 이용하여 원하는 전극 패턴(110) 위에 위치시킬 수 있다.
다음, 기판(100) 위에 위치한 전극 패턴(110)과 패키지(200)의 솔더 볼(210)를 물리적 및 전기적으로 연결시켜, 기판(100) 위에 위치한 패키지(200)를 기판(100) 위에 고정하기 위해, 오븐기(oven)(도시하지 않음) 등을 이용하여 기판(100)을 열처리한다.
이때, 열처리 온도는 전극 패턴(110)에 함유된 금속 분말의 녹는점 이상인 것이 좋다.
따라서, 열처리 온도와 열처리 시간은 전극 패턴(110)을 이루는 금속 분말의 종류에 따라 달라진다.
예로서, 전극 패턴(110)에 함유된 금속 분말이 주석(Sn)-비스무스(Bi)-은(Ag)으로 이루어질 경우, 열처리 온도는 120℃ 내지 180℃이고 열처리 시간은 1분 내지 3분일 수 있고, 전극 패턴(110)에 함유된 금속 분말이 은(Ag)-구리(Cu)로 이루어질 경우, 열처리 온도는 200℃ 내지 270℃이고 열처리 시간은 1분 내지 3분일 수 있다.
이러한 열처리 공정에 의해 전극 패턴(110) 속에 함유된 금속이 녹아, 전극 패턴(110)과 그 위에 위치한 패키지(200)의 솔더 볼(210)이 전기적 및 물리적으로 연결되어 전극 패턴(110)과 솔더 볼(210)이 연결되는 접합부(300)가 기판(100)과 패키지(200) 사이에 형성된다(도 1 참고).
이러한 전합부(300)에 의해, 기판(100)의 전극 패턴(110) 위에 패키지(200)가 고정된다.
열처리 공정 중 전극 패턴(110)에 함유된 금속 보다 낮은 녹는점을 갖는 에폭시 역시 녹게 된다.
따라서, 전극 패턴(110)은 액상의 에폭시로 도포되어, 외부로 노출된 패키지(200)의 솔더 볼(210) 부분, 외부로 노출된 전극 패턴(110) 부분, 솔더 볼(210)과 접하고 있는 패키지(300)의 주변부 위, 그리고 전극 패턴(110)과 접하고 있는 기판(100)의 주변부 위에 에폭시가 도포되어 에폭시부(310)가 형성된다(도 1 참고).
이때, 액상의 에폭시는 기판(110) 위에 위치한 전극 패턴(110) 위와 패키지(200) 하부에 위치한 솔더 볼(210) 위뿐만 아니라 서로 접해 있는 솔더 볼(200)과 전극 패턴(110) 사이의 틈에서 침투하여 도포한다.
본 실시예에서, 에폭시는 열경화성 에폭시이므로, 열처리 공정이 완료되면 경화되어, 패키지 모듈을 완성한다(도 1 참고).
이때, 전극 패턴(110)에 함유된 에폭시에 의해 외부에 노출되어 있는 접합부(300)의 외주면에 도포하고 있는 에폭시부(310)가 형성되므로, 패키지(200) 상부면과 전극 패턴(110)이 위치한 기판(100)의 면에서 전극 패턴(110)이 위치하지 않은 부분 위에는 에폭시부(310)가 위치하지 않는다.
이처럼, 서로 접해 있는 전극 패턴(110)과 솔더 볼(210)에 의해 형성된 접합부(300)가 절연성을 갖는 에폭시부(310)에 도포되어 있으므로 먼지나 수분 등과 같은 이물질로부터 접합부(300)가 보호된다.
또한, 접합 부분, 즉 기판(110)과 전극 패턴(110)의 접합 부분, 패키지(200)와 솔더 볼(210)의 접합 부분, 그리고 솔더 볼(210)과 전극 패턴(110)의 접합 부분이 에폭시부(310)로 도포되어 있으므로 접합 부분이 떨어지는 현상이 방지되며, 오히려 에폭시의 경화 현상으로 인해 패키지(200)는 기판(100) 위에 단단하게 고정되어 기판(100)에서 패키지(200)가 떨어지는 현상이 방지된다.
더욱이, 금속 분말에 주석(Sn)이 함유되어 있을 경우, 휘스커 현상으로 인해 패키지(200)의 이웃한 솔더 볼(210) 사이가 전기적으로 연결되어 합선, 노이즈 발생, 전기적인 단락 현상 등이 발생한다. 하지만, 본 예의 경우, 접합부(300)가 절연막인 에폭시부(310)로 도포되므로 휘스커 현상이 방지된다.
특히, 전극용 조성물에 전자파(EMI, electromagnetic interface)의 차폐 성분인 철(Fe)이 함유되어 있어 전극 패턴(110)이 철을 포함하고 있을 경우, 에폭시부(310) 내에 이 철 성분이 포함되어 있으므로 접합부(300)에서 발생하는 전자파를 방지하는 효과 발생한다.
추가로, 에폭시가 전극 패턴을 형성하는 전극용 조성물 속에 함유되어 있으므로, 전극 패턴(110)과 패키지(200)의 연결을 위한 열처리 시 에폭시의 도포 동작, 즉 에폭시부(310) 형성 공정이 동시에 발생한다.
이로 인해, 기판(100) 위에 패키지(200)를 실장하는 패키지 모듈 공정이 완료한 후 별도의 에폭시 도포 공정이 불필요하므로, 패키지 모듈을 제조하는 시간과 감소한다.
기판(100)이 가요성 인쇄 회로 기판일 때, 별도의 추가 공정을 통해 가요성 인쇄 회로 기판 위에 에폭시 도포 공정이 이루어질 경우, 가요성 인쇄 회로 기판과 패키지의 단자 사이의 틈이 좁아 정상적으로 전극을 도포하지 못하는 문제가 발생한다.
하지만, 본 실시예의 경우, 전극 패턴(110)에서 함유된 에폭시가 열처리에 의해 전극 패턴(110) 외부로 이동하여 전극 패턴(110)뿐만 아니라 그 위에 위치한 솔더 볼(210) 부분도 함께 도포하므로, 에폭시에 의한 전극 패턴과 단자의 도포 동작이 보다 정확하고 확실하게 이루어진다.
다음, 도 3 내지 도 6를 참고로 하여, 본 발명의 한 실시예에 따른 패키지 모듈의 다양한 예를 도시한다.
도 3 내지 도 5는 도 1과 같이 패키지(200)가 BAG 형태일 경우의 다른 예이고, 도 6은 패키지(200)가 단자로서 리드선(lead wire)을 갖고 있는 표면 실장용 리드 프레임(lead frame)용 패키지 일 경우의 예이다.
도 3의 경우는 각 전극 패턴 위에 패키지(200)의 각 솔더 볼이 서로 접합되어 각각의 접합부(300)를 형성할 때, 도 1과 달리, 에폭시부(310)는 외부에 노출된 각 접합부(300)뿐만 아니라 인접한 두 접합부(300) 사이가 에폭시부(310)로 채워지는 경우의 예이다.
에폭시가 각각의 접합부(310)만을 에워싸고 있고, 각 접합부(310)만다 각각의 에폭시부(310)가 형성된 도 1에 비해, 에폭시부(310)의 도포 영역이 증가하므로 에폭시부(310)로 인한 전기적인 절연 특성이 더욱더 향상되며, 또한 접합부(300)의 접합력과 기판(100)과 패키지(200) 간의 접합력 역시 더욱 향상된다.
도 4의 경우, 도 1과 비교할 때, 각 접합부(300)를 에워싸고 있는 에폭시부(310)는 외부에 노출된 접합부(300) 전부를 에워싸는 일부만을 에워싸고 있고, 또한, 도 5의 경우, 도 3과 비교할 때, 인접한 두 접합부(300)를 에워싸고 있는 에폭시부(310)는 외부에 노출된 접합부(300) 전부를 에워싸는 일부만을 에워싸고 있다.
이때, 도 4 및 도 5의 에폭시부(310)는 전극 패턴과 솔더 볼이 접해 있는 접합 부분을 에워싸고 있다.
이럴 경우, 전극 패턴 속에 함유된 에폭시의 함량이 감소하므로, 패키지 모듈의 제조 비용이 절감된다.
도 3 내지 도 4에 도시한 패키지 모듈은 전극 패턴 속에 함유되는 에폭시의 함량을 변화시켜 구현하며, 이미 도 2a 및 도 2b를 참고로 하여 설명한 제조 방법과 동일하게 제조되므로, 그에 대한 자세한 설명은 생략한다.
도 5는, 이미 설명한 것처럼, 본 발명의 한 실시예에 따라 리드선을 구비한 패키지(200)를 기판(100) 위에 실장한 경우의 패키지 모듈의 일부에 대한 단면도이다.
도 5에 도시한 것처럼, 외부로 노출되어 있는 접합부(300)를 감싸고 있고, 또한, 접합부(300)와 접하고 있는 패키지(300)의 주변부 위 그리고 접합부(300)와 접하고 있는 기판(100)의 주변부 위에 위치하지만, 패키지(200)의 상부면 위 그리고 전극 패턴이 위치한 기판(100)의 면에서 전극 패턴이 위치하지 않은 부분 위에는 에폭시부(310)가 위치하지 않는다.
도 5에 도시한 경우뿐만 아니라, 리드선을 구비한 패키지(200)가 기판(100) 위에 실장될 때, 도 3 내지 도 5의 경우처럼, 전극 패턴 속에 함유된 에폭시의 양을 조정하여 원하는 부분에만 에폭시부(310)를 형성할 수 있다.
리드선을 구비한 패키지(200)를 기판(100) 위에 실장하는 방법 역시 도 2a 및 도 2b를 참고로 하여 설명한 것과 동일하므로, 이에 대한 설명은 생략한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 기판 110: 전극 패턴
200: 패키지 210: 솔더 볼
300: 접합부 310: 에폭시부

Claims (8)

  1. 기판,
    상기 기판 위에 위치한 패키지,
    상기 기판과 상기 패키지 사이에 위치하고 도전성 물질로 이루어져 있는 적어도 하나의 접합부, 그리고
    상기 패키지의 상부면 이외의 상기 적어도 하나의 접합부를 도포하고 있고 에폭시부
    를 포함하는 패키지 모듈.
  2. 제1항에서,
    상기 에폭시부는 노출되어 있는 상기 적어도 하나의 접합부의 전체를 도포하고 있는 패키지 모듈.
  3. 제1항에서,
    상기 에폭시부는 노출되어 있는 상기 적어도 하나의 접합부의 일부를 도포하고 있는 패키지 모듈.
  4. 제1항에서,
    상기 적어도 하나의 접합부는 인접한 두 개의 접합부를 포함하고,
    상기 에폭시부는 인접한 상기 두 개의 접합부 사이에 위치한 패키지 모듈.
  5. 제1항에서,
    상기 기판은 가요성 인쇄 회로 기판인 패키지 모듈.
  6. 기판 위에 전극용 조성물을 인쇄하여 전극 패턴을 형성하는 단계,
    상기 전극 패턴 위에 단자를 구비한 패키지를 위치시키는 단계,
    상기 패키지가 위치한 상기 기판을 열처리 하여, 상기 전극 패턴과 상기 단자를 연결시켜 접합부를 형성하고, 상기 접합부를 도포하는 에폭시부를 형성하는 단계, 그리고
    상기 전극용 조성물은 금속 분말과 에폭시를 함유하는
    패키지 모듈 제조 방법.
  7. 제6항에서,
    상기 전극용 조성물은 10wt% 내지 90wt%의 금속 분말과 90wt% 내지 10wt%의 에폭시를 함유하고 있는 패키지 모듈 제조 방법.
  8. 제6항에서,
    상기 기판은 가요성 인쇄 회로 기판인 패키지 모듈 제조 방법.
KR20120105223A 2012-09-21 2012-09-21 패키지 모듈 및 그 제조 방법 KR20140038735A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20120105223A KR20140038735A (ko) 2012-09-21 2012-09-21 패키지 모듈 및 그 제조 방법
PCT/KR2012/007651 WO2014046323A1 (ko) 2012-09-21 2012-09-24 패키지 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120105223A KR20140038735A (ko) 2012-09-21 2012-09-21 패키지 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140038735A true KR20140038735A (ko) 2014-03-31

Family

ID=50341609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120105223A KR20140038735A (ko) 2012-09-21 2012-09-21 패키지 모듈 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20140038735A (ko)
WO (1) WO2014046323A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101346B1 (ko) * 2018-11-19 2020-05-27 (주)호전에이블 Led 플립칩 어레이 및 그 결합방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660275B2 (ja) * 2001-06-14 2005-06-15 シャープ株式会社 半導体装置およびその製造方法
JP2003211289A (ja) * 2002-01-21 2003-07-29 Fujitsu Ltd 導電性接合材料、それを用いた接合方法及び電子機器
JP3693043B2 (ja) * 2002-07-12 2005-09-07 松下電器産業株式会社 光部品の実装方法
CN100594089C (zh) * 2004-08-25 2010-03-17 松下电器产业株式会社 焊料组合物、利用焊接的连接方法和衬底的生产方法
JP4050732B2 (ja) * 2004-08-30 2008-02-20 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101346B1 (ko) * 2018-11-19 2020-05-27 (주)호전에이블 Led 플립칩 어레이 및 그 결합방법

Also Published As

Publication number Publication date
WO2014046323A1 (ko) 2014-03-27

Similar Documents

Publication Publication Date Title
US8012868B1 (en) Semiconductor device having EMI shielding and method therefor
US7183652B2 (en) Electronic component and electronic configuration
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US8129824B1 (en) Shielding for a semiconductor package
US20160035678A1 (en) Semiconductor package and method of manufacturing the same
US7713787B2 (en) Mounted body and method for manufacturing the same
KR100194747B1 (ko) 반도체장치
KR20080014004A (ko) 인터포저 및 반도체 장치
WO2006114267A2 (en) Electronic component and electronic configuration
TW201937618A (zh) 形成具有豎立指向的電子構件的電子裝置結構的方法及相關結構
CN1855405A (zh) 一种倒装芯片方法
US6946601B1 (en) Electronic package with passive components
US9412703B1 (en) Chip package structure having a shielded molding compound
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
US10645807B1 (en) Component attach on metal woven mesh
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
KR20140038735A (ko) 패키지 모듈 및 그 제조 방법
CN108573879B (zh) 电子封装件
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
WO2012001644A1 (en) Method for encapsulating integrated circuit component solder joints with epoxy flux and apparatus provided with encapsulated solder joint
CN105244327A (zh) 电子装置模块及其制造方法
US20110024173A1 (en) Ball grid array printed circuit board, package structure, and fabricating method thereof
KR101607675B1 (ko) 패키지 결합 방법
US8461698B1 (en) PCB external ground plane via conductive coating
KR20040069827A (ko) 반도체 장치 및 반도체 장치의 패키지 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application