JP5375950B2 - 熱電変換素子 - Google Patents
熱電変換素子 Download PDFInfo
- Publication number
- JP5375950B2 JP5375950B2 JP2011504789A JP2011504789A JP5375950B2 JP 5375950 B2 JP5375950 B2 JP 5375950B2 JP 2011504789 A JP2011504789 A JP 2011504789A JP 2011504789 A JP2011504789 A JP 2011504789A JP 5375950 B2 JP5375950 B2 JP 5375950B2
- Authority
- JP
- Japan
- Prior art keywords
- thermoelectric conversion
- semiconductor
- conversion element
- electrode
- thermoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/81—Structural details of the junction
- H10N10/817—Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
Landscapes
- Powder Metallurgy (AREA)
Description
本発明は、ゼーベック効果を用いた熱電変換素子に関するものである。
熱電半導体に接合する電極、あるいは電極との接合に可撓性を有する材料を用いることで、加熱使用時の熱膨張による応力の緩和能が得られると考えられている。例えば、バネ状の部材を熱電半導体と電極間に挿入することで、熱電変換能と応力緩和能を両立することが可能であると考えられている(例えば、特許文献1)。
あるいは、熱電半導体と電極部との接合の形態を工夫することで、応力緩和能が得られることが期待されている(例えば、特許文献2)。
しかし、特許文献1の技術では、実質的には弾性部材を接合空間に個々に配置していく構造のため、組立ての工数がかかる。すなわち、大面積の接合空間の場合、バネを均一な高さで敷詰めるような構造を低コストで作成することは困難と考えられる。また、実質的にシート状と見られる接合空間に対して、その軸が垂直方向に配置されているため、熱伝導が抑制されやすい、すなわち熱抵抗が大きくなりやすく、熱電変換で重要である、熱電半導体自体に与えられる温度差が小さくなりやすい欠点がある。
一方、特許文献2に記載の方法は、特定の構造により効果的に応力緩和が可能になる可能性があるが、その複雑な構造のため、大面積の素子を安価に作成するには不向きと考えられる。
このように、これまでの技術では、大面積を有する熱電変換素子に、効果的な応力緩和構造を低コストで作成することは困難であった。
本発明は、上記課題に鑑みなされたものであり、その目的は、熱膨張等に起因する応力によって生ずる不良を抑制するため、簡便な方法で作成できる大面積の応力緩和構造を有し、かつ高い熱電変換能力を有する熱電変換素子を提供することにある。
本発明の上記課題は以下の手段によって達成される。
1.高温側電極と低温側電極に挟まれたp、n熱電半導体対からなる熱電変換素子であって、高温側電極と低温側電極の少なくとも一方の電極と半導体間の接合空間内で、長さ/直径比が2以上のらせん状の導電性部材が、その長軸が接合空間に平行となるよう配置され、電極と半導体を接合させる構造を有することを特徴とする熱電変換素子。
2.前記電極と半導体間の接合空間が、10%以上の空隙を有していることを特徴とする前記1に記載の熱電変換素子。
3.前記らせん状導電性部材の長軸が、各々平行に並び、接合空間内に、各々接合空間と平行に配置されていることを特徴とする前記1又は2に記載の熱電変換素子。
本発明により、熱膨張等に起因した応力により生ずる不良を抑制できる簡便な方法で作成できる大面積の応力緩和構造を有し、かつ高い熱電変換能力を有する熱電変換素子が得られる。
本発明の熱電変換素子は、高温側電極と低温側電極に挟まれたp、n熱電半導体対からなる熱電変換素子であって、電極と半導体間の平面状の接合空間内で、長さ/直径比が2以上のらせん状の導電性部材が、その長軸が接合空間に平行となるよう配置され、電極と半導体を接合させる構造を有することを特徴とする。
本願技術では、らせん状で長さ/直径比の2以上の導電性部材を前記接合空間に平行に配することで、応力緩和効果と高い熱、電気伝導性を両立すると共に、その作製の効率を向上させることが可能になる。言い換えると、接合空間を略平面とした時、その法線に対してらせん状導電性部材の長軸が垂直になることを意味する。さらに、該らせん状の導電性部材の長軸を平面状の接合空間内で、各々平行になるよう配置することで、熱伝導性、導電性の低下を抑制でき、変換効率高く保つことが可能になる。また、適当な空隙を接合空間に持たせることで応力を緩和することが可能にするものである。
ここで、らせん状の導電性部材の長軸を平面状の接合空間内で、各々平行になるよう配置するとは、50%以上のらせん状部材が互いに平行に配置されている状態をさし、好ましくは100%のらせん状部材が互いに平行に配置されていることである。
接合空間は、多少湾曲のある場合もあるが、本発明ではその湾曲に沿うよう、らせん状導電性部材を配することもその発明に含むものである。
〔らせん状の導電性部材〕
本発明におけるらせん状で長さ/直径比の2以上の導電性部材は、らせん断面が円筒状あるいは四角等の、いわゆるコイルスプリング状でもよいし、細線を芯線に巻きつけて得られるような部材であっても、特に問題なく使用可能である。中でも、細線断面が略楕円または、略長方形状の金属箔を芯線に巻きつけて得られる、いわゆる箔線であることが好ましい。本発明における長さ/直径比は、2以上である。好ましくは5以上である。長さ/直径比は、バネでは数十程度でも実用化される場合が多いが、本発明においては、箔線のように、数十から数百μm程度の直径で数kmの長さを有するよう低コストに生産される部材、すなわち長さ/直径比が100万以上の部材を使用することも好ましい。大面積に効率よく応力緩和構造を設ける場合、薄くて長い電極上に、長手方向に沿うようにして、このような線状の部材を多数平行に、しかも一度に配することが可能なため、平面状の接合空間と同形状に広がる応力緩和構造を、低コストに作製することも可能となる。
本発明におけるらせん状で長さ/直径比の2以上の導電性部材は、らせん断面が円筒状あるいは四角等の、いわゆるコイルスプリング状でもよいし、細線を芯線に巻きつけて得られるような部材であっても、特に問題なく使用可能である。中でも、細線断面が略楕円または、略長方形状の金属箔を芯線に巻きつけて得られる、いわゆる箔線であることが好ましい。本発明における長さ/直径比は、2以上である。好ましくは5以上である。長さ/直径比は、バネでは数十程度でも実用化される場合が多いが、本発明においては、箔線のように、数十から数百μm程度の直径で数kmの長さを有するよう低コストに生産される部材、すなわち長さ/直径比が100万以上の部材を使用することも好ましい。大面積に効率よく応力緩和構造を設ける場合、薄くて長い電極上に、長手方向に沿うようにして、このような線状の部材を多数平行に、しかも一度に配することが可能なため、平面状の接合空間と同形状に広がる応力緩和構造を、低コストに作製することも可能となる。
細線や金属箔は芯線に一重で巻くことで本発明のらせん状部材とできる。また、二重以上の多層、特に金属箔を多層に巻くことで得られるらせん状部材も好ましい。芯線に巻きつけることで得られるらせん状部材の内部に芯線を残存させたままで使用することも可能であるが、芯線を除去して使用することも可能である。芯線を溶解できる溶媒で溶解除去する手法や、焼成により除去する手法が適用可能である。芯線が金属の場合は特に除去することなく使用可能である。
本発明におけるらせん状で長さ/直径比の2以上の導電性部材は、高い導電性を有する金属材料からなることが好ましい。高い導電性を有する金属材料としては、銅、アルミ、銀などおよびそれらを含有する合金を使用することが好ましい。銅としては、無酸素銅、タフピッチ銅、合金としては、銀を微量に含有する銀入り銅合金などが特に好ましい。用いる金属種は、弾性変形能が高いバネ状の部材を用いることは好ましいが、塑性変形を起こしやすい箔状の部材を用いることも好ましい。
本発明におけるらせん状で長さ/直径比の2以上の箔線部材としては、例えば、公開実用新案公報昭62−7113に記載の銅箔糸線等を用いることができる。
〔熱電半導体の選択〕
熱電変換素子を構成する熱電半導体の種類としては、ビスマス−テルル系の半導体のほか、Si−Ge系の半導体、Pb−Te系の半導体などが適用可能である。その他、充填スクッテルダイト化合物、ホウ素化合物、亜鉛アンチモン、クラスレート、擬ギャップ系ホイスラー化合物、各種酸化物などがある。詳細は、例えば、「熱電変換システムの高効率化・高信頼化技術」(2006年、技術情報協会)、「熱電変換技術ハンドブック」(2008年、株式会社エヌ・ティー・エス)等の記載を参考にできる。有機材料の熱電半導体も使用可能である。これらの中から、使用する温度領域、必要な電力量に応じて適当な半導体を選択することができる。
熱電変換素子を構成する熱電半導体の種類としては、ビスマス−テルル系の半導体のほか、Si−Ge系の半導体、Pb−Te系の半導体などが適用可能である。その他、充填スクッテルダイト化合物、ホウ素化合物、亜鉛アンチモン、クラスレート、擬ギャップ系ホイスラー化合物、各種酸化物などがある。詳細は、例えば、「熱電変換システムの高効率化・高信頼化技術」(2006年、技術情報協会)、「熱電変換技術ハンドブック」(2008年、株式会社エヌ・ティー・エス)等の記載を参考にできる。有機材料の熱電半導体も使用可能である。これらの中から、使用する温度領域、必要な電力量に応じて適当な半導体を選択することができる。
〔熱電変換素子の構造〕
本発明の熱電変換素子の構成について図を用いて説明する。なお、以下の図に示す熱電変換素子は、本発明の熱電変換素子の一例を示すものであり、本発明はここで例示する構成にのみ限定されるものではない。
本発明の熱電変換素子の構成について図を用いて説明する。なお、以下の図に示す熱電変換素子は、本発明の熱電変換素子の一例を示すものであり、本発明はここで例示する構成にのみ限定されるものではない。
図1は、本発明の熱電変換素子の構成の一例を示す概略断面図である。
図1において、熱電変換素子10には、説明の便宜上絶縁性の基板を省略している。
図1に示す熱電変換素子10では、それぞれp型の熱電半導体14とn型の熱電半導体15の対が、電極基板11、12の間に挟まれ、その間に、平面状の接合空間13が存在している。接合空間13は、熱電半導体14、15の片側でも良いが、応力緩和の観点から、図1に示すように熱電半導体14、15の両側に存在することが好ましい。なお、文中の熱電半導体14、15対は、先述の熱電半導体を指す。
本発明におけるらせん状導電性部材は、熱伝導、電気伝導性が高く、接触部の電気、熱流の抵抗が小さいことが好ましい。
図1に示すらせん状導電性部材16(p、n対に対する向きは模式的に示したもので、これに限るものではない)が配置された平面状の接合空間13は、空隙部を有し、熱電変換素子にかかる応力を軽減、分散する効果を有すると同時に十分な熱伝導性、電気伝導性を有することが必要である。空隙が存在しないと、応力がかかった時に電極基板11、12、接合空間13、熱電半導体14、15の各接合面、ないし熱電半導体14、15の熱電半導体層にかかる応力の分散、軽減がされないため、最も弱い部分、例えば、電極基板11、12と層13、あるいは層13と熱電半導体層15の接合部分などに破壊が生じやすく、電気、熱抵抗の上昇、起電力低下の原因になる。接合空間13中の空隙比率は高いほうが、応力緩和効果が期待できるが、高すぎると熱伝導、電気伝導が低下し起電力が低下するため適度な値が存在する。その値は実験的に求めることができるが、接合空間13全体積に対して、10体積%以上、90体積%以下であることが好ましい。より好ましくは、20体積%以上、80体積%以下である。90%より空隙が多いと、上記の熱抵抗が大きくなり、変換効率が低下する。
らせん状導電性部材の投影面積(敷き詰め率)という観点でみると、らせん状導電性部材の投影面積は、発電に寄与する熱流に関係する。投影面積が大きいと、熱抵抗が小さくなり、半導体の高温側と低温側に十分な温度差を得るのに有利であるため、変換効率が高くできる。一方、投影面積が小さいと、熱抵抗が大きくなり、変換効率が低くなりやすい。ただし、熱抵抗の大小は、(1)半導体にらせん状部材が均一に接合できているか、(2)使用中の温度履歴により接合部が破壊されていないか、(3)空隙率など、他の影響も受けるため、必ずしも投影面積だけでは決まらない。
図1ではらせん状導電性部材16は接合空間13の一つに配置した図となっているが、他の接合空間についてもらせん状導電性部材16が配置されている方が好ましい。図では省略している。
〔接合空間内の配置法と熱電変換素子の作成方法〕
本発明におけるらせん状の導電性部材を用いた接合空間は、応力緩和に必要な厚みに応じて適当な太さで、かつ太さの揃った部材を適当な製造装置で配することで作製可能であり、従来公知のすべての手法が適用可能である。
本発明におけるらせん状の導電性部材を用いた接合空間は、応力緩和に必要な厚みに応じて適当な太さで、かつ太さの揃った部材を適当な製造装置で配することで作製可能であり、従来公知のすべての手法が適用可能である。
接合空間中に適当な空隙を付与するには、らせん状導電性部材の接合空間に沿った配置によって発生させることができるが、空隙を増加させるには、配置によるほか、溶媒乾燥、また、らせん状導電性部材の内部芯線を除去したり、また、適当な溶媒で洗浄して結着剤(全部乃至一部)を除去したり、含まれる一部の有機物質を加熱分解する手法を用いることができる。ただし、空隙は局在しない方が、応力緩和能力が局所的にとどまることなく、素子全体の機能を向上する上で好ましい。また、接合空間の基本的機能である、電極と熱電半導体の接合力も空隙が局在しない方が良好であり、空隙は接合空間面内に、小さく均一に分布していることが好ましい。たとえば平面状の接合空間の投影面から厚み方向に観察した場合に、導電性材料の存在していない空隙は、見かけ上小さいことが望ましい。
上記の観点から、らせん状導電性部材はその長軸が各々平行に配されていることが好ましい。これにより、空隙をより均一に接合空間内に配置できる他、一定方向への可撓性を高めること可能になる。図1には具体的な接合空間13のイメージの拡大図も合わせて示す。接合空間中で、らせん状の導電性部材を各々平行に配するためには、例えば下記の手法、およびその組合せが考えられる。
(1)らせん状導電性部材をあらかじめ平行なリボン線状に固定後、電極、半導体と接合する。
(2)らせん状導電性部材を電極上に逐次接合後、半導体と接合する。
(3)らせん状導電性部材の原材料(前駆体)を仮の接合空間に配置後、後処理でらせん状導電性部材に加工する。
(1)らせん状導電性部材をあらかじめ平行なリボン線状に固定後、電極、半導体と接合する。
(2)らせん状導電性部材を電極上に逐次接合後、半導体と接合する。
(3)らせん状導電性部材の原材料(前駆体)を仮の接合空間に配置後、後処理でらせん状導電性部材に加工する。
(1)の具体例を示す。この手法は、光ファイバー用V溝基板などを用いることで容易に線の配列・固定が可能であり、必要に応じて結着剤等でこの箔線を基板上に仮成型した後、電極、半導体との接合面のみ結着材を取り除き、クリームハンダを塗布する。電極、半導体間に挿入、リフロー炉を通してハンダ付け後、溶剤を用いて結着材、箔線の芯線を除去することで、応力緩和能を有するらせん状導電性部材と、電極、半導体の結合を完了することができる。仮成型の代わりに、保持部材に箔線を平行に並べて貼り付けた状態で、クリームハンダを塗布した電極に一括して半田付け後、保持部材を除去し、再び配列した箔線上にクリームハンダを塗布して半導体を接合することも可能である。
(2)の具体例を示す。らせん状の導電性部材は、コイルとしての働きを有するため、いわゆる高周波加熱が可能である。そのため、芯線中にハンダ等の接合金属を少量含有させておき、電極と密着後、高周波加熱で芯線中の接合用の金属を溶融させると、自重でらせん状部材から染み出し、電極と接合することが期待できる。この手法を用い、1本ずつ電極上に配置、加熱接合を繰り返すことでらせん状の導電性部材を配した接合空間を作製できる。これ以外にも抵抗加熱など、各種の加熱接合法が適用可能である。
(3)の具体例を示す。例えばカーボンファイバー芯線上に、銅線を巻きつけた導電部材、いわば前駆体といえるものを用意する。この時点では全体が導電性であり、必ずしもらせん状の導電性部材とはいえず、応力緩和能力も低いが、(1)、(2)の手法で電極上に配列を作製したのち、酸素存在下でカーボンファイバーの除去処理をすると、中空状のらせん状部材が配列した構造が得られる。酸素が存在しない時は熱に強いカーボンファイバーのような芯線を用いると、例えば窒素雰囲気下で、芯線の溶融による接合阻害の悪影響を受けずに、通常の半田付けよりも強力に加熱することができる。らせん状の銅線を銅電極に対し、耐熱性の高い手法で接合するためには、りん銅ろう材のような高温処理が必要な部材を用いることが好ましいが、りん銅ろう処理を窒素雰囲気下で行い、その後酸素雰囲気下でカーボンファイバーを除去すると、らせんの形状を保ったままで電極との接合を行い易い。この手法であれば、そのような耐久性の高い接合を精度良く作成できる。もちろん上記以外の手法により、らせん状導電性部材の配列した状態を形成することも可能である。
本発明における熱電変換素子の作製においては、接合空間に配置されたらせん状導電性部材と、前記の熱電半導体を接合する必要がある。本発明においては、厚みや大きさを調整した熱電半導体を使用するが、ある程度ばらつきのある半導体片の使用も可能である。均一厚みのウェハー状に半導体を加圧・焼成後、ダイシングで適当なサイズにした半導体片を使用することは可能であるし、単ロール液体急冷法、双ロール液体急冷法、これにガス発生によるボイド発生を抑制する技術を組合せるなどして、焼成レスの手法で適当な厚みの薄片を作成する手法で形成した熱電半導体が形成できる。さらには、J.Am.Chem.Soc.,127(28),10112−10116,2005.に示されるように、六角平板上の半導体粒子を作製し、それを適当な大きさまで成長させた微粒子状の熱電半導体粒子を使用することも可能である。
各々の電極間に配した接合空間で、上記の半導体を適切な結晶配向方向になるよう挟み込み、適当な加熱・押圧で接合する。あるいは片側は電極として、同様に接合することで素子を作製できる。
また、この時らせん状の接合部材が変形を起こしてもよい。らせん状の接合部材が塑性変形、弾性変形する物性の材料を選択することにより、押圧時の応力についても、これを緩和し、接合前後の不良発生を抑制することができる。特に加圧・加熱処理を施さずに得られた、厚みや大きさにばらつきのあるような薄片状の半導体を素子化する場合には、らせん状導電性部材が塑性変形する材料であると、接合時の残留応力の低減が可能であるため好ましい。
薄片状の熱電半導体を用いる場合は、らせん状導電性部材を接合空間に配置後、その上に2つ以上の薄片が重ならないように配置して用いることが好ましい。重ならないように配置する手法としては、適当なバインダー中に分散し、延伸しながら薄片が単層に配向するような手法を用いることができる。その後不要なバインダーを洗浄除去するなどして、好ましい熱電半導体層とすることができる。また、各種流体を用いてメッシュの上に広げながら接合空間上に配することも好ましい。それでも一部重なった場合、重なった薄片を粘着ローラー等で取り除けばよい。
特に室温付近で使用する熱電変換素子の場合、Bi−Te系の材料を使用することが好ましい。p型、n型組成とするため、SbやSeなど適当なドーパントを、Bi−Te半導体にドープして用いる。この変換素子をいわゆるπ型の接合で熱、電気を通すようにする構造にすることが本発明では好ましい。そのときの半導体厚みは0.1mm以上が好ましく、更に好ましくは0.2mm以上10mm以下である。大きさに特に制限は無いが、円で近似した時の相当半径が、100mm以下が好ましく、さらに好ましくは20mm以下、0.5mm以上である。なお、本発明において、万一、使用中に半導体が割れた場合も、らせん状導電性部材と半導体片との接合間隔(ピッチ)が十分に細かいと、導電性や発電能の低下を小さく抑えることも期待できる。言い換えると、半導体が割れた場合に相当半径が小さくなっても、それよりもらせん構造の巻きピッチが細かいことが好ましい。
接合に用いる材料としては、いわゆる鉛フリーハンダに代表される各種金属材料、さらに高融点のろう材等が好ましい。ハンダ等の材料を薄層状に接合空間に配するとき、らせん状の導電性部材のピッチ間にある程度侵入することはやむを得ないが、完全にピッチをふさぐ場合、本来の応力緩和機能が発揮できなくなるため好ましくない。また、接合空間内でハンダの付き量にばらつきができることも、好ましくない。クリーム状のハンダを、メタルマスク等を用いて均一に塗布して接合に用いるなどの手法が好ましく、この時マスクの厚みは、十分な接合強度が確保できるようなハンダを供給できる範囲で必要最低限に薄くし、マスク穴のサイズは強度的に問題が無い範囲で小さくし、穴サイズ、ピッチは接合強度が適当になるよう調節することが好ましい。
以下、実施例を挙げて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
p、n熱電半導体の作製と表面処理
アルゴン中で双ロール急冷法で作製した数mm角で厚みが約500μmのp型熱電半導体((Bi2Te3)0.25(Sb2Te3)0.75)薄片の両面に、各々イオンプレーティング法で1μm厚のNi膜を形成した。
アルゴン中で双ロール急冷法で作製した数mm角で厚みが約500μmのp型熱電半導体((Bi2Te3)0.25(Sb2Te3)0.75)薄片の両面に、各々イオンプレーティング法で1μm厚のNi膜を形成した。
同様に、双ロール法で作製した、数mm角で厚みが約500μmのn型熱電半導体((Bi2Te3)2.7(Bi2Se3)0.3)薄片の両面に、各々イオンプレーティング法で1μm厚のNi膜を形成した。
ともに、表面に0.1mm以下の微小な凹凸を有し、厚みに同程度のばらつきのある表面処理済みの半導体片であった。
素子作製例1
φ0.1mmのCu−Be線で作成した、巻き外径φ0.5mm、巻きピッチ0.12mmのコイルバネを1.5mmずつの長さで裁断し、数百本のコイルバネを得た(図2(a))。一方、厚み0.05mm、大きさ3cm角の銅板に、SUS板(厚み0.05mm)に図5に示す長穴(開口)を設けたメタルマスク(開口率約0.57)を用い、クリームハンダを塗布した。クリームハンダを塗布した銅板の一部を、3cm角の正方形部ができるよう枠で囲い、外側にバネが落ちないようにした上で、先に作製したコイルバネを長さ/直径比(アスペクト比:A.R.)が3のらせん状導電性部材(銅バネ)として用いた。全体を振動させながら、個々にばらした状態のコイルバネスプリングフィーダーで供給した。長軸が立った状態や、重なり合うコイルバネは無く、銅板上で、長軸が銅板に平行になるよう、ランダムに単一層化した。細密で並ぶと1200本ほど並ぶ面積内に600本ほどがランダムに単一層化しており、充填率は投影面積で50%であった。このままリフロー炉を通して半田付けした。図2(b)にコイルバネが銅板上に単一層化して並んだ状態を模式図で示す。
φ0.1mmのCu−Be線で作成した、巻き外径φ0.5mm、巻きピッチ0.12mmのコイルバネを1.5mmずつの長さで裁断し、数百本のコイルバネを得た(図2(a))。一方、厚み0.05mm、大きさ3cm角の銅板に、SUS板(厚み0.05mm)に図5に示す長穴(開口)を設けたメタルマスク(開口率約0.57)を用い、クリームハンダを塗布した。クリームハンダを塗布した銅板の一部を、3cm角の正方形部ができるよう枠で囲い、外側にバネが落ちないようにした上で、先に作製したコイルバネを長さ/直径比(アスペクト比:A.R.)が3のらせん状導電性部材(銅バネ)として用いた。全体を振動させながら、個々にばらした状態のコイルバネスプリングフィーダーで供給した。長軸が立った状態や、重なり合うコイルバネは無く、銅板上で、長軸が銅板に平行になるよう、ランダムに単一層化した。細密で並ぶと1200本ほど並ぶ面積内に600本ほどがランダムに単一層化しており、充填率は投影面積で50%であった。このままリフロー炉を通して半田付けした。図2(b)にコイルバネが銅板上に単一層化して並んだ状態を模式図で示す。
同様にして3cm角の板を3枚作成した。それぞれのコイルバネを有する銅板を、図3にその素子構成を示したように、電極基板11、12として用いて、それぞれのコイルバネ層上に、再びクリームハンダを塗布後、やはり図3に示すように電極位置が互いに1cmだけ重なるようにして、重なる部分に上記で作成したp、n熱電半導体を、投影面積で50%程度になるよう載せた上ではさみ、おもりで軽く押圧しながら一括でリフローハンダ付けした。このようにして、図3に示す構成の素子1を得た。電極と熱電半導体の間は平面状の接合空間となり、コイルバネとハンダの量から逆算し、その空隙率は、79%と計算された。
素子作成例2
素子作成例1でコイルバネを0.75mmずつの長さで切断した。これを作成例1と同様にスプリングフィーダーで供給したが、長軸が立った(銅板に対し垂直な)状態のコイルバネが多く、本数で約30%に達した。素子作成例1と同様に、軽く押圧したが、接触状態が不良であったため、立った状態のコイルバネを個々にピンセットで寝かせ、再び軽く押圧しながら一括でリフローハンダ付けし、素子2を得た。素子作製例1でのべた充填率は、こちらも50%程度であった。電極と熱電半導体の間は、ほぼ平面状の接合空間となり、その空隙率は、79%と計算された。また投影面積については表1に示した。
素子作成例1でコイルバネを0.75mmずつの長さで切断した。これを作成例1と同様にスプリングフィーダーで供給したが、長軸が立った(銅板に対し垂直な)状態のコイルバネが多く、本数で約30%に達した。素子作成例1と同様に、軽く押圧したが、接触状態が不良であったため、立った状態のコイルバネを個々にピンセットで寝かせ、再び軽く押圧しながら一括でリフローハンダ付けし、素子2を得た。素子作製例1でのべた充填率は、こちらも50%程度であった。電極と熱電半導体の間は、ほぼ平面状の接合空間となり、その空隙率は、79%と計算された。また投影面積については表1に示した。
素子作成例3
素子作成例1でクリームハンダを塗布する代わりに、0.2mm厚のハンダプリフォームを3cm角に切ったものを用い、素子作成例1と同様に素子3を作製した。ハンダ量が多いため、電極と熱電半導体の間の平面状の接合空間の空隙率は、4%と計算された。投影面積は表1に示した。
素子作成例1でクリームハンダを塗布する代わりに、0.2mm厚のハンダプリフォームを3cm角に切ったものを用い、素子作成例1と同様に素子3を作製した。ハンダ量が多いため、電極と熱電半導体の間の平面状の接合空間の空隙率は、4%と計算された。投影面積は表1に示した。
素子作成例4
銅箔線の作製
太さ0.08mm(±0.006mm)の150−48−強力テトロン線にこれを芯線として、箔幅0.22mm(±0.03mm)、箔厚み0.023mm(±0.005mm)の銅箔を30(±3)回/10mmになるよう巻きつけ、外径約0.19mmで長さ100mmの銅箔線を得た(図4(a))。
銅箔線の作製
太さ0.08mm(±0.006mm)の150−48−強力テトロン線にこれを芯線として、箔幅0.22mm(±0.03mm)、箔厚み0.023mm(±0.005mm)の銅箔を30(±3)回/10mmになるよう巻きつけ、外径約0.19mmで長さ100mmの銅箔線を得た(図4(a))。
上記銅箔線を120本、0.25mmピッチでV溝加工した2つの石英治具を用いてリボン状に並べたまま、石英治具間が3cm以上になるよう平行に張った。一方、素子作製例1同様にクリームハンダを塗布した銅板を3cm角に切りだし、IH加熱可能な直径5cmのロール上にのせ、さらに石英治具間に平行に張ったリボン状に並んだ銅箔線で、この銅板を押さえるように形態を保ったまま、IH加熱でロールから加熱し、一括で銅箔線を銅板上に半田付けした。得られたものをロールから離し、はみ出した銅箔線をカットして、3cm角の板とし、さらに有機溶媒を用いて芯線を除去した。これを3つ作製した。図4(b)に銅板上に銅箔線が半田付けされたところを示す。また、断面の部分拡大図も示した。銅箔線間の隙間は0.06mm。銅箔線の投影面積(敷き詰め率)は76%になる。隣接する銅箔線間にハンダが入り込み、直接接合している状況はほとんど見られなかった。
この後、この電極基板を用いて素子作成例1と同様に素子4を作製した。
電極と熱電半導体の間は平面状の接合空間となり、接合空間内では銅箔がらせん状の導電性部材として働き、個々のアスペクト比は、約150で、各々長軸が平行になるよう配列していた。接合空間の高さ、らせん状の箔とハンダの量から逆算し、接合空間の空隙率は、69%と計算された。
なお、この銅箔線を用いた接合空間の作製は、容易にその長さ、面積を拡大することが可能で、銅箔線、銅板の長さに応じて10m以上を連続的に作製することも可能であった。
素子作成例5
素子作成例4で、V溝加工した石英治具に1溝おきに銅箔線を載せた以外は同様にして、素子5を作製した。銅箔線間の平均ピッチが0.50mmとなるようにした(従って銅箔線間の隙間は0.31mm)。
素子作成例4で、V溝加工した石英治具に1溝おきに銅箔線を載せた以外は同様にして、素子5を作製した。銅箔線間の平均ピッチが0.50mmとなるようにした(従って銅箔線間の隙間は0.31mm)。
電極と熱電半導体の間は平面状の接合空間となり、らせん状の箔とハンダの量から逆算し、その空隙率は、78%と計算された。投影面積については表1に示した。
素子作成例6
素子作成例4で、V溝加工した石英治具に4溝あたり3本に銅箔線を載せた(銅箔線間の平均ピッチは0.33mm)。さらに、銅板を載せたロールを押さえる力を弱めて、銅箔線の平行が乱れるようにしながら、IH加熱して半田付けを行った。
素子作成例4で、V溝加工した石英治具に4溝あたり3本に銅箔線を載せた(銅箔線間の平均ピッチは0.33mm)。さらに、銅板を載せたロールを押さえる力を弱めて、銅箔線の平行が乱れるようにしながら、IH加熱して半田付けを行った。
らせん状部材同士の平行は乱れたが、電極と熱電半導体の間は平面状の接合空間となり、らせん状の箔とハンダの量から逆算し、その空隙率は、74%と計算された。また投影面積については表1に示した。
素子作成例7
銅箔線等なしで熱電半導体の薄片を銅電極上に配し、そのまま半田付けで接合し素子7を作製した。接合空間内は、半田のみで応力緩和能力を有するらせん状導電性部材は配されていない。そのため、もとの薄片の厚みが不均一なため十分な接合ができず、熱サイクルで素子が破壊された。
銅箔線等なしで熱電半導体の薄片を銅電極上に配し、そのまま半田付けで接合し素子7を作製した。接合空間内は、半田のみで応力緩和能力を有するらせん状導電性部材は配されていない。そのため、もとの薄片の厚みが不均一なため十分な接合ができず、熱サイクルで素子が破壊された。
《熱電変換効率の測定》
上記作製し各熱電変換素子を200℃の平板ホットプレート上に設置し、他面を20℃の水を通した金属ブロックで冷却した。その状態で低温側電極から得られた起電力値を測定し、熱電変換素子1の起電力値を100とした相対値を求めた。得られる相対電力値が大きいほど、熱電変換能の高い素子と考えられる。表1に作製した熱電変換素子の熱電変換能を起電力値の相対値で示す。
上記作製し各熱電変換素子を200℃の平板ホットプレート上に設置し、他面を20℃の水を通した金属ブロックで冷却した。その状態で低温側電極から得られた起電力値を測定し、熱電変換素子1の起電力値を100とした相対値を求めた。得られる相対電力値が大きいほど、熱電変換能の高い素子と考えられる。表1に作製した熱電変換素子の熱電変換能を起電力値の相対値で示す。
《応力緩和能力の評価》
接合空間が有する応力緩和能は次のようにして評価した。
接合空間が有する応力緩和能は次のようにして評価した。
各熱電変換素子を、−40〜150℃、1000サイクルの試験後、両端を1kgの重さをかけて引っ張り、その電気抵抗値の逆数を基準にして応力緩和能を評価した。その値は、素子1の値を100とした相対値で示してある。尚、サイクル試験は、冷熱衝撃試験機(エスペック製 TSA−71)を用い、−40℃から150℃までの昇温とさらに−40℃までの冷却を1サイクル(30分)とし、1000サイクル(計500時間)の連続試験を行った。
表1より、本発明の熱電変換素子は比較に対して、熱電変換効率、応力緩和能いずれにおいても優れていることがわかる。また、らせん状部材を長軸が各々平行になるよう接合空間内に配することで、接合空間に垂直な投影面に対する占有面積がおおきくでき、変換効率が向上していることがわかる。
なお、評価のうち「単層化」とは、接合空間がらせん状部材で単層化しやすいかどうかの目安であるが、素子1,3では、コイルバネ(らせん状部材)を銅板上に配置する際に重ならず単層に並べやすく、また、素子2はこれを銅板上に配置する際にコイルバネが銅板上で立った(長軸が銅板と垂直に)状態のものが非常に多くなるため、単層に並べることが困難である。また、素子4,5等においては、らせん状部材を容易に互いに並べて配置できるので容易と判断した。
また、評価のうち「平行」については、らせん状部材が互いに平行に配置されているかどうかを評価した。らせん状部材の60%以上が互いに平行に配置されたか否かについて、○、×で判断した。
さらに、長さ/直径比(A.R.)の大きいらせん状部材を用いるほうが、生産性が高く、低コスト化が可能であることがわかる。
10 熱電変換素子
11、12 電極基板
13 接合空間
14、15 熱電半導体
16 らせん状導電部材
11、12 電極基板
13 接合空間
14、15 熱電半導体
16 らせん状導電部材
Claims (3)
- 高温側電極と低温側電極に挟まれたp、n熱電半導体対からなる熱電変換素子であって、高温側電極と低温側電極の少なくとも一方の電極と半導体間の接合空間内で、長さ/直径比が2以上のらせん状の導電性部材が、その長軸が接合空間に平行となるよう配置され、電極と半導体を接合させる構造を有することを特徴とする熱電変換素子。
- 前記電極と半導体間の接合空間が、10%以上の空隙を有していることを特徴とする請求項1に記載の熱電変換素子。
- 前記らせん状導電性部材の長軸が、各々平行に並び、接合空間内に、各々接合空間と平行に配置されていることを特徴とする請求項1又は2に記載の熱電変換素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011504789A JP5375950B2 (ja) | 2009-03-18 | 2010-02-23 | 熱電変換素子 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066195 | 2009-03-18 | ||
JP2009066195 | 2009-03-18 | ||
PCT/JP2010/052676 WO2010106878A1 (ja) | 2009-03-18 | 2010-02-23 | 熱電変換素子 |
JP2011504789A JP5375950B2 (ja) | 2009-03-18 | 2010-02-23 | 熱電変換素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010106878A1 JPWO2010106878A1 (ja) | 2012-09-20 |
JP5375950B2 true JP5375950B2 (ja) | 2013-12-25 |
Family
ID=42739543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011504789A Expired - Fee Related JP5375950B2 (ja) | 2009-03-18 | 2010-02-23 | 熱電変換素子 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5375950B2 (ja) |
WO (1) | WO2010106878A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9337409B2 (en) | 2011-11-22 | 2016-05-10 | Furukawa Co., Ltd. | Thermoelectric conversion module |
JP6933441B2 (ja) * | 2016-03-10 | 2021-09-08 | 株式会社アツミテック | 熱電変換モジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188209A (ja) * | 2001-12-18 | 2003-07-04 | Nec Corp | 半導体装置とその製造方法 |
JP2006066809A (ja) * | 2004-08-30 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007109942A (ja) * | 2005-10-14 | 2007-04-26 | Toyota Industries Corp | 熱電モジュール及び熱電モジュールの製造方法 |
JP2007116087A (ja) * | 2005-09-26 | 2007-05-10 | Tdk Corp | 熱電素子 |
JP2008177356A (ja) * | 2007-01-18 | 2008-07-31 | Toyota Motor Corp | 熱電発電素子 |
-
2010
- 2010-02-23 JP JP2011504789A patent/JP5375950B2/ja not_active Expired - Fee Related
- 2010-02-23 WO PCT/JP2010/052676 patent/WO2010106878A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188209A (ja) * | 2001-12-18 | 2003-07-04 | Nec Corp | 半導体装置とその製造方法 |
JP2006066809A (ja) * | 2004-08-30 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007116087A (ja) * | 2005-09-26 | 2007-05-10 | Tdk Corp | 熱電素子 |
JP2007109942A (ja) * | 2005-10-14 | 2007-04-26 | Toyota Industries Corp | 熱電モジュール及び熱電モジュールの製造方法 |
JP2008177356A (ja) * | 2007-01-18 | 2008-07-31 | Toyota Motor Corp | 熱電発電素子 |
Also Published As
Publication number | Publication date |
---|---|
WO2010106878A1 (ja) | 2010-09-23 |
JPWO2010106878A1 (ja) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2641281B1 (en) | Thermoelectric conversion element module | |
US8742246B2 (en) | Thermoelectric conversion module and method of manufacturing thereof | |
US7871847B2 (en) | System and method for high temperature compact thermoelectric generator (TEG) device construction | |
US20100326487A1 (en) | Thermoelectric element and thermoelectric device | |
US20130014796A1 (en) | Thermoelectric element and thermoelectric module | |
WO2013011997A1 (ja) | 積層型熱電変換モジュール | |
JP2006332188A (ja) | 熱電発電モジュール | |
JP5697161B2 (ja) | 電流リード | |
EP2412039A2 (en) | Thermoelectric device, electrode materials and method for fabricating thereof | |
JP2009526401A5 (ja) | ||
JP2012064913A (ja) | 非対称熱電モジュールおよびその製造方法 | |
JP2007109942A (ja) | 熱電モジュール及び熱電モジュールの製造方法 | |
JP5375950B2 (ja) | 熱電変換素子 | |
JPH0555640A (ja) | 熱電変換素子の製造方法及び該製造方法により製造された熱電変換素子 | |
JP2012079803A (ja) | 熱電モジュール | |
JP3501394B2 (ja) | 熱電変換モジュール | |
JP6471241B2 (ja) | 熱電モジュール | |
JP4925964B2 (ja) | 積層型熱電変換素子及びその製造方法 | |
JPWO2018100933A1 (ja) | 熱電モジュール | |
JP4280064B2 (ja) | 熱電変換モジュールの製造方法 | |
JP2004152921A (ja) | 熱電モジュール及びその製造方法 | |
JP5697162B2 (ja) | 電流リード | |
KR102333422B1 (ko) | 벌크형 열전 소자 및 그 제조방법 | |
JP2001244510A (ja) | 熱電変換モジュールおよびその製造方法 | |
JP5247531B2 (ja) | 熱電変換モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |