KR100821574B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100821574B1
KR100821574B1 KR1020060118387A KR20060118387A KR100821574B1 KR 100821574 B1 KR100821574 B1 KR 100821574B1 KR 1020060118387 A KR1020060118387 A KR 1020060118387A KR 20060118387 A KR20060118387 A KR 20060118387A KR 100821574 B1 KR100821574 B1 KR 100821574B1
Authority
KR
South Korea
Prior art keywords
substrate
electrodes
bump
bumps
semiconductor device
Prior art date
Application number
KR1020060118387A
Other languages
English (en)
Other versions
KR20070008473A (ko
Inventor
다다또모 스가
토시히로 이토
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
다다또모 스가
오끼 덴끼 고오교 가부시끼가이샤
산요덴키가부시키가이샤
샤프 가부시키가이샤
소니 가부시끼 가이샤
가부시끼가이샤 도시바
닛폰 덴키 가부시키가이샤
후지쯔 가부시끼가이샤
마쓰시타 덴키 산교 가부시끼 가이샤
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지, 다다또모 스가, 오끼 덴끼 고오교 가부시끼가이샤, 산요덴키가부시키가이샤, 샤프 가부시키가이샤, 소니 가부시끼 가이샤, 가부시끼가이샤 도시바, 닛폰 덴키 가부시키가이샤, 후지쯔 가부시끼가이샤, 마쓰시타 덴키 산교 가부시끼 가이샤, 로무 가부시키가이샤 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20070008473A publication Critical patent/KR20070008473A/ko
Application granted granted Critical
Publication of KR100821574B1 publication Critical patent/KR100821574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7901—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 반도체칩 위에 형성된 전극과 배선 기판 위에 형성된 전극을 탄력성을 갖는 돌기 전극을 통해 전기적으로 접속한 반도체 장치에 관한 것으로, 또한, 반도체칩과 배선 기판을 접합할 때에, 기판에 형성된 전극이나 그 하층배선에 부하되는 하중을 감소하는 실장 방법에 관한 것이다.
반도체칩, Si기판, 전극, 인터포저

Description

반도체 장치의 제조방법{ PROCESS FOR MANUFACTURING SEMICONDUCTOR DEVICE }
도 1은 본 발명의 반도체 장치에 이용하는 반도체칩(a) 및 인터포저(b)의 상면도,
도 2는 본 발명의 반도체 장치의 실장 공정을 설명하는 개략도,
도 3은 본 발명의 반도체 장치에 이용하는 탄력성을 갖는 범프의 단면도,
도 4는 본 발명의 반도체 장치의 제조에 이용하는 실장 장치의 개략도이다.
본 발명은, 반도체칩 위에 형성된 전극과 배선 기판 위에 형성된 전극을 탄력성을 갖는 돌기 전극을 통해 전기적 접속한 반도체 장치에 관한 것으로, 또한, 반도체칩과 배선 기판을 접합할 때, 기판에 형성된 전극이나 그 하층배선에 부하되는 하중을 감소하는 실장 방법에 관한 것이다.
종래, 반도체칩을 배선 기판 상에 실장하여 반도체 장치를 제작하기 위해서 는, 반도체칩 상의 본딩패드와 배선 기판 상의 리드 사이를 금속 세선(細線)으로 결선하여 전기적 접속하는 와이어 본딩 기술이 이용되고 있지만, 최근, 전자기기에 대한 소형화 및 경량화의 요구나 반도체 소자의 접속 단자수의 증대에 대처하기 위해서, 반도체칩 표면의 전극에 돌기 전극(이하,「범프」라고 한다. )을 형성하고, 페이스 다운 방식으로 배선 기판 상에 곧바로 붙이는 플립 칩 실장 기술이 이용되고 있다.
이 플립 칩 실장 기술에서는, 반도체칩 위에 형성된 복수의 전극에 땜납이나 Au등의 금속재료를 이용하여 범프를 형성하고, 이들 복수의 범프와 배선 기판 위에 형성된 대응하는 복수의 전극을 위치 맞춤을 한 후, 가열압접한다. 또한, 가열압접 후 냉각시에 반도체칩과 배선 기판과의 열팽창율차에 의해 발생한 열응력으로 범프가 파괴되는 것을 방지하기 위해, 열응력 완충재로서 기능하는 언더필재가 반도체칩과 배선 기판 사이에 공급된다.
또한 언더필재의 대신에, 탄력성을 갖는 범프를 이용하여, 가열 압접후 냉각시에 반도체칩과 배선 기판과의 열팽창율차에 의해 발생하는 열응력을 완충하는 것이 행해지고 있다. 예를 들면 일본국 특개평 11-214447호 공보나 일본 특허공개2001-156091호 공보에는, 땜납 범프 내부에 보이드를 형성함으로써 열응력을 완충하는 구조가 개시되고 있다. 일본국 특개평 11-233669호 공보에는, 폴리이미드나 아크릴 등의 감광 수지로 이루어지는 코어에 Ni도금 등을 실시한 범프를 형성하고, 수지의 탄력성을 이용하여 열응력을 완충하는 구조가 개시되어 있다. 일본 특허공개2000-320148호 공보에는, 땜납 접합부에 U자형의 탄성부재를 이용하여, 집적회로와 실장기판 사이에 발생하는 열응력을 완충하는 구조가 개시되어 있다.
보다 최근에, 휴대용 전자기기의 소형화, 고성능화에 따라, 배선의 협(狹)피치화나, 반도체 장치의 박형화 및 다층화가 더욱더 촉진되고, 이러한 소형화, 박형화 또는 다층화된 반도체 장치에 있어서, 상기한 종래기술을 이용하여 반도체칩을 배선 기판에 실장 했을 때, 반도체칩 또는 배선 기판에 하중이 부하되면, 형성된 회로가 파괴될 가능성이 높아, 반도체 장치의 생산성이나 신뢰성에 크게 영향을 준다. 특히, 다층배선기판을 가열압접할 때에, 기판의 전극 패드 밑의 다층 배선층의 저유전율 재료나 트랜지스터 등의 회로에 손상을 주어, 반도체 장치의 기능에 문제가 일으킬 경우가 많다.
그래서, 예를 들면 일본 특허공개 2000-174165호 공보에는, 배선 기판에 형성된 전극의 하층이 에폭시 수지로 이루어지는 응력 완화층을 형성하고, 반도체칩을 배선 기판에 압접할 때 발생하는 응력을 완충하는 구조가 개시되어 있다.
또한 상기와 같은 열응력 완충 기능을 갖는 범프를 이용하여, 그 스프링 정수를 작게 하면, 접합시에 기판의 전극 패드 밑의 다층 배선층에 부하되는 하중을 감소할 수 있게 된다. 그러나, 종래의 접합 방법에서는 접합시에 고압을 부하하므로, 범프의 스프링 정수가 작으면 범프의 탄성 한계를 초과하게 되어, 탄력성을 유지할 수 없는 경우가 있다. 또한, 종래의 접합 방법에서는 고온으로 접합하므로, 특히, 수지 코어 범프를 이용할 경우에는, 코어를 구성하는 수지가 열화하고, 스프링 정수가 변화된다.
그래서, 본 발명의 목적은, 탄력성을 갖는 범프를 통해 2개의 기판 위에 형성된 전극끼리를 전기적 접속한 반도체 장치에 있어서, 기판 위에 형성된 회로 등에 부하되는 하중이 감소되어, 높은 신뢰성을 갖는 반도체 장치를 제공하는 데에 있다. 또한 본 발명의 또 하나의 목적은, 그러한 반도체 장치를 제조하는 방법을 제공하는 데에 있다.
본 발명은, 반도체칩 위에 형성된 전극과 배선 기판 위에 형성된 전극을 작은 스프링 정수를 갖는 범프를 통해 전기적 접속된 반도체 장치를 제공한다. 범프의 스프링 정수가 작기 때문에, 다층배선이 형성된 반도체칩을 배선기판에 실장하는 실장 공정에 있어서 칩이나 기판 위에 형성된 회로에 부하되는 하중이 감소되고, 또 실장후도, 범프의 반작용에 의한 응력이 감소된다. 이에 따라, 신뢰성이 높은 반도체 장치를 제작할 수 있다.
또한 이러한 작은 스프링 정수를 갖는 범프를 통해 다층배선기판을 실장하기 위해, 고온고압을 필요로 하지 않는 접합 기술을 이용하여 반도체 장치를 제조하는 방법도 제공된다.
즉, 본 발명은, 하나 또는 복수의 전극이 형성된 제 1기판과, 하나 또는 복수의 전극이 형성된 제 2기판과, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프를 포함하고, 여기에서, 탄력성을 갖는 범프의 스프링 정수 는 1000N/m이하이며,
제 1기판 상의 하나 또는 복수의 전극의 표면과 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면이 접합에 의해 전기적 접속하고 있는 반도체 장치를 제공한다.
본 발명에 있어서, 제 1기판 및 제 2기판의 조합에는, Si기판-Si기판(반도체칩끼리, 반도체칩과 인터포저), Si기판-프린트 배선기판(플렉시블 기판도 포함한다), Si 기판-화합물 반도체 기판(GaAs, InP등의 기판), 화합물 반도체 기판과 프린트 배선기판의 조합 등이 포함된다. 상기 조합에 있어서, 어떤 기판을 제 1기판으로 해도 좋다.
본 발명의 반도체 장치는, 탄력성을 갖는 범프의 스프링 정수가 1000N/m이하인 것을 특징으로 한다.
즉, 본 발명에 의하면, 범프의 스프링 정수가 작기 때문에, 반도체칩이 배선 기판에 실장되어 범프가 압축되었을 때, 범프의 반작용에 의해 반도체칩 및 배선 기판 위에 형성된 전극에 가해지는 응력이 감소하여, 반도체 장치의 신뢰성을 향상시킬 수 있다.
본 발명에 있어서, 탄력성을 가지면 어떠한 형태의 범프를 이용하여도 좋다. 예를 들면 크랭크 형상, U자형이나 나선형의 스프링 구조체 등의 스프링 범프, 탄력성을 갖는 수지 코어와 도전성 물질로 형성된 수지 코어 범프, 도전체 범프의 내부에 보이드가 형성된 구조를 갖는 중공 범프 등을 이용할 수 있다.
본 발명의 반도체 장치에 있어서, 제 1기판 상의 하나 또는 복수의 전극의 표면의 제곱 평균 제곱근 거칠기가 10nm이하이며, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면의 제곱 평균 제곱근 거칠기가 10nm이하인 것을 특징으로 한다.
본 발명의 반도체 장치에 있어서, 제 1기판 또는 제 2기판의 적어도 한쪽의 기판두께가 50㎛이하이다. 바람직하게는, 제 1 및 제 2기판 양쪽의 기판두께를 50㎛이하로 한다.
이에 따라 소형화, 박형화된 반도체 장치에 적용할 수 있다. 또한 기판을 박형화하면, 기판 자체가 탄력성을 갖게 되어, 기판 위에 형성된 전극의 높이나 복수의 범프의 높이에 분포가 있는 경우에도, 높이의 차를 흡수할 수 있다.
또한 본 발명은, 하나 또는 복수의 전극이 형성된 제 1기판과 하나 또는 복수의 전극이 형성된 제 2기판이 탄력성을 갖는 범프를 통해 전기적 접속하고 있는 반도체 장치를 제조하기 위한 키트로서,
하나 또는 복수의 전극이 형성된 제 1기판과, 하나 또는 복수의 전극이 형성된 제 2기판과, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프를 포함하고,
여기에서, 제 1기판 상의 하나 또는 복수의 전극의 표면의 제곱 평균 제곱근 거칠기가 10nm이하이며, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면의 제곱 평균 제곱근 거칠기가 10nm이하인 것을 특징으로 하는 키트를 제공한다.
이 키트에 포함되는 제 1기판 상의 하나 또는 복수의 전극의 표면과 제 2기 판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면을 접합함으로써, 본 발명의 반도체 장치를 제작할 수 있다. 접합면이 되는, 제 1기판 상의 전극표면 및 제 2기판 상의 범프 표면의 제곱 평균 제곱근 거칠기가 10nm이하이므로, 이들의 접합면을 표면활성화법 등의 기술을 이용하여 활성화하면, 고온고압을 부하하지 않고 접합할 수 있다.
또한, 본 발명은, 하나 또는 복수의 전극이 형성된 제 1기판과 하나 또는 복수의 전극이 형성된 제 2기판이 탄력성을 갖는 범프를 통해 전기적 접속하고 있는 반도체 장치의 제조방법에 있어서,
하나 또는 복수의 전극이 형성된 제 1기판과, 하나 또는 복수의 전극이 형성되어, 그것들의 전극 위에는 탄력성을 갖는 범프가 형성된 제 2기판을 준비하고,
제 1기판 위에 형성된 하나 또는 복수의 전극의 표면의 제곱 평균 제곱근 거칠기가 10nm을 넘을 경우, 상기 전극의 표면을 평탄화하여 제곱 평균 제곱근 거칠기를 10nm이하로 하고, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면의 제곱 평균 제곱근 거칠기가 10nm을 넘을 경우, 상기 범프 표면을 평탄화해서 제곱 평균 제곱근 거칠기를 10nm이하로 하며,
제 1기판 위에 형성된 하나 또는 복수의 전극의 표면 및 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면을 활성화하고 ; 이어서,
상기 활성화된 전극과 상기 활성화된 범프 표면을 접합하는 것을 특징으로 하는 반도체 장치의 제조방법도 제공한다.
본 발명에 의한 반도체 장치의 제조방법에 있어서, 제 1기판 위에 형성된 하 나 또는 복수의 전극의 표면 및 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면을 화학기계연마에 의해 평탄화하여 그것들의 제곱 평균 제곱근 거칠기를 10nm이하로 한다. 이들의 평탄한, 또는 평탄화된 제 1기판 위에 형성된 전극의 표면 및 범프 표면을 표면활성화법에 의해 활성화한다. 그 후 활성화된 전극표면과 활성화된 범프 표면을 접합한다.
상기와 같은 접합 기술을 「표면활성화 방법에 의한 상온접합(SAB:Surface Activated Bonding)」이라 한다. 이 기술은, 피접합물의 접합 표면을 평탄화하고, 표면을 청정하게 하여 활성화함으로써, 종래의 접합에 비교하면 저에너지로, 즉, 상온 혹은 저온, 저하중을 기초로 접합을 행하는 접합 기술로서, 접합 표면의 활성화에 이온 충격 등의 물리수단을 적극적으로 이용하는 것;접합 표면의 원자 레벨에서의 캐릭터리제이션에 근거하는 접합인 것 ; 및 금속끼리뿐만 아니라 금속-세라믹 등과 같은 결합 양식이 다른 물질 간의 접합도 가능한 것을 특징으로 한다.
또한, 이 접합 기술은, 금속, 반도체, 세라믹 등의 무기재료의 접합뿐만 아니라, 유기재료와 무기재료와의 접합도 대상으로 한다.
상온접합 기술에 있어서, 표면의 원자끼리를 효율적으로 접촉시키기 위해서, 접합해야 할 재료의 표면이 평탄한 필요가 있다. 필요한 평탄도는, 접합하고자 하는 재료의 표면에너지나 탄성계수에 의존하지만, 표면의 제곱 평균 제곱근 거칠기가 1∼10nm의 범위에 있으면, 접촉하는 것 만으로 접합한다는 해석 결과가 있다. 실제로, 실리콘 웨이퍼 표면의 제곱 평균 제곱근 거칠기는 1nm정도로, 그대로 접합할 수 있다.
재료의 표면이 평탄하지 않을 경우, 세라믹이나 다이아몬드의 연마입자와 화학적인 부식(에칭)작용이 있는 화학물질을 섞은 액체를 평탄한 연마판에 뿌리면서, 거기에 재료를 눌러 닦는「화학기계연마(CMP:Chemical Mechanical Polishing)법」을 이용하여 평탄화한다. CMP법에 의한 연마는 연마입자로 기계적으로 깎는 작용과 화학적인 작용을 병용하므로, 표면의 제곱 평균 제곱근 거칠기를 10nm이하로 할 수 있다.
실제의 표면은 산화되거나, 유기물 등의 흡착에 의해 안정화된 표면층이 형성되거나 하므로, 평탄화된 표면을 접촉시키는 것만으로는 결합하지 않는다. 평탄화된 표면에, 진공중에 플라즈마, 가속한 이온빔이나 고속원자 빔(FAB) 또는 래디컬 빔이나 레이저 등의 에너지파를 조사함으로써, 이러한 안정된 표면층을 제거하고, 불안정하게 활성된 표면을 노출시키는 것으로 결합의 원리에 따른 상온접합이 가능하게 된다. 이렇게 하여 활성화 처리가 실시된 표면은, 접촉시키는 것만으로 고온가열하지 않고 접합이 가능하게 된다.
상온접합 기술을 이용한 접합 방법으로서, 예를 들면 특허 제2791429호 명세서는, 2장의 실리콘 웨이퍼의 접합에 앞서, 그것들의 접합면에 실온으로 진공중에서 불활성 가스 이온빔 또는 불활성 가스 고속원자 빔으로 조사하여 스퍼터에칭함으로써, 실리콘 웨이퍼를 접합하는 방법을 개시한다. 이 상온접합법에서는, 실리콘 웨이퍼의 접합면에 있어서의 산화물이나 유기물 등이 상기한 빔에서 튀어서 활성화된 실리콘의 원자로 표면이 형성되고, 그 표면끼리가, 원자간의 높은 결합력에 의해 접합된다. 따라서, 이 방법에서는, 기본적으로, 접합을 위한 가열을 필요로 하지 않고, 활성화된 표면끼리를 간단히 접촉시키는 것만으로, 상온에서의 접합이 가능하게 된다.
또한 일본 특허공개 2001-351892호 공보에는, 실장 공정의 택트 타임을 단축화함으로써 대량생산을 가능하게 한, 상온접합용의 실장 장치가 개시되어 있다. 도 4에 도시하는 것 같이, 이 실장 장치는, 피접합물의 접합 표면을 빔 조사에 의해 세정하여 활성화하기 위한 세정 챔버 및 세정 후의 피접합물을 접합하기 위한 실장 챔버를 포함하고, 세정 챔버와 실장 챔버 사이에는 피접합물을 반송하기 위한 반송부가 배치된다.
본 발명에 의한 반도체 장치의 제조방법에 있어서, 활성화한 후, 제 1기판 위에 형성된 하나 또는 복수의 전극의 표면과 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면을 150℃이하의 온도에서 접합한다.
즉, 본 발명에 의한 반도체 장치의 제조방법에 의하면, 고온고압을 부하하지 않고, 범프 표면과 기판 위에 형성된 전극을 접합할 수 있기 때문에, 범프의 스프링 정수가 작을 경우나, 특히 수지 코어를 갖는 범프를 이용하는 경우라도, 범프의 탄성특성을 열적 변화시키거나 접합시의 부하 압력이 범프의 탄성 한계를 넘는 경우도 없다. 이렇게 하여, 범프의 탄력성을 손상시키지 않고, 기판을 실장할 수 있다.
본 발명에 의하면, 낮은 탄력성을 갖는 범프를 통해 다층배선기판을 실장하므로, 기판 위에 형성된 회로 등의 손실이 감소되어, 높은 신뢰성을 갖는 반도체 장치를 제공할 수 있다. 또한 상온접합 기술을 이용하므로, 탄력성이 낮은 범프를 통해 다층배선기판을 실장할 수 있게 된다.
(발명의 최량의 형태)
본 발명에 의한 반도체 장치는, 제 1기판을 제 2기판에 실장함으로써 제작되고, 제 1기판 위에 형성된 전극과 제 2기판 위에 형성된 전극이, 범프를 통해 전기적 접속하는 것을 특징으로 한다.
이하에 구체적인 예를 나타낸다.
도 1(a)에 나타나 있는 바와 같이 반도체칩(1)의 Si기판(10) 위에는, 통상의 재료 및 방법을 이용하여, 하나 또는 복수의 전극(11) 및 그 외의 회로(도시하지 않음)가 형성되어 있다.
도 1(b)에 나타나 있는 바와 같이 인터포저(2)의 Si기판(20) 위에는, 통상의 재료 및 방법을 이용하여, 하나 또는 복수의 전극(21) 및 그 외의 회로(도시하지 않음)가 형성되어 있다.
도 2에 나타나 있는 바와 같이 이들 하나 또는 복수의 전극(21)의 각각에는 탄력성을 갖는 범프(22)가 접합되어 있다. Si기판(10) 위에 형성된 복수의 전극(11)의 배치는 Si기판(20) 위에 형성된 복수의 전극의 배치와 대응하고 있기 때문에, 범프(22)의 표면을 Si기판(10) 위에 형성된 하나 또는 복수의 전극(11)에 접합하여 반도체칩(1)을 인터포저(2)에 실장한다.
여기에서, 「대응한다」라는 것은, 제 1기판을 제 2기판에 실장했을 때, 제 1기판 위에 형성된 전극과 제 2기판 위에 형성된 전극이 전기적 접속할 수 있는 위 치 관계에 있는 것을 말한다.
도 3은, 인터포저(2)에 형성된 한 쌍의 전극 및 범프의 단면도이다. 인터포저(2)는, Si기판(20) 위에, 통상의 재료 및 방법을 이용하여, 전극(21) 및 그 외의 회로를 형성하고, 전극(21) 위에 전기적 접속하기 위한 영역 이외의 영역에 보호막(24)을 형성함으로써 제작한다.
전극(21) 위에 직접 범프(22)를 형성할 수도 있지만, 전극(21)과 범프(22) 사이에서의 조성물의 확산 방지나 접착강도를 향상시키는 목적에서 중간층(25)을 전극(21)위에 형성하고, 그 위에 범프를(22)를 형성하는 것이 바람직하다.
탄력성을 갖는 범프는, 종래의 방법, 예를 들면 석판인쇄 기술을 이용하여 기판에 형성된 전극 위에 적층함으로써, 또는, 범프를 별개로 제작하고, 종래의 접합 기술 또는 상기한 상온접합 기술을 이용하여 기판에 형성된 전극 위에 접합함으로써, 형성 할 수 있다.
또한 본 발명에 있어서, 탄력성을 가지면 어떤 형상의 범프도 이용할 수 있다. 예를 들면 도 3(a)에 도시하는 스프링 범프(221), 도 3(b) 및 (c)에 도시하는 수지 코어 범프(222) 및 (223), 도 3(d)에 도시하는 중공 범프(224) 등을 이용할 수 있다.
도 3(a)은, 하나의 구체적인 예로서 크랭크 형상의 스프링 구조체를 갖는 스프링 범프(221)를 나타내고 있지만, U자형이나 나선형의 스프링 구조체를 이용할 수 있다. 도 3(b)은, 수지 코어 범프의 하나의 구체적인 예를 나타낸다. 수지 코어 범프(222)는, 수지 코어(222a)를 전극(21) 위에 배치하고, 그 위에 도전성 피 막(222b)을 형성하여 전기적 접속을 가능하게 한다. 또한 도 3(c)은, 수지 코어 범프의 또 하나의 구체적인 예를 나타낸다. 이 수지 코어 범프(223)는, 복수의 수지 비드(223a)가 도체(223b) 안에 분산된 구조를 갖고 있다. 도 3(d)은, 중공 범프의 하나의 구체적인 예를 나타낸다. 이 중공 범프(224)는, 도전체의 범프 내부에 보이드가 형성된 구조를 갖고 있다.
구체적으로는, 중간층(25) 위에, 폴리이미드 감광성 수지를 이용하여 수지 코어(222a)를 형성하고, 전극(21)과 전기적 접속을 가능하게 하기 위해, 수지 코어(222a)의 주위에 Ni도금에 의해 도전성 피막(222b)을 형성하여 수지 코어 범프(222)를 형성한다.
종래기술에 의해 기판 위에 복수의 범프를 접합했을 때, 변동에 의한 기판 내의 범프 높이의 최대차는 약 1㎛이므로, 반도체칩을 복수의 범프가 접합된 배선 기판에 실장하고, 복수의 범프의 전부를 전극에 접촉시키기 위해서는, 가장 높은 범프를 적어도 1㎛압축하게 된다. 이때, 종래의 범프를 이용했을 경우, 압축된 범프의 반작용에 의해 반도체칩 및 배선 기판 위에 형성된 전극 패드당 가해지는 응력은 약 50gf이지만, 반도체 장치의 소형화, 박형화의 진행에 따라 반도체칩이나 배선 기판이 박형화된 경우, 상기 응력이 전극 패드에 가해지면 반도체 장치의 고장에 이어지므로, 전극 패드에 가해지는 응력을 작게 할 필요가 있다.
그래서, 본 발명에 있어서, 복수의 범프 및 프레임구조의 높이의 최대차를 1㎛이내로 한다. 즉, 반도체칩(1)을 인터포저(2)에 실장했을 때, 가장 높은 범프의 최대압축량이 1㎛가 된다. 여기에서, 전극 패드당 가해지는 최대허용 압력을 예를 들면 1gf로 설정한 경우, 허용되는 범프의 스프링 정수k는, 1gf/1㎛=1000N/m이 된다.
즉, 본 발명에 있어서, 범프의 스프링 정수가 1000N/m이하인 것이 바람직하다.
범프의 스프링 정수가 작은 것에 의해, 반도체칩을 배선 기판에 실장하여 범프를 압축했을 때, 범프의 반작용에 의해 반도체칩 및 배선 기판 위에 형성된 전극에 가해지는 응력을 감소할 수 있으므로, 전극 하부에 형성된 배선층에 손실을 주지 않고, 반도체 장치의 신뢰성을 더욱 향상시킬 수 있다.
이들 범프(22)의 표면이 Si기판(10) 위에 형성된 대응하는 복수의 전극(11)의 각각에 접촉하도록 위치 맞춤을 한 후, 접합함으로써 반도체칩(1)을 인터포저(2)에 실장하고, 도 2에 도시하는 반도체 장치를 제작한다.
본 발명에 있어서, 반도체칩(1)을 인터포저(2)에 실장 하기 전에, 반도체칩(1)에 형성된 전극 및 인터포저(2)의 전극 위에 형성된 범프 표면의 제곱 평균 제곱근 거칠기Rq를 표면 거칠기 측정계 및 원자간력 현미경을 이용하여 측정했다. 범프 표면의 제곱 평균 제곱근 거칠기Rq는 200∼300nm정도이며, 기판 위에 형성된 전극의 표면의 제곱 평균 제곱근 거칠기는 수 10nm정도였다.
상기한 바와 같이, 피접합면의 제곱 평균 제곱근 거칠기가 1∼10nm의 범위에 있으면, 고온고압을 부하하지 않고 접합할 수 있지만, 이들의 피접합면의 표면 거칠기가 10nm을 넘는 경우, 이들의 피접합면을 활성화 시키는 것 만으로는, 접합하 기 위해, 종래의 접합 기술과 동일한 높은 온도 및 높은 압력이 필요한 것을 알 수 있다. 따라서, 피접합면의 제곱 평균 제곱근 거칠기가 10nm을 넘을 경우, 표면을 활성화하기 전에 피접합면을 평탄화할 필요가 있다.
평탄화는, 어떤 종래기술을 이용하여 행해도 좋지만, 표면의 제곱 평균 제곱근 거칠기Rq를 10nm이하로 하기 위해서는, 화학기계연마(CMP)법을 이용하는 것이 유효하다. 예를 들면 다이아몬드 등의 연마입자를 함유하는 연마액과 불산 등의 식각액을 혼합한 용액을 평탄한 연마판에 뿌리면서, 상기한 표면의 제곱 평균 제곱근 거칠기가 10nm이하가 될 때 까지 연마한다.
피접합면이 평탄한 것이 확인되면, 상온접합 기술을 이용하여, 반도체칩을 배선 기판에 실장하여 반도체 장치를 제조한다. 본 발명의 반도체 장치를 제조하는데 이용하는 실장 장치(3)를 도 4에 도시한다. 여기에서는, 간단하게 하기 위해, 제 1기판 및 제 2기판을 공통으로 피접합물(4)로 나타내고 있다.
이 실장 장치(3)를 이용하면, 진공 중에서 아르곤 고속원자 빔을 조사할 수 있는 세정장치 안에서, Si기판(10)상의 전극(11)의 표면 및 Si기판(20) 위에 형성한 범프(22)의 표면에 아르곤 고속원자 빔을 조사함으로써 표면상의 산화물이나 유기물 등의 부착물을 제거하고, 이들의 표면을 청정화할 수 있다.
실장 장치(3)는, 피접합물(4)의 접합면이 되는 표면을 세정하는 세정 수단(310)을 수납하는 세정 챔버(31), 세정 수단(310)에 의해 세정된 2개의 피접합물(4)의 표면끼리를 상온접합하는 실장 수단(320)을 수납하는 실장 챔버(32) 및 세 정 챔버(31)와 실장 챔버(32)를 연통하는 반송부(33)를 구비하고 있다. 피접합물의 접합면이 되는 표면을 세정함으로써, 표면의 산화나 유기물 등의 흡착에 의해 안정화된 층을 제거하고, 표면을 활성화한다.
또한, 반송부(33)에는, 외부로부터 피접합물(4)을 실장 장치(3) 내부에 유입하기 위한 유입실(34)이 접속되어 있다. 반송부(33) 내부에는, 외부로부터 유입실(34)로 유입된 피접합물(4)을 세정 챔버(31)에 반송하고, 세정 수단(310)에 의해 세정된 각 피접합물(4)을 실장 수단(320)에 반송하기 위한 반송 수단(330)이 배치되어 있다. 또한 세정 챔버(31)와 반송부(33) 사이에는, 셔터 수단(35)이 배치된다. 유입실(34)에는, 피접합물(4)의 반입, 반출을 위한 셔터 수단(36) 및 (37)이 배치된다.
세정 수단(310)은, 피접합부(4)의 접합면이 되는 표면을 향해 에너지파(311)를 조사함으로써, 그 표면을 세정하여 활성화한다. 에너지파(311)로서는, 플라즈마, 이온빔, 원자빔, 래디컬 빔, 레이저 중 어느 하나를 이용한다.
세정 챔버(31)에는, 예를 들면 진공펌프 등의 감압 가스 분위기 형성수단(38)이 부설되고, 세정 챔버(31) 내를 소정의 감압 가스 분위기로 할 수 있다. 감압 가스 분위기를 형성하는 세정 챔버(31) 내의 가스로서는, 공기 외, 불활성 가스를 이용할 수도 있다. 불활성 가스를 이용할 경우에는, 불활성 가스 치환 수단을 병설하면 좋다.
반송 수단(330)은, 상하 방향(Z방향) 및 회전 방향(θ방향)으로 이동가능한 본체(331), 축방향(X방향)으로 신축가능한 로드(332) 및 로드(332)의 축을 중심으 로 하는 r방향으로 회전 가능하도록 배치된 선단 암(333)으로 구성되어 있다. 이 선단 암(333)은 피접합물(4)을 파지 및 해방하는 기능을 갖고 있다.
세정 챔버(31)와 반송부(33) 사이에 배치된 셔터 수단(35)은, 양자의 연통 및 차단을 제어하고, 세정 챔버(31)내를 소정의 감압 가스 분위기로 할 때, 반송부(33)와의 연통을 차단하기 위해서 닫히게 된다. 또한 피접합물(4)을 세정 챔버(31) 내로 유입 할 때나 세정 챔버(31)내에서 세정후의 피접합물(4)을 추출할 때, 셔터 수단(35)이 열리게 된다.
실장 수단(320)에 있어서, 접합면이 세정된 2개의 피접합물(4) 끼리가 상온접합된다. 실장 수단(320)에는, 2개의 피접합물(4)을 각각 유지하는 본딩 스테이지(321) 및 본딩 헤드(332)가 배치되어 있다. 피접합물(4) 끼리를 접합할 때의 위치 맞춤을 행하기 위해서, 본딩 스테이지(321)는, X, Y방향(수평쪽)으로 위치조정 할 수 있도록 되어 있으며, 본딩 헤드(322)는, Z방향(상하 방향)과 회전 방향(θ방향)으로 조정할 수 있도록 되어있다.
또한 본딩 스테이지(321) 및 본딩 헤드(332)는, 도시하지 않지만, 각각, 히터 및 열전대로 이루어지는 온도제어수단을 구비하고, 피접합물을 임의의 온도로 가열할 수 있다.
본딩 스테이지(321)와 본딩 헤드(332) 사이에는, 2개의 피접합물(4)의 위치 어긋남 량을 검출하기 위해, 상하 방향의 시야를 갖는 2시야 카메라(323)가 X, Y방향으로 위치조정이 가능하도록 배치된다. 이 검출 결과에 의거하여 2개의 피접합물(4)을 원하는 위치에 조정한다.
실장 챔버(32)에는, 피접합물(4) 끼리의 접합이 불활성 가스 분위기 하에서 행해지도록, 실장 챔버(32) 내를 불활성 가스 분위기로 하기 위한 불활성 가스 치환 수단(39)이 부설되어 있다. 실장 챔버(32) 내의 가스 분위기는, 불활성 가스 분위기 외에, 피접합물과 반응하지 않는 가스 분위기, 예를 들면 전극을 갖는 피접합물에서 그 전극을 피접합물에 접합할 경우, 그 전극과 반응하지 않는 가스 (예를 들면, 질소 가스)를 이용한 가스 분위기로 하는 것도 가능하다. 이 실장 챔버(32) 내에서의 접합은, 대기압 하, 감압 하 어디에서든 행할 수 있다.
구체적으로는, 우선, 인터포저(2)를 셔터 수단(37)에서 유입실(34)로 유입했다. 셔터 수단(36)을 열고, 인터포저(2)를 반송 수단(330)으로 파지했다. 필요에 따라 셔터 수단(36)을 닫고, 셔터 수단(35)을 열어, 반송 수단(330)에 파지된 인터포저(2)를 세정 챔버(31) 내에 반송했다. 셔터 수단(35)을 닫은 후, 세정 챔버(31) 내에서, Si기판(20) 위에 형성된 범프(22)의 표면에 에너지파(311)를 조사함으로써 세정하는 세정 공정을 실행하고, 범프(22)의 표면을 활성화했다. 세정 챔버(31)내를 Ar가스의 감압 분위기로 하고, 그 분위기 하에서 에너지파(311)로서 Ar고속원자 빔을 조사했다. 에너지파의 조사에 의해, 범프 표면으로부터 산화물이나 유기물이 튀어, 활성화된 원자로 표면이 형성되게 된다. 소정의 세정 종료 후, 셔터 수단(35)을 열고, 범프(22)의 표면이 활성화된 인터포저(2)를 반송 수단(330)으로 파지하여 실장 챔버(32) 내에 반송하고, 본딩 스테이지(321)에 유지했다.
다음에 반도체칩(1)을 셔터 수단(37)에서 유입실(34)로 유입하고, 인터포저(2)와 같은 방법으로, 반도체칩(1) 위에 형성된 전극(11) 표면에 에너지파(311) 를 조사함으로써 세정하여, 활성화했다. 에너지파의 조사에 의해, 전극표면으로부터 산화물이나 유기물이 튀어, 활성화된 원자로 표면이 형성되게 된다. 소정의 세정 종료 후, 셔터 수단(35)을 열어, 전극의 표면이 활성화된 반도체칩(1)을 반송 수단(330)으로 파지하여 실장 챔버(32) 내에 반송하고, 본딩 헤드(332)에 유지했다.
실장 공정에 있어서의 접합은, 불활성 가스 치환 수단(39)에 의해 형성된 소정의 불활성 가스 분위기 하에서 행했다. 이 실장 공정에서는, 본딩 스테이지(321)에 유지된 인터포저(2) 위에 형성된 범프(22)의 표면과 본딩 헤드(332)에 유지된 반도체칩(1) 상의 전극(11)의 표면을 150℃로 접합했다. 접합면은 상기와 같이 활성화된 상태에 있기 때문에, 범프 높이의 격차를 해소하기 위해 압축하는 것 이외에는, 기본적으로 간단히 접촉시키는 것만으로 접합할 수 있다. 접합에 의해 제작된 반도체 장치는, 그대로 실장 챔버(32)로부터 다음 공정으로 보낼 수도 있고, 상기 반송 수단(330)을 이용해서 반송해도 좋다.
또한 본 발명의 반도체 장치에 있어서, 범프나 기판 위에 형성된 전극이 산소나 수분으로부터의 공격에 의해 열화되는 것을 유효하게 방지하기 위해, 반도체칩과 배선 기판 사이에 언더필재 시 밀봉 수지를 충전할 수 있다. 이렇게 하여, 전기적 접속이 파괴되지 않고, 보다 높은 신뢰성을 갖는 반도체 장치를 얻을 수 있다.
본 발명의 반도체 장치 및 그 제조방법에 대해서 대표예를 이용하여 설명했지만, 상기 설명은 단순히 본 발명을 예시하는 것이며, 본 발명을 한정하는 것은 아니다. 예를 들면 탄력성을 갖는 범프를 배선 기판의 전극 위에 형성하고, 범프 표면과 반도체칩 위에 형성된 전극을 상온접합하여 반도체 장치를 제조했지만, 본 발명에 있어서는, 범프를 반도체칩에 형성하고, 범프와 배선 기판 위에 형성된 전극을 상온 접합할 수도 있다.
또한 본 발명은, 반도체칩의 Si기판과 인터포저의 Si기판과의 조합 이외의 조합을 이용한 반도체 장치, 예를 들면 제 1기판으로서 반도체칩의 Si기판, 제 2기판으로서 프린트 배선기판을 이용한 반도체 장치에도 적용할 수 있다.

Claims (3)

  1. 하나 또는 복수의 전극이 형성된 제 1기판과 하나 또는 복수의 전극이 형성된 제 2기판이 탄력성을 갖는 범프를 통해 전기적 접속하고 있는 반도체 장치를 제조하기 위한 키트로서,
    하나 또는 복수의 전극이 형성된 제 1기판과, 하나 또는 복수의 전극이 형성된 제 2기판과, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프를 포함하고,
    여기에서, 제 1기판 상의 하나 또는 복수의 전극의 표면의 제곱 평균 제곱근 거칠기가 10nm 이하이며, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면의 제곱 평균 제곱근 거칠기가 10nm 이하인 것을 특징으로 하는 키트.
  2. 하나 또는 복수의 전극이 형성된 제 1기판과 하나 또는 복수의 전극이 형성된 제 2기판이 탄력성을 갖는 범프를 통해 전기적 접속하고 있는 반도체 장치의 제조방법에 있어서,
    하나 또는 복수의 전극이 형성된 제 1기판과, 하나 또는 복수의 전극이 형성되어, 그것들의 전극 위에는 탄력성을 갖는 범프가 형성된 제 2기판을 준비하고,
    제 1기판 위에 형성된 하나 또는 복수의 전극의 표면의 제곱 평균 제곱근 거 칠기가 10nm을 넘을 경우, 상기 전극의 표면을 평탄화하여 제곱 평균 제곱근 거칠기를 10nm 이하로 하고, 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면의 제곱 평균 제곱근 거칠기가 10nm을 넘을 경우, 상기 범프 표면을 평탄화해서 제곱 평균 제곱근 거칠기를 10nm 이하로 하며,
    제 1기판 위에 형성된 하나 또는 복수의 전극의 표면 및 제 2기판 상의 하나 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면을 활성화하고, 이어서,
    상기 활성화된 전극과 상기 활성화된 범프 표면을 접합하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 2 항에 있어서,
    제 1기판 위에 형성된 하나 또는 복수의 전극의 표면 및 제 2기판 상의 1 또는 복수의 전극 위에 형성된 탄력성을 갖는 범프 표면을 표면활성화법에 의해 활성화하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020060118387A 2004-08-30 2006-11-28 반도체 장치의 제조방법 KR100821574B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004250453A JP4050732B2 (ja) 2004-08-30 2004-08-30 半導体装置およびその製造方法
JPJP-P-2004-00250453 2004-08-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050079848A Division KR20060050794A (ko) 2004-08-30 2005-08-30 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070008473A KR20070008473A (ko) 2007-01-17
KR100821574B1 true KR100821574B1 (ko) 2008-04-15

Family

ID=35941904

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050079848A KR20060050794A (ko) 2004-08-30 2005-08-30 반도체 장치 및 그 제조방법
KR1020060118387A KR100821574B1 (ko) 2004-08-30 2006-11-28 반도체 장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050079848A KR20060050794A (ko) 2004-08-30 2005-08-30 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7268430B2 (ko)
JP (1) JP4050732B2 (ko)
KR (2) KR20060050794A (ko)
CN (1) CN100437995C (ko)
TW (1) TWI297185B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778444B2 (ja) * 2004-11-25 2011-09-21 日本電気株式会社 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
US7786588B2 (en) * 2006-01-31 2010-08-31 International Business Machines Corporation Composite interconnect structure using injection molded solder technique
CN101517734A (zh) * 2006-09-26 2009-08-26 阿尔卑斯电气株式会社 弹性触头和使用它的金属端子之间的接合方法
JP2008124355A (ja) * 2006-11-15 2008-05-29 Epson Imaging Devices Corp 半導体装置、異方性導電材、実装構造体、電気光学装置、突起電極の製造方法、異方性導電材の製造方法、及び、電子機器
US7793819B2 (en) * 2007-03-19 2010-09-14 Infineon Technologies Ag Apparatus and method for connecting a component with a substrate
US20080315388A1 (en) * 2007-06-22 2008-12-25 Shanggar Periaman Vertical controlled side chip connection for 3d processor package
JP4992604B2 (ja) * 2007-08-15 2012-08-08 株式会社ニコン 接合装置、接合方法
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP5228479B2 (ja) * 2007-12-28 2013-07-03 富士通株式会社 電子装置の製造方法
JP5493399B2 (ja) * 2009-03-12 2014-05-14 株式会社ニコン 製造装置、及び、半導体装置の製造方法
JP5375950B2 (ja) * 2009-03-18 2013-12-25 コニカミノルタ株式会社 熱電変換素子
US8969734B2 (en) 2009-04-01 2015-03-03 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
US8119926B2 (en) * 2009-04-01 2012-02-21 Advanced Interconnections Corp. Terminal assembly with regions of differing solderability
SG192574A1 (en) * 2011-03-11 2013-09-30 Fujifilm Electronic Materials Novel etching composition
JP2012243840A (ja) * 2011-05-17 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
US9512863B2 (en) * 2012-04-26 2016-12-06 California Institute Of Technology Silicon alignment pins: an easy way to realize a wafer-to-wafer alignment
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP6032667B2 (ja) * 2012-08-31 2016-11-30 国立研究開発法人産業技術総合研究所 接合方法
KR20140038735A (ko) * 2012-09-21 2014-03-31 (주)호전에이블 패키지 모듈 및 그 제조 방법
JP6151925B2 (ja) 2013-02-06 2017-06-21 ヤマハ発動機株式会社 基板固定装置、基板作業装置および基板固定方法
ITTO20150229A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
CN105472216B (zh) * 2015-12-01 2020-01-10 宁波舜宇光电信息有限公司 具有缓冲结构的电气支架及摄像模组
US10403601B2 (en) 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP6425317B2 (ja) * 2017-07-21 2018-11-21 須賀　唯知 金属領域を有する基板の接合方法
CN108054490B (zh) * 2017-12-08 2020-01-03 中国电子科技集团公司第五十四研究所 一种多层柔性基板局部微弹簧低应力组装结构
GB2584372B (en) * 2018-02-22 2022-04-13 Massachusetts Inst Technology Method of reducing semiconductor substrate surface unevenness
CN110557903A (zh) * 2019-09-05 2019-12-10 深圳市星河电路股份有限公司 一种pcb超高金线邦定值加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139226A (ja) * 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JPH10303345A (ja) * 1997-04-28 1998-11-13 Shinko Electric Ind Co Ltd 半導体チップの基板への実装構造

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US5897326A (en) * 1993-11-16 1999-04-27 Eldridge; Benjamin N. Method of exercising semiconductor devices
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
WO1997016866A2 (en) 1995-05-26 1997-05-09 Formfactor, Inc. Chip interconnection carrier and methods of mounting spring contacts to semiconductor devices
JP2791429B2 (ja) 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
JPH10173006A (ja) 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP3080047B2 (ja) 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
JPH11214447A (ja) 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
JPH11233669A (ja) 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
JP2000174165A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3903359B2 (ja) 1999-05-10 2007-04-11 積水ハウス株式会社 パネル位置決め治具
JP2001050980A (ja) 1999-08-04 2001-02-23 Taniguchi Consulting Engineers Co Ltd Ｉｃの電極端子用コンタクトの構造および製造方法
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
JP2001053106A (ja) * 1999-08-13 2001-02-23 Nec Corp フリップチップ接続構造と電子部品の製造方法
JP2001196110A (ja) * 1999-11-09 2001-07-19 Fujitsu Ltd 接触力クランプばねによって支持された変形可能なコンタクトコネクタを含む電気コネクタ組立体及び電気的接続方法
JP2001156091A (ja) 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6640432B1 (en) * 2000-04-12 2003-11-04 Formfactor, Inc. Method of fabricating shaped springs
JP4377035B2 (ja) * 2000-06-08 2009-12-02 唯知 須賀 実装方法および装置
JP3998484B2 (ja) * 2002-02-07 2007-10-24 富士通株式会社 電子部品の接続方法
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
TW547771U (en) * 2002-07-23 2003-08-11 Via Tech Inc Elastic electrical contact package structure
JP4036786B2 (ja) * 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
JP4768343B2 (ja) * 2005-07-27 2011-09-07 株式会社デンソー 半導体素子の実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139226A (ja) * 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JPH10303345A (ja) * 1997-04-28 1998-11-13 Shinko Electric Ind Co Ltd 半導体チップの基板への実装構造

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
일본특개평 08-139226호
일본특개평 10-303345호

Also Published As

Publication number Publication date
US20060043552A1 (en) 2006-03-02
US20080254610A1 (en) 2008-10-16
TW200616128A (en) 2006-05-16
JP4050732B2 (ja) 2008-02-20
CN100437995C (zh) 2008-11-26
US7776735B2 (en) 2010-08-17
KR20060050794A (ko) 2006-05-19
TWI297185B (en) 2008-05-21
JP2006066809A (ja) 2006-03-09
US7268430B2 (en) 2007-09-11
KR20070008473A (ko) 2007-01-17
CN1744306A (zh) 2006-03-08

Similar Documents

Publication Publication Date Title
KR100821574B1 (ko) 반도체 장치의 제조방법
US10727219B2 (en) Techniques for processing devices
JP4785937B2 (ja) 半導体装置の製造方法
KR20230095110A (ko) 직접 접합 방법 및 구조체
US20150132865A1 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
KR20230097121A (ko) 직접 접합 방법 및 구조체
US10903153B2 (en) Thinned die stack
KR101252292B1 (ko) 상온에서의 금속의 직접 결합
TW202333313A (zh) 在封裝基板上的直接接合
US6667230B2 (en) Passivation and planarization process for flip chip packages
Gao et al. Scaling package interconnects below 20µm pitch with hybrid bonding
JP4568337B2 (ja) 集積半導体装置
JPWO2010013728A1 (ja) 半導体装置及びその製造方法
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
JP4095049B2 (ja) 電極気密封止を用いた高信頼性半導体装置
TW201442168A (zh) 中介層用基板及其製造方法
US7662665B2 (en) Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
JP2000340736A (ja) 半導体装置及びその実装構造、並びにこれらの製造方法
US20080026181A1 (en) Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof
EP2345073A1 (en) Application of a self-assembled monolayer as an oxide inhibitor
Sakamoto et al. Polymer Hybrid Bonding using Copper Paste and Photosensitive Adhesive for Copper-Copper Bonding at 200-250° C

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130402

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140311

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee