CN100336231C - 高耐压半导体器件 - Google Patents
高耐压半导体器件 Download PDFInfo
- Publication number
- CN100336231C CN100336231C CNB2004100484699A CN200410048469A CN100336231C CN 100336231 C CN100336231 C CN 100336231C CN B2004100484699 A CNB2004100484699 A CN B2004100484699A CN 200410048469 A CN200410048469 A CN 200410048469A CN 100336231 C CN100336231 C CN 100336231C
- Authority
- CN
- China
- Prior art keywords
- field plate
- semiconductor device
- main electrode
- plate
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 239000012528 membrane Substances 0.000 claims description 8
- 238000007667 floating Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种高耐压半导体器件，较宽地确保电阻性场极板的间隙，且实现高耐压特性。将在衬底上的半导体层的表面区域形成的内侧的第一主电极和外侧的第二主电极，用电阻性场极板连接。该电阻性场极板包括：配置成包围第一主电极、且从第一主电极依次靠近第二主电极的多个旋转场极板；以及连接相邻的旋转场极板的连接场极板。在多个旋转场极板所产生的间隙上方，通过层间绝缘膜设置导电性场极板，当向第一及第二主电极间施加电压时，在与电阻性场极板之间形成电容。
Description
技术领域
本发明涉及高耐压半导体器件，特别涉及具有电阻性场极板(抵抗性フィ一ルドプレ一ト)的高耐压半导体器件。
背景技术
在高耐压半导体元件中，有在形成于衬底的同一面上的高电压电极(例如阳极电极)和低电压电极(例如阴极电极)之间具有电阻性场极板的类型。
这种电阻性场极板具有如下特性：在高电压电极和低电压电极之间例如施加了耐压电压的情况下，通过在电阻性场极板中流过微小电流，从而缓和高电压电极和低电压电极间的衬底的表面电场。
图9是表示具有这样的电阻性场极板的现有的高耐压半导体器件的俯视图，图10是表示图9的高耐压半导体器件中的电阻性场极板的俯视图。图11是图9的高耐压半导体器件的沿XI-XI线的剖面图。
如图11所示，设置由单晶硅衬底51、氧化硅膜形成的绝缘膜52、高电阻的n型衬底54构成的SOI衬底53。在n型衬底54的表面上，选择性地形成p型阳极区55和n型阴极区56。在这些p型阳极区55和n型阴极区56的表面上，分别选择性地形成杂质浓度高的p型接触区58和n型接触区59。
在p型阳极区55和n型阴极区56之间的n型衬底54的表面上，形成通过选择氧化形成的所谓LOCOS氧化膜60。在该LOCOS氧化膜60上，形成多晶硅构成的、有旋涡状平面图形的电阻性场极板61(参照图10)。
特别是如图9所示，该电阻性场极板61由三个构成元素、即连接到阳极电极62上的环状的第一电阻性场极板611、由该第一电阻性场极板611包围且连接到阴极电极63上的第二电阻性场极板612、以及一端连接到第一电阻性场极板611而另一端连接到第二电阻性场极板612上的旋涡状的电阻性场极板61a构成。再有，图11中，标记64表示层间绝缘膜。
在上面的结构中，如图11所示，为了缓和n型衬底54的表面的电场，即为了在n型衬底54的表面产生均匀的电场分布，考虑将电阻性场极板61a中的旋涡的间隔变窄，增加旋涡的旋绕数。
可是，如果将旋涡的间隔变窄，则在制造工序中旋涡之间侵入灰尘等的情况下，有侵入的灰尘等使相邻的极板短路的危险。
因此，在上述结构中，耐压的提高有极限。
相反，作为别的高耐压半导体器件，在横式半导体器件的表面上设置电容接合型的场极板，由此实现高耐压(参照专利文献2)。
更详细地说，这种高耐压半导体器件中的电容接合型场极板为上下两级结构，在下级中，将多个环状的导电性场极板配置成同心圆状且浮置状。另一方面，在上级中，沿着下级的场极板的各间隙上方，配置环状的导电性场极板。
在这种结构中，在阳极电极和阴极电极间施加电压时，在阳极电极和下级的导电性场极板间、下级的导电性场极板和上级的导电性场极板间、以及下级的导电性场极板和阴极电极间形成电容。即，阳极电极和阴极电极间通过多个电容来接合。由此，可在衬底表面中获得均匀的电场分布。
可是，在上面的电容接合型的场极板结构中，各导电性场极板的电位没有被固定为特定电位，所以有耐压变动的问题。
专利文献1：
日本专利特开2000-22175号公报
专利文献2：
日本专利特开2002-353448号公报
专利文献3：
美国专利第5541439号说明书
如以上那样，在阳极电极和阴极电极间使用旋涡形状的电阻性场极板的情况下，因制造上的限制而需要足够宽的旋涡的间隔，因此，有不能取得充分的耐压的问题。另一方面，在使用电容接合型的场极板的情况下，由于导电性场极板的电位不稳定，所以有耐压变动的问题。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供充分确保电阻性场极板的间隙、且有高耐压特性的高耐压半导体器件。
本发明第一方案的高耐压半导体器件，包括：衬底；半导体层，形成在所述衬底上；横向型半导体元件，形成在所述半导体层的表面区域，具有内侧的第一主电极和外侧的第二主电极，在所述第一和第二主电极间流过主电流；场绝缘膜，在所述第二主电极的内侧形成于所述半导体层上，包围所述第一主电极；电阻性场极板，具有：多个旋转场极板，分别形成在所述场绝缘膜上，被配置成包围所述第一主电极、且从所述第一主电极依次靠近所述第二主电极，具有大致旋转形状，其最内侧的所述旋转场极板与所述第一主电极连接、最外侧的所述旋转场极板与所述第二主电极连接；连接场极板，连接相邻的所述旋转场极板；以及导电性场极板，在所述多个旋转场极板所产生的间隙上方，通过层间绝缘膜形成浮置状态，在对所述第一和第二主电极间施加电压时，在与所述电阻性场极板之间形成电容。
本发明第二方案的高耐压半导体器件是，在所述第一方案的高耐压半导体器件中，所述多个旋转场极板分别构成同心圆状。
本发明第三方案的高耐压半导体器件是，在所述第二方案的高耐压半导体器件中，所述导电性场极板沿着所述多个旋转场极板所产生的间隙上方形成同心圆状。
本发明第四方案的高耐压半导体器件中，所述导电性场极板以覆盖所述多个旋转场极板所产生的间隙中的多个的形式形成。
本发明第五方案的高耐压半导体器件是，在所述第一方案的高耐压半导体器件中，所述电阻性场极板形成旋涡状。
本发明第六方案的高耐压半导体器件是，在第五方案的高耐压半导体器件中，所述导电性场极板沿着所述电阻性场极板所产生的间隙上方形成旋涡状，并且被分断为多个。
本发明第七方案的高耐压半导体器件，包括：纵向型半导体元件，形成在所述半导体衬底中，在半导体衬底的第一面和第二面侧分别具有第一和第二主电极，在所述第一和第二主电极间流过主电流；以及终端部，该终端部包括：场电极，在所述半导体衬底的第一面侧，以在平行方向上与所述第一主电极和衬底面分离的状态形成于所述半导体衬底的外周部；场绝缘膜，在所述场电极的内侧形成在所述半导体衬底上，包围所述第一主电极；电阻性场极板，具有：多个旋转场极板，分别形成在所述场绝缘膜上，被配置成包围所述第一主电极、且从所述第一主电极依次靠近所述场电极，具有大致旋转形状，其最内侧的所述旋转场极板与所述第一主电极连接、最外侧的所述旋转场极板与所述场电极连接；连接场极板，连接相邻的所述旋转场极板；以及导电性场极板，在所述多个旋转场极板所产生的间隙上方通过层间绝缘膜形成浮置状态，在对所述第一主电极和所述场电极间施加电压时，在与所述电阻性场极板之间形成电容。
本发明第八方案的高耐压半导体器件是，所述多个旋转场极板分别构成同心圆状。
本发明第九方案的高耐压半导体器件是，在第八方案的高耐压半导体器件中，所述导电性场极板沿着所述多个旋转场极板所产生的间隙上方形成同心圆状。
本发明第十方案的高耐压半导体器件是，在第七方案的高耐压半导体器件中，所述电阻性场极板形成旋涡状；所述导电性场极板沿着所述电阻性场极板产生的间隙上方形成旋涡状，并且被分断为多个。
附图说明
图1是表示本发明第一实施方式的高耐压半导体器件的俯视图。
图2是取出图1的高耐压半导体器件中的电阻性场极板来表示的俯视图。
图3是图1的沿III-III线的剖面图。
图4(a)和4(b)是表示在电阻性场极板和导电性场极板之间形成的电容的图。
图5是别的导电性场极板的例示图。
图6是本发明第二实施方式的高耐压半导体器件的俯视图。
图7是本发明第三实施方式的高耐压半导体器件的俯视图。
图8是图7的沿VIII-VIII线的剖面图。
图9是表示具有电阻性场极板的现有高耐压半导体器件的俯视图。
图10是取出图9的高耐压半导体器件中的场极板来表示的图。
图11是图9的沿XI-XI的剖面图。
具体实施方式
图1是表示本发明第一实施方式的高耐压半导体器件的俯视图。该高耐压半导体器件表示横向型二极管的一例。
图2是表示该高耐压半导体器件中的电阻性场极板的俯视图。
图3是图1的沿III-III线的剖面图。
该高耐压半导体器件的特征是，包括：配置成同心圆状的多个环状电阻性场极板、连接相邻的电阻性场极板的带状电阻性场极板、沿着由环状电阻性场极板之间形成的间隙上方配置成浮置状(岛状)的导电性场极板。
以下，用图1～图3详细地说明这种高耐压半导体器件。
如图3所示，设置由单晶硅的支承衬底3、氧化硅膜(SiO2膜)形成的绝缘膜4、高电阻的n型衬底6构成的SOI衬底5。在n型衬底6的表面上，分别选择性地形成p型阳极区8和n型阴极区9。在p型阳极区8的表面上，选择性地形成杂质浓度高的p型接触区10。另一方面，在n型阴极区9的表面上，选择性地形成杂质浓度高的n型接触区11。
在p型阳极区8和n型阴极区9之间的n型衬底6的表面上，形成LOCOS氧化膜12。在该LOCOS氧化膜12上，形成由多晶硅等高电阻性材料构成的电阻性场极板1。
如图2所示，该电阻性场极板1由配置成同心圆状的多个电阻性场极板1a(电阻性场极板1a1～1a7)、以及连接相邻的电阻性场极板的带状的电阻性场极板1b构成。图中，1c是孔。
如图3所示，在p型接触区10上，例如通过由氧化硅膜形成的层间绝缘膜17，在与电阻性场极板1a1连接的状态下形成第一阳极电极13。此外，在n型接触区11上，通过层间绝缘膜17，在与电阻性场极板1a7连接的状态下形成第一阴极电极14。因此，第一阳极电极13和第一阴极电极14通过高电阻的电阻性场极板1(电阻性场极板1a1～1a7和电阻性场极板1b)电连接。
在这些第一阳极电极13和第一阴极电极14上，一体形成第二阳极电极15和第二阴极电极16，以便具有各自的厚度。
上述的电极、即第一和第二阳极电极13、15以及第一和第二阴极电极14、16例如由铝或铜、钨等形成。
另一方面，如图3所示，在环状的电阻性场极板1a及带状的电阻性场极板1b(参照图2)上，通过层间绝缘膜17，形成例如由铝构成的导电性场极板2(导电性场极板21～26)。如图1所示，该导电性场极板2沿着由电阻性场极板1a1～1a7生成的间隙上方被配置成同心圆状且浮置状。如图3所示，这样的导电性场极板2通过与上述第一阳极电极13和第一阴极电极14相同的工序或其它工序形成。
然后，在导电性场极板2的表面设置第二层间绝缘膜18。
下面说明以上结构的动作。
如图3所示，在第二阴极电极16上施加正电压，在第二阳极电极15上施加负电压。即，在该横向型二极管上施加反向电压(例如耐压电压)。此时，第二阴极电极16和第二阳极电极15通过高电阻的电阻性场极板1电连接，所以从第二阴极电极16向第二阳极电极15流过微小电流。其结果，在图3中，各电阻性场极板1a1～1a7分别具有从电阻性场极板1a7至电阻性场极板1a1台阶式下降状态的电位。
另一方面，在环状的电阻性场极板1a和导电性场极板2之间，如图4(a)所示，在施加电压时，形成电容。
图4(b)是等效地表示图4(a)所示电容接合关系的图。
如图4(b)所示，图4(a)的状态可看作在相邻的电阻性场极板之间接合了多个电容的状态。因此，相邻的电阻性场极板间的电位从一方的电阻性场极板的电位向另一方的电阻性场极板的电位平滑地变化。
从以上可知，在施加电压时，由于在电阻性场极板1中流过微小电流，所以各电阻性场极板1a1～1a7中的电位被指定，同时各电阻性场极板1a1～1a7的间隙中的电位平滑地变化。即，随着从高电位侧的电阻性场极板1a7向低电位侧的电阻性场极板1a1的行进，电阻性场极板1a1～1a7间的电位平滑地下降。如图3所示，这样形成的电位作用于n型衬底6的表面，在表面上，获得从第一阴极电极14侧到第一阳极电极13侧平缓下降的电位。因此，在p型阳极区8和n型衬底6之间形成的耗尽层，朝着图中左方向从p型阳极区8向n型阴极区9扩宽。由此，可获得高耐压特性。
如以上那样，根据本实施方式，在电位稳定的电阻性场极板的间隙上方，配设在电阻性场极板之间形成电容的电阻性场极板，所以将环状的电阻性场极板之间的间隙扩宽，同时可以获得均匀的电场分布。即，将电阻性场极板的间隔扩宽，同时可以获得高耐压特性。
在以上中，如图1所示，与环状的电阻性场极板1a1～1a7的各个间隙相对应来设置导电性场极板21～26。
相反，例如，如图5所示，也可以对两个间隙设置一个导电性场极板(导电性场极板71～73)。即使是该结构，由于也可以使各电阻性场极板1a1～1a7的间隙的电位变化平滑，所以与上述同样，可以获得均匀的电场分布。
图6是本发明第二实施方式的高耐压半导体器件的俯视图。
该高耐压半导体器件中的电阻性场极板21与第一实施方式的电阻性场极板不同，形成旋涡状(参照图10)。旋涡的最内侧的部分211连接第二阴极电极16，旋涡的最外侧部分212连接第二阳极电极15。而且，在该电阻性场极板21的间隙上方，通过未图示的层间绝缘膜，形成旋涡状的导电性场极板22。该导电性场极板22被分割为多个。其他结构与第一实施方式相同，所以省略详细的说明。
通过以上的结构，也可以获得与上述第一实施方式同等的效果。即，扩宽旋涡的间隙，同时可以在衬底表面获得均匀的电场分布。由此，可以获得高耐压特性。
在上述中，分别单独说明了第一及第二实施方式，但也可以将它们组合。例如，也可以在旋涡状的电阻性场极板上配置环状的导电性场极板。这种情况下，尽管在由电阻性场极板生成的间隙上方产生没有导电性场极板的部分，但可获得与上述第一及第二实施方式同等的效果。
此外，在上述第一及第二实施方式中，以横向型二极管为例进行了说明，但本发明也可以应用于IGBT或MOSFET等其他横向型的高耐压半导体器件。
此外，在上述第一及第二实施方式中，使用SOI衬底作为衬底，但本发明的应用范围不限定于SOI衬底。
下面，说明本发明的第三实施方式。
本发明的第三实施方式的特征是，作为接合终端技术，使用了电阻性场极板和导电性场极板。以下，更详细地说明该实施方式。
图7是本发明第三实施方式的高耐压半导体器件的俯视图。
该高耐压半导体器件表示功率MOSFET的一例，由元件部31和终端部32构成。元件部31的宽度L1例如为2mm。再有，图中33是源极电极。
图8是该高耐压半导体器件的沿VIII-VIII线的剖面图。
如图8所示，在n+型衬底34上形成n-型外延层35。
在元件部31的n-型外延层35的表面，选择性地形成p型基极区36，在该p型基极区36内，选择性地形成n型源极区37。在n型源极区37、p型基极区36及n-型外延层35上，通过层间绝缘膜38形成栅极电极39。形成绝缘膜40，以覆盖栅极电极39的表面；形成源极电极33，以覆盖元件部31的整个表面。
另一方面，在终端部32的n-型外延层35的表面形成氧化膜41。在n-型外延层35的表面形成n+型接触区42，以便在与元件部31之间夹置该氧化膜41。在该n+型接触区42、氧化膜41及与该氧化膜相邻的p型基极区36上，形成电阻性场极板43。最内侧的电阻性场极板431与源极电极33电连接，最外侧的电阻性场极板437与n+型接触区42电连接。
参照图7，各电阻性场极板431～437的平面图形构成沿终端部32的环状。与第一实施方式同样，相邻的电阻性场极板通过带状的电阻性场极板(未图示)来连接。
如图8所示，在电阻性场极板43上形成层间绝缘膜45，在该层间绝缘膜45的上方，沿着由电阻性场极板431～437形成的间隙上方形成导电性场极板46(导电性场极板461～466)。即，各导电性场极板461～466形成环状且呈浮置状。
在上述n+型接触区42及环状的电阻性场极板437上，形成终端电极44。因此，终端电极44和源极电极33通过高电阻的电阻性场极板43电连接。
另一方面，在n+型衬底34的背面侧形成漏极电极47。
在以上的结构中，在漏极电极47上施加正电压，在源极电极33上施加负(或0)电压(例如在源极电极-漏极电极间施加耐压电压)。
此时，从终端电极44向源极电极33，通过高电阻的电阻性场极板43流过微小电流。另一方面，与第一实施方式同样，在电阻性场极板431～437和导电性场极板461～466之间，形成电容。
因此，从上述可知，终端部32中的n-型外延层35的表面电场均匀分布。因此，在与氧化膜41相邻的p型基极区36和n-型外延层35之间形成的耗尽层，宽广地延伸到n+型接触区42一侧。由此，可以获得高耐压特性。
在上述第三实施方式中，以纵向型MOSFET为例进行了说明，但本发明也可以应用于IGBT和二极管等其他纵向型的高耐压半导体器件。
根据本发明，在一端连接第一主电极、另一端连接第二主电极的电阻性场极板的间隙上方，设置了对第一及第二主电极间施加电压时在电阻性场极板之间形成电容的导电性场极板，所以利用电容平滑地变化各间隙的电位，由此可以缓和衬底表面的电场。因此，可以获得高耐压特性。
Claims (12)
1.一种高耐压半导体器件，其特征在于，包括：
衬底；
半导体层，形成在所述衬底上；
横向型半导体元件，形成在所述半导体层的表面区域，具有内侧的第一主电极和外侧的第二主电极，在所述第一和第二主电极间流过主电流；
场绝缘膜，在所述第二主电极的内侧形成于所述半导体层上，包围所述第一主电极；
电阻性场极板，具有：多个旋转场极板，分别形成在所述场绝缘膜上，被配置成包围所述第一主电极、且从所述第一主电极依次靠近所述第二主电极，具有大致旋转形状，其最内侧的所述旋转场极板与所述第一主电极连接、最外侧的所述旋转场极板与所述第二主电极连接；连接场极板，连接相邻的所述旋转场极板；以及
导电性场极板，在所述多个旋转场极板所产生的间隙上方，通过层间绝缘膜形成浮置状态，在对所述第一和第二主电极间施加电压时，在与所述电阻性场极板之间形成电容。
2.如权利要求1所述的高耐压半导体器件，其特征在于，
所述多个旋转场极板分别构成同心圆状。
3.如权利要求2所述的高耐压半导体器件，其特征在于，
所述导电性场极板沿着所述多个旋转场极板所产生的间隙上方形成同心圆状。
4.如权利要求3所述的高耐压半导体器件，其特征在于，
所述导电性场极板以覆盖所述多个旋转场极板所产生的间隙中的多个的形式形成。
5.如权利要求1所述的高耐压半导体器件，其特征在于，
所述电阻性场极板形成旋涡状。
6.如权利要求5所述的高耐压半导体器件，其特征在于，
所述导电性场极板沿着所述电阻性场极板所产生的间隙上方形成旋涡状，并且沿着径向被分断为多个。
7.如权利要求1所述的高耐压半导体器件，其特征在于，
上述衬底是SOI衬底。
8.如权利要求1所述的高耐压半导体器件，其特征在于，
上述衬底是硅衬底。
9.一种高耐压半导体器件，其特征在于，包括：
纵向型半导体元件，形成在所述半导体衬底中，在半导体衬底的第一面和与上述第一面对置的第二面侧分别具有第一和第二主电极，在所述第一和第二主电极间流过主电流；以及
终端部，该终端部包括：
场电极，在所述半导体衬底的第一面侧，以在平行方向上与所述第一主电极和衬底面分离的状态形成于所述半导体衬底的外周部的上方；
场绝缘膜，在所述场电极的内侧形成在所述半导体衬底上，包围所述第一主电极；
电阻性场极板，具有：多个旋转场极板，分别形成在所述场绝缘膜上，被配置成包围所述第一主电极、且从所述第一主电极依次靠近所述场电极，具有大致旋转形状，其最内侧的所述旋转场极板与所述第一主电极连接、最外侧的所述旋转场极板与所述场电极连接；连接场极板，连接相邻的所述旋转场极板；以及
导电性场极板，在所述多个旋转场极板所产生的间隙上方通过层间绝缘膜形成浮置状态，在对所述第一主电极和所述场电极间施加电压时，在与所述电阻性场极板之间形成电容。
10.如权利要求9所述的高耐压半导体器件，其特征在于，
所述多个旋转场极板分别构成同心圆状。
11.如权利要求10所述的高耐压半导体器件，其特征在于，
所述导电性场极板沿着所述多个旋转场极板所产生的间隙上方形成同心圆状。
12.如权利要求9所述的高耐压半导体器件，其特征在于，
所述电阻性场极板形成旋涡状；
所述导电性场极板沿着所述电阻性场极板产生的间隙上方形成旋涡状，并且沿径向被分断为多个。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP166419/2003 | 2003-06-11 | ||
| JP2003166419A JP2005005443A (ja) | 2003-06-11 | 2003-06-11 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1574400A CN1574400A (zh) | 2005-02-02 |
| CN100336231C true CN100336231C (zh) | 2007-09-05 |
Family
ID=33508905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100484699A Expired - Fee Related CN100336231C (zh) | 2003-06-11 | 2004-06-10 | 高耐压半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6879005B2 (zh) |
| JP (1) | JP2005005443A (zh) |
| CN (1) | CN100336231C (zh) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323752B2 (en) * | 2004-09-30 | 2008-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit with floating diffusion regions |
| CN101405871A (zh) * | 2004-11-24 | 2009-04-08 | 美高森美公司 | 用于宽禁带功率器件的结终端结构 |
| FR2879024A1 (fr) * | 2004-12-08 | 2006-06-09 | St Microelectronics Sa | Peripherie de composant unipolaire vertical |
| US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
| US7535057B2 (en) * | 2005-05-24 | 2009-05-19 | Robert Kuo-Chang Yang | DMOS transistor with a poly-filled deep trench for improved performance |
| US7368785B2 (en) * | 2005-05-25 | 2008-05-06 | United Microelectronics Corp. | MOS transistor device structure combining Si-trench and field plate structures for high voltage device |
| US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
| JP4713327B2 (ja) * | 2005-12-21 | 2011-06-29 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| US7449748B2 (en) * | 2006-01-12 | 2008-11-11 | United Microelectronics Corp. | Semiconductor device |
| US8080848B2 (en) * | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| JP2008227474A (ja) * | 2007-02-13 | 2008-09-25 | Toshiba Corp | 半導体装置 |
| JP4973238B2 (ja) * | 2007-02-28 | 2012-07-11 | 三菱電機株式会社 | 半導体装置 |
| US20080296636A1 (en) * | 2007-05-31 | 2008-12-04 | Darwish Mohamed N | Devices and integrated circuits including lateral floating capacitively coupled structures |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| US7781832B2 (en) * | 2008-05-28 | 2010-08-24 | Ptek Technology Co., Ltd. | Trench-type power MOS transistor and integrated circuit utilizing the same |
| JP5699420B2 (ja) * | 2008-06-16 | 2015-04-08 | 富士電機株式会社 | Ｍｏｓ型半導体装置 |
| JP5376365B2 (ja) | 2009-04-16 | 2013-12-25 | 三菱電機株式会社 | 半導体装置 |
| TWI503956B (zh) * | 2009-09-30 | 2015-10-11 | Semiconductor Components Ind | 高電壓感測器設備及其方法 |
| JP5012978B2 (ja) * | 2009-09-30 | 2012-08-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP4935880B2 (ja) * | 2009-10-06 | 2012-05-23 | 株式会社デンソー | 半導体装置 |
| US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| JP5594515B2 (ja) * | 2010-03-26 | 2014-09-24 | 日本電気株式会社 | 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法 |
| JP5711646B2 (ja) * | 2010-11-16 | 2015-05-07 | 株式会社豊田中央研究所 | ダイオード |
| US8680616B2 (en) | 2010-12-03 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | High side gate driver device |
| US8629513B2 (en) * | 2011-01-14 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | HV interconnection solution using floating conductors |
| US8786050B2 (en) * | 2011-05-04 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage resistor with biased-well |
| JP5748353B2 (ja) | 2011-05-13 | 2015-07-15 | 株式会社豊田中央研究所 | 横型半導体装置 |
| US8803232B2 (en) | 2011-05-29 | 2014-08-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages |
| US8664741B2 (en) * | 2011-06-14 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company Ltd. | High voltage resistor with pin diode isolation |
| TWI506798B (zh) * | 2011-06-16 | 2015-11-01 | Macronix Int Co Ltd | 高壓電阻半導體裝置與製造高壓電阻半導體裝置的方法 |
| CN102842577B (zh) * | 2011-06-20 | 2015-09-09 | 旺宏电子股份有限公司 | 高压电阻半导体装置与制造高压电阻半导体装置的方法 |
| WO2013069408A1 (ja) | 2011-11-11 | 2013-05-16 | 富士電機株式会社 | 半導体装置 |
| JP5756041B2 (ja) * | 2012-03-06 | 2015-07-29 | 株式会社豊田中央研究所 | 半導体装置 |
| FR2987938A1 (fr) * | 2012-03-12 | 2013-09-13 | St Microelectronics Sa | Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique |
| CN103681662B (zh) * | 2012-09-04 | 2017-07-21 | 旺宏电子股份有限公司 | 半导体结构及其制造方法与操作方法 |
| EP2757580A1 (en) * | 2013-01-22 | 2014-07-23 | Nxp B.V. | Bipolar cmos dmos (bcd) processes |
| US9240463B2 (en) | 2013-05-24 | 2016-01-19 | Globalfoundries Inc. | High voltage laterally diffused metal oxide semiconductor |
| US9059276B2 (en) | 2013-05-24 | 2015-06-16 | International Business Machines Corporation | High voltage laterally diffused metal oxide semiconductor |
| JP6134219B2 (ja) * | 2013-07-08 | 2017-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9236449B2 (en) * | 2013-07-11 | 2016-01-12 | Globalfoundries Inc. | High voltage laterally diffused metal oxide semiconductor |
| US8962402B1 (en) | 2013-08-14 | 2015-02-24 | International Business Machines Corporation | Lateral diffusion metal oxide semiconductor (LDMOS) device with tapered drift electrode |
| JP2015090952A (ja) * | 2013-11-07 | 2015-05-11 | 株式会社豊田中央研究所 | 横型半導体装置とその製造方法 |
| JP2015176889A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置 |
| CN104167435B (zh) * | 2014-08-08 | 2017-01-11 | 无锡市晶源微电子有限公司 | 一种带分压环结构的片上高压电阻 |
| JP6344137B2 (ja) * | 2014-08-19 | 2018-06-20 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| CN106794499B (zh) * | 2014-10-10 | 2018-10-12 | 杰富意钢铁株式会社 | 材料特性值推定方法、材料特性值推定装置、及钢带的制造方法 |
| US9818861B2 (en) * | 2015-04-24 | 2017-11-14 | Vanguard International Semiconductor Corporation | Semiconductor device and method for forming the same |
| CN106653830B (zh) * | 2015-10-28 | 2019-09-17 | 无锡华润上华科技有限公司 | 半导体器件耐压结构 |
| JP6885013B2 (ja) * | 2015-12-15 | 2021-06-09 | 富士電機株式会社 | 半導体装置 |
| US10332942B2 (en) * | 2016-08-12 | 2019-06-25 | Hon Hai Precision Industry Co., Ltd. | OLED touch display panel |
| JP6910907B2 (ja) * | 2017-09-25 | 2021-07-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10892360B2 (en) * | 2017-11-27 | 2021-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with high voltage device |
| CN108511516A (zh) * | 2018-06-04 | 2018-09-07 | 中山汉臣电子科技有限公司 | 一种具有新型终端结构的功率半导体器件 |
| CN111554740A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件 |
| CN111554741A (zh) * | 2020-05-13 | 2020-08-18 | 丽晶美能（北京）电子技术有限公司 | 功率半导体器件的制备方法 |
| CN113948571B (zh) * | 2021-10-18 | 2023-08-25 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN115084231B (zh) * | 2022-07-19 | 2023-03-03 | 浙江大学 | 一种二极管及其制造方法 |
| CN115224113B (zh) * | 2022-09-15 | 2023-01-20 | 北京芯可鉴科技有限公司 | 横向超结器件、横向绝缘栅双极晶体管及制造方法 |
| CN117558746B (zh) * | 2024-01-09 | 2024-04-16 | 润新微电子(大连)有限公司 | 一种含可变电势多场板结构的器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541439A (en) * | 1994-11-17 | 1996-07-30 | Xerox Corporation | Layout for a high voltage darlington pair |
| JPH10314018A (ja) * | 1997-05-20 | 1998-12-02 | Toshiba Home Technol Corp | 保温釜 |
| US6150702A (en) * | 1998-06-30 | 2000-11-21 | Kabushiki Kaisha Toshiba | Lateral high-voltage semiconductor device having an outwardly extended electrode |
| US6246101B1 (en) * | 1998-07-07 | 2001-06-12 | Mitsubishi Denki Kabushiki Kaisha | Isolation structure and semiconductor device including the isolation structure |
| CN1377093A (zh) * | 2001-03-22 | 2002-10-30 | 松下电器产业株式会社 | 高耐压半导体器件 |
| CN1389918A (zh) * | 2001-06-04 | 2003-01-08 | 松下电器产业株式会社 | 高耐压半导体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175277B1 (ko) * | 1996-02-29 | 1999-02-01 | 김광호 | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 |
| JP3958404B2 (ja) | 1997-06-06 | 2007-08-15 | 三菱電機株式会社 | 横型高耐圧素子を有する半導体装置 |
| EP1111683A3 (en) * | 1999-12-17 | 2005-02-02 | Matsushita Electric Industrial Co., Ltd. | High-voltage semiconductor device |
| JP3749191B2 (ja) | 2001-03-22 | 2006-02-22 | 松下電器産業株式会社 | 高耐圧半導体装置 |
-
2003
- 2003-06-11 JP JP2003166419A patent/JP2005005443A/ja active Pending
-
2004
- 2004-03-02 US US10/790,015 patent/US6879005B2/en not_active Expired - Fee Related
- 2004-06-10 CN CNB2004100484699A patent/CN100336231C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541439A (en) * | 1994-11-17 | 1996-07-30 | Xerox Corporation | Layout for a high voltage darlington pair |
| JPH10314018A (ja) * | 1997-05-20 | 1998-12-02 | Toshiba Home Technol Corp | 保温釜 |
| US6150702A (en) * | 1998-06-30 | 2000-11-21 | Kabushiki Kaisha Toshiba | Lateral high-voltage semiconductor device having an outwardly extended electrode |
| US6246101B1 (en) * | 1998-07-07 | 2001-06-12 | Mitsubishi Denki Kabushiki Kaisha | Isolation structure and semiconductor device including the isolation structure |
| CN1377093A (zh) * | 2001-03-22 | 2002-10-30 | 松下电器产业株式会社 | 高耐压半导体器件 |
| CN1389918A (zh) * | 2001-06-04 | 2003-01-08 | 松下电器产业株式会社 | 高耐压半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005005443A (ja) | 2005-01-06 |
| US20040251499A1 (en) | 2004-12-16 |
| US6879005B2 (en) | 2005-04-12 |
| CN1574400A (zh) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100336231C (zh) | 高耐压半导体器件 | |
| CN1194414C (zh) | 纵型半导体器件 | |
| CN1228858C (zh) | 电力半导体器件 | |
| CN1238904C (zh) | 横向结型场效应晶体管 | |
| CN1220273C (zh) | 具有双扩散体分布的沟槽mosfet器件及制造方法 | |
| CN1135630C (zh) | 高压cmos结构的半导体器件及其制造方法 | |
| CN1879222A (zh) | 沟槽栅极场效应器件 | |
| CN1790714A (zh) | 半导体器件及制造其的方法 | |
| CN1947261A (zh) | 沟槽半导体器件及其制造方法 | |
| JP4185507B2 (ja) | ディープ・トレンチ・スーパースイッチング装置 | |
| CN1788355A (zh) | 场效应晶体管及使用该晶体管的显示器件 | |
| CN1237619C (zh) | 半导体装置 | |
| CN1967868A (zh) | 半导体装置及其制造方法 | |
| CN1505170A (zh) | SiC-MISFET及其制造方法 | |
| CN1694265A (zh) | 半导体器件及其制造方法 | |
| CN1787228A (zh) | 半导体器件 | |
| CN1815739A (zh) | 半导体器件及其制作方法 | |
| CN1735294A (zh) | 有机电致发光器件及其制造方法 | |
| CN101032030A (zh) | 半导体装置 | |
| CN1898801A (zh) | 纵型栅极半导体装置及其制造方法 | |
| CN1638144A (zh) | 半导体器件及其制造方法 | |
| CN1700430A (zh) | 半导体装置的制造方法 | |
| CN1677692A (zh) | 超级结半导体元件及其制造方法 | |
| CN1692449A (zh) | 具有可编程阈值电压的dmos器件 | |
| CN1742378A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 Termination date: 20140610 |
|
| EXPY | Termination of patent right or utility model |