CN1377093A - 高耐压半导体器件 - Google Patents

高耐压半导体器件 Download PDF

Info

Publication number
CN1377093A
CN1377093A CN02107779A CN02107779A CN1377093A CN 1377093 A CN1377093 A CN 1377093A CN 02107779 A CN02107779 A CN 02107779A CN 02107779 A CN02107779 A CN 02107779A CN 1377093 A CN1377093 A CN 1377093A
Authority
CN
China
Prior art keywords
mentioned
electrode
diffusion region
drain
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107779A
Other languages
English (en)
Other versions
CN1231977C (zh
Inventor
野田正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1377093A publication Critical patent/CN1377093A/zh
Application granted granted Critical
Publication of CN1231977C publication Critical patent/CN1231977C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的目的为提供一种即使在高温下的使用导通电阻不会劣化这样的高可靠性高耐压半导体器件。本发明的高耐压半导体器件具有半导体层1;漏极偏置扩散区2;源极扩散区5;漏极扩散区4;埋入到漏极偏置扩散区2内的第一导电型埋入扩散区3;以电浮动状态形成在场绝缘膜7上的至少一个板式电极(15a、16a、17a);形成在位于板式电极(15a、16a、17a)上的层间绝缘膜8上,一部分与漏极扩散区4电气连接,且与板式电极(15a、16a、17a)电容耦合的金属电极14(14－1、14－2、14－3)。

Description

高耐压半导体器件
技术领域
本发明涉及一种高耐压半导体器件。
技术背景
已往的高耐压半导体器件，例如在日本国特开2000-12854号公报中记载着。该公报中所记载的高耐压半导体器件是绝缘栅型晶体管。以下，参照图12对已往的绝缘栅型晶体管进行说明。图12示意地显示了已往的绝缘栅型晶体管的剖面结构。
图12所示的绝缘栅型晶体管包括：P型半导体衬底1，形成在半导体衬底1内的包括低浓度N型杂质的漏极偏置(off set)扩散区2，埋入在漏极偏置扩散区2内的包括P型杂质的低浓度埋入扩散区3，位于漏极偏置扩散区2内的包括高浓度N型杂质的漏极扩散区4，形成在半导体衬底1内的包括高浓度N型杂质的源极扩散区5，以及包括高浓度P型杂质的接触用扩散区19。低浓度埋入扩散区3，具有给漏极印加高电压时促进漏极偏置扩散区2的耗尽化的功能。补充一下，低浓度埋入扩散区3的一部分与半导体衬底1连接着，未示。在半导体衬底1内，形成有包括P型杂质的穿通防止用扩散区20，以使它包围源极扩散区5和接触用扩散区19。穿通防止用扩散区20，提高作为MOS晶体管的活性区域的漏极偏置扩散区2和源极扩散区5之间的P型杂质浓度，以便防止发生在那个地方的穿通现象。
在半导体衬底1上，形成有膜厚度很薄的栅极氧化膜6，和膜厚度很厚的氧化膜(场氧化膜)7，氧化膜6、7中的位于漏极偏置扩散区2和源极扩散区5之间的上面的那一部分上，设置有由多晶硅形成的栅极11。补充一下，氧化膜6、7中的位于漏极偏置扩散区2和漏极扩散区4之间的上面的那一部分上，形成有漏极多晶硅电极18。形成有层间绝缘膜8，以使它包围氧化膜6、7，栅极11以及漏极多晶硅电极18。
在接触用扩散区19、源极扩散区5以及漏极扩散区4上，分别依次连接有金属电极12、13以及14。金属电极12是用来连接作为主体的P型半导体衬底1的主体用金属电极，金属电极13是用来接触源极扩散区5的源极用金属电极，金属电极14是用来接触漏极扩散区4的漏极用金属电极。在金属电极12、13、14以及层间绝缘膜8上形成有表面保护膜9，在其上面又形成有密封用树脂10。
在图12所示的绝缘栅型晶体管中，源极用金属电极13、主体用金属电极12以及低浓度P型埋入扩散区3均被给予GND电位，并且漏极用金属电极14被给予正的高电位，在栅极11上被施加控制电压。一给予栅极11阈值以上的正电位(控制电压)，栅极11正下方的半导体衬底1的表面附近就从P型反转到N型，由此产生所谓的沟道区，绝缘栅型晶体管就导通了。此时导通电流从漏极扩散区4经由漏极偏置扩散区2、和半导体衬底1表面的沟道区流到源极扩散区5。反之，如给予栅极11小于阈值的电压，则沟道区变小，绝缘栅型晶体管变为非导通。
补充一下，在本说明书中，将晶体管保持非导通状态定义为耐压，将在高偏压(例如100V以上)下保持非导通状态定义为高耐压。另外，晶体管在导通状态下的源极·漏极之间的电阻值定义为导通电阻。
下面，参照一下图13。图13显示在常温时给图12所示的高耐压半导体器件(绝缘栅型晶体管)施加高电压(600V)时的电位分布情况，用虚线表示每个电位的等电位线。补充一下，按照本案发明人所进行的模拟试验结果显示该电位分布(等电位线)。
图13所示的电位分布情况是：给P型半导体衬底1、P型低浓度埋入扩散区3以及N型源极扩散区5施加0(V)，给栅极11施加0(V)，给N型漏极扩散区4施加600(V)的情况，以虚线显示此时的等电位线。
在附图所示的高耐压半导体器件，有效利用了使漏极偏置扩散区2内完全耗尽化来确保初始耐压的所谓再冲浪(resurf)技术。下面说明其原理。
在该高耐压半导体器件工作时，一般将半导体衬底1及源极扩散层5为0(V)，给金属电极14工作所必要的漏极电压。如将其漏极电压从0(V)逐渐提高，在漏极电压较低时，由P型半导体衬底1和N型漏极偏置扩散区2的PN结所发生的耗尽层延展到半导体衬底1内和漏极偏置扩散区2内，同时由P型低浓度埋入扩散区3和漏极偏置扩散区2的PN结所发生的耗尽层，也延展到低浓度埋入扩散区3内和漏极偏置扩散区2内。在图13中，低浓度埋入扩散区3往高度方向的浓度分布为：中心部浓度高，随着从中心部向上下方向浓度变低。因此，低浓度埋入扩散区3内的往高度方向的电位，其中心部较低分布。
另外，低浓度埋入扩散区3内的源极侧的那一部分被设定为0(V)，且使它延展到漏极侧设置，低浓度埋入扩散区3内的宽度方向的电位分布从源极向漏极方向变高。因此，如图13所示，低浓度埋入扩散区3内的等电位线成为往漏极侧的凸形状。
其次，使漏极电压上升，就从半导体衬底1和漏极偏置扩散区2的PN结延伸的耗尽层，连接从低浓度埋入扩散区3和漏极偏置扩散区2的PN结延伸的耗尽层。再使电压上升，漏极偏置扩散区2内就除漏极扩散区4附近外都耗尽化。再使电压上升，漏极偏置扩散区2内几乎都耗尽化。也就是说，通过使漏极偏置扩散区2内耗尽化，能缓和漏极偏置扩散区2内的电场集中而能获得高耐压特性。在此结构下，低浓度埋入扩散区3具有促进漏极偏置扩散区2耗尽化的功能。因此，与没有低浓度埋入扩散区3的场合相比，即使高设定漏极偏置扩散区2的杂质浓度，在较低的漏极电压下获得漏极偏置扩散区2的耗尽化，结果漏极偏置扩散区2内的电场缓和，故能确保高耐压特性。并且，与没有低浓度埋入扩散区3的场合相比，当保持相同的高耐压特性时，可提高漏极偏置扩散区2的杂质浓度，故能减低绝缘栅型晶体管的导通电阻。
在图13所示的结构下，漏极偏置扩散区2，除漏极扩散区4附近外都耗尽化了，故漏极偏置扩散区2内的等电位线分布得很均匀。特别在表面附近，对水平方向大约垂直分布。
下面，在图14中显示晶体管在导通状态下的电流路线。从漏极电极14流入的电流，流到漏极扩散区4后，流在漏极偏置扩散区2内。流在漏极偏置扩散区2内的电流，以埋入在漏极偏置扩散区2内的低浓度埋入扩散区3为界分流为上层部和下层部，然后又汇合在一起，之后经过形成在半导体衬底1表面的栅极11正下方的沟道区流到源极扩散区5内。然后，漏极偏置扩散区2内的上层，其杂质浓度比下层高，比电阻比下层小，故电流大部分流在上层部。因此，可以说，流在杂质浓度较高的上层部的电流的电流量就是使绝缘栅型晶体管的导通电阻(导通时的源极·漏极间电阻)成为低的关键。
但是，如果将500(V)以上的高电压，例如600(V)加给漏极用金属电极14，在周围温度150℃的高温状态下使上述已往的高耐压半导体器件工作，则有导通电阻(晶体管导通时的源极·漏极间的电阻)就变增加的现象。该现象能用高温偏压试验这种寿命试验来再现，如增大加给漏极用金属电极14的电压，则其导通电阻变化程度增加，反之减少加给漏极用金属电极14的电压，则其导通电阻变化程度减少。
关于高温偏压试验中导通电阻变化程度的机理尚未揭开，仍不过停留在推论的水平上。于是，可推论如下。
一般来说，半导体芯片被密封用树脂密封，不让水分浸透到树脂封装内。但在作为一般密封用树脂的酚醛环氧树脂中，含有0.9％～1.6％的羟基OH，若该羟基OH在高温时活性化，一般认为是绝缘物的密封用树脂10变成半绝缘状态(在高电阻下导通的状态)。
一般高耐压半导体器件用密封用树脂10成型半导体芯片，多个外部端子(未示)和半导体芯片上的多个衬片(未示)之间分别用金属线(未示)连接。这些金属线分别被印加接地电位0(V)、电源电压600(V)、以及控制信号，所以如果密封用树脂10因为上述理由变成半绝缘状态，则可推测将600(V)和0(V)之间的中间电位给予了表面保护膜9的表面。它取决于半导体芯片的布置，例如，当在半导体芯片的绝缘栅型晶体管一侧设有接地用衬片(未示)，而电源用衬片(未示)设在远离此处的位置上时，位于绝缘栅型晶体管上的密封用树脂10会有100(V)的中间电位。结合这种情况考虑，本案发明人假定高温偏压试验时半导体芯片上的表面保护膜9和密封用树脂10之间的界面具有100(V)的电位，探讨了在这种情况下的电位是怎样分布的。
下面参照图15说明高温偏压试验时的电位分布。图15是在与用图14所作的说明同样的偏压条件下，设想进行处于高温状态的高温偏压试验时的电位分布图。在图中用虚线表示等电位线。
如图15所示，在高温偏压试验时表面保护膜9和密封用树脂10之间的界面的电位变为100V，漏极偏置扩散区2表面的等电位线中的100V以下的部分向源极侧倾斜，大于100V的部分向漏极侧倾斜。大于100V的等电位线向漏极侧倾斜，意味着N型漏极偏置扩散区2表面和氧化膜7之间的界面，氧化膜7一侧的电位对于N型漏极偏置扩散区2表面变为负电位。
而且，有报告说(日科技连出版社发行的著作《半导体设备的可靠性技术》)，在半导体区域和氧化膜的界面，若氧化膜一侧在高温环境中一变成负电位，该界面的Si-H、Si-OH等的键结就破坏，产生正的固定电荷。出现这种情况，在漏极偏置扩散区2和氧化膜7的界面一产生正的固定电荷，在氧化膜7中也会产生负的可动电荷。这样一来，氧化膜7中负的可动电荷伴随着时间的经过而被吸引到漏极用金属电极14的正的高电位。在靠近氧化膜7中的漏极用金属电极14的地方产生很多负电荷分布的区域。此时，移动到氧化膜7中的靠近漏极用金属电极14的负可动电荷，因为氧化膜7中的等电位线向漏极一侧倾斜，所以分布在氧化膜7和漏极偏置扩散区2之间的界面。产生了的负可动电荷原来所在的地方，发生分布很多正的固定电荷的区域。
即因为在接近漏极用金属电极14的氧化膜7中的界面存在很多负电荷，所以漏极偏置扩散区2的正的空穴被吸引过来，漏极偏置扩散区2的表面反转为P型，成为P型反型层23。另一方面，在残存正的固定电荷的区域，漏极偏置扩散区2中的电子被吸引过来，漏极偏置扩散区2中的电子密度局部变高，在漏极偏置扩散区2的表面附近产生N型存储层24。这样一来，可以认为在在漏极偏置扩散区2的表面上形成了P型反型层23和N型存储层24时，因P型反型层23的发生，漏极偏置扩散区2内上层的电流经路就变窄，结果伴随着时间的经过会导致导通电阻的增加。
发明内容
本发明是鉴于所述诸问题而产生的，其目的在于：提供一种即使在高温下使用，其导通电阻也不会劣化的可靠性很高这样的高耐压半导体器件。
根据本发明的高耐压半导体器件包括：第一导电型的半导体层；形成在上述第一导电型的半导体层内的第二导电型的漏极偏置(off set)扩散区；从上述漏极偏置扩散区隔离开并且形成在上述第一导电型半导体层内的第二导电型的源极扩散区；形成在上述漏极偏置扩散区内的第二导电型的漏极扩散区；埋入在上述漏极偏置扩散区内，且至少其一部分与上述第一导电型半导体层电气连接的第一导电型埋入扩散区；形成在上述第一导电型半导体层中，位于上述源极扩散区和上述漏极偏置扩散区之间的那一部分上的栅极绝缘膜；形成在上述栅极绝缘膜上的栅极；形成在上述漏极偏置扩散区上的场绝缘膜；至少一个在上述场绝缘膜上以电浮动状态形成的板式电极；形成在上述场绝缘膜以及上述至少一个板式电极上的层间绝缘膜；形成在位于上述至少一个板式电极上的上述层间绝缘膜上，且其一部分与上述漏极扩散区电气连接，且与上述至少一个板式电极电容耦合的金属电极。
在一个实施例中，上述漏极扩散区形成于上述漏极偏置扩散区的中央部，且从上述半导体层法线方向看上去是近似圆形的形状；上述源极扩散区，隔着上述外周一定的距离形成在上述半导体层内，以使它包围上述漏极偏置扩散区的外周；上述埋入扩散区，被埋入在上述漏极偏置扩散区内，包围上述漏极扩散区的上述近似圆形的外周。
在一个实施例中，上述至少一个板式电极是，多个以上述漏极扩散区为中心分别形成为同心圆的圆环状的电极。
在一个实施例中，上述金属电极具有隔着上述层间绝缘膜位于上述圆形状的多个电极上的多个圆环状的金属电极、和分别将上述多个圆环状的金属电极电气连接起来的连接部，通过上述层间绝缘膜，每个上述多个圆环状的电极和每个上述多个圆环状的金属电极电容耦合。
在一个实施例中，上述金属电极包括：从上述半导体层的法线方向看上去，以上述漏极扩散区为中心，覆盖到上述圆环状的多个电极中最靠近上述漏极扩散区的圆环状电极的外缘的部分。
在一个实施例中，位于至少上述一个板式电极上面的上述金属电极的宽度，比该至少一个板式电极的宽度窄。
在一个实施例中，上述金属电极，从上述半导体层的法线方向看上去，在上述层间绝缘膜上具有穿过上述至少一个板式电极的一部分的延伸部分。
在一个实施例中，又具有在上述金属电极以及上述层间绝缘膜上形成的表面保护膜，和在上述表面保护膜上形成的密封树脂部。
在一个实施例中，上述半导体层是半导体衬底。
在一个实施例中，在绝缘衬底上形成有上述第一导电型半导体层。
依照本发明，包括：至少一个以电浮动状态形成在场绝缘膜上的板式电极，和与该至少一个板式电极电容耦合，且其一部分与漏极扩散区电气连接的金属电极，故能抑制发生在漏极偏置扩散区和场绝缘膜之间的界面的正的固定电荷以及负的可动电荷。结果，就能提供一种即使在高温偏压可靠性试验下导通电阻不变这样的高可靠性高耐压半导体器件。
附图说明
下面简要说明附图。
图1是模式化地表示有关本发明实施例1的高耐压半导体器件的剖面立体图。
图2是表示有关实施例1的高耐压半导体器件的主要部位剖面构造的主要部位剖视图。
图3是用以说明有关实施例1的高耐压半导体器件的在常温下的电位分布的剖视图。
图4是用以说明有关实施例1的高耐压半导体器件的在高温偏压试验时的电位分布的剖面图。
图5是表示有关实施例1的高耐压半导体器件的改变例的剖视图。
图6是表示实施例1的高耐压半导体器件的改变例的剖面图。
图7是表示实施例1的高耐压半导体器件的改变例的剖面图。
图8是表示实施例2的高耐压半导体器件的俯视图。
图9是表示实施例3的高耐压半导体器件的剖面立体图。
图10是表示有关实施例3的高耐压半导体器件的俯视图。
图11是表示有关实施例3的高耐压半导体器件的改变例的俯视图。
图12是已往例子的高耐压半导体器件的剖面图。
图13是为了说明已往例子的在常温下的电位分布的剖面图。
图14是为了说明已往例子的高压半导体器件的电流路线的剖面图。
图15是为了说明已往例子的高耐压半导体器件的高温偏压试验时的耐压劣化的剖视图。
下面进行符号说明。
1-半导体衬底；2-漏极偏置扩散区；3-低浓度埋入扩散区；4-漏极扩散区；5-源极扩散区；6-栅极氧化膜；7-厚氧化膜；8-层间绝缘膜；9-表面保护膜；10-密封用树脂；11-栅极；12-主体用金属电极；13-源极用金属电极；13-1-源极·主体共用金属电极；14-漏极用金属电极；14-1、14-2、14-3-圆环状金属电极；14-4-金属电极连接部；15a、16a、17a-板式电极；18-漏极多晶硅电极；19-接触用扩散区；20-穿通防止用扩散区；21-漏极金属用焊垫区；23-P型反型层；24-N型反型层。
具体实施方式
以下参照附图，对本发明的实施例进行说明。为了说明的简洁化，将实际上具有同一功能的结构因素用同一参照符号表示。在以下的实施例中，以具有100V以上(例如500～800V)的耐压的高耐压半导体器件为中心进行说明。补充一下，本发明并不局限于以下的实施例。(实施例1)
参照图1到图4对实施例1所涉及的高耐压半导体器件进行说明。图1是示意地示出了本实施例的高耐压半导体器件的剖面结构的剖面立体图。补充一下，为简单起见本实施例的结构，省略了作为半导体芯片最上层的表面保护膜以及密封用树脂。
本实施例的高耐压半导体器件(绝缘栅极型晶体管)包括：第一导电型半导体层1；形成在半导体层1内的第二导电型漏极偏置扩散区2；离开漏极偏置扩散区2并形成在半导体层1内的第二导电型源极扩散区5；形成在漏极偏置扩散区2内的第二导电型漏极扩散区4；埋入在漏极偏置扩散区2，且至少它一部分与半导体层1电气连接的第一导电型埋入扩散区3。半导体层1中的位于源极扩散区5和漏极偏置扩散区2之间的那一部分上形成有栅极绝缘膜6，在栅极绝缘膜6上形成有栅极11。在漏极偏置扩散区2上形成有场绝缘膜7，在场绝缘膜7上设有以电浮动状态下形成了的板式电极15a、16a、17a。在场绝缘膜7以及板式电极15a、16a、17a上形成有层间绝缘膜8，位于板式电极15a、16a、17a上的层间绝缘膜8上，形成有其一部分与漏极扩散区4电气连接、且与每个板式电极15a、16a、17a电容耦合的金属电极14以及14-1～14-4。
以下，进一步说明本实施例的半导体器件。本实施例的半导体层1为P型半导体衬底(P型硅衬底)，漏极偏置扩散区2为包括低浓度N型杂质的漏极偏置扩散区。埋入扩散区3为P型低浓度埋入扩散区，它具有在给漏极施加高电压时促进漏极偏置扩散区2内所发生的耗尽化的功能。漏极扩散区4为包括高浓度N型杂质的漏极扩散区，源极扩散区5为包括高浓度N型杂质的源极扩散区。补充一下，在本实施例的高耐压半导体器件中也利用上述说明的叫做再冲浪(resurf)的技术。
在本实施例中，在漏极偏置扩散区2的中央部形成有漏极扩散区4，它从半导体衬底1的法线方向看上去呈近似圆形。源极扩散区5从漏极偏置扩散区2的外周隔离开所定距离(例如2.5μm)，且包围该外周被形成在半导体衬底1内。埋入扩散区3，包围漏极扩散区4的近似圆形外周被埋设在漏极偏置扩散区2内。
另外，在P型半导体衬底1中，设有包括高浓度P型杂质的接触用扩散区19，形成有包括P型杂质的穿通防止用扩散区20，它包围接触用扩散区19及源极扩散区5。穿通防止用扩散区20，具有提高作为MOS晶体管活性区的漏极偏置扩散区2和源极扩散区5之间的P型杂质浓度，以便防止由于区2和区5之间发生的穿通现象导致的耐压下降的功能。
另外，本实施例中的栅极绝缘膜6是很薄的栅极氧化膜，场绝缘膜7是很厚的氧化膜。在本实施例中，栅极绝缘膜6和场绝缘膜7连接着，且例如由氧化硅构成。位于栅极绝缘膜6上的栅极11，由多晶硅构成。此外，氧化膜6、7中的位于漏极偏置扩散区2和漏极扩散区4之间的上边的部分上，形成有漏极多晶硅电极18。补充一下，在层间绝缘膜8上形成有表面保护膜9，其上形成有密封用树脂10，图1中未示。
在半导体衬底1中的接触用扩散区19上，连接有与作主体的半导体衬底1连接的主体用金属电极12，在源极扩散区5上，连接有与接触源极扩散区5接触的源极用金属电极13。补充一下，在本实施例中，金属电极12和金属电极13是电气连接使用的。在漏极扩散区4上，连接有和漏极扩散区4接触的漏极用金属电极14。金属电极12、13及14都分别由铝或铝合金构成。
漏极用金属电极14，是其上端的平面形状为圆盘状的圆盘状金属电极(或圆柱状金属电极)，漏极用金属电极14，与多个其平面形状为圆环状的圆环状金属电极14-1、14-2、14-3电气连接，漏极用金属电极14和圆环状金属电极14-1、14-2、14-3，通过连接部14-4连接。每个圆环状金属电极14-1、14-2、14-3和电浮动状态的每个板式电极15a、16a、17a互相电容耦合。在本实施例中，板式电极15a、16a、17a是多个以漏极扩散区4为中心的形成为同心圆状的圆环状的电极，由多晶硅构成。补充一下，板式电极15a、16a、17a和圆环状金属电极14-1、14-2、14-3都从衬底法线看上去成为同心圆。
下面，参照图2到图4对本实施例的高耐压半导体器件的工作进行说明。
图2是用以说明本实施例的高耐压半导体器件中的寄生电容的要部剖面图。图3是显示高耐压半导体器件在常温时的电位分布(potential分布)的概念图，图4是显示在高温偏压试验下的电位分布的概念图。
根据本案发明人进行的模拟试验的结果显示图3及图4的电位分布。补充一下，本实施例的条件例如为：P型半导体衬底1的杂质浓度为2×1014cm-3，N型漏极偏置扩散区2的杂质表面浓度为1.5×1016cm-3，扩散深度为7.5μm。P型低浓度埋入扩散区3的杂质高峰浓度为7.0×1016cm-3，深度方向扩散幅度为1.0μm。漏极扩散区4及源极扩散区5的杂质表面浓度为8.0×1019cm-3，扩散深度为0.2μm。厚度很厚的氧化膜7的厚度为1μm，层间绝缘膜8的材质为CVD氧化膜，其厚度为4μm。表面保护膜9的材质为氮化硅膜，其厚度为1μm。板式电极15a、16a、17a的材质为多晶硅或铝(Al)，其宽度为9μm，每个电极的间距为1μm。圆环状金属电极14-1、14-2、14-3的材料为铝(Al)，其宽度为9μm，每个电极的间距为1μm。
在图2中，除了图1中所显示的结构以外，还显示图1中省略了的表面保护膜9及密封用树脂10。本实施例的表面保护膜9，例如由硅酸盐玻璃、氮化硅、聚酰亚胺系树脂构成，或者由它们的组合构成，或者表面保护膜9由叠层膜构成。在表面保护膜9构成为叠层膜的情况下，最好是上层为由聚酰亚胺系树脂构成的绝缘层。这时，下层形成为由无机材料构成的绝缘层(例如硅酸盐玻璃层、氮化硅层)。聚酰亚胺系树脂除了聚酰亚胺树脂以外，还有聚酰胺-酰亚胺树脂、聚酰胺酸树脂(聚酰亚胺树脂的前驱体)等。再就是，本实施例中的密封用树脂10例如由酚醛环氧树脂等构成。
补充一下，因聚酰亚胺系树脂和酚醛环氧树脂不同，即使在高温下(150℃)它也能维持很高的绝缘性，故它可作为可靠性很高的有机绝缘膜用。还有，和利用CVD法形成的无机系绝缘膜相比，聚酰亚胺系树脂还有一个它的膜厚很容易控制的优点。例如，通过提高聚酰亚胺系树脂的前驱体的粘度或者涂两次该前驱体，就很容易控制它的膜厚。因此，在表面保护膜9由聚酰亚胺树脂层构成的情况下，或者在它为由聚酰亚胺树脂层例如作它的最上层的多层膜结构的情况下，都很容易控制它的膜厚。因若加厚表面保护膜9的厚度，就能使板式电极15a、16a及17a和密封用树脂10间的电容耦合减小，故防止高温时耐压恶化及导通电阻增大的效果就会更大。
在本实施例中，与漏极扩散区4电气连接的每个圆环状金属电极14-1、14-2、14-3，和电浮动状态的每个板式电极15a、16a、17a、互相电容耦合。因此，板式电极15a和漏极偏置扩散区2之间存在寄生电容Ca1，板式电极16a和漏极偏置扩散区2之间存在寄生电容Ca2，板式电极17a和漏极偏置扩散区2之间存在寄生电容Ca3。另外，板式电极15a和金属电极14-1之间存在寄生电容Cb1，板式电极16a和金属电极14-2之间存在寄生电容Cb2，板式电极17a和金属电极14-3之间存在寄生电容Cb3。
补充一下，在金属电极14-1和密封用树脂10之间存在寄生电容Cc1，在金属电极14-2和密封用树脂10之间存在寄生电容Cc2，在金属电极14-3和密封用树脂10之间存在寄生电容Cc3。可是，在金属电极14-1、14-2、及14-3上施加漏极用金属电极14的印加电压(500V)，故寄生电容Cc1、Cc2及Cc3不至于影响板式电极15a、16a及17a的电位。因此，在探讨板式电极15a、16a及17a的电位时，只考虑寄生电容Ca1、Ca2、Ca3、Cb1、Cb2以及Cb3所产生的影响就可以了。
在漏极用金属电极14的印加电压为500V时，板式电极15a的电位为：将位于其正下方的漏极偏置扩散区2的那一部分的电位和漏极电压500V之间的电位差，以Ca1和Cb1的串联电路分压了的电位。同样，板式电极16a的电位为：将位于其正下方的漏极偏置扩散区2的那一部分的电位和漏极电压500(V)之间的电位差，以Ca2和Cb2的串联电路分压了的电位。还有，板式电极17a的电位为：将位于其正下方的漏极偏置扩散区2的那一部分的电位和漏极电压500(V)之间的电位差，以Ca3和Cb3的串联电路分压了的电位。
本案发明人设想每个Ca1和Cb1的电容比率、Ca2和Cb2的电容比率以及Ca3和Cb3的电容比率都4比1的场合，并概算了板式电极15a、16a以及17a的电位。参照图3对其结果进行说明。图3是显示在漏极用金属电极14上印加500(V)的电压时的电位分布的概念图。在图3中，用虚线表示0V、100V、200V、300V、400V、450V、480V以及500V的等电位线。
此时，位于最靠近漏极扩散区4的板式电极17a正下方的漏极偏置扩散区2的那一部分的电位，比漏极电位稍微下降，大约成为490(V)。靠近源极扩散区5那一侧的板式电极16a正下方的漏极偏置扩散区2的那一部分的电位，大约成为470(V)。还有，最靠近源极扩散区5的板式电极15a正下方的漏极偏置扩散区2的那一部分的电位，大约成为440(V)。
根据这些电位，概算上述板式电极15a的电位。其电位为：将位于板式电极15a正下方的漏极偏置扩散区2的那部分的电位(约440V)、和金属电极14-1的电压500(V)之间的电位差，以Ca1和Cb1的串联电路分压了的电位，故约成为450(V)。同样，概算板式电极16a的电位。其电位为：将位于板式电极16a正下方的漏极偏置扩散区2的那一部分的电位(约470V)、和金属电极14-2的电压500(V)之间的电位差，以Ca2和Cb2的串联电路分压了的电位，故约成为475(V)。再概算板式电极17a的电位。其电位为：将位于板式电极17a正下方的漏极偏置扩散区2的那一部分的电位(约490V)、和金属电极14-3的电压500(V)之间的电位差，以Ca3和Cb3的串联电路分压了的电位，故板式电极17a的电位比漏极偏置扩散区2的电位(约490V)稍微高几V。
因此，在设置金属电极14-1、14-2、14-3以及15a、16a、17a的那部分以及其附近，穿过氧化膜7和漏极偏置扩散区2之界面的等电位线向源极倾斜，结果，氧化膜7侧对漏极偏置扩散区2表面变为正电位。
下面，在图4上显示正在在与图3的场合一样的偏压条件下进行高温偏压可靠性试验时的电位分布。在图4中假设在表面保护膜9和密封用树脂10之间的界面具有100(V)的电位的场合。
此时，在设置金属电极14-1、14-2、14-3、板式电极15a、16a、17a的那部分，由于漏极电极14的电位500(V)被印加在金属电极14-1、14-2、14-3上，所以不受表面保护膜9和密封用树脂10之间的界面100(V)的影响，维持穿过氧化膜7和漏极偏置扩散区2之间的界面的等电位线的往源极的那一侧的倾斜。结果，不产生缓慢陷阱(slow trap)。
补充一下，多晶硅栅极11具有场板效果(field plate effect)，故在多晶硅栅极11附近的等电位线往漏极侧倾斜，结果，在该部分的氧化膜7和漏极偏置扩散区2之间的界面，氧化膜7侧成为负电位。因此，在该部分发生由于缓慢陷阱的正固定电荷及负可动电荷，而负可动电荷在氧化膜7中往漏极侧移动。可是，在设置金属电极14-1、14-2、14-3、板式电极15a、16a、17a的那部分，等电位线往源极侧倾斜，故负可动电荷，不在氧化膜7和漏极偏置扩散区2之间的界面，而在氧化膜7和板式电极15a、16a、17a之间的界面附近分布。因此，能防止漏极偏置扩散区2表面上会发生的P型反型层，故不存在在高温偏压试验下导通电阻之增加。
在本实施例中，使漏极用金属电极14延续至多个板式电极15a、16a、17a的每个正上方的层间绝缘膜8上(14-1、14-2、14-3)，从而使多个板式电极15a、16a、17a和金属电极14-1、14-2、14-3进行电容耦合。所以，利用板式电极15a、16a、17a与位于其正上方的金属电极14-1、14-2、14-3之间的寄生电容(Cb1、Cb2、Cb3)，和板式电极15a、16a、17a与位于其正下方的漏极偏置扩散区2之间的寄生电容(Ca1、Ca2、Ca3)的串联电路分压所得的电压，能够决定其板式电极15a、16a、17a的电位，故能够使它结构几乎不受表面保护膜9以上的上层的影响。在本实施例的结构下，能稳定地供给电浮动状态的每个板式电极15a、16a、17a以比漏极偏置扩散区2更高的电位，故能在漏极偏置扩散区2和氧化膜7之间的界面不产生正固定电荷及负可动电荷，结果能够实现即使在高温偏压可靠性试验中，导通电阻不会变化这样的高可靠性高耐压半导体器件。
补充一下，在本实施例中采用了3个电浮动状态的板式电极(15a、16a、17a)，不仅如此，至少有1个板式电极就能比已往的结构抑制导通电阻的变化，故能够提高可靠性。另外，当然可以采用设置更多的板式电极的结构。
还有，如图5所示，也可以使金属电极14-1、14-2、14-3的宽度比板式电极15a、16a、17a的宽度窄。由于使金属电极(14-1、14-2、14-3)的宽度变化，就适当地能变化寄生电容(图2中的Cb1、Cb2、Cb3)值，由此能够使板式电极15a、16a、17a的电位成为所需要的电位。因此，通过按照漏极用金属电极14的印加电压，使金属电极(14-1、14-2、14-3)的宽度变化，就能够很简便地设定所需要的板式电极(15a、16a、17a)的电位。
补充一下，在图5所示的结构时，板式电极15a、16a、17a中的往衬底法线方向有了不被金属电极14-1、14-2、14-3覆盖的地方，故比图1所示的结构更容易受表面保护膜9和密封用树脂10之间的界面电位的影响。可是，通过适当地设定金属电极14-1、14-2、14-3的宽度，在高温偏压试验时也可以维持板式电极15a、16a、17a的电位，比位于每个板式电极正下方的漏极偏置扩散区2的表面电位高。因此，即使在图5中所示的结构下，也与图1所示的结构一样，能够实现在高温偏压可靠性试验中导通电阻也不会变化这样的高可靠性高耐压半导体器件。
另外，如图6所示，也可以改变图5所示的结构，将位于最靠近漏极侧的金属电极14-3的宽度与板式电极17a相同。这样做，比图5所示的结构，能将它做成板式电极17a受表面保护膜9和密封用树脂10之间的界面电位的影响受得不多的结构。
还有，如图7所示，也可以将金属电极14-3和漏极用金属电极14的上端部成为一体，以漏极用金属电极14完全覆盖板式电极17a这样的结构。换言之，从衬底法线方向看上去，以漏极扩散区4为中心，也可以为将漏极用金属电极14的上端部延续的结构，以使它覆盖到到圆环状的金属电极14-3的外缘的所有区域。
采用这样的结构，即使在漏极用金属电极14上层的表面保护膜9产生缺陷、绝缘不良，也将漏极电压施加给漏极用金属电极14，故在金属电极14没有了绝缘不良的影响，结果，不会给位于下层部的板式电极17a和其正下方的漏极偏置扩散区2造成不良的影响。
补充一下，采用了图7所示的结构，板式电极17a和漏极金属电极14之间的寄生电容(图2中的Cb3)变大，故板式电极17a的电位比上述的结构变高。可是，即使图7所示的结构，氧化膜7侧也比板式电极17a正下方的漏极偏置扩散区2的表面成为更高的电位(正电位)，故在漏极偏置扩散区2的表面不会产生P型反型层。结果，进行高温偏压试验也不会增加导通电阻。
以上，依照本实施例，由板式电极和位于其上层的金属电极之间的寄生电容的存在、以及板式电极和板式电极正下方的漏极偏置扩散区之间的寄生电容的存在构成电容串联电路，能以该电容串联电路将板式电极正下方的漏极偏置扩散区的电位和漏极电压进行分压，给电浮动状态的板式电极施加适当偏压电压。由此，能获得在高温偏压试验时也能防止P型反型层发生在漏极偏置扩散区的表面上的，且经过时间导通电阻不会增加这样的高可靠性。另外，在以印加漏极电压的圆环状的金属电极覆盖板式电极这样的结构的场合，有应力就容易劣化的表面保护膜，即使产生绝缘不良，也能给下层的漏极偏置扩散区施加稳定的电位，故不仅能防止高温偏压试验时所发生的导通电阻经过时间的变化，也能防止因表面保护膜绝缘不良而导致的耐压不良。(实施例2)
参照图8对本发明的实施例2所涉及的高耐压半导体器件进行说明。图8是本实施例所涉及的高耐压半导体器件的俯视图。补充一下，为简单起见，在此只表示了金属电极和板式电极。
图8所示的高耐压半导体器件显示，将在图7中所示结构的高耐压半导体器件在大电流下使用时的平面结构，图8中的在X-X’剖开的剖开结构(源极·漏极之间的剖面结构)，除了将源极金属电极13和主体金属电极12互相连接做了源极·主体共用金属电极13-1以外，其他结构与图7所示的剖面结构相同。补充一下，为简单说明，主要说明与实施例1不同的地方，与实施例1相同的地方省略或简化说明。
在本实施例中，将漏极金属电极用焊垫21设在漏极金属电极14内。另外，将源极·主体金属电极用焊垫22设在源极·主体共用金属电极13-1内。补充一下，通过去掉作为垫部的区域中的漏极金属电极14或源极·主体共用金属电极13-1上的表面保护膜9，并将金属电极14或13-1露出来，可以形成垫部焊垫21或22。
另外，在图8所示的结构中，使漏极以及源极的形状作为手指形状，以便每单位面积的栅极宽度较宽。补充一下，在本实施例中，使漏极以及源极的形状作为手指形状，也可以使漏极以及源极的形状作为梳子形状。
在本实施例的高耐压半导体器件中，通过使漏极以及源极的形状作为手指形状(或梳子形状)，能使每单位面积的栅极宽度较宽。因此，能在数百mA～数十A的大电流下使用，且在进行高温偏压试验时，也能实现导通电阻不会增加的耐高压效率晶体管。(实施例3)
参照图9及图10对本发明的实施例3所涉及的高耐压半导体器件进行说明。图9是本实施例所涉及的高耐压半导体器件的剖面立体图，图10是其俯视图。
本实施例的高耐压半导体器件，使金属电极14延续地形成而使它的一部分穿过板极电极15a、16a、17a，这一点不同与上述实施例1和实施例2。也就是说，在本实施例中，将在板式电极15a、16a、17a上延续的金属电极14的形状，从圆环状(14-1、14-2、14-3)变为辐射状。补充一下，其他地方都与上述实施例1的结构相同，故为简单说明，省略或简化说明与实施例1相同的地方。
在本实施例的结构中，漏极金属电极14和板式电极15a、16a、17a之间的寄生电容Cb1、Cb2、Cb3依靠漏极金属电极14穿过板式电极15a、16a、17a的区域的面积比。因此，通过适当地设定漏极金属电极14穿过板式电极15a、16a、17a的条数，以及穿过的漏极金属电极的宽度，可以任意地设计寄生电容值Cb1、Cb2、Cb3。
也就是说，在图5所示和图6所示的结构中，即使想缩小圆环状金属电极14-1和14-2的宽度而使寄生电容值Cb1和Cb2最小，由于受金属电极形成工艺中的制造可能的最小宽度的限制，提高寄生电容Cb1和Ca1的电容比也是有限的。另一方面，依照本实施例的结构，如果使漏极金属电极14的宽度在形成工艺中的最小值，通过减少漏极金属电极14穿过板式电极15a、16a、17a的条数，能实现比如图5和图6所示的结构更小的寄生电容值Cb1。因此，能使寄生电容Cb1和Ca1的电容比变大，将板式电极15a的电位更接近漏极偏置扩散区2的表面的电位，故能缓和栅极11和板式电极15a之间的电场，能确保更高的初期耐压。
补充一下，在本实施例中，如图10所示那样将平面形状作为圆形，不仅如此，也可以如图11所示那样将平面形状作为长细状(例如，跑道track状)。在漏极区的直线部分，使漏极金属电极14长细状地延续，以使它与圆形部分相同穿过板式电极15a、16a、17a。
补充一下，在本实施例中，延续金属电极14，使它穿过板式电极15a、16a、17a这所有的板式电极，可是延续了的多个长细状的金属电极14不需要穿过这些板式电极15a、16a、17a，也可以使每个金属电极14形成任意宽度·长度·形状，以便获得与板式电极的所需要的寄生电容值。(其他实施例)
在上述实施例中，说明了在栅极11和板式电极15a之间，不设置板式电极和金属电极那样的结构。可是，也可以在栅极11和板式电极15a之间设置板式电极和金属电极。此时，由于栅极11和邻接它的板式电极之间电场强度变大，耐压变低，但兼顾到耐压水平采用该结构就可以了。
另外，对漏极偏置扩散区2内形成1个低浓度埋入扩散区3的结构的场合进行了说明，可是，漏极偏置扩散区2内形成多个的低浓度埋入扩散区3的结构也一样能实现在高温偏压可靠性试验时也导通电阻不会变化这样的高可靠性高耐压半导体器件。
还有，也可以在漏极偏置扩散区2内的上层上(特别在比低浓度埋入扩散区3更上层)追加形成N型杂质扩散区(未示)。此时，以与漏极偏置扩散区2的杂质浓度相等，或比它高几十倍的杂质浓度形成要追加形成的N型杂质扩散区，这样做有利于导通电阻为小，耐压稍微下降，耐压偏差和导通电阻偏差都变得小。
另外，在上述的各实施例下，说明了用P型的半导体衬底1做绝缘栅极型晶体管的主体用半导体区域的情况。不过，也可以在N型的半导体衬底上形成了的P型井区域作为主体用半导体区域用，还可以用被位于半导体衬底(或SOI衬底)上的绝缘膜绝缘分离岛状形成了的P型半导体区域作为主体用半导体区域。在使用至少在它的表面上形成了绝缘层的衬底(SOI衬底)的情况下，主体用半导体区域(第一导电型半导体层)1例如就设在形成在硅衬底上的绝缘层上。
还有，在P型或N型半导体衬底上形成N型井区域和P型井区域，用N型井区域作为P沟道用绝缘栅极型晶体管的主体用半导体区域，同样用P型井区域作为N沟道用的主体用半导体区域，由此可以在一个半导体衬底上集积不同极性的绝缘栅极型晶体管。还有，又可以通过使用已知的PN结分离技术和介质分离技术，在1个半导体衬底上形成多个主体用半导体区域，漏极扩散区4不需要总得形成在半导体衬底的中央部分。
在上述的实施例下，设置了穿过防止用扩散区域20，部分地提高在栅极11正下方的半导体衬底1中的杂质浓度，以使源极扩散区5和漏极偏置扩散区2之间难以发生穿过现象，不过，穿过防止用扩散区域20应该兼顾所需要的耐压水平，故不一定必要。
依照本发明的半导体器件，包括：至少一个以电浮动状态形成在场绝缘膜上的板式电极，和与该至少一个板式电极电容结合，且其一部分与漏极扩散区电气连接的金属电极。故能抑制在漏极偏置扩散区和场绝缘膜之间的界面的正固定电荷及负可动电荷的发生。结果，能提供在高温偏压可靠性试验时，导通电阻不会变化这样的高可靠性高耐压半导体器件。

Claims (11)

1.一种高耐压半导体器件，其中包括：
第一导电型的半导体层；
形成在上述第一导电型的半导体层内的第二导电型的漏极偏置(offset)扩散区；
从上述漏极偏置扩散区隔离开并且形成在上述第一导电型半导体层内的第二导电型的源极扩散区；
形成在上述漏极偏置扩散区内的第二导电型的漏极扩散区；
埋入在上述漏极偏置扩散区内，且至少其一部分与上述第一导电型半导体层电气连接的第一导电型埋入扩散区；
形成在上述第一导电型半导体层中，位于上述源极扩散区和上述漏极偏置扩散区之间的那一部分上的栅极绝缘膜；
形成在上述栅极绝缘膜上的栅极；
形成在上述漏极偏置扩散区上的场绝缘膜；
至少一个在上述场绝缘膜上以电浮动状态形成的板式电极；
形成在上述场绝缘膜以及上述至少一个板式电极上的层间绝缘膜；
形成在位于上述至少一个板式电极上的上述层间绝缘膜上，且其一部分与上述漏极扩散区电气连接，且与上述至少一个板式电极电容耦合的金属电极。
2.根据权利要求第1项所述的高耐压半导体器件，其中：
上述漏极扩散区形成于上述漏极偏置扩散区的中央部，且从上述半导体层法线方向看上去是近似圆形的形状；
上述源极扩散区，隔着上述外周一定的距离形成在上述半导体层内，以使它包围上述漏极偏置扩散区的外周；
上述埋入扩散区，被埋入在上述漏极偏置扩散区内，包围上述漏极扩散区的上述近似圆形的外周。
3.根据权利要求第2项所述的高耐压半导体器件，其中：
上述至少一个板式电极是，多个以上述漏极扩散区为中心分别形成为同心圆的圆环状的电极。
4.根据权利要求第3项所述的高耐压半导体器件，其中：
上述金属电极具有隔着上述层间绝缘膜位于上述圆形状的多个电极上的多个圆环状的金属电极、和分别将上述多个圆环状的金属电极电气连接起来的连接部，
通过上述层间绝缘膜，每个上述多个圆环状的电极和每个上述多个圆环状的金属电极电容耦合。
5.根据权利要求第3项所述的高耐压半导体器件，其中：
上述金属电极包括：从上述半导体层的法线方向看上去，以上述漏极扩散区为中心，覆盖到上述圆环状的多个电极中最靠近上述漏极扩散区的圆环状电极的外缘的部分。
6.根据权利要求第1项所述的高耐压半导体器件，其中：
位于至少上述一个板式电极上面的上述金属电极的宽度，比该至少一个板式电极的宽度窄。
7.根据权利要求第1项所述的高耐压半导体器件，其中：
上述金属电极，从上述半导体层的法线方向看上去，在上述层间绝缘膜上具有穿过上述至少一个板式电极的一部分的延伸部分。
8.根据权利要求第1项至第7项中的任意一项所述的高耐压半导体器件，其中：
又具有在上述金属电极以及上述层间绝缘膜上形成的表面保护膜，和在上述表面保护膜上形成的密封树脂部。
9.根据权利要求第8项所述的高耐压半导体器件，其中：
上述表面保护膜，为包括由聚酰亚胺系树脂构成的上层和由无机系材料构成的绝缘层作它下面的下层的多层膜。
10.根据权利要求第1项至第7项中任一项所述的高耐压半导体器件，其中：上述半导体层为半导体衬底。
11.根据权利要求第1项至第7项中任一项所述的高耐压半导体器件，其中：
上述第一导电型半导体层形成在至少在其表面上形成了绝缘层的衬底上。
CNB021077797A 2001-03-22 2002-03-22 高耐压半导体器件 Expired - Fee Related CN1231977C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001082357 2001-03-22
JP2001082357 2001-03-22

Publications (2)

Publication Number Publication Date
CN1377093A true CN1377093A (zh) 2002-10-30
CN1231977C CN1231977C (zh) 2005-12-14

Family

ID=18938311

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021077797A Expired - Fee Related CN1231977C (zh) 2001-03-22 2002-03-22 高耐压半导体器件

Country Status (2)

Country Link
US (1) US6617652B2 (zh)
CN (1) CN1231977C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336231C (zh) * 2003-06-11 2007-09-05 株式会社东芝 高耐压半导体器件

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
US6960807B2 (en) * 2003-11-25 2005-11-01 Texas Instruments Incorporated Drain extend MOS transistor with improved breakdown robustness
US6903421B1 (en) 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
JP4546796B2 (ja) * 2004-09-16 2010-09-15 パナソニック株式会社 半導体装置
FR2879024A1 (fr) * 2004-12-08 2006-06-09 St Microelectronics Sa Peripherie de composant unipolaire vertical
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US7208364B2 (en) * 2005-06-16 2007-04-24 Texas Instruments Incorporated Methods of fabricating high voltage devices
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
JP5070693B2 (ja) * 2005-11-11 2012-11-14 サンケン電気株式会社 半導体装置
EP2165363B1 (de) * 2007-06-18 2020-07-29 AZURSPACE Solar Power GmbH Elektrische schaltung mit vertikaler kontaktierung
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN102013437B (zh) * 2009-09-07 2014-11-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
US8803232B2 (en) * 2011-05-29 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages
US9373619B2 (en) 2011-08-01 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with high voltage junction termination
JP5321768B1 (ja) 2011-11-11 2013-10-23 富士電機株式会社 半導体装置
CN103855209A (zh) * 2012-11-28 2014-06-11 北大方正集团有限公司 一种高侧横向双扩散金属氧化物半导体器件及其制造方法
JP6210913B2 (ja) * 2014-03-20 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US10586865B2 (en) * 2017-09-29 2020-03-10 Cirrus Logic, Inc. Dual gate metal-oxide-semiconductor field-effect transistor
CN107887427B (zh) * 2017-10-30 2020-05-29 济南大学 一种带有可调型场板的高压二极管
US10892360B2 (en) * 2017-11-27 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with high voltage device
US10580890B2 (en) 2017-12-04 2020-03-03 Texas Instruments Incorporated Drain extended NMOS transistor
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置
JP7300968B2 (ja) * 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置
CN113985230B (zh) * 2021-10-29 2023-08-15 全球能源互联网研究院有限公司 一种温度梯度下的击穿测试装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290077A (en) 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
JPS61168253A (ja) 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
KR0175277B1 (ko) * 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
JPH10242454A (ja) 1997-02-27 1998-09-11 Matsushita Electric Works Ltd 半導体装置
WO1999021181A1 (fr) 1997-10-16 1999-04-29 Seiko Epson Corporation Enregistreur
JPH11186419A (ja) 1997-12-25 1999-07-09 Toshiba Corp 不揮発性半導体記憶装置
JP3016762B2 (ja) 1998-06-25 2000-03-06 松下電子工業株式会社 半導体装置およびその製造方法
US6750506B2 (en) 1999-12-17 2004-06-15 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336231C (zh) * 2003-06-11 2007-09-05 株式会社东芝 高耐压半导体器件

Also Published As

Publication number Publication date
US6617652B2 (en) 2003-09-09
CN1231977C (zh) 2005-12-14
US20020135019A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
CN1231977C (zh) 高耐压半导体器件
CN1207791C (zh) 耐高压半导体器件
KR100535062B1 (ko) 고내압 반도체장치
CN1276516C (zh) 场效应晶体管及其应用器件
KR100675990B1 (ko) 드레인 확장 영역을 갖는 측면 박막 실리콘 온 절연체(ｓｏｉ) ｐｍｏｓ 디바이스
US5282018A (en) Power semiconductor device having gate structure in trench
US6445038B1 (en) Silicon on insulator high-voltage switch
TWI487105B (zh) 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法
US12080793B2 (en) Semiconductor device
CN102820336B (zh) 半导体装置及其制造方法、电子装置和交通工具
CN1893077A (zh) 半导体装置
CN102623488A (zh) 使用漂浮导体的hv互连解决方案
CN1871705A (zh) 半导体装置
CN1331495A (zh) 横向半导体器件
KR20060045747A (ko) 유전체 분리형 반도체 장치
CN102947937A (zh) 半导体装置及半导体装置的制造方法
CN1828898A (zh) 半导体装置
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP3730394B2 (ja) 高耐圧半導体装置
JP2011159903A (ja) 半導体装置
JP7208875B2 (ja) 半導体装置
US20050173741A1 (en) Top drain MOSFET with thickened oxide at trench top
US20020096697A1 (en) Junction-isolated lateral mosfet for high-/low-side switches
JP2002511657A (ja) 高電圧半導体構成素子のためのユニバーサル半導体ウェハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051214

Termination date: 20100322