JP3016762B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3016762B2 JP3016762B2 JP10178612A JP17861298A JP3016762B2 JP 3016762 B2 JP3016762 B2 JP 3016762B2 JP 10178612 A JP10178612 A JP 10178612A JP 17861298 A JP17861298 A JP 17861298A JP 3016762 B2 JP3016762 B2 JP 3016762B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor device
- concentration
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 126
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 84
- 238000009792 diffusion process Methods 0.000 claims description 23
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 48
- 238000000034 method Methods 0.000 description 38
- 238000005468 ion implantation Methods 0.000 description 25
- 229910052796 boron Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- -1 boron ions Chemical class 0.000 description 10
- 238000002513 implantation Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
その製造方法に関する。特に、本発明は、ドレイン−ソ
ース間の降伏電圧を高くしながら、オン抵抗が低減され
たパワーMOSFETの構造とその製造方法に関する。
−ソース間の降伏電圧を改善するための構造を備えた半
導体装置の従来例を説明する。この半導体装置は、特開
平4−107877号公報(出願人:松下電子工業株式
会社)に記載されている。
4に形成されたN型ソース領域107およびN型延長ド
レイン領域103と、N型延長ドレイン領域103に囲
まれたP型埋込領域102とを備えている。N型延長ド
レイン領域103の一部にはドレインコンタクト領域1
14が設けられており、ドレインコンタクト領域114
はドレイン電極110に接触している。N型ソース領域
107は、P型単結晶シリコン基板104の表面に形成
された基板コンタクト領域108とともに、ソース電極
111に接触している。ソース領域107および基板コ
ンタクト領域108を囲むようにアンチパンチスルー領
域109が設けられている。
3との間はチャネル領域として機能する。P型シリコン
基板104の表面には、ゲート絶縁膜を介してチャネル
領域上にゲート電極106が設けられている。基板10
4の表面は熱酸化膜105によって覆われている。
内に拡散工程により形成された不純物濃度の比較的に低
いN型延長ドレイン領域103と、N型延長ドレイン領
域103の内部に形成されたP型埋込領域102とを備
えていることにある。
さ方向不純物濃度分布およびキャリア濃度分布を示して
いる。半導体の特定領域の導電型がP型またはN型のど
ちらになるかは、その特定領域におけるP型不純物濃度
とN型不純物濃度とを比較して、どちらの濃度が高いか
によって決定される。なお、N型不純物濃度が高い程、
MOSFETのオン抵抗は小さくなる。
導通(オフ)状態の各場合を以下に説明する。
03に対して逆バイアスにする。MOSFETがオフ状
態にあるとき、P型埋込領域102と延長ドレイン領域
103との間の接合から空乏層が広がるとともに、P型
基板104と延長ドレイン領域103との間の接合から
も空乏層が広がる。この空乏層を利用することにより、
MOSFETの高耐圧化が可能となる。
ドレイン領域103を電子が移動する。したがって、こ
の構造ではMOSFETの高耐圧特性を向上しながらオ
ン抵抗を低下させることが可能となる。ここで、延長ド
レイン領域103を電子が移動する状態を説明すると、
延長ドレイン領域103内のN型不純物濃度が最も高い
基板表面領域およびP型埋込領域102の下の領域を電
子は移動する。ところで、P型埋込領域102が通常の
拡散層によって形成されていると、基板表面領域はP型
である。つまり、N型不純物濃度が最も高い基板表面領
域でさえ、その導電型がP型に反転している。このた
め、基板表面領域のN型キャリア濃度が低下し、オン抵
抗が高くなる。
P型基板104へのイオン注入および拡散により延長ド
レイン領域103を形成する工程、延長ドレイン領域1
03内にボロンイオンを注入した後、熱処理を行う工
程、および、基板表面を熱酸化する工程が実行される。
最後の熱酸化工程によって、P型埋込領域102と基板
表面との間からP型不純物が減少し、その部分の導電型
がN型化される。この熱酸化工程は、シリコン酸化膜と
シリコンとの間にある偏析係数の違いを利用し、それに
よってP型埋込領域102の上部におけるボロンイオン
をシリコン酸化膜105内に取り込む。この熱酸化工程
の結果、基板表面からN型化された薄い領域を挟んで離
れた位置にP型埋込領域102が存在することとなり、
P型埋込領域102は延長ドレイン領域103内に埋め
込まれた状態になる。P型埋込領域102の上部におけ
るボロン濃度を低下させ、その領域の導電型をN型に反
転させるには、ある程度の厚さ(例えば1μm)以上の
厚い熱酸化膜を形成する必要がある。
域102を基板表面から深い位置に形成することと、P
型埋込領域102と基板表面との間の領域のキャリア濃
度を制御することとが、熱酸化膜105の形成条件によ
って左右されることになる。その結果、延長ドレイン領
域103の表面部濃度は、熱酸化膜105の形成工程に
おけるプロセスパラメータの変動(例えば温度や酸素ガ
ス流量などの変動)によって影響される。より具体的に
は、熱酸化膜の形成速度や形成する熱酸化膜の最終的な
厚さのばらつきに応じて延長ドレイン領域103の表面
濃度は敏感であるため、延長ドレイン領域103の表面
濃度を熱酸化工程で制御することは非常に難しい。
てP型キャリア濃度とN型キャリアの濃度の違いはわず
かであり、この濃度のバランスが製造要因で変動しやす
く、P型埋込領域102の形成において表面部のP型の
キャリア濃度の減少の度合いによりP型拡散層表面が完
全にN型に反転しない場合が発生したり、N型に反転し
ても表面部濃度が毎回大きく異なるといった状態とな
る。このことは、ゲート領域からドレイン電極間の延長
ドレイン領域内を通過する電流によるオン抵抗ならびに
特性のばらつきを大きくさせる(例えば単位面積当たり
1.2〜2.0Ω)要因となる。
12(a)に示すように、P型基板27内に延長ドレイ
ン領域26を形成した後、1〜2MeVの高エネルギー
にてボロンイオンを基板27に注入するという方法が考
えられる。この方法によれば、3〜4μm程度の厚膜レ
ジスト24をP型基板27表面に塗布した後、リソグラ
フィ工程によって厚膜レジスト24を露光・現像し、厚
膜レジスト24内に開口部を形成する。この後、厚膜レ
ジスト24の開口部を介して高エネルギーでボロンイオ
ンを基板27に注入する。ボロンイオンは延長ドレイン
領域26の表面から1μm程度の内部に入り、図12
(b)に示されるように、P型埋込層28が形成され
る。この方法によれば、延長ドレイン領域26の表面濃
度の均一性は延長ドレイン領域26そのもの形成状態に
依存することとなるため、前述の従来技術のようにP型
領域表面のボロンイオンを酸化膜105内に取り込んで
N型に反転させるという工程が不要となり、また、MO
SFETのオン抵抗ばらつきが改善されうる。
入法でP型埋込層領域28を形成するためには、パター
ニングされたイオン注入マスク(レジスト、金属膜また
は絶縁膜等)が基板上に形成される。パターニングされ
たイオン注入マスクのエッジ側面は、イオン注入方向に
対して完全には平行とならない。そのため、高エネルギ
ー注入によって基板内に注入された不純物の分布は、イ
オン注入マスクのエッジ側面の下方において基板の表面
側にシフトする。イオン注入マスクの遮蔽効果を確保す
るには、注入エネルギーが高くなるほどレジストを厚く
する必要がある。通常、イオン注入装置内の真空度を保
つためには、事前に半導体基板を加熱することによっ
て、レジストに含まれる溶剤や水分を蒸発させなくては
ならない。レジストが厚い場合、通常より長時間または
高温の加熱を実施する必要がある。そのような加熱を行
うと、図12(b)に示すように、厚膜レジスト24の
エッジは傾斜し、厚膜レジスト24の断面形状は台形に
近くなりやすい。厚膜レジスト24の変形は、厚膜レジ
スト24のうち基板27に密着している部分よりも、そ
れ以外の部分が収縮するために生じるからである。この
ような変形レジスト24を用いてイオン注入を行うと、
厚膜レジスト24のエッジにおける薄い部分は不十分な
マスク効果しか奏せず、図12(b)に示すように、不
純物イオンがレジスト24を突き抜けて基板の表面部に
近い領域に注入されることになる。その結果、埋込領域
28の外周縁部分は基板表面に向かって上方向に突出
し、基板表面に達するようなP型領域を形成してしま
う。基板表面に達するP型領域は、ゲート領域とドレイ
ン電極との間においてドレイン電流経路を横切るように
形成されるため、オン抵抗を増大させる。
によれば、第1導電型の半導体層と、前記半導体層内に
形成された第2導電型のソース領域と、前記半導体層内
に形成された第2導電型のドレイン領域と、前記ソース
領域と前記ドレイン領域との間に設けられたチャネル領
域と、前記チャネル領域の上に形成されたゲート電極
と、を備えた半導体装置であって、少なくとも一部分が
前記ドレイン領域内に含まれる第1導電型の埋込領域
と、少なくとも前記半導体層の表面と前記埋込領域との
間に設けられ、前記ドレイン領域の第2導電型不純物濃
度よりも高い第2導電型不純物濃度を有する高濃度領域
とを更に備えている。このため、半導体装置が非導通状
態のときには、埋込領域とドレイン領域との間に接合
部、及び半導体基板とドレイン領域との間の接合部から
空乏層が広がり、それによって高耐圧化が実現する。ま
た、半導体装置が導通状態にあるときは、ドレイン領域
の上部に設けられた高濃度領域が低抵抗な電流経路を提
供するため、オン抵抗が低減される。
触していることが好ましい。
レインコンタクト領域を更に備えており、前記ドレイン
領域は前記ドレインコンタクト領域を介してドレイン電
極に接続されている構成であっても良い。
導電型不純物拡散領域を更に備え、前記埋込領域は、前
記第1導電型不純物拡散領域に接続されていることが好
ましい。
電型不純物濃度は、前記半導体層内の第1導電型不純物
濃度よりも高いことが好ましい。
ルストップとして機能するものであってもよい。
長方向に沿って、前記埋込領域の外周端部のうちの第1
の部分の上方から第2の部分の上方へ延長する部分を含
んでおり、前記埋込領域の外周端部の前記第1の部分
は、前記第2の部分よりも、前記ドレインコンタクト領
域に近い構成であっても良い。
部を覆うように形成されていることが好ましい。
部のうち、前記ドレイン領域の延長方向に延びる部分の
少なくとも一部を覆うように形成されているようにして
もよい。
に覆うように形成されていることが好ましい。
ていてもよい。
であることが好ましい。
の第2導電型不純物濃度を有する部分を含んでいること
が好ましい。
イン領域との間に逆バイアスを印加する手段を備えてい
ることが好ましい。
イン領域を含む活性領域が素子分離領域に囲まれてお
り、前記素子分離領域内には第1導電型不純物拡散領域
が形成され、前記第1導電型不純物拡散領域の少なくと
も一部は前記前記埋込領域と電気的に接触していること
が好ましい。
周端部のうち前記チャネル領域に隣接している部分から
距離をおいて形成されていることが好ましい。
ることが好ましい。
面とが接触していてもよい。
結晶半導体基板から構成されている。
1導電型の半導体層と、前記半導体層内に形成された第
2導電型のソース領域と、前記半導体層内に形成された
第2導電型のドレイン領域と、前記ソース領域と前記ド
レイン領域との間に設けられたチャネル領域と、前記チ
ャネル領域の上に形成されたゲート電極と 少なくとも
一部分が前記ドレイン領域内に含まれる第1導電型の埋
込領域とを備えている半導体装置の製造方法であって、
前記ドレイン領域のための第2導電型不純物を前記半導
体層にドープする工程と、前記埋込領域のための第1導
電型不純物を前記半導体層にドープする工程と、第2導
電型不純物を前記半導体層にドープし、それによって第
2導電型高濃度領域を、少なくとも前記半導体層の表面
と前記埋込領域との間に形成する工程とを包含する。
層の表面領域には第1導電型不純物がドープされる結
果、そのままではオン抵抗が増大する、本発明によれ
ば、半導体層表面に第2導電型不純物をドープすること
によって、第2導電型高濃度領域を半導体表面に形成で
きるため、オン抵抗低減に適した構造を安定して提供す
ることができる。
ネルギーイオン注入法によって行うことが好ましい。
めのドーピングを行う前に、前記埋込領域の位置および
平面形状を規定するためのマスクで前記半導体層を覆
う。
の後に行う第1熱処理工程と、前記高濃度領域を形成す
る工程の後に行う第2熱処理工程とを更に包含する。
電型不純物源を前記半導体層上に形成し、前記不純物源
から前記第2導電型不純物を前記半導体層に拡散する工
程を含んでいる。
ながら、本発明による半導体装置の実施形態を説明す
る。図1(a)は本半導体装置の断面構造を示し、図1
(b)は本半導体装置における幾つかの要素の平面レイ
アウトを示している。
×1014〜3×1014cm-3程度に設定されたP型単結
晶シリコン基板4に形成された横型MOSFET構造を
有している。より詳細には、この半導体装置は、P型シ
リコン基板4内に形成されたN型ソース領域7およびN
型延長ドレイン領域(「ドレイン領域」と呼んでも良
い)3と、N型延長ドレイン領域3に実質的に取り囲ま
れたP型埋込領域2とを具備している。本実施形態のN
型ソース領域7は、P型単結晶シリコン基板4の表面に
形成されたP型基板コンタクト領域8に隣接する位置に
設けられている。N型ソース領域7およびP型基板コン
タクト領域8は、ともに、ソース電極11に接触してい
る。なお、図1(b)では、P型埋込領域2がN型延長
ドレイン領域3から外側に延び、P型基板4と電気的に
接続されていることが示されている。P型埋込領域2と
P型基板4との間の電気的導通形態は、図1(b)に示
すレイアウトでP型埋込領域2を形成する場合に限定さ
れない。P型埋込領域2の一部がN型延長ドレイン領域
3から外側(基板内)に延びていればよい。ただし、P
型埋込領域2はチャネル領域の存在する側に突出するこ
とは好ましくない。
中のN型不純物の表面濃度を約1×1016〜1×1017
cm-3程度に設定している。N型延長ドレイン領域3の
厚さは約6〜7μm程度である。P型埋込領域2は、シ
リコン基板4の表面からの深さが約1〜約1.5μmの
位置に形成されている。P型埋込領域2の厚さは、約
0.8〜1.2μm程度である。
リコン基板4の表面とP型埋込領域2との間に設けられ
たN型高濃度領域(厚さ:約0.5〜1μm)1を備え
ている点にある。N型高濃度領域1はP型埋込領域2上
に位置しているが、図1(a)に示すように、P型埋込
領域2から離れていても良いし、P型埋込領域2に接触
していても良い。本実施形態では、N型高濃度領域1の
シート抵抗を例えば0.8から1.0Ω/□とするた
め、N型不純物の表面濃度が1×1017から1×1018
cm-3程度の範囲内となるようにドーピングレベルを設
定している。なお、N型高濃度領域1におけるN型不純
物の表面濃度は、MOSFETとしての動作に必要とさ
れる「オン抵抗」に応じて適宜決定される。オン抵抗を
低減するには、N型高濃度領域1におけるN型不純物の
表面濃度を高くし、N型高濃度領域1の厚く形成するこ
とが好ましい。
はチャネル領域として機能する。ソース領域7および基
板コンタクト領域8は、P型不純物が低濃度に拡散され
たアンチパンチスルー領域9中に形成されている。P型
シリコン基板4のチャネル領域の上には、ゲート絶縁膜
を介してゲート電極6が設けられている。絶縁膜(厚
さ:1〜2μm程度)5がゲート電極6を覆うように半
導体基板4上に形成されている。
高濃度領域1は、延長ドレイン領域3の延長方向に沿っ
て、埋込領域2の一端上方から他端上方まで延びてい
る。言いかえると、N型高濃度領域1は、図1(a)に
おける埋込領域2の右端部および左端部を越えて両外側
に広がっている。本実施形態では、N型高濃度領域1の
一部がドレイン電極10に直接的に接触しているため、
ドレインコンタクト領域は特別に形成されていない。こ
のような場合でも、N型高濃度領域1が通常のドレイン
コンタクト領域の不純物濃度と同程度の不純物濃度を有
していれば、充分に低いコンタクト抵抗が得られる。
るときに形成される電流経路は、図1(a)中の破線矢
印および図1(b)中の実線矢印で示されるように、N
型高濃度領域1および延長ドレイン領域3を通って、ソ
ース領域7に向かう。
向不純物濃度プロファイルを示している。図2から、基
板4の表面と埋込領域2との間に形成した高濃度領域1
におけるN型不純物濃度が、従来の延長ドレイン領域に
おけるN型不純物濃度(図11参照)よりも高いことが
わかる。N型高濃度領域1の存在により、MOSFET
のオン抵抗が低減される。延長ドレイン領域3が形成さ
れている部分の表面におけるN型不純物濃度は、その表
面におけるP型不純物濃度に比べて十分に高いため、製
造プロセスパラメータの変動に起因してトランジスタの
オン抵抗が増加したり、大きくばらつくことは生じにく
い。
領域を形成する際、埋込領域と半導体表面との間にはN
型不純物とP型不純物の両方が存在する。図10に示す
従来の半導体装置の場合、N型延長ドレイン領域3の上
面領域に反転層が形成されるなどして、ドレイン電流経
路が分断されるおそれがあるが、本実施形態の装置の場
合、特別に設けられたN型高濃度層によって抵抗を従来
よりも大きく軽減できる。
(a)および(b)を参照しながら、本発明による半導
体装置の製造方法の実施形態を説明する。図3(a)〜
(c)および図4(a)は、製造工程の主要段階におけ
る装置の断面を示している。図3(d)〜(f)および
図4(b)は、それぞれ、図3(a)〜(c)および図
4(a)に示される各工程段階での装置の平面レイアウ
ト図である。
ように、P型半導体基板4内にN型延長ドレイン領域3
を形成する。延長ドレイン領域3は通常の熱拡散法によ
って形成され得る。半導体基板1の表面は絶縁膜5’に
よって覆われている。
ように、高エネルギーイオン注入法を用いて、P型埋込
領域2をP型半導体基板4内に形成する。P型埋込領域
2の大部分は延長ドレイン領域3に覆われているが、P
型埋込領域2の一端部は延長ドレイン領域3から外側の
領域に広がり、P型半導体基板4と電気的に接触してい
る。図1(a)および図1(b)に示している配置と異
なり、この実施形態のP型埋込領域2は、その一端が、
ドレイン領域での電流の流れる方向とは反対の方向に突
出する形状を有している。
ように、レジストマスク12でP型半導体基板4の表面
を部分的に覆った後、イオン注入法を用いてN型高濃度
領域1のための不純物イオンをP型半導体基板4に注入
し、高濃度領域1を形成する。本実施形態のように、高
濃度領域1を不純物ドーピングによって形成すれば、高
濃度領域1の不純物濃度および厚さを高い自由度で設計
できる。図10の半導体装置では、図11のグラフに示
されるように、半導体表面と埋込領域との間のN型層の
厚さは0.5μmより小さい。図10の装置を製造する
従来の方法によれば、このN型層の厚さを0.5μm以
上にすることは困難である。そのため、延長ドレイン領
域の表面部分の抵抗が充分に低減できない。これに対
し、本実施形態の方法によれば、表面部分の抵抗低減を
容易に達成できる。
ように、レジストマスク13でP型半導体基板4の表面
を部分的に覆った後、イオン注入法を用いてドーズ1×
1015cm-2のP型不純物イオンを100keVの加速
エネルギーでP型半導体基板4に注入し、チャネルスト
ップ領域(アンチパンチスルー領域を含む)14を形成
する。P型埋込領域2の一端部は、チャネルストップ領
域14に接続される。耐圧を高くするためにP型埋込領
域2の不純物濃度は比較的に低く設定されているので、
P型埋込領域2とP型基板4との間の接触抵抗は比較的
に高くなる。そのため、チャネルストップ領域14の不
純物濃度を比較的に高めに設定し、P型埋込領域2とチ
ャネルストップ領域14との間の接触抵抗を低減してい
る。この結果、動作時においては、基板電位がチャネル
ストップ領域14を介してP型埋込領域2に効率良く供
給されることになる。電気的接続抵抗を低減するという
観点から、チャネルストップ領域14のP型不純物濃度
はP型埋込領域2のP型不純物濃度よりも高いことが好
ましい。
公知の半導体製造方法を用いて、図5に示す半導体装置
を製造する。図5の装置は、素子分離のためにLOCO
S15を有している。図5では、LOCOS15がチャ
ネルストップ領域14内に形成されているように記載さ
れている。LOCOS15は、延長ドレイン領域3を覆
うように形成されていても良いし、覆わないように形成
されていても良い。チャネルストップ領域14のうち、
LOCOS15が形成されなかった領域には、ソース領
域7、チャネル領域および基板コンタクト領域が形成さ
れる。ただし、本実施形態の場合、N型高濃度層の一部
が基板コンタクト領域として機能する。また、チャネル
ストップ領域14のうちソース領域7を囲む部分は、ア
ンチパンチスルー領域(図1(a)の参照符号「9」で
示されている部分)として機能する。ゲート電極6は、
ゲート絶縁膜5a上に形成され、層間絶縁膜5bによっ
て覆われている。層間絶縁膜5bの上には、ドレイン電
極10およびソース電極11が形成される。
体装置の主要要素の平面レイアウトの幾つかを示してい
る。図では、N型高濃度領域1、P型埋込領域2、延長
ドレイン領域3、およびゲート電極6の配置関係が示さ
れている。なお、図中の矢印は電流経路を示す。埋込領
域2が形成されている領域での延長ドレイン領域3の厚
さは、埋込領域2の上側に位置する部分の厚さと、埋込
領域2の下側に位置する部分の厚さとを合計したもので
ある(図1(a)参照)。従って、延長ドレイン領域3
の厚さは、埋込領域2が形成されていない領域では相対
的に厚く、埋込領域2が形成されている領域では相対的
に薄くなっている。場所に応じて延長ドレイン領域3の
厚さが変化するため、延長ドレイン領域3のシート抵抗
は場所に応じて変化する。電流は、シート抵抗の低い部
分を多く流れようとするため、電流はN型高濃度領域1
を優先的に流れようとする。図6(a)〜(d)中の矢
印は電流経路を示す。
域1は、延長ドレイン領域3のP型埋込領域2が設けら
れていない部分から、埋込領域2の一部の上を跨いで、
延長ドレイン領域3のP型埋込領域2が設けられていな
い他の部分にまで延びている。言いかえると、N型高濃
度領域1は、延長ドレイン領域3のシート抵抗が埋込領
域の存在によって増加した部分を貫いて、延長ドレイン
領域3のシート抵抗の低い部分同士を相互接続してい
る。その結果、P型埋込領域2を形成するためにドープ
されたP型キャリアによって、基板表面とP型埋込領域
2との間におけるN型キャリア濃度が低下していても、
N型高濃度領域1が低抵抗の電流経路を提供するため、
オン抵抗の増加を低減することができる。
領域1の配置例は、オン抵抗を更に低減することのでき
る。図6(b)の例では、N型高濃度領域1は延長ドレ
イン領域の延長方向に沿って、ドレインコンタクト領域
からゲート電極に向かって延びている。ここで、ドレイ
ンコンタクト領域とは、延長ドレイン領域3とドレイン
電極10(図5を参照)とが接触する領域であり、N型
高濃度層1とは別にN型高濃度不純物拡散領域を設け、
そのN型高濃度不純物拡散領域にドレインコンタクト領
域として機能させてもよい。電流(ドレイン領域)は、
ドレインコンタクト領域からチャネル領域に向かってス
ムーズに流れ、オン抵抗がより低下する。図6(c)の
例では、埋込領域2と電流経路とが交差する部分を覆う
ようにN型高濃度層1が形成されている。この結果、図
7(b)のP型領域80が電流経路と交差することがな
くなる。図6(d)の例では、N型高濃度領域1がP型
埋込領域2を完全に覆っている。このようにすることに
よって、オン抵抗はより低下する。なお、図1(a)
は、図6(d)の断面を示している。
板表面との間において、その一部に形成されていてもオ
ン抵抗を低減することに寄与するが、広い範囲に形成さ
れるほうがオン抵抗を低減する効果が増加することは言
うまでもない。従って、図6(a)〜(c)のレイアウ
トよりも、図6(d)のレイアウトの方がオン抵抗低減
に適している。
8(a)〜(c)を参照し、高エネルギーイオン注入法
によってP型埋込領域2を形成する場合の製造方法の主
要工程を詳細に説明する。
コン基板4の特定領域にN型不純物をドープし、それに
よってN型延長ドレイン領域3をシリコン基板4内に形
成する。次に、シリコン基板4の表面に酸化膜5’を形
成した後、リソグラフィ技術を用いて、厚膜レジスト
(厚さ:3〜5μm)16aでシリコン基板4の表面を
覆う。この厚膜レジスト16aは、埋込領域の形状と位
置を規定する開口部を有している。この開口部を介し
て、注入ドーズが1〜3×1013cm-2程度のボロンイ
オンを1〜2MeVの高エネルギーにてシリコン基板4
に注入する。
り、ボロンイオンは延長ドレイン領域3の表面から1μ
m程度の内部に注入される。その後、ボロンイオンを活
性化するために約900〜1000℃での熱処理を行
い、P型埋込領域2を形成する。
厚くした場合、イオン注入の際に装置の真空度を保つ目
的で、事前にレジスト内に含まれる溶剤や水分を加熱し
て蒸発させる。この加熱はレジストの形状を悪くするた
め、イオン注入工程で、不純物イオンがレジストの一部
を突き抜ける。その結果、図7(b)の点線で示す部分
に、P型領域80が形成される。P型領域80が電流経
路と交差するように残存すると、オン抵抗低減に悪影響
が及ぶことになる。
(膜厚:1〜2μm程度)12で基板表面を覆った後、
延長ドレイン領域3の表面にN型不純物(例えば、リン
またはヒ素)のイオンを注入し、P型領域80を含む領
域をN型化すれば、P型領域80は消滅する。注入ドー
ズ量は、1×1013cm-2以上に設定し、注入エネルギ
ーは30〜80keV程度にすることが好ましい。MO
SFETのオン抵抗をより低下させる必要がある場合に
は、より高いドーズのN型不純物を延長ドレイン領域3
の表面の広い範囲に注入し、N型キャリア濃度を全体的
に高くすればよい。図8(b)は、P型埋込領域2を覆
うようにN型高濃度領域1が形成された状態を示す。
的に厚く形成することによって、N型高濃度領域1の下
面とP型埋込領域2の上面とが接触している。言いかえ
ると、N型高濃度領域1とP型埋込領域2との間に不純
物濃度の低い領域が介在しない構成が示されている。
入に限定されない。液体・固体等の不純物源(ドーパン
トソース)を基板表面に塗布したり、蒸着するなどすれ
ば、N型高濃度領域1の形成を簡単に行うことができ
る。例えば、POCl3を不純物源とする拡散を行って
も良い。
領域3の外周端部のうちチャネル領域に隣接している部
分から距離をおいて形成される。空乏層を利用した耐圧
向上の観点から、距離Lwは、N型高濃度領域1の厚さ
Tw以上であること(Lw≧Tw)が好ましい。
ら、本発明による半導体装置の製造方法の他の実施形態
を説明する。本実施形態では、高エネルギーイオン注入
法を用いずに、P型埋込領域2を形成する。この実施形
態によれば、高エネルギー注入の際のレジスト形状の悪
化による影響は現れず、複雑な工程を必要としない。
して、延長ドレイン領域3をシリコン基板4内に形成す
る。その後、図9(a)に示すように、レジスト16b
で基板4の表面を覆った後、注入ドーズ量1〜3×10
13cm-2程度のボロンイオンを加速エネルギー30〜8
0keVで注入する。この程度の加速エネルギーであれ
ば、レジスト16bの厚さが1〜1.5μmでも充分に
イオン注入を遮蔽することができる。ボロンイオンの注
入加速エネルギーが低いため、注入ボロンの深さ方向プ
ロファイルのピークは基板表面に近く、ボロン注入を受
けた基板表面はP型に反転する。
(膜厚:1〜2μm程度)12で基板4の表面を覆った
後、注入ドーズ量が1×1013cm-2以上のN型不純物
(リンまたはヒ素)のイオンを加速エネルギー30〜5
0keV程度で基板4に注入する。MOSFETのオン
抵抗を大きく低下させる必要がある場合には、前述のよ
うに、基板表面のN型キャリア濃度を更に全体的に高く
すればよい。MOSFETのオン抵抗を効果的に低減す
るには、図9(b)に示すようにP型埋込領域2を完全
に覆う広い範囲にN型不純物イオンを注入することが望
ましい。図9(c)は、N型高濃度領域1が形成される
ことにより、P型埋込領域2が埋め込まれた状態を示
す。
濃度領域を形成する方法はイオン注入法に限定されな
い。液体・固体等の不純物源の塗布・蒸着等によっても
容易に高濃度領域を形成できる。
レイン領域等の不純物拡散領域を形成したが、本発明は
これに限定されない。例えば、半導体基板上にエピタキ
シャル成長した半導体層内に各種の不純物拡散層を設け
ても良い。また、絶縁性基板上に堆積した半導体層内に
各種の不純物拡散層を設けても良い。
型不純物を半導体層にドープする工程と、埋込領域のた
めの第1導電型不純物を半導体層にドープする工程と、
第2導電型不純物を半導体層にドープし、それによって
第2導電型高濃度領域を、少なくとも半導体層の表面と
埋込領域との間に形成する工程とは、それらの順序を入
れ変えて実施しても良い。
も一部分が延長ドレイン領域内に含まれる埋込領域と半
導体層表面との間に、延長ドレイン領域の第2導電型不
純物濃度よりも高い第2導電型不純物濃度を有する高濃
度領域が設けられているため、半導体装置のオン抵抗を
低減するとともに、そのばらつきをおおきく抑制するこ
とができる。
延長ドレイン領域のための第2導電型不純物を半導体層
にドープする工程と、埋込領域のための第1導電型不純
物を半導体層にドープする工程と、第2導電型不純物を
半導体層にドープし、それによって第2導電型高濃度領
域を、少なくとも半導体層の表面と埋込領域との間に形
成する工程とを包含するため、埋込領域と半導体層表面
との間に、高い精度で再現性良く、抵抗の低い高濃度領
域を形成できる。
断面図であり、(b)はその平面レイアウト図である。
プロファイルを示すグラフである。
の製造方法の主要工程段階における半導体装置の断面を
示し、(d)から(f)は、(a)〜(c)の各工程段
階での半導体装置の平面レイアウト図である。
のある工程段階における半導体装置の断面を示し、
(b)のその工程段階での半導体装置の平面レイアウト
図である。
造された半導体装置の断面図である。
主要要素のレイアウト例を示す平面図である。
置の製造方法に関しており、高エネルギーイオン注入法
によってP型埋込領域を形成する場合の製造方法の主要
工程を示す工程断面図である。
の製造方法に関しており、高エネルギーイオン注入法に
よってP型埋込領域を形成する場合の製造方法の主要工
程を示す工程断面図である。
の他の製造方法に関しており、高エネルギーイオン注入
法によらずにP型埋込領域を形成する場合の製造方法の
主要工程を示す工程断面図である。
の半導体装置の断面図である。
濃度プロファイルを示すグラフである。
注入法によってP型埋込領域を形成する工程を示す工程
断面図である。
Claims (18)
- 【請求項1】 第1導電型の半導体層と、 前記半導体層内に形成された第2導電型のソース領域
と、 前記半導体層内に形成された第2導電型のドレイン領域
と、 前記ソース領域と前記ドレイン領域との間に設けられた
チャネル領域と、 前記チャネル領域の上に形成された
ゲート電極と、 を備えた半導体装置であって、 少なくとも一部分が前記ドレイン領域内に含まれる第1
導電型の埋込領域と、 少なくとも前記半導体層の表面と前記埋込領域との間に
設けられ、前記ドレイン領域の第2導電型不純物濃度よ
りも高い第2導電型不純物濃度を有する高濃度領域と、
を更に備えている半導体装置。 - 【請求項2】 前記高濃度領域の一部はドレイン電極に
接触している請求項1に記載の半導体装置。 - 【請求項3】 前記ドレイン領域の周辺に形成された第
1導電型不純物拡散領域を更に備え、 前記埋込領域は、前記第1導電型不純物拡散領域に接続
されている請求項1に記載の半導体装置。 - 【請求項4】 前記第1導電型不純物拡散領域内の第1
導電型不純物濃度は、前記半導体層内の第1導電型不純
物濃度よりも高い請求項3に記載の半導体装置。 - 【請求項5】 前記高濃度領域は、前記ドレイン領域の
延長方向に沿って、前記埋込領域の外周端部のうちの第
1の部分の上方から第2の部分の上方へ延長する部分を
含んでおり、前記埋込領域の外周端部の前記第1の部分
は、前記第2の部分よりも、ドレインコンタクト領域に
近い請求項1に記載の半導体装置。 - 【請求項6】 前記高濃度領域は、前記埋込領域の外周
端部を覆うように形成されている請求項1に記載の半導
体装置。 - 【請求項7】 前記高濃度領域は、前記埋込領域の外周
端部のうち、前記ドレイン領域の延長方向に延びる部分
の少なくとも一部を覆うように形成されている請求項1
に記載の半導体装置。 - 【請求項8】 前記高濃度領域は、前記埋込領域を実質
的に覆うように形成されている請求項1に記載の半導体
装置。 - 【請求項9】 前記高濃度領域は、前記埋込領域に接触
している請求項1に記載の半導体装置。 - 【請求項10】 前記高濃度領域の厚さは、0.5μm
以上である請求項1に記載の半導体装置。 - 【請求項11】 前記高濃度領域は、1×1017cm-3
以上の第2導電型不純物濃度を有する部分を含んでいる
請求項1に記載の半導体装置。 - 【請求項12】 動作時において、前記埋込領域と前記
ドレイン領域との間に逆バイアスを印加する手段を備え
ている請求項1に記載の半導体装置。 - 【請求項13】 前記ソース領域、チャネル領域および
ドレイン領域を含む活性領域が素子分離領域に囲まれて
おり、 前記素子分離領域内には第1導電型不純物拡散領域が形
成され、前記第1導電型不純物拡散領域の少なくとも一
部は前記前記埋込領域と電気的に接触している請求項1
に記載の半導体装置。 - 【請求項14】 前記高濃度領域は、前記ドレイン領域
の外周端部のうち前記チャネル領域に隣接している部分
から距離をおいて形成されている、請求項1に記載の半
導体装置。 - 【請求項15】 前記距離は前記高濃度領域の厚さ以上
である請求項14に記載の半導体装置。 - 【請求項16】 前記高濃度領域の下面と前記埋込領域
の上面とが接触している請求項1に記載の半導体装置。 - 【請求項17】 前記半導体層は、単結晶半導体基板か
ら構成されている請求項1に記載の半導体装置。 - 【請求項18】 第1導電型の半導体層と、前記半導体
層内に形成された第2導電型のソース領域と、前記半導
体層内に形成された第2導電型のドレイン領域と、前記
ソース領域と前記ドレイン領域との間に設けられたチャ
ネル領域と、前記チャネル領域の上に形成されたゲート
電極と 少なくとも一部分が前記ドレイン領域内に含ま
れる第1導電型の埋込領域とを備えている半導体装置の
製造方法であって、 前記ドレイン領域のための第2導電型不純物を前記半導
体層にドープする工程と、 前記埋込領域のための第1導電型不純物を前記半導体層
にドープする工程と、 第2導電型不純物を前記半導体層にドープし、それによ
って第2導電型高濃度領域を、少なくとも前記半導体層
の表面と前記埋込領域との間に形成する工程と、を包含
する半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10178612A JP3016762B2 (ja) | 1998-06-25 | 1998-06-25 | 半導体装置およびその製造方法 |
US09/321,709 US6534829B2 (en) | 1998-06-25 | 1999-05-28 | Semiconductor device and method for fabricating the same |
CNB2003101248326A CN100345307C (zh) | 1998-06-25 | 1999-06-08 | 半导体装置 |
CNB991079655A CN1159770C (zh) | 1998-06-25 | 1999-06-08 | 半导体装置及其制造方法 |
TW088109626A TW421894B (en) | 1998-06-25 | 1999-06-09 | Semiconductor device and manufacture thereof |
EP99111361A EP0967660B1 (en) | 1998-06-25 | 1999-06-10 | MOS semiconductor device |
KR1019990024135A KR100606530B1 (ko) | 1998-06-25 | 1999-06-25 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10178612A JP3016762B2 (ja) | 1998-06-25 | 1998-06-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000012854A JP2000012854A (ja) | 2000-01-14 |
JP3016762B2 true JP3016762B2 (ja) | 2000-03-06 |
Family
ID=16051502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10178612A Expired - Fee Related JP3016762B2 (ja) | 1998-06-25 | 1998-06-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3016762B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6617652B2 (en) | 2001-03-22 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | High breakdown voltage semiconductor device |
KR100535062B1 (ko) | 2001-06-04 | 2005-12-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 고내압 반도체장치 |
US6555883B1 (en) | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
JP3888997B2 (ja) * | 2003-12-12 | 2007-03-07 | 松下電器産業株式会社 | 半導体装置 |
DE102004038369B4 (de) * | 2004-08-06 | 2018-04-05 | Austriamicrosystems Ag | Hochvolt-NMOS-Transistor und Herstellungsverfahren |
US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
-
1998
- 1998-06-25 JP JP10178612A patent/JP3016762B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000012854A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5259920B2 (ja) | 半導体装置およびその製造方法 | |
KR910000929B1 (ko) | 금속 산화물 반도체 전계 효과 트랜지스터 | |
JPH11163341A (ja) | 炭化珪素半導体装置 | |
KR0175276B1 (ko) | 전력반도체장치 및 그의 제조방법 | |
JP2668141B2 (ja) | Mis型fet | |
US6963109B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH1126758A (ja) | トレンチ型mos半導体装置およびその製造方法 | |
JP3016762B2 (ja) | 半導体装置およびその製造方法 | |
US7196393B2 (en) | Semiconductor device including a high voltage transistor | |
US8133788B2 (en) | Method of manufacturing semiconductor device | |
US8022475B2 (en) | Semiconductor device optimized to increase withstand voltage and reduce on resistance | |
JP2012094920A (ja) | 半導体装置 | |
JP3059423B2 (ja) | 半導体装置の製造方法 | |
JP3448546B2 (ja) | 半導体装置とその製造方法 | |
US7598586B2 (en) | Semiconductor device and production method therefor | |
KR100606530B1 (ko) | 반도체 장치 | |
US20020081784A1 (en) | Semiconductor device | |
JP3170966B2 (ja) | 絶縁ゲート制御半導体装置とその製造方法 | |
JP2005197287A (ja) | 半導体装置およびその製造方法 | |
JP3448015B2 (ja) | 半導体装置及びその製造方法 | |
JP2729298B2 (ja) | Mos型トランジスタの製造法 | |
JP2007173421A (ja) | 半導体装置及びその製造方法 | |
JP2003347545A (ja) | 縦型電界効果トランジスタ | |
JP7106476B2 (ja) | 半導体装置およびその製造方法 | |
JP3454076B2 (ja) | 炭化けい素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |