CN1159770C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1159770C
CN1159770C CNB991079655A CN99107965A CN1159770C CN 1159770 C CN1159770 C CN 1159770C CN B991079655 A CNB991079655 A CN B991079655A CN 99107965 A CN99107965 A CN 99107965A CN 1159770 C CN1159770 C CN 1159770C
Authority
CN
China
Prior art keywords
mentioned
type
region
district
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB991079655A
Other languages
English (en)
Other versions
CN1243338A (zh
Inventor
十河诚治
上野雄司
山口诚毅
森吉弘
八谷佳明
高桥理
山西雄司
平野龙马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10178612A external-priority patent/JP3016762B2/ja
Priority claimed from JP11041699A external-priority patent/JP2000307106A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1243338A publication Critical patent/CN1243338A/zh
Application granted granted Critical
Publication of CN1159770C publication Critical patent/CN1159770C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体装置及其制造方法，在延长漏极区(3)内部，形成P型埋入区(2)。用高能量硼离子注入法或者热扩散法形成P型埋入区(3)通过用离子注入法或POCl3扩散法，往延长漏极区的一部分表面或者整个表面掺入磷或砷等杂质，而形成N型高浓度区1。MOSFET动作时，由于漏极电流流过N型高浓度区(1)，所以通态电阻被减小了。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。特别是，本发明涉及漏源极间的击穿电压高，通态电阻又被减小了的大功率MOSFET的构造及其制造方法。
背景技术
首先，参照图10，对包含有为改善漏源极间的击穿电压的结构的半导体装置的现有例进行说明。该半导体装置被刊登在日本专利公报特开平4-107877号(申请人：松下电子工业株式会社)中。
该装置包括：在P型单晶硅衬底104上所形成的N型源极区107和N型延长漏极区103以及被N型延长漏极区103包围起来的P型埋入区102。在该N型延长漏极区103的一部分内，设有漏极接触区114该漏极接触区114与漏极电极110相接触。N型源极区107和形成在P型单晶硅衬底104的表面上的衬底接触区108一起，与源极电极111相接触。设有抗穿通区109，以包围源极区107和衬底接触区108。
源极区107和延长漏极区103之间的区域起沟道区的作用，在沟道区上方的P型硅衬底104的表面上，中间夹着栅极绝缘膜，设有栅极电极106。衬底104的表面被热氧化膜105所覆盖
该半导体装置的特征为：它包括通过扩散工序而形成在P型衬底104内的杂质浓度比较低的N型延长漏极区103和形成在N型延长漏极区103内部的P型埋入区102。
图11示出了杂质浓度和载流子浓度沿图10中的X-X′线深度方向的分布情况。半导体的特定区域的导电型为P型还是N型，要通过对该半导体的特定区域中的P型杂质浓度和N型杂质浓度进行比较，根据哪一方浓度高而定并且，N型杂质浓度越高，MOSFET的通态电阻就越小。
下面，分别对该半导体的导通(ON)状态和截止(OFF)状态加以说明。
延长漏极区103和P型埋入区102处于反向偏置状态MOSFET为截止状态的时候，耗尽层从P型埋入区102和延长漏极区103之间的PN结开始扩大，同时还从P型衬底104和延长漏极区103之间的PN结开始扩大。可利用该耗尽层，实现MOSFET的高耐压化。
MOSFET为导通状态的时候，电子在延长漏极区103内移动。更确切地说，电子是在延长漏极区103内的N型杂质浓度最高的衬底表面区域以及P型埋入区102的下方区域里进行移动的。若P型埋入区102是由通常的扩散层形成的，那么衬底表面为P型。那时，就是N型杂质浓度最高的衬底表面，其导电型也会转化为P型，故N型载流子浓度下降，通态电阻增大。
按照日本专利公报特开平4-107877号，要进行通过往P型衬底104内的离子注入和扩散，而形成延长漏极区103的工序；往延长漏极区103内注入硼离子以后，再进行热处理的工序；对衬底表面进行热氧化的工序。  经过最后的热氧化工序，P型杂质开始从P型埋入区102和衬底表面之间减少，该部分的导电型转化为N型。该热氧化工序，利用硅氧化膜和硅之间的偏析系数的不同，而把P型埋入区102上部的硼离子吸收到硅氧化膜105内。该热氧化工序的结果：P型埋入区102位于中间夹着被N型化了的薄区域，与衬底表面相隔一段距离的位置上，P型埋入区102变成了被埋在延长漏极区103内的状态。要想降低P型埋入区102上部的硼离子浓度，并使该区域的导电型转化为N型，就必须形成一定厚度(例如1μm)以上的热氧化膜
按照上述现有的制造方法，P型埋入区102的形成深度以及对P型埋入区102与衬底表面间区域里的载流子浓度的控制都要被热氧化膜105的形成条件所左右。结果，延长漏极区103表面部的浓度要受热氧化膜105形成过程中的工艺参数的变动(比如温度氧气流量等的变动)的影响。更具体地说，因为延长漏极区103的表面浓度，对热氧化膜的形成速度和所形成的热氧化膜的最终厚度的偏差非常敏感，所以靠热氧化工序来控制延长漏极区103的表面浓度是很困难的。
如图11所示，半导体衬底表面上的P型载流子浓度和N型载流子浓度只稍有不同，该浓度的平衡极易因制造过程中的各种原因而发生变动例如在P型埋入区102的形成过程中，若表面部的P型载流子浓度的减少程度不充分，则会发生P型扩散层表面不能完全转化为N型的情形；或者即使转化成N型，其表面部浓度每次都大不一样的状态。这将是由于通过栅极区和漏极电极间的延长漏极区内的电流而使通态电阻的差别变大以及特性差别变大的影响因素(比如单位面积为1.2～2.0Ω)。为减少该差别，我们想到了如下方法：例如，如图12(a)所示，在P型衬底27内形成延长漏极区26以后，用1～2MeV的高能量来把硼离子注入到衬底27内。按照该方法，先在P型衬底27的表面上涂敷3～4μm左右厚的抗蚀厚膜24，接着该抗蚀厚膜24在光刻技术下，经曝光、显象以后，便在厚抗蚀膜24内形成了开口部。这之后，利用高能量从抗蚀厚膜24的开口部，把硼离子注入到衬底27内。硼离子进到了离延长漏极区26的表面约1μm左右的内部，如图12(b)所示，形成了P型埋入层28根据该方法，延长漏极区26的表面浓度的均匀性受延长漏极区26本身的形成状态的影响，所以象上述现有的技术那样，把P型区表面的硼离子吸收到氧化膜105内，而使它转化为N型的工序就不需要了。还有，MOSFET的通态电阻的偏差也可以得到改善。
然而，为了用这样的高能量离子注入法来形成P型埋入层28，被图案化的离子注入掩模(抗蚀膜、金属膜或者绝缘膜等)要形成在衬底上。该被图案化的离子注入模的侧面边缘，并不完全平行于离子注入方向。这样，利用高能量注入法而注入到衬底内的杂质的最高浓度点，在离子注入用掩模的侧面边缘的下方，朝着衬底的表面方向上移。为确保离子注入模的遮蔽效果，就要求：注入能量越高，抗蚀膜的厚度越厚。为保持离子注入装置内的真空度，通常必须事先对半导体衬底进行加热，把抗蚀膜内所包含的溶剂、水分蒸发掉。当抗蚀膜比较厚时，就要求要么加热时间比正常时长，要么加热温度比正常时高。如果这样进行加热，如图12(b)所示，抗蚀厚膜24的侧面边缘就发生倾斜，抗蚀厚膜24的断面形状容易变成梯形。抗蚀厚膜24所发生的变形，与其说是由于抗蚀厚膜24中与衬底27密切接触的部分发生收缩，倒不如说是由于该部分以外的其他部分发生收缩而引起的。若用这样的变了形的抗蚀厚膜24来进行离子注入，抗蚀厚膜24中比较薄的侧面部分不能充分发挥其遮蔽效果，如图12(b)所示，杂质离子则会穿过抗蚀膜24而被注入到靠近衬底表面部的区域里。结果，埋入区28的外周边缘部分，朝着衬底表面而向上方突出，形成了一个到达衬底表面的P型区。因为到达了衬底表面的P型区横切栅极区和漏极电极之间的电流流路，所以通态电阻增大了。
发明内容
本发明提供了一种半导体装置，备有：第1导电型半导体衬底、形成在上述半导体衬底内的第2导电型源极区、形成在上述半导体衬底内的第2导电型漏极区、在上述源极区和漏极区之间所设置的沟道区以及形成在上述沟道区上方的栅极电极；其特征在于：
备有：
至少有一部分被包含在上述漏极区内的第1导电型埋入区，
至少被设置在上述半导体衬底的表面和上述埋入区之间、一部分与漏极相接触、  并且其中的第2导电型杂质浓度比上述漏极区的第2导电型杂质浓度还高的高浓度区，
在上述漏极区的周围形成的并且还与上述埋入区相连接的第1导电型的杂质扩散区。
最好还备有形成在上述漏极区周围的第1导电型杂质扩散区，且上述埋入区被连接在上述第1导电型杂质扩散区上。
上述第1导电型杂质扩散区内的第1导电型杂质浓度，最好比上述半导体层内的第1导电型杂质浓度高。
上述第1导电型杂质扩散区也可以起沟道阻止区的作用。
上述高浓度区也可以包括从上述埋入区外周端部的第1部分的上方开始，沿着上述漏极区的延长方向，向第2部分的上方延长的部分，且上述埋入区外周端部的上述第1部分比上述第2部分更接近于上述漏极接触区。
最好形成覆盖上述埋入区的外周端部的上述高浓度区。
上述高浓度区也可以覆盖着上述埋入区的外周端部沿着上述漏极区的延长方向延长的部分中的至少一部分。
上述高浓度区，最好事实上覆盖着上述埋入区。
上述高浓度区也可以接触着上述埋入区。
上述高浓度区的厚度最好在0.5μm以上。
上述高浓度区最好包含着第2导电型杂质浓度在1×1017cm-3以上的部分。
最好备有动作时，往上述埋入区和上述漏极区之间施加反向偏压的手段。
最好含有上述源极区、沟道区以及漏极区的有源区被元件隔离区所包围；第1导电型杂质扩散区形成在上述元件隔离区内，并且上述第1导电型杂质扩散区至少有一部分和上述埋入区保持电接触。
上述高浓度区最好和上述漏极区的外周端部邻接于上述沟道区的部分，保持一定的距离。
上述距离最好不小于上述高浓度区的厚度。
上述高浓度区的下面和上述埋入区的上面可以相互接触。
在比较理想的实施例中，上述半导体层由单晶半导体衬底构成。
本发明所涉及的半导体装置的制造方法为一种：备有第1导电型半导体层、形成在上述半导体层内的第2导电型源极区、形成在上述半导体层内的第2导电型漏极区、在上述源极区和漏极区之间所设置的沟道区、形成在上述沟道区之上方的栅极电极以及至少有一部分被包在上述漏极区内的第1导电型埋入区的半导体装置的制造方法，包括：将为了形成上述漏极区的第2导电型杂质掺入到上述半导体层内的工序；将为了形成上述埋入区的第1导电型杂质掺入到上述半导体层内的工序；将第2导电型杂质掺入到上述半导体层中，并凭借它，至少在上述半导体层的表面和上述埋入区之间形成第2导电型高浓度区的工序。
形成第1导电型埋入区域时，若只在半导体层的表面区域掺入了第1导电型杂质而不采取其他措施，则其结果是通态电阻增大；但按照本发明，可通过在半导体层的表面掺入第2导电型杂质，而在半导体表面形成第2导电型高浓度区，故可以比较稳定地提供适于减小通态电阻的结构。
最好通过高能离子注入法来进行为形成上述埋入区的掺杂。
在比较理想的实施例中，在进行为形成上述埋入区的掺杂之前，用能规定上述埋入区的位置和平面形状的掩模来覆盖上述半导体层。
还可以包含为形成上述埋入区的掺入之后所进行的第1热处理的工序；形成上述高浓度区的工序之后所进行的第2热处理的工序。
上述形成高浓度区的工序，还可以包含在上述半导体层上形成第2导电型杂质源，且从上述杂质源把上述第2导电型杂质扩散到上述半导体层的工序。
本发明所涉及的半导体装置的制造方法为一种：备有第1导电型半导体层、形成在上述半导体层内的第2导电型源极区、形成在上述半导体层内的第2导电型漏极区、在上述源极区和漏极区之间所设置的沟道区、形成在上述沟道区之上方的栅极电极和至少有一部分被包在上述漏极区内的第1导电型埋入区的半导体装置的制造方法，包括：将为了形成上述漏极区的第2导电型杂质掺入到上述半导体层内的工序；将为了形成上述埋入区的第1导电型杂质掺入到上述半导体层内，并形成被分割为多个部分的上述埋入区的工序。
附图说明
以下，简单说明一下本发明的附图，
图1(a)是本发明所涉及的半导体装置的实施例的剖面图，图1(b)是它的平面配置图。
图2是沿图1中的Y-Y′线深度方向的杂质浓度分布图。
图3(a)到(c)是本发明所涉及的半导体装置的制造方法的主要工序里的半导体装置的剖面图，(d)到(f)是对应于(a)到(c)的各个工序的半导体装置的平面配置图。
图4(a)是本发明所涉及的半导体装置的制造方法的某一工序里的半导体装置的剖面图，图4(b)是该工序里的半导体装置的平面配置图。
图5是按照本发明所涉及的半导体装置的制造方法，而制造出的半导体装置的剖面图。
图6(a)到(d)是本发明所涉及的半导体装置的主要元件的平面配置图。
图7(a)及(b)是关于本发明所涉及的半导体装置的制造方法的，表示通过高能量离子注入法形成P型埋入区时，制造方法中的主要工序的工序剖面图。
图8(a)到(c)是关于本发明所涉及的半导体装置的制造方法的，表示通过高能量离子注入法形成P型埋入区时，制造方法中的主要工序的工序剖面图。
图9(a)到(c)是关于本发明所涉及的半导体装置的其他的制造方法的，表示不用高能量离子注入法而形成P型埋入区时，制造方法中的主要工序的工序剖面图。
图10是延长漏极区内有埋入区的现有的半导体装置的剖面图。
图11是沿图10中的X-X′线深度方向的杂质浓度分布图。
图12(a)和(b)是表示用高能量离子注入法形成P型埋入区的工序的工序剖面图。
图13(a)是有关本发明的半导体装置的一个变形例沿沟道长方向的剖面图，图13(b)是该半导体装置的平面配置图，图13(c)是沿垂直于沟道长方向的面切开来的剖面图。
图14(a)是本发明所涉及的半导体装置的其他实施例的平面配置图，图14(b)是本发明所涉及的半导体装置的另一其他实施例的平面配置图。
图15(a)是图14(a)中的装置的垂直于沟道长方向的剖面图，图15(b)是在图15(a)中的装置里，设置了N型高浓度区1时的剖面图，图15(c)是在图15(a)的装置里的被分割为多个部分的P型埋入区2和半导体衬底4的表面之间，设置了被分割成多个部分，并其图案和P型埋入区2相同的N型高浓度区1时的剖面图。
具体实施方式
参照图1(a)和(b)来说明本发明所涉及的半导体装置的实施例。图1(a)表示该半导体装置的剖面结构，图1(b)则表示该半导体装置中的几个元件的平面配置情况
该半导体装置备有在P型杂质浓度约被设定为1×1014～3×1014cm-3的P型单晶硅衬底4上所形成的横向MOSFET结构。更具体地说，该半导体装置包括：形成在P型硅衬底4内的N型源极区7、N型延长漏极区(也可称之为“漏极区”)3和实质上被N型延长漏极区3包围起来的P型埋入区2本实施例中的N型源极区7被设在P型单晶硅衬底4的表面上所形成的P型衬底接触区8的旁边。该N型源极区7和P型衬底接触区8都与源极电极11相接触。并且，图1(b)示出：P型埋入区2从N型延长漏极区3开始向外侧延伸，而与P型衬底4保持电连接。P型埋入区2与P型衬底4之间的电导通状态，并不限于图1(b)的俯视图里所示的P型埋入区2的情形。只要P型埋入区2有一部分从N型延长漏极区3开始向外侧(衬底内)延伸就可以了。但最好不让P型埋入区2向有沟道区的一侧延伸。
在本实施例中，N型延长漏极区3中的N型杂质的表面浓度约被设定在1×1016～1×1017cm-3左右。N型延长漏极区3的厚度约为6～7μm左右。P型埋入区2形成在离硅衬底4的表面约1～1.5μm深的地方。P型埋入区2的厚度约为0.8～1.2μm左右。
该半导体装置的特征为：还包括在P型硅衬底4的表面与P型埋入区2之间所设置的N型高浓度区(厚度：约0.5～1μm)1。N型高浓度区1位于P型埋入区2之上。实际上，N型高浓度区1和P型埋入区2相隔一段距离也可以，如图1所示；和P型埋入区2直接接触也可以。例如在本实施例中，为使N型高浓度区1的面电阻为0.8～1.0Ω/□，而设定了一个可以使N型杂质的表面浓度保持在1×1017～1×1018cm-3之范围内的掺杂基准。另外，N型高浓度区1中的N型杂质的表面浓度，要根据MOSFET正常工作所必需的“通态电阻”来具体决定。要想减小通态电阻，最好是形成其中的N型杂质的表面浓度又高，其本身的厚度又厚的N型高浓度区1。
源极区7和延长漏极区3之间的区域起沟道区的作用。源极区7和衬底接触区8形成在掺有低浓度P型杂质的抗穿通区9中。隔着栅极绝缘膜，在P型硅衬底4的沟道区上设置有栅极电极6。绝缘膜(厚度：1～2μm左右)5是为了覆盖栅极电极6而形成在半导体衬底4上的。
图1(a)及(b)所示装置中的N型高浓度区1从埋入区2的一端的上方，沿着延长漏极区3的延长方向，而延伸到埋入区2的另一端的上方。换句话说，N型高浓度区1越过图1(a)中的埋入区2的右端部和左端部而向两外侧扩大。因为在本实施例中，有一部分N型高浓度区1直接与漏极电极10接触，所以没特别形成什么漏极接触区。即使在这样的情形下，只要N型高浓度区1的杂质浓度与通常的漏极接触区的杂质浓度基本上差不多，就能得到充分小的接触电阻。
MOSFET处于导通状态(ON状态)时所形成的电流通路，经N型高浓度区1和延长漏极区3，而指向源极区7，如图1(a)中的虚线箭头方向及图1(b)中的实线箭头方向所示。
图2示出了杂质浓度沿图1中的Y-Y’线深度方向的分布情况。由图2可知，形成在衬底4的表面和埋入区2之间的高浓度区1中的N型杂质浓度比现有的延长漏极区中的N型杂质浓度高(参见图11)。由于N型高浓度区1的存在，MOSFET的通态电阻被减小了。因为与该表面上的P型杂质浓度相比，在形成有延长漏极区3的那一部分表面上的N型杂质浓度要高出许多，所以不容易发生因制造工艺参数的变动而引起晶体管通态电阻增大、偏差加大之现象。
P型埋入区形成在N型延长漏极区3的内部时，埋入区和半导体表面之间，同时存在着N型和P型两种杂质。在图10所示的现有的半导体装置里，在N型延长漏极区3的上面区域里，形成反型层等，因此漏极电流流路有被遮断的危险；然而，在本实施例的装置里，特别设置了N型高浓度区，通过它，本实施例的电阻，和现有的装置相比，会大幅度地减小。
其次，参照图3(a)～(f)及图4(a)和(b)，对本发明的半导体装置的制造方法的实施例进行说明。图3(a)～(c)和图4(a)分别表示装置在主要的制造工序里的剖面图。图3(d)～(f)和图4(b)则分别是对应于图3(a)～(c)和图4(a)所示的各工序中的装置的平面配置图。
首先，如图3(a)和图3(d)所示，N型延长漏极区3形成在P型半导体衬底4内。按通常的热扩散法就可以形成N型延长漏极区3。半导体衬底4的表面被绝缘膜5’所覆盖。
其次，如图3(b)和图3(e)所示，利用高能量离子注入法，而让P型埋入区2形成在P型半导体衬底4内。大部分P型埋入区2被延长漏极区3盖住，P型埋入区2的一端部从延长漏极区3开始向外侧的区域扩大，而与P型半导体衬底4进行电接触。不同于图1(a)及(b)所示的配置情形，本实施例中的P型埋入区2，有一端部沿与漏极电流的流通方向相反的方向突出来了。
再其次，如图3(c)和图3(f)所示，用抗蚀膜12覆盖P型半导体衬底4的一部分表面以后，再用离子注入法将杂质离子注入到P型半导体衬底4内而形成高浓度区1。象本实施例这样，若通过掺杂杂质而形成高浓度区1，便能以较高的自由度来设计高浓度区1的杂质浓度和厚度。在图10所示的半导体装置中，半导体衬底表面和埋入区之间的N型层厚度不大于0.5μm。若按现有的制造图10中的装置的方法，则很难把N型层厚度搞成0.5μm以上。正因为如此，便不能充分地减小延长漏极区表面部分的电阻。若按本实施例的方法，则极易减小表面部分的电阻。
再再其次，如图4(a)和图4(b)所示，用抗蚀膜13覆盖P型半导体衬底4的一部分表面以后，再用离子注入法，并以100keV的加速能量将注入剂量为1×1015cm-2的P型杂质离子注入到P型半导体衬底4内，而形成沟道阻止区(包含抗穿通区域)14。P型埋入区2的一端被连接在沟道阻止区14上。为了提高耐压性能而把P型埋入区2的杂质浓度设定得比较低，而这时P型埋入区2与P型衬底4之间的接触电阻就此较大。因此，通过把沟道阻止区14的杂质浓度设定得比较高，则P型埋入区2与沟道阻止区14之间的接触电阻就减小了。结果，动作时，衬底电位就通过沟道阻止区14而被高效率地供到P型埋入区2内。从减小电连接电阻的观点来看，最好是沟道阻止区14内的P型杂质浓度比P型埋入区2内的P型杂质浓度高。
形成沟道阻止区14以后，再用已知的半导体制造方法，来制造如图5所示的半导体装置。图5的装置里，有用于把各元件隔离开来的LOCOS膜15。如图5所示，LOCOS15膜形成在沟道阻止区14内。实际上，还可以形成覆盖延长漏极区3的LOCOS15膜或者不覆盖延长漏极区3的LOCOS15膜。在沟道阻止区14内没形成LOCOS15的区域里，形成了源极区7、沟道区以及衬底接触区。但在本实施例之下，一部分N型高浓度层起衬底接触区的作用。还有，沟道阻止区14内包围源极区7的部分，起抗穿通区(即图1(a)的参考符号“9”所表示的部分)的作用。栅极电极6形成在栅极绝缘膜5a上，并被层间绝缘膜5b所覆盖；漏极电极10和源极电极11形成在层间绝缘膜5b之上。
图6(a)～(d)示出了本发明所涉及的半导体装置的主要元件的几个平面配置图。该图示出了N型高浓度区1、P型埋入区2、延长漏极区3以及栅极电极6的配置关系。并且图中的箭头方向表示电流的流向。有P型埋入区2形成在其中的那一部分延长漏极区3的厚度为：在埋入区2上侧的部分的厚度和在埋入区2的下侧的部分的厚度之和(参照图1(a))。这样一来，延长漏极区3在无埋入区2形成的区域，其厚度相对地就比较厚，而在有埋入区2形成的区域，其厚度相对地就比较薄。这样因为延长漏极区3的厚度随位置的不同而不同，所以延长漏极区3的表面电阻也随位置的不同而不同。因为表面电阻越小的部分，流过的电流就越多，所以电流便如图6(a)～(d)中的箭头方向所示优先流过N型高浓度区1。
在图6(a)所示的情形之下，N型高浓度区1从延长漏极区3内无P型埋入区2的部分开始，跨过一部分埋入区2的上面，而延伸到延长漏极区3内无P型埋入区2的另一部分。换句话说，N型高浓度区1穿过延长漏极区3的表面电阻因埋入区的存在而增大的部分，而把延长漏极区3的表面电阻较小的部分相互连接起来了。结果，即使为形成P型埋入区2所掺杂的P型载流子，会降低衬底表面和P型埋入区2之间的N型载流子浓度，但又因为N型高浓度区1提供低电阻的电流流路，故可抑制通态电阻的增大。
图6(b)和(c)所示的N型高浓度区1的配置例，可更进一步地减小通态电阻。在图6(b)中，N型高浓度区1从漏极接触区开始，沿延长漏极区3的延长方向，而向栅极电极延伸。这里，漏极接触区即为延长漏极区3和漏极电极10的接触区。除N型高浓度层1以外，也可以再另设置一个N型高浓度杂质扩散区，并让该N型高浓度杂质扩散区作为漏极接触区而起作用。电流(漏极区)从漏极接触区开始顺利地流向沟道区，通态电阻就进一步地被减小了。在图6(c)的例子中，形成有覆盖埋入区2和电流流路相交叉的部分的N型高浓度层1。结果，图7(b)中的P型区80与电流流路之间的相互交叉就消失了。在图6(d)的例子中，N型高浓度区1把P型埋入区2全都盖起来了。这样做，可更进一步地减小通态电阻。另外，图1(a)是图6(d)的剖面图。
N型高浓度区1即使形成在P型埋入区2和硅片表面之间的一定范围内，也可以达到减小通态电阻的目的，那么，不言而喻，若N型高浓度区1形成在更广的范围内，对通态电阻的减小效果将会大大地增加。如此看来，与图6(a)～(c)中的平面配置相比，图6(d)中的平面配置则更适于减小通态电阻。
接下来，参照图7(a)、(b)以及图8(a)～(c)，对通过高能量离子注入法而形成P型埋入区2时，其制造方法中的主要工序进行详细的说明。
首先，如图7(a)所示，往P型硅衬底4的特定区域里掺杂N型杂质，从而在硅衬底4内形成N型延长漏极区3。在硅衬底4的表面形成氧化膜5′以后，再利用光刻技术，用抗蚀厚膜(厚度：3～5μm)16a覆盖硅衬底4的表面。该抗蚀厚膜16a中有规定埋入区的形状及位置的开口部。借助该开口部，以1～2MeV的高能量，把注入剂量为1～3×1013cm-2左右的硼离子注入到硅衬底4内。
通过高能量下的离子注入，硼离子被注入到离延长漏极区3的表面大约1μm左右的内部，之后，为激活硼离子而进行约900～1000℃的热处理，来形成P型埋入区2。
在进行高能量下的离子注入而使抗蚀膜很厚的情况下，为保证离子注入时，装置的真空度，一般要事先加热，让抗蚀膜内所包含的溶剂和水分蒸发掉。因为该加热会使抗蚀膜的形状变坏，所以在离子注入工序里，杂质离子会穿透一部分抗蚀膜。结果，在图7(b)中虚线所示的部分，形成有P型区80。若P型区80残存着且与电流流路互相交叉的话，将给通态电阻的减小带来不好的影响。
其次，如图8(a)所示，用抗蚀膜(膜厚：1～2μm)12覆盖硅片表面后，再往延长漏极区3的表面注入N型杂质(例如磷或者砷)离子，若包含P型区80的区域转化为N型，则P型区80自然消失。最好是设注入剂量为1×1013cm-2以上，注入能量为30～80keV左右。在还需要进一步减小MOSFET的通态电阻的情况下，往延长漏极区3的表面上更广的一范围内，注入剂量更高的N型杂质，从而全面地提高N型载流子浓度即可。图8(b)示出了所形成的N型高浓度区1覆盖P型埋入区2的状态。
在图8(c)中，形成相对来说厚度较厚的N型高浓度区1，而使该N型高浓度区1的下面和P型埋入区2的上面接触上了。换句话说，它给出了一N型高浓度区1与P型埋入区2之间不夹低杂质浓度区域的结构。
N型高浓度区1的形成方法并不仅限于离子注入法。若把液体·固体等杂质源(掺杂材料源)涂敷或蒸镀在衬底表面，就能很容易地形成N型高浓度区1。例如可以进行以POCl3为杂质源的扩散。
另外，N型高浓度区1形成在与延长漏极区3外周边缘内邻接于沟道区的部分相隔一定距离的地方。从利用耗尽层以提高耐压性能的观点来看，距离Lw最好在N型高浓度区1的厚度Tw以上(Lw≥Tw)。
再其次，参照图9(a)～(c)，说明本发明所涉及的半导体装置的制造方法的另一实施例。本实施例是一不用高能量离子注入法，而形成P型埋入区2的例子。按照本实施例，在高能量下注入离子时，由于抗蚀膜形状的恶化而造成的坏影响看不到了；也用不着进行那些复杂的工序了。
首先，进行已知的制造方法的工序，把延长漏极区3形成在硅衬底4内。这之后，如图9(a)所示，用抗蚀膜16b覆盖衬底4的表面以后，再以30～80keV的加速能量，注入注入剂量为1～3×1013cm-2左右的硼离子。若加速能量保持在该范围内，那么，抗蚀膜16b的厚度只要在1～1.5μm之间，就可以充分地对想要侵入进来的离子进行屏蔽。因硼离子的注入加速能量低，故所注入的硼在深度方向上的浓度分布最高点靠近衬底表面，接收了硼注入的衬底表面转化为P型。
其次，如图9(b)所示，用抗蚀膜(膜厚：1～2μm左右)12覆盖衬底4的表面以后，再以30～50keV左右的加速能量把注入剂量为1×1013cm-2以上的N型杂质(磷或者砷)离子注入到衬底4内。在需要大幅度地减小MOSFET的通态电阻的情况下，如前所述，进一步全面地提高衬底表面的N型载流子浓度即可。要想有效地减小MOSFET的通态电阻，如图6(d)所示，最好是把N型杂质离子注入到完全覆盖P型埋入区2的广大范围内。图9(c)示出了由于形成N型高浓度区1，P型区2而被埋在下面的状态。
和上述实施例一样，形成表面部的N型高浓度区的方法，并不仅限于离子注入法。通过液体·固体等杂质源的涂敷·蒸镀等方法，也可以很容易地形成高浓度区。
在上述实施例中，延长漏极区等杂质扩散区形成在半导体衬底内，但本发明并不仅仅限于此。例如，可以把各种杂质扩散层设置于外延生长在半导体衬底上或者沉积在绝缘性衬底上的半导体层内。
还有，可以调换以下各工序的顺序。该工序分别为：往半导体层掺杂为了形成延长漏极区的第2导电型杂质的工序；往半导体层掺杂为了形成埋入区的第1导电型杂质的工序；往半导体层掺杂第2导电型杂质以使第2导电型高浓度区至少形成在半导体层的表面和埋入区之间的工序。
在上述半导体装置中，由一个连续不断的层形成了P型埋入区2。以下，说明P型埋入区2的结构被改良后的半导体装置。
图13(a)是该改良有关的半导体装置的沿沟道长方向上的剖面图，它和图1(a)相对应；图13(b)是该半导体装置的平面配置图，它和图1(b)相对应；图13(c)是沿与沟道长方向垂直的面切开以后所看到的剖面图。
该改良例的半导体装置和图1(a)及(b)所示的半导体装置的不同点主要在P型埋入区2的构造上。因此，这里对P型埋入区2的构造以外的部分就不再多做说明了。
如图13(b)所示，P型埋入区2被分割为2a和2b两部分，在该平面配置图中，N型延长漏极区3和P型埋入区2不重叠的区域，在延长漏极区3内连接成一体。结果，在形成一个被假想出来的、垂直于衬底4的平面的、横切N型延长漏极区3的沟道侧边缘和漏极电极10的面(假想面)的时候，在图1(a)及(b)所示的半导体装置中，上述假想面一定会横切P型埋入区2。与此相反，按照图13(a)～(c)所示的半导体装置，上述假想面则横切P型埋入区2的2a和2b部分之间所夹的部分。
在图13(a)～(c)所示的半导体装置中，因为P型埋入区2的2a部分和2b部分之间的区域(以下，称“间隙区(G)”)里，不存在P型埋入区，所以和N型延长漏极区3中的其他部分相比，表面电阻小，漏极电流容易流过。
要想维持P型埋入区2提高耐压的性能，并且同时减小N型延长漏极区3对漏极电流的电阻，如图13(b)及(c)所示，把P型埋入区2分割为多个部分，从而形成不妨碍漏极电流的间隙区G这一方法，将是非常有效的。若设置这样的间隙区G，那么，即使不设如图1(a)和(b)所示的N型高浓度区1，也仍能增大导通电流。
图14(a)是本发明所涉及的半导体装置的其他的实施例的平面配置图。在图14(a)所示的半导体装置中，P型埋入区2被分割为2c、2d、2e及2f四个部分，在相邻的各部分之间，一共形成三个间隙区。结果，漏极电流优先地流过间隙区，N型延长漏极区3相对于漏极电流的电阻就更加减小了。
图14(b)是本发明所涉及的半导体装置的又一其他实施例的平面配置图。在图14(b)所示的半导体装置中，P型埋入区2被分割为2g～2u十五个部分，在相邻的各部分之间形成多个间隙区。
如上所述，对P型埋入区2的分割方法是多种多样的，有一点要注意：对P型埋入区2的分割，必须保证漏极电流的流路形成在N型延长漏极区3内无P型埋入区2的区域里。
再就是，用已知的光刻技术形成规定想要形成的P型埋入区2的平面配置的抗蚀膜以后，再把为了形成P型埋入区2的P型杂质离子注入到衬底4中，这样，便可形成呈被分割状态的P型埋入区2。
间隙区G的宽度，例如约被设定为1～5μm。间隙区G的宽度由上述抗蚀膜的图案尺寸和杂质离子注入后所进行的热处理条件来决定。若该热处理要在高温下长时间地进行，向横方向扩散的杂质就表现得非常明显，以致间隙区G的宽度减小。因此，必须设定一使间隙区G的宽度在制造过程的最后阶段，不为零而为某一有限值的制造条件。
图15(a)是图14(a)中的装置的沿垂直于其沟道长方向的面切开后的剖面图。由图15(a)可知，在该例中，虽然半导体衬底4的表面和P型埋入区2之间，没设N型高浓度区1，但是因为漏极电流会优先地流过无P型埋入区2的区域(间隙区)，所以通态电阻减小了。尽管如此，若还想进一步减小通态电阻，那么，最好还是在半导体衬底4的表面和P型埋入区2之间，设置一个N型高浓度区1。
在图15(b)所示的结构中，图1(a)及(b)也有的N型高浓度区1形成在P型埋入区2之上方；在图15(c)所示的结构中，在半导体衬底4的表面和被分割为多个部分的P型埋入区2之间，形成有被分割为多个部分，且其图案与P型埋入区2的图案相同的N型高浓度区1。用为形成P型埋入区2的抗蚀膜来形成这样的N型高浓度区1，将非常有效。
还有，形成一与P型埋入区2的上面接触的N型高浓度区1也行。
这样，若既把P型埋入区2分割成多个部分，又把N型高浓度区1设置在漏极区的表面，那么，通态电阻的减小效果就会更进一步提高。这是非常理想的。
若按照本发明的半导体装置，在半导体层表面和至少有一部分被包在延长漏极区内的埋入区之间，设置了一第2导电型杂质浓度比延长漏极区内的第2导电型杂质浓度还高的高浓度区，所以既减小了半导体装置的通态电阻，又大大地抑制了通态电阻的偏差。
因为本发明的半导体装置的制造方法包括：往半导体层掺杂为了形成延长漏极区的第2导电型杂质的工序；往半导体层掺杂为了形成埋入区的第1导电型杂质的工序以及往半导体层掺杂第2导电型杂质，并通过它而至少在半导体层的表面和埋入区之间，形成第2导电型高浓度区的工，故能以高精度、优良的再生产性在埋入区和半导体层表面之间形成低电阻的高浓度区。
因为按照本发明的其他的半导体装置，至少有一部分被包在延长漏极区内的埋入区被分割成多个部分，所以既能维持耐压，又能减小半导体装置的通态电阻。

Claims (13)

1.一种半导体装置，备有：第1导电型半导体衬底、形成在上述半导体衬底内的第2导电型源极区、形成在上述半导体衬底内的第2导电型漏极区、在上述源极区和漏极区之间所设置的沟道区以及形成在上述沟道区上方的栅极电极；其特征在于：
备有：
至少有一部分被包含在上述漏极区内的第1导电型埋入区，
至少被设置在上述半导体衬底的表面和上述埋入区之间、一部分与漏极相接触、并且其中的第2导电型杂质浓度比上述漏极区的第2导电型杂质浓度还高的高浓度区，
在上述漏极区的周围形成的并且还与上述埋入区相连接的第1导电型的杂质扩散区。
2.根据权利要求1所述的半导体装置，其中：上述第1导电型杂质扩散区内的第1导电型杂质浓度比上述半导体层内的第1导电型杂质浓度高。
3.根据权利要求1所述的半导体装置，其中：上述高浓度区覆盖着上述埋入区的外周端部。
4.根据权利要求1所述的半导体装置，其中：上述高浓度区覆盖着上述埋入区的外周端部沿着上述漏极区的延长方向延长的部分中的至少一部分。
5.根据权利要求1所述的半导体装置，其中：上述高浓度区覆盖看上述埋入区。
6.根据权利要求1所述的半导体装置，其中：上述高浓度区接触着上述埋入区。
7.根据权利要求1所述的半导体装置，其中：上述高浓度区的厚度在0.5μm以上。
8.根据权利要求1所述的半导体装置，其中：上述高浓度区包含着第2导电型杂质浓度在1×1017cm-3以上的部分。
9.根据权利要求1所述的半导体装置，其中备有：动作时，在上述埋入区和上述漏极区之间施加反向偏压的手段。
10.根据权利要求1所述的半导体装置，其中：包含有上述源极区、沟道区以及漏极区的有源区被元件隔离区所包围；第1导电型杂质扩散区形成在上述元件隔离区内，上述第1导电型杂质扩散区至少有一部分和上述埋入区保持电接触。
11.根据权利要求1所述的半导体装置，其中：上述高浓度区和上述漏极区的外周端部邻接于上述沟道区的部分，保持一定的距离。
12.根据权利要求11所述的半导体装置，其中：上述距离不小于上述高浓度区的厚度。
13.根据权利要求1所述的半导体装置，其中：上述高浓度区的下面和上述埋入区的上面相互接触。
CNB991079655A 1998-06-25 1999-06-08 半导体装置及其制造方法 Expired - Lifetime CN1159770C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP178612/1998 1998-06-25
JP10178612A JP3016762B2 (ja) 1998-06-25 1998-06-25 半導体装置およびその製造方法
JP110416/1999 1999-04-19
JP11041699A JP2000307106A (ja) 1999-04-19 1999-04-19 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101248326A Division CN100345307C (zh) 1998-06-25 1999-06-08 半导体装置

Publications (2)

Publication Number Publication Date
CN1243338A CN1243338A (zh) 2000-02-02
CN1159770C true CN1159770C (zh) 2004-07-28

Family

ID=26450052

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB991079655A Expired - Lifetime CN1159770C (zh) 1998-06-25 1999-06-08 半导体装置及其制造方法
CNB2003101248326A Expired - Lifetime CN100345307C (zh) 1998-06-25 1999-06-08 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2003101248326A Expired - Lifetime CN100345307C (zh) 1998-06-25 1999-06-08 半导体装置

Country Status (5)

Country Link
US (1) US6534829B2 (zh)
EP (1) EP0967660B1 (zh)
KR (1) KR100606530B1 (zh)
CN (2) CN1159770C (zh)
TW (1) TW421894B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
KR100535062B1 (ko) 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6885078B2 (en) * 2001-11-09 2005-04-26 Lsi Logic Corporation Circuit isolation utilizing MeV implantation
JP4131647B2 (ja) * 2002-06-27 2008-08-13 三洋電機株式会社 半導体装置の製造方法
JP4477309B2 (ja) * 2003-05-09 2010-06-09 Ｎｅｃエレクトロニクス株式会社 高耐圧半導体装置及びその製造方法
US8536659B2 (en) * 2009-07-30 2013-09-17 Polar Seminconductor, Inc. Semiconductor device with integrated channel stop and body contact
CN103250254B (zh) * 2011-05-27 2016-07-06 新电元工业株式会社 沟槽栅极功率半导体装置及其制造方法
US8541848B2 (en) * 2011-10-12 2013-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage MOSFETs having current diversion region in substrate near fieldplate
CN108206212A (zh) * 2016-12-19 2018-06-26 比亚迪股份有限公司 Igbt和制备方法以及电子设备、车辆

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52117586A (en) 1976-03-30 1977-10-03 Nec Corp Semiconductor device
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US4907373A (en) 1987-10-21 1990-03-13 Hunter Billy D Toric finer-polisher
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JPH04107878A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置およびそれを用いたイグナイタ装置
JP2991753B2 (ja) 1990-08-27 1999-12-20 松下電子工業株式会社 半導体装置及びその製造方法
JP2608976B2 (ja) 1990-08-27 1997-05-14 松下電子工業株式会社 半導体装置
JP2599493B2 (ja) 1990-08-27 1997-04-09 松下電子工業株式会社 半導体装置
JPH04241463A (ja) 1991-01-16 1992-08-28 Matsushita Electron Corp 半導体装置
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5146298A (en) 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
JPH0613391A (ja) * 1992-06-26 1994-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JP2689874B2 (ja) * 1993-12-17 1997-12-10 関西日本電気株式会社 高耐圧ｍｏｓトランジスタ
JP2828244B2 (ja) * 1995-09-26 1998-11-25 シャープ株式会社 受光素子
JP3193984B2 (ja) 1996-09-06 2001-07-30 松下電器産業株式会社 高耐圧ｍｏｓトランジスタ
WO1998020562A1 (en) 1996-11-05 1998-05-14 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region and method of making the same

Also Published As

Publication number Publication date
EP0967660A2 (en) 1999-12-29
CN1243338A (zh) 2000-02-02
KR20000006442A (ko) 2000-01-25
US6534829B2 (en) 2003-03-18
TW421894B (en) 2001-02-11
EP0967660A3 (en) 2002-08-28
EP0967660B1 (en) 2011-08-03
US20020027244A1 (en) 2002-03-07
KR100606530B1 (ko) 2006-07-31
CN1518126A (zh) 2004-08-04
CN100345307C (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1645628A (zh) 绝缘栅极型半导体装置及其制造方法
CN1557022A (zh) 半导体装置及其制造方法
GB2154794A (en) Vertical mosfet
CN1773724A (zh) 半导体装置及其制造方法
CN1518095A (zh) 集成半导体装置及其制造方法
CN1638144A (zh) 半导体器件及其制造方法
CN101060133A (zh) 半导体装置及其制造方法
CN1761071A (zh) 半导体器件及其制造方法
JP4727426B2 (ja) 半導体装置および半導体装置の製造方法
CN1159770C (zh) 半导体装置及其制造方法
JP2010186989A (ja) 半導体装置及びその製造方法
JP2000188391A (ja) 半導体集積回路装置の製造方法
CN1823424A (zh) 半导体装置制造方法和半导体装置
US9627470B2 (en) Power semiconductor device and method of manufacturing the same
KR960019776A (ko) 반도체장치 및 그 제조방법
CN1729578A (zh) 具有注入漏极漂移区和厚底部氧化物的沟槽金属－绝缘体－半导体器件及其制造方法
CN1557023A (zh) 用于包覆栅金属氧化物半导体场效应晶体管的方法
CN1112292A (zh) 半导体器件及其制造方法
KR101216851B1 (ko) 반도체 장치 및 그 제조 방법
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
CN1054703C (zh) 静电感应器件
US20040238840A1 (en) Semiconductor device and method for producing it
JP3625603B2 (ja) Ｄｍｏｓ構造を有する半導体装置およびその製造方法
CN1967869A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040728

CX01 Expiry of patent term