CN1815739A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN1815739A
CN1815739A CNA2006100058652A CN200610005865A CN1815739A CN 1815739 A CN1815739 A CN 1815739A CN A2006100058652 A CNA2006100058652 A CN A2006100058652A CN 200610005865 A CN200610005865 A CN 200610005865A CN 1815739 A CN1815739 A CN 1815739A
Authority
CN
China
Prior art keywords
forms
field plate
post district
district
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100058652A
Other languages
English (en)
Other versions
CN100595920C (zh
Inventor
二宫仁
三浦喜直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1815739A publication Critical patent/CN1815739A/zh
Application granted granted Critical
Publication of CN100595920C publication Critical patent/CN100595920C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件(100)，包括：元件形成区，其具有在其中形成的栅电极(108)；和周围区，其形成在元件形成区的外围中并且具有在其中形成的元件隔离区(118)。在半导体衬底(101)的主表面上，形成平行pn层，该平行pn层具有在其中交替地排列的N型漂移区(104)和P型柱区(106)。在周围区中，形成场电极(120)，但是场电极(120)不形成在P型柱区(106)上。周围区中的P型柱区(106)形成有大于或等于元件形成区中的P型柱区(106)的深度。

Description

半导体器件及其制作方法
本申请基于日本专利申请No.2005-003803，在此将其内容引入作为参考。
技术领域
本发明涉及半导体器件及其制作方法，特别涉及具有超级结结构的半导体器件及其制作方法。
背景技术
垂直功率MOSFET已被提出作为高压MOS场效应晶体管(MOSFET)。这种高压MOSFET的重要性能包括导通电阻和击穿耐压性。导通电阻和击穿耐压性取决于电场缓冲(relaxing)层的电阻率，其中通过增加电场缓冲层中的杂质浓度，可以降低导通电阻，由此降低电阻率，但是这伴随着以折中(trade-off)的方式降低了击穿耐压性。
近年来，提出一种超级结结构，作为在保持击穿耐压性不变的同时减小高压MOSFET的导通电阻的技术。
图7是示出了具有这种超级结结构的常规半导体器件的结构的剖面图。半导体器件10具有半导体衬底11、N型漂移区14、基区15、在基区15中形成的源区22、栅绝缘膜20、在栅绝缘膜20上形成的栅电极18、在栅电极18上形成的绝缘膜24、源电极26、P型柱区16和漏电极12。N型漂移区14形成在半导体衬底11上并用作电场缓冲层。基区15形成在N型漂移区14的表面部分中。源电极26形成在绝缘膜24上，以便与源区22连接。P型柱区16形成在N型漂移区14中的栅电极18的两个相邻部分之间。漏电极12形成在半导体衬底11的背表面上。
半导体衬底11、N型漂移区14和源区22被设计为具有相同的导电类型(在此情况下，N型)。基区15和P型柱区16被构造为具有与N型漂移区14相反的导电类型(在此情况下，P型)。N型漂移区14和P型柱区16被构造为具有几乎相等剂量的各杂质。
下面的段落将描述由此构造的半导体器件的工作。当在栅极和源极之间不施加偏压的条件下，在漏极和源极之间施加反向偏压时，耗尽层从基区15和N型漂移区14之间以及P型柱区16和N型漂移区14之间的两个pn结扩展，以致电流不在漏极和源极之间流动，并且该器件截止。更具体地说，P型柱区16和N型漂移区14之间的界面在深度方向上延伸，即耗尽层从该方向延伸，从而如图7所示的宽度d的区域的耗尽意味着P型柱区16和N型漂移区14的整个部分耗尽。
如果指定P型柱区16和N型漂移区14，以便彻底地缩小宽度d，那么可以因此使半导体器件的击穿耐压性与用作电场缓冲层的N型漂移区14的杂质无关。上述超级结结构的采用使得可以保持击穿耐压性，同时通过增加N型漂移区14的杂质的浓度，保持低的导通电阻。日本特开专利公开No.2001-135819公开了一种具有这种超级结结构的超级结半导体器件。
日本特开专利公开No.2003-273355(图1和2)公开了一种半导体器件的结构，该半导体器件具有形成为不仅延伸到单元区而且延伸到结端部区的周边附近的N型漂移层和P型漂移层。在结端部区之外的单元区的界面附近中的P型漂移层上，形成P型基极层。在结端部区的表面上，但是除部分P型基极层以外，形成绝缘膜，并且在绝缘膜上进一步形成场电极，以便围绕单元区，以与P型基极层的表面接触，并电连接到源电极。更具体地说，在结端部区之外的单元区的界面附近的P型漂移层上形成场电极。
在此应当注意，柱区的间距变得越窄，超级结效果增长越大。特别地，对于在源极和漏极之间具有低耐压性(例如，约100V或者以下)的那些器件，优选形成微超级结结构。P型柱区16甚至形成为在其间具有窄的间距，但是，如果其经受大的热历程，由于P型柱区16包含的杂质扩散到N型漂移区14中，导致横向扩展，并且这使得难以缩窄间距。
因此，对于具有微超级结结构的半导体器件，需要研究成功地防止半导体器件在形成P型柱区16之后经受热应力的制作的工艺步骤。
发明内容
根据本发明，提供一种半导体器件，包括：第一导电类型的衬底，该衬底包括元件形成区和周围区，元件形成区具有在其中形成的栅电极，周围区形成在元件形成区的外围中并且具有在其中形成的元件隔离区；在周围区上形成的场电极；以及平行pn层，其具有在其中交替地排列的第一导电类型漂移区和第二导电类型柱区，从而在元件形成区上和部分周围区上延伸，其中第一导电类型漂移区形成在衬底的主表面上，在周围区中，从元件形成区侧的场电极的端部观察时，在外周围区侧形成的至少一个柱区形成有大于或等于元件形成区中形成的柱区的深度，并且在至少一个柱区的正上方不形成场电极，该至少一个柱区形成有大于或等于元件形成区中形成的柱区的深度。场电极可以被电连接到栅电极。
在此获得的结构不具有在至少一个柱区上形成的场电极，而典型地具有直接在场电极上形成的绝缘膜等。
根据本发明，还提供一种制作半导体器件的方法，该方法包括：在第一导电类型衬底的周围区上形成场电极，该第一导电类型衬底具有在其中形成的元件形成区和周围区，元件形成区具有在其中形成的栅电极，周围区形成在元件形成区的外围中并且具有在其中形成的元件隔离区；有选择地除去场电极；以及通过从衬底的主表面，在元件形成区中的预定区中和场电极被除去的区域下面注入第二导电类型的杂质离子，形成平行pn层，该平行pn层具有在其中交替地排列的第一导电类型漂移区和第二导电类型柱区。在有选择地除去场电极的工艺中，从元件形成区侧的端部观察时，落在周围区上的部分场电极可以被有选择地除去。
如先前描述的日本特开专利公开No.2003-273355，具有也形成在结端部中的N型漂移层(N型漂移区)和P型漂移层(P型柱区)并且具有在其上形成的场电极的半导体器件可以通过下面的任何工序来制作：
(1)通过离子注入形成P型柱区，然后在其上形成场电极；以及
(2)形成场电极，并且通过场电极注入离子，以由此形成P型柱区。
如上所述，对于具有微超级结结构的半导体器件，优选地避免在形成P型柱区之后经受热历程。在这里，可以通过CVD工艺形成多晶硅层来形成场电极。在此情况下，半导体器件在多晶硅层的形成过程中经受热历程，以致工序(1)增加了实现微超级结结构的困难，因为在场电极的形成过程中，P型柱区中的杂质不希望地扩散到N型漂移区中。
因此，如工序(2)所述，优选在形成场电极之后形成P型柱区。图8是示出了在形成场电极之后，通过向其注入离子形成P型柱区的半导体器件的结构的剖面图。
半导体器件50具有半导体衬底51、在半导体衬底51上形成并用作电场缓冲层的N型漂移区54、在N型漂移区54上形成的基区55、在基区55中形成的源区62、栅绝缘膜(未示出)、在栅绝缘膜上形成的栅电极58(和连接到栅电极58的连接电极58a)、在栅电极58上形成的绝缘膜64、在绝缘膜64上形成以便与源区62连接的源电极66、在N型漂移区54中的栅电极58的每两个相邻部分之间形成的P型柱区56(和56a)、在半导体衬底51的背表面上形成的漏电极52以及元件隔离区68。半导体器件50具有元件形成区和在其外围形成的周围区，其中元件形成区具有在其中形成的栅电极58。半导体器件50还具有在周围区中的半导体衬底51上形成的场电极70。场电极70通过周围区中形成的连接电极58a电连接到栅电极58。在这里，场电极70几乎形成在周围区的整个表面上，以便保证与连接电极58a电连接。
通过具有预定开口的掩模，将P型杂质离子注入半导体衬底51中，来形成P型柱区56。因为已经形成了场电极70，所以通过周围区中的场电极70注入杂质离子。因此P型柱区56a的深度变得小于元件形成区中的P型柱区56的深度。超级结效果也取决于P型柱区的深度，并且随深度增加而变大。
如果周围区中的P型柱区56a的深度小于元件形成区中的P型柱区56的深度，如图8所示，则周围区的耐压性变得低于元件形成区的耐压性，以致半导体器件50的总耐压性不可避免地受控于周围区的耐压性。因此，即使在控制用于较高耐压性的各种条件的情况下制作元件形成区中的元件，也不可能提高半导体器件50的总耐压性。从该观点，必须制作半导体器件，使得周围区的耐压性可以保持为不小于元件形成区的耐压性。
本发明的半导体器件的柱区在形成场电极之后形成，可以防止柱区形成之后，该半导体器件经受热历程。这使得能够形成微超级结结构。因为在之后形成柱区的区域上不形成周围区中的场电极，使得能够在周围区中也可以形成柱区，使其具有等于或大于元件形成区中的柱区的深度。这使得能够防止周围区的耐压性被降低。
根据本发明，可以提高具有超级结结构的半导体器件的超级结效果，并且防止耐压性降低。
附图说明
由下面结合附图的详细说明将使本发明的上述及其它目的、优点和特点更明显，其中：
图1A和1B是示出了实施例的半导体器件的结构的视图；
图2A和2B是示出了P型柱区的排列的视图；
图3A至3C是示出了制作实施例的半导体器件的工艺步骤的剖面图；
图4是示出了另一实施例的半导体器件的结构的视图；
图5A和5B是示出了另一实施例的半导体器件的结构的视图；
图6A和6B是示出了另一实施例的半导体器件的结构的视图；
图7是示出了具有超级结结构的常规半导体器件的结构的剖面图；以及
图8是示出了半导体器件的结构的剖面图，其具有在场电极形成之后通过场电极注入离子而形成的P型柱区。
具体实施方式
现在将参考说明性实施例描述本发明。本领域的技术人员将认识到使用本发明的讲述可以完成许多选择性的实施例，并且本发明不局限于为了说明性目的而说明的实施例。
在如下所述的实施例中，任何相同的组成部件将给出相同的参考标号，必要时允许省略说明。在下面的实施例中，将描述第一导电类型是N型和第二导电类型是P型的情况。
(第一实施例)
图1A和1B是示出了第一实施例的半导体器件的结构的视图。
图1A是示出了第一实施例的半导体器件100的结构的剖面图。
半导体器件100包含沟槽栅型垂直功率MOSFET。半导体器件100具有半导体衬底101、N型漂移区104、基区105、在基区105中形成的源区112、栅绝缘膜110、在栅绝缘膜110上形成的栅电极108、在栅电极108上形成的绝缘膜114、源电极116、P型柱区106、漏电极102以及元件隔离区118。半导体衬底101用作漏区。N型漂移区104形成在半导体衬底101上并用作电场缓冲层。基区105形成在N型漂移区104的表面部分中。源电极116形成在绝缘膜114上，以便与源区112连接。P型柱区106形成在N型漂移区104中的栅电极108的两个相邻部分之间。漏电极102形成在半导体衬底101的背表面上。半导体器件100具有平行pn层，平行pn层具有在其中交替地排列的N型漂移区104和P型柱区106。半导体衬底101和通过外延生长形成的N型漂移区104构成衬底。这些组成部件在下文中通常称为“衬底”。在第一实施例中，栅电极108是衬底中掩埋的沟槽栅极。
在此情况下，半导体衬底101、N型漂移区104和源区112被构造为具有相同的导电类型(在这里，N型)。基区105和P型柱区106被构造为具有与N型漂移区104相反的导电类型(在这里，P型)。N型漂移区104和P型柱区106被构造为具有几乎相等剂量的各杂质。
半导体器件100具有元件形成区和周围区，元件形成区具有在其中形成的晶体管，周围区形成为围绕元件形成区且具有在其中形成的元件隔离区118。P型柱区106形成在元件形成区中和部分周围区中。半导体器件100还具有在周围区中形成的场电极120和在周围区中的场电极120上形成的电极124。场电极120通常用作高压半导体器件的元件周围的周围区中形成的场极板电极，并且还用作连接电极124和栅电极108的栅指。在第一实施例中，场电极120不是形成在周围区中形成的P型柱区106(106a、106b和106c)的正上方。场电极120还被电连接到周围区中的连接电极108a，并且通过连接电极108a进一步连接到栅电极108。在周围区中的场电极120上还形成绝缘膜114。
在第一实施例中，在周围区中形成多个P型柱区106(106a、106b和106c)。通过由此在周围区中形成多个P型柱区106，周围区的耐压性可以保持在高水平。在第一实施例中，在周围区中形成的P型柱区106(106a、106b和106c)具有与元件形成区中形成的P型柱区106基本上相同的深度。在第一实施例中，所有P型柱区106具有基本上相同的杂质分布。
图1B是示出了第一实施例的半导体器件100的结构的顶视图。在此，为了便于说明，附图示出了仅仅包含P型柱区106、栅电极108和场电极120的结构。
在第一实施例中，根据二维的交错排列以岛状方式形成P型柱区106。在周围区中，场电极120具有分别在多个柱区106上打开的多个开口122并且以岛状方式形成。换句话说，当从元件形成区侧的场电极120的端部观察时，场电极120具有在周围区侧形成的P型柱区106上打开的开口122。栅电极108通过周围区上形成的连接电极108a连接到场电极120。当从连接电极108a和场电极120之间的连接点观察时，场电极120具有位于周围区侧的开口122。应当注意图1A是沿图1B中的线A-A的剖面图。
图2A和2B是示出了P型柱区106的排列状态的视图。
图2A示出了根据第一实施例的半导体器件100的P型柱区106的排列状态。如图所示，根据二维交错排列的P型柱区106的这种二维排列使得能够以近似规则的间隔排列岛状P型柱区106。另一方面，P型柱区106排列为在纵向和横向上对齐的图2B所示的排列，导致标有“e”的P型柱区106与标有“b”、“d”、“f”和“h”的P型柱区106的距离和与标有“a”、“c”、“g”和“i”的P型柱区106的距离之间的差异。以近似规则的间隔排列岛状P型柱区106，使得能够均衡整个区域上的每个P型柱区106和N型漂移区104(参见图1A)之间的距离，由此允许超级结效果被完全地展现。
对于P型柱区106的排列状态没有特别的限制，并且图2B所示的结构可以是容许的，但是其更优选地采用图2A所示的结构。
接下来，将描述制作第一实施例的半导体器件100的工艺步骤。图3A至3C是示出了制作第一实施例的半导体器件100的工艺步骤的剖面图。
首先，在高浓度、N型半导体衬底101的主表面上外延地生长硅，同时典型地往其中掺杂磷(P)，由此形成N型漂移区104。然后在周围区中的N型漂移区104的表面上形成元件隔离区118。元件隔离区118可以通过LOCOS(硅的局部氧化)工艺来形成。
接下来，例如，硼(B)离子被注入N型漂移区104的表面部分，由此形成基区105。
然后通过光刻技术，有选择地刻蚀N型漂移区104的表面，由此形成沟槽。然后通过热氧化在沟槽的内壁上和N型漂移区104的表面上形成氧化硅膜。然后除去在N型漂移区104的表面上形成的部分氧化硅膜。接下来，通过CVD(化学气相淀积)工艺，在沟槽中和N型漂移区104的表面上形成多晶硅层。然后使用光刻技术，通过回刻蚀有选择地除去部分多晶硅，以便仅仅在沟槽中和衬底表面上的预定区中留下多晶硅层。由此形成栅电极108、连接电极108a和场电极120，它们具有图1B所示的图形。
接下来，使用光刻技术，注入例如砷(As)离子，由此在基区105的表面上的栅电极108周围形成N型源区112。通过这些工序获得图3A所示的结构。
接下来，形成具有预定图形的掩模126，并且通过掩模126将例如硼(B)离子注入到N型漂移区104的表面部分中(图3B)。在此的离子注入可以分为多次进行，同时改变各次的能量。然后通过刻蚀除去掩模126(图3C)。在第一实施例中，P型柱区106形成为不达到用作漏区的半导体衬底101的深度。
接下来，在N型漂移区104的表面上形成绝缘膜114并构图，以获得预定的几何形状。然后通过典型地使用铝靶的溅射形成电极层。然后电极层被构图，以获得预定的几何形状，由此形成源电极116和电极124。通过相似的溅射工艺在N型漂移区104的背表面上形成漏电极102。由此获得具有图1A所示结构的半导体器件100。
第一实施例的特点在于在形成P型柱区106之前形成场电极120，但是对于任何其它的工序没有特定的限制，如其基区105、源区112和场电极120应该较早地形成。这些组件可以根据不同于上述工序的顺序来形成。
根据制作第一实施例的半导体器件100的工序，形成场电极120之后形成P型柱区106，以便成功地防止半导体器件100在形成P型柱区106之后经受热历程。这使得能够制作微超级结结构。因为周围区中的场电极120形成为在形成P型柱区106的区域上具有开口，因此在周围区中也可以形成P型柱区106，其具有等于元件形成区中的P型柱区106的深度。这使得可以防止周围区的耐压性被降低。
(第二实施例)
图4是示出了第二实施例的半导体器件的结构的视图。
在第二实施例中，半导体器件130不同于第一实施例的半导体器件100之处在于，在周围区中形成的P型柱区106(106a、106b和106c)的深度大于在元件形成区中形成的P型柱区106的深度。
通过使形成在周围区中的P型柱区106的深度大于形成在元件形成区中的P型柱区106的深度，使得能够通过元件形成区的耐压性来控制半导体器件130的耐压性。
第二实施例的半导体器件130可以通过与第一实施例中参考图3A至3C描述的制作半导体器件100基本上相同的工序来制作。在第二实施例中，首先制作图3A所示的结构，然后通过在周围区上形成的掩模，在大能量下注入例如硼(B)离子，以便具有仅仅对应于要形成在周围区中的P型柱区106的开口。由此形成周围区中的P型柱区106(106a、106b和106c)的最深部分。然后除去掩模，并且使用与第一实施例的图3B描述的掩模126相同的掩模，在元件形成区和周围区中都形成P型柱区106。从在周围区中形成P型柱区106的最深部分的条件下的能量降低在此的离子注入的能量。由此获得如图4所示构造的半导体器件130。
(第三实施例)
图5A和5B是示出了第三实施例的半导体器件的结构的视图。图5A是示出了第三实施例的半导体器件140的结构的剖面图。图5B是半导体器件140的顶视图。应当注意图5A是沿图5B中的线B-B的剖面图。
第三实施例的半导体器件140不同于第一实施例的半导体器件100之处在于，形成在周围区中的最外位置的P型柱区106(106a)具有小于其它P型柱区106的深度。
元件隔离区118形成在周围区的最外部分上形成的P型柱区106(在下文中，称为最外的P型柱区106a)附近。
在半导体器件140中，在N型漂移区104和元件隔离区118之间电通量保持恒定。因为保持(电通量D)＝(介电常数ε)×(电场E)的关系，在恒定的电通量下的电场E随介电常数ε变小而变大。另一方面，特定膜的击穿电压V给定为V＝E×t，其中t是膜的厚度。在假定恒定的膜厚度t的条件下，较小的介电常数ε导致较大的耐压性。
因为与N型漂移区104相比较，元件隔离区118的介电常数较小，所以在元件隔离区118附近形成的最外的P型柱区106a可以实现等于其它P型柱区106的耐压性，即使深度被制成浅于其它P型柱区106。
第三实施例的半导体器件140可以通过与第一实施例中参考图3A至3C描述的制作半导体器件100基本上相同的工序来制作。第三实施例与第一实施例的不同之处在于，当多晶硅层被有选择地除去时，在要形成最外的P型柱区106(106a)的区域中留下未被去除的多晶硅层。此后，可以通过与第一发明中描述的工序相同的工序来制作半导体器件140。在第三实施例中，因为通过预先形成的场电极120进行离子注入，所以形成比其它区域中的其它P型柱区106更浅的最外的P柱区106(106a)。由此形成如图5A所示构造的半导体器件140。
此外，在第三实施例中，也允许有选择地除去最外的P型柱区106(106a)上的场电极120。在该结构中，通过仅仅在对应于除最外的P型柱区106(106a)以外的P型柱区106的区域中具有开口的掩模，在大的能量下，将例如硼(B)离子注入N型漂移区104的表面部分。由此形成元件形成区中的P型柱区106和周围区的内部中的P型柱区106(106b和106c)的最深部分。然后除去掩模，并且使用与第一实施例描述的掩模126相同的掩模，在元件形成区和周围区的整个部分中都形成P型柱区106。从形成元件形成区中的P型柱区106的最深部分等条件下的能量降低在此的离子注入的能量，并且以逐步的方式改变。
在另一实施例中，可以在元件隔离区118的正下方形成最外的P型柱区106a。最外的P型柱区106a的深度tsj可以被调整为满足以下关系：
tsj′-tsj＜(2εsi/εox)×tox        .....(公式1)
其中，tsj′表示邻近于最外的P型柱区106a的P型柱区106(在下文中称为相邻P型柱区106b)的深度，tox表示元件隔离区118的平均厚度，εox表示元件隔离区118的介电常数，以及εsi表示在元件隔离区118正下方的N型漂移区104的介电常数。
以上公式可以如下变换：
tsj＞tsj′-(2εsi/εox)×tox        .....(公式2)
如上所述，第三实施例的半导体器件140可以被构造为不在所有P型柱区106上形成场电极，至少除了与元件隔离区118接触地形成的P型柱区106和邻近于元件隔离区118形成的P型柱区106之外。如上所述，位于元件隔离区118的正下方或其附近的P型柱区106可以将耐压性保持在等于其它区域的水平，尽管其深度比其它区域的深度更浅，这是由于元件隔离区118的介电常数的贡献。同样，根据第三实施例构造的半导体器件140可以将耐压性保持在期望的水平。
对于在元件隔离区118的正下方形成的P型柱区106，通过元件隔离区118进行形成这种P型柱区106的离子注入，以便P型柱区106的深度可以变得比其它区域的深度更浅，即使元件隔离区118不具有在其上形成的场电极120。甚至在此情况下，半导体器件140可以将耐压性保持在等于其它区域的水平，这是由于元件隔离区118的介电常数的贡献。
(第四实施例)
图6A和6B是示出了第四实施例的半导体器件的结构的视图。
图6A是示出了第四实施例的半导体器件200的结构的剖面图。
半导体器件200具有半导体衬底201、N型漂移区204、基区205、在源区212上形成的栅电极208、在栅电极208上形成的绝缘膜214、源电极216、P型柱区206、漏电极202以及元件隔离区218。N型漂移区204形成在半导体衬底201上并用作电场缓冲层。基区205形成在N型漂移区204的表面部分。源电极216形成在绝缘膜214上，以便与源区212连接。P型柱区206形成在N型漂移区204中的栅电极208的两个相邻部分之间。漏电极202形成在半导体衬底201的背表面上。
半导体器件200具有元件形成区和形成为围绕元件形成区且具有在其中形成的元件隔离区218的周围区，其中元件形成区具有在其中形成的晶体管。P型柱区206形成在元件形成区和部分周围区中。半导体器件200还具有在元件隔离区218上朝元件形成区形成的场电极220，以及在场电极220上形成的电极224。在周围区中的场电极220上也形成绝缘膜214。
半导体衬底201、N型漂移区204和源区112被构造为具有相同的导电类型(在此情况下，N型)。基区205和P型柱区206被构造为具有与N型漂移区204相反的导电类型(在此情况下，P型)。N型漂移区204和P型柱区106被构造为具有几乎相等剂量的各杂质。
在第四实施例中，在周围区中形成的P型柱区206(206a、206b和206c)具有与元件形成区中形成的P型柱区206基本上相同的深度。在第四实施例中，所有P型柱区206具有基本上相同的杂质分布。
图6B是示出了第四实施例的半导体器件200的结构的顶视图。在此，为了便于说明，附图示出了仅仅包含P型柱区206、栅电极208和场电极220的结构。
第四实施例中的P型柱区206以岛状方式形成，并且彼此以近似规则的间隔排列。栅电极208和场电极220具有在其中形成的开口222，以便在P型柱区206上开口。栅电极208和场电极220形成为围绕岛状、P型柱区206的连续网格图形。应当注意图6A是沿图6B中的线C-C的剖面图。
此外，在第四实施例中，P型柱区206可以在场电极220形成之后形成。这成功地防止半导体器件200在P型柱区206形成之后经受热历程。这使得能够制作微超级结结构。因为周围区中的场电极220形成为在形成P型柱区206的区域上具有开口，因此在周围区中也可以形成P型柱区206，其具有等于元件形成区中的P型柱区206的深度。这使得可以防止周围区的耐压性被降低。
上述段落参考实施例描述了本发明。这些实施例仅仅用于示例性目的，本领域的技术人员应当理解各元件的组合和工艺步骤可以以多种方式改进，并且这种改进也在本发明的范围内。
上述实施例示例了其中第一导电类型是N型和第二导电类型是P型的情况，其中它也允许将第一导电类型定义为P型和将第二导电类型定义为N型。
上述实施例示出了根据点图形二维地排列各P型柱区的情况，其中P型柱区可以具有各种其它排列。例如，各P型柱区可以根据线图形来二维地排列。此外，在此情况下，之后形成的具有各P型柱区的区域可以不具有在其中形成的场电极。
例如，还能够将元件形成区中形成的P型柱区106和最外的P型柱区106a构造为具有基本上相等的深度，并且将除了周围区中形成的最外的P型柱区106a以外的P型柱区106(106b和106c)构造为具有大于P型柱区106的深度。此外，该结构使得能够保证周围区的耐压性大于元件形成区的耐压性。类似于第三实施例所示，允许将最外的P型柱区106a的深度设为小于元件形成中形成的P型柱区106的深度，并且将除了周围区中形成的最外的P型柱区106a以外P型柱区106(106b和106c)的深度设大于元件形成区中形成的P型柱区106的深度。如上可以清楚看到，在不偏离本发明的精神的条件下，允许适当地设置各区中的P型柱区106的深度。
此外，在如第四实施例所示构造的半导体器件200中，允许适当地设置各区域中的P型柱区206的深度。
很显然本发明不局限于上述实施例，在不偏离本发明的范围和精神的条件下可以进行修改和改变。

Claims (18)

1.一种半导体器件，包括：
第一导电类型衬底，其包括元件形成区和周围区，元件形成区具有在其中形成的栅电极，周围区形成在所述元件形成区的外围中并且具有在其中形成的元件隔离区；
在所述周围区上形成的场电极；以及
平行pn层，其具有在其中交替地排列的第一导电类型漂移区和第二导电类型柱区，从而在所述元件形成区和一部分所述周围区上延伸，其中第一导电类型漂移区形成在所述衬底的主表面上，在所述周围区中，在从所述元件形成区侧的所述场电极的端部观察时，形成在外周围区侧的至少一个所述柱区形成有大于或等于所述元件形成区中形成的所述柱区的深度，并且所述场电极不形成在形成有大于或等于所述元件形成区中形成的所述柱区的深度的所述至少一个所述柱区的正上方。
2.根据权利要求1所述的半导体器件，其中所述场电极具有在形成有大于或等于所述元件形成区中形成的所述柱区的深度的所述至少一个所述柱区上方打开的开口。
3.根据权利要求1所述的半导体器件，其中根据二维的交错排列以岛状方式形成所述柱区。
4.根据权利要求1所述的半导体器件，其中所述栅电极是所述衬底中掩埋的沟槽电极，其电连接到所述场电极，并且当从所述栅电极和所述场电极之间的连接点观察时，形成有大于或等于所述元件形成区中形成的所述柱区的深度的所述至少一个所述柱区位于周围区侧。
5.根据权利要求1所述的半导体器件，其中所述场电极具有分别在所述多个柱区上打开的多个开口，并且以岛状方式形成。
6.根据权利要求1所述的半导体器件，其中所述场电极至少既不形成在除了与所述元件隔离区接触地形成的柱区以外的所述柱区上也不形成在邻近于所述元件隔离区形成的所述柱区上。
7.根据权利要求1所述的半导体器件，其中所述场电极具有多个开口，该多个开口至少分别在除了与所述元件隔离区接触地形成的柱区以外的所有所述柱区上和邻近于所述元件隔离区形成的所述柱区上打开。
8.根据权利要求1所述的半导体器件，其中，至少除了与所述元件隔离区接触地形成的柱区以外的所有所述柱区和邻近于所述元件隔离区形成的所述柱区具有基本上相同的深度。
9.根据权利要求1所述的半导体器件，其中，至少除了与所述元件隔离区接触地形成的柱区以外的所有所述柱区和邻近于所述元件隔离区形成的所述柱区具有基本上相同的杂质分布。
10.根据权利要求1所述的半导体器件，其中形成在所述周围区中的所述柱区具有大于形成在所述元件形成区中的柱区的深度。
11.根据权利要求1所述的半导体器件，还包括在所述衬底的背表面上形成的漏区，以及
至少在所述元件形成区中，形成所述柱区使其深度不达到所述漏区。
12.一种制作半导体器件的方法，包括：
在第一导电类型衬底的周围区上形成场电极，该第一导电类型衬底具有在其中形成的元件形成区和周围区，元件形成区具有在其中形成的栅电极，周围区形成在所述元件形成区的外围并且具有在其中形成的元件隔离区；
有选择地除去所述场电极；以及
通过从所述衬底的主表面，在所述元件形成区中的预定区中和在所述周围区中除去所述场电极的区域下面注入第二导电类型的杂质离子，形成平行pn层，该平行pn层具有在其中交替地排列的第一导电类型漂移区和第二导电类型柱区。
13.根据权利要求12所述的制作半导体器件的方法，其中
在所述形成所述平行pn层中，根据二维的交错排列以岛状方式在所述漂移区中形成所述柱区。
14.根据权利要求12所述的制作半导体器件的方法，其中在所述有选择地除去场电极中，至少除了与所述元件隔离区接触地形成的柱区以外的所有所述柱区上和邻近于所述元件隔离区形成的所述柱区上形成的所述场电极的一部分被有选择地除去。
15.根据权利要求12所述的制作半导体器件的方法，还包括在所述元件形成区中的所述衬底的表面上形成沟槽，该沟槽围绕其中形成所述柱区的区域；
在所述形成场电极中，在所述沟槽中填充与构成所述场电极的材料相同的导电材料，以由此在所述元件形成区中形成栅电极，并且所述栅电极和所述场电极被电连接；以及
在所述除去所述场电极中，从所述栅电极和所述场电极之间的连接点观察，在所述周围区上的场电极被有选择地除去。
16.根据权利要求12所述的制作半导体器件的方法，其中
在所述形成平行pn层中，同时形成所有所述柱区。
17.根据权利要求12所述的制作半导体器件的方法，其中
在所述有选择地除去所述场电极中，在所述场电极中形成开口。
18.根据权利要求12所述的制作半导体器件的方法，其中
在所述形成场电极中，通过由CVD工艺形成多晶硅层来形成所述场电极。
CN200610005865A 2005-01-11 2006-01-11 半导体器件及其制作方法 Expired - Fee Related CN100595920C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005003803A JP4860929B2 (ja) 2005-01-11 2005-01-11 半導体装置およびその製造方法
JP2005003803 2005-01-11

Publications (2)

Publication Number Publication Date
CN1815739A true CN1815739A (zh) 2006-08-09
CN100595920C CN100595920C (zh) 2010-03-24

Family

ID=36652429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610005865A Expired - Fee Related CN100595920C (zh) 2005-01-11 2006-01-11 半导体器件及其制作方法

Country Status (3)

Country Link
US (2) US7335949B2 (zh)
JP (1) JP4860929B2 (zh)
CN (1) CN100595920C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082168A (zh) * 2009-10-30 2011-06-01 万国半导体股份有限公司 交错柱超级结
CN103872098A (zh) * 2012-12-12 2014-06-18 开益禧株式会社 功率半导体器件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4980663B2 (ja) * 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
JP2009088385A (ja) * 2007-10-02 2009-04-23 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5165995B2 (ja) 2007-11-07 2013-03-21 株式会社東芝 半導体装置及びその製造方法
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2010056510A (ja) * 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
JP5606019B2 (ja) * 2009-07-21 2014-10-15 株式会社東芝 電力用半導体素子およびその製造方法
JP5718627B2 (ja) 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
CN105789271B (zh) * 2011-09-27 2019-01-01 株式会社电装 半导体器件
US20130087852A1 (en) * 2011-10-06 2013-04-11 Suku Kim Edge termination structure for power semiconductor devices
US8487372B1 (en) * 2012-06-29 2013-07-16 Force Mos Technology Co., Ltd. Trench MOSFET layout with trenched floating gates and trenched channel stop gates in termination
US9184277B2 (en) * 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
US9515137B2 (en) * 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
TWI567978B (zh) * 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件
US10263070B2 (en) 2017-06-12 2019-04-16 Alpha And Omega Semiconductor (Cayman) Ltd. Method of manufacturing LV/MV super junction trench power MOSFETs
JP6967907B2 (ja) 2017-08-07 2021-11-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6925236B2 (ja) 2017-10-30 2021-08-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7175787B2 (ja) * 2019-02-07 2022-11-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN111627984B (zh) * 2020-06-04 2021-12-03 绍兴中芯集成电路制造股份有限公司 超结器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
DE10052170C2 (de) * 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP4840551B2 (ja) * 2001-06-07 2011-12-21 株式会社デンソー Ｍｏｓトランジスタ
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4865194B2 (ja) * 2004-03-29 2012-02-01 ルネサスエレクトロニクス株式会社 超接合半導体素子
JP4907862B2 (ja) * 2004-12-10 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082168A (zh) * 2009-10-30 2011-06-01 万国半导体股份有限公司 交错柱超级结
CN102082168B (zh) * 2009-10-30 2014-07-16 万国半导体股份有限公司 交错柱超级结
TWI459562B (zh) * 2009-10-30 2014-11-01 Alpha & Omega Semiconductor 交錯柱超接面
CN103872098A (zh) * 2012-12-12 2014-06-18 开益禧株式会社 功率半导体器件

Also Published As

Publication number Publication date
JP4860929B2 (ja) 2012-01-25
CN100595920C (zh) 2010-03-24
US7335949B2 (en) 2008-02-26
US20080076223A1 (en) 2008-03-27
US20060151831A1 (en) 2006-07-13
JP2006196518A (ja) 2006-07-27
US7432134B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
CN1815739A (zh) 半导体器件及其制作方法
CN1220273C (zh) 具有双扩散体分布的沟槽mosfet器件及制造方法
CN100342505C (zh) 高压半导体器件及其制造方法
CN1193431C (zh) 半导体器件
US7372100B2 (en) Semiconductor device
CN100339959C (zh) 具有改善的较小正向电压损耗的半导体器件以及制作方法
US8900949B2 (en) Staggered column superjunction
EP1803159B1 (en) Mos-gated transistor with reduced miller capacitance
CN100444385C (zh) 半导体器件及制造其的方法
EP2530721A1 (en) Semiconductor device
JP4209260B2 (ja) 半導体装置およびその製造方法
CN1505170A (zh) SiC-MISFET及其制造方法
CN1468449A (zh) 内含沟道型肖特基整流器的沟道型dmos晶体管
CN104637821B (zh) 超级结器件的制造方法
KR101929639B1 (ko) 측면 확산된 금속 산화 반도체 디바이스 및 그 제조 방법
CN1726596A (zh) 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
CN1284246C (zh) 高耐电压场效应型半导体设备
CN1658400A (zh) 半导体装置及其制造方法
CN1305231A (zh) 金属氧化物半导体场效应管半导体器件
CN1649172A (zh) 半导体器件及其制造方法
CN1638144A (zh) 半导体器件及其制造方法
US20070029543A1 (en) Semiconductor device
CN1823424A (zh) 半导体装置制造方法和半导体装置
CN106206735A (zh) Mosfet及其制造方法
CN1223007C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100324

Termination date: 20140111