BRPI0811750B1 - método para produzir um inversor - Google Patents

método para produzir um inversor Download PDF

Info

Publication number
BRPI0811750B1
BRPI0811750B1 BRPI0811750A BRPI0811750A BRPI0811750B1 BR PI0811750 B1 BRPI0811750 B1 BR PI0811750B1 BR PI0811750 A BRPI0811750 A BR PI0811750A BR PI0811750 A BRPI0811750 A BR PI0811750A BR PI0811750 B1 BRPI0811750 B1 BR PI0811750B1
Authority
BR
Brazil
Prior art keywords
tft
transistor
channel
inverter
electrode
Prior art date
Application number
BRPI0811750A
Other languages
English (en)
Inventor
Kumomi Hideya
Abe Katsumi
Sano Masafumi
Ofuji Masato
Hayashi Ryo
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Publication of BRPI0811750A2 publication Critical patent/BRPI0811750A2/pt
Publication of BRPI0811750B1 publication Critical patent/BRPI0811750B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

(54) Título: MÉTODO PARA PRODUZIR UM INVERSOR (73) Titular: CANON KABUSHIKI KAISHA, Companhia Japonesa. Endereço: 3-30-2, Shimomaruko, Ohta-ku, Tóquio 146-8501, JAPÃO(JP) (72) Inventor: MASATO OFUJI; KATSUMI ABE; RYO HAYASHI; MASAFUMI SANO; HIDEYA KUMOMI.
Prazo de Validade: 10 (dez) anos contados a partir de 27/11/2018, observadas as condições legais
Expedida em: 27/11/2018
Assinado digitalmente por:
Alexandre Gomes Ciancio
Diretor Substituto de Patentes, Programas de Computador e Topografias de Circuitos Integrados
1/42 “MÉTODO PARA PRODUZIR UM INVERSOR”
CAMPO TÉCNICO [0001] A presente invenção refere-se a um inversor que é constituído por um transistor de película fina, incluindo uma camada semicondutora de óxido como uma camada de canal. Além disso, a presente invenção refere-se a um circuito integrado, que contém o inversor pertinente. FUNDAMENTOS DA INVENÇÃO [0002] Os contraplanos de TFT (transistor de película fina), em que os TFTs são dispostos como uma formação sobre os substratos, são as partes principais para várias espécies de displays de matriz ativa,tais como um display de cristal líquido, um display de diodo emissor de luz orgânica (OLED) e similares. No display de matriz ativa, o TFT aciona um dispositivo eletro-óptico, correspondendo a cada pixel, para exibir um conteúdo desejado. Como o TFT para tal finalidade, são considerados um TFT de silício policristalino de baixa temperatura (LTPS), um TFT de silício amorfo hidrogenado (a-Si:H) e similares.
[0003] Além disso, é considerada uma técnica para simultaneamente produzir TFTs, tendo, respectivamente, diferentes funções no mesmo substrato que o contraplano TFT. Mais especificamente, nesta técnica, o TFT (circuito de pixel) para acionar o dispositivo eletro-óptico de cada pixel e os circuitos periféricos tais como um driver de porta, um driver de fonte e similares, constituídos por TFTs, são simultaneamente produzidos sobre o mesmo substrato. Neste caso, uma vez que a função do TFT é diferente com respeito a cada um dos blocos de circuito, tais como o circuito de pixel, o circuito periférico e similares, é desejável ajustar-se uma tensão limite do TFT para cada bloco de circuito. Por exemplo, deve ser citado que é desejada uma grande tensão limite, adequada para um limite de inversão do dispositivo eletro-óptico, no circuito de pixel e é desejada uma pequena tensão limite para suprimir o consumo de energia no circuito periférico. Em oposição a tal fundamento, o Pedido de Patente Japonesa Aberto ao Público No. 2005-072461 descreve um método de ajustar tensões limites dos TFTs, de acordo com os blocos de pixel de circuitos TFT LTPS, fabricados utilizando-se recozimento a laser
Petição 870180125005, de 03/09/2018, pág. 9/57
2/42 excímero (ELA).
[0004] Os circuitos periféricos incluem circuitos digitais, tais como um registro de mudança e similares. Aqui, deve ser citado que, no caso de produção do circuito digital por TFTs, as seguintes quatro constituições (1) a (4) podem ser empregadas como um elemento NÃO (inversor). Isto é, a constituição (1) é uma carga resistiva, a constituição (2) é um enriquecimento/ enriquecimento (E/E), a constituição (3) é um enriquecimento- empobrecimento (E/D) e a constituição (4) é um semicondutor de metal-óxido complementar (CMOS). Genericamente, a constituição E/D ou a constituição CMOS é frequentemente aplicada com o objetivo de reduzir uma área de leiaute e obter uma operação de elevada velocidade. Incidentalmente, para eficientemente operar o inversor E/D, é necessário controlar a tensão limite do TFT, a fim de tornar uma diferença entre as tensões limites dos dois TFTs constituindo o inversor suficientemente grande. Por outro lado, uma vez que tanto um TFT de canal-n e um TFT de canal-p são necessários para o inversor do CMOS, os respectivos processos de dopagem para cada TFT são necessários, resultando em um maior número de processos fotolitográficos, em comparação com outras constituições.
[0005] Incidentalmente, como candidatos para TFTs de alto desempenho, a serem usados em vez dos TFTs LTPS ou os a-Si:Hs, os TFTs (TFTs de óxido), em que as camadas semicondutoras de óxido são usadas como a camada de canal, foram ativamente pesquisados e desenvolvidos. Aqui é descrito um método de produzir um TFT de óxido utilizando uma película fina de crepitação de RFmagnétron de ln-Ga-Zn-0 amorfo (IGZO) como a camada de canal, no documento “Appl. Phys. Lett. 89,112123 (2006)”. Muitas espécies de semicondutores de óxido de alta mobilidade, tais como o IGZO amorfo e similares, têm condutividade tipo-n (elétron), porém não tem condutividade tipo-p (buraco) mesmo por dopagem, em razão do que a constituição CMOS não pode ser usada. Entretanto, o TFT de óxido tem as seguintes duas vantagens. Iso é, (1) a mobilidade do TFT de óxido é extremamente mais elevada do que a mobilidade do TFT de a-Si-H. Por esta razão, o documento “IEEE Elec. Dev. Lett., 28, p. 273 (2007)” descreve que, mesmo se um inversor de constituição E/E de
Petição 870180125005, de 03/09/2018, pág. 10/57
3/42 canga de saturação, que é conveniente no ponto de uma velocidade de operação, for usado, uma operação de elevada velocidade, que exceda o inversor de TFT de a-Si:H, pode ser conseguida. Além disso (2) a deposição por crepitação é disponível para a camada de canal. Assim, uma vez que um substrato de vidro mãe pode ser aumentado, a redução no custo de produção, de acordo com o aumento do substrato, pode ser esperada.
[0006] Também vários métodos de controlar a tensão limite para o TFT de óxido são descritos nos seguintes documentos. Primeiro, a Publicação de Pedido de Patente U.S. No. 2006-0113565 descreve um TFT que inclui In, Ga, Zn e O como seus elementos constituintes e utiliza, como a camada de canal, uma película fina de óxido amorfa transparente, cuja densidade portadora de elétrons é menor do que 1018 cm·3, e um circuito integrado que utiliza os TFTs pertinentes. Além disso, este documento menciona o uso de um TFT tipo de empobrecimento (D), porém não menciona um método concreto de controlar Vth no TFT.
[0007] A Publicação de Pedido de Patente U.S. No. 2006-0244107 descreve um método de, em um TFT que utiliza óxido de zinco (ZnO) como a camada de canal, controlar Vth pela dopagem em uma atmosfera de deposição de camada de canal. [0008] Além disso, o documento “Barquinha et al:: Influence of the semiconductor thickness on the electrical properties of transparent TFTs based on indium zinc oxide” journal of non-crystalline solids, north-holland physics publishing. Amsterdam, NL, vol. 352, r.o. 9-20, 15 de Junho de 2006 (15-06-2006), páginas 1749-1752, XP005482522 ISSN: 0022-3093 figura 3” descreve que, em um TFT que usa ZnO como o material da camada de canal, Vth é controlado pela espessura de uma camada de canal depositada.
[0009] Além disso, o documento “Journal of Applied Physics, 97, p. 064505 (2005)” descreve que, em um TFT que utiliza óxido de índio zinco (Zn-ln-O) como o material da camada de canal, Vth é controlado por uma temperatura de tratamento térmico.
[0010] Em qualquer caso, a Publicação de Pedido de Patente U.S. No. 20060244107, o documento “Solid State Electronics, 352 (9-20), p. 1749 (2006)” e o
Petição 870180125005, de 03/09/2018, pág. 11/57
4/42 documento “Joumal of Applied Physics, 97, p. 064505 (2005)” todos descrevem que as características dos TFTs, produzidos, respectivamente, nos diferentes substratos em diferentes condições, são mutuamente diferentes. Entretanto, nenhum destes documentos descreve um método concreto de produzir os TFTs, cada um tendo diferente Vth, sobre o mesmo substrato.
[0011] No método descrito no Pedido de Patente Japonesa Aberto ao Público No. 2005-072461, é difícil produzir de modo não dispendioso um circuito digital TFT, devido às seguintes duas razões. Primeira, o TFT descrito neste documento é um TFT LTPS. Em outras palavras, uma vez que o custo aumenta em razão do próprio dispositivo ELA ser aumentado mesmo se o substrato de vidro mãe for aumentado, a vantagem do custo de produção de acordo com o aumento do substrato é pequena. Segundo, é impossível obter-se o inversor E/D que efetivamente opere, uma vez que a diferença das tensões limites TFT adquiridas no método descrito neste documento é demasiado pequena. Por esta razão, o inversor descrito neste documento tem a constituição CMOS e o processo fotolitográfico é complicado, quando comparado com outras constituições, em razão do que o custo aumenta.
DESCRIÇÃO DA INVENÇÃO [0012] A presente invenção objetiva resolver o problema acima descrito. A presente invenção é caracterizada por um método para produzir um inversor de enriquecimento-empobrecimento (E/D), tendo diversos transistores de película fina formados em um mesmo substrato, as camadas de canal de ditos transistores sendo compostas de um semicondutor de óxido, incluindo pelo menos um elemento selecionado de In, Ga e Zn, e o método compreendendo as etapas de: formar um primeiro transistor e um segundo transistor, as espessuras das camadas de canal dos primeiro e segundo transistores sendo mutuamente diferentes; e executar tratamento térmico em pelo menos uma das camadas de canal dos primeiro e segundo transistores.
[0013] Além disso, a presente invenção é caracterizada por um método para produzir um inversor de enriquecimento-empobrecimento (E/D), tendo diversos transistores de película formados em um mesmo substrato, as camadas de canal de
Petição 870180125005, de 03/09/2018, pág. 12/57
5/42 ditos transistores sendo compostas de um semicondutor de óxido, incluindo pelo menos um elemento selecionado de In, Ga e Zn e o método compreendendo as etapas de: formar uma película de deposição comum, atuando como a camada de canal de um primeiro transistor e a camada de canal de um segundo transistor; e executar tratamento térmico pela aplicação de mais calor a uma da camada de canal do primeiro transistor e à camada de canal do segundo transistor.
[0014] Além disso, a presente invenção é caracterizada pelo fato de, dentre os diversos transistores de película fina semicondutores de óxido, que são formados no mesmo substrato e cada um dos quais incluindo pelo menos um elemento selecionado de In, Ga e Zn, as espessuras das camadas de canal de pelo menos os dois transistores serem mutuamente diferentes e as tensões limites dos dois transistores serem mutuamente diferentes.
[0015] De acordo com a presente invenção, é possível produzir relativamente fácil os transistores de película fina semicondutores de óxido, respectivamente tendo diferentes tensões limites no mesmo substrato, utilizando-se as características do transistor de película fina semicondutor de óxido. Por exemplo, as características pertinentes incluem a característica de ocorrer uma diferença nas tensões limites, devido a uma diferença das espessuras das camadas de canal e a característica de ocorrer uma diferença nas tensões limites, devido a uma diferença nas condições de tratamento térmico das camadas de canal. Mesmo se uma ou outra destas duas características for usada, é possível suficientemente aumentar a diferença das tensões limites, em razão do que o inversor E/D opera eficazmente.
[0016] Outros aspectos da presente invenção tornar-se-ão evidentes pela seguinte descrição das formas de realização exemplares, com referência aos desenhos anexos.
BREVE DESCRIÇÃO DOS DESENHOS [0017] Os desenhos anexos, que são incorporados no e constituem uma parte do relatório, ilustram as formas de realização da invenção e, juntos com a descrição, servem para explicar os princípios da invenção.
[0018] A Fig. 1 é um diagrama de circuito de um inversor E/D.
Petição 870180125005, de 03/09/2018, pág. 13/57
6/42 [0019] A Fig. 2 é um diagrama de circuito de um inversor E/E de carga saturado. [0020] A Fig. 3 é uma vista em seção transversal da primeira forma de realização.
[0021] A Fig. 4 é uma vista em seção transversal da segunda forma de realização.
[0022] A Fig. 5 é uma vista indicando um resultado da avaliação (simulação) da condição de fabricação efetiva do inversor E/D.
[0023] A Fig. 6 é uma vista em seção transversal de um TFT fabricado.
[0024] As Figs. 7A, 7B, 7C, 7D, 7E, 7F, 7G e 7H são vistas indicando as características de lds-Vgs do TFT fabricado.
[0025] A Fig. 8 é uma vista em seção transversal indicando o processo de fabricação do inversor E/D na Forma de Realização 1, Forma de Realização 4 e em um exemplo comparativo 4-1.
[0026] A Fig. 9 é uma vista indicando uma forma de onda de simulação de saída de um oscilador em anel composto dos inversores E/D da Forma de Realização 1.
[0027] A Fig. 10 são vistas em seção transversal indicando o processo de fabricação do inversor E/E de carga saturada em um exemplo comparativo 1-1 e um exemplo comparativo 4-2.
[0028] A Fig. 11 é uma vista indicando uma forma de onda de simulação de saída de um oscilador em anel composto dos inversores E/E de carga saturada do exemplo comparativo 1-1.
[0029] A Fig. 12 são vistas em seção transversal indicando o processo de fabricação do inversor E/E de carga saturada em um exemplo comparativo 1-2.
[0030] A Fig. 13 são vistas em seção transversal indicando o processo de fabricação do inversor E/D da Forma de Realização 3.
[0031] A Fig. 14 é uma vista indicando uma forma de onda de simulação de saída de um oscilador em anel composto dos inversores E/D da Forma de Realização 3.
[0032] A Fig. 15 é uma vista indicando uma forma de onda de um oscilador em anel composto dos inversores E/E de carga saturada em um exemplo comparativo 3Petição 870180125005, de 03/09/2018, pág. 14/57
7/42
1.
[0033] A Fig. 16 é uma vista indicando uma forma de onda de simulação de saída de um oscilador em anel composto dos inversores E/D da Forma de Realização 4.
[0034] A Fig. 17 é uma vista indicando uma forma de onda de simulação de saída de um oscilador em anel composto dos inversores E/E de carga saturada do exemplo comparativo 4-1.
[0035] A Fig. 17 é uma vista indicando uma forma de onda de simulação de saída de um oscilador em anel composto dos inversores E/E de carga saturada do exemplo comparativo 4-2.
MELHOR MODO DE REALIZAR A INVENÇÃO [0036] As formas de realização exemplares da presente invenção serão agora descritas em detalhes com referência aos desenhos anexos.
[0037] Um diagrama de circuito de um inversor E/D, que pode ser fabricado pela presente invenção, é indicado na Fig. 1. Um peça de TFT (Transistor de Película Fina) do tipo de enriquecimento (tipo-E) e uma peça de TFT do tipo de empobrecimento (tipo-D) são usadas no inversor E/D. A tensão de suprimento de força é suprida do exterior como diferença de potencial entre Vdd e GND. Um eletrodo fonte de TFT tipo-D e um eletrodo de drenagem de TFT tipo-E são conectados entre si e um eletrodo de porta de TFT tipo-D é conectado com o eletrodo fonte de TFT tipo-D. Um eletrodo de drenagem de TFT tipo-D é conectado com o terminal d tensão de suprimento de força Vdd e um eletrodo fonte de TFT tipoE é conectado à terra. E um eletrodo de porta de TFT tipo-E é estabelecido para servir como um terminal de nó de entrada e o eletrodo de drenagem do TFT tipo-E é estabelecido para servir como um terminal de saída.
[0038] Em princípio, a tensão de saída do inversor E/D na ocasião da saída “elevada” eleva à tensão equivalente à tensão de suprimento de força. Portanto, o inversor E/D tem o aspecto de a amplitude da tensão de saída ser grande e um tempo de elevação da tensão de saída ser rápido.
[0039] Por outro lado, um diagrama de circuito de um inversor E/E de carga
Petição 870180125005, de 03/09/2018, pág. 15/57
8/42 saturada, em que tanto um TFT de carga como um TFT acionador são estabelecidos para servir como os tipos-E, é indicado na Fig. 2. Similar ao inversor E/D, a tensão de suprimento de força é suprida pelo lado externo como diferença de potencial entre Vdd e GND.
[0040] Quando estes dois tipos de inversores são comparados entre si, o inversor E/D pode acionar a capacidade de carga em velocidade mais elevada com maior amplitude.
[0041] No TFT, quando uma tensão de fonte de drenagem (Vds) é suficientemente maior do que uma tensão de fonte de porta (Vgs), o TFT opera em uma região de saturação e uma corrente de fonte de drenagem (Ids) é representada pela seguinte expressão.
lds = (WCi μ / 2L) (Vgs-Vth)2 (1) [0042] Aqui, o símbolo de referência L indica comprimento de canal (unidade; μηη), o símbolo de referência W indica largura do canal (μηη), o símbolo de referência Ci indica capacitância do isolador de porta (F/cm2), o símbolo de referência μ indica mobilidade portadora de efeito de campo (cm2 / Vs) e o símbolo de referência Vth indica uma tensão limite (V).
[0043] Embora haja alguns métodos em um método de obtenção experimental de μ e Vth, um dos métodos será descrito abaixo. No TFT, uma raiz quadrada da corrente Ids durante um período, enquanto varrendo a tensão Vgs e aplicando a tensão constante Vds suficientemente maior do que a tensão Vgs, é plotada em um gráfico em função da tensão Vgs. Ο μ e Vth podem ser obtidos pelo gradiente e interceptação de uma linha tangente desenhada em um ponto de tensão arbitrária Vgs deste gráfico. A linha tangente pode também ser desenhada em um ponto da tensão Vgs, onde o derivativo da plotagem precedente torna-se um máximo, ou em um ponto da tensão Vgs a ser realmente aplicada ao TFT. Pelo último caso, considera-se que ο μ e Vth eficazes das vizinhanças da tensão Vgs podem ser obtidos.
[0044] Uma definição dos TFTs tipo-E e Tipo-D será descrita exemplificando-se um TFT de canal-n para fins de simplificação. Um TFT pode ser chamado um TFT
Petição 870180125005, de 03/09/2018, pág. 16/57
9/42 tipo de enriquecimento (tipo-E) se sua corrente Ids for suficientemente pequena em uma tensão de Vgs = 0 e, portanto, pode ser considerado como sendo um estado DESLIGADO. Inversamente, um TFT, que tem Ids finito em uma tensão de Vgs = 0 no TFT de canal-n e a que a Vgs negativa tem que ser aplicada como polarização inversa, para transformar o TFT em um estado DESLIGADO, é chamado um TFT tipo empobrecimento (tipo-D). Equivalentemente, os TFTs tipo E e D podem ser definidos utilizando-se a tensão (ligar) LIGADA (VOn), que é a tensão Vgs, onde a corrente Ids começa a aumentar, enquanto a tensão Vgs é varrida do valor, em cuja ocasião o TFT está em um estado DESLIGADO. Um TFT tendo a tensão positiva VOn pode ser definido como o tipo-E e um TFT tendo a tensão negativa VOn pode ser definido como o tipo-D. E, em vez da definição acima mencionada, pode também ser definido que um TFT substancialmente tendo a tensão positiva Vth é o tipo-E e um TFT tendo substancialmente a tensão negativa Vth é o tipo-D, respectivamente.
[0045] Embora a descrição acima fosse dada utilizando-se o TFT canal-n, similar à descrição acima, várias definições envolvidas com o tipo-E e o tipo-D podem ser consideradas também em um TFT de canal-p.
[0046] A seguir é definido que um TFT de canal-n, basicamente tendo a tensão positiva Vth, é o tipo-E e um TFT de canal-n, substancialmente tendo a tensão negativa Vth, é o tipo-D. Entretanto, também no caso de utilizarem-se dois TFTs de canal-n, tendo a tensão positiva, um inversor pode ser também estruturado tratandose o TFT de um lado como o tipo-D não como o tipo-E, quando houver grande diferença entre duas tensões Vth.
Primeira Forma de Realização.
[0047] Uma parte de uma vista em seção transversal de um inversor de acordo com a primeira forma de realização da presente invenção é indicada na Fig. 3.
[0048] Um primeiro TFT 901 e um segundo TFT 902 são fabricados em um substrato 100.
[0049] O primeiro TFT 901 inclui um eletrodo de primeira porta 201, uma camada isolante 300, uma camada de primeiro canal 401, um eletrodo de primeira drenagem 501 e um eletrodo de primeira fonte 601.
Petição 870180125005, de 03/09/2018, pág. 17/57
10/42 [0050] O segundo TFT 902 inclui um eletrodo de segunda porta 202, a camada isolante 300, uma camada de segundo canal 402, um eletrodo de segunda drenagem 502 e um eletrodo de segunda fonte 602.
[0051] Aqui, a camada isolante 300 é inteiriçamente construída dentro do primeiro TFT 901 e do segundo TFT 902. Entretanto, ela pode ser separadamente construída dentro de cada TFT.
[0052] O eletrodo de primeira fonte 601 e o eletrodo de segunda drenagem 502 são conectados entre si. O eletrodo de primeira porta 201 é conectado com o eletrodo de primeira fonte 601 por um fio (não ilustrado).
[0053] Quando o eletrodo de primeira drenagem 501 é conectado ao terminal da tensão de suprimento de força Vdd e o eletrodo de segunda fonte 602 é conectado à terra, é provido um inversor E/D, onde o eletrodo de segunda porta 202 é ajustado para servir como um nó de entrada e o eletrodo de segunda drenagem 502 é ajustado para servir como um nó de saída.
[0054] Isto é, um primeiro transistor, que é um transistor, torna-se o tipo-D e um segundo transistor, que é o outro transistor, opera como o tipo-E.
[0055] A camada de primeiro canal 401 é mais espessa do que a camada de segundo canal 402. Desta maneira, após fabricar as camadas de canal tendo diferentes espessuras entre si, o inteiro dispositivo é coletivamente processado para aplicar calor em um estágio de fabricação arbitrário. Como resultado deste processo, o primeiro TFT 901 e o segundo TFT 902 têm diferentes valores de Vth entre si.
[0056] A fim de ajustar a espessura das camadas de canal 401 e 402, um processo de ataque a seco ou um processo de ataque a úmido pode ser realizado após formar uma película de deposição comum, consistindo do semicondutor de óxido, que se torna as camadas de canal 401 e 402. Desta maneira, se utilizando-se o processo de ataque, uma vez a formação da camada de canal é conseguida por somente uma vez, o custo de produção pode ser reduzido.
[0057] Além disso, um método de lançamento pode ser também utilizado. Isto é, a espessura da película pode ser também controlada formando-se a camada de canal novamente ao aplicar o fotorresistor em uma parte superior de uma camada de
Petição 870180125005, de 03/09/2018, pág. 18/57
11/42 canal tipo-E, após fabricar uma camada de canal, cuja espessura corresponda àquela da camada de canal tipo-E, que é a camada de segundo canal 402, sobre a inteira superfície. Quando inundando completamente a inteira estrutura, as camadas de canal tendo duas espécies de espessura, podem ser obtidas em um substrato. Neste caso, é preferível, porque a controlabilidade da espessura de película é elevada em cada camada de canal.
Segunda Forma de Realização [0058] Uma parte de uma vista em seção transversal de um inversor de acordo com a segunda forma de realização da presente invenção é indicada na Fig. 4.
[0059] O primeiro TFT 901 e o segundo TFT 902 são fabricados sobre o substrato 100.
[0060] O primeiro TFT 901 inclui o eletrodo de primeira porta 201, a camada isolante 300, a camada de primeiro canal 401, o eletrodo de primeira drenagem 501 e o eletrodo de primeira fonte 601.
[0061] O segundo TFT 902 inclui o eletrodo de segunda porta 202, a camada isolante 300, a camada de segundo canal 402, o eletrodo de segunda drenagem 502 e o eletrodo de segunda fonte 602.
[0062] O eletrodo de primeira fonte 601 e o eletrodo de segunda drenagem 502 são conectados entre si. O eletrodo de primeira porta 202 é conectado com o eletrodo de primeira fonte 601 por um fio (não ilustrado).
[0063] Quando o eletrodo de primeira drenagem 501 é conectado ao terminal da tensão de suprimento de força Vdd e o eletrodo de segunda fonte 602 é conectado à terra, é provido um inversor E/D, onde o eletrodo de segunda porta 202 é ajustado para servir como um nó de entrada e o eletrodo de segunda drenagem 502 é ajustado para servir como um nó de saída.
[0064] Isto é, um primeiro transistor, que é um transistor, torna-se o tipo-D, e um segundo transistor, que é o outro transistor, opera como o tipo-E.
[0065] A espessura da camada de primeiro canal 401 é aproximadamente igual à espessura da camada de segundo canal 402. O primeiro TFT 901 e o segundo TFT
902 são para ter diferentes valores de Vth executando-se seletivamente um processo
Petição 870180125005, de 03/09/2018, pág. 19/57
12/42 de aquecimento na camada de canal 401 do primeiro TFT, em comparação com um processo a ser executado na camada de canal 402 do segundo TFT.
[0066] Na presente invenção, o fato de seletivamente executar um processo de aquecimento significa controlar que o calor seja localmente (seletiva/intensamente) aplicado a somente a parte específica (também chamada uma região) anteriormente fixada no substrato. Por exemplo, há um método de localmente aquecer somente a parte específica. Entretanto, há um caso em que uma parte do calor é transmitida a uma parte do que não a parte específica, quando o processo de aquecimento é executado na parte específica, porém, na presente invenção, se a influência (influência dada à qualidade da película) do calor transmitido for em um nível desprezível, tal influência é tolerável. O provimento de uma unidade de esfriamento é efetiva de acordo com a necessidade, a fim de suprimir a influência de transmitir uma parte do calor a uma parte que não a parte específica, quando o processo de aquecimento é executado na parte específica. Um valor ótimo da temperatura e tempo para manter cada TFT varia, dependendo da composição da espessura de cada camada semicondutora de óxido do primeiro TFT e do segundo TFT.
[0067] De acordo com o conhecimento dos presentes inventores, com respeito à condição de processamento térmico e um efeito no caso de fabricar uma película fina semicondutora de óxido, tendo a composição de “In (índio) : Ga (gálio) : Zn (zinco) =1:0,9: 0,6” com a condição a ser descrita mais tarde, a seguinte relação é reconhecida como um exemplo. Isto é, um efeito constante pode ser obtido, por exemplo, mantendo-se o primeiro TFT por dez minutos ou mais com temperatura de 200 °C, enquanto mantendo-se o segundo TFT com temperatura igual a ou menor do que 120 °C.
[0068] A fim de seletivamente aquecer somente o primeiro TFT, vários métodos de aquecimento locais de utilização do aquecimento por contato e do aquecimento por irradiação de ondas eletromagnéticas (irradiação de ondas de elevada frequência, irradiação por raios ultravioletas, irradiação por feixe de laser e similares) podem ser usados.
[0069] Na presente invenção, as ondas eletromagnéticas acima mencionadas
Petição 870180125005, de 03/09/2018, pág. 20/57
13/42 incluem uma onda de radiofrequência, uma onda de alta frequência, tal como uma microonda, um raio ultravioleta, um raio visível, um raio infravermelho, um raio-X e um raio-γ.
[0070] Na presente invenção, o aquecimento seletivo pode ser conseguido realizando-se o aquecimento por indução, utilizando-se a resistividade ou o calor específico de vários materiais e a diferença dos coeficientes de absorção do comprimento de onda específico.
[0071] No caso de realização do aquecimento por indução, uma vez que a diferença na quantidade do calor torna-se maior dependendo de um método de seleção de materiais, é preferível porque a tensão Vth pode ser eficazmente controlada por cada TFT.
[0072] Além disso, se utilizando a diferença dos coeficientes de absorção devida aos materiais, o TFT específico pode ser seletivamente aquecido pelo calor coletivo, tal como o aquecimento por uma lâmpada de flash. Concretamente, as diferentes substâncias dos materiais estruturais de um eletrodo correspondendo a outro TFT são usadas para os materiais estruturais (eletrodo de porta, eletrodos de fonte/drenagem) de um eletrodo do TFT específico. Provendo-se tal estrutura, o TFT específico pode ser seletivamente aquecido realizando-se a irradiação óptica coletiva ao utilizar uma lâmpada de flash ou similar. Este processo é realizado porque somente a parte de eletrodo formada do material tendo o elevado coeficiente de absorção seletivamente absorve a energia óptica para aquecer essa parte. Em particular, a irradiação óptica pela lâmpada de flash é preferível porque um aparelho de aquecimento é simples.
[0073] Nesta ocasião, a fim de controlar a temperatura do TFT específico, o material absorvedor de luz ou o material refletor de luz pode ser atribuído a materiais outros que não os materiais estruturais TFT. Além disso, de acordo com a necessidade, um sistema óptico, tal como focalização, projeção ou varredura de luz pode ser usado. Além disso, em um caso em que há o risco de alterar a qualidade da película, devido ao fato de que o calor da parte seletivamente aquecida transmitir para uma parte adjacente, a unidade de esfriamento pode também ser provida de
Petição 870180125005, de 03/09/2018, pág. 21/57
14/42 acordo com a necessidade.
[0074] Em outras palavras, nas formas de realização da presente invenção, é preferível que o inversor acima mencionado tenha pelo menos qualquer uma espécie de estrutura entre os seguintes itens A a C.
A: Estrutura em que um material estrutural de um eletrodo fonte do primeiro transistor acima mencionado é diferente daquela de um eletrodo fonte do segundo transistor acima mencionado.
B: Estrutura em que um material estrutural de um eletrodo de drenagem do primeiro transistor acima mencionado é diferente daquela de um eletrodo de drenagem do segundo transistor acima mencionado.
C: Estrutura em que um material estrutural de um eletrodo de porta do primeiro transistor acima mencionado é diferente daquela de um eletrodo de porta do segundo transistor acima mencionado.
[0075] Além disso, prefere-se que uma etapa de processamento térmico inclua um processo de aquecimento por irradiação de onda eletromagnética. Além disso, nas formas de realização da presente invenção, prefere-se que o inversor acima mencionado tenha pelo menos qualquer espécie de estrutura entre os seguintes itens D a F.
D: Estrutura em que a propriedade física de um material estrutural do eletrodo fonte do primeiro transistor acima mencionado é diferente daquela do eletrodo fonte do segundo transistor acima mencionado.
E: Estrutura em que a propriedade física de um material estrutural do eletrodo de drenagem do primeiro transistor acima mencionado é diferente daquela do eletrodo de drenagem do segundo transistor acima mencionado.
F: Estrutura em que a propriedade física de um material estrutural do eletrodo de porta do primeiro transistor acima mencionado é diferente daquela do eletrodo de porta do segundo transistor acima mencionado.
[0076] Em seguida, prefere-se que a propriedade física acima mencionada seja pelo menos uma espécie da propriedade a ser selecionada dentre a resistividade, o calor específico e os coeficientes de absorção.
Petição 870180125005, de 03/09/2018, pág. 22/57
15/42
Terceira Forma de Realização [0077] Como indicado na primeira forma de realização, após fabricar as camadas de canal tendo diferentes espessuras, a condição do processo de aquecimento da camada do primeiro canal é feito ser diferida daquela da camada do segundo canal, como em um método descrito na segunda forma de realização, quando o processo térmico é executado em um processo de fabricação arbitrário.
[0078] Como resultado deste método, o primeiro TFT 901 e o segundo TFT 902 têm diferentes valores da tensão Vth.
[0079] A fim de operar o inversor E/D de acordo com a presente invenção eficazmente, uma apropriada faixa como a diferença entre as tensões limites de duas espécies de transistores será descrita. A Fig. 5 é uma vista indicando o resultado da comparação da característica de oscilação de um oscilador de anel de estágio-31, com base nos inversores E/E de carga saturada com a característica de oscilação de um oscilador de anel de estágio-31, com base nos inversores E/D por um método de simulação SPICE (Simulation Programa with Integrated Circuit Emphasis) (Programa de Simulação com Ênfase em Circuito Integrado). A avaliação, que é obtida alterando-se a tensão Vth do TFT de carga em cada condição de uma relação geométrica β, uma relação de mobilidade, a tensão de suprimento de força (Vdd) e a tensão Vth de um TFT excitador tipo-E, indicado em um lado esquerdo da Fig. 5, é indicada em um lado direito da Fig. 5. Aqui, a relação geométrica β representa uma relação da relação W (largura)/L (comprimento) do TFT excitador para a relação W/L do TFT de carga. A relação de mobilidade é uma relação de mobilidade do TFT excitador para a mobilidade do TFT de carga. Observe-se que o comprimento do canal foi ajustado tornar-se L = 10 gm em todos os TFTs. Com respeito à largura de canal, foi determinado tornar-se W = 40 gm nos TFTs de carga e W = 40 x relação β (gm) nos TFTs driver. O comprimento de sobreposição de porta de cada TFT foi determinado tornar-se 5 gm e somente a capacitância parasítica causada por tal sobreposição foi considerada.
[0080] De acordo com a Fig. 5, em um caso em que a tensão Vth do TFT de carga satisfaça a relação indicada por uma expressão (2) para a tensão de
Petição 870180125005, de 03/09/2018, pág. 23/57
16/42 suprimento de força Vdd suprida ao inversor, o inversor E/D tem o mérito de pelo menos a amplitude de oscilação ou a frequência de oscilação do oscilador de anel. Isto é, cada inversor E/D, é excelente em um ponto pelo menos na velocidade de comutação ou na margem de ruído, com comparação com o inversor E/E de carga saturada.
0,7 < [ (Vth (Ld) - Vth (Dr)) / Vdd < 2... (2) [0081] Isto é, esta expressão (2) indica que o inversor E/D é operado por tal tensão de suprimento de força, o que satisfaz que a diferença entre as tensões limite dos primeiro e segundo transistores é em uma faixa menor do que 70% e maior do que 200% da tensão de suprimento de força.
[0082] Na condição de avaliação acima mencionada, em uma faixa fora da equação acima mencionada, há pouco mérito em constituir o inversor E/D. Concretamente, em um caso que [ (Vth (Ld)) - Vth (Dr)) / Vdd ] < 0,7, o inversor não tem acionamento de corrente para carregar a capacidade de carga ou oscilação instável é observada no oscilador de anel. Por outro lado, em um caso em que [ (Vth (Ld)) - Vth (Dr)) / Vdd ] < 2, a tensão de inversão é demasiado elevada, em comparação com a tensão de suprimento de força e uma faixa de tensão de entrada/saída torna-se estreita.
[0083] Adicionalmente, materiais para estruturar os TFTs a serem usados nos inversores de acordo com a presente invenção serão descritos em detalhe.
Camada de Canal [0084] Os materiais semicondutores de óxido são usados para a camada de canal. Concretamente, ZnO, Ιη2θ3, Ga2O3 e um cristal misto deles ou uma solução sólida amorfa (In-Zn-O, ln-Ga-Zn-0 ou similar) podem ser usados. Isto é, o semicondutor de óxido, que inclui pelo menos um elemento selecionado dentre In, Ga e Zn, pode ser usado.
[0085] Especificamente, se uma película ln-Ga-Zn-0 for formada como uma camada de canal do TFT por um método de crepitação, um transistor tendo a mobilidade de efeito de campo elétrico suficientemente grande pode ser fabricado.
Neste caso, uma vez que a temperatura de deposição dos materiais para a camada
Petição 870180125005, de 03/09/2018, pág. 24/57
17/42 de canal é baixa, um dispositivo emissor de luz pode ser formado em um substrato flexível, tal como plástico.
[0086] Além disso, na película de In-Ga-Zn-O, é preferível que pelo menos uma parte desta película inclua a substância amorfa. De acordo com esta estrutura preferível, o desempenho de um processo de ataque é melhorado.
Eletrodos de Drenagem-Fonte [0087] Os materiais a serem usados para os eletrodos de drenagem-fonte são requeridos terem a barreira de injeção de elétrons para a camada de canal suficientemente pequena no caso de que a camada de canal seja um semicondutor tipo-n. No caso de um semicondutor tipo-p, é requerido que a barreira de injeção de buraco seja suficientemente pequena. Por exemplo, um metal tal como Al, Cr, W, Ti e Au, uma liga de alumínio e um silicieto tal como WSi podem ser usados. Além disso, o óxido condutivo transparente ou o semicondutor de óxido transparente, tendo grande concentração de portador, pode ser também utilizado. O óxido de índio estanho (ITO), o óxido de índio zinco (IZO) e a película de ln-Ga-Zn-0 correspondem aos materiais acima mencionados.
[0088] Os eletrodos de drenagem-fonte podem ser formados pelo acoplamento de diversos materiais ou podem ser uma película de multicamadas de diversos materiais.
Eletrodo de Porta [0089] Os materiais a serem usados para o eletrodo de porta são selecionados do grupo de materiais similares àqueles dos eletrodos de drenagem-fonte acima mencionados e usados. Várias películas finas metálicas, películas finas de óxido condutivas e películas finas orgânicas condutivas podem ser utilizadas. Os materiais podem ser usados para o aquecimento seletivo pela utilização da diferença de propriedade física, tal como resistividade, calor específico destes vários materiais ou os coeficientes de absorção em comprimento de onda específico. Observe-se que o aquecimento seletivo da unidade de canal pode ser conseguido também pelos materiais dos eletrodos de drenagem-fonte.
[0090] O eletrodo de porta pode ser formado pelo acoplamento de diversos
Petição 870180125005, de 03/09/2018, pág. 25/57
18/42 materiais ou pode ser uma película de multicamadas de diversos materiais.
[0091] Uma película plana é formada em uma camada isolante de porta e é requerido que os materiais tenham pequena condutividade. Concretamente, uma corrente de vazamento de fonte de porta lgs é necessária ser suficientemente pequena na prática, em comparação com uma corrente de vazamento de fontedrenagem Ids.
[0092] A película é selecionada dentre SiOx, SiNx e SiOxNy formada por um método de deposição de vapor químico (CVD), S1O2, SiNx, SiOxNy, AI2O3, Y2O3, HfO2 e Ta2O5, formada por um método de crepitação magnétron RF e uma película de multicamadas composta destes materiais. Como ilustrado na Fig. 3, a película pode ser compartilhada por dois ou mais TFTs ou pode ser uma película individual distinguida cada TFT.
[0093] Quando o inversor E/D é fabricado por duas espécies de TFTs, duas tensões limites de Vth não são sempre requeridas estarem em tal relação de modo que uma é tensão negativa e a outra é tensão positiva é mantida, no caso de ser construído em um circuito. Mesmo se as duas espécies de TFTs forem tipos-E ou tipos-D, em um caso que as duas tensões limites de Vth forem suficientemente separadas entre si e os dois TFTs poderem ser distinguidamente utilizados de um ponto de vista do projeto do circuito, a presente invenção pode ser aplicada.
[0094] Além disso, também no caso de fabricarem-se três ou mais espécies de TFTs, em que as tensões limites de Vth poderem ser distinguidas entre si, a presente invenção pode ser similarmente aplicada.
[0095] A propriedade física de uma película ln-Ga-Zn-0 a ser usada como a camada de canal do TFT é avaliada.
[0096] Como um substrato sobre o qual uma película é formada, um substrato de vidro limpo e desengordurado (Corning Corporation produto 1737) foi preparado. Como o material alvo, um corpo sinterizado policristalino (tamanho: diâmetro 98 mm, espessura 5 mm) tendo a composição lnGaO3 (ZnO) foi usado.
[0097] Este corpo sinterizado foi fabricado pelo processo de mistura úmida de ln2O3:Ga2O3:ZnO (reagente 4N cada, solvente: etanol), um processo de préPetição 870180125005, de 03/09/2018, pág. 26/57
19/42 sinterização (a 1000 °C por duas horas), um processo de moagem seca e um processo de sinterização principal (a 1500 °C por duas horas) como o material de partida.
[0098] A condutividade elétrica deste material alvo é 0,25 (S/cm), que indica a condição de semi-isolamento.
[0099] A pressão de fundo em uma câmara de deposição éde 3x 104Pa ea pressão total durante a deposição (isto é, formação de película) foi estabelecida como 0,53 Pa pelo gás de mistura de oxigênio-argônio, que inclui oxigênio de 3,3 % vol.
[00100] A temperatura do substrato não é intencionalmente controlada e a distância entre o material alvo e o substrato, sobre o qual a película é formada, era de 80 mm. A potência elétrica aplicada foi de RF300W e uma película foi formada com uma taxa de deposição de 2 (A/s).
[00101] Para uma película depositada com a espessura de 60 nm, um raio-X é incidente em uma superfície a ser medida em um ângulo de incidência de 0,5 graus e a medição de difração de raio-Χ foi realizada por um método de película fina. Como resultado, uma vez um pico de difração óbvio não foi confirmado, foi julgado que a película ln-Ga-Zn-0 é amorfa.
[00102] Como resultado de uma análise de fluorescência de raio-Χ (XRF), uma relação de composição metálica da película fina foi indicada por uma expressão de ln:Ga:Zn = 1:0,9:0,6.
[00103] Após realizar a medição de dois terminais l-V por um padrão de eletrodo tipo coplanar utilizando-se uma película de multicamadas evaporada de Ti e Au, quando a condutividade elétrica da película fina foi medida era de cerca de 7 χ 10'5 (S/cm). Se for presumido que a mobilidade eletrônica é de cerca de 5 (cm2/Vs), estima-se que a concentração de portador de elétrons é de cerca de 1014 (cm'3).
[00104] De acordo com a inspeção acima, foi confirmado que uma película fina do sistema ln-Ga-Zn-0 fabricada inclui In, Ga e Zn e pelo menos uma parte da película fina é um óxido amorfo.
[00105] A seguir, a substância para formar uma camada de canal a ser fabricada
Petição 870180125005, de 03/09/2018, pág. 27/57
20/42 inclui In, Ga e Zn e pelo menos uma parte da substância é óxido amorfo.
[00106] É permitido que a relação da composição metálica não seja a relação acima mencionada de ln:Ga:Zn = 1:0,9:0,6.
[00107] Em seguida, diversos TFTs são respectivamente fabricados em diferentes quatro substratos pelo seguinte procedimento e os espécimes 1 a 4 são preparados. Uma vista em seção transversal do TFT fabricado em cada um dos espécimes 1 a 4 é indicada na Fig. 6.
[00108] O substrato de vidro limpo (Corning Corporation produto 1737) é empregado como o substrato 100 e Ti e Au são evaporados neste substrato 50 nm no total por um método de evaporação de feixe de elétrons e em seguida a padronização é realizada por um método de desprendimento, desse modo obtendose o eletrodo de porta 200. Em seguida, uma camada S1O2 para tornar-se a camada isolante de porta 300 é formada (gás de deposição: Ar, pressão de deposição: 0,1 Pa, potência elétrica aplicada: 400 W, espessura da película: 100 nm) em uma inteira superfície pelo método de crepitação magnétron RF. Uma abertura é formada em uma parte (não ilustrada) da camada isolante de porta 300, localizada em uma parte superior do eletrodo de porta 200 por ataque e um furo de contato usado para contatar com o eletrodo de porta 200 foi obtido. Subsequentemente, uma camada IGZO (In-Ga-Zn-O) amorfa foi formada (gás de deposição: O2 (3,3 % vol) + Ar, pressão de deposição: 0,53 Pa, potência elétrica aplicada: 300 W) pelo método de crepitação magnétron RF como uma camada de canal 400. A espessura da película foi estabelecida como 30 nm nos espécimes 1 e 2 e estabelecida como 6 nm nos espécimes 3 e 4. No curso da deposição pelo método de crepitação, a temperatura do substrato não foi especialmente controlada.
[00109] Subsequentemente, a camada de canal 400 foi padronizada em um tamanho de canal predeterminado por ataque.
[00110] Subsequentemente, os espécimes 2 e 4 foram inteira e uniformemente aquecidos em uma placa quente, cuja temperatura foi ajustada a 300 °C por vinte minutos na atmosfera do ar. Este processo térmico não foi executado para os espécimes 1 e 3.
Petição 870180125005, de 03/09/2018, pág. 28/57
21/42 [00111] Por fim, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação de feixe eletrônico e, em seguida, um eletrodo de drenagem 500 e um eletrodo fonte 600 foram formados pelo método de desprendimento. Os TFTs, cujas larguras de canal W são 400 μηη e 200 μηη ou 800 μηη, foram fabricados nos respectivos espécimes. O comprimento de canal L foi estabelecido como L = 10 μηη para os respectivos espécimes.
[00112] As características Ids - Vgs medidas em uma tensão de Vds = +10 V nestes espécimes são indicadas nas Figuras 7a a 7H. Todas estas características obviamente indicam as características TFT do canal-n.
[00113] Quando a mobilidade de efeito de campo elétrico μ e a tensão limite Vth são calculadas, o seguinte resultado é obtido.
Espécime 1 (espessura de camada de canal d = 30 nm, um processo térmico não é executado)
W = 40 μηη: μ = 6,5, Vth = +3,5
W = 800 μηη: μ = 2,0, Vth = +3,4
Espécime 2 (espessura de camada de canal d = 30 nm, um processo térmico é executado)
W = 40 μηη: μ = 9,3, Vth = -0,23
W = 800 μηη: μ = 7,8, Vth = +1,4
Espécime 3 (espessura de camada de canal d = 60 nm, um processo térmico não é executado)
W = 40 μηη: μ = 6,0, Vth = +2,1
W = 200 μηη; μ = 4,2, Vth = +1,5
Espécime 4 (espessura de camada de canal d = 60 nm, um processo térmico é executado)
W = 40 μηη; μ = 9,7, Vth = -10,1
W = 200 μηη:μ= 15, Vth =-3,0 [00114] Ambos os TFTs dos espécimes 1 e 3 são tipos-E e o TFT do espécime 4 é tipo-D.
Petição 870180125005, de 03/09/2018, pág. 29/57
22/42 [00115] Por outro lado, o TFT tendo a largura de canal de W = 40 μηη no espécime 2, embora a tensão Vth seja negativa em um sentido preciso, é esperado que o TFT opere como o TFT tipo-E, dependendo da combinação de outro TFT, como será indicado mais tarde.
[00116] Embora não tenha sido especialmente descrito, uma vez que todos os espécimes são secados (120 °C por dez minutos) diversas vezes no ar no curso de um processo de fabricação, considera-se que a mudança de propriedade elétrica, pela aplicação de calor sob a condição correspondendo à condição mencionada acima, pode ser desconsiderada também no tempo, após término dos espécimes.
[00117] Os inversores como nas respectivas formas de realização a seguir são fabricados com base no experimento acima mencionado.
Forma de Realização 1 [00118] A presente invenção é um exemplo da utilização da primeira forma de realização. Um processo de fabricação de um inversos E/D empregando um transistor de película fina semicondutora de óxido da forma de realização 1 é indicado na Fig. 8.
[00119] O substrato de vidro limpo (Corning Corporation produto 1737) é empregado como o substrato 100.
[00120] Após formar o fotorresistor (não ilustrado) sobre este substrato por um primeiro processo de fotolitografia, Ti e Au são evaporados 50 nm no total pelo método de evaporação de feixe eletrônico e então a padronização é realizada pelo método de desprendimento, desse modo obtendo-se o primeiro eletrodo de porta 201 e o segundo eletrodo de porta 202.
[00121] Em seguida, a camada S1O2, a tornar-se a camada isolante de porta 300, que é comum ao primeiro TFT e ao segundo TFT, é formada (gás de deposição: Ar, pressão de deposição: 0,1 Pa, potência elétrica aplicada: 400 W, espessura de película: 100 nm) em uma inteira superfície pelo método de crepitação magnétron
RF. Após formar o fotorresistor (não ilustrado) sobre esta película formada por um segundo processo de fotolitografia, uma parte da camada isolante de porta 300, localizada nas partes superiores dos eletrodos de porta 201 e 202, é padronizada
Petição 870180125005, de 03/09/2018, pág. 30/57
23/42 por ataque e um furo de contato (não ilustrado) é obtido.
[00122] Subsequentemente, a película IGZO amorfa 400 (película de deposição comum), a tornar-se uma camada de canal composta de um semicondutor de óxido, é formada (gás de deposição (isto é, gás de formação de película): O2 (3,3 % vol) + Ar, pressão de deposição (isto é, pressão de formação de película): 0,53 Pa, potência elétrica aplicada: 300 W) pelo método de crepitação magnétron RF. Uma película, cuja espessura é de 60 nm, é formada sobre ambas as partes correspondendo às respectivas camadas de canal dos primeiro e segundo TFTs. A temperatura do substrato não é especialmente controlada no curso da deposição pelo método de crepitação.
[00123] Subsequentemente, o fotorresistor (não ilustrado) é formado sobre uma parte superior da película IGZO amorfa 400 em uma região 801, onde o primeiro TFT é formado, por um terceiro processo fotolitográfico, e em seguida a película IGZO amorfa 400 é atacado a seco. O ataque realizado enquanto ajustando-se o tempo e intensidade, a fim de que a espessura da película IGZO amorfa 400, de uma região 802, onde o segundo TFT é formado, torne-se 30 nm.
[00124] Após formar o fotorresistor (não ilustrado) por um quarto processo fotolitográfico, a película IGZO amorfa 400 é atacada para dividir a película IGZO amorfa a fim de que a camada de canal torne-se um transistor de camada independente. Desta maneira, a primeira camada de canal 401 e a segunda camada de canal 402 são obtidas.
[00125] Subsequentemente, a inteira estrutura é uniformemente aquecida em uma placa quente, cuja temperatura foi ajustada em 300 °C, por vinte minutos, na atmosfera do ar.
[00126] Por fim, após formar o fotorresistor (não ilustrado) por um quinto processo fotolitográfico, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação de feixe eletrônico. Em seguida, o primeiro eletrodo de drenagem 501, o primeiro eletrodo fonte 601, o segundo eletrodo de drenagem 502 e o segundo eletrodo fonte 602 são formados pelo método de desprendimento. Nesta ocasião, o primeiro eletrodo fonte 601 e o
Petição 870180125005, de 03/09/2018, pág. 31/57
24/42 segundo eletrodo de drenagem 502 são integralmente formados como na Fig. 8 e eletricamente conectados entre si. Além disso, o primeiro eletrodo fonte 601 é conectado com o primeiro eletrodo de porta 201, formando simultaneamente uma fiação intercamadas (não ilustrada) via o furo de contato acima mencionado, junto com os eletrodos de drenagem-fonte.
[00127] De acordo com o acima, um inversor E/D, em que o primeiro eletrodo de drenagem 501 é considerado como um nó de suprimento de tensão, e o segundo eletrodo fonte 602 é considerado como um nó de terra, é completado.
[00128] Observe-se que os processos fotolitográficos são executados cinco vezes. [00129] A fim de estimarem-se as características dinâmicas do inversor E/D fabricado pelo procedimento mencionado acima, é realizada uma simulação de circuito de um oscilador de anel de 5-estágios, que é composto de inversores E/D caracterizado pelo fato de cada um dos TFTs ter largura de W = 40 μηη no espécime 4, ser estabelecido como um TFT de carga e cada um dos TFTs tendo largura de W = 200 μηη no espécime 2 ser estabelecido como um TFT excitador. Para a simulação, um modelo de Nível 1 (MOS tipo canal-n) de um canal gradual, que é o modelo MOS mais simples, foi usado. Como resultado, o oscilador de anel de 5estágios oscilou com 470 kHz na tensão de suprimento de potência externa de +10 V. O tempo de retardo foi de 0,21 με. A amplitude é de 8,0 V e um valor máximo +9,7 V da tensão de saída aproxima-se da tensão de suprimento de força de +10 V. Uma forma de onda é indicada na Fig. 9.
[00130] Nesta forma de realização 1, o inversor E/D pode ser simplesmente estruturado aumentando-se somente o processo fotolitográfico uma vez para um processo de fabricação do inversor E/E de carga saturada, indicado em um Exemplo Comparativo 1-1.
Exemplo Comparativo 1-1 [00131] Embora o presente método de fabricação seja similar àquele da forma de realização 1, duas espécies de TFTs são fabricadas no mesmo substrato, sem executar um processo de ajuste da espessura da camada de ambas as camadas de canal para terem diferentes espessuras. Isto é, as duas espécies de TFTs são
Petição 870180125005, de 03/09/2018, pág. 32/57
25/42 fabricadas no mesmo substrato sob um estado que os canais dos ambos TFTs tenham a mesma espessura de película de 30 nm e com um método de fabricação também tendo o mesma condição do processo de aquecimento. Em seguida, o inversor E/E de carga saturada pode ser fabricado. Um fluxo de processo relacionado com o acima é indicado na Fig. 10.
[00132] O substrato de vidro limpo (Corning Corporation produto 1737) é empregado como o substrato 100.
[00133] Após formar o fotorresistor (não ilustrado) sobre este substrato pelo primeiro processo fotolitográfico, Ti e Au são evaporados 50 nm no total pelo método de evaporação por feixe eletrônico e em seguida a padronização é realizada pelo método de desprendimento, desse modo obtendo-se o primeiro eletrodo de porta 201 e o segundo eletrodo de porta 202.
[00134] Em seguida, a camada S1O2, a tornar-se a camada isolante de porta 300, que é comum ao primeiro TFT e ao segundo TFT, é formada (gás de deposição: Ar, pressão de deposição: 0,1 Pa, potência elétrica aplicada: 400, espessura da película: 100 nm) sobre uma inteira superfície pelo método de crepitação magnétron RF. Após formar o fotorresistor (não ilustrado) neste película formada pelo segundo processo fotolitográfico, a camada isolante de porta 300 é padronizada por ataque e um furo de contato (não ilustrado) é obtido sobre as partes superiores dos eletrodos de porta 201 e 202.
[00135] Subsequentemente, a película IGZO amorfa é formada (gás de deposição: O2 (3,3 % vol.) + Ar, pressão de deposição: 0,53 Pa, potência elétrica aplicada: 300 W) pelo método de crepitação magnétron RF como a camada de canal 400. Uma película, cuja espessura e de 30 nm, é formada em ambas as partes correspondendo às respectivas camadas de canal do primeiro TFT e do segundo TFT. A temperatura do substrato não é especialmente controlada no curso da deposição pelo método de crepitação.
[00136] Após formar o fotorresistor (não ilustrado) pelo terceiro processo fotolitográfico, a camada de canal 400 é atacada e a primeira camada de canal 401 e a segunda camada de canal 402 são obtidas.
Petição 870180125005, de 03/09/2018, pág. 33/57
26/42 [00137] Subsequentemente, a inteira estrutura é uniformemente aquecida em uma placa quente, cuja temperatura foi ajustada como 300 °C, por vinte minutos na atmosfera de ar.
[00138] Por fim, após formar o fotorresistor (não ilustrado) pelo quarto processo fotolitográfico, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação por feixe eletrônico. Em seguida, o primeiro eletrodo de drenagem 501, o primeiro eletrodo fonte 601, o segundo eletrodo de drenagem 502 e o segundo eletrodo fonte 602 são formados pelo método de desprendimento. Ao mesmo tempo, o primeiro eletrodo de drenagem 501 é conectado com o primeiro eletrodo de porta 201 formando-se uma fiação intercamadas (não ilustrada) via o furo de contato acima mencionado.
[00139] O primeiro eletrodo fonte 601 é integrado com o segundo eletrodo de drenagem 502.
[00140] De acordo com o acima, um inversor E/E de carga saturada, em que o primeiro eletrodo de drenagem 501 é considerado como um nó de suprimento de tensão e o segundo eletrodo fonte 602 é considerado como um nó de terra, é completado. Os processos fotolitográficos são executados quatro vezes.
[00141] A fim de estimarem-se as características dinâmicas do inversor E/E de carga saturada fabricado pelo procedimento acima mencionado, a seguinte simulação de circuito foi realizada. Isto é, uma simulação de circuito de um oscilador de anel de 5-estágios, que é composto dos inversores E/E de carga saturada, caracterizados por cada um dos TFTs tendo largura de W = 40 μηη no espécime 2 ser estabelecido como um TFT de carga e cada um dos TFTs tendo largura de W = 200 μηη no espécime 2 ser estabelecido como um TFT excitador, foi realizada. Uma forma de onda de saída é indicada na Fig. 11.0 oscilador de anel de 5-estágios oscilava a 350 kHz na tensão externa de suprimento de potência +10 V. O tempo de retardo por estágio é de 0,29 με, que estendeu-se em quarenta por cento, em comparação com a Forma de Realização 1. A amplitude é de 5,5 V e um valor máximo da tensão de saída é de +7,1 V, que diminuiu cerca de 3 V para a tensão de suprimento de força de +10 V.
Petição 870180125005, de 03/09/2018, pág. 34/57
27/42 [00142] Isto é, o inversor E/D da Forma de Realização 1 opera em velocidade mais elevada com maior amplitude do que o inversor E/E de carga saturada do presente exemplo comparativo. E, de acordo com o método de fabricação da Forma de Realização 1, pode ser esperado que um inversor mais excelente do que aquele do exemplo comparativo 1-1 possa ser obtido.
[00143] Observe-se que a tensão Vth do TFT tendo largura de W = 40 μηη no espécime 2 é ligeiramente negativa a 0 V em um sentido preciso. Entretanto, é importante que seja um valor aproximado com a tensão Vth do TFT tendo largura W = 200 μηη no espécime 2 e o TFT de carga tendo largura W = 40 μηη no espécime 2 pode ser substancialmente considerada como um tipo-E nesta combinação.
[00144] E uma circulação de circuito de um oscilador de anel de 5-estágios, em que cada um dos TFTs tendo largura de W = 40 μηη no espécime 4, é considerado como o TFT de carga e cada dos TFTs tendo largura de W = 200 μηη no espécime 4 é tratado como o TFT excitador, foi também realizada. A oscilação não pôde ser constatada em qualquer caso que o inversor é o inversor E/D ou o inversor E/E de carga saturada.
Exemplo Comparativo 1-2 [00145] É considerado um método de fabricação de um inversor E/D similar àquele da forma de realização 1 acima mencionada baseada no método formador de camada de canal descrito no Pedido de Patente Japonesa Aberto ao Público No. 2006-165532. Em um método descrito no Pedido de Patente Japonesa Aberto ao Público No. 2006-165532, a tensão Vth é controlada pela concentração do monóxido nítrico escoado para dentro da atmosfera de deposição de ZnO. No caso de fabricação de um TFT tendo duas espécies de tensões Vth no mesmo substrato, um processo de formar as camadas de canal separadas tendo diferentes concentrações de dopagem é necessário para obter-se uma primeira camada de canal e uma segunda camada de canal, respectivamente.
[00146] O inversor E/D pode ser fabricado com o processo a seguir similar àquele do exemplo comparativo 1-1. Um processo de fabricação será descrito utilizando-se a Fig. 12.
Petição 870180125005, de 03/09/2018, pág. 35/57
28/42 [00147] O substrato de vidro limpo (Corning Corporation produto 1737) é empregado como o substrato 100.
[00148] Após formar o fotorresistor (não ilustrado) neste substrato pelo primeiro processo fotolitográfico, Ti e Au são evaporados 50 nm no total pelo método de evaporação por feixe eletrônico e então a padronização é realizada pelo método de desprendimento, desse modo obtendo-se o primeiro eletrodo de porta 201 e o segundo eletrodo de porta 202.
[00149] Em seguida, a camada S1O2 a tornar-se a camada isolante de porta 300, que é comum ao primeiro TFT e ao segundo TFT, é formada (gás de deposição: Ar, pressão de deposição: 0,1 Pa, potência elétrica aplicada: 400 W, espessura da película: 100 nm) sobre uma inteira superfície pelo método de crepitação magnétron RF. Após formar o fotorresistor (não ilustrado) sobre esta película formada pelo segundo processo fotolitográfico, a camada isolante de porta 300 é configurada pelo ataque e um furo de contato (não ilustrado) é obtido sobre as partes superiores das regiões (não ilustradas) dos eletrodos de porta 201 e 202.
[00150] Subsequentemente, uma camada ZnO, a tornar-se a primeira camada de canal 401, é formada por um método de deposição a laser pulsante. A dopagem intencional não é realizada na primeira camada de canal 401. O fotorresistor (não ilustrado) é formado pelo terceiro processo fotolitográfico e a padronização é realizada por ataque, e a primeira camada de canal 401 é obtida. Adicionalmente, uma camada ZnO, a tornar-se a segunda camada de canal 402, é formada pelo método de deposição a laser pulsante com u, procedimento similar. Nesta ocasião, o nitrogênio é dopado dentro da segunda camada de canal 402 ajustando-se a atmosfera de deposição no gás de mistura de oxigênio e monóxido nítrico. O fotorresistor (não ilustrado) é formado pelo quarto processo fotolitográfico e a padronização é realizada por ataque e a segunda camada de canal 402 é obtida.
[00151] Por fim, após formar o fotorresistor (não ilustrado) pelo quinto processo fotolitográfico, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação por feixe eletrônico. Em seguida, o primeiro eletrodo de drenagem 50’, o primeiro eletrodo fonte 601, o
Petição 870180125005, de 03/09/2018, pág. 36/57
29/42 segundo eletrodo de drenagem 502 e o segundo eletrodo fonte 602 são formados pelo método de desprendimento. Ao mesmo tempo, o primeiro eletrodo fonte 601 é conectado com o primeiro eletrodo de porta 201 formando-se uma fiação intercamadas (não ilustrada) via o furo de contato acima mencionado.
[00152] O primeiro eletrodo fonte 601 e o segundo eletrodo de drenagem 502 são inteiriçamente formados.
[00153] De acordo com o acima, um inversor E/D, em que o primeiro eletrodo de drenagem 501 é considerado como um nó de suprimento de tensão e o segundo eletrodo fonte 602 é considerado como um nó de terra, é completado. Observe-se que uma camada de proteção pode ser apropriadamente formada sobre este inversor completado continuamente e a diferença entre a tensão Vth do primeiro transistor 901 e a tensão Vth do segundo transistor 902 pode ser mais preferivelmente ajustada.
[00154] Os processos fotolitográficos com o procedimento acima mencionado são executados cinco vezes, que é igual ao número de vezes de processamento da forma de realização 1.
[00155] Entretanto, a fabricação do inversor com o procedimento acima mencionado é realmente difícil e os processos fotolitográficos são necessários pelo menos 6 vezes, sendo aumentados em uma vez para o caso da forma de realização 1.
[00156] Como uma razão para o acima, são enumerados os seguintes dois pontos.
[00157] Um problema de primeiro ponto é como mencionado abaixo. Quando formando-se a segunda camada de canal 402, a primeira camada de canal 401 também entra em uma câmara de deposição. No método acima mencionado, não pode ser evitado que a primeira camada de canal 401 seja colocada na atmosfera de deposição no curso da formação da segunda camada de canal 402. Como resultado, não é preferível porque há risco de que a propriedade elétrica da primeira camada de canal 401 varie antes ou após a formação da segunda camada de canal 402. A fim de evitar esta situação, no caso de prover-se alguma espécie de camada
Petição 870180125005, de 03/09/2018, pág. 37/57
30/42 de selagem (película de crepitação de fotorresistor ou SiNx) sobre a primeira camada de canal 401, para proteger a primeira camada de canal 401 da atmosfera de deposição da segunda camada de canal 402, o processo fotolitográfico é ainda necessário.
[00158] Um problema de segundo ponto é como mencionado abaixo. No caso de configuração da primeira camada de canal 401, uma relação de seleção de ataque da última camada para a primeira camada torna-se importante, a fim de que a primeira camada não seja transgredida pelo ataque da última camada. Entretanto, a diferença entre os componentes estruturais da primeira camada de canal 401 e da segunda camada de canal 402 é somente a quantidade de dopante contida e é considerado que a relação de seleção de ataque aproxima-se de um. Portanto, a fim de ter-se o ataque assegurada, uma camada de proteção de ataque tem que ser provida sobre a região 801, onde o primeiro TFT é formado. Além disso, neste caso, o processo fotolitográfico é ainda necessário.
[00159] Consequentemente, um método de fabricação da presente invenção é capaz de fabricar o inversor E/D por um método simples, com o número de vezes de processamento menor do que em uma fabricação de inversor E/D, aplicado à tecnologia convencional.
Forma de Realização 2 [00160] Um caso de utilizar-se o método de desprendimento em uma parte formadora de camada de canal da forma de realização 1 será indicada na forma de realização 2. O processo relatado será descrito utilizando-se novamente a Fig. 8.
[00161] Após obter-se um furo de contato por um método similar àquele da forma de realização 1, a película IGZO amorfa 400, a tornar-se parte da camada de canal, é continuamente formada (gás de deposição: O2 (3,3 % vol.) + Ar, pressão de deposição: 0,53 Pa, potência elétrica aplicada: 300 W) pelo método de crepitação magnétron RF. Uma película cuja espessura é de 30 nm, é formada na mesma espessura em ambas as partes correspondendo às respectivas camadas de canal do primeiro TFT e do segundo TFT. A temperatura do substrato não é especialmente controlada no curso da deposição pelo método de crepitação.
Petição 870180125005, de 03/09/2018, pág. 38/57
31/42 [00162] Subsequentemente, o fotorresistor (não ilustrado) é formado em uma parte superior da película IGZO amorfa 400 na região 802, onde o segundo TFT é formado, por um terceiro processo fotolitográfico. O fotorresistor é adequadamente processado termicamente e é preferível aumentar-se a tolerância à avaria por crepitação no subsequente processo. A película IGZO amorfa, cuja espessura é 30 nm, é formada novamente como o resto da película IGZO amorfa 400 sobre este fotorresistor e a região 801, onde o primeiro TFT é formado, pelo método de crepitação magnétron RF sob condição similar. Adicionalmente, a inteira estrutura é enxaguada pelo solvente removedor de fotorresistor, para remover o fotorresistor e a película IGZO amorfa formada sobre uma parte superior do fotorresistor, e a camada de canal é depositada sobre somente o primeiro TFT para formar a camada de canal do primeiro TFT. Nesta ocasião, as camadas de canal, tendo diferentes espessuras, são obtidas em cada TFT dos dois TFTs, como indicado na Fig. 8.
[00163] Em seguida, o inversor E/D é completado por procedimento similar àquele da forma de realização 1. Observe-se que os processos fotolitográficos são executados cinco vezes.
[00164] Desta maneira, no caso de utilização do método de desprendimento, quando formando a camada de canal, efeito similar àquele da forma de realização pode ser obtido. Além disso, a controlabilidade da espessura da camada de canal é excelente, em comparação com a forma de realização 1.
Forma de Realização 3 [00165] A presente forma de realização 3 é um exemplo da utilização da segunda forma de realização. Um processo de fabricação do inversor E/D, utilizando um transistor de película fina de óxido da forma de realização 3, será indicado na Fig. 13.
[00166] A película de óxido de índio estanho (ITO, condutividade: 1 x 104S/cm), cuja espessura é de 200 nm, é formada sobre o substrato de vidro limpo (Corning
Corporation produto 1737) pelo método de crepitação magnétron RF e o fotorresistor (não ilustrado) é formado sobre esta película formada pelo primeiro processo fotolitográfico. Em seguida, a padronização é realizada pelo ataque e o primeiro
Petição 870180125005, de 03/09/2018, pág. 39/57
32/42 eletrodo de porta 201 é obtido.
[00167] Subsequentemente, após formar o fotorresistor (não ilustrado) sobre este substrato de vidro pelo segundo processo fotolitográfico, Ti e Au são evaporados 50 nm no total pelo método de evaporação por feixe eletrônico e a padronização é realizada pelo método de desprendimento e o segundo eletrodo de porta 202 é obtido.
[00168] Em seguida, a camada S1O2, a tornar-se a camada isolante de porta 300, que é comum ao primeiro TFT e ao segundo TFT, é formada (gás de deposição: Ar, pressão de deposição: 0,1 Pa, potência elétrica aplicada: 400 W, espessura da película: 100 nm) sobre a inteira superfície pelo método de crepitação magnétron RF. Após formar o fotorresistor (não ilustrado) sobre esta película formada pelo terceiro processo fotolitográfico, a padronização é realizada por ataque e um furo de contato (não ilustrado) é obtido.
[00169] Subsequentemente, a película IGZO amorfa 400, a tornar-se a camada de canal, é formada (gás de deposição: O2 (3,3 % vol.) + Ar, pressão de deposição: 0,53 Pa, potência elétrica aplicada: 300 W) pelo método de bombardeamento de magnétron RF. Uma película, cuja espessura é de 60 nm, é formada em ambas as partes correspondentes às respectivas camadas de canal do primeiro TFT e do segundo TFT. A temperatura do substrato não é especialmente controlada no curso da deposição pelo método de crepitação. A película IGZO amorfa 400 é atacada para dividi-la a fim de que a camada de canal torne-se uma camada independente de cada transistor. Desta maneira, a primeira camada de canal 401 e a segunda camada de canal 402 são obtidas.
[00170] Subsequentemente, a inteira estrutura é indutivamente aquecida. Uma vez que a resistividade do eletrodo ITO é de cerca de cinquenta vezes mais elevada do que aquela de Au, o primeiro eletrodo de porta 202 é seletivamente aquecido, em comparação com o segundo eletrodo de porta 202. A potência do campo magnético aplicado AC, frequência e um tempo de aplicação que foram otimizados são utilizados. E a deterioração de uma relação de seleção de aquecimento, devida à condução de calor do substrato, é evitada aplicando-se intermitentemente o campo
Petição 870180125005, de 03/09/2018, pág. 40/57
33/42 magnético AC a ser usado para o aquecimento por indução, de acordo com a necessidade. É também eficaz que o calor aplicado ao eletrodo de porta 202 seja esfriado utilizando-se uma unidade de esfriamento, tal como um dissipador de calor. [00171] Por fim, após formar o fotorresistor (não ilustrado) pelo quinto processo fotolitográfico, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação por feixe eletrônico. Em seguida, o primeiro eletrodo de drenagem 501, o primeiro eletrodo fonte 601, o segundo eletrodo de drenagem 502 e o segundo eletrodo fonte 602 são formados pelo método de desprendimento. Ao mesmo tempo, o primeiro eletrodo fonte 601 é conectado com o primeiro eletrodo de porta 201 formando-se uma fiação intercamadas (não ilustrada) via o furo de contato acima mencionado.
[00172] O primeiro eletrodo fonte 601 e o segundo eletrodo de drenagem 502 são integralmente formados.
[00173] De acordo com o acima, um inversor E/D, em que o primeiro eletrodo de drenagem 501 é considerado como um nó de suprimento de tensão e o segundo eletrodo fonte 602 é considerado como um nó terra, é completado. Note-se que os processos fotolitográficos são executados cinco vezes.
[00174] A fim de estimar as características dinâmicas do inversor E/D, foi realizada uma simulação de circuito de um oscilador de anel de 5-estágios, que é composto dos inversores E/D, caracterizado pelo TFT tendo a largura de W = 400 μηη no espécime 4, ser estabelecido como um TFT de carga e o TFT tendo a largura de W = 200 μηη no espécime 3 ser estabelecido como um TFT excitador.
[00175] Como resultado, o oscilador de anel de 5-estágios, oscilou com 390 kHz na tensão de suprimento de força externa de +10 V. O tempo de retardo foi de 0,26 με. A amplitude é de 5,5 V e o valor máximo da tensão de saída por um estágio foi de +9,0 V, que diminuiu 1,0 V da tensão de suprimento de força de +10V. Uma forma de onda de saída é indicada na Fig. 14.
[00176] Na presente forma de realização, o inversor E/D pode ser simplesmente estruturado aumentando-se somente o processo fotolitográfico uma vez para um processo de fabricação do inversor E/D de carga saturada (Exemplo Comparativo 3Petição 870180125005, de 03/09/2018, pág. 41/57
34/42
1)· [00177] Alternativamente, o mesmo material pode ser usado para materiais de estruturação dos eletrodos fonte, de drenagem e porta nestas duas espécies de TFTs. Mesmo se tal estrutura for adotada e a camada de canal tendo a mesma espessura for formada, um efeito similar àquele da forma de realização 3 pode ser obtido, contanto que somente as vizinhanças da primeira camada de canal 401 seja intensamente aquecida pelo aquecimento de contato ou um método de recozimento a laser na ocasião de execução do processo de aquecimento da camada de canal.
[00178] Neste caso, o número de vezes de processo fotolitográfico pode ser reduzido em uma vez.
[00179] Entretanto, o dispositivo pode ser simplificado e a controlabilidade ser melhorada como na forma de realização 3, se o aquecimento por indução for realizado fabricando-se o TFT que inclui os diferentes materiais para estruturar os eletrodos fonte, de drenagem e de porta ou aplicando-se o calor por uma lâmpada de flash, utilizando-se a diferença de coeficientes de absorção devida aos materiais.
[00180] Na presente forma de realização 3, o aquecimento por indução é realizado utilizando-se diferentes materiais para os eletrodos de porta nas duas espécies de transistores. Entretanto, um efeito similar àquele da Forma de Realização 3 pode ser obtido realizando-se também o aquecimento por indução, utilizando-se diferentes materiais para os eletrodos que não o eletrodo de porta, tal como um eletrodo fonte ou eletrodo de drenagem do primeiro transistor ou o correspondente eletrodo do segundo transistor.
Exemplo Comparativo 3-1 [00181] Embora o presente método de fabricação seja similar àquele da Forma de Realização 3, as duas espécies de TFTs são fabricadas no mesmo substrato, ajustando-se a espessura de ambas as camadas de canal como 60 nm, de uma maneira que o aquecimento seletivo para a primeira camada de canal 401 não seja realizado e os processos de aquecimento para os canais de ambos os TFTs não sejam realizados. Em seguida, o inversor E/E de carga saturada pode ser fabricado utilizando-se os processos fotolitográficos quatro vezes, similar ao Exemplo
Petição 870180125005, de 03/09/2018, pág. 42/57
35/42
Comparativo 1-1 da Forma de Realização 1.
[00182] A fim de estimarem-se as características dinâmicas do inversor E/E de carga saturada, foi realizada uma simulação de circuito de um oscilador de anel de 5-estágios, que é composto de inversores E/E de carga saturada, caracterizados pelo TFT tendo a largura W = 40 gm no espécime 3 ser estabelecido como um TFT de carga e o TFT tendo a largura de W = 200 gm no espécime 3 ser estabelecido como um TFT excitador. Como resultado, o oscilador de anel de 5-estágios oscilou com 150 kHz na tensão de suprimento de força externa de +10 V e a amplitude foi de 4,4 V. O tempo de retardo por um estágio foi de 0,66 gs, que foi estendido cerca de duas vezes e meia para a Forma de Realização 3. Um valor máximo da tensão de saída é de cerca de +6 V, que consideravelmente diminuiu em comparação com a Forma de Realização 3. Isto é, o inversor E/D da Forma de Realização 3 opera em uma velocidade mais elevada com maior amplitude do que o inversor E/E de carga saturada deste exemplo comparativo. Portanto, de acordo com o método de fabricação da Forma de Realização 3, pode ser esperado que um inversor mais excelente do que aquele deste exemplo comparativo pode ser obtido. Uma forma de onda de saída é indicada na Fig. 15.
Forma de Realização 4 [00183] A presente forma de realização 4 é um exemplo da utilização da terceira forma de realização. Um processo de fabricação do inversor E/D, utilizando um transistor de película fina semicondutor de óxido da Forma de Realização 4, será indicado na Fig. 8.
[00184] O substrato de vidro limpo (Corning Corporation produto 1737) é empregado como o substrato 100.
[00185] Após formar o fotorresistor (não ilustrado) neste substrato de vidro pelo primeiro processo fotolitográfico, Ti e Au são evaporados 50 nm no total pelo método de evaporação por feixe eletrônico e então a padronização é realizada pelo método de desprendimento, desse modo obtendo-se o primeiro eletrodo de porta 201 e o segundo eletrodo de porta 202.
[00186] Em seguida, a camada S1O2, a tornar-se a camada isolante de porta 300,
Petição 870180125005, de 03/09/2018, pág. 43/57
36/42 que é comum aos primeiro e segundo TFTs, é formada (gás de deposição: Ar, pressão de deposição: 0,1 Pa, potência elétrica aplicada: 400 W, espessura da película: 100 nm) sobre a inteira superfície pelo método de crepitação magnétron RF. Após formar o fotorresistor (não ilustrado) sobre esta película formada pelo segundo processo fotolitográfico, uma parte da camada isolante de porta 300, localizada sobre as partes superiores do primeiro eletrodo de porta 201 e do segundo eletrodo de porta 202, é padronizada por ataque e um furo de contato (não ilustrado) é obtido.
[00187] Subsequentemente, a película IGZO amorfa 400, a tornar-se a camada de canal, é formada (gás de deposição: O2 (3,3 % vol) + Ar pressão de deposição: 0,53 Pa, potência elétrica aplicada: 300 W) pelo método de crepitação magnétron RF. Uma película, cuja espessura é de 60 nm, é formada em ambas as partes correspondendo às respectivas camadas de canal dos primeiro TFT e do segundo TFT. A temperatura do substrato não é especialmente controlada no curso da deposição pelo método de crepitação.
[00188] Subsequentemente, o fotorresistor (não ilustrado) é formado sobre uma parte superior da película IGZO amorfa 400 em uma região 801, onde o primeiro TFT é formado, pelo terceiro processo fotolitográfico e então a película IGZO amorfa 400 é atacado a seco. O ataque é realizado enquanto ajustando-se o tempo e intensidade, a fim de que a espessura da película IGZO amorfa 400 em uma região 802, onde o segundo TFT é formado, torne-se 30 nm.
[00189] Após formar o fotorresistor (não ilustrado) pelo quarto processo fotolitográfico, a película IGZO amorfa é atacada para dividi-la, a fim de que a camada de canal torne-se um camada independente de cada transistor. Desta maneira, a primeira camada de canal 401 e a segunda camada de canal 402 são obtidas.
[00190] Subsequentemente, somente as vizinhanças da primeira camada de canal 401 é intensamente aquecida pelo feixe de laser focalizado. Nesta ocasião, embora não seja quente como na primeira camada de canal 401, a segunda camada de canal é ligeiramente aquecida devido á condução térmica do substrato.
Petição 870180125005, de 03/09/2018, pág. 44/57
37/42 [00191] Entretanto, como confirmado pela indicação dos gráficos nas Figs. 7A a 7H, uma vez que a variação da tensão Vth do TFT empregando a segunda camada de canal é pequena antes e após o aquecimento, em comparação com o TFT utilizando a primeira camada de canal, o processo de aquecimento não é realizado na camada de canal 402.
[00192] Por fim, após formar o fotorresistor (não ilustrado) pelo quarto processo fotolitográfico, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação por feixe eletrônico. Em seguida, o primeiro eletrodo de drenagem 501, o primeiro eletrodo fonte 601, o segundo eletrodo de drenagem 502 e o segundo eletrodo fonte 602 são formados pelo método de desprendimento. Nesta ocasião, o primeiro eletrodo fonte 601 e o segundo eletrodo de drenagem 502 são integralmente formados como na Fig. 8 e eletricamente conectados entre si. Além disso, o primeiro eletrodo fonte 601 é conectado com o primeiro eletrodo de porta 201 formando-se simultaneamente uma fiação intercamadas (não ilustrada) via o furo de contato acima mencionado, junto com os eletrodos fonte-drenagem.
[00193] De acordo com o acima, um inversor E/D, em que o primeiro eletrodo de drenagem 501 é considerado como um nó de suprimento de tensão e o segundo eletrodo fonte 602 é considerado como um nó de terra, é completado. Observe-se que os processos fotolitográficos são executados cinco vezes.
[00194] A fim de estimarem-se as características dinâmicas do inversor E/D fabricado pelo procedimento acima mencionado, foi realizada uma simulação de circuito de um oscilador de anel de 5-estágios, que é composto de inversores E/D, caracterizados por TFT tendo a largura de W = 40 μηη no espécime 4 ser estabelecido como um TFT de carga e o TFT tendo a largura de W = 800 μηη do espécime 1 ser estabelecido como um TFT excitador.
[00195] Como resultado, o oscilador de anel de 5-estágios oscilou com 114 kHz na tensão de suprimento de força externa de +10 V. O tempo de retardo foi de 0,88 με. A amplitude é de 7,8 V e o valor máximo da tensão de saída foi de +10 V, que é igual à tensão de suprimento de força. Uma forma de onda de saída é indicada na
Petição 870180125005, de 03/09/2018, pág. 45/57
38/42
Fig. 16.
[00196] Na presente Forma de Realização 4, o inversor E/D pode ser simplesmente estruturado com o número de vezes de processamento do processo fotolitográfico ou somente aumentando-se o processo fotolitográfico uma vez para os processos de fabricação dos inversores E/E de carga saturada, como indicado nos seguintes exemplos comparativos.
[00197] Quando provendo-se a diferença de espessura de película, um ajuste de espessura de película pode ser realizado pelo método de desprendimento, como indicado no Forma de Realização 2, sem realizar o ataque. Neste caso, a controlabilidade da espessura da película é melhorada.
[00198] Quando provendo-se a diferença da condição de aquecimento, as duas espécies de TFTs podem ser fabricadas pelos diferentes materiais dos materiais de estruturação dos eletrodos fonte, de drenagem e porta, como indicado na Forma de Realização 3 e o aquecimento pode ser seletivamente realizado pelo aquecimento por indução ou irradiação óptica.
Exemplo Comparativo 4-1 [00199] Embora o presente método de fabricação seja similar àquele da Forma de Realização 4, duas espécies de TFTs são fabricadas no mesmo substrato, de uma maneira que o aquecimento seletivo para a primeira camada de canal 401 não é realizado e os processos de aquecimento para os canais de ambos os TFTs não são realizados. Em seguida, o inversor E/E de carga saturada pode ser fabricado.
[00200] Similar à Forma de Realização 4, como indicado na Fig. 8, a primeira camada de canal 401 e a segunda camada de canal 402, a que a diferença de espessura de película foi provida por ataque ou o método de desprendimento, são obtidas. Em seguida, o fotorresistor (não ilustrado) é formado pelo quinto processo fotolitográfico. Em seguida, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação por feixe eletrônico, e o primeiro eletrodo de drenagem 501, o primeiro eletrodo fonte 601, o segundo eletrodo de drenagem 502 e o segundo eletrodo fonte 602 são formados pelo método de desprendimento.
Petição 870180125005, de 03/09/2018, pág. 46/57
39/42 [00201] Para os eletrodos acima mencionados, o primeiro eletrodo de porta 201 é conectado com o primeiro eletrodo de drenagem 501 por uma fiação externa (não ilustrada), porém não é conectado com o primeiro eletrodo fonte 601. Desta maneira, o inversor E/E de carga saturada, em que o primeiro eletrodo de drenagem 501 é considerado como um nó de suprimento de tensão e o segundo eletrodo fonte 601 é considerado como um nó de terra, pode ser completado. Observe-se que os processos fotolitográficos são executados cinco vezes.
[00202] A fim de estimarem-se as características dinâmicas do inversor E/E de carga saturada fabricado pelo procedimento acima mencionado, a seguinte simulação de circuito foi realizada. Isto é, foi realizada uma simulação de circuito de um oscilador de anel de 5-estágios, que é composto de inversores E/E de carga saturada, caracterizados por o TFT tendo largura de W = 40 μηη no espécime 3 ser estabelecido como um TFT de carga e o TFT tendo largura de W = 800 μηη no espécime 1 ser estabelecido como um TFT excitador. Uma forma de onda de saída é indicada na Fig. 17. O oscilador de anel de 5-estágios oscilou com 30 kHz na tensão de suprimento de força externa de +10 V. O retardo de tempo por um estágio é de 3,4 με, que foi estendido 3,8 vezes para a Forma de Realização 4. A amplitude é de 5,6 V e um valor máximo da tensão de saída é de +6,8 V, que diminuiu cerca de +3,2 v para a tensão de suprimento de força de +10 V. Isto é, quando comparado com o inversor E/E de carga saturada fabricado neste Exemplo Comparativo 4-1, o inversor E/D da Forma de Realização 4 opera em uma mais elevada velocidade com maior amplitude do que o inversor E/E de carga saturada fabricado neste Exemplo Comparativo 4-1. Portanto, de acordo com o método de fabricação da Forma de Realização 4, pode ser esperado que um inversor mais excelente do que aquele deste Exemplo Comparativo 4-1 possa ser obtido.
Exemplo Comparativo 4-2 [00203] Embora o presente método de fabricação seja similar àquele da Forma de
Realização 4, duas espécies de TFTs são fabricadas no mesmo substrato de uma maneira que um processo para ajustar ambos os canais tendo diferentes espessuras não é realizado, porém somente a condição de aquecimento é mudada com um
Petição 870180125005, de 03/09/2018, pág. 47/57
40/42 estado em que os canais de ambos os TFTs têm a mesma espessura de 30 nm. Em seguida, o inversor E/E de carga saturada pode ser fabricado.
[00204] O processo de fabricação relatado é indicado na Fig. 10.
[00205] O substrato de vidro limpo (Corning Corporation produto 1737) é empregado como o substrato 100.
[00206] Após formar o fotorresistor (não ilustrado) neste substrato de vidro pelo primeiro processo fotolitográfico, Ti e Au são evaporados 50 nm no total pelo método de evaporação por feixe eletrônico e então a padronização é realizada pelo método de desprendimento, desse modo obtendo-se o primeiro eletrodo de porta 201 e o segundo eletrodo de porta 202.
[00207] Em seguida, a camada S1O2, a tornar-se a camada isolante de porta 300, que é comum ao primeiro TFT e ao segundo TFT, é formada (gás de deposição: Ar, pressão de deposição: 0,1 Pa, potência elétrica aplicada: 400 W, espessura da película: 100 nm) sobre uma inteira superfície pelo método de crepitação magnétron RF. Após formar o fotorresistor (não ilustrado) sobre esta película formada pelo segundo processo fotolitográfico, a camada isolante de porta 300 é padronizada por ataque e um furo de contato (não ilustrado) é obtido sobre as partes superiores das regiões dos eletrodos de porta 201 e 202.
[00208] Subsequentemente, a película IGZO amorfa 400 é formada (gás de deposição: O2 (3,3 % vol.) + Ar, pressão de deposição: 0,53 Pa, potência elétrica aplicada: 300 W) como a camada de canal 400 pelo método de crepitação magnétron RF. Uma película, cuja espessura é de 30 nm, é formada em ambas as partes correspondendo às respectivas camadas de canal do primeiro TFT e do segundo TFT. A temperatura do substrato não é especialmente controlada no curso da deposição pelo método de crepitação.
[00209] Após formar o fotorresistor (não ilustrado) pelo terceiro processo fotolitográfico, a camada de canal 400 é atacada e a primeira camada de canal 401 e a segunda camada de canal 402 são obtidas.
[00210] Subsequentemente, somente as vizinhanças da segunda camada de canal 402 são localmente (seletiva/intensamente) aquecidas pelo feixe de laser
Petição 870180125005, de 03/09/2018, pág. 48/57
41/42 focalizado.
[00211] Por fim, após formar o fotorresistor (não ilustrado) pelo quarto processo fotolitográfico, Ti e Au são evaporados novamente para formar uma película, cuja espessura é de 100 nm no total, pelo método de evaporação por feixe eletrônico. Em seguida, o primeiro eletrodo de drenagem 501, o primeiro eletrodo fonte 601, o segundo eletrodo de drenagem 502 e o segundo eletrodo fonte 602 são formados pelo método de desprendimento. Ao mesmo tempo, o primeiro eletrodo de drenagem 501 é conectado com o primeiro eletrodo de porta 201 formando-se uma fiação intercamadas (não ilustrada) via o furo de contato acima mencionado.
[00212] Observe-se que o primeiro eletrodo fonte 601 e o segundo eletrodo de drenagem 502 são integralmente formados.
[00213] De acordo com o acima, o inversor E/E de carga saturada, em que o primeiro eletrodo de drenagem 501 é considerado como um nó de suprimento de tensão e o segundo eletrodo fonte 602 é considerado como um nó de terra, é completado. Os processos fotolitográficos são executados cinco vezes.
[00214] A fim de estimarem-se as características dinâmicas do inversor E/E de carga saturada, fabricado pelo procedimento acima mencionado, a seguinte simulação de circuito foi realizada. Isto é, foi realizada uma simulação de circuito de um oscilador de anel de 5-estágios, que é composto de inversores E/E de carga saturada, caracterizados pelo TFT tendo largura de W = 40 μηη no espécime 2 ser estabelecido como um TFT de carga e o TFT tendo largura W = 800 μηη no espécime 1 ser estabelecido como um TFT excitador. Uma forma de onda de saída é indicada na Fig. 18. O oscilador de anel de 5-estágios oscilou com 68 kHz na tensão de suprimento de força externa de + 10 V. O tempo de retardo por um estágio foi de 1,48 με, que foi estendido setenta por cento, em comparação com a Forma de Realização 4. A amplitude é de 6,3 V e o valor máximo da tensão de saída é de +8,3 V, que diminuiu cerca de 1,7 V para a tensão de suprimento de força de +10 V. Isto é, em comparação com o inversor E/E de carga saturada, fabricado no presente Exemplo Comparativo 4-2, o inversor E/D da Forma de Realização 4 opera em uma velocidade mais elevada com maior amplitude do que o inversor E/E de
Petição 870180125005, de 03/09/2018, pág. 49/57
42/42 carga saturada fabricado no presente Exemplo Comparativo 4-2. Portanto, de acordo com o método de fabricação da Forma de Realização 4, pode ser esperado que um inversor mais excelente do que aquele do Exemplo Comparativo 4-2 possa ser obtido.
Forma de Realização 5 [00215] Um inversor composto de TFTs de óxido, fabricado nas formas de realização 1 a 4, pode ser aplicado a um dispositivo de circuito arbitrário em um circuito digital. Por exemplo, ele pode ser utilizado em um circuito NAND (Não E), um circuito NOR (Não ou), um oscilador de anel, um inversor sincronizado, um circuito flip-flop, um registro de mudança, um SRAM (RAM estatística), uma ROM tipo-NOR e uma ROM tipo-NAND.
[00216] A presente invenção pode ser também aplicada à fabricação de não somente circuitos digitais, mas também circuitos analógicos intencionalmente utilizando TFTs tendo diferentes valores de tensão limites. Por exemplo, a presente invenção pode ser aplicada a um estágio de entrada de um amplificador diferencial.
[00217] Além disso, a presente invenção pode ser aplicada a um circuito arbitrário, empregando o dispositivo de circuito acima mencionado, incluindo um inversor. Por exemplo, a presente invenção pode ser aplicada a um display de matriz ativa e um identificador RFID (Identificação de Radiofrequência).
[00218] Enquanto a presente invenção foi descrita com referência às formas de realização exemplares, é para ser entendido que a invenção não é limitada às formas de realização exemplares descritas. O escopo das seguintes reivindicações é para estar de acordo com a interpretação mais ampla de modo a englobar todas tais modificações e estruturas e funções equivalentes.
[00219] Este pedido reivindica o benefício de Pedido de Patente japonês No. 2007-133039, depositado em 18 de Maio de 2007, que é aqui incorporado como referência em sua totalidade.
Petição 870180125005, de 03/09/2018, pág. 50/57
1/2

Claims (2)

REIVINDICAÇÕES
1/11 entrada ® Vsaída
GND
1. Método para produzir um inversor que possui um semicondutor de óxido que é formado em um mesmo substrato (100) e no qual camadas de canal de uma pluralidade de transistores de película fina (901, 902) incluem pelo menos um elemento selecionado dentre In, Ga e Zn, caracterizado pelo fato de compreender as etapas de:
formar um primeiro transistor (901) e um segundo transistor (902), as espessuras das camadas de canal (401, 402) dos primeiro e segundo transistores sendo mutuamente diferentes; e executar tratamento térmico aplicando um valor de aquecimento maior a uma dentre a camada de canal (401) do primeiro transistor (901) e a camada de canal (402) do segundo transistor (902).
2. Método de acordo com a reivindicação 1, caracterizado pelo fato de que:
a etapa de executar o tratamento térmico inclui aquecer os primeiro e segundo transistores por aquecimento de contato ou irradiação de ondas eletromagnéticas; e aplicar quantidades diferentes de calor a diferentes camadas de calor é efetuada em que um material constituinte de um eletrodo fonte (601), um eletrodo de drenagem (501), ou um eletrodo de porta (201) do primeiro transistor difere de um material constituinte do eletrodo respectivo (602, 502, 202) do segundo transistor em pelo menos uma propriedade selecionada dentre resistividade elétrica e térmica, calor específico e coeficiente de absorção.
3. Método de acordo com a reivindicação 1, caracterizado pelo fato de que a etapa de formar o primeiro transistor e o segundo transistor compreende uma etapa de executar ataque às camadas de canal a fim de produzir as espessuras das camadas de canal dos primeiro e segundo transistores diferentes entre si.
4. Método de acordo com a reivindicação 1, caracterizado pelo fato de, a fim de produzir as espessuras das camadas de canal dos primeiro e segundo transistores diferentes entre si, um número de vezes ou um tempo de execução de
Petição 870180125005, de 03/09/2018, pág. 51/57
2/2 uma etapa de depositar a camada de canal do primeiro transistor ser feito diferente de um número de vezes ou de um tempo de execução de uma etapa de depositar a camada de canal do segundo transistor.
5. Método de acordo com a reivindicação 3, caracterizado pelo fato de que a etapa de formar os transistores compreende, antes de atacar, formar uma película de deposição comum atuando como a camada de canal do primeiro transistor e a camada de canal do segundo transistor.
6. Método de acordo com qualquer uma das reivindicações 1 a 5, caracterizado pelo fato de que a etapa de executar tratamento térmico compreende uma igual irradiação de uma pluralidade de transistores por ondas eletromagnéticas.
7. Método de acordo com qualquer uma das reivindicações 1 a 6, caracterizado adicionalmente por compreender uma etapa de esfriar pelo menos uma parte de um dos transistores por uma unidade de esfriamento tal como um dissipador de calor.
8. Método de acordo com qualquer uma das reivindicações 1 a 7, caracterizado pelo fato de que um eletrodo do primeiro transistor compreende um metal e o respectivo eletrodo do segundo transistor compreende um óxido condutor ou um semicondutor de óxido.
9. Método de acordo com qualquer uma das reivindicações 1 a 8, caracterizado pelo fato de o primeiro transistor ser aquecido a uma temperatura de 200°C ou mais por 10 minutos ou mais.
10. Método de acordo com qualquer uma das reivindicações 1 a 9, caracterizado pelo fato de que cada uma das camadas de canal dos primeiro e segundo transistores compreende In, Zn e Ga.
Petição 870180125005, de 03/09/2018, pág. 52/57
2/11
BRPI0811750A 2007-05-18 2008-05-15 método para produzir um inversor BRPI0811750B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007133039 2007-05-18
PCT/JP2008/059401 WO2008143304A1 (en) 2007-05-18 2008-05-15 Inverter manufacturing method and inverter

Publications (2)

Publication Number Publication Date
BRPI0811750A2 BRPI0811750A2 (pt) 2014-11-11
BRPI0811750B1 true BRPI0811750B1 (pt) 2018-11-27

Family

ID=39731202

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0811750A BRPI0811750B1 (pt) 2007-05-18 2008-05-15 método para produzir um inversor

Country Status (9)

Country Link
US (1) US8304298B2 (pt)
EP (1) EP2162920B1 (pt)
JP (1) JP5294651B2 (pt)
KR (1) KR101056678B1 (pt)
CN (2) CN101681927B (pt)
BR (1) BRPI0811750B1 (pt)
RU (1) RU2433504C2 (pt)
TW (1) TWI392060B (pt)
WO (1) WO2008143304A1 (pt)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009177149A (ja) * 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180137606A (ko) 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
KR101671660B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5590868B2 (ja) * 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN106409684B (zh) * 2009-06-30 2020-01-21 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
SG10201403913PA (en) 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013522A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101851926B1 (ko) 2009-09-04 2018-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
WO2011036987A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101713356B1 (ko) * 2009-09-24 2017-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
WO2011046048A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011048929A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102668062B (zh) 2009-10-21 2014-12-10 株式会社半导体能源研究所 半导体器件
KR102019239B1 (ko) 2009-10-30 2019-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011062058A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101700154B1 (ko) * 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR101370301B1 (ko) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011068016A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011070905A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101883629B1 (ko) 2010-01-20 2018-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011089847A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR101829309B1 (ko) * 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011125566A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Divider circuit
WO2011129037A1 (ja) 2010-04-16 2011-10-20 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5714973B2 (ja) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
CN105957802A (zh) * 2010-05-21 2016-09-21 株式会社半导体能源研究所 半导体装置及其制造方法
JP2012015491A (ja) * 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
JP5558222B2 (ja) * 2010-06-18 2014-07-23 シャープ株式会社 薄膜トランジスタ基板の製造方法
US8637802B2 (en) * 2010-06-18 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Photosensor, semiconductor device including photosensor, and light measurement method using photosensor
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
WO2012032749A1 (ja) * 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
TWI415318B (zh) * 2010-09-14 2013-11-11 E Ink Holdings Inc 電晶體結構
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
TWI621121B (zh) 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US8643007B2 (en) 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5576814B2 (ja) * 2011-02-25 2014-08-20 日本放送協会 半導体デバイス及びその製造方法
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012195509A (ja) 2011-03-17 2012-10-11 Canon Inc 半導体装置及びその製造方法
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
TWI568181B (zh) * 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR102093909B1 (ko) * 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
WO2012160963A1 (en) 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5947099B2 (ja) 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
TWI500161B (zh) 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US9331689B2 (en) 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
US8995607B2 (en) * 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20150008316A (ko) * 2013-07-12 2015-01-22 삼성디스플레이 주식회사 반도체 장치, 이의 제조 방법 및 시스템.
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102252213B1 (ko) 2014-03-14 2021-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
KR102308621B1 (ko) * 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
EP3358067A4 (en) * 2015-09-30 2019-06-12 LG Electronics Inc. WASHING MACHINE
US10199334B2 (en) * 2015-10-20 2019-02-05 Infineon Technologies Ag Digital circuit and method for manufacturing a digital circuit
US10038402B2 (en) * 2015-10-30 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN106981486A (zh) * 2016-01-15 2017-07-25 中国科学院宁波材料技术与工程研究所 低工作电压反相器及其制作方法
CN107644878B (zh) * 2016-07-22 2019-09-03 中国科学院宁波材料技术与工程研究所 反相器及其制作方法
KR102583770B1 (ko) 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
KR102051513B1 (ko) * 2017-01-23 2019-12-04 인천대학교 산학협력단 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기
CN107219014A (zh) * 2017-06-02 2017-09-29 京东方科技集团股份有限公司 用于温度检测的装置
US20200211911A1 (en) * 2017-09-29 2020-07-02 Intel Corporation Spacer-patterned inverters based on thin-film transistors
JP7009033B2 (ja) * 2018-02-06 2022-01-25 エイブリック株式会社 基準電圧発生装置
TWI651765B (zh) * 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
CN109192783A (zh) * 2018-07-24 2019-01-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN109545688B (zh) * 2018-11-20 2022-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管的沟道区的最终宽长比确定方法及装置
DE102019123555B4 (de) 2019-09-03 2022-12-01 Infineon Technologies Ag Physisch obfuskierter schaltkreis
KR102218375B1 (ko) 2019-09-04 2021-02-19 연세대학교 산학협력단 Ltpo 기술을 이용한 3차원 인버터
CN112290931A (zh) * 2020-12-07 2021-01-29 南京元络芯科技有限公司 基于化合物半导体的逻辑控制电路
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
CN116416887A (zh) * 2021-12-31 2023-07-11 合肥鑫晟光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53118375A (en) * 1977-03-25 1978-10-16 Fujitsu Ltd Manufacture of semiconductor device
US4205330A (en) 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device
JPS55160457A (en) * 1979-03-30 1980-12-13 Toshiba Corp Semiconductor device
JPH06101563B2 (ja) * 1988-07-19 1994-12-12 工業技術院長 薄膜電界効果トランジスタとその製造方法
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
GB9520888D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Electronic devices comprising thin-film circuitry
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP4976624B2 (ja) * 2000-09-01 2012-07-18 セイコーインスツル株式会社 相補型ｍｏｓ半導体装置およびその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005072461A (ja) * 2003-08-27 2005-03-17 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
US7607084B2 (en) * 2003-10-03 2009-10-20 Vistaprint Technologies Limited Electronic product design
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100575002B1 (ko) * 2004-12-16 2006-05-02 삼성전자주식회사 공통 게이트를 구비하는 상보형 금속 산화물 반도체 박막트랜지스터, 이를 포함하는 논리소자 및 그 트랜지스터의제조 방법
EP1777689B1 (en) * 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5408842B2 (ja) 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
JP5181164B2 (ja) * 2008-03-17 2013-04-10 ユー・ディー・シー アイルランド リミテッド 有機電界発光表示装置
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR101522400B1 (ko) * 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자

Also Published As

Publication number Publication date
WO2008143304A1 (en) 2008-11-27
EP2162920B1 (en) 2013-09-11
EP2162920A1 (en) 2010-03-17
KR20100010507A (ko) 2010-02-01
TW200908222A (en) 2009-02-16
CN102593188B (zh) 2015-05-20
RU2009147030A (ru) 2011-06-27
US8304298B2 (en) 2012-11-06
JP2009004733A (ja) 2009-01-08
US20100085081A1 (en) 2010-04-08
CN102593188A (zh) 2012-07-18
RU2433504C2 (ru) 2011-11-10
BRPI0811750A2 (pt) 2014-11-11
JP5294651B2 (ja) 2013-09-18
KR101056678B1 (ko) 2011-08-12
CN101681927A (zh) 2010-03-24
CN101681927B (zh) 2012-05-02
TWI392060B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
BRPI0811750B1 (pt) método para produzir um inversor
TWI387119B (zh) 處理半導體元件的方法
Gosain et al. High mobility thin film transistors fabricated on a plastic substrate at a processing temperature of 110 C
JP5202094B2 (ja) 半導体装置
KR101078509B1 (ko) 박막 트랜지스터의 제조 방법
JP5508555B2 (ja) ディスプレイ
US8912536B2 (en) Transistors, methods of manufacturing the same and electronic devices including transistors
CN104992901A (zh) 用于提供在低温衬底上的薄膜的横向热处理方法
JP2010199456A (ja) トランジスタ素子およびその製造方法
KR101400282B1 (ko) 엑스레이용 이미지 센서 및 그의 제조 방법
KR101859621B1 (ko) 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법
Guo et al. Low voltage organic/inorganic hybrid complementary inverter with low temperature all solution processed semiconductor and dielectric layers
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Chen et al. Effects of excimer laser annealing on low-temperature solution based indium-zinc-oxide thin film transistor fabrication
Liu et al. Flexible thin‐film transistors application of amorphous tin oxide‐based semiconductors
Gherendi et al. ${{In}} _ {2}{{O}} _ {3} $ Thin Film Paper Transistors
Xie et al. High stability and uniformity polymeric thin-film transistor arrays fabricated by directly subtractive photolithography
TWI692077B (zh) 半導體基板及其製造方法
Rosenfeld Flash Lamp Annealed LTPS TFTs with ITO Bottom-gate Structures
JPH07131021A (ja) 半導体装置およびその作製方法
JP2000077676A (ja) 液晶表示装置
JP2001339073A (ja) 半導体装置
JP2001320061A (ja) 半導体装置
JP2000077675A (ja) 液晶表示装置

Legal Events

Date Code Title Description
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 27/11/2018, OBSERVADAS AS CONDICOES LEGAIS.