CN102593188A - 反相器 - Google Patents

反相器 Download PDF

Info

Publication number
CN102593188A
CN102593188A CN2012100570472A CN201210057047A CN102593188A CN 102593188 A CN102593188 A CN 102593188A CN 2012100570472 A CN2012100570472 A CN 2012100570472A CN 201210057047 A CN201210057047 A CN 201210057047A CN 102593188 A CN102593188 A CN 102593188A
Authority
CN
China
Prior art keywords
tft
inverter
channel layer
film
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100570472A
Other languages
English (en)
Other versions
CN102593188B (zh
Inventor
大藤将人
安部胜美
林享
佐野政史
云见日出也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102593188A publication Critical patent/CN102593188A/zh
Application granted granted Critical
Publication of CN102593188B publication Critical patent/CN102593188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及反相器。所述反相器包括形成在基板上的多个氧化物半导体薄膜晶体管，其中，所述多个氧化物半导体薄膜晶体管之中的每一个包含选自In、Ga和Zn的至少一种元素，至少两个氧化物半导体薄膜晶体管的沟道层的厚度互不相同，以及所述两个氧化物半导体薄膜晶体管的阈值电压互不相同。

Description

反相器
本申请是申请日为2008年5月15日、国际申请号为PCT/JP2008/059401、国家申请号为200880015916.7、发明名称为“反相器制造方法和反相器”的专利申请的分案申请。
技术领域
本发明涉及通过包含氧化物半导体层作为沟道层的薄膜晶体管所构建的反相器(inverter)。并且，本发明涉及包含相关的反相器的集成电路。
背景技术
在基板上像阵列那样布置TFT的TFT(薄膜晶体管)底板是诸如液晶显示器、有机发光二极管(OLED)显示器等的各种类型的有源矩阵显示器的主干部件。在有源矩阵显示器中，TFT驱动与各像素对应的电光器件以显示希望的内容。作为用于这种目的的TFT，考虑低温多晶硅(LTPS)TFT、氢化非晶硅(a-Si:H)TFT等。
并且，考虑在作为TFT底板的同一基板上同时制造各自具有不同功能的TFT的技术。更具体而言，在该技术中，在同一基板上同时制造用于驱动各像素的电光器件的TFT(像素电路)和由TFT构建的诸如栅极驱动器、源极驱动器等的周边(peripheral)电路。在这种情况下，由于对于诸如像素电路、周边电路等的电路块中的每一个TFT的功能是不同的，因此希望调整各电路块的TFT的阈值电压。例如，应注意，在像素电路中希望适于电光器件的反相阈值的大的阈值电压，并且，在周边电路中，为了抑制功耗，希望小的阈值电压。针对这种背景，日本专利申请公开No.2005-072461公开了在使用受激准分子激光退火(ELA)所制造的LTPS TFT电路中根据像素块来调整TFT的阈值电压的方法。
周边电路包含诸如移位寄存器等的数字电路。这里，应注意，在通过TFT制造数字电路的情况下，可以采用以下的四种构成(1)至(4)作为NOT元件(反相器)。即，构成(1)是电阻负载，构成(2)是增强-增强(E/E)，构成(3)是增强-耗尽(E/D)，构成(4)是互补金属氧化物半导体(CMOS)。一般地，出于减少布局面积和实现高速操作的目的，经常应用E/D构成或CMOS构成。顺便说一句，为了有效操作E/D反相器，必需控制TFT的阈值电压，以使得构建反相器的两个TFT的阈值电压之间的差足够大。另一方面，由于对于CMOS反相器来说n沟道TFT和p沟道TFT都是必需的，因此需要用于各TFT的各自掺杂工艺，从而，与其它的构成相比，导致数量更多的光刻工艺。
顺便说一句，作为要代替LTPS TFT或a-Si:H使用的高性能TFT的候选，使用氧化物半导体层作为沟道层的TFT(氧化物TFT)已被积极研究和开发。这里，在文献“Appl.Phys.Lett.89，112123(2006)”中公开了通过使用非晶In-Ga-Zn-O(IGZO)的RF磁控溅射薄膜作为沟道层的氧化物TFT的制造方法。诸如非晶IGZO等的许多类型的高迁移率氧化物半导体具有n型(电子)导电性，但即使通过掺杂也不会具有p型(空穴)导电性，由此不能使用CMOS构成。但是，氧化物TFT具有以下的两个优点。即，(1)氧化物TFT的迁移率与a-Si:H TFT的迁移率相比是极高的。出于这种原因，文献“IEEE Elec.Dev.Lett.，28，p.273(2007)”公开了：即使使用在操作速度方面不利的饱和负载E/E构成反相器，也可实现超过a-Si:H TFT反相器的高速操作。并且，(2)溅射沉积可用于沟道层。因此，由于母玻璃(mother glass)基板可被扩大，所以可期待伴随基板扩大的制造成本降低。
并且，在以下的文献中公开了控制氧化物TFT的阈值电压的各种方法。首先，美国专利申请公布No.US-2006-0113565公开了：包含In、Ga、Zn和O作为其构成元素、并且使用电子载流子密度小于1018cm-3的透明非晶氧化物薄膜作为沟道层的TFT；和使用相关的TFT的集成电路。并且，该文献提到耗尽(D)型TFT的使用，但没有提到TFT中的Vth的具体控制方法。
美国专利申请公布No.US-2006-0244107公开了在使用氧化锌(ZnO)作为沟道层的TFT中通过掺杂到沟道层沉积气氛中来控制Vth的方法。
并且，文献“BARQUINHA ET AL：“Influence of the semiconductorthickness on the electrical properties of transparent TFTs based onindium zinc oxide”JOURNAL OF NON-CRYSTALLINE SOLIDS，NORTH-HOLLAND PHYSICS PUBLISHING.AMSTERDAM，NL，vol.352，no.9-20，15June 2006(2006-06-15)，第1749-1752页，XP005482522ISSN：0022-3093图3”公开了：在使用ZnO作为沟道层的材料的TFT中，通过沉积的沟道层的厚度来控制Vth。
并且，文献“Journal of Applied physics，97，p.064505(2005)”公开了：在使用氧化锌铟(Zn-In-O)作为沟道层的材料的TFT中，通过热处理温度来控制Vth。
无论如何，美国专利申请公布No.US-2006-0244107、文献“SolidState Electronics，352(9-20)，p.1749(2006)”和文献“Journal ofApplied physics，97，p.064505(2005)”都公开了：在不同条件下在不同基板上各自制造的TFT的特性互不相同。但是，这些文献都没有公开在同一基板上制造各具有不同的Vth的TFT的具体方法。
在日本专利申请公开No.2005-072461公开的方法中，由于以下的两个原因，难以便宜地制造TFT数字电路。首先，该文献中公开的TFT是LTPS TFT。换句话说，即使母玻璃基板被扩大，由于ELA器件本身被扩大，所以成本也增加，因此伴随基板扩大的制造成本的优点小。第二，由于在该文献公开的方法中获取的TFT阈值电压的差太小，因此不能获得有效操作的E/D反相器。由于该原因，该文献中公开的反相器具有CMOS构成，并且，与其它的构成相比，光刻工艺复杂，由此成本增加。
发明内容
本发明旨在解决上述的问题。本发明的特征在于一种制造增强-耗尽(E/D)反相器的方法，所述增强-耗尽(E/D)反相器具有在同一基板上形成的多个薄膜晶体管，所述晶体管的沟道层包含氧化物半导体，所述氧化物半导体包含选自In、Ga和Zn的至少一种元素，并且，该方法包括以下步骤：形成第一晶体管和第二晶体管，第一晶体管和第二晶体管的沟道层的厚度互不相同；以及对于第一晶体管和第二晶体管的沟道层中的至少一个执行热处理。
并且，本发明的特征在于一种制造增强-耗尽(E/D)反相器的方法，所述增强-耗尽(E/D)反相器具有在同一基板上形成的多个薄膜晶体管，所述晶体管的沟道层包含氧化物半导体，所述氧化物半导体包含选自In、Ga和Zn的至少一种元素，并且，该方法包括以下步骤：形成用作第一晶体管的沟道层和第二晶体管的沟道层的共用沉积膜；以及通过对于第一晶体管的沟道层和第二晶体管的沟道层中的任一个施加更多的热来执行热处理。
并且，本发明的特征在于，在同一基板上形成并且各包含选自In、Ga和Zn的至少一种元素的多个氧化物半导体薄膜晶体管之中，至少两个晶体管的沟道层的厚度互不相同，并且，所述两个晶体管的阈值电压互不相同。
根据本发明，能够通过利用氧化物半导体薄膜晶体管的特性，在同一基板上相对容易地制造各自具有不同阈值电压的氧化物半导体薄膜晶体管。例如，相关的特性包含由于沟道层的厚度差而出现阈值电压差的特性、和由于沟道层的热处理条件的差异而出现阈值电压差的特性。即使利用这两种特性中的任一种，也能够充分扩大阈值电压差，由此E/D反相器有效操作。
从参照附图对示例性实施例的以下描述，本发明的进一步的特征将变得明显。
附图说明
被并入说明书中并构成其一部分的附图示出本发明的实施例，并与描述一起用于解释本发明的原理。
图1是E/D反相器的电路图。
图2是饱和负载E/E反相器的电路图。
图3是第一实施方式的截面图。
图4是第二实施方式的截面图。
图5是示出E/D反相器的有效制造条件的评价(模拟)结果的示图。
图6是制造的TFT的截面图。
图7A、图7B、图7C、图7D、图7E、图7F、图7G和图7H是示出制造的TFT的Ids-Vgs特性的示图。
图8是示出实施例1、实施例4和比较例4-1中的E/D反相器的制造工艺的截面图。
图9是示出包含实施例1中的E/D反相器的环形振荡器(ringoscillator)的输出模拟波形的示图。
图10是示出比较例1-1和比较例4-2中的饱和负载E/E反相器的制造工艺的截面图。
图11是示出包含比较例1-1中的饱和负载E/E反相器的环形振荡器的输出模拟波形的示图。
图12是示出比较例1-2中的饱和负载E/E反相器的制造工艺的截面图。
图13是示出实施例3中的E/D反相器的制造工艺的截面图。
图14是示出包含实施例3中的E/D反相器的环形振荡器的输出模拟波形的示图。
图15是示出包含比较例3-1中的饱和负载E/E反相器的环形振荡器的输出模拟波形的示图。
图16是示出包含实施例4中的E/D反相器的环形振荡器的输出模拟波形的示图。
图17是示出包含比较例4-1中的饱和负载E/E反相器的环形振荡器的输出模拟波形的示图。
图18是示出包含比较例4-2中的饱和负载E/E反相器的环形振荡器的输出模拟波形的示图。
具体实施方式
现在参照附图详细描述本发明的示例性实施方式。
在图1中示出可通过本发明制造的E/D反相器的电路图。在所述E/D反相器中使用一个增强型(E型)TFT(薄膜晶体管)和一个耗尽型(D型)TFT。从外部供给电源电压作为Vdd和GND之间的电势差。D型TFT的源极电极和E型TFT的漏极电极相互连接，并且，D型TFT的栅极电极与D型TFT的源极电极连接。D型TFT的漏极电极与电源电压Vdd端子连接，并且，E型TFT的源极电极接地。并且，E型TFT的栅极电极被设为用作输入节点端子，并且，E型TFT的漏极电极被设为用作输出端子。
原理上，E/D反相器的“高”输出时的输出电压上升到与电源电压相等的电压。因此，E/D反相器具有输出电压的幅度(amplitude)宽并且输出电压的上升时间迅速的特征。
另一方面，在图2中示出负载TFT和驱动器TFT都被设为用作E型的饱和负载E/E反相器的电路图。与E/D反相器类似，从外部供给电源电压作为Vdd和GND之间的电势差。
当将这两种类型的反相器相互比较时，E/D反相器能以较大的幅度以较高的速度驱动负载电容。
在TFT中，当漏极-源极电压(Vds)与栅极-源极电压(Vgs)相比足够大时，TFT在饱和区域中操作，并且，漏极-源极电流(Ids)由下式表示。
Ids＝(W·Ci·μ/2L)·(Vgs-Vth)2         ...(1)
这里，参考符号L表示沟道长度(单位：μm)，参考符号W表示沟道宽度(μm)，参考符号Ci表示栅极绝缘体电容(F/cm2)，参考符号μ表示场效应载流子迁移率(cm2/Vs)，参考符号Vth表示阈值电压(V)。
虽然在μ和Vth的实验获得方法方面存在一些方法，但以下描述这些方法中的一种。在TFT中，作为电压Vgs的函数在曲线图上画出扫过(sweep)电压Vgs并施加与电压Vgs相比足够大的恒定电压Vds时的期间中的电流Ids的平方根。可从该曲线图上的任意电压Vgs的点处画出的切线的斜率和截距获得μ和Vth。也可在前面的图的导数(derivative)变为最大值的电压Vgs的点处或在对于TFT实际要施加的电压Vgs的点处画出切线。从后一种情况，认为可以获得电压Vgs附近的有效μ和Vth。
为了简化，通过例示n沟道TFT来描述E型TFT和D型TFT的一种定义。如果TFT的电流Ids在电压Vgs＝0处足够小并因此可被视为处于OFF状态，那么所述TFT可被称为增强型(E型)TFT。相反，在n沟道TFT中在电压Vgs＝0处具有有限的Ids、并且必须向其施加负的Vgs作为反向偏压(reverse bias)以使得TFT处于OFF状态的TFT被称为耗尽型(D型)TFT。等价地，可使用ON(导通)电压(Von)定义E型TFT和D型TFT，该ON电压是当从TFT处于OFF状态时的值扫过电压Vgs时电流Ids开始增加的电压Vgs。具有正电压Von的TFT可被定义为E型，并且，具有负电压Von的TFT可被定义为D型。并且，代替上述定义，还可定义：分别地，基本上具有正电压Vth的TFT是E型，基本上具有负电压Vth的TFT是D型。
虽然通过使用n沟道TFT给出以上的描述，但与以上的描述类似，也可以在p沟道TFT中考虑与E型和D型相关的各种定义。
以下这样定义：基本上具有正电压Vth的n沟道TFT是E型，并且基本上具有负电压Vth的n沟道TFT是D型。但是，同样在使用具有正电压的两个n沟道TFT的情况下，当在两个电压Vth之间存在大的差时，也可通过将一侧TFT视为D型而不是E型来构建反相器。
(第一实施方式)
在图3中示出根据本发明的第一实施方式的反相器的截面图的一部分。
在基板100上制造第一TFT 901和第二TFT 902。
第一TFT 901包含第一栅极电极201、绝缘体层300、第一沟道层401、第一漏极电极501和第一源极电极601。
第二TFT 902包含第二栅极电极202、绝缘体层300、第二沟道层402、第二漏极电极502和第二源极电极602。
这里，绝缘体层300被一体地(integrally)建于第一TFT 901和第二TFT 902中。但是，它可被分别地建于各TFT中。
第一源极电极601和第二漏极电极502相互连接。第一栅极电极201通过布线(未示出)与第一源极电极601连接。
当第一漏极电极501与电源电压Vdd端子连接并且第二源极电极602接地时，第二栅极电极202被设为用作输入节点并且第二漏极电极502被设为用作输出节点的E/D反相器被设置。
即，作为一个晶体管的第一晶体管变成D型，作为另一晶体管的第二晶体管作为E型操作。
第一沟道层401比第二沟道层402厚。以此方式，在制造相互具有不同厚度的沟道层之后，在任意的制造阶段中整个器件被集体地(collectively)处理以施加热。作为该处理的结果，第一TFT 901和第二TFT 902相互具有不同的Vth值。
为了调整沟道层401和402的厚度，可以在形成由变成沟道层401和402的氧化物半导体构成的共用沉积膜之后，执行干蚀刻处理或湿蚀刻处理。以此方式，如果利用蚀刻处理，那么，由于仅通过一次来实现沟道层的形成，因此可以降低制造成本。
另外，也可利用剥离方法。即，也可通过在整个表面上在制造其厚度与作为第二沟道层402的E型沟道层的厚度对应的沟道层之后，在E型沟道层的上部上涂敷光致抗蚀剂时再次形成沟道层，来对膜厚进行控制。当冲洗整个结构时，可以在基板上获得具有两种厚度的沟道层。在这种情况下，由于对于每个沟道层膜厚可控性高，因此这是优选的。
(第二实施方式)
在图4中示出根据本发明的第二实施方式的反相器的截面图的一部分。
在基板100上制造第一TFT 901和第二TFT 902。
第一TFT 901包含第一栅极电极201、绝缘体层300、第一沟道层401、第一漏极电极501和第一源极电极601。
第二TFT 902包含第二栅极电极202、绝缘体层300、第二沟道层402、第二漏极电极502和第二源极电极602。
第一源极电极601和第二漏极电极502相互连接。第一栅极电极201通过布线(未示出)与第一源极电极601连接。
当第一漏极电极501与电源电压Vdd端子连接并且第二源极电极602接地时，第二栅极电极202被设为用作输入节点并且第二漏极电极502被设为用作输出节点的E/D反相器被设置。
即，作为一个晶体管的第一晶体管变成D型，作为另一晶体管的第二晶体管作为E型操作。
第一沟道层401的厚度大致等于第二沟道层402的厚度。通过与要对于第二TFT的沟道层402执行的处理相比，对于第一TFT的沟道层401选择性执行加热处理，第一TFT 901和第二TFT 902将具有不同的Vth值。
在本发明中，选择性执行加热处理的事实意味着进行控制，使得仅对于先前固定在基板上的特定部分(也称为区域)局部(选择性/集中地)施加热。例如，存在仅局部加热特定部分的方法。但是，存在当对于特定部分执行加热处理时热的一部分被传送到除特定部分以外的部分的情况，但是，在本发明中，如果传送的热的影响(对于膜质量的影响)处于可以忽略的水平，那么这种影响是可容许的。为了抑制当对于特定部分执行加热处理时向除特定部分以外的部分传送热的一部分的影响，根据需要设置冷却单元是有效的。取决于第一TFT和第二TFT的各氧化物半导体层的组分或厚度，保持各TFT的温度和时间的最佳值发生变化。
根据本发明人的知识，关于用后面描述的条件制造具有组分“In(铟)∶Ga(镓)∶Zn(锌)＝1∶0.9∶0.6”的氧化物半导体薄膜的情况下的热处理条件和效果，作为例子认可以下的关系。即，例如可以通过在以等于或小于120℃的温度维持第二TFT的同时以200℃的温度将第一TFT维持十分钟或更长，获得恒定的效果。
为了仅选择性加热第一TFT，可以使用利用接触加热和通过电磁波照射(高频波照射、紫外线照射、激光束照射等)而加热的各种局部加热方法。
在本发明中，上述电磁波包含射频波、诸如微波的高频波、紫外线、可见光线、红外线、X射线和γ射线。
在本发明中，可通过执行利用各种材料中的电阻率(resistivity)或比热以及特定波长中的吸收系数差的感应加热，实现选择性加热。
在执行感应加热的情况下，由于热量差取决于材料的选择方法而变得较大，因此，由于可对于每个TFT有效控制电压Vth，所以这是优选的。
另外，如果利用由材料导致的吸收系数差，那么也可通过诸如闪光灯加热的集体加热来选择性加热特定的TFT。具体而言，对于特定TFT的电极的结构部件(栅极电极、源极/漏极电极)，使用与对应于另一TFT的电极的结构部件不同的物质。通过设置这种结构，可通过在使用闪光灯等时执行集体的光照射，来选择性加热特定的TFT。由于只有由具有高吸收系数的材料形成的电极部分选择性吸收光能以加热该部分，因此实现该工艺。特别地，闪光灯的光照射是优选的，因为加热装置是简单的。
此时，为了控制特定TFT的温度，可对于除TFT结构部件以外的部件分配光吸收材料或光反射材料。另外，根据需要，可以使用诸如聚光、投影(projecting)或扫描的光学系统。并且，在存在由于选择性加热部分的热向邻近部分传送的事实而导致改变膜质量的风险的情况下，也可根据需要设置冷却单元。
换句话说，在本发明的实施方式中，优选上述反相器具有以下A项至C项中的至少任意一种类型的结构。
A：上述第一晶体管的源极电极的结构部件与上述第二晶体管的源极电极的结构部件不同的结构。
B：上述第一晶体管的漏极电极的结构部件与上述第二晶体管的漏极电极的结构部件不同的结构。
C：上述第一晶体管的栅极电极的结构部件与上述第二晶体管的栅极电极的结构部件不同的结构。
另外，优选热处理步骤包含电磁波照射的加热处理。并且，在本发明的实施方式中，优选上述反相器具有以下D项至F项中的至少任意一种类型的结构。
D：上述第一晶体管的源极电极的结构部件的物理性能(physicalproperty)与上述第二晶体管的源极电极的结构部件的物理性能不同的结构。
E：上述第一晶体管的漏极电极的结构部件的物理性能与上述第二晶体管的漏极电极的结构部件的物理性能不同的结构。
F：上述第一晶体管的栅极电极的结构部件的物理性能与上述第二晶体管的栅极电极的结构部件的物理性能不同的结构。
然后，优选上述物理性能是要选自电阻率、比热和吸收系数中的至少一种类型的性能。
(第三实施方式)
如在第一实施方式中示出的那样，在制造具有不同厚度的沟道层之后，当在任意的制造工艺中执行热处理时，如在第二实施方式描述的方法中那样使得第一沟道层的加热处理条件与第二沟道层的加热处理条件不同。
作为该方法的结果，第一TFT 901和第二TFT 902具有不同的电压Vth值。
为了有效地操作根据本发明的E/D反相器，将描述作为两种类型的晶体管的阈值电压之间的差的适当范围。图5是示出通过SPICE(Simulation Program with Integrated Circuit Emphasis，着重于集成电路的模拟程序)模拟方法来比较基于饱和负载E/E反相器的31级环形振荡器的振荡特性和基于E/D反相器的31级环形振荡器的振荡特性的结果的示图。图5右侧示出通过在图5左侧示出的几何(geometrical)β比、迁移率比、电源电压(Vdd)和E型驱动器TFT的电压Vth的各条件中改变负载TFT的电压Vth所获得的评价。这里，几何β比表示驱动器TFT的W(宽度)/L(长度)比与负载TFT的W/L比的比。迁移率比是驱动器TFT的迁移率与负载TFT的迁移率的比。注意，沟道长度被设为在所有的TFT中变为L＝10μm。关于沟道宽度，它被设为在负载TFT中变为W＝40μm并且在驱动器TFT中变为W＝40×β比(μm)。各TFT的栅极交迭长度被设为变为5μm，并且，只考虑由这种交迭导致的寄生电容。
根据图5，在负载TFT的电压Vth对于供给到反相器的电源电压Vdd满足由式(2)表示的关系的情况下，E/D反相器至少具有环形振荡器的振荡幅度或振荡频率的优点。即，在各E/D反相器中，与饱和负载E/E反相器相比，至少在开关(switching)速度或噪声容限(noisemargin)方面是优异的。
0.7＜|(Vth(Ld)-Vth(Dr))/Vdd|＜2       ...(2)
即，该式(2)表示，通过供给满足第一晶体管和第二晶体管的阈值电压之间的差处于小于电源电压的70％且大于电源电压的200％的范围中的这种电源电压，来操作E/D反相器。
在上述评价条件中，在上述不等式之外的范围中，在构建E/D反相器时具有很小的优点。具体而言，在|(Vth(Ld)-Vth(Dr))/Vdd|＜0.7的情况下，反相器缺少用于对负载电容充电的电流驱动，或者，在环形振荡器中观察到不稳定的振荡。另一方面，在|(Vth(Ld)-Vth(Dr))/Vdd|＞2的情况下，反相电压(inversion voltage)与电源电压相比太高，并且，输入/输出电压范围变窄。
另外，将详细描述用于构建要在根据本发明的反相器中使用的TFT的材料。
·沟道层
对于沟道层使用氧化物半导体材料。具体而言，可以使用ZnO、In2O3、Ga2O3以及它们的混合晶体或非晶固溶体(In-Zn-O、In-Ga-Zn-O等)。即，可以使用包含选自In、Ga和Zn中的至少一种元素的氧化物半导体。
具体而言，如果通过溅射方法形成In-Ga-Zn-O膜作为TFT的沟道层，那么可以制造具有足够大的电场效应迁移率的晶体管。在这种情况下，由于用于沟道层的材料的沉积温度低，因此可以在诸如塑料的柔性(flexible)基板上形成发光器件。
并且，在In-Ga-Zn-O膜中，优选该膜的至少一部分包含非晶物质。根据该优选的结构，蚀刻处理的性能得到改善。
·源极-漏极电极
对于要用于源极-漏极电极的材料的要求是，在沟道层是n型半导体的情况下，对于沟道层的电子注入势垒足够小。在p型半导体的情况下，要求空穴注入势垒足够小。例如，可以利用诸如Al、Cr、W、Ti和Au的金属，铝合金和诸如WSi的硅化物。另外，也可利用透明导电氧化物或具有大的载流子浓度的透明氧化物半导体。氧化铟锡(ITO)、氧化铟锌(IZO)和In-Ga-Zn-O膜与上述材料对应。
源极-漏极电极可通过多个材料的联接(coupling)而形成，或者可以是多个材料的多层膜。
·栅极电极
要用于栅极电极的材料选自与上述源极-漏极电极类似的材料组，并且被使用。可以利用各种金属薄膜、导电氧化物薄膜和导电有机薄膜。可通过利用诸如这些各种材料中的电阻率、比热或特定波长中的吸收系数的物理性能的差，来将材料用于选择性加热。注意，也可通过源极-漏极电极的材料来实现沟道单元的选择性加热。
栅极电极可通过多个材料的联接而形成，或可以是多个材料的多层膜。
在栅极绝缘体层上形成平坦的膜，并且，要求材料具有小的导电性。具体而言，要求栅极-源极泄漏电流Igs在实际上与漏极-源极泄漏电流Ids相比足够小。
该膜选自通过化学气相沉积(CVD)方法形成的SiOx、SiNx和SiOxNy，通过RF磁控溅射方法形成的SiO2、SiNx、SiOxNy、Al2O3、Y2O3、HfO2和Ta2O5，以及包含这些材料的多层膜。如图3所示，该膜可被两个或更多个TFT共享，或者可以是每个TFT加以区别的分立(individual)膜。
当通过两种类型的TFT制造E/D反相器时，在被建于电路中的情况下，不总是要求两个阈值电压Vth处于使得保持一个为负电压且另一个为正电压的关系中。即使两种类型的TFT是E型或D型，在两个阈值电压Vth相互充分分开并且能从电路设计的观点可区别地利用这两个TFT的情况下，也可以应用本发明。
并且，在制造阈值电压Vth可被相互区分的三种或更多种TFT的情况下，也可类似地应用本发明。
要被用作TFT的沟道层的非晶In-Ga-Zn-O膜的物理性能被评价。
作为其上形成膜的基板，制备脱脂的(degreased)清洁玻璃基板(Corning公司产品1737)。作为靶材料，使用具有InGaO3(ZnO)组分的多晶烧结体(尺寸：直径98mm，厚度5mm)。
通过In2O3∶Ga2O3∶ZnO(各4N试剂，溶剂：甲醇)的湿混合处理、预烧结处理(1000℃，两个小时)、干粉碎(grind)处理和主烧结处理(1500℃，两个小时)，制造该烧结体作为起始材料。
该靶材料的电导率为0.25(S/cm)，这表示半绝缘状况。
沉积室内的背景压力为3×10-4Pa，并且，通过包含3.3vol％的氧的氧-氩混合气，沉积(即，成膜)期间的总压力被设为0.53Pa。
基板温度不被有意控制，并且，靶材料和其上形成膜的基板之间的距离为80mm。施加的电功率为RF300W，并且，以2的沉积速度形成膜。
对于60nm厚的沉积膜，X射线以0.5度的入射角入射到要被测量的表面，并且，通过薄膜方法执行X射线衍射测量。结果，由于没有确认明显的衍射峰，因此判断制造的In-Ga-Zn-O膜是非晶的。
作为X射线荧光(XRF)分析的结果，薄膜的金属组分比由表达式In∶Ga∶Zn＝1∶0.9∶0.6表示。
在通过使用Ti和Au的蒸发多层膜的共面型电极图案执行两端子I-V的测量之后，当测量薄膜的电导率时，它约为7×10-5(S/cm)。如果假定电子迁移率约为5(cm2/Vs)，那么估计电子载流子浓度约为1014(cm-3)。
根据以上的检查，确认制造的In-Ga-Zn-O系薄膜包含In、Ga和Zn，并且，薄膜的至少一部分是非晶氧化物。
以下，用于形成要被制造的沟道层的物质包含In、Ga和Zn，并且，该物质的至少一部分是非晶氧化物。
允许金属组分比不是上述In∶Ga∶Zn＝1∶0.9∶0.6的比。
然后，通过以下的过程在不同的四个基板上分别制造多个TFT，并且，制备试样1至4。在图6中示出在试样1至4中的每一个中制造的TFT的截面图。
采用清洁玻璃基板(Corning公司产品1737)作为基板100，并且，通过电子束蒸发方法在该基板上蒸发总共50nm的Ti和Au，并然后通过剥离方法执行构图，由此获得栅极电极200。然后，通过RF磁控溅射方法在整个表面上形成要变成栅极绝缘体层300的SiO2层(沉积气体：Ar，沉积压力：0.1Pa，施加的电功率：400W，膜厚：100nm)。通过蚀刻在位于栅极电极200的上部上的栅极绝缘体层300的一部分(未示出)中形成开口，并且，获得用于与栅极电极200接触的接触孔。随后，通过RF磁控溅射方法形成非晶IGZO(In-Ga-Zn-O)层(沉积气体：O2(3.3vol％)+Ar，沉积压力：0.53Pa，施加的电功率：300W)作为沟道层400。膜厚在试样1和2中被设为30nm，并在试样3和4中被设为60nm。在通过溅射方法沉积的过程中，基板温度不被特别控制。
随后，通过蚀刻以预定的沟道尺寸对沟道层400进行构图。
随后，在大气气氛中，在温度被设为300℃的热板(hot plate)上将试样2和4完全且均匀地加热二十分钟。不对试样1和3执行该热处理。
最后，通过电子束蒸发方法再次蒸发Ti和Au以形成厚度总共为100nm的膜，然后，通过剥离方法形成漏极电极500和源极电极600。在各自试样中制造沟道宽度W为40μm和200μm或800μm的TFT。对于各自试样，沟道长度L被设为L＝10μm。
在图7A至7H中示出在这些试样中在电压Vds＝+10V下测量的Ids-Vgs特性。所有这些特性明显示出n沟道TFT特性。
当计算电场效应迁移率μ和阈值电压Vth时，获得以下的结果。
试样1(沟道层厚度d＝30nm，不执行热处理)
W＝40μm：μ＝6.5，Vth＝+3.5
W＝800μm：μ＝2.0，Vth＝+3.4
试样2(沟道层厚度d＝30nm，执行热处理)
W＝40μm：μ＝9.3，Vth＝-0.23
W＝800μm：μ＝7.8，Vth＝+1.4
试样3(沟道层厚度d＝60nm，不执行热处理)
W＝40μm：μ＝6.0，Vth＝+2.1
W＝200μm：μ＝4.2，Vth＝+1.5
试样4(沟道层厚度d＝60nm，执行热处理)
W＝40μm：μ＝9.7，Vth＝-10.1
W＝200μm：μ＝15，Vth＝-3.0
试样1和3中的TFT都是E型，而试样4中的TFT是D型。
另一方面，在试样2中的具有沟道宽度W＝40μm的TFT中，虽然严格来说电压Vth是负的，但是，如在后面示出的那样，取决于另一TFT的组合，期待该TFT作为E型TFT而操作。
虽然没有特别描述，但是，由于所有的试样都在制造工艺的过程中在空气中被干燥(120℃，十分钟)多次，因此，认为在完成试样之后的时间中也可忽视通过在匹配上述条件的条件下施加热所导致的电性能的变化。
基于上述实验，制造以下的各自实施例中的反相器。
<实施例1>
本实施例1是利用第一实施方式的例子。在图8中示出使用实施例1中的氧化物半导体薄膜晶体管的E/D反相器的制造工艺。
采用清洁玻璃基板(Corning公司产品1737)作为基板100。
在通过第一光刻工艺在该基板上形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法蒸发总共50nm的Ti和Au，并然后通过剥离方法执行构图，由此获得第一栅极电极201和第二栅极电极202。
然后，通过RF磁控溅射方法在整个表面上形成要变成第一TFT和第二TFT共用的栅极绝缘体层300的SiO2层(沉积气体：Ar，沉积压力：0.1Pa，施加的电功率：400W，膜厚：100nm)。在通过第二光刻工艺在该形成的膜上形成光致抗蚀剂(未示出)之后，通过蚀刻将位于栅极电极201和202的上部上的栅极绝缘体层300的一部分构图，并且获得接触孔(未示出)。
随后，通过RF磁控溅射方法形成要变成包含氧化物半导体的沟道层的非晶IGZO膜400(共用沉积膜)(沉积气体(即，成膜气体)：O2(3.3VOL％)+Ar，沉积压力(即，成膜压力)：0.53Pa，施加的电功率：300W)。在与第一TFT和第二TFT的各自沟道层对应的两个部分上形成厚度为60nm的膜。在通过溅射方法沉积的过程中，基板温度不被特别控制。
随后，通过第三光刻工艺，在形成第一TFT的区域801中在非晶IGZO膜400的上部上形成光致抗蚀剂(未示出)，并然后对非晶IGZO膜400进行干蚀刻。为了使得形成第二TFT的区域802中非晶IGZO膜400的厚度变为30nm，在调整时间和强度的同时执行蚀刻。
在通过第四光刻工艺形成光致抗蚀剂(未示出)之后，为了使得沟道层对于每个晶体管变成独立的层，非晶IGZO膜400被蚀刻以分割非晶IGZO膜。以此方式，获得第一沟道层401和第二沟道层402。
随后，在大气气氛中，在温度被设为300℃的热板上将整个结构均匀加热二十分钟。
最后，在通过第五光刻工艺形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法再次蒸发Ti和Au以形成厚度总共为100nm的膜。然后，通过剥离方法形成第一漏极电极501、第一源极电极601、第二漏极电极502和第二源极电极602。此时，第一源极电极601和第二漏极电极502如图8那样一体地形成，并且相互电连接。另外，通过与源极-漏极电极一起经由上述接触孔同时形成层间布线(未示出)，第一源极电极601与第一栅极电极201连接。
根据以上，完成了第一漏极电极501被视为电压供给节点并且第二源极电极602被视为接地节点的E/D反相器。
注意，光刻工艺被执行五次。
为了估计通过上述过程制造的E/D反相器的动态特性，执行5级环形振荡器的电路模拟，所述5级环形振荡器包含E/D反相器，所述E/D反相器的特征在于，试样4中的宽度W＝40μm的TFT中的每一个被设为负载TFT，并且试样2中的宽度W＝200μm的TFT中的每一个被设为驱动器TFT。对于模拟，使用作为最简单MOS模型的渐变沟道(gradual channel)的1级(Level 1)(n沟道型MOS)模型。结果，在+10V的外部电源电压下，5级环形振荡器以470kHz振荡。延迟时间为0.21μs。幅度为8.0V，并且输出电压的最大值+9.7V接近+10V的电源电压。在图9中示出输出波形。
在本实施例1中，可通过对于比较例1-1所示的饱和负载E/E反相器的制造工艺仅增加光刻工艺一次，来简单构建E/D反相器。
(比较例1-1)
虽然本制造方法与实施例1中的制造方法类似，但是在同一基板上制造两种类型的TFT，而不执行将两个沟道层的层厚调整为具有不同厚度的工艺。即，在两种TFT的沟道具有30nm的相同膜厚的状态下并且通过也具有相同的加热处理条件的制造方法，在同一基板上制造两种类型的TFT。然后，可制造饱和负载E/E反相器。在图10中示出与以上相关的工艺流程。
采用清洁玻璃基板(Corning公司产品1737)作为基板100。
在通过第一光刻工艺在该基板上形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法蒸发总共50nm的Ti和Au，并然后通过剥离方法执行构图，由此获得第一栅极电极201和第二栅极电极202。
然后，通过RF磁控溅射方法在整个表面上形成要变成第一TFT和第二TFT共用的栅极绝缘体层300的SiO2层(沉积气体：Ar，沉积压力：0.1Pa，施加的电功率：400W，膜厚：100nm)。在通过第二光刻工艺在该形成的膜上形成光致抗蚀剂(未示出)之后，通过蚀刻将栅极绝缘体层300构图，并且在栅极电极201和202的上部上获得接触孔(未示出)。
随后，通过RF磁控溅射方法形成非晶IGZO膜(沉积气体：O2(3.3VOL％)+Ar，沉积压力：0.53Pa，施加的电功率：300W)作为沟道层400。在与第一TFT和第二TFT的各自沟道层对应的两个部分上形成厚度为30nm的膜。在通过溅射方法沉积的过程中，基板温度不被特别控制。
在通过第三光刻工艺形成光致抗蚀剂(未示出)之后，蚀刻沟道层400，并且，获得第一沟道层401和第二沟道层402。
随后，在大气气氛中，在温度被设为300℃的热板上将整个结构均匀加热二十分钟。
最后，在通过第四光刻工艺形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法再次蒸发Ti和Au以形成厚度总共为100nm的膜。然后，通过剥离方法形成第一漏极电极501、第一源极电极601、第二漏极电极502和第二源极电极602。同时，通过经由上述接触孔形成层间布线(未示出)，第一漏极电极501与第一栅极电极201连接。
第一源极电极601与第二漏极电极502被一体化。
根据以上，完成第一漏极电极501被视为电压供给节点并且第二源极电极602被视为接地节点的饱和负载E/E反相器。光刻工艺被执行四次。
为了估计通过上述过程制造的饱和负载E/E反相器的动态特性，执行以下的电路模拟。即，执行5级环形振荡器的电路模拟，所述5级环形振荡器包含饱和负载E/E反相器，所述饱和负载E/E反相器的特征在于，试样2中的宽度W＝40μm的TFT中的每一个被设为负载TFT，并且试样2中的宽度W＝200μm的TFT中的每一个被设为驱动器TFT。在图11中示出输出波形。在+10V的外部电源电压下，5级环形振荡器以350kHz振荡。每一级的延迟时间为0.29μs，与实施例1相比，其延长百分之四十。幅度为5.5V，并且输出电压的最大值为+7.1V，其对于+10V的电源电压降低约3V。
即，与本比较例中的饱和负载E/E反相器相比，实施例1中的E/D反相器以较大的幅度、以较高的速度操作。并且，根据实施例1中的制造方法，可以期待能获得比比较例1-1中的反相器更优异的反相器。
注意，试样2中的宽度W＝40μm的TFT的电压Vth严格来说对于0V稍微为负。但是，成为接近试样2中的宽度W＝200μm的TFT的电压Vth的值是重要的，并且，在该组合中，试样2中的宽度W＝40μm的负载TFT可基本上被视为E型。
并且，还执行5级环形振荡器的电路模拟，其中，试样4中的宽度W＝40μm的TFT中的每一个被视为负载TFT，并且试样4中的宽度W＝200μm的TFT中的每一个被作为驱动器TFT对待。在反相器为E/D反相器或饱和负载E/E反相器的任何情况下，不能发现振荡。
(比较例1-2)
考虑基于在日本专利申请公开No.2006-165532中公开的沟道层形成方法的与上述实施例1中类似的E/D反相器的制造方法。在日本专利申请公开No.2006-165532公开的方法中，通过流入ZnO沉积气氛中的一氧化氮(nitric monoxide)的浓度来控制电压Vth。在同一基板上制造具有两种类型的电压Vth的TFT的情况下，为了分别获得第一沟道层和第二沟道层，需要形成具有不同掺杂浓度的分开的沟道层的工艺。
可以用与比较例1-1中类似的以下工艺来制造E/D反相器。将通过使用图12描述制造工艺。
采用清洁玻璃基板(Corning公司产品1737)作为基板100。
在通过第一光刻工艺在该基板上形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法蒸发总共50nm的Ti和Au，并然后通过剥离方法执行构图，由此获得第一栅极电极201和第二栅极电极202。
然后，通过RF磁控溅射方法在整个表面上形成要变成第一TFT和第二TFT共用的栅极绝缘体层300的SiO2层(沉积气体：Ar，沉积压力：0.1Pa，施加的电功率：400W，膜厚：100nm)。在通过第二光刻工艺在该形成的膜上形成光致抗蚀剂(未示出)之后，通过蚀刻将栅极绝缘体层300构图，并且在栅极电极201和202的区域(未示出)的上部上获得接触孔(未示出)。
随后，通过脉冲激光沉积方法形成要变成第一沟道层401的ZnO层。不对于第一沟道层401执行有意的掺杂。通过第三光刻工艺形成光致抗蚀剂(未示出)并通过蚀刻执行构图，并且获得第一沟道层401。另外，用类似的过程通过脉冲激光沉积方法形成要变成第二沟道层402的ZnO层。此时，通过将沉积气氛设为氧和一氧化氮的混合气，将氮掺入第二沟道层402中。通过第四光刻工艺形成光致抗蚀剂(未示出)并通过蚀刻执行构图，并且获得第二沟道层402。
最后，在通过第五光刻工艺形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法再次蒸发Ti和Au以形成厚度总共为100nm的膜。然后，通过剥离方法形成第一漏极电极501、第一源极电极601、第二漏极电极502和第二源极电极602。同时，通过经由上述接触孔形成层间布线(未示出)，第一源极电极601与第一栅极电极201连接。
第一源极电极601和第二漏极电极502是一体地形成的。
根据以上，完成第一漏极电极501被视为电压供给节点并且第二源极电极602被视为接地节点的E/D反相器。注意，可连续地在该完成的反相器上适当地形成保护层，并且，可更优选地调整第一晶体管901的电压Vth和第二晶体管902的电压Vth之间的差。
具有上述过程的光刻工艺被执行五次，其等于实施例1中的处理次数。
但是，具有上述过程的反相器的制造实际上是困难的，并且，需要至少六次的光刻工艺，其对于实施例1中的情况增加1次。
作为以上的原因，列举以下两点。
第一点问题如下所述。当形成第二沟道层402时，第一沟道层401也进入沉积室内。在上述方法中，不能避免第一沟道层401被放入形成第二沟道层402的过程中的沉积气氛中。结果，由于存在第一沟道层401的电性能在形成第二沟道层402之前或之后改变的风险，因此这不是优选的。为了防止这种情形，在如下的情况下进一步需要光刻工艺：在第一沟道层401上设置某种密封层(光致抗蚀剂或SiNx溅射膜)，以保护第一沟道层401免受第二沟道层402的沉积气氛。
第二点问题如下所述。在对第一沟道层401进行构图之后通过蚀刻对第二沟道层402进行构图的情况下，为了使得在前的层不被在后的层的蚀刻侵蚀，在后的层对在前的层的蚀刻选择比变得重要。但是，第一沟道层401和第二沟道层402的结构成分之间的差异仅是掺杂剂的含有量，并且认为蚀刻选择比接近1。因此，为了执行确保的蚀刻，必须在形成第一TFT的区域801上设置蚀刻保护层。并且，在这种情况下，进一步需要光刻工艺。
因此，本发明的制造方法能够通过处理次数比应用于常规技术的E/D反相器制造方法中少的简单方法来制造E/D反相器。
<实施例2>
将在实施例2中示出在实施例1中的沟道层形成部分中使用剥离方法的情况。通过再次使用图8描述相关的工艺。
在通过与实施例1中类似的方法获得接触孔之后，通过RF磁控溅射方法连续形成要变成沟道层的一部分的非晶IGZO膜400(沉积气体：O2(3.3VOL％)+Ar，沉积压力：0.53Pa，施加的电功率：300W)。在与第一TFT和第二TFT的各自沟道层对应的两个部分上形成厚度相同的、厚度为30nm的膜。在通过溅射方法沉积的过程中，基板温度不被特别控制。
随后，通过第三光刻工艺，在形成第二TFT的区域802中在非晶IGZO膜400的上部上形成光致抗蚀剂(未示出)。光致抗蚀剂被适当地进行热处理，并且，优选增加对于随后工艺中的溅射损伤的耐受性。在类似的条件下，通过RF磁控溅射方法在该光致抗蚀剂和形成第一TFT的区域801上，再次形成厚度为30nm的非晶IGZO膜作为非晶IGZO膜400的剩余部分(remainder)。另外，通过光致抗蚀剂去除剂溶剂清洗(rinse)整个结构，以去除光致抗蚀剂和在光致抗蚀剂的上部上形成的非晶IGZO膜，并且，仅在第一TFT上沉积沟道层以形成第一TFT的沟道层。此时，如图8所示，对于两个TFT中的每个TFT获得具有不同厚度的沟道层。
然后，通过与实施例1中类似的过程完成E/D反相器。注意，光刻工艺被执行五次。
以此方式，在当形成沟道层时使用剥离方法的情况下，可以获得与实施例1中类似的效果。另外，与实施例1相比，沟道层厚度的可控性是优异的。
<实施例3>
本实施例3是利用第二实施方式的例子。在图13中示出使用实施例3中的氧化物薄膜晶体管的E/D反相器的制造工艺。
通过RF磁控溅射方法在清洁玻璃基板(Corning公司产品1737)上形成厚度为200nm的氧化铟锡(ITO，介电常数：1×104S/cm)膜，并且，通过第一光刻工艺在该形成的膜上形成光致抗蚀剂(未示出)。然后，通过蚀刻执行构图，并且获得第一栅极电极201。
随后，在通过第二光刻工艺在该玻璃基板上形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法蒸发总共50nm的Ti和Au，并通过剥离方法执行构图，并且获得第二栅极电极202。
然后，通过RF磁控溅射方法在整个表面上形成要变成第一TFT和第二TFT共用的栅极绝缘体层300的SiO2层(沉积气体：Ar，沉积压力：0.1Pa，施加的电功率：400W，膜厚：100nm)。在通过第三光刻工艺在该形成的膜上形成光致抗蚀剂(未示出)之后，通过蚀刻执行构图，并且获得接触孔(未示出)。
随后，通过RF磁控溅射方法形成要变成沟道层的非晶IGZO膜400(沉积气体：O2(3.3VOL％)+Ar，沉积压力：0.53Pa，施加的电功率：300W)。在与第一TFT和第二TFT的各自沟道层对应的两个部分上形成厚度为60nm的膜。在通过溅射方法沉积的过程中，基板温度不被特别控制。为了使得沟道层对于每个晶体管变成独立的层，非晶IGZO膜400被蚀刻以将其分割。以此方式，获得第一沟道层401和第二沟道层402。
随后，整个结构被感应加热。由于ITO电极的电阻率约为Au的电阻率的五十倍，因此，与第二栅极电极202相比，第一栅极电极201被选择性加热。使用被最优化的AC施加磁场的功率、频率和施加时间。并且，通过根据需要间歇地施加要用于感应加热的AC磁场，防止由于基板的热传导所导致的加热选择比的劣化。通过利用诸如散热片(heat sink)的冷却单元来冷却施加于栅极电极202的热也是有效的。
最后，在通过第五光刻工艺形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法再次蒸发Ti和Au以形成厚度总共为100nm的膜。然后，通过剥离方法形成第一漏极电极501、第一源极电极601、第二漏极电极502和第二源极电极602。同时，通过经由上述接触孔形成层间布线(未示出)，第一源极电极601与第一栅极电极201连接。
第一源极电极601和第二漏极电极502是一体地形成的。
根据以上，完成第一漏极电极501被视为电压供给节点并且第二源极电极602被视为接地节点的E/D反相器。注意，光刻工艺被执行五次。
为了估计E/D反相器的动态特性，执行5级环形振荡器的电路模拟，所述5级环形振荡器包含E/D反相器，所述E/D反相器的特征在于，试样4中的宽度W＝40μm的TFT被设为负载TFT，并且试样3中的宽度W＝200μm的TFT被设为驱动器TFT。
结果，在+10V的外部电源电压下，5级环形振荡器以390kHz振荡。延迟时间为0.26μs。幅度为5.5V，并且，每一级的输出电压的最大值为+9.0V，其从+10V的电源电压降低1.0V。在图14中示出输出波形。
在本实施例中，可通过对于饱和负载E/E反相器的制造工艺(比较例3-1)仅增加光刻工艺一次，来简单构建E/D反相器。
作为替代方案，在这两种类型的TFT中可对于构建源极电极、漏极电极和栅极电极的材料使用相同的材料。即使采用这种结构并且形成具有相同厚度的沟道层，只要在执行沟道层的加热处理时通过接触加热或激光退火方法仅集中加热第一沟道层401的附近，就可获得与实施例3中类似的效果。
在这种情况下，光刻处理次数可被减少一次。
但是，如果通过制造包含用于构建源极电极、漏极电极和栅极电极的不同材料的TFT来执行感应加热，或者如果通过利用由于材料导致的吸收系数差来通过闪光灯施加热，那么，如在实施例3中那样，器件可被简化，并且可控性得到改善。
在本实施例3中，通过在两种类型的晶体管中对于栅极电极使用不同材料来执行感应加热。但是，通过对于第一晶体管的除栅极电极以外的电极(诸如源极电极或漏极电极)或第二晶体管中的相应电极使用不同材料来执行感应加热，也可获得与实施例3中类似的效果。
(比较例3-1)
虽然本制造方法与实施例3中的类似，但是，通过以不执行对于第一沟道层401的选择性加热并且不执行对于两个TFT的沟道的加热处理的方式将两个沟道层的厚度设为60nm，在同一基板上制造两种类型的TFT。于是，与实施例1中的比较例1-1类似，可通过使用光刻工艺四次来制造饱和负载E/E反相器。
为了估计饱和负载E/E反相器的动态特性，执行5级环形振荡器的电路模拟，所述5级环形振荡器包含饱和负载E/E反相器，所述饱和负载E/E反相器的特征在于，试样3中的宽度W＝40μm的TFT被设为负载TFT，并且试样3中的宽度W＝200μm的TFT被设为驱动器TFT。结果，在+10V的外部电源电压下，5级环形振荡器以150kHz振荡，并且幅度为4.4V。每一级的延迟时间为0.66μs，其对于实施例3延长为约2.5倍。输出电压的最大值约为+6V，与实施例3相比，其明显降低。即，与本比较例中的饱和负载E/E反相器相比，实施例3中的E/D反相器以较大的幅度、以较高的速度操作。因此，根据实施例3中的制造方法，可期待能获得比本比较例中更优异的反相器。在图15中示出输出波形。
<实施例4>
本实施例4是利用第三实施方式的例子。在图8中示出使用实施例4中的氧化物半导体薄膜晶体管的E/D反相器的制造工艺。
采用清洁玻璃基板(Corning公司产品1737)作为基板100。
在通过第一光刻工艺在该玻璃基板上形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法蒸发总共50nm的Ti和Au，并然后通过剥离方法执行构图，由此获得第一栅极电极201和第二栅极电极202。
然后，通过RF磁控溅射方法在整个表面上形成要变成第一TFT和第二TFT共用的栅极绝缘体层300的SiO2层(沉积气体：Ar，沉积压力：0.1Pa，施加的电功率：400W，膜厚：100nm)。在通过第二光刻工艺在该形成的膜上形成光致抗蚀剂(未示出)之后，通过蚀刻将位于第一栅极电极201和第二栅极电极202的上部上的栅极绝缘体层300的一部分构图，并且获得接触孔(未示出)。
随后，通过RF磁控溅射方法形成要变成沟道层的非晶IGZO膜400(沉积气体：O2(3.3VOL％)+Ar，沉积压力：0.53Pa，施加的电功率：300W)。在与第一TFT和第二TFT的各自沟道层对应的两个部分上形成厚度为60nm的膜。在通过溅射方法沉积的过程中，基板温度不被特别控制。
随后，通过第三光刻工艺，在形成第一TFT的区域801中在非晶IGZO膜400的上部上形成光致抗蚀剂(未示出)，并然后对非晶IGZO膜400进行干蚀刻。为了使得形成第二TFT的区域802中非晶IGZO膜400的厚度变为30nm，在调整时间和强度的同时执行蚀刻。
在通过第四光刻工艺形成光致抗蚀剂(未示出)之后，为了使得沟道层对于每个晶体管变成独立的层，非晶IGZO膜400被蚀刻以将其分割。以此方式，获得第一沟道层401和第二沟道层402。
随后，通过聚焦的激光束仅集中加热第一沟道层401的附近。此时，虽然不如在第一沟道层401中那样热，但第二沟道层402由于基板的热传导而被稍微加热。
但是，如通过示出图7A至图7H中的曲线图所确认的那样，由于与使用第一沟道层的TFT相比，在加热之前和之后使用第二沟道层的TFT的电压Vth的变化小，因此视为未对沟道层402执行加热处理。
最后，在通过第五光刻工艺形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法再次蒸发Ti和Au以形成厚度总共为100nm的膜。然后，通过剥离方法形成第一漏极电极501、第一源极电极601、第二漏极电极502和第二源极电极602。此时，第一源极电极601和第二漏极电极502如图8中那样被一体地形成，并且相互电连接。另外，通过与源极-漏极电极一起经由上述接触孔同时形成层间布线(未示出)，第一源极电极601与第一栅极电极201连接。
根据以上，完成第一漏极电极501被视为电压供给节点并且第二源极电极602被视为接地节点的E/D反相器。注意，光刻工艺被执行五次。
为了估计通过上述过程制造的E/D反相器的动态特性，执行5级环形振荡器的电路模拟，所述5级环形振荡器包含E/D反相器，所述E/D反相器的特征在于，试样4中的宽度W＝40μm的TFT被设为负载TFT，并且试样1中的宽度W＝800μm的TFT被设为驱动器TFT。
结果，在+10V的外部电源电压下，5级环形振荡器以114kHz振荡。延迟时间为0.88μs。幅度为7.8V，并且输出电压的最大值为+10V，其等于电源电压。在图16中示出输出波形。
在本实施例4中，可以对于如以下比较例中所示的饱和负载E/E反相器的制造工艺而言，用相同的光刻工艺处理次数或通过仅增加光刻工艺一次，来简单构建E/D反相器。
当提供膜厚差时，可以如实施例2中所示的那样通过剥离方法执行膜厚调整，而不执行蚀刻。在这种情况下，膜厚可控性得到改善。
当在加热条件方面提供差异时，可以如实施例3中所示的那样，通过在构建源极电极、漏极电极和栅极电极的材料中的不同材料来制造两种类型的TFT，并且，可通过感应加热或光照射来选择性执行加热。
(比较例4-1)
虽然本制造方法与实施例4中的类似，但是以不执行对于第一沟道层401的选择性加热并且不执行对于两个TFT的沟道的加热处理的方式，在同一基板上制造两种类型的TFT。然后，可制造饱和负载E/E反相器。
与如图8所示的实施例4类似，获得通过蚀刻或剥离方法向其提供膜厚差的第一沟道层401和第二沟道层402。然后，通过第五光刻工艺形成光致抗蚀剂(未示出)。然后，通过电子束蒸发方法再次蒸发Ti和Au，以形成厚度总共为100nm的膜，并且，通过剥离方法形成第一漏极电极501、第一源极电极601、第二漏极电极502和第二源极电极602。
对于上述电极，第一栅极电极201通过外部布线(未示出)与第一漏极电极501连接，但不与第一源极电极601连接。以此方式，可以完成第一漏极电极501被视为电压供给节点并且第二源极电极602被视为接地节点的饱和负载E/E反相器。注意，光刻工艺被执行五次。
为了估计通过上述过程制造的饱和负载E/E反相器的动态特性，执行以下的电路模拟。即，执行5级环形振荡器的电路模拟，所述5级环形振荡器包含饱和负载E/E反相器，所述饱和负载E/E反相器的特征在于，试样3中的宽度W＝40μm的TFT被设为负载TFT，并且试样1中的宽度W＝800μm的TFT被设为驱动器TFT。在图17中示出输出波形。在+10V的外部电源电压下，5级环形振荡器以30kHz振荡。每一级的延迟时间为3.4μs，其对于实施例4延长为3.8倍。幅度为5.6V，并且，输出电压的最大值为+6.8V，其对于+10V的电源电压降低约+3.2V。即，与本比较例4-1中制造的饱和负载E/E反相器相比，实施例4中的E/D反相器与本比较例4-1中制造的饱和负载E/E反相器相比以较大的幅度、以较高的速度操作。因此，根据实施例4中的制造方法，可期待能获得比本比较例4-1中更优异的反相器。
(比较例4-2)
虽然本制造方法与实施例4中的类似，但是以不执行用于将两个沟道调整为具有不同厚度的工艺、而仅以两个TFT的沟道具有30nm的相同厚度的状态来改变加热条件的方式，在同一基板上制造两种类型的TFT。然后，可制造饱和负载E/E反相器。
在图10中示出相关的制造工艺。
采用清洁玻璃基板(Corning公司产品1737)作为基板100。
在通过第一光刻工艺在该玻璃基板上形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法蒸发总共50nm的Ti和Au，并然后通过剥离方法执行构图，由此获得第一栅极电极201和第二栅极电极202。
然后，通过RF磁控溅射方法在整个表面上形成要变成第一TFT和第二TFT共用的栅极绝缘体层300的SiO2层(沉积气体：Ar，沉积压力：0.1Pa，施加的电功率：400W，膜厚：100nm)。在通过第二光刻工艺在该形成的膜上形成光致抗蚀剂(未示出)之后，通过蚀刻将栅极绝缘体层300构图，并且在栅极电极201和202的区域的上部上获得接触孔(未示出)。
随后，通过RF磁控溅射方法形成非晶IGZO膜400(沉积气体：O2(3.3VOL％)+Ar，沉积压力：0.53Pa，施加的电功率：300W)作为沟道层400。在与第一TFT和第二TFT的各自沟道层对应的两个部分上形成厚度为30nm的膜。在通过溅射方法沉积的过程中，基板温度不被特别控制。
在通过第三光刻工艺形成光致抗蚀剂(未示出)之后，蚀刻沟道层400，并且，获得第一沟道层401和第二沟道层402。
随后，通过聚焦的激光束仅局部(选择性/集中)加热第二沟道层402的附近。
最后，在通过第四光刻工艺形成光致抗蚀剂(未示出)之后，通过电子束蒸发方法再次蒸发Ti和Au以形成厚度总共为100nm的膜。然后，通过剥离方法形成第一漏极电极501、第一源极电极601、第二漏极电极502和第二源极电极602。同时，通过经由上述接触孔形成层间布线(未示出)，第一漏极电极501与第一栅极电极201连接。
注意，第一源极电极601和第二漏极电极502是一体地形成的。
根据以上，完成第一漏极电极501被视为电压供给节点并且第二源极电极602被视为接地节点的饱和负载E/E反相器。光刻工艺被执行五次。
为了估计通过上述过程制造的饱和负载E/E反相器的动态特性，执行以下的电路模拟。即，执行5级环形振荡器的电路模拟，所述5级环形振荡器包含饱和负载E/E反相器，所述饱和负载E/E反相器的特征在于，试样2中的宽度W＝40μm的TFT被设为负载TFT，并且试样1中的宽度W＝800μm的TFT被设为驱动器TFT。在图18中示出输出波形。在+10V的外部电源电压下，5级环形振荡器以68kHz振荡。每一级的延迟时间为1.48μs，与实施例4相比，其延长百分之七十。幅度为6.3V，并且输出电压的最大值为+8.3V，其对于+10V的电源电压降低约1.7V。即，与本比较例4-2中制造的饱和负载E/E反相器相比，实施例4中的E/D反相器与本比较例4-2中制造的饱和负载E/E反相器相比以较大的幅度、以较高的速度操作。因此，根据实施例4中的制造方法，可期待能获得比比较例4-2中更优异的反相器。
<实施例5>
包含实施例1至4中制造的氧化物TFT的反相器可被应用于数字电路中的任意电路器件。例如，它可被用于NAND(与非)电路、NOR(或非)电路、环形振荡器、钟控反相器(clocked inverter)、触发器(flip-flop)电路、移位寄存器、SRAM(静态RAM)、NOR型ROM和NAND型ROM。
本发明不仅还可被应用于数字电路的制造，而且还可被应用于有意利用具有不同阈值电压值的TFT的模拟电路的制造。例如，本发明可被应用于差动放大器的输入级。
另外，本发明可被应用于使用包含反相器的上述电路器件的任意电路。例如，本发明可被应用于有源矩阵显示器和RFID(射频识别)标签。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。
本申请要求在2007年5月18日提交的日本专利申请No.2007-133039的益处，在此通过引用而并入其全部内容。

Claims (4)

1.一种反相器，包括形成在基板上的多个氧化物半导体薄膜晶体管，
其中，所述多个氧化物半导体薄膜晶体管之中的每一个包含选自In、Ga和Zn的至少一种元素，
其中，至少两个氧化物半导体薄膜晶体管的沟道层的厚度互不相同，以及
其中，所述两个氧化物半导体薄膜晶体管的阈值电压互不相同。
2.根据权利要求1的反相器，其中，如果供给下述电源电压，则所述反相器操作：所述电源电压满足所述两个氧化物半导体薄膜晶体管的阈值电压之间的差为所述电源电压的70％或更大且200％或更小的条件。
3.根据权利要求1的反相器，
其中，所述反相器具有以下构成中的至少一种：
所述两个氧化物半导体薄膜晶体管中的第一晶体管的源极电极的构成材料和所述两个氧化物半导体薄膜晶体管中的第二晶体管的源极电极的构成材料互不相同的构成；
所述第一晶体管的漏极电极的构成材料和所述第二晶体管的漏极电极的构成材料互不相同的构成；以及
所述第一晶体管的栅极电极的构成材料和所述第二晶体管的栅极电极的构成材料互不相同的构成。
4.根据权利要求1的反相器，
其中，所述反相器具有以下构成中的至少一种：
所述两个氧化物半导体薄膜晶体管中的第一晶体管的源极电极的构成材料的性能和所述两个氧化物半导体薄膜晶体管中的第二晶体管的源极电极的构成材料的性能互不相同的构成；
所述第一晶体管的漏极电极的构成材料的性能和所述第二晶体管的漏极电极的构成材料的性能互不相同的构成；以及
所述第一晶体管的栅极电极的构成材料的性能和所述第二晶体管的栅极电极的构成材料的性能互不相同的构成。
CN201210057047.2A 2007-05-18 2008-05-15 反相器 Active CN102593188B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007133039 2007-05-18
JP2007-133039 2007-05-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200880015916.7A Division CN101681927B (zh) 2007-05-18 2008-05-15 反相器制造方法和反相器

Publications (2)

Publication Number Publication Date
CN102593188A true CN102593188A (zh) 2012-07-18
CN102593188B CN102593188B (zh) 2015-05-20

Family

ID=39731202

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210057047.2A Active CN102593188B (zh) 2007-05-18 2008-05-15 反相器
CN200880015916.7A Expired - Fee Related CN101681927B (zh) 2007-05-18 2008-05-15 反相器制造方法和反相器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200880015916.7A Expired - Fee Related CN101681927B (zh) 2007-05-18 2008-05-15 反相器制造方法和反相器

Country Status (9)

Country Link
US (1) US8304298B2 (zh)
EP (1) EP2162920B1 (zh)
JP (1) JP5294651B2 (zh)
KR (1) KR101056678B1 (zh)
CN (2) CN102593188B (zh)
BR (1) BRPI0811750B1 (zh)
RU (1) RU2433504C2 (zh)
TW (1) TWI392060B (zh)
WO (1) WO2008143304A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119178A (zh) * 2018-02-06 2019-08-13 艾普凌科有限公司 基准电压产生装置

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009177149A (ja) * 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101634411B1 (ko) 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
KR102163686B1 (ko) 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8530897B2 (en) * 2008-12-11 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device including an inverter circuit having a microcrystalline layer
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
TWI501319B (zh) * 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
EP2452362B1 (en) 2009-07-10 2017-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR20230066115A (ko) 2009-09-04 2023-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
WO2011036993A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic appliance including the display device
KR101740943B1 (ko) * 2009-09-24 2017-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN105070715B (zh) * 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
CN102668062B (zh) * 2009-10-21 2014-12-10 株式会社半导体能源研究所 半导体器件
WO2011052385A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102481935B1 (ko) * 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101811999B1 (ko) * 2009-11-20 2017-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR20120103676A (ko) * 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2510541A4 (en) 2009-12-11 2016-04-13 Semiconductor Energy Lab NONVOLATILE LATCH CIRCUIT, LOGIC CIRCUIT, AND SEMICONDUCTOR DEVICE USING THE SAME
WO2011089847A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
WO2011089808A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101773641B1 (ko) * 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102835028B (zh) * 2010-04-09 2015-09-09 株式会社半导体能源研究所 分压器电路
US8842229B2 (en) 2010-04-16 2014-09-23 Sharp Kabushiki Kaisha Thin film transistor substrate, method for producing same, and display device
CN102893403B (zh) 2010-05-21 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5714973B2 (ja) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 半導体装置
JP2012015491A (ja) 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
US8637802B2 (en) * 2010-06-18 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Photosensor, semiconductor device including photosensor, and light measurement method using photosensor
JP5558222B2 (ja) * 2010-06-18 2014-07-23 シャープ株式会社 薄膜トランジスタ基板の製造方法
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
KR20130143029A (ko) 2010-09-09 2013-12-30 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법, 표시장치
TWI415318B (zh) * 2010-09-14 2013-11-11 E Ink Holdings Inc 電晶體結構
TWI632551B (zh) * 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US8643007B2 (en) 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5576814B2 (ja) * 2011-02-25 2014-08-20 日本放送協会 半導体デバイス及びその製造方法
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012195509A (ja) 2011-03-17 2012-10-11 Canon Inc 半導体装置及びその製造方法
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
TWI568181B (zh) * 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP5947099B2 (ja) 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
KR101922397B1 (ko) * 2011-05-20 2018-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI500161B (zh) 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6041707B2 (ja) 2012-03-05 2016-12-14 株式会社半導体エネルギー研究所 ラッチ回路および半導体装置
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US9331689B2 (en) 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
US8995607B2 (en) * 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20150008316A (ko) * 2013-07-12 2015-01-22 삼성디스플레이 주식회사 반도체 장치, 이의 제조 방법 및 시스템.
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102252213B1 (ko) 2014-03-14 2021-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
KR102308621B1 (ko) * 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10522693B2 (en) * 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
WO2017057940A1 (ko) * 2015-09-30 2017-04-06 엘지전자 주식회사 세탁기
US10199334B2 (en) * 2015-10-20 2019-02-05 Infineon Technologies Ag Digital circuit and method for manufacturing a digital circuit
US10038402B2 (en) * 2015-10-30 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN106981486A (zh) * 2016-01-15 2017-07-25 中国科学院宁波材料技术与工程研究所 低工作电压反相器及其制作方法
CN107644878B (zh) * 2016-07-22 2019-09-03 中国科学院宁波材料技术与工程研究所 反相器及其制作方法
KR102583770B1 (ko) 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
KR102051513B1 (ko) * 2017-01-23 2019-12-04 인천대학교 산학협력단 감광성 채널층을 갖는 공핍형 부하 및 광 차단층을 갖는 증가형 드라이버를 포함하는 인버터 및 이를 이용한 광 검출기
CN107219014A (zh) * 2017-06-02 2017-09-29 京东方科技集团股份有限公司 用于温度检测的装置
WO2019066926A1 (en) * 2017-09-29 2019-04-04 Intel Corporation PATTERNED INVERTERS OF SPACING ELEMENTS BASED ON THIN FILM TRANSISTORS
TWI651765B (zh) * 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
CN109192783A (zh) * 2018-07-24 2019-01-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN109545688B (zh) * 2018-11-20 2022-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管的沟道区的最终宽长比确定方法及装置
DE102019123555B4 (de) 2019-09-03 2022-12-01 Infineon Technologies Ag Physisch obfuskierter schaltkreis
KR102218375B1 (ko) 2019-09-04 2021-02-19 연세대학교 산학협력단 Ltpo 기술을 이용한 3차원 인버터
CN112290931A (zh) * 2020-12-07 2021-01-29 南京元络芯科技有限公司 基于化合物半导体的逻辑控制电路
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
CN116416887A (zh) * 2021-12-31 2023-07-11 合肥鑫晟光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354372A1 (en) * 1988-07-19 1990-02-14 Agency Of Industrial Science And Technology Plurality of thin film field-effect transistors and method of manufacturing the same
JP2005072461A (ja) * 2003-08-27 2005-03-17 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
US20060113565A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Electric elements and circuits utilizing amorphous oxides
CN1815740A (zh) * 2004-12-16 2006-08-09 三星电子株式会社 薄膜晶体管、反相器、逻辑器件和半导体器件的形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53118375A (en) * 1977-03-25 1978-10-16 Fujitsu Ltd Manufacture of semiconductor device
US4205330A (en) 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device
JPS55160457A (en) * 1979-03-30 1980-12-13 Toshiba Corp Semiconductor device
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
GB9520888D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Electronic devices comprising thin-film circuitry
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP4976624B2 (ja) * 2000-09-01 2012-07-18 セイコーインスツル株式会社 相補型ｍｏｓ半導体装置およびその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7607084B2 (en) * 2003-10-03 2009-10-20 Vistaprint Technologies Limited Electronic product design
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
EP1777689B1 (en) * 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5408842B2 (ja) 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
JP5181164B2 (ja) * 2008-03-17 2013-04-10 ユー・ディー・シー アイルランド リミテッド 有機電界発光表示装置
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR101522400B1 (ko) * 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354372A1 (en) * 1988-07-19 1990-02-14 Agency Of Industrial Science And Technology Plurality of thin film field-effect transistors and method of manufacturing the same
JP2005072461A (ja) * 2003-08-27 2005-03-17 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
US20060113565A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Electric elements and circuits utilizing amorphous oxides
CN1815740A (zh) * 2004-12-16 2006-08-09 三星电子株式会社 薄膜晶体管、反相器、逻辑器件和半导体器件的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119178A (zh) * 2018-02-06 2019-08-13 艾普凌科有限公司 基准电压产生装置

Also Published As

Publication number Publication date
US20100085081A1 (en) 2010-04-08
EP2162920B1 (en) 2013-09-11
KR20100010507A (ko) 2010-02-01
RU2433504C2 (ru) 2011-11-10
CN101681927B (zh) 2012-05-02
CN101681927A (zh) 2010-03-24
BRPI0811750A2 (pt) 2014-11-11
JP5294651B2 (ja) 2013-09-18
WO2008143304A1 (en) 2008-11-27
JP2009004733A (ja) 2009-01-08
CN102593188B (zh) 2015-05-20
KR101056678B1 (ko) 2011-08-12
TW200908222A (en) 2009-02-16
TWI392060B (zh) 2013-04-01
US8304298B2 (en) 2012-11-06
BRPI0811750B1 (pt) 2018-11-27
RU2009147030A (ru) 2011-06-27
EP2162920A1 (en) 2010-03-17

Similar Documents

Publication Publication Date Title
CN101681927B (zh) 反相器制造方法和反相器
Mativenga et al. Transparent flexible circuits based on amorphous-indium–gallium–zinc–oxide thin-film transistors
US8314421B2 (en) Thin film transistors and circuits with metal oxynitride active channel layers
CN108807546B (zh) 氧化物薄膜晶体管及其制造方法
Xu et al. Electrically tunable terahertz metamaterials with embedded large-area transparent thin-film transistor arrays
Cboi et al. Thin-film transistors fabricated with poly-Si films crystallized at low temperature by microwave annealing
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Mahmoudabadi et al. Amorphous IGZO TFTs and circuits on conformable aluminum substrates
Yin et al. Bootstrapped ring oscillator with propagation delay time below 1.0 nsec/stage by standard 0.5 µm bottom-gate amorphous ga 2 o 3-in 2 o 3-zno tft technology
Hsu et al. Stability improvement of amorphous InGaZnO TFTs by an asymmetric design
Chan et al. Ambipolar microcrystalline silicon transistors and inverters
Indluru et al. Effect of anneal time on the enhanced performance of a-Si: H TFTs for future display technology
Puigdollers et al. Microcrystalline silicon thin film transistors obtained by hot-wire CVD
Kuo Oxide TFT Applications: Principles and Challenges
Kim et al. Realization of inverter and logic circuit using amorphous Si–In–Zn–O thin film transistor
Kandpal et al. Zinc Oxide Thin Film Transistors: Advances, Challenges and Future Trends
Chan et al. Ambipolar microcrystalline silicon thin-film transistors
Oudwan et al. Mechanisms of threshold voltage shift in polymorphous and microcrystalline silicon bottom gate thin-film transistors
Chan et al. Thin-film inverters based on high mobility microcrystalline silicon thin-film transistors
Wilson et al. A thin‐film transistor with no apparent channel for simplified, high aperture ratio pixel architectures
Fortunato et al. Oxide semiconductors: From materials to devices
Han et al. Fully transparent flexible dual‐layer channel Ga‐doped ZnO thin‐film transistors on plastic substrates
Jamshidi-Roudbari et al. Integrated full-bit shift register by low-temperature amorphous indium gallium zinc oxide thin-film transistors
Surve et al. Bottom gate ZnO-TiO2 thin film transistor fabrication using a Rf-sputtering technique on Si and glass substrates
JP2011060837A (ja) 有機ｆｅｔアレイ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant