JP2011060837A - 有機fetアレイ - Google Patents
有機fetアレイ Download PDFInfo
- Publication number
- JP2011060837A JP2011060837A JP2009205992A JP2009205992A JP2011060837A JP 2011060837 A JP2011060837 A JP 2011060837A JP 2009205992 A JP2009205992 A JP 2009205992A JP 2009205992 A JP2009205992 A JP 2009205992A JP 2011060837 A JP2011060837 A JP 2011060837A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- organic
- metal electrode
- channel metal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】pチャネルとnチャネルに共通の有機半導体層とソース、ドレイン電極材料の好適な組合せにより、実用上十分に良好な伝達特性を得ることが可能な有機FETアレイを提供する。
【解決手段】有機半導体層を用いたpチャネル電界効果トランジスタ(p型有機FET)と、有機半導体層を用いたnチャネル電界効果トランジスタ(n型有機FET)とを備えた有機FETアレイ。有機半導体層5はpチャネルとnチャネルに共通の材料の有機半導体単結晶により形成される。p型有機FETのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが正孔になるように選択されたpチャネル金属電極6により形成され、n型有機FETのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが電子になるように選択されたnチャネル金属電極7により形成される。
【選択図】図1
【解決手段】有機半導体層を用いたpチャネル電界効果トランジスタ(p型有機FET)と、有機半導体層を用いたnチャネル電界効果トランジスタ(n型有機FET)とを備えた有機FETアレイ。有機半導体層5はpチャネルとnチャネルに共通の材料の有機半導体単結晶により形成される。p型有機FETのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが正孔になるように選択されたpチャネル金属電極6により形成され、n型有機FETのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが電子になるように選択されたnチャネル金属電極7により形成される。
【選択図】図1
Description
本発明は、有機半導体層を用いた電界効果トランジスタ(有機FET)のアレイに関し、特に、pチャネル電界効果トランジスタ(p型有機FET)と、nチャネル電界効果トランジスタ(n型有機FET)とを混在させた有機FETアレイに関する。
有機FETは、ディスプレイ、センサー、ICカード等の用途、特に大面積でフレキシブルな形態での用途について、関心が持たれている。
例えば、有機EL(Electro Luminescence)素子や液晶を用いた薄型表示装置では、画素を駆動する素子として、従来、アモルファスシリコンや多結晶シリコンをチャネルに用いた薄膜トランジスタ(TFT)が使用されている。現状では、アモルファスシリコンや多結晶シリコンを用いたTFTでは可塑性を持たせることは困難である。そのため、これらの表示装置では、フレキシブルな表示装置の実現や製造コスト低減のために、駆動回路に使用するTFTも有機材料で形成することを目的とした研究が広くなされている。
有機TFTの場合、チャネルを構成する半導体層を印刷法、スプレー法、インクジェット法等の簡便なプロセスで形成でき、無機半導体を用いたTFTに比べて格段に安価に製造可能である。また、大面積で且つ軽量、薄型の表示・集積回路を容易に作製できる可能性があり、有機ELディスプレイ、液晶ディスプレイ、ICカード等への応用に有利である。
一方、p型及びn型の有機FETを必要とする有機相補型トランジスタ素子は、有機論理回路への用途を広げるためのキーテクノロジーとみなされている。従来、有機相補型トランジスタ素子を作製するためには、p型及びn型の半導体として異なる化合物が用いられた。そのため、製造には多くの工程が必要とされた。
従って、p型及びn型の半導体を同一材料により形成することが望ましく、特許文献1には、同一の有機半導体を用いてn型およびp型の相補型薄膜トランジスタを形成する例が開示されている。
しかし、従来例における、同一の有機半導体を用いて形成されたn型およびp型の有機FETは、満足できる伝達特性をもったものではなかった。すなわち、実用的に十分低い閾値電圧で動作可能な特性が得られていない。また、特にn型有機FETについては、両極性動作が、相補型素子を構成する場合の障害とならない程度まで、十分に抑制されているとは言えない。
これらの特性上の問題は、有機半導体層と、pチャネル及びnチャネルの動作をさせるためのソース、ドレイン電極の材料について、十分に好適な組み合わせが見出されていいないことに起因する。
従って本発明は、pチャネルとnチャネルに共通の有機半導体層とソース、ドレイン電極材料の好適な組合せにより、実用上十分に良好な伝達特性を得ることが可能な有機FETアレイを提供することを目的とする。
上記課題を解決するために、本発明の有機FETアレイは、有機半導体層を用いたpチャネル電界効果トランジスタ(p型有機FET)と、有機半導体層を用いたnチャネル電界効果トランジスタ(n型有機FET)とを備え、前記有機半導体層はpチャネルとnチャネルに共通の材料の有機半導体単結晶により形成され、前記p型有機FETのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが正孔になるように選択されたpチャネル金属電極により形成され、前記n型有機FETのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが電子になるように選択されたnチャネル金属電極により形成されたことを特徴とする。
上記構成の有機FETアレイによれば、有機半導体単結晶により形成されるpチャネルとnチャネルに共通の有機半導体層と、仕事関数に基づいて有機半導体層中の多数キャリアを制御するソース電極及びドレイン電極の組合せにより、有機FETについて、実用上十分に良好な伝達特性を得ることが可能である。
本発明の有機FETアレイは、上記構成を基本として、以下のような態様をとることができる。
すなわち、一対の前記p型有機FETと前記n型有機トFETにより構成された相補型論理素子を含む構成とすることができる。
その場合、前記相補型論理素子は、ゲート絶縁層を介して形成された共通のゲート電極と、前記ゲート電極との間に、少なくとも前記ゲート絶縁層を介して設けられた前記pチャネル金属電極及び前記nチャネル金属電極とにより構成され、前記pチャネル金属電極及び前記nチャネル金属電極のそれぞれ一方が互いに接触して前記共通のゲート電極の中央部に配置され、前記共通のゲート電極の外側に、前記pチャネル金属電極及び前記nチャネル金属電極のそれぞれ他方が配置された構成とすることができる。
この構成において、前記ゲート絶縁層は絶縁性基板上にが形成され、前記絶縁性基板上に前記ゲート絶縁層が形成され、前記絶縁性基板の下面に第二ゲート電極が形成され、前記第二ゲート電極には、前記pチャネルの領域からの正孔の拡散を抑制するための制御電圧が印加される構成とすることが好ましい。
また、前記有機半導体単結晶からなる基板上に、前記pチャネル金属電極及び前記nチャネル金属電極が形成され、前記pチャネル金属電極及び前記nチャネル金属電極を被覆した前記ゲート絶縁膜上にゲート電極が形成されている構成とすることができる。
また、前記有機半導体単結晶は、例えばルブレンにより構成することができる。
また、前記pチャネル金属電極はAuにより形成され、前記nチャネル金属電極はCaにより形成された構成とすることができる。
また、前記Caからなるnチャネル金属電極を外気から遮蔽する封止膜を備えることが望ましい。
以下、本発明の実施形態について図面を参照しながら説明する。
(実施の形態1)
図1は、実施の形態1における有機FETアレイに含まれる、相補型インバータを示す断面図である。図2は、同相補型インバータの平面構造を示す。
図1は、実施の形態1における有機FETアレイに含まれる、相補型インバータを示す断面図である。図2は、同相補型インバータの平面構造を示す。
この素子は、絶縁体基板1であるガラス基板上に形成されている。絶縁体基板1上には、まず、共通の一対のゲート電極2が形成され、その上がゲート絶縁膜3で被覆されている。ゲート絶縁膜3上にはさらに、保護膜4が積層され、その上に、有機半導体層5が設けられている。有機半導体層5上には、p型有機FETのソース/ドレイン電極を形成するpチャネル金属電極6、及びn型有機FETのソース/ドレイン電極を形成するnチャネル金属電極7が形成されている。
pチャネル金属電極6とnチャネル金属電極7のそれぞれ一方が互いに接触して、一対のゲート電極2の中間部に配置されている。共通のゲート電極2の外側に、pチャネル金属電極6及びnチャネル金属電極7のそれぞれ他方が配置されている。
有機半導体層5は、例えばルブレンの有機半導体単結晶により形成され、pチャネルとnチャネルに共通である。pチャネル金属電極6は、例えばAuにより形成され、nチャネル金属電極7は、例えばCaにより形成される。
保護膜4は、ゲート絶縁膜3と有機半導体5の界面に存在するOH基が電子トラップの原因となることを防止するために設けられる。なお、Caからなるnチャネル金属電極7を外気から遮蔽するための封止膜を設けることが望ましい。封止膜としては、例えばポリパラキシリレン等の高分子絶縁膜とその表面に設けたAl等の金属膜の組み合わせを用いることが、効果的である。それにより、Ca電極を安定して動作させることが可能となる。
pチャネル金属電極6及びnチャネル金属電極7を、一例として上述のように選択することにより、同一の有機半導体層5をそれぞれ、pチャネル及びnチャネルとして動作させることができる。すなわち、pチャネル金属電極6は、仕事関数に基づいて制御される有機半導体層5中の多数キャリアが正孔になるように選択され、nチャネル金属電極7は、仕事関数に基づいて制御される有機半導体層5中の多数キャリアが電子になるように選択される。
有機半導体は、有意な不純物を含まなければ本来真性半導体であり、下記の条件を満足する限りにおいて、正孔及び電子のキャリア輸送を一種の材料のみで行うことができる。すなわち、
1)両キャリアは、対応する極性のゲート電圧の印加により半導体中に注入される。
1)両キャリアは、対応する極性のゲート電圧の印加により半導体中に注入される。
2)半導体/ゲート絶縁層の界面が、有効な電子あるいはホールトラップの無い清浄な状態である。
3)エネルギーギャップは、十分なオンオフ比を得るのに十分な広さである。
このようにして、ワイドギャップ有機単結晶上に直接、正孔及び電子を注入するための2種類の異なる金属電極を形成することにより、上記構成の相補型インバータを作製し、改善された良好な特性を得ることができた。
pチャネル金属電極6及びnチャネル金属電極7を、仕事関数に基づいて選択した一例が、上述のAu及びCaであるが、一般的には、以下のように選択する。すなわち、pチャネル金属電極6は、有機半導体の最低非占有分子軌道(LUMO)のエネルギー準位に0.2eVを加えたエネルギー準位よりも電子のエネルギー準位が低い金属から選択する。nチャネル金属電極7は、有機半導体の最高占有分子軌道(HOMO)のエネルギー準位から0.2eVを差し引いたエネルギー準位よりも電子のエネルギー準位が高い金属から選択する。
[デバイスの製造]
上記構成の相補型インバータを製造する方法の一例について、図1を参照して説明する。まず、ガラス基板1上に、厚さ20nmのAuと厚さ3nmのCrを積層し、パターン形成することにより、p型及びn型の有機FETの共通ゲート2を形成する。この共通ゲート2は、インバータの入力ノードとして機能する。
上記構成の相補型インバータを製造する方法の一例について、図1を参照して説明する。まず、ガラス基板1上に、厚さ20nmのAuと厚さ3nmのCrを積層し、パターン形成することにより、p型及びn型の有機FETの共通ゲート2を形成する。この共通ゲート2は、インバータの入力ノードとして機能する。
次に、厚さ1μmのポリ−4−ビニルフェノール(PVP)からなるゲート絶縁膜3をスピンコートで形成し、200℃の炉中で3時間アニールした。更に、その誘電体表面を、保護膜4である50nm以下の厚さのポリスチレン(PS)層で被覆して極性基を不活性化した。誘電体(ゲート絶縁膜3)と有機半導体5の界面におけるOH基の存在は、電子トラップの原因となるので、保護膜4は、特にnチャネル有機FETにとって決定的な役割を果たす。PSで被覆された上記積層体を、Arガスの流れの下で、70℃で7時間、及び120℃で3時間アニールする。
次に、ルブレン単結晶を、ガラスチューブ中でのPVT(physical vapor transport)により、例えば、厚さ5μm以下に成長させて、空気中に曝すことなく、Arで満たしたglove−box中に移す。ルブレン単結晶を上記積層体上に積層して、有機半導体層5を形成する。更に、有機半導体層5上に、Au及びCaとをメタルマスクを通して蒸着することにより、トップコンタクトのpチャネル金属電極6及びnチャネル金属電極7を形成する。
[デバイスの特性]
上述のように作製されたp型及びn型有機FETについて、伝達特性をそれぞれ図3及び図4に示す。図3及び図4において、横軸はゲート電圧(V)、左側の縦軸はドレイン電流(A)、右側の縦軸はドレイン電流の絶対値の平方根を示す。
上述のように作製されたp型及びn型有機FETについて、伝達特性をそれぞれ図3及び図4に示す。図3及び図4において、横軸はゲート電圧(V)、左側の縦軸はドレイン電流(A)、右側の縦軸はドレイン電流の絶対値の平方根を示す。
ルブレンの単結晶FETは通常、空気中ではp型の特性を示すが、空気に曝すことなく作製された場合は、両極性の特性を示す。多数キャリアの型は、金属の仕事関数に基づいて選択された電極によって制御可能である。すなわち、図3の特性では、Auの仕事関数5.1eVが、ルブレンのHOMO(最高被占有軌道)レベルである5.4eVに近いので、Au電極による正孔輸送が支配的となっている。図4の特性では、同様の理由により、Ca電極による電子輸送が支配的となっている。
図3及び図4の伝達特性から、本実施の形態のp型及びn型有機FETは、小さな閾値電圧で動作可能であり、特にn型有機FETについては、従来例と比べて両極性動作が抑制されていることが判る。
また、本実施の形態の相補型インバータについて、図5に電圧伝達特性を、図6にDCゲインを示す。それぞれ、ドレイン電圧をVDD=+10、+11、及び+12Vとした場合について示す。インバータのスイッチング電圧は約10Vであり、従来の有機相補型インバータと比べて、かなり高いDCゲインが得られることが判る。
(実施の形態2)
図7は、実施の形態2における有機FETアレイに含まれる、相補型インバータを示す断面図である。本実施の形態では、基本的な構成は実施の形態1と同様であり、図1に示した相補型インバータの要素と同様の要素については、同一の参照符号を付して、重複する説明を一部省略する。
図7は、実施の形態2における有機FETアレイに含まれる、相補型インバータを示す断面図である。本実施の形態では、基本的な構成は実施の形態1と同様であり、図1に示した相補型インバータの要素と同様の要素については、同一の参照符号を付して、重複する説明を一部省略する。
本実施の形態の相補型インバータは、絶縁性基板8の下面に第二ゲート電極10が設けられている点が、実施の形態1と相違する。また、絶縁性基板8は酸化シリコン(SiO2)により形成され、第二ゲート電極10は、導電性シリコン(不純物ドープSi)により形成される。なお、ゲート絶縁膜9は、PMMA(ポリメチルメタアクリレート)により形成されている。
第二ゲート電極10には、一定の制御電圧VBACKが印加される。これにより、pチャネル側からの正孔の拡散を抑制して、n型FETによるp型の動作の抑制、すなわち両極性動作の抑制がより十分になる。従って、純粋にn型動作するべき局面でp型の動作もしてしまうことによる、相補型としての特徴である低消費電力というメリットが損なわれることを回避できる。例えば、ドレイン電圧VDD=+10V、ゲート電極2への入力電圧VIN=+0Vの場合、第二ゲート電極10に制御電圧VBACK=+10Vを印加することにより、良好な結果が得られた。
(実施の形態3)
図8は、実施の形態3における有機FETアレイに含まれる、相補型インバータを示す断面図である。本実施の形態においては、有機半導体層5を形成する有機半導体単結晶を基板として用いる。なお、図1に示した相補型インバータの要素と同様の要素については、同一の参照符号を付して、重複する説明を一部省略する。
図8は、実施の形態3における有機FETアレイに含まれる、相補型インバータを示す断面図である。本実施の形態においては、有機半導体層5を形成する有機半導体単結晶を基板として用いる。なお、図1に示した相補型インバータの要素と同様の要素については、同一の参照符号を付して、重複する説明を一部省略する。
すなわち、有機半導体層5を形成する有機半導体単結晶上に、pチャネル金属電極6及びnチャネル金属電極7が形成されている。pチャネル金属電極6及びnチャネル金属電極7が形成された有機半導体層5上が保護膜4で被覆され、その上にゲート絶縁膜3が形成されている。ゲート絶縁膜3上に、ゲート電極2が形成されている。
この構造により、pチャネルとnチャネルに共通の有機半導体層5を用いることの利点を十分に活用して、製造プロセスを簡略化することが可能である。また、大面積でフレキシブルな形態に構成することも容易である。
有機半導体層5を形成する有機半導体単結晶は、実施の形態1に述べた方法と同様の方法で作製可能である。すなわちルブレン等の有機半導体の単結晶を、ガラスチューブ中でのPVT(physical vapor transport)により成長させる。本実施の形態の場合も、厚さは例えば5μm以下、但し、実施の形態1よりも厚く成長させることが望ましい。成長させた有機半導体単結晶を、空気中に曝すことなく、Arで満たしたglove−box中に移し、その後、有機半導体単結晶を基板として、有機FETを形成するための要素を成膜しパターンニングする。
なお、本実施の形態の相補型インバータの場合も、実施の形態2における構成と同様、第二ゲート電極を設けること等により、pチャネル側からの正孔の拡散を抑制することが望ましい。
図9は、上述の構成と同様に構成された、p型有機FET及びn型有機FETを混在させた有機FETアレイの概略構成を示す斜視図である。pチャネル金属電極6及びその上にゲート絶縁膜3を介して形成されたゲート電極2により、p型有機FETが形成され、nチャネル金属電極7及びその上にゲート絶縁膜3を介して形成されたゲート電極2により、n型有機FETが形成されている。相補型インバータ11は、図8に示したような構造であるが、ゲート電極12が連続した形状に形成されている。有機FET間は配線層13により接続されている。
以上のように、本実施の形態の有機FETアレイは、有機半導体層が有機半導体単結晶により形成され、ソース電極及びドレイン電極が、仕事関数に基づいて有機半導体層中の多数キャリアを制御する金属電極で構成される特徴を生かし、更に、有機半導体単結晶を基板として用いることにより、構成を簡素化したことを特徴とする。
これにより、良好な特性を持つ有機モノリシックICが、ドーピングなしで電極パターニングのみで実現でき、省材料、回路規模の縮小、信号伝達遅れの低減等、種々の利点が得られる。
本発明の有機FETアレイによれば、pチャネルとnチャネルに共通の有機半導体層を用いて、実用上十分に良好な伝達特性を得ることが可能であり、ディスプレイ、センサー、ICカード等に有用である。
1、8 絶縁性基板
2、12 ゲート電極
3、9 ゲート絶縁膜
4 保護膜
5 有機半導体層
6 pチャネル金属電極
7 nチャネル金属電極
10 第二ゲート電極
11 相補型インバータ
13 配線層
2、12 ゲート電極
3、9 ゲート絶縁膜
4 保護膜
5 有機半導体層
6 pチャネル金属電極
7 nチャネル金属電極
10 第二ゲート電極
11 相補型インバータ
13 配線層
Claims (8)
- 有機半導体層を用いたpチャネル電界効果トランジスタ(p型有機FET)と、有機半導体層を用いたnチャネル電界効果トランジスタ(n型有機FET)とを備えた有機FETアレイにおいて、
前記有機半導体層はpチャネルとnチャネルに共通の材料の有機半導体単結晶により形成され、
前記p型有機FETのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが正孔になるように選択されたpチャネル金属電極により形成され、
前記n型有機FETのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが電子になるように選択されたnチャネル金属電極により形成されたことを特徴とする有機FETアレイ。 - 一対の前記p型有機FETと前記n型有機トFETにより構成された相補型論理素子を含む請求項1に記載の有機FETアレイ。
- 前記相補型論理素子は、ゲート絶縁層を介して形成された共通のゲート電極と、前記ゲート電極との間に、少なくとも前記ゲート絶縁層を介して設けられた前記pチャネル金属電極及び前記nチャネル金属電極とにより構成され、
前記pチャネル金属電極及び前記nチャネル金属電極のそれぞれ一方が互いに接触して前記共通のゲート電極の中央部に配置され、
前記共通のゲート電極の外側に、前記pチャネル金属電極及び前記nチャネル金属電極のそれぞれ他方が配置された請求項2に記載の有機FETアレイ。 - 前記ゲート絶縁層は絶縁性基板上にが形成され、
前記絶縁性基板の下面に第二ゲート電極が形成され、
前記第二ゲート電極には、前記pチャネルの領域からの正孔の拡散を抑制するための制御電圧が印加される請求項3に記載の有機FETアレイ。 - 前記有機半導体単結晶からなる基板上に、前記pチャネル金属電極及び前記nチャネル金属電極が形成され、前記pチャネル金属電極及び前記nチャネル金属電極を被覆した前記ゲート絶縁膜上にゲート電極が形成されている請求項1に記載の有機FETアレイ。
- 前記有機半導体単結晶は、ルブレンからなる請求項1〜5のいずれか1項に記載の有機FETアレイ。
- 前記pチャネル金属電極はAuにより形成され、前記nチャネル金属電極はCaにより形成された請求項1〜6のいずれか1項に記載の有機FETアレイ。
- 前記Caからなるnチャネル金属電極を外気から遮蔽する封止膜を備えた請求項1〜7のいずれか1項に記載の有機FETアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205992A JP2011060837A (ja) | 2009-09-07 | 2009-09-07 | 有機fetアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205992A JP2011060837A (ja) | 2009-09-07 | 2009-09-07 | 有機fetアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011060837A true JP2011060837A (ja) | 2011-03-24 |
Family
ID=43948172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009205992A Withdrawn JP2011060837A (ja) | 2009-09-07 | 2009-09-07 | 有機fetアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011060837A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021190A (ja) * | 2011-07-12 | 2013-01-31 | Dainippon Printing Co Ltd | 有機半導体素子の製造方法および有機半導体素子 |
JP2014190698A (ja) * | 2013-03-26 | 2014-10-06 | Yamagata Univ | 有機薄膜トランジスタを用いたセンサーデバイス |
-
2009
- 2009-09-07 JP JP2009205992A patent/JP2011060837A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021190A (ja) * | 2011-07-12 | 2013-01-31 | Dainippon Printing Co Ltd | 有機半導体素子の製造方法および有機半導体素子 |
JP2014190698A (ja) * | 2013-03-26 | 2014-10-06 | Yamagata Univ | 有機薄膜トランジスタを用いたセンサーデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5294651B2 (ja) | インバータの作製方法及びインバータ | |
CA2334862C (en) | An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production | |
KR100790761B1 (ko) | 인버터 | |
KR101608887B1 (ko) | 인버터와 그 제조방법 및 인버터를 포함하는 논리회로 | |
US20110220878A1 (en) | Thin film transistor and method of manufacturing the same | |
Koo et al. | Novel organic inverters with dual-gate pentacene thin-film transistor | |
US9412769B2 (en) | Transistor, method of manufacturing the transistor, and electronic device including the transistor | |
TW200937996A (en) | Organic light emitting display device and fabrications thereof and electronic device | |
JP5701015B2 (ja) | 半導体デバイスの駆動方法 | |
JP2011060837A (ja) | 有機fetアレイ | |
Tokito | Flexible printed organic thin-film transistor devices and integrated circuit applications | |
Geng et al. | 29.3: High Resolution Flexible AMOLED with Integrated Gate‐Driver using Bulk‐Accumulation a‐IGZO TFTs | |
Iechi et al. | Organic inverter using monolithically stacked static induction transistors | |
US20130153864A1 (en) | Ambipolar inverter device structure and manufacturing method thereof | |
KR100563060B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
JPH04290467A (ja) | アクティブマトリクス基板 | |
KR100581886B1 (ko) | 문턱 전압을 조절한 박막 트랜지스터 및 이를 구비한평판표시장치 | |
JP2006032630A (ja) | 半導体装置およびその製造方法 | |
KR100603329B1 (ko) | 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
JP2007027326A (ja) | 有機電界効果トランジスタ | |
KR100669415B1 (ko) | 박막 트랜지스터 제조 방법 | |
KR20240008141A (ko) | 이전 논리값에 따라 다른 출력을 가지는 양극성 반도체 소자에 기반한 로직-인-메모리 논리회로 소자 | |
Kang et al. | Active‐matrix organic light‐emitting diode using inverse‐staggered poly‐Si TFTs with a center‐offset gated structure | |
Troccoli et al. | High performance TFT circuits for all-integrated systems on stainless steel foils | |
JP2009071320A (ja) | 相補型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121204 |