AT404203B - Teilnehmereinheit für ein drahtloses digitales telefonsystem - Google Patents

Description

AT 404 203 B

Die Erfindung betrifft eine Teilnehmereinheit für ein drahtloses, digitales Telephonsystem umfassend einen Basisbandprozessor zum Empfangen eines Eingangssignals von einer Eingangssignalquelle, welches Eingangssignal einen digitalen Bitstrom darstellt, in welchem jede gegebene Anzahl von aufeinanderfolgenden Bits ein Zeichen definiert, welcher dieses Eingangssignal in Übereinstimmung mit einem vorbestimmten Code umschlüsselt und hiedurch als Funktionssteuereinrichtung für die Teilnehmereinheit wirkt, eine mit dem Basisbandprozessor verbundene Speichereinrichtung zum Speichern von Informationen, welche den zu steuernden Funktionen zugeordnet sind, eine mit dem Basisbandprozessor verbundene Steuereinrichtung, sodaß der Basisbandprozessor über die Steuereinrichtung zugreifbar und in der Speichereinrichtung abgespeicherte Informationen abrufbar sind, einen Digital/Analog-Wandler an dem das in Zeitmultiplexbetrieb von einer Frequenzumsetzeinrichtung abgegebene digitale Signal anliegt und der dieses Signal in ein Analogsignal umwandelt, und eine Einrichtung zum Umwandeln eines entstörten Analogsignals in ein verstärktes Zwischenfrequenzsignal.

Bekannte Teilnehmereinheiten dieser Art, die über eine Funk-Schnittstelle mit einer Basisstation verbindbar sind, finden in Hochfrequenz-Telephonsystemen ihre Anwendung, weisen aber den Nachteil einer relativ hohen Störanfälligkeit des übertragenen Signals auf.

Die EP-A1-0 003 633 offenbart ein Telephonsystem für ortsfeste und Mobil-Telephone, welches ein digitales Schaltnetzwerk, Basisstationen und PCM-A/D bzw. D/A-Wandler umfaßt. Das digitale Schaltnetzwerk empfängt eingehende serielle PCM-Bitströme und sendet ausgehende serielle Bitströme im Zeitmulti-plex-Betrieb (TDM), wobei Gespräche zwischen Anrufer und Angerufenem automatisch in die richtige Richtung geleitet werden. Das digitale Schaltnetzwerk beinhaltet dafür einen Multiplexer zur Umwandlung eines seriellen in einen parallelen Bitstrom, einen Demultiplexer zur Umwandlung eines parallelen in einen seriellen Bitstrom und eine Zeitschlitzaustauscheinrichtung mit der das digitale Schaltnetzwerk zwischen ein- und ausgehenden seriellen Bitströmen umschaltet. Zur Steuerung dieser Umschaltvorgänge werden im eingehenden PCM-Bitstrom darin enthaltene Befehlssignale detektiert und in einer Signalverarbeitungseinheit verarbeitet. Durch diese wird eine Reihenfolge von Zeitschlitzen für die PCM-Kanäle festgelegt, um den Austausch von ein- und ausgehenden Bitströmen steuern zu können. Der Nachteil eines solchen bekannten Systems liegt in der relativ geringen Empfangsqualität, die durch die bei der Analog-Digital-Wandlung auftretenden Störungen bedingt sind.

Weiters ist in der US-PS-4 335 466 eine Teilnehmereinheit beschrieben, welche über eine Übertragungsstrecke mittels einer Trägerwelle, die durch eine Abfolge von binären Signalen moduliert wird, mit einem Datennetzwerk in Verbindung steht. Eine Logikeinheit beinhaltet eine Verarbeitungseinheit, welche eine eingehende Trägerwelle demoduliert und eine modulierte ausgehende Trägerwelle erzeugt. Die Modulation wird durch Multiplikation gespeicherter Bits eines auszusendenden Signals mit digitalisierten Sinus- und Cosinusabtastwerten der Trägerwelle (DPSK-Verfahren) mit Hilfe eines Rechners, durch darauffolgende Umwandlung in Analogform und nachfolgende Riterung des Signals bewirkt. Die Demodulation erfolgt auf ähnliche Weise durch Multiplikation der von Analog- in Digitalform umgewandelten Bits mit Sinus- und Cosinusabtastwerten.

Wirkungsvolle Entstörvorrichtungen oder andere Maßnahmen zur Beseitigung von durch die Umwandlung hervorgerufenen Störungen sind für diese bekannte Teilnehmereinheit nicht gezeigt.

Aufgabe der Erfindung ist es daher, eine Teilnehmereinheit der eingangs genannten Art anzugeben, welche eine möglichst störungsfreie Wiedergabe des übertragenen Signals ermöglicht.

Erfindungsgemäß wird dies dadurch erreicht, daß die Steuereinrichtung mit einer Programmiereinrichtung zum Programmieren der Steuereinrichtung zum Durchführen ihrer verschiedenen Steuerfunktionen als auch mit einer Interpolationseinrichtung, welche die Abtastfrequenz des umgeschlüsselten Signals erhöht, verbunden ist, daß zur Erzeugung des in Zeitmultiplexbetrieb abgegebenen digitalen Signals die Frequen-zumzetzeinrichtung eine Zeitmultiplex-Quadraturmischung der I- und Q-Komponenten des Ausgangssignals der Interpolationseinrichtung mit dem Ausgangssignal eines Zeitgenerators, der ein synchrones Rechtecksignal erzeugt, durchführt, wobei das gesamte Frequenzspektrum des Ausgangssignals der Interpolationseinrichtung in ein zweites Frequenzspektrum umgewandelt wird, und daß eine Entstöreinrichtung vorgesehen ist, die vom Analogsignal Glitch-Energie abtrennt.

In der erfindungsgemäßen Teilnehmereinheit ist ein Basisbandprozessor vorgesehen, der eine Anzahl von Funktionen ausführt, wie z.B. das Umschlüsseln von ankommenden und ausgehenden Signalen eines Typs eines Bitstromes in einen anderen und gemäß einer anderen Variante der Erfindung die Möglichkeit der Echoauslöschung. Er wirkt auch als Steuermikroprozessor, beispielsweise durch Informieren eines Synthetisierers der Einheit über die zu verwendende gewünschte Betriebsfrequenz. Außerdem ist er mit einer Speichereinrichtung zum Empfangen und Speichern der verschiedenen Funktionen, die von ihm ausgeführt oder empfangen werden, verbunden. 2

AT 404 203 B

Durch die Anwendung einer Zeitmultiplex-Quadraturmischung in Kombination mit der Erhöhung der Abtastfrequenz durch die Interpolationseinrichtung gelingt es, die Empfangsqualität wesentlich zu steigern. Weiters erlaubt die Entstöreinrichtung die Entfernung von bei der Digital-Analog-Wandlung auftretenden Störspitzen.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß mittels der Steuereinrichtung ein verstärktes Zwischenfrequenzsignal in ein Signal mit einer vorbestimmten zugeordneten Frequenz umwandelbar ist, und daß die Teilnehmereinheit zusätzlich eine Verstärkereinrichtung umfaßt, welche das Signal mit der vorbestimmten zugeordneten Frequenz verstärkt, um ein Hochfrequenzsignal zu liefern.

Der Modemprozessor sendet dabei seine Signale mit einer vorbestimmten Abtastgeschwindigkeit über ein frequenzumgesetztes komplexes Signal, das in ein Analogsignal umgewandelt wird. Das Analogsignal wird mittels eines Austastverfahrens entstört. Das entstörte Signal wird dann aufwärts umgewandett und gefiltert, um ein Zwischenfrequenzsignal zu bilden, das danach verstärkt wird. Die Frequenz des verstärkten Zwischenfrequenzsignals wird zu einer Frequenz addiert, die durch den vorgenannten Synthetisierer erzeugt wird, und das resultierende HF-Signal wird verstärkt und zu einer Antenne geführt.

Die Teilnehmereinheit benutzt fortlaufend sich wiederholende Rahmen, in welchen sie während eines Teiles eines jeden Rahmens sendet und während eines anderen Teiles empfängt, wobei diese Teile als "Schlitze” bezeichnet werden. Auf der Basis von bestimmten Signalen, die von der Basisstation empfangen werden, erzeugt der Basisbandprozessor Startsignale, die bestimmen, ob die Teilnehmereinheit in der Sendebetriebsart oder der Empfangsbetriebsart ist.

Gemäß einer Ausführungsform der Erfindung kann vorgesehen sein, daß zur Rückumwandlung eines empfangenen modulierten Zwischenfrequenzsignals in einen Bitstrom eine Demodulationseinrichtung mit der Steuereinrichtung verbunden ist.

Auf diese Weise kann eine Demodulation des empfangenen Signals auf einfache Weise durchgeführt werden.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß der Teil der Steuereinrichtung, der das Zwischenfrequenzsignal in das Signal mit einer vorbestimmten zugeordneten Frequenz umwandelt, einen Frequenz-Synthetisierer mit einem ersten und einen zweiten Ausgang umfaßt, wobei der erste Ausgang ein um eine vorbestimmte Frequenz gegenüber dem Signal des zweiten Ausgangs verschobenes Signal liefert, und der erste Ausgang eine Frequenz erzeugt, die bei Zusammenfassen dieser Frequenz mit der Frequenz des Zwischenfrequenzsignals ein Signal mit einer vorbestimmten gewünschten Frequenz liefert, und der zweite Ausgang eine Frequenz erzeugt, die durch Zusammenfassen mit einem empfangenen Signal ein Signal mit derselben Frequenz wie das Zwischenfrequenzsignal liefert.

Dadurch kann ein Verstärker mit begrenzter Bandbreite die Verstärkung des gemischten Signals durchführen, während die unerwünschte Differenzfrequenz aus dem Mischerausgang gesperrt wird.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß die Steuereinrichtung einen Modem-Prozessor umfaßt, der mit dem Basisbandprozessor über eine Direkt-Speicherzugriffseinrichtung in Verbindung steht, durch welche ein Halt-Signal vom Modemprozessor an den Basisbandprozessor abgebbar ist, um gleichzeitigen Zugang von Steuersignalen zum Basisbandprozessor und zum Modemprozessor zu verhindern, wobei der Modemprozessor eine Steuerwirkung auf den Basisbandprozessors ausübt.

Die beiden Prozessoren können dabei miteinander Daten austauschen. Der Modemprozessor, der als Haupteinrichtung in der erfindungsgemäßen Teilnehmereinheit wirkt, kann auf den Speicher des Basisbandprozessors über die direkte Zugriffseinrichtung zugreifen.

Gemäß einer anderen Variante der Erfindung kann die Steuerwirkung des Modemprozessors auf den Basisbandprozessor mittels der Steuereinrichtung wahlweise sperrbar sein.

Dadurch kann eine Unterbrechung der Abläufe im Basisbandprozessor zu einem ungeeigneten Zeitpunkt auf einfache Weise vermieden werden. ln weiterer Ausbildung der Erfindung kann vorgesehen sein, daß eine Trenneinrichtung zum wahlweisen Trennen der Eingangssignalquelle vom Basisbandprozessor vorgesehen Ist, wobei die Trenneinrichtung mit einer Wandlereinrichtung verbunden ist, die ein ursprüngliches digitales Signal von der Steuereinrichtung empfängt und es in ein analoges Signal umwandelt und dieses analoge Signal ein reflektiertes Signal bildet, welches über die Wandlereinrichtung in ein reflektiertes digitales Signal umwandelbar ist, und daß der Basisbandprozessor das reflektierte digitale Signal mit dem ursprünglichen digitalen Signal vergleicht, um das Vorhandensein von unerwünschten Impedanzen oder Verbindungen im Eingangskreis zu bestimmen.

Auf diese Weise läßt sich sich das reflektierte Signal mit dem ursprünglichen Signal vergleichen und bestimmen, ob unerwünschte Störimpedanzen oder Verbindungen wie z.B. Erdschlüsse vorhanden sind.

Gemäß einer anderen Variante der Erfindung kann vorgesehen sein, daß eine Wahleinrichtung mit der Steuereinrichtung verbunden ist, sodaß feststellbar ist, ob ein bestimmter Kanal als Steuerkanal oder als Sprachkanal vorliegt. Diese erhaltene Information dient der weiteren Zuordnung des Kanals in der Teilneh- 3

AT 404 203 B mereinheit.

Weiters kann gemäß einer anderen Ausführungsform der Erfindung mittels einer Rückführschleife zwischen der Einrichtung zum Umwandeln des Analogsignals in ein verstärktes Zwischenfrequenzsignal und der Steuereinrichtung über eine Filtereinrichtung ein Lernmodus gebildet sein, wobei die Rückführschleife Korrekturkonstanten ermittelt, welche in der Speichereinrichtung speicherbar sind.

Im Lernmodus, welcher in den Pausen zwischen der Betätigung des Systems anwendbar ist, wird vom Modemprozessor ein bekanntes Signal über die restlichen Senderelemente gesendet. Das vom Modulator erzeugte bekannte Signal wird dabei mit dem zum Demodulator zurückgeführten tatsächlichen Signal verglichen. Mit einem Programm werden dann die eingetretenen Abweichungen etwa aufgrund von Temperaturschwankungen oder Bauteiltoleranzen ausgeglichen und die Korrekturkonstanten errechnet.

Eine weitere erfindungsgemäße Variante kann durch einen Modemprozessor gebildet sein, welcher einen mit einem Filter verbundenen DPSK-Wandler umfaßt, welcher DPSK-Wandler einen digitalen Bit-Eingang aufweist und eine inverse Gray-Kodierfunktion umfaßt, dessen Ausgang mit einem Phasenquantisierer verbunden ist, um den Absolutwert des gegenwärtigen Symbols zu bestimmen, und der Quantisierer mit einem Differenz-Kodierer verbunden ist, welcher einen kodierten Phasendifferenzwert liefert, der die Modulo-Summe der gegenwärtigen Phasendifferenz und der vorhergehenden absoluten Phase darstellt, wobei die Modulo-Summe zum Bilden der I- und Q-Komponenten des gegenwärtigen Symbols berechenbar ist, und das Filter eine überabgetastete PSK-Kurvenform aus den I- und Q-Komponenten erzeugt, welche ein Zeit-Multiplex-Signal liefert.

Die inverse Gray-Kodierung wird dabei zur Verringerung der durch unrichtige Zeichenentscheidungen im Demodulator entstehenden Bitfehler angewandt. Das Ausgangssignal des Umkehr-Kodierrers wird dabei dem Phasenquantisierer und anschließend dem Differenz-Kodierer zugeführt. Die Funktion des nachgeschalteten Filters besteht darin, aus den I- und Q-Abtastsignalen eine überabgetastete PSK-Wellenform zu erzeugen.

Weiters kann eine Ausführungsform der Erfindung durch ein Entstörsystem zum Entfernen von während der Übergangszeiten von digitalen Signalen zu analogen Signalen auftretenden Glitch-Spitzen gekennzeichnet sein, welches eine Mischeinrichtung umfaßt, welche während der Übergangszeiten ein Austastsignal von einem Zeitunterteilungssystem mit dem analogen Signal mischt und deren Ausgang auf einen Zwischenreferenzpegel zurückgeführt ist.

Das Austasten bewirkt während der Übergangsperioden eine Rückführung des Mischerausgangs auf einen Zwischenbezugspegel, wodurch große Störimpulsspitzen unterdrückt werden.

Ein anderes Ausführungsbeispiel der Erfindung kann durch einen Interpolator zum Verändern der Abtastrate eines I- und Q-Komponenten aufweisenden digitalen Signals mit einer Anfangsfrequenz gekennzeichnet sein, umfassend einen Eingang für dieses Signal, einen Speicher für die I/Q-Komponente, welcher in Serie mit einem Speicher für die Q/I-Komponente verbunden ist, und eine Einrichtung zum Anlegen eines Eingangssignals mit einer vorbestimmten Frequenz an die beiden Speicher, wobei mehrfache IQ-Abtastsi-gnale mit ihren Anfangsfrequenzen demultiplext und dann wieder abgetastet und mit der vorbestimmten Frequenz wieder gemultiplext werden.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß der Interpolator eine Einrichtung zum Gewichten der resultierenden I- und Q-Abtastsignale durch Filterkoeffizienten, einen Digital/Analog-Wandier zum Umwandeln der wieder gemultiplexten I- und Q- Abtastsignale in Analogsignale und eine Einrichtung zum Integrieren der Analogsignale umfaßt.

Weiters kann vorgesehen sein, daß eine Wahleinrichtung zum Bestimmen der Kanalart eines eintreffenden Signals und des Betriebszustandes der Einheit vorgesehen ist, wobei die Wahleinrichtung eine Einrichtung zum Erzeugen von sich wiederholenden Rahmen in vorbestimmten Intervallen umfaßt, und wobei ein Abschnitt eines jeden der Intervalle ein AM-Loch bildet, und die Dauer des AM-Loches festlegt, ob der jeweilige Kanal ein Steuer- oder ein Sprachkanal ist.

Der Basisbandprozessor erzeugt mit Hilfe des AM-Loches Auslösesignale, die anzeigen, wann die erfindungsgemäße Einheit von der Sende- in die Empfangsbetriebsart oder umgekehrt umschalten soll.

In weiterer Ausbildung der Erfindung kann ein Abschnitt der ersten Hälfte eines jeden Rahmens einen Empfangsmodus darstellen und ein Abschnitt der zweiten Hälfte eines jeden Rahmens einen Sendemodus darstellen, wobei jeder der Abschnitte einen Schlitz umfaßt und jeder der Schlitze als Teil seiner Anfangsdaten ein einziges Wort zur Zeitunterteilung für den Empfang der restlichen Daten im Schlitz enthält.

Weiters kann eine andere Variante der Erfindung durch einen Frequenzsynthetisierer zum Umwandeln eines Zwischenfrequenzsignals in ein Signal mit einer vorbestimmten zugeordneten Frequenz gekennzeichnet sein, wobei der Frequenzsynthetisierer einen ersten und einen zweiten Ausgang aufweist, und das Signal des ersten Ausgangs gegenüber dem Signal des zweiten Ausgangs um eine vorbestimmte Frequenz 4

AT 404 203 B versetzt ist, und wobei der erste Ausgang eine Frequenz erzeugt, die bei Zusammenfassen dieser Frequenz mit der Frequenz des Zwischenfrequenzsignals ein Signal mit einer vorbestimmten gewünschten Frequenz liefert, und der zweite Ausgang eine Frequenz erzeugt, die durch Zusammenfassen mit einem empfangenen Signal ein Signal mit derselben Frequenz wie das Zwischenfrequenzsignal liefert.

Gemäß einer weiteren Variante der Erfindung kann der Synthetisierer mit einem Synchronisationsdetektor verbunden sein, der mit einem synchronen Umsetzer verbunden ist, wobei der Detektor einen Synchronisationsmangel zwischen der Frequenz eines vom Synthetisierer empfangenen Signals und der Frequenz eines vom synchronen Umsetzer empfangenen Signals detektiert und bei Feststellen eines solchen Synchronisationsmangels ein Ausgangssignal liefert.

Ein weiteres Merkmal der Erfindung kann durch einen Eingang zum Anlegen von zeit-gemultiplexten I-und Q-Abtastsignalen in Form von komplexen Abtastsignalpaaren/Zeichen an einen Demultiplexer, einen mit dem Demultiplexer verbundenen Entzerrer zum Empfang der demultiplexten I- und Q-Abtastsignale, eine Einrichtung zum Anlegen einer Vielzahl von Lernsignalen an den Entzerrer, wobei die Lernsignale unerwünschten Eigenschaften entsprechen, die in den demultiplexten l- und Q-Abtastsignalen auftreten können, und eine Einrichtung zum Vergleichen bestehen, die während die Lernsignale anliegen, die tatsächlich an den Entzerrer angelegten Eingangssignale mit einem Satz von gewünschten Ausgangssignalen vergleicht, um daraus einen Satz von Gewichtungskoeffizienten zu erhalten. Während der Demodulation werden dabei die modulierten Digitalsignale zu dem Modemprozessor in Form von zeitvervielfachten I- und Q-Abtastsignalen geführt und demultiplext. Die demultiplexten I- und Q-Abtastsignale werden einem Entzerrer und einer Frequenzkorrekturschaltung zur Verringerung von Fehlern zugeführt, was zur Erzeugung von Frequenzkorrektursignalen führt, die dazu verwendet werden, jegliche Fehler in der Zeiteinteilung des Systems und in dem Ausgang des Synthetisierers zu korrigieren.

Weiters kann der Entzerrer mit einer Speichereinrichtung zur Speicherung der Gewichtungskoeffizienten verbunden sein.

In weiterer Ausbildung der Erfindung kann vorgesehen sein, daß der Entzerrer mit einer Arcustangenseinrichtung verbunden ist, die das Ausgangssignal des Entzerrers empfängt und den Arcustangens des Verhältnisses der ausgeglichenen Q- und I-Abtastsignale bildet, um ein die Phase darstellendes Signal zu erzeugen, wobei der Entzerrer auch mit einer Grobfrequenzsteuereinrichtung verbunden ist, die die ausgeglichenen l- und Q-Abtastsignale empfängt, und um ein unteres Seitenband zu erzeugen, die Summe von diesen bildet und gleichzeitig um ein oberes Seitenband zu erhalten, die Differenz zwischen diesen bildet, dann die Größen der Seitenbänder bestimmt sowie danach die Differenz zwischen diesen Größen bildet, um einen Frequenzfehler abzubilden, wobei die Arcustangenseinrichtung mit einer Frequenzkorrek-tureinrichtung verbunden ist, die ein korrigiertes Frequenzsignal liefert, und wobei eine Summiereinrichtung sowohl mit der Grobfrequenzsteuereinrichtung als auch mit der Frequenzkorrektureinrichtung verbunden ist, und die Summiereinrichtung die Ausgangssignale der Grobfrequenzsteuereinrichtung und der Frequenzkorrektureinrichtung summiert.

Diese Maßnahmen bringen eine weitere Erhöhung der Empfangsqualität mit sich.

Eine weitere Variante der Erfindung kann durch ein Zeichen-Zeitunterteilungsverfolgungs- und AFC-System umfassend einen Eingang für ein detektiertes Phasensignal, eine Einrichtung zum Subtrahieren eines Phasenkorrekturwertes von dem detektierten Phasensignal, die ein korrigiertes Phasensignal liefert, eine Einrichtung zum Quantisieren der Phase des korrigierten Phasensignals auf ein vorbestimmtes Inkrement, eine Einrichtung zum Subtrahieren des quantisierten Phasensignals vom korrigierten Phasensignal, die ein Phasenfehlersignal liefert, und eine Einrichtung zum Erhalten des Phasenfehlersignals und zum Berechnen sowohl eines Phasenkorrekturwertes alsauch eines Frequenzkorrektursignals aus ihm realisiert sein.

In weiterer Ausbildung der Erfindung kann durch einen Zeitmultiplex-Quadratur-Frequenzerhöhungs-Umsetzer zum Umwandeln eines ersten Signals vorgesehen sein, das um eine Anfangsfrequenz zentriert ist, in ein zweites Signal, das um eine zweite Frequenz zentriert ist, umfassend eine Eingangssignaleinrich-tung für das erste Signal, eine Eingangssignaleinrichtung für ein Zeitmultiplex-Quadratur-Trägersignal, einen Multiplizierer zum Multiplizieren zeit-gemultiplexter Signale mit dem Zeit-Multiplex-Trager, einen Digi-tal/Analog-Wandler zum Umwandeln des multiplizierten Signals in ein analoges Signal, und eine Integriereinrichtung zum Integrieren des resultierenden analogen Signals.

Schließlich kann gemäß einer anderen Variante der Erfindung ein einen Abtast- und Halteverstärker und einen Analog/Digital-Wandler aufweisendes System vorgesehen sein, das ein empfangenes Analogsignal in zeit-gemultiplexte komplexe Datenabtastsignale umwandelt, umfassend eine Einrichtung zum Anlegen eines Eingangssignals, eine Einrichtung zum Anlegen eines Abtast-Zeitgebers, eine Einrichtung zum Abtasten und anschließendem Halten eines Eingangssignals und eine Einrichtung zum Umwandeln des gehaltenen analogen Signals in ein digitales Signal. 5

AT 404 203 B

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt

Fig. 1 eine schematische Darstellung einer Teilnehmereinheit nach der Erfindung,

Fig. 2 ein Blockschaltbild des Modulatorteils des in Fig. 1 gezeigten Modemprozessors,

Fig. 3 ein Blockschaltbild der in Fig. 2 gezeigten DPSK-Umwandlungseinheit,

Fig. 4 den Aufbau und die Funktion des in Fig. 2 gezeigten FIR-Filters Fig. 5 ein Blockschaltbild des in Fig. 1 gezeigten Interpolators,

Fig. 6 ein Blockschaltbild des in Fig. 1 gezeigten Synthetisierers,

Fig. 7 eine abgewandelte Form des Eingabeteiles des in Fig. 1 gezeigten Modemprozessors,

Fig. 8 ein Blockschaltbild des Demodulatorteiles des in Fig. 1 gezeigten Modem Prozessors,

Fig. 9 ein Blockschaltbild des in Fig. 8 gezeigten Grobfrequenzsteuermoduls, und

Fig. 10ein Blockschaltbild des in Fig. 8 gezeigten AFC- und Zeichenzeiteinteilungsmoduls.

Es werden in der Beschreibung folgende Akronyme und Wörter verwendet: 6

AT 404 203 B AKRONYM DEFINITION A/D Analog-Digital-Wandler 5 ADJ (Adjustment Input) Einstelleingang 10 AFC (Automatic Frequency Control) automatische Frequenzsteuerung AGC (Automatic Gain Control) automatische Verstärkungsregelung 15 BLANKING Steuereinrichtung zum Halten eines Signals auf einem vorbestimmten Amplitudenpegel während der Betätigung der Steuereinrichtung CODEC (Combined Coder and Decoder) kombinierter Coder und Decoder 20 CPE (Customer Provided Equipment) Telefonapparat D/A (Digital-to-Analog Converter) Digital-Analog-Wandler 25 DMA (Direct Memory Access) direkter Speicherzugriff DPSK (Differential Phase Shift Keying Modulation) Differenzphasenumtastung 30 DS (Data Select) Wählen von Daten EEPROM (Electrically Erasable Programable Read Only Memory) 35 elektrisch löschbarer programmierbarer Nur-Lese-Speicher EPROM (Erasable Programable Read Only Memory) löschbarer programmierbarer Nur-Lese-Speicher 40 FIFO (First-In First-Out Memory) Verschiebespeicher 45 50 7 55

AT 404 203 B

HR GLITCH HOLD I IF kbit/s ns PAL PCM PROM PSK Q RAM RELP RF R/W S/H SLIC STROBE UART VCXO XF (Finite Impulse Response)

Begrenzte Impulsantwort unerwünschtes Störsignal Leerlaufbetrieb (In-Pbase) gleichphasig (Intermediate Frequency)

Zwischenfrequenz Kilobits pro Sekunde Nanosekunde (Programable Array Logic) programmierbare Bereichslogik (Pulse Code Modulation)

Pulscodemodulation (Programable Read Only Memory) programmierbarer Nur-Lese-Speicher (Phase Shift Keying Modulation) Phasenumtastung (Quadrature) 90°-Verschiebung (Random Access Memory)

Speicher mit direktem Zugriff (Residual Excited Linear Prediction) Residualanregungs-Linearprädiktion (Radio Frequency)

Hochfrequenz (Read/Write)

Lesen/Schreiben (Sample and Hold)

Abtasten und Halten (Subscriber Loop Interface Circuit) Anpaßschaltung für digitalen Teilnehmeranschluß Abtastsignal (Universal Asynchronous Receiver Transmitter) universeller asynchroner Empfanger/Sender (Voltage Controlled Crystal Osciliator) spannungsgesteuerter Oszillator externe Flaggenausgabe, die dazu verwendet wird, anderen Prozessoren ein Signal zu geben

Oie Erfindung betrifft Kommunikationssysteme für die drahtlose Übertragung von Mehrfachinformations· Signalen unter Verwendung von digitalen Zeitteilungsschaltungen zwischen einer Basisstation und einer oder mehreren Teilnehmerstationen und bezieht sich insbesondere auf den Aufbau und die Funktionsweise einer solchen Teilnehmerstation. 8

AT 404 203 B

Es wird nun im einzelnen auf die Zeichnungen Bezug genommen, in denen ähnliche Teile mit den gleichen oder ähnlichen Bezugszeichen versehen sind. In Fig. 1 ist ein Verbindungsglied 10 zum Anschluß an das Teilnehmergerät (CPE) gezeigt. Ein Leitungspaar 12 führt von dem Verbindungsglied 10 zu einer SLIC 14 und ist über ein Relais 18 mit einer Rufschaltung 16 verbindbar. Die SLIC 14 ist ein Standardchip zur Bereitstellung verschiedenartiger Funktionen wie Batteriespannung, Überspannungsschutz, Rufen, Signalfeststellung, wie von einer Drehwählscheibe, Hörerstatus, Leitungstesten usw. Sie enthält auch die Gabelschaltung, welche eine Vielzahl von Sprachsignalen in eingehende und ausgehende Signale trennt. Die SLIC 14 ist mit eine Codec 20 verbunden, der eingehende und ausgehende Leitungen zu und von einem Basisbandprozessor 22 hat, wobei sie in der Einwärtsrichtung analoge Signale in digitale Signale, d.h. 64 kbit/s u-law PCM, umwandelt, während sie in Auswärtsrichtung digitale Signale in analoge Sprachsignale umwandelt. Es kann manchmal erwünscht sein, den Codec zu umgehen, so daß die SLIC 14 unmittelbar mit dem Basisbandprozessor 22 verbunden ist. Es gibt einen alternativen Zugang zu dem Basisbandprozessor über ein Verbindungsglied 24 und einen UART 26, der eine direkte digitale Verbindung zu dem Basisbandprozessor herstellt, wodurch die SLIC und der Codec umgangen werden. Diese direkte Zugangsverbindung dient zwei Zwecken: 1. Nur digitale Signale durchzulassen, wenn dies erwünscht ist, wodurch alle analogen Verbindungen umgangen werden, und 2. einen direkten Zugang zu den Prozessoren und Speichern zur leichten Wartung und Testzwecken zu gestatten.

Der Basisbandprozessor 22 hat verschiedene Funktionen, von denen eine darin besteht, das 64-kbit/s-PCM-Signal in 14,57... kbit/s mittels einer Codeumwandlungsfunktion umzuwandeln, wie sie z.B. durch die Residualanregungs-Linearprädiktion (RELP) bereitgestellt wird. Er führt auch Echolöschung durch und wirkt außerdem als Steuermikroprozessor, indem er z.B. den in dem System verwendeten Synthetisierer über die gewünschte Betriebsfrequenz informiert. Der Basisbandprozessor 22 ist mit einem Startroutinenspeicherchip 28 sowie mit einem seriellen EEPROM 30 verbunden, der ein elektrisch löschbarer nichtflüchtiger Speicher ist, in dem ausgewählte Bits elektrisch gelöscht werden können, ohne andere darin gespeicherte Bits zu löschen. Dieser EEPROM 30 wird dazu verwendet, sowohl um die Teilnehmerkennummer als auch die Netzkennnummer (die Basisstation, mit der sie verwendet wird) zu speichern. Außerdem ist der Basisbandprozessor 22 mit einem Höchstgeschwindigkeits-RAM 32 verbunden, in welchem er die darin empfangenen Signale abspeichert. Der RAM 32 beinhaltet auch eine "Cache"-Einrichtung und wird außerdem als Direktzugriffsspeicher für die RELP-Umwandlung, Echoauslöschung und andere Steuerfunktionen verwendet. Der Basisbandprozessor 22 ist auch mit einem Halbgeschwindigkeits-EPROM 34 und einem Höchstge-schwindigkeits-PROM 36 verbunden, welche die RELP- und Echoauslöschungsfunktionen sowie die verschiedenen anderen Funktionen, wie die Steuerfunktion, speichern. Der Basisbandprozessor 22 ist außerdem Uber einen direkten Speicherzugriff (DMA) 38 mit einem Modemprozessor 40 verbunden.

Der DMA 38 verhindert das Auftreten eines gleichzeitigen Zugriffs des RAM 32 durch den Basisband-und Modemprozessor.

Die DMA-Schnittstelle wird dazu verwendet, Sprachsignal- und Steuerdaten zwischen dem Basisband-und Modemprozessor zu übertragen. Der Modemprozessor 40 wirkt als Leiteinrichtung und steuert den Basisbandprozessor 22 Uber HOLD-Leitungen (nicht gezeigt). Der Modemprozessor 40 ist in der Lage, auf den Basisbandprozessor 22 zuzugreifen, seinen Betrieb zu stoppen und die Steuerleitungen, Adreß- und Datenbusse dazu zu bringen, den Hochimpedanzzustand eines drei Zustände einnehmbaren Ausgangs anzunehmen. Dies ermöglicht dem Modemprozessor 40, auf den DMA-Speicher des Basisbandprozessors über die DMA-Schnittstelle zuzugreifen und zu lesen oder in ihn zu schreiben.

Dies wird durch den Modemprozessor 40 erzielt, der sein XF-Bit setzt, das zu dem HOLD-Emgang des Basisbandprozessors geleitet wird. Wenn der Basisbandprozessor diesen Befehl empfängt, beendet er die Ausführung der momentanen Anweisung, stoppt seinen Betrieb, veranlaßt seine Steuerdaten- und Adreßbusse den Hochimpedanzzustand eines drei Zustände einnehmbaren Ausgangs anzunehmen und dann ein HOLD-Bestätigungssignal zurück an den Modemprozessor auszugeben. Unmittelbar nachdem der Modemprozessor den Haltbefehl ausgibt, fährt er mit anderen Aufgaben fort, während er darauf wartet, daß der Basisbandprozessor das HOLD-Bestätigungssignal aussendet. Wenn der Modemprozessor das HOLD-Bestätigungssignal empfängt, übernimmt er die Steuerung der Steuer-, Daten- und Adreßbusse des Basisbandprozessors und liest oder schreibt dann in den DMA-RAM 32. Nachdem der Modemprozessor den Zugriff auf den DMA-RAM beendet hat, nimmt er das HOLD-Eingangssignal von dem Basisbandprozessor weg, der dann die Verarbeitung an der Stelle wiederaufnimmt, an der er aufgehört hat. Der Basisbandprozessor ist auch in der Lage, den Modemprozessor zu sperren, indem er sein eigenes XF-Bit in den High-Zustand setzt.

Dieses Bit wird dann mit dem HOLD vom Modemprozessor aufgetastet und kann die HOLD-Leitung jederzeit bevor der Basisbandprozessor in den HOLD-Zustand geht, übergehen. Der Modemprozessor benutzt 10 Bits des Adreßbusses und alle 16 Bits des Datenbusses. Er benutzt auch drei Steuerleitungen: 9

AT 404 203 B

Strobe, R/W und DS.

Entweder kann der Basisbandprozessor 22 oder der Modemprozessor 40, die in jede Richtung wirken, Signale vom RAM 32 im Einklang mit den oben beschriebenen Signalen erhalten. Die beiden Prozessoren stehen mittels eines Teiles des RAM 32 miteinander in Verbindung, der beiseite gesetzt ist, um als Cache verwendet zu werden. Der Modemprozessor 40 ist auch mit einem Höchstgeschwindigkeits-PROM 44 verbunden, der das Programm für diesen Prozessor enthält.

Der Modemprozessor 40 sendet im Modulationsbetrieb seine Signale Über einen FIFO 46 an einen Interpolator 48, wobei diese Signale eine Abtastgeschwindigkeit von 320 kHz haben. Der Interpolator 48 erhöht diese Abtastgeschwindigkeit effektiv um 5, um sie in 1600 000 Abtastungen pro Sekunde umzuwan-deln. Dieser Interpolator nähert sich unter Mitwirkung des Filters, welcher weiter unten beschrieben ist, das als Integrator wirkt, effektiv einem FIR-Filter mit fünf "taps" an. Diese Verwendung von digitaler und analoger Hardware zum Ausfuhren eines FIR-Filters unterscheidet sich von der Klassischen FIR-Ausführung mit gesamtdigitaler Hardware. Die Interpolatorausgabe wird in eine PAL 50 eingespeist.

Die PAL ist als ein Mischer ausgebildet, dem zum einen eine von einem Zeitgeber 51 kommende 400-kHz-Rechteckwelle, wie bei 50 angegeben, und zum andern das 1600 000 Abtastungen/s-Signal zugeführt werden. Das 1600 000 Abtastungen/s-Signal stellt ein 16 000 Worte/s-PSK-Signal mit einem Nullträger und einer gewünschten 20-kHz-Bandbreite dar. Tatsächlich kann die PAL als Frequenzumsetzer betrachtet werden. Die PAL-Schaltung, wenn sie so ausgebildet ist, daß sie eine Zweierkomplementfunktion ausführt, die von einer 400-kHz-Rechteckwelle gesteuert wird, führt tatsächlich eine Zeitmultiplex-Quadraturmischung durch und setzt das 20-kHz breite Basisbandsignal auf 400 kHz um.

Das Ausgangssignal der PAL 50 ist ein zeitvervielfachtes, frequenzumgesetztes komplexes Signal, das zu dem D/A-Wandler 52 geleitet wird, der das digitale Signal in ein analoges Signal umwandelt. Die Ausgabe des D/A-Wandlers 52 wird einem Mischer 54 zugeführt, dem auch ein Entstör/Austastimpuls 56 von einem Austasterzeugungsmodul 58 zugeführt wird. Glitchenergie ist ein Hauptbeitrag für Rauschen in einem abgetasteten Datensystem. Glitchenergie tritt während den Übergängen von einem Eingabewort zu einem anderen auf. In einem D/A-Wandler kann jedes ankommende Bit, abhängig von seinem Zustand, eine Änderung im Ausgabeanalogpegel hervorrufen. Solche Änderungen, die sich aus verschiedenen Bits ergeben, treten nicht gleichzeitig auf und verursachen daher Störimpulse. Klassische Lösungen dieses Problems sind die Verwendung einer Sample and-Hold-Schaitung nach dem D/A-Wandler oder die Verwendung eines entstörenden D/A-Wandlers. Beide Möglichkeiten sind jedoch außerordentlich teuer. Das Austasten führt den Ausgang des Mischers auf einen Zwischenbezugspegel während den Übergangsperioden, typischerweise ungefähr 35 ns vor und 130 ns nach den digitalen Schaltzeiten, zurück, wodurch große Störimpulsspitzen, die in der D/A-Ausgabe auftreten, unterdrückt werden. Obgleich das Austasten Oberwellen erzeugt, die von der interessierenden Mittenfrequenz entfernt sind, werden durch relativ enges Zwischenfrequenz-Filtrieren diese Harmonischen im wesentlichen entfernt. Dieses Austastverfahren verringert auch den Abtastrateninhalt in der Ausgabe.

Das Ausgangssignal des Mischers 54, das bei 60 angegeben ist, wird einem Mischer 62 in einem Aufwärtsumsetzer, der allgemein mit 64 bezeichnet ist, zugeführt. Der Mischer 62 hat eine 20-MHz-Eingabe, der mit 65 bezeichnet ist und mit einer 20-MHz-Leitung 66 gemeinsam ist. Das Ausgangssignal des Mischers 62 ist die Summe von 20 MHz am Eingang 65 und des 400-kHz-Signals. das vom Mischer 54 empfangen wird, mit einem sich ergebenden Ausgangssignal von 20,4 MHz. Dieses Ausgangssignal wird einem Kristaltfiiter 68 zugeführt, das nur diese Summe, die das ZF-Signal darstellt, an einen Verstärker 70 durchläBt.

Ein Synthetisierer ist bei 72 gezeigt. In diesem Synthetisierer 72 ist ein Synthetisiermodul, der ein Ausgangssignal L01 bereitstellt. In dem Synthetisiermodul erzeugt auch eine zweite Schaltung ein zweites Ausgangssignal L02 ab, wobei das Ausgangssignal von L02 dem Ausgangssignal von L01 auf einer Frequenz von 5 MHz unter der Frequenz von LOI folgt. Der Synthetisierer nutzt als Bezug den 80-MHz-VCXO. Das Ausgangssignal L01 wird über die Leitung 74 einem Mischer 76 zugeführt, der auch das ZF-Ausgangssignal vom Verstärker 70 empfängt. Da das ZF-Signal einen Wert von 20,4 MHz hat wenn z.B. eine Frequenz von 455,5 MHz am Ausgang des Mischers 76 erwünscht ist, wird der Synthetisierer betrieben, um eine Frequenz von 435,1 MHz zu erzeugen, die, wenn sie zu den 20,4 MHz addiert wird, die gewünschte Frequenz von 455,5 MHz ergibt. Dieses Ausgangssignal wird dann durch einen Verstärker 80 mit variabler Verstärkung verstärkt. Der Basisbandprozessor 22 sendet in Abhängigkeit von der Umschiüs-selung bestimmter Signale von der Basisstation ein Verstärkungssteuersignal auf der Leitung 81 über einen D/A-Wandler 82 an den Verstärker 80 mit variabler Verstärkung. Der Verstärker 80 mit variabler Verstärkung hat eine begrenzte Bandbreite und leitet daher die unerwünschte Differenzfrequenz, die auch von dem Mischer 76 erzeugt wird, nicht weiter. Das Ausgangssignal des Verstärkers 80 wird dann über die Leitung 83 an einen Leistungsverstärker 84 weitergeleitet, der die endgültige Verstärkung durchführt, bevor das HF- 10

AT 404 203 B

Signal Uber ein Relais 86 an eine Antenne 88 weitergeleitet wird.

Die Einheit benutzt ein System, bei dem sich ein Rahmen alle 45 Millisekunden wiederholt. Bei diesem System sendet die Einheit während eines Teiles der zweiten Hälfte eines jeden Rahmens und empfängt während eines Teiles der ersten Hälfte des Rahmens. Eine Ausführungsform kann so sein, daß beide Teile der Hälfte die gleiche Länge haben (obwohl sie nicht unbedingt gleich sind). Eine andere (16fache) Ausführungsform kann so gestaltet sein, daß vier gleiche Längenteile dem Teilnehmer während eines ganzen Rahmens zur Verfügung stehen. Jeder der vier Teile kann als Schlitz bezeichnet werden. Jeder Schlitz enthält, als Teil seiner Anfangsdaten, ein eindeutiges Wort, das von der Einheit verwendet wird, um die Zeitabstimmung für den Empfang der restlichen Daten in dem Schlitz herzustellen. Dem ersten Schlitz von den vier Schlitzen geht ein AM-Loch voraus, das dazu verwendet wird, einen Schlitz zu bestimmen, der von der Basisstation als erster Schlitz willkürlich bezeichnet wurde. Das AM-Loch und das eindeutige Wort sind Teile des ankommenden Signals von der Basisstation. Die Dauer des AM-Loches wird zum Bestimmen verwendet, ob ein spezieller RF-Kanal ein Steuerkanal oder ein Sprachkanal ist.

Ein Datensignal wird von der durchschnittlichen Größe des bei 116 dargestellten Signals abgeleitet. Ein zu der durchschnittlichen Größe proportionaler Schwellenwert wird mit den nichtdurchschnittlichen Größen verglichen. Wenn der Schwellenwert von der nichtdurchschnittlichen Größe während eines vorbestimmten Zeitabschnitts nicht übertroffen wird, wird angenommen, daß ein AM-Loch festgestellt wurde. Der Modemprozessor 40 speichert den Zeitpunkt, in welchem das AM-Loch festgestellt wurde, um im RAM 32 aufzutreten. Auf der Basis von a) Modulationsbetriebsart (4-fach oder 16-fach), b) des Zeitpunkts, in dem ein AM-Loch auftrat, wie im RAM 32 abgespeichert, und c) des Zeitpunkts, in welchem ein eindeutiges Wort empfangen wurde, wie es getrennt von dem Basisbandprozessor festgestellt wurde, erzeugt der Basisbandprozessor Auslösesignale, die anzeigen, wenn die Einheit in der Sendebetriebsart oder einer Empfangsbetriebsart sein soll. Solche Auslösesignale sind Über die Leitung 90 mit einem Rahmenzeiteinteilungsmodul 91 verbunden.

Der Rahmenzeiteinteilungsmodul 91 wandelt die Auslösesignale in zwei Serien von Impulsen um. Eine Serie von Impulsen wird über die Leitung 92 geführt, um den Leistungsverstärker 84 einzuschalten und das Relais 86 zu betätigen, um den Ausgang des Verstärkers 84 mit der Antenne 88 zu verbinden. Während der Dauer des Impulses auf der Leitung 92 wird die Einheit als in der Sendebetriebsart befindlich bezeichnet. Wenn das Relais 86 nicht betätigt ist, ist es so ausgebildet, daß es die Antenne 88 mit der Eingabe des Vorverstärkers 94 verbindet.

Die andere Serie von Impulsen von dem Rahmenzeiteinteilungsmodul 91 wird über die Leitung 93 zu einem Vorverstärker 94 geführt, um diesen Vorverstärker einzuschalten. Die Einheit wird als in der Empfangsbetriebsart befindlich während dieser Impulsserie bezeichnet. Der Vorverstärker 94 gibt empfangene Signale an einen Mischer 96 weiter, der auch die Ausgabe L02 von dem Synthetisierer 72 Über die Leitung 98 empfängt. Die Ausgabe des Mischers 96 wird einem Kristallfilter 100 zugeführt, dessen Ausgang wieder einem IF-Verstärker 102 zugeführt wird.

Der Modemprozessor 40 gibt über die Leitung 89 das vorgenannte Datensignal, das von der durchschnittlichen Größe des bei 116 dargestellten Signals abgeleitet wird, an einen D/A-Wandler 104 weiter, der ein analoges AGC-Spannungssignal erzeugt, das über die Leitung 106 zu dem Verstärker 102 geht, wodurch diesem Verstärker angezeigt wird, welche Verstärkung erforderlich ist, um so auszugleichen, daß das ZF-Signal immer auf derselben Amplitude ist. Dieser Verstärker empfängt auch das Ausgangssignal vom Kristallfilter 100. Das Ausgangssignal von dem Verstärker 102 geht zu einem Mischer 108, in den auch ein Eingangssignal von 20 kHz von der Leitung 109 geführt ist, um ein resultierendes 400-MHz-Signal zu erzeugen. Dieses 400-kHz-Signal wird dann an einen A/D-Modul weitergegeben, der aus Abtast-und Haiteschaltungen 110 (sample and hold circuits), einem A/D-Wandler 112 und einem FIFO 114 besteht.

Die Ausgabe des A/D-Umwandlungsmoduls beträgt 64 000 Abtastungen/s und diese Ausgabe wird über die Leitung 116 in den Modemprozessor 40 eingeführt. Der Modemprozessor 40 demoduliert dieses Signal und leitet die demodulierten Daten in den Cache-Teil des RAM 32 weiter, auf den der Basisbandprozessor 22 zugreift, in welchem die RELP-Umwandlung stattfindet. Das resultierende Ausgangssignal ist ein kontinuierliches, serielles 64 kbit/s PCM-Signal. Dieses Ausgangssignal wird dem Codec zugeführt, der sie in ein Analogsignal umwandelt, das dann der SLIC zugeführt wird, die es dem Telefonapparat zuführt, oder es können die 16 kbit/s von dem Cache als Alternative in ein digitales Signal decodiert werden, das dann zu dem UART 26 geführt wird.

Im Lernbetrieb ist eine Rückschleife bei 118 zwischen zwei Relais 120 und 122 vorgesehen. Diese Rückschleife, die besser auf der ZF-Seite als auf der HF-Seite ist, vermindert die Anzahl der erforderlichen Elemente. Die Lembetriebsart ist diejenige, in welcher ein bekanntes Signal von dem Modemprozessor Über den Rest der Senderelemente, die auf den ZF-Verstärker 70 eingestellt sind, ausgesendet wird. Dadurch, daß die Relais 120 und 122 betrieben werden, ist die Ausgabe des Verstärkers 70 mit der 11

AT 404 203 B

Eingabe des Kristallfilters 100 verbunden.

Außerdem geht eine Ausgabe des Basisbandprozessors 22 über die Leitung 90 zu dem Rahmenzeiteinteilungsmodul 91 und ruft einen Impuls auf der Leitung 93 hervor, um den Verstärker 94 während des Lernbetriebs vollständig auszuschalten. Ferner erzeugt der Rahmenzeiteinteilungsmodul 91 während des Lernbetriebs einen weiteren Impuls auf der Leitung 92, der den Verstärker 84 vollständig ausschaltet. Das von dem Modulator erzeugte bekannte Signal wird mit dem zu dem Demodulator zurückgeführten tatsächlichen Signal verglichen. Ein Unterprogramm wird dann aufgestellt, um Veränderungen infolge von verschiedenen Faktoren wie Temperaturschwankungen, Bauteiltoleranzen usw. auszugleichen. Die Korrekturkonstanten werden in dem RAM 32 abgespeichert. Das Modem wendet die gespeicherten Korrekturwerte auf die empfangenen Signale an. Der Lernbetrieb findet in den Pausen zwischen dem Betrieb des Systems statt,

Der Synthetisiermodul 72 enthält einen 80-MHz-Oszillator (VCXO), der von dem empfangenen Signal abgeleitet wird. Das von dem Oszillator erzeugte 80-MHz-Signal geht durch die Leitung 124 zu einer 1:4-Teilerschaltung 126, deren Ausgangssignal zu den Mischern 62 und 108 geht. Dieses Ausgangssignal geht auch zu den beiden Prozessoren, um Taktimpulse (Rechteckwellen) zu liefern. Außerdem geht es durch die Leitung 124 zu einer 1:5-Teilerschaltung 130 und dann zu dem Zeiteinteilungsmodul 51. Der Modemprozessor bestimmt jegliche Frequenzdifferenz zwischen der Mittenfrequenz des Eingangssignals und einer faktorisierten Taktfrequenz.

Jede sich ergebende Differenz wird von dem Modemprozessor über die Leitung 132 an einem D/A-Wandler 134 angelegt. Die Ausgabe des D/A-Wandlers 134 wird über die Leitung 136 und dem ADJ-Eingang 138 an dem VCXO (unten beschrieben) in einer Weise angelegt, daß seine Frequenz in der zum Verringern der vorausgehenden resultierenden Differenz erforderlichen Richtung geändert wird. Ein Desyn-chron-Detektorsignal wird über die Leitung 140 an dem Basisbandprozessor 22 angelegt, um anzuzeigen, wann ein Synchronisationsverlust in dem Synthetisieret entsteht.

Der Modemprozessor 40, wie er in Fig. 2 gezeigt ist, umfaßt einen DPSK-Wandler 150, in den Daten über die Leitung 152 geführt werden. Die Daten werden dann mit einer 16-kHz-Zeichen/Sekunde-Geschwin-digkeit zu einem FIR-Filter 154 geführt. Dieses Ausgangssignal des FIR-Filters 154, das bei 156 angegeben ist, besteht aus asynchronen Daten, die aus 10 komplexen Abtastsignalen/Symbol, zeitvervielfachten IQ-Paaren bestehen. Dieses Ausgangssignal wird zu dem FIFO 46, der oben beschrieben ist, geführt, wo eine Umwandlung von asynchron zu synchron stattfindet. Das Ausgangssignal des FIFO 46 in Form von 160 000 Datenwörterpaaren/Sekunde, wird in den Interpolator 48, der oben beschrieben ist, geführt, der die IQ -Paare demultiplext und die IQ-Abtastsignale mit einer 1,6-MHz-Rate wiedermultiplext.

In einem 16-fachen Modulationsschema wird die binäre Eingabesequenz in 4-Bit-Zeichen aufgeteilt. Bei der 16-fachen PSK bestimmen die 4-Bit-Zeichen die Phase des Trägers während der gegebenen Zeichenperiode. Die Aufgabe der Umwandlung der binären Eingabe in die PSK-Wellenform wird von dem Modulator durchgeführt.

Figur 3 zeigt wie eine Sequenz von Abtastsignalen (S), die bei 160 gezeigt sind, in eine Sequenz von sich in Phase (I) befindlichen und um 90' verschobenen (Q) Abtastsignalen in dem DPSK-Umwandler 150 des Modemprozessors 40 umgewandelt wird. Die Zeichen werden zuerst umgekehrt Graycode-verschlüs-selt, wie bei 162 gezeigt. Dies wird gemacht, um die Anzahl der Bitfehler zu verringern, die infolge der wahrscheinlichsten unrichtigen Zeichenentscheidungen in dem Demodulator entstehen.

Die Ausgabe des Umkehr-Gray-Codierers 162 wird einem Phasenquantisierer 164 zugeführt, der den absoluten Phasenwert Θ feststellt, der durch das augenblickliche Datenwort verursacht wird. Dieser Phasenwert wird dann einem Differenzcodierer 166 zugeführt, welcher den absoluten Phasenwert θ'ι berechnet. θ\ stellt die Modulo-16-Sunne der momentanen Differenzphase θ'ι und der vorausgehenden Phase 9Vi dar. θ’, = (θ’ι + θ’ι-,) MOD 16

Die Modulo-16-Addition entspricht der Modulo-360-Addition, die beim Addieren von Winkeln durchgeführt wird. Die Differenzphase wird Cosinus-und Sinus-Nachschlagtabellen zugeführt, um die I- und Q-Komponenten des momentanen Zeichens zu berechnen.

Die I- und Q-Abtastsignale werden in das 6 "taps” aufweisende FIR-Filter 154 zugeführt, das besonders in Figur 4 gezeigt ist. Die Funktion des FIR-Filters besteht darin, eine überabgetastete PSK-Wellenform aus den I- und Q-Abtastsignalen zu schaffen. Die Q-Abtastsignale werden in eine Anordnung von zehn 6-tap FIR-Filtern geführt, die mit "hi,j” (j = 1 bis 10) bezeichnet sind. Auf ähnliche Weise werden die I-Abtastsignale in eine Reihe von 10 Filtern geführt, die mit "hQj" bezeichnet sind. Die Ausgangssignale dieser 20 Filter werden - wie dargestellt- im Zeitmultiplex-Betrieb mit einer Abtastgeschwindigkeit, die das Zehnfache der Abtastgeschwindigkeit der I-, Q-Paare am Eingang des Filters beträgt, auf einen einzigen 12

AT 404 203 B parallelen Bus gebracht.

Der Interpolator 48, der speziell in Figur 5 gezeigt ist, umfaßt einen Eingang 180 und einen Schalter 182, der mit mit der PAL 50 über eine Leitung 183 verbunden ist, wobei der Schalter 182 zwischen dem Eingang 180 und einer Leitung 184 schaltbar ist. In die'Leitung 183 ist wahlweise eine Multiplizierschaltung 5 185 einschaitbar, die dazu verwendet werden kann, die Eingangssignale von der Leitung 183 sowie ein wahlweises Eingangssignal 187, das von dem Mikroprozessor oder irgendeinem gewünschten Hilfsspeicher zugeführt wird, zu multiplizieren. Der Schalter 182 ist mit der PAL 50 durch die Leitung 183 verbunden, und die Leitung 184 führt von dem I-Speicher 186 weg, der einen Eingang 188 von dem OSpeicher 190 hat. Ein 1,6-MHz-Eingangssignal wird sowohl für die I/Q-Speicher als auch die Q/I-Speicher bereitgestellt, wie io bei 192 bzw. 194 angegeben ist. Der Interpolator demultiplext die gemultiplexten I-, Q-Abtastsignale mit einer 160-kHz-Geschwindigkeit und tastet und multiplext dann wieder mit einer 800-kHz-Qeschwindigkeit.

Der Synthetisierer 72, der funktionell oben beschrieben wurde, ist in Figur 6 dargestellt, die einen 80-MHz-VCXO-Modul 200 zeigt, der ein Signal von dem ADJ-Eingang 138 erhält. Dieser Eingang steuert die exakte Frequenz des VCXO-Moduls. Der Ausgang des VCXO-Moduls ist über die Leitung 202 mit dem 75 Synthetisierer 204 verbunden. Dieser Synthetisierer 204 ist in der Lage, Frequenzen zwischen 438,625 und 439.65 MHz in geeigneter Synchronisation mit den Signalen über die Leitung 202 zu synthetisieren. Die spezielle Frequenz wird durch ein Eingabesignal über die Leitung 128 (auch in Figur 1 gezeigt) ausgewählt.

Das Ausgangssignal des Synthetisieren 204 wird über die Leitung 206 und das Filter 208 geführt, um L01 zu werden. Das Ausgangssignal des Synthetisieren 204 wird auch über die Leitung 210 zu einem 20 Synchronübersetzer 212 geführt. Das Ausgangssignal des VCXO 200 wird über die Leitung 214 zu einem l:l6-Teiler-Modul 216 geführt, deren 5-MHz-Ausgabe über die Leitung 218 zu dem Synchronübersetzermodul 212 geführt wird. Das Ausgangssignal auf der Leitung 214 ist auch mit einem Bezugsausgang 221 verbunden.

Der Modul 212 subtrahiert das 5-MHz-Eingangssignal der Leitung 218 von der Frequenz auf der Leitung 25 210, wobei er eine Differenzfrequenz erzeugt, die über das Filter 220 geführt wird, um L02 zu erhalten. Auf diese Weise schwanken die als Signal L02 in Erscheinung tretenden Frequenzen zwischen 433,625 und 434.65 MHz, wodurch die Frequenz L02 immer 5 MHz unter der Frequenz L01 ist.

Außerdem werden der Ausgang des Synthetisierers 204 über die Leitung 222 und der Ausgang des Synchronumsetzers 212 Uber die Leitung 224 in einem Synchronisationsdetektor 226 auf eine solche Weise 30 miteinander kombiniert, daß, wenn entweder die Frequenz auf der Leitung 206 nicht synchron mit der Frequenz auf der Leitung 202 ist oder die Frequenzausgabe des Synchronübersetzers 212 nicht synchron mit der Kombination der Frequenz auf der Leitung 206 und der Ausgabefrequenz des 1:16-Teilermoduls 216 ist, dann ein Synchronisationsverlustsignal (Sperrverlust) auf der Leitung 140 (auch in Figur 1 gezeigt) ausgesendet wird. 55 Die spezielle Kombination eines Synthetisierers 204 zusammen mit dem 1:16-Teilermodul 216 und dem Synchronübersetzer 212 schafft dieselbe Funktion wie die beiden getrennten, zuvor verwendeten Synthetisierer, aber mit weniger Teilen, größerer Stabilität, größeren Toleranzen usw..

Figur 7 zeigt eine bevorzugte Schaltung, um die Kundenschnittstelle zu testen. Hierzu erzeugt der Modemprozessor 22, der in Figur 1 gezeigt ist, digital eine 1-kHz-Sinuswelle, die zu dem Codec 20 (in 40 Figur 1 gezeigt) geführt wird, der sie in eine analoge Sinuswelle umwandelt, die selbst wieder über die Gabelschaltungsfunktion der SLIC 14 zu dem Leitungspaar 12 geführt wird. Ein Relais K (nicht in Figur 1 gezeigt) wird unmittelbar neben dem Verbindungsglied 10 zwischengeschaltet so daß es das Verbindungsglied von der Schaltung abtrennen kann. Jedes reflektierte Signal von dem offenen Leitungspaar 12 an dem offenen Relais K wird über die Gabelschaltungsfunktion der SLIC zurückgeführt und in ein digitales Signal 45 durch den Codec 20 umgewandelt. Dieses digitale Signal wird zu dem Basisbandprozessor 22 geführt, der das reflektierte Signal mit dem ursprünglichen Signal vergleicht und bestimmt, ob irgendwelche unerwünschten Impedanzen oder Verbindungen, z.B. Erdungen, in dem Leitungspaar 12 vorhanden sind.

Figur 8 zeigt den Demodulatorteii des Modemprozessors 40 und zeigt die 400-kHz-Ausgabe des Mischers 108 (in Figur 1 gezeigt), die an der hochpräzisen Abtast- und Halteschaltung 110 angelegt ist, die so eine Schaltdauerunsicherheit von 25 Nanosekunden oder weniger hat und deren Ausgang zu dem A/D-Wandler 112 geführt wird. Das Ausgangssignal des A/D-Wandlers 112 wird über die Leitung 116 zu dem Modemprozessor (alles wie in Figur 1 gezeigt) geführt. Die Eingabe auf Leitung 116 umfaßt zeitvervielfachte I- und Q-Abtastsignale (die eine geringe Kreuzproduktverzerrung aufweisen können) in Form von zwei komplexen Abtastsignalpaaren/Zeichen. Die zeitvervielfachten I- und Q-Abtastsignale werden dem Oemuiti· 55 plexer 298 zugeführt, wo sie demultiplext werden. Die demultiplexten I- und Q-Abtastsignale werden einem Entzerrermodul 300 zugeführt, dessen Aufgaben es sind, folgendes zu verringern: a) die Fehlerenergie des empfangenen Datenstromes, b) die modifizierte Fehlerenergie des Datenstromes, der um 0,05 T (T ist ein 1/16000 einer Sekunde) verzögert ist, c) die modifizierte Fehlerenergie des Datenstromes, der um 0,05 T 13

AT 404 203 B vorläuft, d) die Energie des Datenstromes von dem angrenzenden oberen Kanal (gewünschte Empfangsfrequenz plus 25 kHz) und e) die Energie von dem Datenstrom des benachbarten unteren Kanals (gewünschte Empfangsfrequenz minus 25 kHz).

Der Entzerrer (equalizer) ist ein komplexes FIR-Filter mit 28 "taps", wobei die Filtergewichte durch Verringern der obigen 5 Aufgaben bestimmt sind. Zu diesem Zweck werden fünf Lernsignale von dem Modulator erzeugt. Diese sind die folgenden: a) ein Signal mit der gewünschten Frequenz, wobei die Empfänger- und Sendertakte synchronisiert werden, b) dasselbe Signal wie bei a), wobei aber der Empfängertakt bezüglich des Sendertaktes um 0,05 T vorläuft, c) dasselbe Signal wie b), außer daß es um 0,05 T verzögert ist, d) dasselbe Signal wie bei a), wobei aber die Trägerfrequenz um 25 kHz erhöht ist, und e) dasselbe Signal wie d), außer daß die Trägerfrequenz um 25 kHz vermindert ist. In den Fällen d) und e) verschiebt der Modemprozessor die Sende-FIR-Filterkoeffizienten um 25 kHz. um das Lernsignal mit einer 25 kHz-Abweichung zu erzeugen.

Durch Vergleichen der tatsächlichen Eingaben während der Darstellung eines jeden der fünf Lernsignale mit einer Gruppe von gewünschten Ausgangssignalen wird eine Gruppe von Gewichtungskoeffizienten erhalten, die, wenn sie auf den Entzerrer angewendet werden, die vorgenannten Ziele erfüllen. Diese Gewichtungskoeffizienten werden in dem RAM 32 gespeichert.

Die entzerrten I- und Q-Abtastsignale werden in einen Modul 302 geführt, der ein Ausgangssignal erzeugt, welches der Arcustangens des Verhältnisses der entzerrten Q-und I-Abtastsignale ist. Diese Ausgabe, die bei 304 gezeigt ist, stellt die Phase des empfangenen Signals dar.

Die entzerrten I- und Q-Abtastsignaie werden auch gleichzeitig zu einem Grobfrequenzmodul 306 geführt, der ausführlicher in Figur 9 gezeigt ist. Die I- und Q-Abtastsignale werden summiert, um ein unteres Seitenband 308 (wie in Figur 9 gezeigt) zu produzieren, und gleichzeitig wird die Differenz zwischen den l- und Q-Abtastsignalen erzeugt, um ein oberes Seitenband 310 zu erzeugen. Eine Größenberechnung wird dann auf dem oberen und unteren Seitenband, wie bei 312 und 314 angegeben, durchgeführt. Die Differenzoperation zwischen den Größen findet bei 316 statt. Die bei 318 angegebene Differenz stellt einen Frequenzfehler dar.

Wie in Figur 8 gezeigt ist, wird die Ausgabe 304 des Arcustangensmoduls 302 zu dem AFC- und Zeichenzeitverfolgungsmodul 320 (das in Figur 10 näher gezeigt ist) geführt. Der Phasenkorrekturwert, der bei 322 in Figur 10 gezeigt ist, wird von der festgestellten Phase 304 abgezogen, wodurch sich die korrigierte Phase ergibt, die auf der Leitung 324 angegeben ist. Die korrigierte Phase 324 wird in einen Zeichendetektor 326 geführt, der die momentanen Zeichen in bezug auf Phasenwert ermittelt und die Phase auf die nächste 22,5-Grad-Schrittweite quantisiert. Die quantisierte Phase, die bei 328 angezeigt ist, wird von der korrigierten Phase 324 bei 330 abgezogen. Dies führt zu dem Phasenfehlersignal, das bei 332 angegeben ist. Dieses Fehlersignal 332 wird in ein Schleifenfilter zweiter Ordnung geführt, das allgemein mit 334 bezeichnet ist, und den auf der Leitung 336 angegebenen Phaserkorrekturwert sowie das bei 338 gezeigte Frequenzkorrektursignal berechnet. Dieses Frequenzkorrektursignal wird an dem VCXO Über die Leitung 132, die in Figur 1 gezeigt ist, angelegt.

Das Fehlersignal 332 wird Uber die Leitung 340 zu einem Datenwort-Zeitfolgemodul 342 geführt, der auch das Ausgangssignal des Zeichendetektormoduls 326 über die Leitung 344 empfängt. Das Datenwort-Zeitfolgemodul 342 enthält einen Algorithmus, der die Phase über eine Anzahl von vorbestimmten Zeichen verfolgt, wobei er auf die Anfangsphase des ersten Zeichens und die Phase des letzten Zeichens schaut und dann die Neigung bestimmt. Er versucht aus der Phasen-Zeit-Funktion zu bestimmen, wo die Nulldurchgänge, die tatsächlich auftreten, sind und vergleicht sie mit denen, wo sie hätten sein sollen, wobei eine Zeiteinsteliung berechnet wird, die den Unterschied berichtigt. Der Zeichentakt wird zu Beginn des nächsten Schlitzes eingestellt. Der Datenwort-Zeitfolgemodul 342 liefert ein Ausgangssignal 346, das an dem Zeitgebermodul 51 (in Figur 1 gezeigt) angelegt wird.

Das Frequenzkorrektursignal 338 von dem AFC und Zeichen-Zeitmodul 320 wird an einem Gewichtungsmodul 348 (wie in Figur 8 gezeigt) angelegt, wo es gewichtet oder bewertet wird. Das Ausgangssignal 350 des Moduls 348 ist in einen Summiermodul 352 geführt, wo das Signal 350 mit dem Ausgang 318 des Moduls 306 summiert wird, um ein Ausgangssignal 354 zu liefern, die dem D/A-Wandler 134 zugeführt wird. Der Ausgang des D/A-Wandlers ist · wie in Figur 1 gezeigt - an den Synthetisieret über 138 angelegt.

Obgleich die oben beschriebene Erfindung verschiedene separate Elemente liefert, ist es möglich, die Funktionen von vielen dieser Elemente wie z.B. des Höchstgeschwindigkeits-PROM 44, des FIFO 46, des Interpolators 48 und der PAL 50 in einen Modemprozessor von ausreichend großer Kapazität einzuschließen. Dies kann auch zutreffen für solche Elemente wie die Rahmenzeiteinteilung 91, die Austasterzeugung 58, der Zeitgebermodul 51, die 1:4-Teiler-Einrichtung, die 1:5-Teiler-Einrichtung und einige oder alle des Synthetisierers 72. Außerdem können der Basisbandprozessor und der Modemprozessor auch in eine einfache Einheit vereinigt werden, die auch den Codec und den UART enthalten können. 14

Claims (24)

1. AT 404 203 B Zusammenfassend ist damit festzustellen, daß die digitale drahtlose Teilnehmertelefoneinheit zur drahtlosen Verbindung mit einer Basisstation einen Basisbandprozessor 22 aufweist, der mit einer Speichereinrichtung 28, 30, 32, 34, 36 für die Basisbandfunktionen verbunden ist. Der Basisbandprozessor 22 ist im direkten Zugriff mit einem Modemprozessor 40 verbunden, so daß die beiden Prozessoren miteinander in Verbindung treten können. Der Modemprozessor 40 wirkt im allgemeinen als Haupteinrichtung in dem System, obgleich Sperrmittel unter bestimmten Umständen verwendet werden können. Das Signal von dem Modemprozessor 40 wird in ein Analogsignal umgewandelt, das entstört wird, und das entstörte Signal wird dann aufwärts umgesetzt und gefiltert, um ein ZF-Signal zu bilden, das danach verstärkt wird. Das verstärkte ZF-Signal wird mit einem Signal kombiniert, das von einem Synthetisierer 72 erzeugt wird, um ein HF-Signal zu schaffen. Auf der Basis bestimmter Signale, die von der Basisstation empfangen werden, erzeugt der Basisbandprozessor 22 Signale, die bestimmen, ob die Teilnehmereinheit sich in der Sendebetriebsart oder so der Empfangsbetriebsart befindet. In den Pausen zwischen der Betätigung des Systems wird eine Lernbetriebsart verwendet, wobei ein bekanntes Signal von dem Modemprozessor 40 mit dem zurückgeführten Signal verglichen wird, um Korrekturkonstanten zu erzeugen, die unerwünschte Schwankungen in der ZF ausgleichen, wobei diese Konstanten zum Gebrauch beim Korrigieren von tatsächlich empfangenen Signalen gespeichert werden. Während der Demodulation werden die modulierten digitalen Signale dem Modemprozesor in Form von zeitvervielfachten I- und Q-Abtastsignalen zugeführt und dann demultiplext. Die demultiplexten und Q-Abtastsignale werden einem Entzerrer 300 und einer Frequenzkorrekturschaltung zur Verringerung von Fehlern und zur Erzeugung von einem Frequenzkorrektursignal zugeführt, das dazu verwendet wird, jegliche Fehler in der Zeiteinteilung des Systems und in der Ausgabe des Synthetisierers 72 zu korrigieren. Patentansprüche 1. Teilnehmereinheit für ein drahtloses, digitales Telephonsystem umfassend einen Basisbandprozessor (22) zum Empfangen eines Eingangssignais von einer Eingangssignalquelle, welches Eingangssignal einen digitalen Bitstrom darstellt, in welchem jede gegebene Anzahl von aufeinanderfolgenden Bits ein Zeichen definiert, welcher dieses Eingangssignal in Übereinstimmung mit einem vorbestimmten Code umschlüsselt und hiedurch als Funktionssteuereinrichtung für die Teilnehmereinheit wirkt, eine mit dem Basisbandprozessor (22) verbundene Speichereinrichtung (30, 32, 34, 36) zum Speichern von Informationen, welche den zu steuernden Funktionen zugeordnet sind, eine mit dem Basisbandprozessor (22) verbundene Steuereinrichtung, sodaß der Basisbandprozessor (22) über die Steuereinrichtung zugreifbar und in der Speichereinrichtung (32) abgespeicherte Informationen abrufbar sind, einen Digi-tal/Analog-Wandler (52) an dem das in Zeitmultiplexbetrieb von einer Frequenzumsetzeinrichtung (50) abgegebene digitale Signal anliegt und der dieses Signal in ein Analogsignal umwandelt, und eine Einrichtung zum Umwandeln eines entstörten Analogsignals in ein verstärktes Zwischenfrequenzsignal, dadurch gekennzeichnet, daß die Steuereinrichtung mit einer Programmiereinrichtung (44) zum Programmieren der Steuereinrichtung zum Durchführen ihrer verschiedenen Steuerfunktionen als auch mit einer Interpolationseinrichtung, welche die Abtastfrequenz des umgeschlüsselten Signals erhöht, verbunden ist, daß zur Erzeugung des in Zeitmultiplexbetrieb abgegebenen digitalen Signals die Frequenzumsetzeinrichtung (50) eine Zeitmultiplex-Quadraturmischung der I- und Q-Komponenten des Ausgangssignals der Interpolationseinrichtung mit dem Ausgangssignal eines Zeitgenerators (51), der ein synchrones Rechtecksignal erzeugt, durchführt, wobei das gesamte Frequenzspektrum des Ausgangssignals der Interpolationseinrichtung in ein zweites Frequenzspektrum umgewandelt wird, und daß eine Entstöreinrichtung vorgesehen ist, die vom Analogsignal Glitch-Energie abtrennt.
2. 2. Teilnehmereinheit nach Anspruch 1, dadurch gekennzeichnet daß mittels der Steuereinrichtung ein verstärktes Zwischenfrequenzsignal in ein Signal mit einer vorbestimmten zugeordneten Frequenz umwandelbar ist, und daß die Teilnehmereinheit zusätzlich eine Verstärkereinrichtung (80) umfaßt, welche das Signal mit der vorbestimmten zugeordneten Frequenz verstärkt, um ein Hochfrequenzsignal zu liefern.
3. 3. Teilnehmereinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet daß zur Rückumwandlung eines empfangenen modulierten Zwischenfrequenzsignais in einen Bitstrom eine Demodulationseinrichtung (40) mit der Steuereinrichtung verbunden ist.
4. 4. Teilnehmereinheit nach Anspruch 2 oder 3, dadurch gekennzeichnet daß der Teil der Steuereinrichtung, der das Zwischenfrequenzsignal in das Signal mit einer vorbestimmten zugeordneten Frequenz 15 AT 404 203 B umwandelt, einen Frequenz-Synthetisierer (72) mit einem ersten und einen zweiten Ausgang (74, 98) umfaßt, wobei der erste Ausgang (74) ein um eine vorbestimmte Frequenz gegenüber dem Signal des zweiten Ausgangs (98) verschobenes Signal liefert, und der erste Ausgang (74) eine Frequenz erzeugt, die bei Zusammenfassen dieser Frequenz mit der Frequenz des Zwischenfrequenzsignals ein Signal mit einer vorbestimmten gewünschten Frequenz liefert, und der zweite Ausgang (98) eine Frequenz erzeugt, die durch Zusammenfassen mit einem empfangenen Signal ein Signal mit derselben Frequenz wie das Zwischenfrequenzsignal liefert.
5. 5. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mit dem Basisbandprozessor (22) eine Echoauslöschung durchführbar ist.
6. 6. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinrichtung einen Modemprozessor (40) umfaßt, der mit dem Basisbandprozessor (22) über eine Direkt-Speicherzugriffseinrichtung in Verbindung steht, durch welche ein Haltesignal vom Modemprozessor (40) an den Basisbandprozessor (22) abgebbar ist, um gleichzeitigen Zugang von Steuersignalen zum Basisbandprozessor (22) und zum Modemprozessor (40) zu verhindern, wobei der Modemprozessor (40) eine Steuerwirkung auf den Basisbandprozessor (22) ausübt.
7. 7. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuerwirkung des Modemprozessors (40) auf den Basisbandprozessor (22) mittels der Steuereinrichtung wahlweise sperrbar ist.
8. 8. Teilnehmereinheit nach Anspruch 1, dadurch gekennzeichnet, daß eine Trenneinrichtung (38) zum wahiweisen Trennen der Eingangssignalquelle vom Basisbandprozessor (22) vorgesehen ist, wobei die Trenneinrichtung (38) mit einer Wandlereinrichtung (14, 20) verbunden ist, die ein ursprüngliches digitales Signal von der Steuereinrichtung (40) empfangt und es in ein analoges Signal umwandelt und dieses analoge Signal ein reflektiertes Signal bildet, welches über die Wandlereinrichtung (14, 20) in ein reflektiertes digitales Signal umwandelbar ist, und daß der Basisbandprozessor (22) das reflektierte digitale Signal mit dem ursprünglichen digitalen Signal vergleicht, um das Vorhandensein von unerwünschten Impedanzen oder Verbindungen im Eingangskreis zu bestimmen.
9. 9. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß eine Wahleinrichtung (38) mit der Steuereinrichtung verbunden ist, sodaß feststellbar ist, ob ein bestimmter Kanal als Steuerkanal oder als Sprachkanal vorliegt.
10. 10. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mittels einer Rückführschleife zwischen der Einrichtung zum Umwandeln des Analogsignals in ein verstärktes Zwischenfrequenzsignal (72) und der Steinereinrichtung über eine Filtereinrichtung (100) ein Lemmo-dus gebildet ist, wobei die Rückführschleife Korrekturkonstanten ermittelt, welche in der Speichereinrichtung speicherbar sind.
11. 11. Teilnehmereinheit nach einem der vorhergehenden Anprüche, gekennzeichnet durch einen Modemprozessor (40), welcher einen mit einem Filter (154) verbundenen DPSK-Wandler (150) umfaßt, welcher DPSK-Wandler (150) einen digitalen Bit-Eingang aufweist und eine inverse Gray-Kodierfunktion umfaßt, dessen Ausgang mit einem Phasenquantisierer (164) verbunden ist, um den Absolutwert des gegenwärtigen Symbols zu bestimmen, und der Quantisierer (164) mit einem Differenz-Kodierer (166) verbunden ist, welcher einen kodierten Phasendifferenzwert liefert, der die Modulo-Summe der gegenwärtigen Phasendifferenz und der vorhergehenden absoluten Phase darstellt, wobei die Modulo-Summe zum Bilden der I- und Q-Komponenten des gegenwärtigen Symbols berechenbar ist, und das Filter (154) eine überabgetastete PSK-Kurvenform aus den l- und Q-Komponenten erzeugt, welche ein Zeit-Multiplex-Signal liefert.
12. 12. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein Entstörsystem zum Entfernen von während der Übergangszeiten von digitalen Signalen zu analogen Signalen auftretenden Glitch-Spitzen, welches eine Mischeinrichtung umfaßt, welche während der Übergangszeiten ein Austastsignal von einem Zeitunterteilungssystem mit dem analogen Signal mischt und deren Ausgang auf einen Zwischenreferenzpegel zurückgeführt ist. 16 ΑΤ 404 203 Β
13. 13. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Interpolator (48) zum Verändern der Abtastrate eines I- und Q-Komponenten aufweisenden digitalen Signals mit einer Anfangsfrequenz, umfassend einen Eingang (180) für dieses Signal, einen Speicher (186) für die I/Q-Komponente, welcher in Serie mit einem Speicher (194) für die Q/I-Komponente verbunden ist, und eine Einrichtung zum Anlegen eines Eingangssignals mit einer vorbestimmten Frequenz an die beiden Speicher, wobei mehrfache IQ-Abtastsignale mit ihren Anfangsfrequenzen demultiplext und dann wieder abgetastet und mit der vorbestimmten Frequenz wieder gemultiplext werden.
14. 14. Teilnehmereinheit nach Anspruch 13, dadurch gekennzeichnet, daß der Interpolator eine Einrichtung (300) zum Gewichten der resultierenden I- und Q-Abtastsignale durch Filterkoeffizienten, einen Digi-tal/Analog-Wandler (134) zum Umwandeln der wieder gemultiplexten I- und Q- Abtastsignale in Analogsignale und eine Einrichtung (68) zum Integrieren der Analogsignale umfaßt.
15. 15. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Wahleinrichtung zum Bestimmen der Kanalart eines eintreffenden Signals und des Betriebszustandes der Einheit vorgesehen ist, wobei die Wahleinrichtung eine Einrichtung zum Erzeugen von sich wiederholenden Rahmen (91) in vorbestimmten Intervallen umfaßt, und wobei ein Abschnitt eines jeden der Intervalle ein AM-Loch bildet, und die Dauer des AM-Loches festlegt, ob der jeweilige Kanal ein Steuer- oder ein Sprachkanal ist.
16. 16. Teilnehmereinheit nach Anspruch 15, dadurch gekennzeichnet, daß ein Abschnitt der ersten Hälfte eines jeden Rahmens einen Empfangsmodus darstellt und ein Abschnitt der zweiten Hälfte eines jeden Rahmens einen Sendemodus darstellt, wobei jeder der Abschnitte einen Schlitz umfaßt und jeder der Schlitze als Teil seiner Anfangsdaten ein einziges Wort zur Zeitunterteilung für den Empfang der restlichen Daten im Schlitz enthält.
17. 17. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Fre-quenzsynthetisierer zum Umwandeln eines Zwischenfrequenzsignals in ein Signal mit einer vorbestimmten zugeordneten Frequenz, wobei der Frequenzsynthetisierer (72) einen ersten und einen zweiten Ausgang (74, 98) aufweist, und das Signal des ersten Ausgangs (74) gegenüber dem Signal des zweiten Ausgangs (98) um eine vorbestimmte Frequenz versetzt ist, und wobei der erste Ausgang (74) eine Frequenz erzeugt, die bei Zusammenfassen dieser Frequenz mit der Frequenz des Zwischenfrequenzsignals ein Signal mit einer vorbestimmten gewünschten Frequenz liefert, und der zweite Ausgang (98) eine Frequenz erzeugt, die durch Zusammenfassen mit einem empfangenen Signal ein Signal mit derselben Frequenz wie das Zwischenfrequenzsignal liefert.
18. 18. Teilnehmereinheit nach Anspruch 17, dadurch gekennzeichnet, daß der Synthetisieret mit einem Synchronisationsdetektor (226) verbunden ist, der mit einem synchronen Umsetzer (212) verbunden ist, wobei der Detektor (226) einen Synchronisationsmangel zwischen der Frequenz eines vom Synthetisie-rer (72) empfangenen Signals und der Frequenz eines vom synchronen Umsetzer (212) empfangenen Signals detektiert und bei Feststellen eines solchen Synchronisationsmangels ein Ausgangssignal liefert.
19. 19. Teinehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Eingang (116) zum Anlegen von zeit-gemultiplexten I- und Q-Abtastsignalen in Form von komplexen Abtastsi-gnalpaaren/Zeichen an einen Demultiplexer (290), einen mit dem Demultiplexer (290) verbundenen Ausgleicher (300) zum Empfang der demultiplexten I- und Q-Abtastsignale, eine Einrichtung zum Anlegen einer Vielzahl von Lernsignalen an den Ausgleicher (300), wobei die Lernsignale unerwünschten Eigenschaften entsprechen, die in den demultiplexten I- und Q-Abtastsignalen auftreten können, und eine ßnrichtung zum Vergleichen, die während die Lemsignale aniiegen, die tatsächlich an den Ausgleicher angelegten Eingangssignale mit einem Satz von gewünschten Ausgangssignalen vergleicht, um daraus einen Satz von Gewichtungskoeffizienten zu erhalten.
20. 20. Teilnehmereinheit nach Anspruch 19, dadurch gekennzeichnet, daß der Ausgleicher (300) mit einer Speichereinrichtung (40) zur Speicherung der Gewichtungskoeffizienten verbunden ist.
21. 21. Teilnehmereinheit nach Anspruch 19, dadurch gekennzeichnet, daß der Ausgleicher mit einer Arcustangenseinrichtung (302) verbunden ist, die das Ausgangssignal des Ausgleichers (300) empfängt 17 AT 404 203 B und den Arcustangens des Verhältnisses der ausgeglichenen Q- und I-Abtastsignale bildet, um ein die Phase darstellendes Signal zu erzeugen, wobei der Ausgleicher (300) auch mit einer Grobfrequenzsteuereinrichtung (306) verbunden ist, die die ausgeglichenen I- und Q-Abtastsignale empfängt, und um ein unteres Seitenband zu erzeugen, die Summe von diesen bildet und gleichzeitig um ein oberes Seitenband zu erhalten, die Differenz zwischen diesen bildet, dann die Größen der Seitenbänder bestimmt sowie danach die Differenz zwischen diesen Größen bildet, um einen Frequenzfehler abzubilden, wobei die Arcustangenseinrichtung (302) mit einer Frequenzkorrektureinrichtung (334) verbunden ist, die ein korrigiertes Frequenzsignal liefert, und wobei eine Summiereinrichtung (352) sowohl mit der Grobfrequenzsteuereinrichtung (306) als auch mit der Frequenzkorrektureinrichtung (334) verbunden ist, und die Summiereinrichtung (352) die Ausgangssignale der Grobfrequenzsteuereinrichtung und der Frequenzkorrektureinrichtung summiert.
22. 22. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein Zeichen-Zeitunterteilungsverfolgungs- und AFC-System umfassend einen Eingang für ein detektiertes Phasensignal, eine Einrichtung zum Subtrahieren eines Phasenkorrekturwertes (320) von dem detektierten Phasensignal, die ein korrigiertes Phasensignal liefert, eine Einrichtung zum Quantisieren der Phase des korrigierten Phasensignals (320) auf ein vorbestimmtes Inkrement, eine Einrichtung zum Subtrahieren des quantisierten Phasensignals (330) vom korrigierten Phasensignal, die ein Phasenfehlersignal liefert, und eine Einrichtung zum Erhalten des Phasenfehlersignals (334) und zum Berechnen sowohl eines Phasenkorrekturwertes alsauch eines Frequenzkorrektursignals aus ihm.
23. 23. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Zeitmul-tiplex-Quadratur-Frequenzerhöhungs-Umsetzer (64) zum Umwandeln eines ersten Signals, das um eine Anfangsfrequenz zentriert ist, in ein zweites Signal, das um eine zweite Frequenz zentriert ist, umfassend eine Eingangssignaleinrichtung (65) für das erste Signal, eine Eingangssignaleinrichtung (54) für ein Zeitmultiplex-Quadratur-Trägersignal, einen Multiplizierer (70) zum Multiplizieren zeit-gemuitiplexter Signale mit dem Zeit-Multiplex-Träger, einen Digital/Analog-Wandler (82) zum Umwandeln des multiplizierten Signals in ein analoges Signal, und eine Integriereinrichtung (68) zum Integrieren des resultierenden analogen Signals.
24. 24. Teilnehmereinheit nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein einen Abtast- und Halteverstärker (110) und einen Analog/Digital-Wandler aufweisendes System, das ein empfangenes Analogsignal in zeit-gemultiplexte komplexe Datenabtastsignale umwandelt, umfassend eine Einrichtung zum Anlegen eines Eingangssignals (108), eine Einrichtung zum Anlegen eines Abtast-Zeitgebers (40), eine Einrichtung zum Abtasten und anschließendem Halten eines Eingangssignals (110) und eine Einrichtung zum Umwandeln des gehaltenen analogen Signals in ein digitales Signal (112). Hiezu 5 Blatt Zeichnungen 18