JPS60141056A - キヤリヤ位相制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はモデム装置等において受信部におけるキャリ
ヤ位相を補正するキャリヤ位相制御装置に関するもので
ある。

［従来技術〕 一般に、高速モデム装置は直交振幅変調また（１位相変
調によって情報の伝送を行なっているカニ、伝送路にお
いてキャリヤに位相回転を生じることかめるので、これ
全補正する必要かある。

第１図は従来の方法を適用した装置の一例を示すブロッ
ク図でソンる。同図において、１は乗舞、器、２は三角
関数発生回路、３は識別回路、４Ｑ１位相差検出回路、
５は積分回路でるり、三角関数発生回路２と積分回路５
は補正信号発生回路を構成している。識別回路３はこの
装置が例えば４相位相変調の信号を受信するものである
場合、４　ｂ　Ｉ’ｌ　＊１３５度、２２５度、３１５
礼にスレシホールドを有し、このスレシホールドを境と
じて入力信号を零度、９０度、１８０度、２７０度のい
ずれかの位相を有する信号として振分けて出力するよう
になっている。位相差検出回路４は識別回路３０入出刃
傷号の位相差に応じた位相差信号を出力するようＶＣな
っている。積分回路５および三角関数発生回路２で構成
される補１Ｆ信号発生回路し１位相差イ目号の大きさに
応じた補正信号を発生するようになっている。

このように構成された装置において、乗算器１の入力端
子には送信側で送出された信号９が伝送路てＯの位相回
転全骨け、ｙ　ｅｊ’ｉ　で表わされる受（＊（ｉ号が
供給爆れる。三角関数発生回路２Ｕ受−ｊ＋ノ イキ信号が供給されていない時ｅ　の信号が発・　−ｊ
θｉ 生していｒとすると、Ｙｅ　の受信信号が供給された時
の乗算器１の出力信号はｙ、ｅｊ（Ｊ−’）と万り、こ
の信号が識別回路３で識別されて識別信号　ンＤ　が得
られる。

位相差検出回路４は識別信号ｔＤと識別入力？・　ｊ（
ｆ７ｉ−１１ｊ）　との位相差を検出して位相差信号５
石（θｉ−θ）を出力する。この信号は位相差（（ｌ　
ｊ−θ）　が十分小さけｊ、ばｓｉｎ　（θｉ−θ〕＝
（θｉ−θ）とし７て取扱かえる。受信信号が供給され
−ｊθ ない時に三角関数発生口Ｍ２ｔｒ、ｒ、ｅ　の信号を発
生していたので、その入力信号すなわち積分回路３のＬ
Ｈ力である積分信号の太きさはθとなっている。今回、
位相差検出の結果、積分回路５に（θｉ−θ）の位相差
信号が供給さｎるので、積分回路５の出力信号けθｉと
なる。この結果、三−ｊθｉ 角関数発生回路２はｅ　の補正信号を発生するようにな
り、乗算器１の出力には位相回転の補正された信号ｔが
得られる。

しかしながら、位相検出回路４から出力される位相差信
号が十分小さいものと仮定しているのでｓｌｎ　（θｉ
−θ）′″：（θｉ−θ）が成立するが、この仮定がな
りたたない場合は誤差が大きくなり、このため何度かの
補正後でないと正しく補正ができなくなるので、引込み
時間が長くなるという欠点を有していた。この欠点を除
去するために位相差が大きい場合、誤差を小さくするた
めに、位相差検出回路４の出力信号の逆三角関数をめて
線形化する方法もめるが、プログラムで処理する場合に
は処理時間が膨大になったｖｌまたその値をＲＯＭに記
憶しておく場合ＶＣはＲＯＭテーブルが膨大となる。ま
たハード処理を行なう場合は回路規模が大きくなり経済
性が悪くなってし、まっ。

〔発明の目的および構成〕

したがってこの発明の目的は簡単な構成によって引込み
時間を短かくすることができる、キャリヤ位相制御装置
を提供することにある。

この・ような目的ン：達成するためにこの発明は、位相
差信号の大きさが所定値を越えた時は位相差１ｇ号ｅこ
あらかじめ決められた値を加算するようにしたものであ
る。以下、実施例を示す図面を用いてこの発明の詳細な
説明する。

〔実施例Ｊ 第２図はこの発明の一実施例を示すブロック図であり、
第１図と同一部分は同記号を用いている。

図において６は比較回路、７はスイッチ回路、８は加′
ｐｔ器でるる。比較回路６は位相差検出回路４の出力信
号が所Ｗ値ｒｅｆ　より大きくなった時は出力信号を発
生し、スイッチ回路Ｔをオンとするようになっている。

スイッチ回路７に供給されている信号ａは位相差信号の
値が所定値を越えた時、位相差信号に加譜するため、ｈ
らかしめ決められている値を有する信号でるる。

このように構成さねた装置Ｗの動作は次の通りでめる。

位相差信号の値が小さく第３図に示すように位相回転量
が０１以下の場合、記号Ａで示す８石（θｌ−θ）と記
号Ｂで示す（θｉ−θ〕　の大きさはほぼ等しいとみな
せるので、この装置は正常な引込動作を行なう。しかし
、位相差が大きくなるとｓｉｎ　（θｉ−θ）と　（θ
ｉ−θ）との誤差は第３図に示すようにしだいに大きく
開くようになる。位相回転量が０１以上となり１位相差
信号の大きさがｒｅｆを越えると、比較回路６は出力信
号を発生′し、スイッチ回路Ｔをオンとするので、加算
回路８によって位相差１号画（θｉ−θ）に所定値ａが
加算される。

この結果、第３図で記号Ａで示すｓｉｒ＋（θｊ−θ）
の点線で示す部分に、わらかしめ決められた値ａが加算
され、この部分が矢印で示した実線の位置まで土昇し、
（θｉ−θ）との誤差が少なくなる。

このような補正を行なうことによって、例えば位相回転
量がπ／２に達した場合、（θｉ−θ）に対するｍ１ｎ
（θｉ−θ）の誤差は従来であれば第３図に示すＥの値
まで拡大するのに対し、この発明ではεに抑えることが
できる。

このように、位相回転量が大きくなっても位相差信号５
ｉ１１　’　（θｉ−θ）の大きさを目標値でるる（θ
ｉ−θ）に近づけることができるので、目標値に近い補
ＩＦ信号が得られ、早い引込みが行なえる。

第４図は比較回路６、スイッチ回路７、所定値ｒｅｆ、
６らかしめ決められた値ａｆ：複数種類設け、第５図に
示すように位相回転量に対して段階的な補正を行ない、
記号へで示す廁（θｉ−θ）と記号Ｂで示す（θｉ−θ
）との間の誤差ευ値を小さく１−る工うにしたもので
るる。

〔発明の効果〕

以上説明したようにこの発明に係るキャリヤ位相制御具
＃は、位相差信号の値が所定値を越えた時、位相差信岩
国あらかじめ決められた値を加算するようにしたので、
誤差の少ない補正信号が得ら１区引込み時間を短かくす
ることができるという効果を有する。

【図面の簡単な説明】

第１図は従来の装置の一例を示すブロック図、第２図は
この発明に係る装置の一実施例を示すブロック図、第３
図は第２図の装置の特性を示すグラフ、第４図は他の実
施例を示すブロック図、第５図は第４図の装置の特性を
示すグラフである。 １・・・・乗算器、２・・・・三角関数発生回路、３・
・・・識別回路、４・・・・位相差検出回路、５・・・
・積分回路、６・・・・比較回路、１・・・・スイッチ
回路、８・・・・加算回路。 特許出願人　日立電子株式会社 代理人　山川数例（ｌまか１名） 第１図 第３図

Claims (1)

【特許請求の範囲】
1. 入力信号の位相を識別１〜だ識別信号を発生し、入力信
   号と識別信号との位相差から位相差信号を発生し５、位
   相差信号を積分した積分信号に基づいて補正信号を発生
   し７、補正信号によって入力信号の位相補ＩＥ＊？ｉな
   うキャリヤ位相制御回路において、位相差信号の大きさ
   かＱｉ定値を越えた時に出力信号を発生する比較器と、
   比較器の出力信号が発生した時はめら〃）じめ決められ
   た大きさの信号を出カフ−るスイッチ回路と、位相差信
   号とスイッチ回路出力信号の加算を行なう加算器とを備
   えたことを・性徴とするキャリヤ位相制御装置。