JPS6055763A - 位相制御方法 - Google Patents
位相制御方法Info
- Publication number
- JPS6055763A JPS6055763A JP16364483A JP16364483A JPS6055763A JP S6055763 A JPS6055763 A JP S6055763A JP 16364483 A JP16364483 A JP 16364483A JP 16364483 A JP16364483 A JP 16364483A JP S6055763 A JPS6055763 A JP S6055763A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- supplied
- coefficient
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は位相変調された信号の受信時における位相誤
差を補正する位相制御方法に関するものである。
差を補正する位相制御方法に関するものである。
周知のように、変復調装置（以下モデムと称する）間で
伝送される信号は振幅成分と位相成分とを有している。
伝送される信号は振幅成分と位相成分とを有している。
この信号が伝送路を伝送されてぃくうちに位相ジッタや
、周波数オフセットなどの各種の歪を受けるので、受信
される信号はこのような歪を受けない真の信号に対して
振幅値、位相値Ｘともに誤差を有している。この誤差が
大きくなると受信信号は間違って判定され易くなり、ま
た雑音余裕度も低下し、通信の品質が低下するので、こ
れらの誤差を補正する必要がある。位相制御回路はこれ
らの誤差のうち、位相に対する誤差を補正するものであ
る。
、周波数オフセットなどの各種の歪を受けるので、受信
される信号はこのような歪を受けない真の信号に対して
振幅値、位相値Ｘともに誤差を有している。この誤差が
大きくなると受信信号は間違って判定され易くなり、ま
た雑音余裕度も低下し、通信の品質が低下するので、こ
れらの誤差を補正する必要がある。位相制御回路はこれ
らの誤差のうち、位相に対する誤差を補正するものであ
る。
第１図は従来の位相制御回路の一例を示すブロック図で
ある。同図において、端子１に供給された受信信号は位
相補正器２によって位相補正され判定回路３および誤差
検出回路４に供給される。
ある。同図において、端子１に供給された受信信号は位
相補正器２によって位相補正され判定回路３および誤差
検出回路４に供給される。
判定回路３は供給された信号から真の信号を予想し、そ
の信号を受信したと判定する。誤差検出回路４は端子４
ａと端子４ｂとに供給される信号の間の位相誤差を検出
し、その誤差量に対応した誤差信号を出力するようにな
っている。この誤差信号の瞬時的な変動に対処するため
、ディジタルフィルタ５によって変動を平均化し、補正
信号として位相補正器２に供給し、受信信号の位相補正
を行なう。なお、６は出力端子である。
の信号を受信したと判定する。誤差検出回路４は端子４
ａと端子４ｂとに供給される信号の間の位相誤差を検出
し、その誤差量に対応した誤差信号を出力するようにな
っている。この誤差信号の瞬時的な変動に対処するため
、ディジタルフィルタ５によって変動を平均化し、補正
信号として位相補正器２に供給し、受信信号の位相補正
を行なう。なお、６は出力端子である。
第２図はデイジタルフイＡ・夕５の内部ブロック図で必
ｔ）、５ａは入力端子、５ｂは出力端子、５ｃ 、５ｄ
は係数発生器、５ｓ 、 ５ｆ は乗算器、５ｔは加算
器、５ｈは供給される信号をモデムの１動作単位時間だ
け遅延させる遅延回路である。
ｔ）、５ａは入力端子、５ｂは出力端子、５ｃ 、５ｄ
は係数発生器、５ｓ 、 ５ｆ は乗算器、５ｔは加算
器、５ｈは供給される信号をモデムの１動作単位時間だ
け遅延させる遅延回路である。
ここで係数発生器５ｃ及び５ｄは第１図に示す位相制御
回路に要求さ扛る特性から決まる係数α及びβを発生す
る。このうちαは通常「１」よりも十分小さな値となる
。
回路に要求さ扛る特性から決まる係数α及びβを発生す
る。このうちαは通常「１」よりも十分小さな値となる
。
このように構成されたディジタルフィルタ５において、
端子５ａＫ供給された誤差信号は乗算器５ｅでα倍され
、モデムの１動作単位時間遅延された信号を１倍した信
号と加其されて出力端子５ｂに出力される。この信号は
前述のように第１図の位相補正器２に供給されて受信信
号の位相補正を行なうようになっている。位相制御開始
時において判定回路３の入力信号の位相は位相制御を受
けた最終的な値からかけ離れている場合があるが、時間
の経過とともに位相補正が行なわれ、最終的な値に近づ
く。
端子５ａＫ供給された誤差信号は乗算器５ｅでα倍され
、モデムの１動作単位時間遅延された信号を１倍した信
号と加其されて出力端子５ｂに出力される。この信号は
前述のように第１図の位相補正器２に供給されて受信信
号の位相補正を行なうようになっている。位相制御開始
時において判定回路３の入力信号の位相は位相制御を受
けた最終的な値からかけ離れている場合があるが、時間
の経過とともに位相補正が行なわれ、最終的な値に近づ
く。
しかしながら従来の位相制御回路は、ディジタルフィル
タ５内の係数αが小さいので、判定回路の入力信号の位
相が最終的な値に達するのに長い時間を必要とするとい
う欠点を有していノζ。このため第３図（、）に示すよ
うＫＹｏで区切られる２相入力信号に対して、Ｘｏ ＋
ＹＯ、Ｘ＋ 、ｙｌ で区切られる８相の位相判定領域
を持つ判定回路を用い、受信信号がＸｒ Ｙｏ内のｌ）
点にあると判定したときには、第４図（ｂ）Ｖと示すよ
うに位相判定領域Ｘｏ Ｘｌ内の同じ位ｆｉｔ Ｐ １
点まで補正する方法がある。しかし、この方法でも、あ
る１つの位相判定領域にはいった信号はすべて同一と見
なされ、同じ位相だけ補正を受けるため、補正を受けた
後にも位相誤差が残シ、また多くの判定領域に粗分して
位相誤差を小さくした場合は、回路規模が増大し、経済
性が悪くなるという欠点を有していた。
タ５内の係数αが小さいので、判定回路の入力信号の位
相が最終的な値に達するのに長い時間を必要とするとい
う欠点を有していノζ。このため第３図（、）に示すよ
うＫＹｏで区切られる２相入力信号に対して、Ｘｏ ＋
ＹＯ、Ｘ＋ 、ｙｌ で区切られる８相の位相判定領域
を持つ判定回路を用い、受信信号がＸｒ Ｙｏ内のｌ）
点にあると判定したときには、第４図（ｂ）Ｖと示すよ
うに位相判定領域Ｘｏ Ｘｌ内の同じ位ｆｉｔ Ｐ １
点まで補正する方法がある。しかし、この方法でも、あ
る１つの位相判定領域にはいった信号はすべて同一と見
なされ、同じ位相だけ補正を受けるため、補正を受けた
後にも位相誤差が残シ、また多くの判定領域に粗分して
位相誤差を小さくした場合は、回路規模が増大し、経済
性が悪くなるという欠点を有していた。
したがってこの発明の目的は、経済性を損することなく
瞬時に位相制御を行なうことができる位相制御方法を提
供することに６る。
瞬時に位相制御を行なうことができる位相制御方法を提
供することに６る。
このような目的を達成するためにこの発明は、位相初期
引込み時は受信信号に乗算する係数の値を大きくし、初
期引込み完了後は係数の値を回路の易性から決まる値に
するものである。以下、実施例を示す図面を用いてこの
発明の詳細な説明する０ 〔実施例〕 第４図はこの発明の方法を適用して構成したディジタル
フィルタの一実施例であり、第２図と同一部分は同記号
を用いている。５１は値がｋである係数を発生させる係
数発生器であり、この発明においてｋは１．０に選ばれ
ているｏ Ｓ Ｊ ＆ｊ、’切換器であり、初期引込み
が完了した時に端子５ｋを介して外部回路切換４８号が
供給されるようになっており、切換信号が供給された時
に係数発生器５ｃで発生した係数αを出力し、切換信号
が供給されない時に係数発生器５量で発生した係数ｋｆ
：出力するようになっている。このように構成さ１Ｌ／
こディジタルフィルタが第１図におけるディジタルフィ
ルタ５として用いられるＯ このように構成された位相制御回路の動作は次の通りで
ある。位相制御の初期引込み時においては端子５ｋｇ信
号が供給されておらず、切換器５ｊは係数発生器５１で
発生したに＝１．０の係数を乗算器５ｅｌＣ供給してい
るので、乗算器５０は入力である位相誤差信号をそのま
まの大きさで加算器５１の一方の入力端子に供給する。
引込み時は受信信号に乗算する係数の値を大きくし、初
期引込み完了後は係数の値を回路の易性から決まる値に
するものである。以下、実施例を示す図面を用いてこの
発明の詳細な説明する０ 〔実施例〕 第４図はこの発明の方法を適用して構成したディジタル
フィルタの一実施例であり、第２図と同一部分は同記号
を用いている。５１は値がｋである係数を発生させる係
数発生器であり、この発明においてｋは１．０に選ばれ
ているｏ Ｓ Ｊ ＆ｊ、’切換器であり、初期引込み
が完了した時に端子５ｋを介して外部回路切換４８号が
供給されるようになっており、切換信号が供給された時
に係数発生器５ｃで発生した係数αを出力し、切換信号
が供給されない時に係数発生器５量で発生した係数ｋｆ
：出力するようになっている。このように構成さ１Ｌ／
こディジタルフィルタが第１図におけるディジタルフィ
ルタ５として用いられるＯ このように構成された位相制御回路の動作は次の通りで
ある。位相制御の初期引込み時においては端子５ｋｇ信
号が供給されておらず、切換器５ｊは係数発生器５１で
発生したに＝１．０の係数を乗算器５ｅｌＣ供給してい
るので、乗算器５０は入力である位相誤差信号をそのま
まの大きさで加算器５１の一方の入力端子に供給する。
この時点は遅延回路５ｈ の出力は発生していないので
、加算器５２の他方の入力端子にも信号は供給されてい
ない。このため乗算器５ｅの出力はそのまま端子５ｂに
供給され、この信号が位相補正器２に供給される。すな
わち、位相制御の開始時は位相誤差量だけ位相補正が行
なわれるので、受信信号１位相誤差が瞬時に補正され直
ちに初期引込みが完了する。
、加算器５２の他方の入力端子にも信号は供給されてい
ない。このため乗算器５ｅの出力はそのまま端子５ｂに
供給され、この信号が位相補正器２に供給される。すな
わち、位相制御の開始時は位相誤差量だけ位相補正が行
なわれるので、受信信号１位相誤差が瞬時に補正され直
ちに初期引込みが完了する。
初期引込みが完了するとディジタルフィルタ５の端子５
ｋｖ？−切換信号が供給されるので、切換器５」は係数
発生器５Ｃからの係数αを送出するようになる。このた
め、受信信号は回路の特性から決まる係数と乗算さ１％
定常状態での位相制御が行なわれる。
ｋｖ？−切換信号が供給されるので、切換器５」は係数
発生器５Ｃからの係数αを送出するようになる。このた
め、受信信号は回路の特性から決まる係数と乗算さ１％
定常状態での位相制御が行なわれる。
ダニ化化＋３が供糺されなくなると切換信号が供給され
なくなるので、係数は再びに＝１の状態になり、次の位
相制御動作に備える。
なくなるので、係数は再びに＝１の状態になり、次の位
相制御動作に備える。
なお、以上の説明はディジタルフィルタ５の次数が１次
の場合であるが、２次以上の場合も同様に乗算の係数を
変えれば良い。また、位相制御開始時の係数は１０とし
たがこの値に近いものであればよい。
の場合であるが、２次以上の場合も同様に乗算の係数を
変えれば良い。また、位相制御開始時の係数は１０とし
たがこの値に近いものであればよい。
以上説明したようにこの発明に係る位相制御方法は、位
相制御の開始時点は受信１計号に乗算する係数の値を大
きくするものであるから、位相誤差が瞬時に補正され、
′またｆｌＩｉｉ単な構成で実現できるため経済性が良
いという効果を有する。
相制御の開始時点は受信１計号に乗算する係数の値を大
きくするものであるから、位相誤差が瞬時に補正され、
′またｆｌＩｉｉ単な構成で実現できるため経済性が良
いという効果を有する。
４、図面のｆ７ｉ］ＪＩ′１．な説明
第１図は従来の位相制御回路の一例を示すブロック図、
第２図は第１図に示′Ｊディジタルフィルタの一例を示
すブロック図、第３図は瞬時に位相制御を行なう方ｆ人
を説明するブ″こめの図、第４図はこの発ワ」の方法を
適用して構成したディジタルフィルタの一実施例を示す
ブロック図である４、２．５ｅ、５ｆ −争・・乗算器
、３・Φ・の判定回路、”＋５ｄ＋ｊ１ ・・・°係数
発止器・５１１・・書・遅延回路、５」・・・・切換器
。
第２図は第１図に示′Ｊディジタルフィルタの一例を示
すブロック図、第３図は瞬時に位相制御を行なう方ｆ人
を説明するブ″こめの図、第４図はこの発ワ」の方法を
適用して構成したディジタルフィルタの一実施例を示す
ブロック図である４、２．５ｅ、５ｆ −争・・乗算器
、３・Φ・の判定回路、”＋５ｄ＋ｊ１ ・・・°係数
発止器・５１１・・書・遅延回路、５」・・・・切換器
。
特許出願人日立電子株式会社
株式会社 日立製作所
代理人山川政樹（ほか１名）
Claims (1)
- 受信信号と予想される真の信号との間の位相差を表わす
信号に所定の係数を乗算した信号を発生し、この信号の
１動作単位時間前の出力信号を加算して出力する位相制
御方法において、位相の初期引込み時は係数の値を１ま
たは１に近い値とし、初期引込み完了後は係数の値を回
路の特性から要求される値とすることを特徴とする位相
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16364483A JPS6055763A (ja) | 1983-09-06 | 1983-09-06 | 位相制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16364483A JPS6055763A (ja) | 1983-09-06 | 1983-09-06 | 位相制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055763A true JPS6055763A (ja) | 1985-04-01 |
Family
ID=15777861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16364483A Pending JPS6055763A (ja) | 1983-09-06 | 1983-09-06 | 位相制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993022861A1 (en) * | 1992-04-24 | 1993-11-11 | Oki Electric Industry Co., Ltd. | Receiver for digital communication system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283155A (en) * | 1975-12-31 | 1977-07-11 | Ibm | Device for compensating carrier phase error |
-
1983
- 1983-09-06 JP JP16364483A patent/JPS6055763A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283155A (en) * | 1975-12-31 | 1977-07-11 | Ibm | Device for compensating carrier phase error |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993022861A1 (en) * | 1992-04-24 | 1993-11-11 | Oki Electric Industry Co., Ltd. | Receiver for digital communication system |
| US5602881A (en) * | 1992-04-24 | 1997-02-11 | Oki Electric Industry Co., Ltd. | Receiver for a digital communication system |
| US5751776A (en) * | 1992-04-24 | 1998-05-12 | Oki Electric Industry Co., Ltd. | Receiver for a digital communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5353279A (en) | Echo canceler | |
| EP0613260A2 (en) | Space diversity receiver for a digital communications system | |
| JPH0656969B2 (ja) | ベースバンド制御通過帯域等化回路配置 | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| US3983488A (en) | Frequency-modulation demodulator threshold extension device | |
| JP2785858B2 (ja) | 高速制御適応フィルタを用いた受信方式 | |
| JP3132068B2 (ja) | 自動周波数制御装置 | |
| US5912930A (en) | Phase shift keying signal demodulation method and device | |
| US6294960B1 (en) | Phase lock loop circuit using signal estimator | |
| KR100323788B1 (ko) | 루프필터및위상동기루프 | |
| JPS6348471B2 (ja) | ||
| JP3344353B2 (ja) | 位相同期ループ回路と受信システム | |
| JPH025343B2 (ja) | ||
| JPS6055763A (ja) | 位相制御方法 | |
| US5311314A (en) | Method of and arrangement for suppressing noise in a digital signal | |
| JP4469515B2 (ja) | ディジタルフィルタ | |
| US4547751A (en) | System for frequency modulation | |
| JPH0137058B2 (ja) | ||
| SU964988A1 (ru) | Адаптивный гармонический корректор | |
| JPH07184228A (ja) | デジタルａｃｃ回路 | |
| JP3324496B2 (ja) | 自動等化器 | |
| JP2608645B2 (ja) | 復調装置 | |
| JP4317686B2 (ja) | 自動等化回路 | |
| JPH11355188A (ja) | 復調装置およびこれに用いることができる搬送波再生回路ならびに等化回路 | |
| JPH0766843A (ja) | 搬送波再生方式 |