JPH0671193B2 - 非巡回型デイジタル・フイルタ - Google Patents

非巡回型デイジタル・フイルタ

Info

Publication number
JPH0671193B2
JPH0671193B2 JP59180535A JP18053584A JPH0671193B2 JP H0671193 B2 JPH0671193 B2 JP H0671193B2 JP 59180535 A JP59180535 A JP 59180535A JP 18053584 A JP18053584 A JP 18053584A JP H0671193 B2 JPH0671193 B2 JP H0671193B2
Authority
JP
Japan
Prior art keywords
memory
memories
data
sampled data
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59180535A
Other languages
English (en)
Other versions
JPS6159906A (ja
Inventor
雅文 中村
伸郎 中井
敏文 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59180535A priority Critical patent/JPH0671193B2/ja
Priority to EP85110811A priority patent/EP0173307A3/en
Publication of JPS6159906A publication Critical patent/JPS6159906A/ja
Publication of JPH0671193B2 publication Critical patent/JPH0671193B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0621Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H2017/0298DSP implementation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ディジタル・フィルタに係り、特に、入力デ
ータの標本化周波数を変換するのに好適な、非巡回型デ
ィジタル・フィルタに関する。
〔発明の背景〕
非巡回型ディジタル・フィルタの構成方法には、例え
ば、特開昭51−92146号公報に示されるように、入力信
号を記憶する1系統のメモリと、フィルタ特性を示す定
係数を乗算する乗算手段と、乗算結果を加算する加算器
により、メモリ内内のデータと、フィルタ係数とのたみ
込み和演算を行なう方法が知られている。
この方法は、入力信号の標本化周波数を変換せずに出力
する場合の、非巡回型ディジタル・フィルタの構成方法
である。しかし、非巡回型ディジタル・フィルタを、標
本化周波数変換器として使用し、入力信号の標本化周波
数を変換して出力する場合については配慮されていなか
った。
特に、ディジタル・オーディオ・システムにおては、デ
ィジタル・アナログ変換器の前で、信号の標本化周波数
を上げてから、ディジタル・アナログ変換を行なった
り、又アナログ・ディジタル変換器の標本化周波数を高
くしておき、その後に、ディジタル信号処理を行なっ
て、信号の標本化周波数を下げたりするめに、標本化周
波数を変換することができる非巡回型ディジタル・フィ
ルタが必要である。
〔発明の目的〕
本発明の目的は、入力信号の標本化周波数を、m倍でも
1/n倍にでも(m=2,3,4…,n=2,3,4…)変換して出力
することができる非巡回型ディジタル・フィルタを提供
することにある。
〔発明の概要〕
本発明は、上記目的を達成するため、メモリ2系統とメ
モリの制御回路を設け、標本化周波数をm倍に変換する
場合には、2系統のメモリを独立に使用して、2系統の
時分割多重された入力に対て、2系統の演算を行なって
2系統の出力を時分割多重して出力し、標本化周波数を
1/n倍に変換する場合には、2系統のメモリを、1系統
のメモリとして使用して、1系統の演算を行なって出力
する構成としたことにある。
〔発明の実施例〕
以下、本発明の一実施例を第1図を用いて説明する。第
1図において、1及び2は、入力信号を記憶するメモ
リ、3はメモリ1,2の制御回路、4は、フィルタ特性を
示す定係数を記憶するメモリ、5はメモリ1,2に記憶し
た入力信号と定係数との乗算を行なう乗算器、6は乗算
結果を累積加算する加算器、7は入力信号切り替えスイ
ッチ、8は入力信号、9は出力信号、10は切り替えスイ
ッチ7の切り替え信号、11は加算器6のクリア信号であ
る。
本実施例では、簡単のため入力信号の標本化周波数を2
倍及1/2倍に変換する場合について説明する。
次に、入力信号の標本化周波数を2倍及び、1/2倍に変
換する動作について、第1図及至第6図を用いて説明す
る。まず入力信号の標本化周波数をfsとした場合、その
入力信号の標本化周波数を2倍(2fs)に変換する原理
について説明する。
第2図の12は低域通過フィルタの伝達特性であり、第3
図の13は第2図の伝達特性を持つフィルタのインパルス
応答であり、〇印,×印は、インパルス応答を2fsで標
本化した標本点を示す。第4図は、入力信号に0を補間
した時系列信号を示し、D0〜D12は、周波数fsで標本化
された入力信号、P1〜P12は、補間した0である。この
第4図に示す0を補間した時系列信号は、見掛け上、周
波数2fsで標本化された時系列信号であるが、そのスペ
クトラムは標本化周波数fsのもとの時系列信号のスペク
トラム(即ち、周波数fs間隔のスペクトラム)と変わり
がなく、このため、これを標本化周波数2fsの時系列信
号のスペクトラム(即ち、周波数2fs間隔のスペクトラ
ム)に変換する必要がある。かかる変換は、第4図に示
す0を補間した時系列信号と第3図に示す2fsで標本化
したインパルス応答を用いて、時間々隔1/2fsごとに、
たたみ込み和を演算して出力することにより、標本化周
波数fsで標本化された入力信号の標本化周波数を、2倍
に変換することができる。
これは、第4図に示す時系列信号のD0,D1,D2,……,D12
に掛けあわせる係数として第3図の〇印,C0,C2,C4,…
…,C24を用いる第1のたたみ込み和演算と、D0,D1,D2,
……,D12に掛けあわせる係数として第3図の×印,C1,
C3,C5,……,C23を用いる第2のたたみ込み和演算とを行
なうものであるが、これら第1,第2のたたみ込み和演算
を1/2fsの時間毎に交互に行なうものである。
このような演算処理を行なうと、第4図に示す時系列信
号を第5図Aに示すスペクトラムの入力信号とすると、
見掛け上、第1のたたみ込み和演算による時系列信号の
スペクトラムが第5図Bに示すものとなるのに対し、第
2のたたみ込み和演算による時系列信号のスペクトラム
は、第3図に示すように×印の係数C1,C3,C5,……,C23
と〇印の係数C0,C2,C4,……,C24との間の位相関係が1/2
fs(180゜)ずれたものであるため、第5図Cに示すよ
うに、1つおきの周波数±(2n−1)×fs(但し、n=
1,2,3,……)を中心とするスペクトラムが反転したもの
となり、上記のように第1,第2のたたみ込み和演算を1/
2fsの時間毎に交互に行なうものであるから、ディジタ
ルフィルタの出力スペクトラムは第5図Bに示すスペク
トラムと第5図Cに示すスペクトラムとの和となって、
第5Bに示すスペクトラムの±(2n−1)×fsを中心とし
た折り返し成分14,15が夫々、第5図に示すスペクトラ
ムの±(2n−1)×fsを中心とした折り返し成分16,17
と打ち消し合って第5図Dに示すスペクトラムとなる。
この第5図Dに示すスペクトラムと第5図Aに示すスペ
クトラムを比較すると、標本化定理から入力信号の標本
化周波数が2倍に変換されたことがわかる。
上で述べた演算は、第4図のD0〜D12と掛け合わせる係
数が、第3図の〇印C0,C2,C4〜C24である場合には第4
図P1〜P12と掛け合わせる係数は第3図の×印C1,C3,C5
〜C23であり、又、第4図D0〜D11と掛け合わせる係数
が、第4図の×印C1,C3,C5…C23である場合には、第4
図P1〜P12と掛け合わせる係数は、第3図の〇印C0,C2,C
4〜C24である。P1〜P12は0であるので、第4図の時系
列信号と第3図の係数のたたみ込み和演算を1/2fsで行
なうということは、第4図のD0〜D12を用いて、第3図
の〇印の係数を用いたたたみ込み和演算と、×印の係数
を用いたたたみ込み和演算を交互に行なうことに等し
い。
次に、入力信号の標本化周波数2fsを、1/2の、fsに変換
する場合について説明する。標本化周波数を1/2にする
場合には、時間々隔1/2fsで入力する時係列信号と、第
3図に示すC0〜C24の〇印と×印の両方の係数を用い
て、たたみ込み和演算を行ない、時間々隔1/fsで出力す
れば良い。即わち、時間々隔1/fsごとに、1/2fsごとに
入力してくる入力信号を2ケづつ取り込みながら第3図
に示す係数とのたたみ込み和演算を行なえば良い。
以上に示した方法を用いて、入力信号の標本化周波数を
2倍にも、1/2倍にも変換できるようにしたものが、第
1図に示す、本発明の一実施例である。本実施例は、標
本化周波数を2倍に変換するモードの時は、時分割して
入力する2種類の信号に対して、処理を行なう。又、標
本化周波数を1/2倍に変換するモードの時は、1種類の
入力信号に対して処理を行なう。
第6図を用いて標本化周波数を2倍に変換するモードの
場合について説明する。時分割して入力する2種の入力
信号を、制御回路3によりスイッチ7を切り替えて、メ
モリ1,メモリ2に振り分けて、記憶する。次に、メモリ
1に記憶した入力信号と、定係数記憶メモリ4に記憶し
た係数のうち、第3図の〇印の係数を順次読み出して、
乗算器5に入力して乗算し、乗算結果を加算器6により
累積加算して、たたみ込み和出9を出力する。次に、加
算器6をクリアし、メモリ2と係数記憶用メモリ4の〇
印の係数を用いて同様の処理を行なう。次に、メモリ1
と、係数記憶メモリ4の×印の係数を用いて、同様の処
理を行ない、最後に、メモリ2と係数記憶用メモリ4の
×印の係数を用いて、処理を行う。このようにして、2
種類の時分割多重された入力信号の標本化周波数を、そ
れぞれ2倍に変換する。。
次に、標本化周波数を1/2倍に変換する場合について説
明する。標本化周波数を1/2倍に変換するには、先に説
明した演算を行なう為に、標本化周波数を2倍に変換す
る場合に比べて、入力信号を記憶すべき、メモリの数
は、2倍必要となる。この為、制御回路3で、スイッチ
7とメモリ1,メモリ2を制御して、入力信号をメモリ1,
メモリ2に振り分けて記憶する。メモリ1,メモリ2に入
力信号を新たに記憶した後、制御回路3によりメモリ1,
メモリ2,定係数記憶メモリ4を制御して、定係数記憶メ
モリ4の〇印と×印の係数を順次読み出し、同時に、読
み出した定係数と乗算を行なう記憶信号を、メモリ1,メ
モリ2から読み出して、乗算器5に入力し、加算器6に
より、乗算結果の累積加算値を計算する。
このように、時間間隔1/2fsごとに入力する入力信号を
2ケづつ記憶し、時間間隔1/fcごとに、入力信号とフィ
ルタ係数とのたたみ込み和演算を行なうことにより、入
力信号の標本化周波数を1/2倍に変換することができ
る。
以上の説明から本実施例により、入力信号の標本化周波
数を2倍にも、1/2倍にも変換できるという効果があ
る。
本実施例では、簡単の為、標本化周波数を2倍及び1/2
倍に変換する場合について述べたが、入力信号の標本化
データを記憶するメモリをm個(但し、mは2以上の整
数)とし、定係数記憶メモリ4に、m×fsで標本化し、
それら標本化データを係数として(m−1)個おきの係
数からなるm個の定係数列を記憶しておくことにより、
上記の標本化周波数を2倍とする場合から明らかなよう
に、m個の各メモリに時分割で入力されるm系統の入力
信号の標本化データを順次記憶し、かつ1つ標本化デー
タが記憶される毎に各メモリからm回繰り返し読出しを
行なってこの読出しの各回毎に異なる系統の定係数列を
乗算するようにしてたたみ込み和演算を行なうと、時分
割で入力されるm系統の入力信号の標本化周波数をm倍
に変換することができるし、また、入力信号の標本化デ
ータを順次m個のメモリに1つずつ記憶していき、入力
信号のn個(但し、nは2以上の整数)の標本化データ
が供給される毎に上記m個のメモリから順次読出しを行
ない、定係数メモリのm系統の定係数列を用いてたたみ
込み和演算を行なうと、入力信号の標本化周波数を1/n
倍に変換することができる。
次に、本発明の他の実施例について、第7図を用いて説
明する。第7図は本発明のメモリをRAMを用いて構成し
た例であり、第1図と、同一番号の構成要素は、第1図
と同一の構成要素であり、18は、RAM1,RAM2のデータ・
バス、19はRAM1,RAM2のアドレス・バスであり、20はRAM
1,RAM2の入力出力制御信号である。RAM1,RAM2のアドレ
ス空間は、制御回路3からアドレス・バス19にアドレス
が出力されると、RAM1,RAM2を通して、1ケ所のデータ
記憶位置が確定するように構成する。入力信号8をRAM
1,RAM2に記録する場合には、制御回路3によりアドレス
・バス19にアドレスを出力し、同時に、入出力制御信号
20を入力モードにして、データ・バス18上にある入力信
号8を記録する。又RAM1,RAM2の記録信号を出力するに
は、制御回路3により、アドレス・バス19にアドレスを
出力し、同時に、入出力制御信号20を出力モードにし
て、データ・バス19上に、記録信号を出力し、乗算器5
に入力する。このようにRAM1,RAM2に、信号を記憶し、
本発明の第一の実施例と同様の方法で、入力信号の標本
化周波数を、変換するディジタル・フィルタを構成でき
る。
次に、本発明を、オーディオシステムに適用した場合の
実施例について述べる。
第8図はディジタル・オーディオの記録・再生システム
を示したものである。21−1は左チャネル音声入力信号
(以下L−ch入力と略す)、21−2は右チャネル音声入
力信号(以下R−ch入力と略す)22−1,2は低域通過フ
ィルタ(以下L.P.F.と略す)、23−1,2はアナログ・デ
ィジタル変換器(以下A.D.C.と略す)、25はディジタル
信号処理回路、26は信号記録媒体、28−1,2は、ディジ
タル・アナログ変換器(以下、D,A.C.と略す)、29−1,
2はL.P.F.30−1は左チャネル音声出力信号(以下L−c
h出力と略す)、30−2は右チャネル音声出力信号(以
下、R−ch出力と略す)である。まず入力信号を記録媒
体26に記録する場合、L−ch入力,R−ch入力は、L.P.F.
22−1,22−2により、A.D.C.23−1,23−2の標本化周波
数の1/2以下に帯域制限し、A.D.C.23−1,23−2により
ディジタル信号に変換する。ディジタル信号はディジタ
ル信号処理回路25により処理を行なった後、記録媒体26
に記録する。次に、記録媒体26に記録した信号を再生す
る場合には、記録媒体26から記録信号を読み出し、ディ
ジタル信号処理回路25により処理を行なった後、D.A.C.
28−1,28−2によりアナログ信号に変換し、L.P.F.29−
1,29−2により高周波を除去して、L−ch出力30−1,R
−ch出力30−2を再生する。このようなシステムにおい
て、L.P.F.22−1,22−2は、A.D.C.23−1,23−2の標本
化周波数が高い程特性は緩いもので良く、又、L.P.F.29
−1,29−2はD.A.C.28−1,29−1の出力信号の標本化周
波数が高い程、特性は緩いもので良い。この解決方法を
示したものが第9図であり、24−1,24−2,27は本発明の
ディジタルフィルタである。信号の記録時には、A.D.C.
23−1,23−2の標本化周波数を、記録媒体26に記録する
場合の標本化周波数よりも高い周波数で標本化し、その
後にディジタルフィルタ24−1,24−2により高域成分を
除去し即ち低域成分を通過し、同時に標本化周波数を下
げてからディジタル信号処理回路25により処理を行なっ
てから記録媒体26に記録する。又信号の再生時には、記
録媒体26から読み出した信号をディジタル信号処理回路
25により処理した後、ディジタル・フィルタ27で高域成
分を除去し、同時に標本化周波数を上げてから、D.A.C.
28−1,28−2でアナログ信号に変換し、L.P.F.29−1,29
−2でベースバンド成分のみを通過させてL−ch出力,R
−ch出力を再生する。このように、本発明による非巡回
型ディジタル・フィルタをディジタル・オーディオ・シ
ステムに適用することにより、ディジタル・オーディオ
・システムを実現する際に、ディジタル・フィルタをL.
S.Iで構成する場合、記録時のA.D.C.後と、再生時のD.
A.C.後に1ケのL.S.I.を時分割処理して、又は1種類の
L.S.I.を複数個用いてA.D.C.前に用いるL.P.F.とD.A.C
後に用いるL.P.F.の特性の軽減ができ、又非巡回型ディ
ジタル・フィルタで実現できる急峻な遮断特性と直線位
相特性により、ディジタル・オーディオ・システムの性
能を高めることができる。
〔発明の効果〕
本発明によれば、非巡回型ディジタル・フィルタに、メ
モリと制御回路を追加し、入力信号の標本体周波数をm
倍にも1/n倍にも(m=2,3,4…,n=2,3,4…)変換でき
るので、1ケの非巡回型ディジタル・フィルタを用い
て、入力信号の標本化周波数を、m倍にも1/n倍にも変
換できるという効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す図、 第2図は、フィルタの伝達関数を示す図、 第3図は、フィルタのインパルス応答を示す図、 第4図は、時系列信号を示す図、 第5図は、スペクトラムを示す図、 第6図は、演算のタイミングを示す図、 第7図は、本発明の他の実施例を示す図、 第8図は、ディジタル・オーディオ・システムを示す
図、 第9図は、本発明の別の実施例を示す図である。 1……メモリ、2……メモリ、3……制御回路、4……
定係数記憶用メモリ、5……乗算器、6……加算器。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】夫々がN個の標本化データを記憶するm個
    (但し、mは2以上の整数)のメモリと、 第1の制御モードでは、時分割で入力されるm系統の入
    力信号の標本データを上記m個のメモリに交互に記憶さ
    せ、上記入力信号の標本化データが上記各メモリに1つ
    記憶される毎に上記各メモリからN個の標本化データを
    m回繰り返し読み出し、第2の制御モードでは、1系統
    の入力信号の標本データを上記m個のメモリのいずれか
    に記憶させ、上記入力信号のn個(但し、nは2以上の
    整数)の標本化データが上記いずれかのメモリに記憶さ
    れる毎に上記m個のメモリから順に標本化データを1回
    ずつ読み出す制御装置と、 異なるm系統の定係数列が記憶され、上記m個のメモリ
    夫々の標本化データの読出しタイミングに同期して上記
    定係数列の各定係数が順番に読み出されるようにして、
    上記第1の制御モードのときには、上記m個のメモリの
    夫々からN個の標本化データが読み出される毎に順次異
    なる系統の上記定係数列が、また、上記第2の制御モー
    ドのときには、上記m個全てのメモリからの読出し毎に
    異なる系統の上記定係数列が読み出される係数メモリ
    と、 上記m個のメモリから読み出された標本化データと上記
    係数メモリから読み出された定係数とを乗算する乗算器
    と、 乗算器の出力データを、上記第1の制御モードでは上記
    各メモリのN個の標本化データの読出し毎に累積加算
    し、上記第2の制御モードでは上記m個の全てのメモリ
    の読出し毎に累積加算する加算器とを備え、 上記m系統の定係数列は、低域通過フィルタでのインパ
    ルス応答をm×N個所で標本化したときの夫々(m−
    1)個おきの標本化データの列からなることを特徴とす
    る非巡回型ディジタル・フィルタ。
JP59180535A 1984-08-31 1984-08-31 非巡回型デイジタル・フイルタ Expired - Lifetime JPH0671193B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59180535A JPH0671193B2 (ja) 1984-08-31 1984-08-31 非巡回型デイジタル・フイルタ
EP85110811A EP0173307A3 (en) 1984-08-31 1985-08-28 Nonrecursive digital filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59180535A JPH0671193B2 (ja) 1984-08-31 1984-08-31 非巡回型デイジタル・フイルタ

Publications (2)

Publication Number Publication Date
JPS6159906A JPS6159906A (ja) 1986-03-27
JPH0671193B2 true JPH0671193B2 (ja) 1994-09-07

Family

ID=16084961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59180535A Expired - Lifetime JPH0671193B2 (ja) 1984-08-31 1984-08-31 非巡回型デイジタル・フイルタ

Country Status (2)

Country Link
EP (1) EP0173307A3 (ja)
JP (1) JPH0671193B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825448A (en) * 1986-08-07 1989-04-25 International Mobile Machines Corporation Subscriber unit for wireless digital telephone system
US4853797A (en) * 1987-02-26 1989-08-01 Sony Corporation Fir type digital filter for recording and reproducing apparatus
JPH0793548B2 (ja) * 1987-08-31 1995-10-09 三洋電機株式会社 標本化周波数変換回路
JP2970907B2 (ja) * 1988-04-13 1999-11-02 株式会社ナムコ Pcmにおけるアナログ信号合成装置
DE4040299A1 (de) * 1990-12-17 1992-06-25 Philips Patentverwaltung Schaltungsanordnung zur taktumsetzung eines digitalen signals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955618A (ja) * 1982-09-24 1984-03-30 Toshiba Corp トランスバ−サルフイルタ

Also Published As

Publication number Publication date
EP0173307A2 (en) 1986-03-05
JPS6159906A (ja) 1986-03-27
EP0173307A3 (en) 1987-07-22

Similar Documents

Publication Publication Date Title
EP0137464B1 (en) A digital signal processing apparatus having a digital filter
EP0337458B1 (en) Apparatus for synthesizing analog signals in PCM
US5461604A (en) PCM digital audio signal playback apparatus
US4727505A (en) Convolution arithmetic circuit for digital signal processing
JPH06101683B2 (ja) デイジタルアナログ変換装置
EP0430613B1 (en) Apparatus for reproducing digital and analogue audio signals
JPH0671193B2 (ja) 非巡回型デイジタル・フイルタ
JPS601939A (ja) Pcm伝送システム
EP0280575B1 (en) Fir type digital filter for recording and reproducing apparatus
JP3134602B2 (ja) 波形記録装置
JPS61100015A (ja) 標本化周波数変換用デイジタルフイルタ
KR100789892B1 (ko) 아날로그 필터
JPS59207720A (ja) デジタルフイルタ
JP3258938B2 (ja) デシメーションフィルタ
JP2822388B2 (ja) ディジタルフィルタ
JPS6316472A (ja) 再生装置
JPH0738566B2 (ja) デイジタルフイルタ
EP0753849A2 (en) Signal processing device
JPS6229219A (ja) アナログ信号の標本化回路
JPS59117836A (ja) 標本値補間装置
JPS6045976A (ja) Pcm変換装置
JPS62122423A (ja) デイジタル/アナログ変換回路
JPH0287823A (ja) 標本化周波数選択形ad,da変換装置および信号処理装置
JPH0361373B2 (ja)
JPH05122069A (ja) デジタル・アナログ変換器

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term