JPS62122423A - デイジタル／アナログ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はディジタル／アナログ（以下、Ｄ／Ａ）変換
回路に関し、特に同時に標本化された多チャンネルの信
号を一つのＤ／Ａ変換器を用いてＤ／Ａ変換する回路に
関するものである。

〔従来の技術〕

ディジタルオーディオ機器、たとえばＣＤ（コンパクト
ディスク）プレーヤやＰＣＭ録音機では、一般的に第４
図に示したシステムブロック図により２チヤンネルのス
テレオ信号が処理される。第４図において、（１）はＬ
（左）チャネルの入力端子、（２）はＲ（右）チャネル
の入力端子、（３）はアナログ／ディジタル（以下、Ａ
／Ｄ）変換回路、（４）は記録・再生部、（５）はＤ／
Ａ変換回路、（６）はＬチャネルの出力端子、（７）は
Ｒチャネルの出力端子である。

動作においてＬチャネルの入力端子（１）及びＲチャネ
ルの入力端子（２）から入力された２チャネルのアナロ
グ信号は、Ａ／Ｄ変換回路（３）で同時に標本化（サン
プリング）され、量子化及び符合化されてディジタル信
号に変換される。このディジタル信号は、記録・再生部
（４）で誤り訂正符号が付加され変調された後、ディス
クやテープなどの記録媒体に記録される。

一方、記録媒体に記録されたディジタル信号は記録・再
生部（４）において再生され、復調された後、誤り訂正
が行われて元のディジタル信号に変換され、Ｄ／Ａ変換
回路（５）にてＤ／Ａ変換され、しチャネルの出力端子
（６）及びＲチャネルの出力端子（７）から２チャネル
のアナログ信号として出力される。

この場合、従来のＤ／Ａ変換回路（５）としては第５図
及び第６図に示す回路構成が採用されていた。まず、第
５図において、（８）はＤ／Ａ変換すべきディジタル信
号の入力端子、（９）及び（１０）は直列−並列変換レ
ジスタ、（ｌり及び（Ｉ２）はＤ／Ａ変換器、（１３）
及び（１４）はデグリッチ回路、そして（１５）及び（
１６）はローパスフィルタである。尚、入力端子（８）
は第４図と対応させて一つになっているが、記録・再生
部（４）からＬ及びＲチャネル別個に出力されるときに
は、レジスタ（９）及び（Ｉ　Ｏ）はそれぞれ同時に記
録・再生部（４）からの出力信号を受けることになる。

動作において入力端子（８）から２チャネルのディジタ
ル信号が直列に交互に入力され、直列−並列変換レジス
タ（９）にてＬチャネルの信号が、直列−並列変換レジ
スタ（１０）にてＲチャネルの信号がそれぞれ並列信号
に変換されて、Ｄ／Ａ変換器（１１）及び（Ｉ２）でア
ナログ信号に戻される。続いてデグリッチ回路（１３）
及び（１４）にてそれぞれ第７図（ａ）及び（ｂ）に示
す信号波形が出力され、それぞれローパスフィルタ（１
５）及び（１６）を通って出力端子（６）及び（７）に
出力される。

第６図に示す従来のＤ／Ａ変換回路の別の例において、
（２０）は直列−並列変換レジスタ、（２里）はＤ／Ａ
変換回路、（２２）及び（２３）はデグリッチ回路、（
２４）及び（２５）はローパスフィルタである。動作に
おいて、入力端子（８）から入力された直列ディジタル
信号は、直列−並列変換レジスタ（２０）によってＬチ
ャネル、Ｒチャネル交互に並列信号に変換された後、Ｄ
／Ａ変換器（２１）にてアナログ信号に変換され、デグ
リッチ回路（２２）及び（２３）でそれぞれＬ及びＲチ
ャネルの信号が分離され、それぞれローパスフィルタ（
２４）及び（２５）を通って出力端子（６）及び（７）
に出力される。このとき、Ｄ／Ａ変換１（２１）は第５
図のＤ／Ａ変換器（１１）及び（１２）の半分の時間で
変換が可能で、デグリッチ回路（２２）及び（２３）の
出力信号はそれぞれ第８図（ａ）及び（ｂ）に示す様に
互いに□（ただし、Ｆｓは標本化周波Ｆｓ 数）だけ時間のずれた信号となっている。

〔発明が解決しようとする問題点〕

従来のＤ／Ａ変換回路は以上のように構成されていたの
で、第５図の場合には、Ｄ／Ａ変換器が２個必要であり
１６ビツトの様な高精度の場合には高価になるという問
題点があるとともに、第６ｓ 本化定理より一までの帯域信号が復元でき、すなわち周
波数が高くなると第９図の（ａ）及び（ｂ）の信号波形
図（第８図（ａ）及び（ｂ）の波形図にそれぞれ対応）
に示すように、−近辺の信号は最大９０’位相がずれて
しまいＤ／Ａ変換された信号の品質が劣化するという問
題点があった。

この発明は上記のような問題点を解消するため　　・に
なされたもので、一つのＤ／Ａ変換器を用いて各チャネ
ルの信号を時間的なずれを生じさせずにＤ／Ａ変換し、
しかも各チャネルの信号品質が均一で、安価に構成可能
なディジタル／アナログ変換回路を得ることを目的とす
る。

〔問題点を解決するための手段〕

この発明に係るＤ／Ａ変換回路は、Ｎチャネルの信号を
標本化間隔−をＮ等分した時間間隔上ｓ に補間ディジタルフィルタリングを行い、ひとつのＤ／
Ａ変換器のみを用いてＤ／Ａ変換を行ったものである。

〔作用〕

この発明におけるＤ／Ａ変換回路に用いられる補間ディ
ジタルフィルタは、同時に標本化された！ Ｎチャネルの信号を、□の時間だけそれぞ−ＦＳ れ順番に移動した時間間隔で標本化した信号に変換する
。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（２６）及び（２７）はＬ及びＲチャネル
において、各々Ｄ／Ａ変換すべきディジタル信号の入力
端子、（２８）はＬチャネルの遅延回路、（２９）はＲ
チャネルの補間ディジタルフィルタ、（３０）は遅延回
路（２８）及び補間ディジタルフィルタ（２９）の出力
を入力するセレクタ、であり、その他の部分は第６図と
同様であるので説明は省略する。

次に動作について第２図の信号波形図を用いて説明する
。ただし第２図の信号波形図は本来ディジタル信号のも
のをわかりやすくするため標本化信号として表現してい
る。入力端子（２６）からＬチャネルのディジタル信号
（第２図（ａ）のＤＬＩ〜ＤＬ５）が入力され、入力端
子（２７）から同時に標本化されたＲチャネルのディジ
タル信号（第２図（Ｃ）のＤＲ１〜ＤＲＹ）が入力され
る。Ｌチャネルのディジタル信号は第２図（ｂ）に示す
如く遅延回路（２８）で補間ディジタルフィルタ（２９
）の遅延量に対応する値だけ荘延されディジタル信号（
Ｄ’ＬＩ〜Ｄ’Ｌ６）となる。一方、Ｒチャネルのディ
ジタル信号は補間ディジタルフィルタ（２９）でＬチャ
ネルの信号より□遅れた信号（第２図（ｄ乃に変Ｆｓ 換されディジタル信号（Ｄ　’Ｒ１−Ｄ　’Ｒ４）とな
る。遅延回路（２８）及び補間ディジタルフィルタ（２
９）の両出力はセレクタ（３０）で選択され第２図（ｅ
）に示すディジタル信号となり、Ｄ／Ａ変換器（２１）
でＤ／Ａ変換された後、デグリッチ回路（２２）及び（
２３）でＬ及びＲチャネルの信号に分離され、ローパス
フィルタ（２４）及び（２５）でろ波されて元のアナロ
グ信号として出力端子（６）及び（７）より出力される
。

ここで遅延回路（２８）及び補間ディジタルフィルタ（
２９）の構成例としては、第３図に示すものが挙げられ
る。図において（５０）〜（６０）はＺ　−１遅延素子
、（６２）〜（６７）は定数乗算器、（６８）は加算器
、である。ここで７．−１は時間−を表す。

ｓ この補間ディジタルフィルタ（２９）は非巡回形Ｆ　Ｉ
　Ｒ（Ｆｉｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅ５ｐｏｎｓ
ｅ）フィルタであり、そのインパルス応答ｈ（ｎ）が次
の条件ｈ（ｎ）＝　ｈ（ｎ＋　−１−ｎ） を満足し、しかも周波数応答の標本数ｍが偶数であるも
のである。この時、フィルタは位相直線で遅延は整数（
＝−−１）＋−標本である。

第１Ｏ図（ａ）及び（ｂ）にｍか奇数及び偶数の場合の
インパルス応答の例を示す。従って、遅延回路（２８）
からは２−１標本遅れた信号が出力され、補間ディジタ
ルフィルタ（２９）からｍｌ　　標本遅れたディジタル
信号が出力されるので、セレクタ（３０）で交互にデー
タを゛選択すればよい。この場合、ローパスフィルタ（
２４）及び（２５）の出力は第９図（ａ）及び（Ｃ）に
それぞれ示すように位相差のない波形となる。

なお、上記実施例では２チャネルの場合を示したが、一
般に多チャネルの場合も同様に構成できる。一般にチャ
ネル数をＮとすると、標本化周波数がＮ倍の補間ディジ
タルフィルタを構成し、各は順次シフトしたデータを取
り出せばよい。

〔発明の効果〕

以上のように、この発明によれば補間ディジの時間ずつ
順次シフトして取り出すようにしたので、Ｄ／Ａ変換器
が一個で済み装置が安価になり、しかもＮチャネルの信
号の位相差がなくなり音質の劣化がないという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によりＤ／Ａ変換回路のブ
ロック図、第２図は第１図のＤ／Ａ変換回路各部のディ
ジタル信号を標本化信号に変換した波形図、第３図は第
１図の変換回路に用いられる遅延回路と補間ディジタル
フィルタのブロック図、第４図はディジタルオーディオ
機器の一般的なシステムブロック図であってこの発明及
び従来技術に共通な図、第５図は従来のＤ／Ａ変換回路
のブロック図、第６図は従来の別のＤ／Ａ変換回路のブ
ロック図、第７図は第５図のＤ／Ａ変換回路のデグリッ
チ信号波形図、第８図は第６図のＤ／Ａ変換回路のデグ
リッチ信号波形図、第９図は第６図及び第１図のＤ／Ａ
変換回路のアナログ出力信号波形を比較するための図、
第１Ｏ図はインパルス応答波形図、である。 （２８）は遅延回路、（２９）は補間ディジタルフィル
タ、（３０）はセレクタ、（３１）はＤ／Ａ変換器。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図 第２図 第７図 第８図 Ｆｉ 第９図

Claims (2)

【特許請求の範囲】
1. （１）Ｎ（Ｎ≧２）チャネルのディジタル信号を同時に
   標本化周波数にて標本化し、一つのディジタル／アナロ
   グ変換器により各チャネル毎にアナログ信号を出力する
   ディジタル／アナログ変換回路において、標本化時間間
   隔をＮ等分するとともにＮチャネルの各ディジタル信号
   をＮ等分された時間軸上に補間する手段と、該手段の出
   力を逐次選択して上記ディジタル／アナログ変換器に入
   力させる手段と、を設けたことを特徴とするディジタル
   ／アナログ変換回路。
2. （２）上記Ｎチャネルが２チャネルであり、上記補間す
   る手段が、一方のチャネルのディジタル信号を上記標本
   化時間間隔の半分の時間だけ移動した時間間隔で標本化
   した信号に変換する補間ディジタルフィルタと、該補間
   ディジタルフィルタの遅延時間に相当する遅延時間を有
   する回路と、で構成されている特許請求の範囲第１項に
   記載のディジタル／アナログ変換回路。