JPS63172525A - デジタル−アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデジタル−アナログ変換器に関する。

［従来の技術］ デジタル技術の民生用機器、中でもオーディオ機器への
応用に伴ない、オーディオ信号を所定の周波数でサンプ
リングし、そのサンプリング値をデジタル信号に変換し
、特殊の信号処理を施した後、情報記録媒体に記録し、
再生時、この情報記録媒体から読み取ったデジタル信号
に特殊の信号処理を施した後、デジタル−アナログ変換
器によって元のオーディオ信号に変換する方式のデジタ
ル・オーディオ・ディスク・プレーヤーが開発され、ま
た、最近では、情報記録媒体が磁気テープであるデジタ
ル・オーディオ・テープ・プレーヤーが開発されつつあ
る。

このような信号処理過程において、記録系では、原信号
（オーディオ信号）　（第６図（ａ））をその帯域幅の
２倍以上のサンプリング周波数ｆｓで標本化したインパ
ルス列は、第６図（１））に示すように、周波数 ｎ−ｆｓ　　（ｎ＝１．２．３−−−−−−　）の両側
で、折り返し雑音Ｎ１、Ｎ２・・・・・・を生じる。

再生系では、このインパルス列をデジタル−アナログ変
換器ににって第６図（Ｃ）に示すようなパルス振幅変調
（ＰＡＭ−ｐｕｔｓ　ａｍｐｌｉｔｕｄｅ　ｍｏｄｕｌ
ａｔｉｏｎ　）信号に変換した後、アナログ信号を得て
いる。

ＰＡＭ信丹波形においては、第６図（Ｃ）に示すように
、 ｌ　５ｉｎ（πｆ／ｆｓ）　　Ｉ　／　Ｄｒｆ／ｆｓ）
特性に添って折り返し雑音を発生するため、再生帯域以
上の不要な周波数成分を除去するローパスフィルタが必
要である。

［発明が解決しようとする問題点］ このローパスフィルタは急峻な減衰特性が要求されるた
め、最近では、アナログ・ローパスフィルタに代わって
、通過帯域内での位相回転がないなどの点で優れたデジ
タルフィルタが用いられることが多いが、反面、ハード
ウェアが複雑になる欠点がある。

また、ローパスフィルタとして理想的な特性の実現は実
際上不可能であり、上記折り返し雑音を充分に除去する
ことはできなかった。

そこで、発明者は、ローパスフィルタの特性改善はさて
おぎ、目を転じて、折り返し雑音そのもの低減に着眼し
、以下のような本発明の完成にいたった。

［問題点を解決するための手段］ 本発明は、 デジタル信号がｎビットの第１のパルス符丹変調（ＰＣ
Ｍ−ｐｕｌｓ　ｃｏｄｅ　ｍｏｄｕｌａｔｉｏｎ　）デ
ータ・・・・・・Ｄｋ−３、Ｄｋ−２、Ｄｋ−１・・・
・・・で与えられ、かつ、この第１のＰＣＭデータが基
準クロックに同期して順次入力され、この第１のＰＣＭ
データをパルス振幅変調（ＰＡＭ−ｐｕｔｓ　ａｍｐｌ
ｉｔｕｄｅ　ｍｏｄｕｌａｔｉｏｎ　）信号に変換する
デジタル−アナログ変換器において、 上記第１のＰＣＭデータ ・・・・・・Ｄｋ−３、Ｄｋ−２、Ｄｋ−１・・・・・
・を順次一時記憶して、この第１のＰＣＭデータより順
次遅延された第２のＰＣＭデータ ・・・・・・Ｄｋ−４、Ｄｋ−３、Ｄｋ−２・・・・・
・を順次出力するｎビットの第１のラッチ回路２と、上
記第１のＩ”０Ｍデータの現在のサンプル値からこのサ
ンプル値より１サンプル前の第２のＰＣＭデータを減算
して、 ・・・・・・（Ｄｋ−３−Ｄｋ−４）、（Ｄｋ−２−Ｄ
ｋ−３＞、（Ｄｋ−１−Ｄｋ−２’）・・・・・・なる
（ｎ＋１）ビットの第３のＰＣＭデータを順次出力する
減算回路３と、 この（ｎ＋１）ビットの第３のＰＣＭデータを順次一時
記憶して、順次出力する（ｎ＋１）ビットの第２のラッ
チ回路４と、 この（ｎ＋１）ビットの第３のＰＣＭデータを第１のＲ
ＡＭ信号に変換する（ｎ＋１）ビットのデジタル−アナ
ログ変換回路５と、 このデジタル−アナログ変換回路５の出力を積分する積
分回路６と、 からなり、 この積分回路６の出力を第２のＲＡＭ信号として取り出
す、 ことを特徴とする特 ［作用］ 第２図において説明する。

上記ｎビットの第１のＰＣＭデータ（第２図（ａ・・・
・・・Ｄｋ−３、Ｄｋ−２、Ｄｋ−１・・・・・・は第
１のクロック（第２図（ｂ））に同期して第１のラッチ
回路２に順次一時記憶され、上記第１のＰＣＭデータよ
り順次遅延されたｎビットの第２のＰＣＭデータ（第２
図（Ｃ）） ・・・・・・Ｄｋ−４、Ｄｋ−３、Ｄｋ−２・・・・・
・として順次出力される。

上記第１のＰＣＭデータの現在のサンプル値からこのサ
ンプル値より１サンプル前の第２のＰＣＭデータが減算
回路３によって減算されて、・・・・・・（［）ｋ−３
−Ｄｋ−４）、（Ｄｋ−２−Ｄｋ−３）、（Ｄｋ−１−
Ｄｋ−２）・・・・・・なる（ｎ＋１）ビットの第３の
ＰＣＭデータ（第２図（ｄ））が順次出力される。

この（ｎ＋１）ビットの第３のＰＣＭデータが第２のク
ロック（第２図（０））に同期して第２のラッチ回路４
に順次一時記憶されて、第２図（ｆ）に示すように順次
出力される。

この（ｎ＋１）ビットの第３のＰＣＭデータをデジタル
−アナログ変換回路５によって第１のＰＡＭ信号（第２
図（ｇ））に変換し、 この第１のＰＡＭ信号を積分回路６によって積分し、 この積分出力を第２のＰＡＭ信号（第２図（ｈ））とし
て取り出す。

この第２のＰＡＭ信号は、上記第１のＰＣＭデータ（第
２図（ａ））の現在のサンプル値と、このサンプル値よ
り１サンプル前の上記第２のＰＣＭデータ（第２図（Ｃ
））のサンプル値とを差分に比例した傾斜で、その出力
が増減する。

したがって、第２のＰＡＭ信号は第３図（ｂ）に示すよ
うになる。第３図（ａ）は従来例におけるＰＡＭ信号を
示す。

すなわち、本発明における第２のＰＡＭ信号は、第１の
ＰＡＭ信号のサンプル値間を直線で補間したものとなり
、その信号波形は滑かなものとなる。

その結果、第２のＰＡＭ信号に含まれる折り返し雑音は
、従来のものに対して著しく低減される。

［実施例］ 第１図および第２図において説明する。

１は再生系におけるデジタル信号処理回路で、１６ビツ
トの第１のパルス符号変−（ＰＣＭ−ｐｕＩｓ　ｃｏｄ
ｅ　　ｍｏｄｕｌａｔｉｏｎ　＞データ（第２図（ａ）
）・・・・・・Ｄｋ−３、Ｄｋ−２、Ｄｋ−１・・・・
・・が基準クロックに同期して順次出力される。

各ＰＣＭデータは、 ［Ｄ１５Ｄ１４・・・・・・ＤＩ　ＤＯ］で与えられる
。

２は上記第１のＰＣＭデータ ・・・・・・Ｄｋ−３、Ｄｋ−２、Ｄｋ−１・・・・・
・を第１のクロック（第２図（ｂ））に同期して順次一
時記憶して、この第１のＰＣＭデータより順次遅延され
た第２のＰＣＭデータ（第２図（Ｃ））・・・・・・Ｄ
ｋ−４、Ｄｋ−３、Ｄｋ−２・・・・・・を順次出力す
る１６ビツトの第１のラッチ回路である。

３は上記第１のＰＣＭデータの現在のサンプル値からこ
のサンプル値より１サンプル前の第２のＰＣＭデータを
減算して、 ・・・・・・（Ｄｋ−３−Ｄｋ−４）、（Ｄｋ−２−Ｄ
ｋ−３＞、（Ｄｋ−１−Ｄｋ−２）・・・・・・なる１
７ビツトの第３のＰＣＭデータ（第２図（ｄ））を順次
出力する減算回路である。

・４はこの１７ビツトの第３のＰＣＭデータを第２のク
ロック（第２図（ｅ））に同期して第順次一時記憶して
、第２図（ｆ）に示すように順次出力する１７ビツトの
第２のラッチ回路である。

５はこの第３のＰＣＭデータを第１のＰＡＭ信号（第２
図（ｇ））に変換するデジタル−アナログ変換回路であ
る。

６はこの第１のＰＡＭ信号を積分して、その積分出力を
第２のＰへＭ信号（第２図（ｈ））として出力する積分
回路である。

７は第２のＰＡＭ信号から不要な帯域の周波数成分を除
去するローパスフィルタである。

次に、従来例におけるＰＡＭ信号と、本実施例における
第２のＲＡＭ信号のスペクトルをラプラス変換による波
形解析手法によって求める。（計算の途中は省略する） 従来例におけるＲＡＭ信号のインパルス応答波形ｆ　（
ｔ）は、次のようなユニット関数ｕ　（ｔ）を重ね合わ
せたものとして与えられるから、ｆ（ｔ）　＝ｕ（ｔ）
　−ｕ（ｔ−Ｔ）となる。

これをラプラス変換すると、 Ｈ（ｓ）　＝　１／ｓ−１／ｓ　−ｅ−ＴＳ＝１／ｓ　
−（１−ｅ”　） となり、 −ｊω丁 Ｈ（ｊω）　＝１／　ｊω・（１−ｅ　　　　）＝１／
ω−（ｓｉｎ　　０丁　＋ｊ（ｃｏｓ　　ωＴ−１））
となる。

したがって、 ｌ　　Ｈ（ｊω）　　　Ｉ　　＝Ｔ　　−ｌ　　５ｉｎ
（ωＴ／２）／　　（ω丁／２）ｌとなり、そのスペク
トルは第４図Ａに示すようになる。

また、第２のＲＡＭ信号のインパルス応答波形ｆ　（ｔ
）は、同様にして、次のようなユニット関数ｕ　（ｔ）
を重ね合わせたものとして与えられるから、ｆ　（ｔ）
　　＝ｔ／Ｔ　　−ｕ　（ｔ）　　−２（ｔ−Ｔ）／Ｔ
　−ｕ　（を−丁）＋　（ｔ−２Ｔ）／Ｔ　−ｕ　（ｔ
−２Ｔ）となる。

これをラプラス変換すると、 Ｈ（ｓ）　　＝１／Ｔｓ２−２／Ｔｓ２−　　ｅ−丁Ｓ
＋１７丁Ｓ２　　、　　ｅ−２Ｔｓ となり、以下、同様にして、 ｌ　ｔ−１（ｊω）　　ｌ　＝　ｌ　ｃｏｓ　ωＴ−ｊ
ｓｉｎωＴ　ｌ　・Ｔ　・（ｓｉｎ（ω丁／２）／　　
（ωＴ／２））　　２＝Ｔ　　・　（ｓｉｎ（ωＴ／２
）／　　（ω丁／２））　　２なり、そのスペクトルは
第４図Ｂに示すようになる。

すなわち、第２０ＰＡＭ信号のスペクトルは、（ｓｉｎ
（ω丁／２）／　　（ωＴ／２））　　”のカーブで表
わされるから、従来例におけるＲＡＭ信号に比べて折り
返し雑音が著しく低減される。

第５図は本実施例の一興体例の回路構成を示す図である
。

第１のラッチ回路２は１６個のＤ−フリップフロップ回
路で構成され、同様に、第２のラッチ回路４は１７個の
Ｄ−フリップフロップ回路で構成される。また、減算回
路３は４個の４ビツト２進加算器で構成される。そして
、これらの加算器は第１のラッチ回路２の反転出力を使
っているので、減算動作をする。

［考案の効果］ 本考案は、デジタル−アナログ変換後の第２のＲＡＭ信
号に含まれる折り返し雑音が著しく低減されため、本発
明が例えばオーディオ機器に搭載された場合、折り返し
雑音による他のアナログ回路への不要スプリアスが低減
され、低歪率、高Ｓ／Ｎ比などの特性が向上し、また、
同等の緒特性を維持するものでは、ローパスフィルタは
より低次のものでよく安価となる、効果がある。

【図面の簡単な説明】

第１図は本発明のデジタル−アナログ変換器の構成を示
す図、第２図は同、各部の信号波形および動作を示す図
、第３図、は従来例におけるＲＡＭ信号と本発明におけ
る第２のＲＡＭ信号の信号波形を示す図、第４図は従来
例におけるＲＡＭ信号と本発明における第２のＲＡＭ信
号のスペクトルを表わす図、第５図は具体例を示す図、
第６図は従来のデジタル−アナログ変換器の構成を示す
図である。 １・・・・・・デジタル信号処理回路、２・・・・・・
第１のラッチ回路、３・・・・・・減算回路、４・・・
・・・第２のラッチ回路、５・・・・・・デジタル−ア
ナログ変換回路、６・・・・・・積分回路、７・・・・
・・ローパスフィルタ。 特許出願人　オンキヨー株式会社 才２ｇ１Ｕ ＋５節 ＋４巴 才６図

Claims (1)

1. 【特許請求の範囲】 デジタル信号がｎビットの第１のパルス符号変調データ ・・・・・・Ｄｋ−３、Ｄｋ−２、Ｄｋ−１・・・・・
   ・ で与えられ、かつ、当該第１のＰＣＭデータが基準クロ
   ックに同期して順次入力され、当該第１のＰＣＭデータ
   をパルス振幅変調（ＰＡＭ−ｐｕｌｓ　ａｍｐｌｉｔｕ
   ｄｅ　ｍｏｄｕｌａｔｉｏｎ）信号に変換するデジタル
   −アナログ変換器において、 上記第１のＰＣＭデータ ・・・・・・Ｄｋ−３、Ｄｋ−２、Ｄｋ−１・・・・・
   ・ を順次一時記憶して、当該第１のＰＣＭデータより順次
   遅延された第２のＰＣＭデータ ・・・・・・Ｄｋ−４、Ｄｋ−３、Ｄｋ−２・・・・・
   ・ を順次出力するｎビットの第１のラッチ回路（２）と、 上記第１のＰＣＭデータの現在のサンプル値から当該サ
   ンプル値より１サンプル前の第２のＰＣＭデータを減算
   して、 ・・・・・・（Ｄｋ−３−Ｄｋ−４）、（Ｄｋ−２−Ｄ
   Ｋ−３）、（ＤＫ−１−Ｄｋ−２）・・・・・・ なる（ｎ＋１）ビットの第３のＰＣＭデータを順次出力
   する減算回路（３）と、 当該（ｎ＋１）ビットの第３のＰＣＭデータを順次一時
   記憶して、順次出力する（ｎ＋１）ビットの第２のラッ
   チ回路（４）と、 当該（ｎ＋１）ビットの第３のＰＣＭデータを第１のＰ
   ＡＭ信号に変換する（ｎ＋１）ビットのデジタル−アナ
   ログ変換回路（５）と、 当該デジタル−アナログ変換回路（５）の出力を積分す
   る積分回路（６）と、 からなり、当該積分回路（６）の出力を第２のＰＡＭ信
   号として取り出すことを特徴とするデジタル−アナログ
   変換器。