KR100326892B1

KR100326892B1 - 구조가개선된데이타압축인코더와디코더

Info

Publication number: KR100326892B1
Application number: KR1019970037445A
Authority: KR
Inventors: 요시아키 다나카; 노히리코 후치가미; 소지 우에노
Original assignee: 슈즈이 다케오; 닛폰 비구타 가부시키가이샤
Priority date: 1996-03-11
Filing date: 1997-07-31
Publication date: 2002-06-24
Also published as: JPH09307448A; KR980012965A

Abstract

인코딩된 고주파 성분에서 데이타 압축으로 인한 에러를 최소화하기 위해, 압축되지 않을 때 제 1 샘플링 주파수로, 그리고 데이타 압축될 때 상기 제 1 샘플링 주파수보다 2 배 또는 4 배 높은 제 2 샘플링 주파수로, 아날로그 입력 신호를 아날로그/디지탈 변환하도록 설계된 오디오 신호 인코더가 제공된다. 이 인코더에 의해 생성된 디지탈 신호를 디코딩하는 디코더, 및 상기 디지탈 신호를 저장하는 기록 캐리어가 또한 제공된다.

Description

구조가 개선된 데이타 압축 인코더와 디코더

본 발명은 인코더, 디코더 및 기록 캐리어에 관한 것으로, 특히 기록 캐리어 상에 저장하기 위해 데이타를 압축하는 인코더, 데이타 압축되어 기록 캐리어 상에 기록된 데이타를 재생을 위해 신장하는 디코더, 및 데이타 압축 상태로 데이타를 저장하는 기록 캐리어에 관한 것이다,

"컴팩트 디스크(CD)"와 같이 광학적으로 판독 가능한 디스크는, 종래의 자기테이프보다 오디오 기록 캐리어(기록 매체)로서 폭넓게 이용되어 왔다. 8 비트 고정 길이 데이타 심볼을 이용하는 EFM 기록 포맷과; 서브코드, 오디오 데이타 및CRC를 포함하는 데이타 포맷은 CD용 논리 포맷이다. 다양한 응용 기능을 가진 CD 플레이어가 현재 개발되고 있다.

CD는 고속 액세스 및 대량 저장을 위해 전자 출판 분야에 폭넓게 응용되고 있으며, TOC(Table Of Contents)의 부재를 검출하거나 Q 채널의 서브 코드에서 제어 비트(4비트)를 식별함으로써 CD-ROM으로서 이용된다. 하지만, CD-ROM은 ADPCM에 의해 압축되며, 이에 의해 원래의 음질 수준으로 오디오 신호를 재생할 수 없다는 단점을 가지고 있다. 따라서, 높은 충실도(high fidelity)를 달성하도록 설계된 기록 시스템이 요구된다. 바꾸어 말하면, 종래의 CD의 2 배 대역 내의 오디오 신호를 기록할 수 있는 광 디스크의 개발이 요구된다.

본 발명의 주목적은 종래 기술의 단점을 회피하는데 있다.

본 발명의 다른 목적은 고주파 성분의 압축으로 인한 에러가 최소화되도록, 소정의 샘플링 주파수 및 이 소정의 샘플링 주파수보다 2 배 높은 샘플링 주파수로신호를 인코딩하고, 상기 2 배인 샘플링 주파수로 인코딩된 신호의 고주파 성분만을 압축하도록 설계된 인코딩 시스템을 제공하는데 있다.

본 발명의 또 다른 목적은 상기 인코딩 시스템에 의해 인코딩된 신호를 디코딩하여 저장하는 디코딩 시스템 및 기록 캐리어를 제공하는데 있다.

도 1은 본 발명의 제 1 실시예에 따른 인코딩 장치를 보인 블록도.

도 2는 도 1에 도시된 인코딩 장치에 의해 A/S 변환된 신호의 파형도.

도 3은 도 1의 인코딩 장치에 의해 생성된 사용자 데이타 코드를 보인 도면.

도 4는 본 발명의 제 2 실시예에 따른 디코딩 장치를 보인 블록도.

도 5는 도 4에 도시된 디코딩 장치에 의해 D/A 변환된 신호의 파형도.

도 6은 본 발명의 제 3 실시예에 따른 인코딩 장치를 보인 블록도.

도 7은 도 6의 인코딩 장치에 의해 생성된 사용자 데이타 코드를 보인 도면.

도 8은 본 발명의 제 4 실시예에 따른 디코딩 장치를 보인 블록도.

도 9는 본 발명의 제 5 실시예에 따른 인코딩 장치를 보인 블록도.

도 10은 본 발명의 제 6 실시예에 따른 디코딩 장치를 보인 블록도.

도 11은 본 발명의 제 7 실시예에 따른 인코딩 장치를 보인 블록도.

도 12는 본 발명의 제 8 실시예에 따른 디코딩 장치를 보인 블록도.

도 13은 본 발명의 제 5 및 제 13 실시예의 인코딩 장치에 의해 생성된 사용자 데이타 코드를 보인 도면.

도 14는 본 발명의 제 10 실시예에 따른 디코딩 장치를 보인 블록도.

도 15는 본 발명의 제 12 실시예에 따른 디코딩 장치를 보인 블록도.

도 16은 본 발명의 제 14 실시예에 따른 인코딩 장치를 보인 일부 블록도.

도 17은 본 발명의 제 15 실시예에 따른 디코딩 장치를 보인 일부 블록도.

도 18은 본 발명의 제 16 실시예에 따른 인코딩 장치를 보인 블록도.

도 19는 도 18의 인코딩 장치에 의해 A/D 변환된 신호의 파형도.

도 20은 도 18의 인코딩 장치에 의해 생성된 사용자 데이타 코드를 보인 도면.

도 21은 본 발명의 제 17 실시예에 따른 디코딩 장치를 보인 블록도.

도 22는 도 21의 디코딩 장치에 의해 D/A 변환된 신호의 파형도.

도 23은 본 발명의 제 18 실시예에 따른 인코딩 장치에 의해 생성된 사용자 데이타 코드를 보인 도면.

도 24는 본 발명의 제 20 실시예에 따른 인코딩 장치를 보인 블록도.

도 25는 도 24의 인코딩 장치에 의해 생성된 사용자 데이타 코드를 보인 도면.

도 26은 본 발명의 제 21 실시예에 따른 디코딩 장치를 보인 블록도.

도 27은 본 발명의 제 22 실시예에 따른 인코딩 장치를 보인 블록도.

도 28은 도 27의 인코딩 장치의 신호 처리 회로의 회로 구조를 보인 블록도.

도 29는 도 27의 인코딩 장치에 의해 A/D 변환된 신호의 파형도.

도 30은 본 발명의 제 23 실시예에 따른 디코딩 장치를 보인 블록도.

도 31은 도 30의 디코딩 장치의 신호 처리 회로를 보인 블록도.

도 32는 도 30에 도시된 디코딩 장치에 의해 D/A 변환된 신호의 파형도.

도 33은 본 발명의 제 24 및 제 28실시예에 따른 인코딩 장치에 이용된 신호처리 회로를 보인 블록도.

도 34는 본 발명의 제 24 및 제 28 실시예에 따른 인코딩 장치에 의해 A/D 변환된 신호의 파형도.

도 35는 본 발명의 제 25 실시예에 따른 디코딩 회로의 신호 처리 회로를 보인 회로도.

도 36은 도 28 및 도 33의 신호 처리 회로에 이용된 필터의 특성을 보인 그래프.

도 37은 본 발명의 제 27 실시예에 따른 디코딩 회로의 신호 처리 회로를 보인 회로도.

도 38은 본 발명의 제 28 실시예에 따른 인코딩 장치의 DVD 인코더에 의해 팩킹된 사용자 데이타 코드를 보인 도면.

도 39는 본 발명의 제 29 실시예에 따른 디코딩 장치에 이용된 신호 처리 회로를 보인 회로도.

도 40은 본 발명의 제 30 실시예에 따른 인코딩 장치를 보인 블록도.

도 41은 도 40의 신호 처리 회로에 이용된 필터의 특성을 보인 그래프.

도 42는 본 발명의 제 31 실시예에 따른 디코딩 장치의 신호 처리 회로를 보인 블록도.

도 43은 본 발명의 제 32 실시예에 따른 인코딩 장치를 보인 블록도.

도 44는 도 43의 인코딩 장치에 의해 A/D 변환된 신호의 파형도.

도 45는 본 발명의 제 33 실시예에 따른 디코딩 장치를 보인 블록도.

도 46은 도 45의 디코딩 장치에 의해 D/A 변환된 신호의 파형도.

도 47은 본 발명의 제 34 실시예에 따른 인코딩 장치를 보인 블록도.

도 48은 본 발명의 제 35 실시예에 따른 디코딩 장치의 신호 처리 회로를 보인 블록도.

* 도면의 주요 부분에 대한 부호의 설명

2, 3 : A/D 변환기 4 : 스위치

5 : 클럭 발생기 6 : 차 계산기

7 : 패킹 인코더 100 : 인코딩 장치

200 : 디코딩 장치

이하에서, 본 발명은 본 발명의 바람직한 실시예의 첨부 도면과 상세한 설명으로부터 보다 충분히 이해될 수 있으며, 이는 설명과 이해를 위한 것에 불과하며특정 실시예에 본 발명이 국한되는 것은 아니다.

본 발명의 제 1 특징에 따라, (a) 제 1 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 제 1 A/D 변환 회로와, (b) 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 2 데이타 스트림으로 변환하는 제 2 A/D 변환 회로와, (c) 제 1 데이타 스트림의 디지탈 코드와 시간 시퀸스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림을 생성하기 위해 교번으로 제 2 데이타 스트림의 디지탈 코드를 데시메이팅하는 데시메이팅 수단과, (d) 차코드를 생성하기 위해, 제 3 데이타 스트림의 디지탈 코드중 하나의 디지탈 코드와 제 1 데이타 스트림의 디지탈 코드 각각과의 차를 결정하는 차코드 생성 회로와, (e) 차코드 생성 회로에 의해 결정된 차코드와 디지탈코드의 제 1 데이타 스트림을 소정의 포맷으로 팩킹하는 팩킹 수단을 구비한 인코딩 장치가 제공된다.

본 발명의 바람직한 모드에서, 제 3 A/D 변환 회로, 제 4 A/D 변환 회로, 제 2 데시메이팅 수단, 및 제 2 차코드 생성 회로도 제공된다. 제 3A/D 변환 회로는 제 1샘플링 주파수로 제 1 아날로그 입력 신호와는 다른 제 2 아날로그 입력 신호를 디지탈 코드의 제 4 데이타 스트림으로 변환한다. 제 4 A/D 변환 회로는 제 2 샘플링 주파수로 제 2아날로그 입력 신호를 디지탈 코드의 제 5 데이타 스트림으로 변환한다. 제 2 데시메이팅 수단은 제 4 데이타 스트림의 디지탈 코드와 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 6 데이타 스트림을 생성하기 위해 제 5 테이타 스트림의 디지탈 코드를 데시메이팅한다. 제 2 차코드 생성 회로는 제 2 차코드를 생성하기 위해 제6 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드와 제 4 데이타 스트림의 디지탈 코드의 각각과의 차를 결정한다. 팩킹 수단은, 데이타 코드를 생성하기 위해 소정의 포맷으로 제 1 및 제 2 차코드, 및 디지탈 코드의 제 1 및 제 4 데이타 스트림을 팩킹하고, 디지탈 코드의 제 1 및 제 4 데이타 스트림으로부터 분리된 제 3 채널로서 제 1 및 제 2 차코드를 데이타 코드에 위치시킨다.

본 발명의 다른 바람직한 모드에서, 데시메이팅 수단은 디지탈 코드의 제 2 데이타 스트림을 디지탈 코드의 제 4 데이타 스트림과 디지탈 코드의 제 3 데이타 스트림으로 분리할 수도 있다. 제 2 차코드 생성 회로가 또한 제공될 수도 있으며, 이 회로는 제 2 차코드를 생성하기 위해 제 4 데이타 스트림의 디지탈 코드의 하나의 디지탈 코드와 제 1 데이타 스트림의 디지탈 코드의 각각의 함수인 데이타 코드 또는 제 1 데이타 스트림의 디지탈 코드 각각의 차를 결정한다. 팩킹 수단은 소정의 포맷으로 제 2 차코드에 의해 결정된 제 2 차코드와 차코드 생성 회로에 의해 결정된 차코드와 디지탈 코드의 제 1데이타 스트림을 팩킹한다.

스케일링 수단이 또한 소정의 포맷 각각으로 차코드를 스케일링하기 위해 제공될 수도 있다.

예측 코드 생성 수단, 제 2 차코드 생성 회로, 및 스케일링 수단이 또한 제공될 수 있다. 예측 코드 생성 수단은 디지탈 코드의 제 2 데이타 스트림을 기초로 예측 코드를 생성한다. 제 2 차코드 생성 회로는 제 2 차코드를 생성하기 위해 예측 코드 중 하나의 예측 코드와 제 4 데이타 스트림의 디지탈 코드의 각각의 차를 결정한다. 스케일링 수단은 각각의 소정의 프레임으로 제 2 차코드 생성 회로에 의해 결정된 제 2 차코드와 차코드 생성 회로에 의해 결정된 차코드를 스케일링 한다. 팩킹 수단은 소정의 포맷으로 제 2 차코드 생성 회로에 의해 결정된 제 2 차코드와 차코드 생성 회로에 의해 결정된 차코드와 디지탈 코드의 제 1 데이타 스트림을 팩킹한다.

본 발명의 제 2 특징에 따라, (a)제 1샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 제 1A/D 변환 회로와, (b)제 1샘플링 주파수의 4 배인 제 2샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 2 데이타 스트림으로 변환하는 제 2A/D 변환 회로와, (c)제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드의 함수, 또는 제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드, 제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드의 함수를 기준 코드 각각으로서 결정하는 기준 코드 결정 수단과, (d)제 1 차코드를 생성하기 위해 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 제 2 데이타 스트림의 디지탈 코드의 일부와 제 1 데이타 스트림의 디지탈 코드와의 차를 결정하는 제 1 차코드 생성 회로와, (e)제 2 차코드를 생성하기 위해 디지탈 코드의 제 1 데이타 스트림의 연속적인 두 디지탈 코드 사이의 중간 포인트와 시간 시퀀스 면에서 일치하는 디지탈 코드 각각의 제 2데이타 스트림의 일부와 기준 코드와의 차를 결정하는 제 2 차코드 생성 회로와, (f)소정의 포맷으로 제 1 및 제 2 차코드와 디지탈 코드의 제 1 데이타 스트림을 팩킹하는 팩킹 수단을 구비한 인코딩 장치가 제공된다.

본 발명의 제 3 특징에 따라, (a) 제 1샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 제 1A/D 변환 회로와, (b) 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 2 데이타 스트림으로 변환하는 제 2A/D 변환 회로와, (c) 제 1 차코드를 생성하기 위해 더지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 제 2 데이타 스트림의 디지탈 코드의 일부와 제 1 데이타 스트림의 디지탈 코드와의 차를 결정하는 제 1 차코드 생성 회로와, (d) ADPCM코드를 생성하기 위해 ADPCM으로 디지탈 코드의 제 1 스트림과 시간 시퀀스 면에서 일치하지 않는 디지탈 코드의 제 2 데이타 스트림의 일부를 인코딩하는 인코딩 수단과, (e)소정의 포맷으로 ADPCM 코드, 차코드, 디지탈 코드의 제 1 데이타 스트림을 팩킹하는 팩킹 수단을 구비한 인코딩 장치가 제공된다.

본 발명의 제 4특징에 따라, (a) 디지탈 코드의 제 4 데이타 스트림의 디코딩된 절반을 기초로 디지탈 코드의 제 4 데이타 스트림을 디코딩하고 디지탈 코드의 제 1 데이타 스트림의 2 배인 디지탈 코드의 제 4 데이타 스트림의 절반을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림에 차코드를 가산하는 디코딩 회로와, (b) 제 1샘플링 주파수로 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 1 D/A 변환 회로와, (c) 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수로 디지탈 코드의 제 4 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A변환 회로를 구비하며, 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수로 아날로그 신호를 A/D 변환하고 제 2 데이타 스트림의 디지탈 코드를 데시메이팅함으로써 생성되며 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림과 디지탈 코드의 제 1 데이타 스크림과의 차코드와 아날로그 신호가 제 1샘플링 주파수로 A/D 변환된 디지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 5 특징에 따라, (a) 디지탈 코드의 제 4 데이타 스트림의 디코딩된 절반을 기초로 디지탈 코드의 제 4 데이타 스트링을 디코딩하고 디지탈 코드의 제 1 데이타 스트림의 2 배인 디지탈 코드의 제 4 데이타 스트림의 절반을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트립에 차코드를 가산하는 디코딩 회로와, (b) 제 1샘플링 주파수로 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 1 D/A변환 회로와, (c) 아날로그 신호로 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수로 디지탈 코드의 제 4 데이타 스트림을 D/A 변환하는 제 2 D/A변환 회로를 구비하며, 제 1샘플링 주파수의 2 배인 제 2 샘플링 주파수로 2 채널 아날로그 신호를 A/D 변환하고 제 2데이타 스트림의 디지탈 코드를 교번으로 데시메이팅함으로써 생성되며 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림과 디지탈 코드의 제 1 데이타 스크림과의 차코드, 및 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 2 채널 아날로그 신호가 제 1샘플링 주파수로 A/D 변환된 디지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 6 특징에 따라, (a) 제 3 데이타 스트림을 디코딩하기 위해 제1 차코드로 디지탈 코드의 제 1 데이타 스트림을 가산하는 제 1 디코딩 회로와, (b) 디지탈 코드의 제 4 데이타 스트림을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림의 하나의 디지탈 코드의 함수로서 데이타 코드 각각 또는 디지탈 코드의 제 1 데이타 스트림에 또는 디코딩된 제 3 데이타 스트림에 제 2 차코드를 가산하는 제 2 디코딩 회로와, (c) 제 1샘플링 주파수의 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A 변환하는 D/A 변환 회로와, (d) 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수에서의 제 1 및 제 2 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 3및 제 4 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비하며, 디지탈 코드의 제 3 데이타 스트림과는 다른 제 2 데이타 스트림의 나머지를 포함하는 디지탈 코드의 제 1 데이타 스트림과 제 4 데이타 스트림중 하나의 함수로서 제공된 데이타 코드 각각 또는 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성된 제 2 차코드, 및 제 2 데이타 스트림의 디지탈 코드를 데시메이팅하며, 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되며, 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림과 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성된 제 1 차코드, 및 제 1샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 제 2 차코드, 제 1 차코드, 디지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 7 특징에 따라, (a) 디지탈 신호에 포함된 스케일링 정보를 이용하여 차코드의 값을 제어하는 차코드 제어 수단과, (b) 디지탈 코드의 제 4 데이타 스트림의 디코딩된 절반을 기초로 디지탈 코드의 제 4 데이타 스트림을 디코딩하며 디지탈 코드의 제 1 데이타 스트림의 2 배인 디지탈 코드의 제 4 데이타 스트림의 절반을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림에 차코드 제어 수단에 의해 제어된 차코드를 가산하는 디코딩 회로와, (c)아날로그 신호로 제 1샘플링 주파수에서의 디지탈 코드의 제 1 데이타 스트림을 D/A변환하는 제 1 D/A 변환회로와, (d) 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수의 디지탈 코드의 제 4 데이타 스트림을 아날로그 신호로 D/A변환하는 제 2 D/A 변환 회로를 구비하며, 각각의 소정의 프레임으로 스케일링된 차코드와, 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수에서의 2 채널 아날로그 신호를 A/D 변환하고 제 2 데이타 스트림의 디지탈 코드를 데시메이팅함으로써 생성되며 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림과 디지탈 코드의 제 1 데이타 스크림과의 차코드, 및 2 채널 아날로그 신호가 제 1샘플링 주파수로 A/D 변환된 디지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 8 특징에 따라, (a) 디지탈 신호에 포함된 스케일링 정보를 이용하여 제 1 및 제 2 차코드의 값을 제어하는 차코드 제어 수단과, (b) 제 3 데이타 스트림을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림에 차코드 제어 수단에 의해 제어된 제 1 차코드를 가산하는 제 1 디코딩 회로와, (c) 디지탈 코드의 제 4 데이타 스트림을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림중 하나의 함수로서 데이타 코드 각각 또는 디지탈 코드의 제 1 데이타 스트림에 또는 디코딩된 제 3 데이타 스트림에 차코드 제어 수단에 의해 제어된 제 2 차코드를 가산하는 제 2 디코딩 회로와, (d) 아날로그 신호로 제 1샘플링 주파수에서의 디지탈 코드의 제 1 데이타 스트림을 D/A변환하는 제 1 D/A 변환 회로와, (e) 아날로그 신호로 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수에서의 제 1 및 제 2 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 3 및 제 4 데이타 스트림을 D/A변환하는 제 2 D/A 변환 회로를 구비하며, 각각의 소정의 프레임으로 스케일링된 제 1 및 제 2 차코드, 디지탈 코드의 제 3 데이타 스트림과 다른 제 2 데이타 스트림의 나머지를 포함하는 제 4 데이타 스트림과 제 1 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드의 함수로서 제공된 데이타 코드 각각 또는 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성된 제 2 차코드, 및 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수로 아날로그 신호를 A/D 변환하고 제 2 데이타 스트림의 디지탈 코드를 데시메이팅함으로써 생성되며 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림과 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성된 제 1 차코드, 제 1샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 제 2 차코드, 제 1 차코드, 4지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제9 특징에 따라, (a) 디지탈 신호에 포함된 스케일링 정보를 이용하여 제 1 및 제 2 차코드의 값을 제어하는 차코드 제어 수단과, (b) 제 3 데이타 스트림을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림에 차코드 제어 수단에 의해 제어된 제 1 차코드를 가산하는 제 1 디코딩 회로와, (c) 디지탈 코드의 제 2 데이타 스트림을 기초로 예측된 코드를 생성시키는 예측 값 생성 수단과, (d) 디지탈 코드의 제 4 데이타 스트림을 디코딩하기 위해 예측값으로 차코드 제어 수단에 의해 제어된 제 2 차코드를 가산하는 제 2 디코딩 회로와, (e) 아날로그 신호로 제 1샘플링 주파수에서의 디지탈 코드의 제 1 데이타 스트림을 D/A변환하는 제 1 D/A 변환 회로와, (f) 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수에서의 제 1 및 제 2 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 3 및 제 4 데이타 스트림을 아날로그 신호로 D/A변환하는 제 2 D/A 변환 회로를 구비하며, 각각의 소정의 프레임으로 스케일링된 제 1 및 제 2 차코드, 디지탈 코드의 제 3 데이타 스트림과 다른 제 2 데이타 스트림의 나머지를 포함하는 디지탈 코드의 제 4 데이타 스트림과 제 1 데이타 스트림의 디지탈 코드중 하나의 디지탈 코드의 함수로서 제공된 데이타 코드 각각 또는 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성된 제 2 차코드, 및 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 제 1 샘플링 주파수의 2 배인 제 2샘플링 주파수로 아날로그 신호를 A/D 변환하고 제 2 데이타 스트림의 디지탈 코드를 데시메이팅함으로써 생성되며 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림과 디지탈코드의 제 1 데이타 스트림과의 차에 의해 생성된 제 1 차코드, 제 1 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 제 2 차코드, 제 1 차코드, 디지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 이해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 10 특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림에 제 1 차코드를 가산함으로써 4지탈 코드의 제 2 데이타 스트림의 4분의 1에 대응하는 제 1 코드를 디코딩하는 제 1 리코딩 회로와, (b) 제 2 차코드와 기준 코드를 이용하여 중간 신호에 대응하는 디지탈 코드의 제 2 데이타 스트림의 일부를 디코딩하며 디지탈 코드의 제 1 데이타 스트림의 연속적인 두 디지탈 코드 또는 하나를 이용하여 기준 코드를 결정함으로써 디지탈 코드의 제 2 데이타 스트림의 또 다른 4분의 1에 대응하는 제 2 코드를 디코딩하는 제 2디코딩 회로와, (c) 제 1 및 제 2 디코딩 회로에 의해 디코딩된 제 1 및 제 2 코드를 이용하여 디지탈 코드의 제 2 데이타 스트림의 나머지에 대응하는 제 3 및 제 4 코드를 디코딩하는 제 3 디코딩 회로와, (d) 디지탈 코드의 데이타 스트림을 생성하기 위해 순차적으로 제 1, 제 2, 제 3, 및 제 4 코드를 선택하는 선택 수단과, (e) 제 1샘플링 주파수에서의 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A변환하는 제 1 D/A변환 회로와, (f)제 1샘플링 주파수의 4 배인 제 2샘플링 주파수에서의 선택 수단에 의해 생성된 디지탈 코드의 데이타 스트림을 아날로그 신호로 D/A변환하는 제 2 D/A 변환회로를 구비하며, 제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드 사이의 중간 신호와 시간 시퀀스 면에서 일치하는 디지탈 코드 각각의 제 2 데이타스트림의 일부와 디지탈 코드의 제 1 데이타 스트림의 연속적인 두 디지탈 코드 또는 하나를 이용하여 결정된 기준 코드 각각과의 차에 의해 생성된 제 2 차코드, 제 1샘플링 주파수의 4 배인 제 2 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 제 2 데이타 스트림, 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 2 데이타 스트림의 일부와 디지탈 코드의 제 1 차코드와, 제 1샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 제 2 차코드, 제 1 차코드, 디지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 11 특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림에 차코드를 가산함으로써 디지탈 코드의 제 2 데이타 스트림의 4분의 1에 대응하는 제 1 코드를 디코딩하는 디코딩 회로와, (b)디코딩 회로에 의해 디코딩된 제 1 코드와 ADPCM 코드를 이용하여 디지탈 코드의 제 1 데이타 스트립과 시간 시퀀스 면에서 일치하지않는 디지탈 코드의 제 2 데이타 스트림의 일부를 디코딩하는 ADPCM 디코딩 회로와, (c)디지탈 코드의 데이타 스트림을 생성하기 위해 순차적으로 ADPCM 디코딩하는 회로에 의해 디코딩된 디지탈 코드의 제 2 데이타 스트림의 일부와 디코딩 회로에 의해 디코딩된 제 1 코드를 선택하는 선택 수단과, (d)제 1샘플링 주파수에서의 디지탈 코드비 제 1 데이타 스트림을 아날로그 신호로 D/A변환하는 제 1 D/A 변환 회로와, (e) 아날로그 신호로 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수에서의 선택 수단에 의해 생성된 디지탈 코드의 데이타 스트림을 D/A변환하는제 2 D/A 변환 회로를 구비하며, 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스면에서 일치하지 않는 디지탈 코드의 제 2 데이타 스트림의 ADPCM으로 인코딩함으로써 생성된 ADPCM코드, 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 제 2 데이타 스트림, 디지탈 코드의 제 1 데이타 스트림과 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 2 데이타 스트림의 일부와 디지탈 코드의 제 1 데이타 스트림과의 차에 의해 생성된 차코드, 제 1샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, ADPCM 코드, 차코드, 디지탈 코드의 제 1 데이타 스트림을 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 12 특징에 따라, (a) 제 1샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 A/D 변환 단계와, (b) 제 1샘플링 주파수의 2 배인 제 2 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 2 데이타 스트림으로 변환하는 제 2A/D 변환 단계와, (c) 제 1 데이타 스트림의 디지탈 코드와 시간 시퀀스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림을 생성하기 위해 제 2 데이타 스트림의 디지탈 코드를 데시메이팅하는 데시메이팅 단계와, (d) 차코드를 생성하기 위해 제 3 데이타 스트림의 디지탈 코드의 하나와 제 1 데이타 스트림의 디지탈 코드 각각의과의 차를 결정하는 차코드 생성 단계와, (e) 소정의 포맷으로 차코드 생성 단계에 의해 결정된 차코드와 디지탈 코드의 제 1 데이타 스트림을 팩킹하는 팩킹 단계에 의해 인코딩된 디지탈 신호의 스트림에 인코딩된 정보 기록 캐리어가 제공된다.

본 발명의 제 13 특징에 따라, (a) 제 1샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 A/D 변환하는 단계와, (b) 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 2 데이타 스트림으로 A/D 변환하는 단계와, (c)제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드의 함수 또는 제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드, 제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드의 함수를 기초로 각각을 기준 코드로서 결정하는 단계와, (d) 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하는 제 2 데이타 스트림의 디지탈 코드의 일부와 제 1 데이타 스트림의 디지탈 코드와의 차를 결정함으로써 제 1 차코드를 생성하는 단계와, (e) 디지탈 코드의 제 1 데이타 스트림의 연속적인 두 디지탈 코드 사이의 중간포인트와 시간 시퀸스 면에서 일치하는 디지탈 코드 각각의 제 2 데이타 스트림의 일부와 기준 코드와의 차를 결정함으로써 제 2 차코드를 생성하는 단계와, (f) 소정의 포맷으로 제 1 및 제 2 차코드와 디지탈 코드의 제 1 데이타 스트림을 팩킹하는 단계에 의해 인코딩된 디지탈 신호의 스트림이 저장되는 인코딩된 정보 기록 캐리어가 제공된다.

본 발명의 제 14 특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림으로 제 1 샘플링 주파수로 아날로그 입력 신호를 A/D 변환하는 단계와, (b) 디지탈 코드의 제 2 데이타 스트림으로 제 1샘플링 주파수의 4 배인 제 2샘플링 주파수로 아날로그 입력 신호를 A/D 변환하는 단계와, (c)디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하는 제 2 데이타 스트림의 디지탈 코드의 일부와 제 1 데이타 스트림의 디지탈 코드와의 차를 결정함으로써 제 1 차코드를 생성하는 단계와, (d) ABPCM코드를 생성하기 위해 ADPCM으로 디지탈 코드의 제 1스트림과 시간 시퀸스 면에서 일치하지않는 디지탈 코드의 제 2 데이타 스트림의 일부를 인코딩하는 단계와, (e) ADPCM 코드, 차코드, 디지탈 코드의 제 1 데이타 스트림을 소정의 포맷으로 팩킹하는 단재에 의해 인코딩된 디지탈 신호의 스트림이 저장되는 인코딩된 정보 기록 캐리어가 제공된다.

본 발명의 제 15 특징에 따라, (a) CD, DAT(Digital Audio Tape Recorder), 또는 DVD(Digital Video Disc) 규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 A/D 변환 회로와, (b) 디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역의 디지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와, (c) 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 저역 통과 필터 회로로부터 출력된 성분을 데시메이팅하는 데시메이팅 회로와, (d)제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성된 디지탈 코드와의 차인 차코드를 생성하는 차코드 생성 수단과, (e)차코드와 디지탈 코드의 제 2 데이타 스트림을 전송하는 전송 수단을 구비한 인코딩 장치가 제공된다.

본 발명의 바람직한 모드에서, 차코드 생성 수단은 또 제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성된 디지탈 코드와 다른 코드의 제 1 데이타 스트림의 일부를 포함하는 코드와의 차인 제 2차코드를 생성한다. 전송 수단은 또한 제 2차코드를 전송한다.

또한, 각각의 소정의 프레임으로 차코드를 스케일링하기 위해 스케일링 수단이 제공될 수 있다.

본 발명의 제 16 특징에 따라, (a)디지탈 코드의 제 1 데이타 스트림으로 CD, DAT또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 변환하는 A/D 변환 회로와, (b)디지탈 코드의 제 1 데이타 스트림의 절반인 대역에서 디지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와, (c)디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 저역통과 필터 회로로부터 출력된 성분을 교번으로 데시메이팅하는 데시메이팅 회로와, (d)제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와의 차인 제 1 차코드를 생성하는 제 1 차코드생성 수단과, (e)디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와 다른 디지탈 코드의 제 1데이타 스트림의 일부에 대응하는 디지탈 코드를 예측하는 예측 수단과, (f)디지탈 코드의 제 1데니타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와 다른 디지탈 코드의 제 1 데이타 스트림의 일부와 예측된 디지탈 코드와의 차인 제 2 차코드를 생성하는 제 2 차코드 생성 수단과, (g)각각의 소정의 프레임으로 제 1 및 제 2 차코드를 스케일링하는 스케일링 수단과, (h)스케일링 수단에 의해 스케일링된 제 1 및 제 2 차코드와 디지탈 코드의 제 2 데이타 스트림을 전송하는 전송 수단을 구비한 인코딩 장치가 제공된다.

본 발명의 제 17 특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림으로CD, DAT또는 DVD 규격애 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 변환하는 A/D 변환 회로와, (b) 디지탈 코드의 제 1 데이타 스트림의 4분의 1인 대역에서 4지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와, (c) 저역 통과 필터 회로로부터 출력된 성분의 4분의 1인 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 저역 통과 필터 회로로부터 출력된 성분을 데시메이팅하는 데시메이팅 회로와, (d) 제 4 코드 간격에서의 디지탈 코드의 제 1 데이타 스트림의 제 1부분과 제 2 데이타 스트림의 디지탈 코드와의 차인 제 1 차코드를 생성하는 제 1 차코드 생성 수단과, (e) 상기 제 1 부분 또는 제 1부분의 함수인 값과 제 4 코드 간격의 디지탈 코드의 제 1 데이타 스트림의 제 2부분와의 차인 제 2 차코드를 생성하는 제 2 차코드 생성 수단과, (f) 제 1 및 제 2 차코드와 디지탈 코드의 제 2 데이타 스트림을 전송하는 전송 수단을 구비한 인코딩 장치가 제공된다. 본 발명의 제 18 특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림으로 CD, DAT또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 변환하는 A/D 변환 회로와, (b) 디지탈 코드의 제 1 데이타 스트림의 4분의 1인 대역에서 디지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와, (c) 저역통과 필터 회로로부터 출력된 성분의 4분의 1인 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 저역 통과 필터 회로로부터 출력된 성분을 데시메이팅하는 데시메이팅 회로와, (d)제 4 코드 간격에서의 디지탈 코드의 제 1 데이타 스트림의 제 1부분과 제 2 데이타 스트림의 디지탈 코드와의 차인 차코드를 생성하는 차코드 생성수단과, (e) ADPCM 코드를 생성하기 위해 ADPCM으로 제 1부분과 다른 디지탈 코드의 제 1 데이타 스트림의 부분을 인코딩하는 인코딩 수단과, (f)ADPCM 코드, 차코드, 디지탈 코드의 제 2 데이타 스트림을 전송하는 전송 수달을 구비한 인코딩 장치가 제공된다.

본 발명의 제 19 특징에 따라, (a)디지탈 코드의 제 1 데이타 스트림의 디코딩된 절반을 기초로 디지탈 코드의 제 1 데이타 스트림 전부를 디코딩하는 디코딩 회로, 디지탈 코드의 제 1 데이타 스트림의 절반을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림에 차코드를 가산하는 디코딩 회로와, (b) 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비하고 있고, 디지탈 코드의 제 1 데이타 스트림의 절반인 대역 내에서 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성된 제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와의 차를 나타내는 차코드, CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 차코드와 디지탈 코드의 제 1 테이타 스트림을 포함하는 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 20 특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림의 절반인 대역내에서 디지탈 코드의 입력 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 입력 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성된 제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 입력 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와의 차를 나타내는 차코드, 차코드와 디지탈 코드의 입력 데이타 스트림을 함께 가산하는 가산 수단과, (b)가산 수단의 가산 동작의 결과를 기초로 디지탈 코드의 입력 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드를 디코딩하는 디로딩 수단을 구비한 디코딩 장치가 제공된다.

본 발명의 제 21 특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림의 처음 절반을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트링에 제 1 차코드를 가산하는 제 1 디코딩 회로와, (b) 제 2 차코드를 이용하여 디지탈 코드의 제 1 데이타 스트림의 두번째 절반을 디코딩하는 제 2 디코딩 회로와, (c) 제 1 및 제 2 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비하고 있고, 디지탈 코드의 제 2 데이타 스트림과 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 제 2 디지탈 코드와의 차를 나타내는 제 2 차코드, 디지탈 코드의 제 1 데이타 스트림의 절반인 대역내에서 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성된 제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 제 1 디지탈 코드와의 차를 나타내는 제 1 차코드, CD, DAT또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 제 1 및 제 2 차코드와 디지탈 코드의 제 1 데이타 스트림을 포함하는 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 22 특징에 따라, (a) 인코딩 장치에 의해 제공된 디지탈 신호에 따라 전송된 스케일링 정보를 이용하여 스케일링된 차코드의 값을 제어하는 제어 수단과, (b) 디지탈 코드의 제 1 데이타 스트림에 제어된 차코드를 가산함으로써 디지탈 코드의 제 1 데이타 스트림의 절반을 디코딩하는 제 1 디코딩 수단과, (c) 제 1 디코딩 수단에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림의 절반을 이용하여 디지탈 코드의 제 1 데이타 스트림 전부를 디코딩하는 제 2 디코딩 수단과, (d) 제 2 디코딩 수단에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비하고 있고, 스케일링된 차코드, 디지탈 코드의 제 1 데이타 스트림의 절반인 대역내에서 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성된 제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와의 차를 나타내는 차코드, CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 차코드와 디지탈 코드의 제 1 데이타 스트림을 포함하는 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩장치가 제공된다.

본 발명의 제 23 특징에 따라, (a) 인코딩 장치에 의해 제공된 디지탈 신호에 따라 전송된 스케일링 정보를 이용하여 스케일링된 제 1 및 제 2 차코드를 제어하는 제어 수단과, (b) 디지탈 코드의 제 1 데이타 스트림에 제어된 제 1 차코드를 가산함으로써 디지탈 코드의 제 1 데이타 스트림의 처음 절반을 디코딩하는 제 1 디코딩 수단과, (c) 제어된 제 2 차코드를 이용하여 디지탈 코드의 제 1 데이타 스트림의 두번째 절반을 디코딩하는 제 2 디코딩 수단과, (d) 제 1 및 제 2 디코딩수단에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비하고 있고, 스케일링된 제 1 및 제 2 차코드, 디지탈 코드의 제 2 데이타 스트림과 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 제 2 디지탈 코드와의 차를 나타내는 제 2 차코드, 디지탈 코드의 제 1 데이타 스트림의 절반인 대역내에서 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성된 제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 제 1 디지탈 코드와의 차를 나타내는 제 1 차코드, CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 제 1 및 제 2 차코드와 디지탈 코드의 제 1 데이타 스트림을 포함하는 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 24 특징에 따라, (a)제 2 차코드와 디지탈 코드의 제 1 데이타 스트림의 디코딩된 4분의 1을 기초로 디지탈 코드의 제 1 데이타 스트림 전부를 디코딩하는 디코딩 회로와, 디지탈 코드의 제 1 데이타 스트림의 4분의 1을 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림에 제 1 차코드를 가산하는 디코딩 회로와, (b) 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비하고 있고, 제 4 코드 간격으로 디지탈 코드의 제 1 데이타 스트림의 제 2부분을 픽업함으로써 생성된 제 1 디지탈 코드와 제 2 디지탈 코드 또는 제 2 디지탈 코드의 함수인 값과의 차를 나타내는 제 2 차코드, 디지탈 코드의 제 1 데이타 스트림의 4분의 1인 대역내에서 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 제 4 코드 간격 성분을 픽업함으로써 생성된 제 2 데이타 코드의 제 1 데이타 스트림의 처음 부분을 픽업함으로써 생성된 제 1 디지탈 코드와의 차를 나타내는 제 1 차코드, CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, 제 1 및 제 2 차코드와 디지탈 코드의 제 1 데이타 스트림을 포함하는 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 25 특징에 따라, (a)디지탈 코드의 제 1 데이타 스트림의 4분의 1에 대응하는 제 4 코드 간격에서의 디지탈 코드의 제 1 데이타 스트림의 제 1 부분을 픽업함으로써 생성된 제 1 디지탈 코드를 디코딩하기 위해 디지탈 코드의 제 1 데이타 스트림에 차코드를 가산하는 디코딩 회로와, (b)디코딩 회로에 의해 디코딩된 제 1 디지탈 코드와 ADPCM코드를 이용하여 제 1부분과 다른 디지탈 코드의 제 1 데이타 스트림의 제 2부분에 의해 생성된 제 2 디지탈 코드를 디코딩하는 ADPCM 디코더와, (c)디코딩 회로에 의해 디코딩된 제 2 디지탈 코드와 제 1 디지탈 코드를 선택하는 선택 수단과, 디지탈 코드의 데이타 스트림을 순차적으로 생성하기 위해하는 ADPCM 디코더와, (e) 선택 수단에 의해 생성된 디지탈 코드의 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비하고 있고, 제 1부분과 다른 디지탈 코드의 제 1 데이타 스트림의 제 2부분에 의해 생성된 제 2 디지탈 코드를 인코딩함으로써 생성된 ADPCM 코드, 디지탈 코드의 제 1 데이타 스트림의 4분의 1인 대역내에서 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 제 4 코드 간격에서 픽업함으로써 생성된 제 2 데이타 스트림의 디지탈 코드와 제 4 코드 간격에서 디지탈 코드의 제 1 데이타 스트림의 처음 부분을 픽업함으로써 생성된 제 1 디지탈 코드와의 차를 나타내는 차코드, CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 4 배 높은 소정의 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성된 디지탈 코드의 제 1 데이타 스트림, ADPCM 코드, 차코드와 디지탈 코드의 제 1 데이타 스트림을 포함하는 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치가 제공된다.

본 발명의 제 26 특징에 따라, (a)CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 A/D 변환하는 단계와, (b)디지탈 코드의 제 1 데이타 스트림의 절반인 대역 내에서 디지탈 코드의 제 1 데이타 스트림의 성분을 저역 통과 필터링하는 단계와,(c)디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 저역 통과 필터링하는 단계에서 필터된 성분을 데시메이팅하는 단계와, (d)제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와의 차인 차코드를 생성하는 단계와, (e)차코드와 디지탈 코드의 제 2 데이타 스트림을 전송하는 단계에 의해 인코딩된 디지탈 신호의 스트림에 인코딩된 정보 기록 캐리어가 제공된다.

본 발명의 제 27특징에 따라, (a)디지탈 코드의 제 1 데이타 스트림으로 CD, DAT또는 DVD규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 A/D 변환하는 단계와, (b)디지탈 코드의 제 1 데이타 스트림의 절반인 대역내에서 디지탈 코드의 제 1 데이타 스트림의 성분을 저역 통과 필터링하는 단계와, (c)디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 저역 통파 필터링하는 단계로부터 출력된 성분을 데시메이팅하는 단계와, (d)제 2 데이타 스트림의 디지탈 코드와 디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와의 차인 제 1 차를 생성하는 단계와, (e)디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와 다른 디지탈 코드의 제 1 데이타 스트림의 부분에 대응하는 디지탈 코드를 예측하는 단계와, (f)디지탈 코드의 제 1 데이타 스트림을 데시메이팅함으로써 생성된 디지탈 코드와 다른 디지탈 코드의 제 1 데이타 스트림의 부분과 예측된 디지탈 코드와의 차인 제 2 차코드를 생성하는 단계와, (g)각각의 소정의 프레임으로 제 1 및 제 2 차코드를 스케일링하는 단계와, (h) 스케일링하는 단계에 의해 스케일링된 제 1 및 제 2 차코드와 디지탈 코드의 제 2 데이타 스트림을 전송하는 단계에 의해 인코딩된 디지탈 신호의 스트림에 인코딩된 정보 기록 캐리어가 제공된다.

본 발명의 제 28특징에 따라, (a) 디지탈 코드의 제 1 데이타 스트림으로 CD, DAT또는 DVD 규격에 규정된 주파수 대역보다 4 배 높은 샘플링 주파수로 아날로그 입력 신호를 A/D 변환하는 단계와, (b) 디지탈 코드의 제 1 데이타 스트림의 절반인 대역내에서 디지탈 코드의 제 1 데이타 스트림의 성분을 저역 통과 필터링하는 단계와, (c) 저역 통과 필터 단계로부터 출력된 성분의 4분의 1인 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 저역 통과 필터링하는 단계로부터 출력된 성분을 데시메이팅하는 단계와, (d) 제 4 코드 간격에서의 디지탈 코드의 제 1 데이타 스트림의 제 1부분과 제 2 데이타 스트림의 디지탈 코드와의 차인 제 1 차코드를 생성하는 단계와, (e) 제 1부분의 함수로서 제 1부분 또는 값과 제 4 코드간격에서의 디지탈 코드의 제 1 데이타 스트림의 제 2부분과의 차인 제 2 차코드를 생성하는 단계와, (f) 제 1 및 제 2 차코드와 디지탈 코드의 제 2 데이타 스트림을 전송하는 단계에 의해 인코딩된 디지탈 신호의 스트림에 인코딩된 정보 기록 캐리어가 제공된다.

본 발명의 제 29특징에 따라, (a)디지탈 코드의 제 1 데이타 스트림으로 CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 4 배 높은 샘플링 주파수로 아날로그 입력 신호를 A/D 변환하는 단계와, (b)디지탈 코드의 제 1 데이타 스트림의 절반인 대역내에서 디지탈 코드의 제 1 데이타 스트림의 성분을 저역 통과 필터링하는 단계와, (c)저역 통과 필터 단계로부터 출력된 성분의 4분의 1인 디지탈 코드의 제 2데이타 스트림을 생성하기 위해 저역 통과 필터링하는 단계로부터 출력된 성분을 데시메이팅하는 단계와, (d)제 4 코드 간격에서의 디지탈 코드의 제 1 데이타 스트림의 제 1부분과 제 2 데이타 스트림의 디지탈 코드와의 차인 차코드를 생성하는 단계와, (e)ADPCM 코드를 생성하기 위해 ADPCM으로 제 1부분이외의 디지탈 코드의 제 1 데이타 스트림의 부분을 인코딩하는 단계와, (f)ADPCM 코드와, 차코드, 디지탈 코드의 제 2 데이타 스트림을 전송하는 단계에 의해 인코딩된 디지탈 신호의 스트림에 인코딩된 정보 기록 캐리어가 제공된다. 후술되는 바와 같이, 본 발명의 실시예는 데이타 압축시 예컨대, 전형적인 CD, DAT 또는 DVD에서 보다 2 배 높은 통과 대역 내에서 오디오 신호를 인코딩하거나, 인코딩된 오디오 신호를 디코딩 또는 저장하기 위해 설계된다. CD 규격에서, 샘플링 주파수는 44.1 Khz이고, 통과 대역은 최대 22.05 kHz의 범위이다. 따라서, 이중 통과 대역 내의 주파수 성분은 88.2kHz에서 샘플링된 44.1 kHz까지의 대역 내의 주파수 성분이며, 이중 통과 대역의 2 배인 4배의 통과 대역내의 주파수 성분은 176.4 kHz에서 샘플링된 88.2 kHz까지의 대역내의 주파수 성분이다. DAT 규격에서, 샘플링 주파수는 48 kHz이고, 통과대역 범위는 최대 24 kHz이다. 따라서, 이중 통과 대역내 주파수 성분은 96 kHz에서 샘플링된 48 kHz까지의 대역내의 주파수 성분이며, 이중 통과 대역의 2 배인 4 배의 통과 대역 내 주파수 성분은 192 kHz에서 샘플링된 96 kHz까지의 대역 내의 주파수 성분이다. DVD 규격에서, 샘플링 주파수는 96 kHz이고, 통과 대역 범위는 최대 48 kHz이다. 이중 통과 대역내 주파수 성분은 192 kHz에서 샘플링된 96 kHz까지의 대역 내의 주파수 성분이며, 이중 통과 대역의 2 배인 4배의 통과 대역 내 주파수 성분은 384 kHz에서 샘플링된 192 kHz까지의 대역 내의 주파수 성분이다. 본 실시예에 사용된 상기 샘플링 주파수, 예컨대 88.2kHz는 후술되는 바와 같이, 상기 주파수에만 국한되는 것은 아니다.

이제, 동일 부분이 동일 번호로 표시된 도면을 참조한다. 특히, 도 1에는 A/D 변환기(2,3), 스위치(4), 클럭 발생기(5), 차 계산기(6), 팩킹 인코더(7)를 포함하며, 도 2에 도시된 바와 같이, 아날로그 신호를 파형을 가진 디지탈 신호로 변환하도록 설계된 본 발명의 제 1실시예에 따른 인코딩 장치(100)가 도시되어 있다.

동작 중에, 입지 단자(1)에 입력된 오디오 아날로그 신호가 A/D 변환기(2,3)에 공급된다. A/D 변환기(2)는 클럭 발생기로부터 클럭 신호에 따라 48 kHz의 샘플링 주파수로 입력 신호를 예컨대, 도 2에 도시된 바와 같이 xa1, xa2, xa3, ‥‥, xai, ‥‥(i = 샘플의 수를 나타내는 자연수)의 데이타 스트림으로 변환한다. 마찬가지로, A/D 변환기(3)는 예컨대, 도 2에 도시된 바와 같이, 클럭 발생기(5)로부터 클럭 신호에 따라 A/D 변환기(2)의 2 배인 96 kHz의 샘플링 주파수로 입력 신호를 xb1 xc1, xb2, xc2‥‥‥ xbi, xci‥‥의 데이타 스트림으로 변환한다. 이 데이타 프트림으로의 변환은 24비트의 해상도로 달성된다.

상기 스위치(4)는 xb1, xb2, ‥‥, xbi, ‥‥의 데이타 스트림을 차 계산기(6)에 공급하기 위해, 차 계산기(6)와 A/D 변환기(3)사이의 통신을 선택적으로 형성한다. 차 계산기(6)는 24비트 이하로 표현된 차코드(Δi)를 제공하기 위해, xbi과 xai와의 차(= xbi-xai)를 결정한다. 24비트를 이용한 차코드(Δi)의 표현은 완전히 복원 가능한 압축(즉, 무손실 압축)을 가능하게 한다.

팩킹 인코더(7)는 A/D 변환기(2)로부터의 데이타 코드(xai), 및 차코드(Δi)를 수신하며, 도 3에 도시된 바와 같이, 출력 단자(8)에 사용자 데이타 코드를 제공하기 위해 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타 코드(xai)의 수는 338이고, 차코드(Δi)의 수도 338이다. 서브헤더(subheader)는 2 바이트로 표현된다. DVD의 경우에는, 사용자 데이타 코드를 패킷이라고 하고, 서브헤더를 패킷 헤더라고 한다.

광 디스크(예컨대, DVD)와 같은 기록 캐리어를 생성하기 위해, 상기 팩킹 인코더(7)의 출력 단자(8)로부터 픽업된 신호를 이용하여 마스터(master)가 만들어질 수 있다.

도 4는 본 발명의 제 2실시예에 따른 디코딩 장치(200)를 도시하며, 이 장치는, 언팩킹 디코더(10), 가산기(11), 인터폴레이터(12), 스위치(13), 클럭 발생기(14), D/A변환기(15,16)를 구비하고 있다.

동작 중에, 입력 단자(9)에 나타나는 입력 신호(예컨대, 인코딩된 디지탈 데이타)가 언팩킹 디코더(10)에 의해 언팩킹된다. 가산기(11)는 도 5에 도시된 바와같이, Δi + xai = xbi의 수학적인 연산을 수행한다. xbi는 24비트로 표현됨에 주의한다.

인터폴레이터(12)는 도 5에 도시된 바와 같이, 샘플(예컨대, 데이타 코드(xbi)) 사이의 데이타 코드(xc1, xc2, ‥‥ xci, ‥‥)를 결정한다. 예컨대, 데이타 코드(xbi)의 보간은 이른바 업 생플링(up sampling) 기술을 이용하여 데이타 코드(xci)를 제로(0)로 세팅하고 저역 통과 필터를 통과시킴으로써 달성될 수있다. 스위치(13)는 xb1, xc1, ‥‥, xbi, xci, ‥‥의 데이타 스트림을 생성하기 위해 가산기(11) 및 인터폴레이터(12)로부터의 출력을 순차적으로 선택한다. D/A 변환기(16)는 스위치(13)로부터의 출력을 아날로그 신호로 변환하여 출력 단자(18)를 통해 출력한다. 언팩킹 디코더(10)에 의해 소정의 샘플링 주파수로 샘플링된 xai의 데이타 스트림이 D/A 변환기(15)에 직접 공급된다. 특히, 아날로그 신호로의 xai의 데이타 스트림의 변환은 데이타 압축이 안되기 때문에 고품질 수준으로 달성된다. xai의 데이타 스트림의 2 배인 주파수로 샘플링된 xb1, xc1, ‥‥, xbi, xci, ‥‥의 데이타 스트림의 일련의 데이타 코드(xbi)만이 가산 연산되며, 이에 의해 열화 없이 재생된다. xbi, xci, ‥‥ xbi, xci, ‥‥의 데이타 스트림의 다른 열의 데이타 코드(xci)가 양호하게 보간될 수 있으며, 이에 따라 그 열화(즉, S/N 비)는 고주파수예서 여러 비트 내에 있게 된다.

도 6은 본 발명의 제 3실시예에 따른 인코딩 장치(100)를 도시하며, 이 장치는 서로 구조와 동작이 동일한 R 및 L 채널 회로를 포함하고 있다, 입력 단자(1L, 1R)에 입력된 스테레오 신호는 도 2에 도시된 바와 같이, 이중 샘플링 주파수와 소정의 샘플링 주파수로 A/D 변환기(2,12,3,13)에 의해 샘플링된다. 이하의 설명의 간단화를 위해 L 채널 회로만을 설명한다.

입력 단자(1L)에 입력된 L채널 신호는 클럭 발생기(5)로부터의 클럭 신호에 따라 예컨대 48 kHz의 샘플링 주파수로 A/D 변환기(2)에 의해 각각 24비트로 표현된 xa1, xa2, xa3, ‥‥ xai, ‥‥의 데이타 스트림으로 변환되며, 또한 클럭 발생기(5)로부터의 클럭 신호에 따라 A/D 변환기(2)의 샘플링 주파수의 2 배인 96 kHz의 샘플링 주파수로 A/D 변환기(3)에 의해 각각 24비트로 표현된 xb1, xc1, xb2, xc2, ‥‥, xbi, xci, ‥‥의 데이타 스트림으로 변환된다.

스위치(4)는 차 계산기(6)에 xb1, xb2, ‥‥, xbi, ‥‥의 데이타 스트림을 제공하기 위해, 차 계산기(6)와 A/D 변환기(3)사이의 통신을 선택적으로 형성한다. 차 계산기(6)는 12비트 이하로 표현된 차코드(Δi)를 제공하기 위해 xbi 및 xai와의 차(= xbi-xai)를 결정한다.

팩킹 인코더(7)는 차코드(Δi)와 A/D 변환기(2)로부터의 데이타 코드(xai)를 수신하여, 도 7에 도시된 바와 같이, 출력 단자(8)에 사용자 데이타 코드를 제공하기 위해 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, L 채널에서의 데이타 코드(xai)의 수는 225이고, R 채널에서의 데이타 코드(xai)의 수는 225이며, 차코드(Δi)의 수도.225이다. 서브헤더는 2바이트로 표현된다. 특히, 차코드(Δi) 각각은 L 및 R 채널의 한 쌍을 수반하는 제 3채널로서 배열되며, L채널에서의 차코드(Δi)를 나타내는 12 상위 비트와 R채널에서의 차코드(Δi)를 나타내는 12 하위 비트로 구성되어있다.

도 8은 본 발명의 제 4실시예에 따른 디코딩 장치(200)를 도시하며, 이 장치는 도 5에 도시된 바와 같은 파형을 가진 아날로그 신호로 도 11에 도시된 바와 같이, 인코딩 장치(100)에 의해 디지탈화된 신호를 변환하기 위해 설계되어있다. 도면으로부터 알 수 있는 바와 같이, 디코딩 장치(200)는 도 4에 도시된 것과 각각 동일한 L 및 R 채널 디코딩 회로를 구비하며, 그에 대한 상세한 설명은 여기서는 생략되었다.

특히, D/A 변환지(15B,16B)는 언팩킹 디코더(10)로부터 출력된 xai의 데이타 스트림을 소정의 주파수의 아날로그 신호로 변환하는 반면에, D/A 변환기(15A,16A)의 각각은 도 5에 도시된 바와 같이, D/A 변환기(15B,16B)의 2 배인 주파수의 아날로그 신호로 스위치(13A,13B)의 대응하는 하나로부터 출력된 xb1, xc1, ‥‥, xbi, xci, ‥‥의 데이타 스트림을 변환한다.

도 9는 본 발명의 제 5실시예에 따른 인코딩 장치(100)를 도시하며, 이 장치는 스위치(4) 및 팩킹 인코더(7) 사이에 배열된 차 계산기(6B)만이 도 1에 도시된 차 계산기와 다르다.

입력 단자(1)에서 나타나는 입력 신호는 도 2에 도시된 바와 같이, 파형을 가진 데이타 코드의 스트림을 생성하기 위해 이중 샘플링 주파수와 소정의 샘플링 주파수에서 샘플링된다.

특히, A/D 변환기(2)는 클럭 발생기(5)로부터의 클럭 신호에 따라 예컨대, 48 kHz인 샘플링 주파수에서의 입력 신호를 xa1, xa2, xa3, ‥‥ xai, ‥‥의 데이타 스트림으로 변환한다. 마찬가지로, A/D 변환기(9)는 클럭 발생기(5)로부터의 클럭 신호에 따라 예컨대, A/D 변환기(2)의 샘플링 주파수의 2 배인 96 kHz인 샘플링 주파수에서의 입력 신호를 xb1, xc1, xb2,xc2, ‥‥, xbi, xci, ‥‥의 데이타 스트림으로 변환한다. 데이타 스트림으로의 상기 변환은 24비트의 해상도로 달성된다.

스위치(4)는 각각 차 계산기(6B)에 xc1, xc2, ‥‥, xci, ‥‥의 데이타 스트림과 차 계산기(6A)에 xb1, xb2, ‥‥ xbi, ‥‥의 데이타 스트림을 공급하기 위해 차 계산기(6B)와 A/D 변환기(3)사이와 차 계산기(6A)와 A/D 변환기(3)사이의 통신을 선택적으로 설정한다. 차 계산기(6A)는 24비트 이하로 표현된 차코드 Δ1i를 제공하기 위해 xbi와 xai과의 차(= xbi-xai)를 결정한다. 마찬가지로, 차 계산기(6B)는 8비트 이하로 표현된 차코드(Δ2i)를 제공하기 위해 xci와 xai과의 차(=xci-xai)를 결정한다. 차코드(Δ2i)는 데이타 코드(xci) 전후의 샘플 평균(즉, xci-(xai+ xa(i+1))/2)을 기초로 결정될 수 있다.

상기 팩킹 인코더(7)는 차 계산기(6A, 6B)로부터의 차코드(Δ1i 및 Δ2i)와 A/D 변환기(2)로부터의 데이타 코드(xai)를 수신하여, 도 13에 도시된 바와 같이, 출력 단자(8)에 사용자 데이타 코드를 제공하기 위해 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타 코드(xai)의 수는 406이고, 차코드(Δ1i 및 Δ2i)도 406이다. 서브헤더는 4바이트로 표현된다.

도 10은 본 발명의 제6실시예에 따른 디코딩 장치(200)를 도시한다.

동작 중에, 가산기(11A)는 언팩킹 디코더(10)로부터의 출력을 기초로 Δ1i와 xai을 가산함으로써 도 5에 도시된 바와 같이, 24 비트로 표현된 데이타 코드(xbi)(즉, Δ1i +xai = xbi)를 결정한다. 가산기(11B)는 언팩킹 디코더(10)로부터의 출력을 기초로 Δ2i와 xai을 가산함으로써 도 5에 도시된 바와 같이, 24 비트로 표현된 데이타 코드(xci)(즉, Δ2i + xai = xci)를 결정한다. 데이타 코드(xci)는 Δ2i + (xai+xa(i+1))/2 = xci의 식에 따라 결정될 수 있다.

상기 스위치(13)는 D/A 변환기(16)에 xb1, xc1, ‥‥, xbi, xci, ‥‥의 데이타 스트림을 제공하기 위해 가산기(11A,11B)로부터의 출력을 순차적으로 선택한다. D/A 변환기(15)는 언펙킹 디코더(10)로부터 직접 공급된 데이타 코드(xai)를 소정의 샘플링 주파수로 아날로그 신호로 변환하여, 출력 단자(17)에 출력한다. D/A 변환기(16)는 D/A 변환기(15)의 2 배인 샘플링 주파수로 스위치(13)로부터의 출력을 아날로그 신호로 변환하여 출력 단자(18)를 통해 출력한다.

도 11은 도면에 명확히 도시된 바와 같이, 도 6에 도시된 인코딩 장치의 변형인 본 발명의 제7실시예에 따른 인코딩 장치를 도시한다.

입력 단자(1L, 1R)에 입력된 스테레오 신호는 도 2에 도시된 바와 같이, 이중 생플링 주파수와 소정의 샘플링 주파수로 A/D 변환기(2, 12, 3, 13)에 의해 샘플링된다. 이하의 설명은 설명의 간단화를 위해 L 채널 회로에 대해서만 언급한다.

입력 단자(1L)에 입력된 L채널 신호는 각각 24비트로 표현된 xa1, xa2, xa3, ‥‥, xai, ‥‥의 데이타 스트림으로 클럭 발생기(5)로부터의 클럭 신호에 따라 예컨대, 48 kHz인 샘플링 주파수로 A/D 변환기(2)에 의해 변환되며, 또한 클럭 발생기(5)로부터의 클럭 신호에 따라 A/D 변환기(2)의 샘플링 주파수의 2 배인 96 kHz인 샘플링 주파수로 A/D 변환기(3)에 의해 각각 24비트로 표현된 xb1, xc1, xb2, xc2, ‥‥, xbi, xci, ‥‥의 데이타 스트림으로 변환된다.

스위치(4)는 xb1, xb2, ‥‥, xbi, ‥‥의 데이타 스트림을 선택하여 차 계산기 (6A)에 제공한다. 차 계산기(6A)는 평균 6비트 이하로 표현된 차코드 Δ1i(=xbi-xai)를 제공하기 위해 xbi와 xai와의 차를 결정한다. 스위치(4)는 또한 xc1, xc2, ‥‥, xci, ‥‥의 데이타 스트림을 선택한다. 차 계산기(6B)는 평균 6비트 이하로 표현된 차코드(Δ2i)(=xci-xbi)를 체공하기 위해 xci와 xbi와의 차를결정한다.

팩킹 인코더(7)는 차 계산기(6A 내지 16B)로부터 공급된 차코드(Δ1i,Δ2i)와, A/D 변환기(2,12)로부터 직접 공급된 데이타 코드(xai)를 수신하여, 도 7에 도시된 바와 같이, 사용자 데이타 코드를 제공하기 위해 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, L 채널에서의 데이타 코드(xai)의 수는 225이고, 차코드(Δ1i 및 Δ2i) 각각의 수도 225이다. 서브헤더는 9바이트로 표현된다. 특히, 차코드(Δi)의 각각은 L 및 R 채널 데이타 코드의 한 쌍을 수반하는 제 3채널로서 배열되며, R채널에서의 차코드(Δi)를 나타내는 평균 6 하위 비트와 L채널에서의 차코드(Δi)를 나타내는 평균 6 상위 비트를 구성한다.

도 12는 본 발명의 제8실시예에 따른 디코딩 장치(200)를 도시하며, 이 장치는 도 11에 도시된 바와 같이, 제7실시예의 인코딩 장치(100)에 의해 디지탈화된 신호를 디코딩하기 위해 설계되었다. 상기 실시예의 4코딩 장치(200)는 도 10에 도시된 채널 회로와 동일한 L 및 R 채널 회로를 포함하며, 이 회로에 대한 설명은 생략한다.

본 발명의 제9실시예에 따른 인코딩 장치(100)가 도 1을 참조로 후술된다.

A/D 변환기(2)는 클럭 발생기(5)로부터의 클럭 신호에 따라 예컨대 48 kHz인 샘플링 주파수로 입력 신호를 xa1, xa2, xa3, ‥‥, xa1, ‥‥의 데이타 스트림으로 변환한다. 마찬가지로, A/D 변환기(3)는 예컨대, 클럭 발생기(5)로부터의 클럭 신호에 따라 A/D 변환기(2)의 샘플링 주파수의 2 배인 96 kHz인 샘플링 주파수로 입력 신호를 xb1, xc1, xb2, xc2, ‥‥, xbi, xci, ‥‥의 데이타 스트림으로 변환한다. 이 데이타 스트링으로의 변환은 24 비트의 해상도로 달성된다.

스위치(4)는 xb1, xb2, ‥‥ xbi, ‥‥의 데이타 스트림을 선택하여 차 계산기(6)에 제공한다. 차 계산기(6)는 12 비트 정규 스케일링된 데이타 코드로서 팩킹 인코더(7)에서 표현된 차코드(Δi)를 제공하기 위해 xbi와 xai과의 차(=xbi-xai)를 결정한다.

상기 팩킹 인코더(7)는 차코드(Δi)와 A/D 변환기(2)로부터 직접 공급된 데이타 코드(xai)를 수신하여, 도 3에 도시된 바와 같이, 출력 단자(8)에 사용자 데이타 코드를 제공하기 위해 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타 코드(xai)의 수는 450이고, 차코드(Δi)의 수도 450이다. 서브헤더는 7바이트로 표현되며, 이 중 3 바이트는 스케일링될 차코드(Δi)의 각 프레임에 대한 스케일링 일자로서 피크 값 Spj(j는 프레임을 나타냄)을 표현하는데 이용된다. 상기 피크 값(Spk)은 각 프레임에서 차코드(Δi)의 최대값에 의해 결정된다.

도 14는 본 발명의 제 10실시예에 따른 디코딩 장치(200)를 도시하며, 이 장치는 도 8에 도시된 것의 변형이고 제9실시예의 인코딩 장치(100)에 의해 디지탈화된 신호를 디코딩하기 위해 설계된다.

가산기(11)는 언팩킹 디코더(10)로부터의 출력을 기초로 xai와 피크값 Spj과 Δ1i의 논리적을 합함으로써 데이타 코드(xbi)(즉, Δ1i · Spj + xai = xbi)를 결정한다. j는 자연수이고, 각 코드(xbi)는 24비트로 표현됨에 주의한다.

인터폴레이터(12)는 샘플(즉, 데이타 코드(xbi)) 사이의 데이타 코드 xc1, xc2, ‥‥, xci, ‥‥를 결정한다. 예컨대, 데이타 코드(xbi)의 보간은 저역 통과필터를 통과시키고 소위 샘플링 기술을 이용하여 제로(Os)로 데이타 코드(xci)를 세팅함으로써 이루어질 수 있다.

스위치(13)는 xb1, xc1, ‥‥, xbi, xci, ‥‥의 데이타 스트림을 생성하기 위해 순차적으로 가산기(11)와 인터폴레이터(12)로부터의 출력을 선택한다. D/A 변환기(16)는 스위치(13)로부터의 출력을 아날로그 신호로 변환하여 출력 단자(18)를 통해 출력한다. 언팩킹 디코더(10)에 의해 소정의 샘플링 주파수에서 샘플링된 xai의 데이타 스트림이 D/A 변환기(15)에 직접 공급된다. D/A 변환기(15)는 입력을 정확히 24비트인 아날로그 신호로 변환하여 출력 단자(17)를 통해 출력한다.

본 발명의 제 11실시예에 따른 인코딩 장치(100)에 대해 도 9를 참조하여 설명된다.

입력 단자(1)에 나타나는 입력 신호는 도 2에 도시된 바와 같이, 파형을 가진 코드의 데이타 스트림을 생성하기 위해 이중 샘플링 주파수와 소정의 샘플링 주파수로 샘플링된다.

특히, A/D 변환기(2)는 예컨대 클럭 발생기(5)로부터의 클럭 신호에 따라 A/D 변환기(2)의 샘플링 주파수의 2 배인 96 kHz인 생플링 주파수로 입력 신호를 xa1, xa2, xa3, ‥‥, xai, ‥‥의 데이타 스트림으로 변환한다. 데이타 스트림으로의 이 변환은 24 비트치 해상도로 달성된다.

스위치(4)는 각각 차 계산기(6B)에 xc1, xc2, ‥‥, xci, ‥‥의 데이타 스트림을, 차 계산기(6A)에 xb1, xb2, ‥‥, xbi, ‥‥의 데이타 스트림을 공급하기 위해, 차 계산기(6B)와 A/D 변환기(3) 사이와 차 계산기(6A)와 A/D 변환기(3)사이의 통신을 선택적으로 설정한다. 차 계산기(6A)는 8 비트 정규 스케일링된 데이타 코드로서 팩킹 인코더(7)에서 각각 표현된 차코드 Δ1i(=xbi-xai)를 제공하기 위해 xbi와 xai과의 차를 결정한다. 마찬가지로, 차 계산기(6B)는 8 비트 정규 스케일링된 데이타 코드로서 팩킹 인코더(7)에서 각각 표현된 차코드(Δ2i)(=xci-xai)를 제공하기 위해 xci와 xai과의 차를 결정한다.

팩킹 인코더(7)는 차 계산기(6A, 6B)로부터 공급된 차코드(Δ1i 및 Δ2i)와 A/D 변환기(2)로부터 직접 공급된 데이타 코드(xai)를 수신 및 패킹하여, 도 3에 도시된 사용자 데이타 코드를 출력 단자(8)에 제공한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타 코드(xai)의 수는 405이고, 차코드(Δ1i 및 Δ2i)의 수도 405이다. 서브헤더는 9 바이트로 표현되며, 이 중 3 비트는 스케일링 될 차코드(Δ1i)의 피의값(Sp1j)을 표현하는데 이용되며, 이 중 다른 3 비트는 스케일링될 차코드(Δ2i)의 피크값(Sp2j)을 표현하는데 이용된다.

도 15는 본 발명의 제 12실시예에 따른 디코딩 장치(200)를 도시하며, 이 장치는 도 5에 도시된 바와 같이, 제 11실시예의 인코딩 장치(100)에 의해 디지탈화 된 신호를 아날로그 신호로 변환하도록 설계되었다.

가산기(11A)는 언팩킹 디코더(10)로부터의 출력을 기초로 피크값(Sp1j)과 xai(즉, Δ1i · Sp1j + xai = xbi)와 Δ1i의 논리적을 합함으로써 24 비트로 표현되는 데이타 코드(xbi)를 결정한다. 마찬가지로, 가산기(11B)는 언팩킹 디코더(10)로부터의 출력을 기초로 피크값(Sp2j)과 Xai(즉, Δ2i · Sp2j + xai = xci)와 Δ2i의 논리적을 합함으로써 데이타 코드(xci)를 결정한다.

스위치(13)는 xb1, xc1, ‥‥, xbi, xci, ‥‥의 데이타 스트림을 D/A 변환기(16)에 제공하기 위해, D/A 변환기(16)와 가산기(11A) 사이와 D/A 변환기(16)와 가산기(11B) 사이의 통신을 선택적으로 설정한다. D/A 변환기(16)는 스위치(13)로부터의 출력을 아날로그 신호로 변환하여 출력 단자(18)를 통해 출력한다. 언팩킹 디코더(10)에 의해 소정의 샘플링 주파수에서 샘플링된 xai의 데이타 스트림은 D/A 변환기(15)에 직접 공급된다. D/A 변환기(15)는 입력을 정확히 24비트인 아날로그 신호로 변환하여 출력 단자(17)를 통해 출력한다.

본 발명의 제 13실시예에 따른 인코딩 장치(200)에 대하여 도 11을 참조하여 설명된다.

입력 단자(1L, 1R)에 입력된 스테레오 신호는 도 2에 도시된 바와 같이, 이중 샘플링 주파수와 소정의 샘플링 주파수로 A/D 변환기(2, 12, 3,13)에 의해 샘플링된다. 이하의 설명은 설명의 간단화를 위해 L 채널 회로에 대해서만 언급한다.

입력 단자(1L)에 입력된 L채널 신호는 클럭 발생기(5)로부터의 클럭 신호에 따라 예컨대, 48 kHz인 샘플링 주파수로 A/D 변환기(2)에 의해 각각 24비트로 표현된 xa1, xa2, xa3, ‥‥, xai, ‥‥의 데이타 스트림으로 변환되며, 또한 클럭 발생기(5)로부터의 클럭 신호에 따라 A/D 변환기(2)의 샘플링 주파수의 2 배인 96 kHz인 샘플링 주파수로 A/D 변환기(3)에 의해 각각 24비트로 표현된 xb1, xc1, xb2, xc2, ‥‥, xbi, xci, ‥‥의 데이타 스트림으로 변환된다.

스위치(4)는 xb1, xb2, ‥‥, xbi, ‥‥의 데이타 스트림을 선택하여 차 계산기(6A)에 제공한다. 차 계산기(6A)는 평균 6비트 이하의 정규값에 의해 팩킹 인코더(8)에서 표현된 차코드 Δ1i(= xbi-xai)를 제공하기 위해 xbi와 xai과의 차를 결정한다. 스위치(4)는 또한 xc1, xc2, ‥‥, xci, ‥‥의 데이타 스트림을 선택하여 차 계산기(6B)에 제공한다·. 차 계산기(6B)는 평균 6비트 이하의 정규값에 의해 팩킹 인코더(8)에서 표현된 차코드(Δ2i)(= xci-xai)를 제공하기 위해 xci 및 xai과의 차를 결정한다. 정규하는 차(Δ1i,Δ2i)의 최대값인 피크값(PL)에서 이루어진다. R채널에서 정규화는 피크값(PR)에서 이루어진다.

팩킹 인코더(7)는 차 계산기(6A 내지 16B)로부터 공급된 차코드(Δ1i 및 Δ2i)와, A/D 변환기(2, 12)로부터 직접 공급된 데이타 코드(xai)를 수신 및 팩킹하여, 도 7에 도시된 사용자 데이타 코드를 출력 단자(8)에 제공한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, L 채널에서의 데이타 코드(xai)의 수는 225이고, R 채널에서의 데이타 코드(xai)의 수는 225이며, 차코드(Δ1i 및 Δ2i) 각각의 수도 225이다. 서브헤더는 9바이트로 표현된다. 특히, 차코드(Δi) 각각은 L 및 R 채널 데이타 코드의 한 쌍을 수반하는 제 3채널로서 배열되며, R채널에 대해서는 6 개의 하위 비트, L채널에 대해서는 6개 상위 비트로 구성된다.

도 16은 본 발명의 제 14실시예에 따른 인코딩 장치(100)를 도시하며, 이 장치는 제 2 차코드(Δ2i)가 xci - Prediction [i] = Δ2i의 관계에 의해 결정된다는 점에서 두 차코드(Δ1i, Δ2i)를 이용하는 상기 실시예들과는 다르며, 여기서 xai - Prediction [i]는 N 차 선형 예측값이다. N = 3일 때, Prediction [i]는,

Prediction [i] =A1·xa(i-1) + A2 ·xbi + A3 xa(i+1)

로 표현되며, 여기서 A1, A2, 및 A3은 예측 인자이다.

특히, Prediction [i]는 3 개의 포인트 xa(i-1), xbi, xa(i+1)를 통해 뻗어 있는 곡선 상의 포인트로서 투영될 수 있다. 그러한 선형 예측은 선형 예측 회로(19)에 의해 수행된다. A/D 변환기(2)로부터의 출력은 팩킹 인코더(7)에 직접 공급된다. 192 kHz의 높은 샘플링 주파수로 A/D 변환기(3)에 의해 샘플링된 신호가 데시메이터(4)를 통해 팩킹 인코더(7)에 공급된다.

도 17은 본 발명의 제 15실시예에 따른 디코딩 장치(200)를 도시하며, 두 차 코드(Δ1i, Δ2i)를 이용하는 상기 실시예들과 다른 점은 xai(즉, Δ2i + Prediction [i] = xci)를 결정하기 위해 가산기(21)가 Prediction [i]와 Δ2i를 더한다는 것이다. Prediction [i]는 N 차 선형 예측값이다. N = 3일 때, Prediction [i]는,

Prediction [i] = A1 ·xa(i-1) +A2 ·xbi +A3 ·xa(i+1)

로 표현되며, 여기서 A1, A2, A3은 예측 인자이다.

특히, Prediction [i]는 3 개의 포인트 xc(i-1), xbi, 및 xb(i+1)를 통해 뻗어 있는 곡선 상의 포인트로서 투영될 수 있다. 그러한 선형 예측은 선형 예측 회로(20)에 의해 수행된다. 도 17에 도시된 회로는 언팩킹 디코더(10)의 다음에 배치된다. 데이타 코드(xai)는 96 kHz의 아날로그 신호로 변환된다.

도 18은 본 발명의 제 16실시예에 따른 인코딩 장치(100)를 도시한다. 입력단자(1)에 입력된 신호는 도 19에 도시된 바와 같은 파형을 가진 데이타 코드의 스트림을 생성하기 위해 4 배인 샘플링 주파수와 소정의 샘플링 주파수로 샘플링된다.

특히, A/D 변환기(2)는 도 19에 도시된 바와 같이, 클럭 발생기(5A)로부터의 클럭 신호에 따라 예컨대, 48 kHz인 샘플링 주파수에서의 입력 신호를 xa1, xa2, xa3, ‥‥, xai, ‥‥(i = 샘플링 수를 나타내는 자연수)의 데이타 스트림으로 변환한다. 동시에, A/D 변환기(3)는 도 19에 도시된 바와 같이, 클럭 발생기(5A)로부터의 클럭 신호에 따라 A/D 변환기(2)의 샘플링 주파수의 4 배인 예컨대, 192 kHz인 샘플링 주파수로 입력 신호를 xb1, xd1, xc1, xe1, xb2, xd2, xc2, xe2, ‥‥, xbi, xdi, xci, xei, ‥‥의 데이타 스트림으로 변환한다. 데이타 스트림으로의 이변환은 24비트의 해상도로 달성된다.

스위치(4)는 차 계산기(6A)에 데이타 코드 xb1, xb2, ‥‥, xbi, ‥‥를, 차 계산기(6B)에 데이타 코드 xc1, xc2, ‥‥, xci, ‥‥를 제공한다. 차 계산기(6A)는 12 비트 이하로 표현된 차코드 Δ1i(= xbi-xai)를 제공하기 위해 xbi와 xai와의 차를 결정한다. 또한, A/D 변환기(2)로부터의 출력은 데이타 코드 중 연속적인 두 데이타 코드의 평균 Aai(즉, (xai + xa(i+1))/2)를 결정하기 위해, 평균 계산기(22)에 공급된다.

상기 차 계산기(6B)는 12 비트 이하로 표현되는 차코드(Δ2i)(=xci-Aai)를 제공하기 위해 xci와 Aai(= (xai + xa(i+1))/2)와의 차를 결정한다. 이 실시예에서, 차코드(Δ2i)는 데이타 코드(xai)의 연속적인 두 코드의 평균 Aai을 기준값으로 이용하여 결정되지만, 데이타 코드(xai)의 연속적인 두 데이타 코드의 함수, 데이타 코드(xai)의 연속적인 두 데이타 코드 중 하나의 데이타 코드, 또는 그 함수를 기초로 결정될 수 있다.

상기 팩킹 인코더(7)는 차 계산기(6A, 6B)로부터의 차코드(Δ1i 및 Δ2i)와 A/D 변환기(2)로부터의 데이타 코드(xai)를 수신 및 패킹하여, 도 20에 도시된 일련의 사용자 데이타 코드(A, B)를 출력 단자(8)에 제공한다. 사용자 데이타 코드(A, B) 각각이 2034 바이트로 표현될 때, 데이타 코드(xai)의 수는 677이고, 각각의 차코드(Δ1i 및 Δ2i)의 수도 677이다. 서브헤더는 3 바이트로 표현된다. DVD에서, 사용자 데이타 코드는 패킷이라고 하고, 서브헤더는 패킷 헤더라고 함에 주의한다.

도 21은 본 발명의 제 17실시예에 따른 디코딩 장치(200)를 도시하며, 입력 신호를 도 22에 도시된 바와 같은 파형을 가진 아날로그 신호로 D/A 변환하도록 설계되었다.

특히, 입력 신호는 데이타 코드(xai, Δ1i, Δ2i)를 생성하기 위해 언팩킹 디코더(10)에 의해 언팩킹된다. 가산기(11)는 24 비트로 표현된 데이타 코드(xbi)를 출력하기 위해 Δi + xai의 수학적인 연산을 수행한다. 평균/가산 회로(24)는 24비트로 표현된 데이타 코드(xci)를 생성하기 위해 Δ2i+ (xai +xa(i + 1))/2 = xci의 연산을 수행한다.

인터폴레이터(12A)는 도 21에 도시된 바와 같이, 샘플(즉, 데이타 코드(xbi 및 xci)사이의 데이타 코드 xd1, xe1, xd2, xe2, ‥‥, xdi, xei, ‥‥를 결정한다. 예컨대, 상기 데이타 코드의 보간은 저역 통과 필터를 통하고 소위 샘플링 기술을 이용하여 데이타 코드(xbi 및 xci)를 제로(0)로 세팅함으로써 이루어질 수 있다. 스위치(13C)는 xb1, xd1, xc1, xe1, ‥‥, xbi, xdi, xci, xei, ‥‥의 데이타스트림을 생성하기 위해 인터폴레이터(12A)와, 평균/가산 회로(24), 가산기(11)로부터의 출력을 수신한다. D/A 변환기(16)는 D/A 변환기(15)의 4 배인 샘플링 주파수로 아날로그 신호로 스위치(13)로부터의 출력을 변환하여 출력 단자(18)를 통해 출력한다. 데이타 코드(xai)는 언팩킹 디코더(10)로부터 D/A 변환기(15)에 직접 공급된다. D/A 변환기(15)는 정확히 24 비트인 아날로그 신호로 입력을 변환하여 출력단자(17)를 통해 출력한다.

본 발명의 제 18실시예에 따른 인코딩 장치(100)에 대해 도 6 및 도 18을 참조하여 후술된다.

특히, 도 6에 도시된 바와 같이, R 및 L 채널 회로는 도 18에 도시된 바와같이, 팩킹 인코더(7)에 접속된다. 입력 단자(1L, 1R)에 입력된 신호의 각각은 도 18에 도시된 바와 같이, 파형을 가진 데이타 코드의 스트림을 생성하기 위해 4 배 샘플링 주파수와 소정의 샘플링 주파수에서 샘플링된다.

실제로, A/D 변환기(2)는 예컨대, 클럭 발생기(5A)로부터의 클럭 신호에 따라 48 kHz인 샘플링 주파수에서의 입력 신호를 XA1, XA2, XA3, ‥‥, XAI, ‥‥의 데이타 스프림으로 변환한다. 동시에, A/D 변환기(3)는 예컨대, 클럭 발생기(5A)로부터의 클럭 신호에 따라 A/D 변환기(2)의 샘플링 주파수의 4 배인 192 kHz인 샘플링 주파수에서의 입력 신호를 xb1, xd1, xc1, xe1, xb2, xd2, xc2, xe2, ‥‥, xbi, xdi, xci, xei, ‥‥의 데이타 스트림으로 변환한다. 데이타 스트림으로의 상기 변환은 24비트의 해상도로 달성된다.

스위치(4A)는 차 계산기(6A)에 데이타 코드 xb1, xb2, ‥‥, xbi, ‥‥를 그리고 차 계산기(6B)에 데이타 코드 xc1, xc2, ‥‥, xci, ‥‥를 제공한다. 차 계산기(6A)는 6비트 이하로 표현된 차코드 Δ1i(= xbi -xai)를 제공하기 위해 xbi와 xai과의 차를 결정한다. A/D 변환기(2)로부터의 출력 또한 데이타 코드(즉, (xai + xa(i+1))/2)의 연속적인 두 디지탈 코드의 평균(Aai)을 결정한다. 차 계산기(6B)는 6 비트 이하로 표현된 차코드(Δ2i)(= xci - Aai)를 제공하기 위해 xci와 Aai(=(sai + xa(i+1))/2)과의 차를 결정한다.

팩킹 인코더(7)는 차 계산기(6A,6B)로부터의 차코드(Δ1i, Δ2i)와, A/D 변환기(2)로부터의 데이타 코드(xai)를 수신하여, 도 23에 도시된 바와 같이, 사용자 데이타 코드를 제공하기 위해 출력 단자(8)에 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, R 및 L 채널 각각의 데이타 코드(xai)의 수는 225이고, L 및 R 채널의 차코드(Δ1i 및 Δ2i) 각각의 수 또한 225이다. 서브헤더는 9바이트로 표현된다. 특히, 12 비트로 표현된 차코드(Δi 및 Δ2i)의 각각은 R 및 L 채널에 제공되고 제 3채널 코드로서 이용된다.

본 발명의 제 19실시예에 따른 디코딩 장치(200)가 후술된는데, R 및 L 채널 각각에 대해 도 21에 도시된 바와 같은 회로 구조를 구비하고 있다. 상기 실시예의 디코딩 장치는 도 22에 도시된 바와 같이 파형을 가진 아날로그 신호로 상술된 바와 같이, 제 18실시예의 인코딩 장치(100)에 의해 제공된 R 및 L 채널 신호를 4 배샘플링 주파수와 소정의 샘플링 주파수에서 D/A 변환하기 위해 설계되었다. 다른 장치는 상기 실시예에 기술된 것과 거의 같으므로, 그에 대한 상세한 설명은 여기 서는 생략될 것이다.

도 24는 본 발명의 제 20실시예에 따른 인코딩 장치(100)를 도시한다.

입력 단자(1)에 입력된 신호는 도 22에 도시된 바와 같이, 파형을 가진 데타코드의 스트림을 생성하기 위해 4 배 샘플링 주파수와 소정의 샘플링 주파수에서 샘플링된다.

특히, A/D 변환.기(2)는 xa1, xa2, xa3, ‥‥, xai, ‥‥(i =샘플링 수를 나타내는 자연수)의 데이타 스트림으로 클럭 발생기(5)로부터의 클럭 신호에 따라 예컨데, 48 kHz인 샘플링 주파수에서의 입력 신호를 변환한다. 동시에, A/D 변환기(3)는 xb1, xd1, xc1, xe1, xb2, xd2, xc2, xe2, ‥‥ xbi, xdi, xci, xei, ‥‥의 데이타 스트림으로 클럭 발생기(5)로부터의 클릭 신호에 따라 A/B 변환기(2)의 샘플링 주파수의 4 배인 예컨대, 192 kHz인 샘플링 주파수에서의 입력 신호를 변환한다. 데이타 스트림으로의 상기 변환은 20비트의 해상도로 달성된다.

스위치(4A)는 A/D 변환기(3)로부터의 출력에서 데이타 코드 xbi, xdi, xci, xei를 분리한다. 차 계산기(6)는 11 비트 이하로 표현된 차코드 Δ1i를 제공하기 위해 xbi와 xai과의 차(= xbi-xai)를 결정한다. ADPCM 회로(26)는 아래 3 개의 차 코드를 결정하기 위해 데이타 코드 xbi, xdi, xci, xei를 수신한다.

xdi - xbi =Di1

xci -xdi =Di2

xei -xci =Di3

이들은 일반적으로 3 비트 이하로 표현되고 ADPCM코드(Dik)로 이하 언급된다.

팩킹 인코더(7)는 도 25에 도시된 바와 같이, ADPCM 코드(Dik),차코드(Δi), 및 데이타 코드(xai)를 수신하여 일련의 사용자 데이타 코드(A 및 B)를 생성하기 위해 팩킹한다. 사용자 데이타 코드(A 및 B)의 각각이 2034 바이트로 표현될 때, 데이타 코드(xai)의 수는 812이고, 차코드 Δ1i 및 ADPCM 각각의 수 또한 812이다. 서브헤더는 4 바이트로 표현된다. DVD에서는, 사용자 데이타 코드를 패킷 이라고 하고, 서브헤더를 패킷 헤더라고 함에 주의한다.

도 26은 본 발명의 제 21실시예에 따른 디코딩 장치(200)를 도시하며, 도 22에 도시된 바와 같이, 파형을 가진 아날로그 신호로 4 배 샘플링 주파수와 소정의 샘플링 주파수에서 제 21실시예의 인코딩 장치(100)에 의해 디지탈화된 입력 신호를 D/A 변환하기 위해 설계되었다.

특히, 입력 신호는 데이타 코드 xai, Δi, 및 Dik를 생성하기 위해 언팩킹 디코더(10)에 의해 언팩킹된다. 가산기(11)는 20 비트로 표현된 데이타 코드(xbi)를 출력하기 위해 Δi + xai = xbi의 수학적인 연산을 수행한다.

가산기(11)와 언팩킹 디코더(10)로부터의 데이타 코드(Dik, xbi)는 ADPCM 디코더(28)에 입력된다. ADPCM 디코더(28)은 데이타 코드(Dik, xbi)를 이용하여 샘플 사이와 데이타 코드 xdi, xci, xei, ‥‥를 결정한다. 스위치(13C)는 ADPCM 디코더(28)와 가산기(11)로부터의 출력을 수신하여, xb1, xd1, xc1, xe1, ‥‥, xbi, xdi, xci, xei, ‥‥의 데이타 스트림을 생성하기 위해 소정의 순서로 조합한다. D/A 변환기(16)는 D/A 변환기(15)의 4 배인 샘플링 주파수로 아날로그 신호로 스위치(13C)로부터의 출력을 변환하여 출력 단자(18)를 통해 출력한다. 데이타 코드(xai)는 언팩킹 디코디(10)로부터 D/A 변환기(15)에 직접 공급된다. D/A변환기(15)는 정확히 20 비트인 아날로그 신호로 입력 신호를 변환하여 출력 단자(17)를 통해 출력한다.

도 27은 본 발명의 제 22실시예에 따른 인코딩 장치(100)를 도시하며, A/D 변환기(10B), 신호 처리 회로(20), 메모리(30), DVD 인코딩 회로(40), 및 변조기(50)를 구비하고 있다.

인코딩 장치(100)는 도 29에 도시된 바와 같이, 파형을 가진 데이타 코드의 스트림을 생성하기 위해 시간 간격 Δt(예컨대, 96kHz)의 입력 단자(1)에서 나타나는 입력 신호를 샘플링하도록 설계되었다.

특히, A/D 변환기(10B)는 각각 24 비트로 표현된 xb1, ‥‥ xb2, ‥‥, xb3, ‥‥의 데이타 스트림을 형성하는 PCM 신호로 예컨대, 96 kHz인 샘플링 주파수에서의 입력 신호를 변환하여 신호 처리 회로(20)에 출력한다. 신호 처리 회로(20)는 메모리(30)를 이용하여 입력 데이타 스트림을 압축하고, DVD 인코딩 회로(40)에 의해 팩킹된다. 팩킹된 데이타는 출력 단자(8b)와 변조기(50)에 공급된다. 변조기(50)에 의해 변조된 출력 단자(8b)로부터의 출력 신호는 예컨대, 기록 캐리어 상에 기록된다.

도 28에 도시된 바와 같이, 신호 처리 회로(20)는 저역 통과 필터(60), 데시메이터(70,80), 차 계산기(90), 및 할당 회로(101)를 구비하고 있다.

저역 통과 필터(60)는 도 29(곡선 α상의 데이타 코드는 필터(60)를 통과하기 전의 신호임)에 도시된 바와 같이, 곡선 β 상의 xc1, ‥‥, xc2, ‥‥ xc3, ‥‥데이타 코드를 생성하기 위해 1/2 대역 내에 입력 신호를 통과시키는 FIR 필터를구비하고 있다. 데시메이터(70)는 xc1, xc2, xc3, ‥‥의 데이타 스트림을 생성하기 위해 데이타 코드(xci)의 인접한 데이타 코드 사이의 신호를 제거한다. 마찬가지로, 데시메이터(80)는 xb1, xb2, xb3, ‥‥의 데이타 스트림을 생성하기 위해 A/D 변환기(10B)로부터 출력된 데이타 코드(xci)의 인접한 두 디지탈 코드 사이의 신호를 제거한다. 특히, 데시메이터(70, 80)는 시간 시퀸스가 서로 다르게 출력된다. 차 계산기(90)는 가산 회로를 구비하며, xbi - xci = Δi의 식에 따라 데시메이터(70, 80)로부터의 출력와의 차(즉, 차코드(Δi))를 결정하며, 여기서, i는 샘플링 수를 나타낸다. 차코드(Δi)는 고정 및 가변 길이를 가질 수 있는 12비트 이하로 표현된다.

할당 회로(101)는 차 계산기(90)와 데시메이터(70)로부터의 차코드(Δi)와 데이타 코드(xci)를 수신하여 사용자 데이타 코드(DVD에서 패킷으로 언급)를 생성하기 위해 소정의 순서로 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타 코드(xci)의 수는 456이고, 차코드(Δi)의 수 또한 450이다. 서브헤더는 9바이트로 표현된다.

도 30은 본 발명의 제 23의 실시예에 따른 디코딩 장치(200)를 도시하며, 도 32에 도시된 바와 같이, 파형을 가진 신호로 입력 신호를 디코딩하기 위해 설계되었다. 디코딩 장치(200)는 복조기(110), DVD 디코더(120), 신호 처리 회로(130), 메모리(140), 및 D/A 변환기(150)를 구비하고 있다.

입력 신호는 복조기(110)에 의해 복조되고, DVB 디코더에 의해 언팩킹되고, 신호 처리 회로(130)에 출력된다.

신호 처리 회로(130)는 도 31에 도시된 바와 같이, 가산기(160) 및 인터폴레미터(170)를 구비하고 있다. DVD 디코더(120)에 의해 언팩킹된 데이타 코드(xci및 Δi)는 가산기(160)에 입력된다. 가산기(160)는 도 29의 데이타 코드(xbi)와 같이 24비트로 표현된 데이타 코드(xbi)(즉, Δi + xci = xbi)를 생성하기 위해 xci와 Δi의 합을 결정한다. 인터폴레이터(170)는 도 32에 도시된 바와 같이, 가산기(160)에 의해 구해진 데이타 코드(xbi)를 기초로 샘플(예컨대, 데이타 코드(xbi))사이의 데이타 코드 xa1, xa2, xa3, ‥‥를 결정한다. 보간은 소위 곡선 근접 또는 예측 근접 기술을 이용함으로써 또는 저역 통과 필터를 통과시키고 소위 샘플링 기술을 이용하여 제로(Os)로 데이타 코드를 세팅함으로써 이루어질 수 있다.

따라서, xbi, xai, ‥‥, xbi, xai, ‥‥의 데이타 스트림은 D/A 변환기(150)에 입력된다. D/A 변환기(150)는 입력을 96 kHz의 샘플링 주파수로 아날로그 신호로 변환한다.

데이타(xci)는 DVD 디코더(120)로부터 D/A 변환기(150)로 직접 입력되고 48 kHz의 샘플링 주파수에서 24비트의 해상도로 아날로그 신호로 변환된다.

신호 처리 회로(130)에서, 데이타 코드(xbi)는 상술된 바와 같이 왜곡 없이 재생되도록 가산 동작에 의해서만 결정된다, 데이타 코드(xai)는 예컨대, 정확하게 재생되도록 1회 비반복 필터링 동작으로 결정된다. 특히, 인터폴레이션 에러는 고주파 대역에서 여러 비트 내에 놓일 것이다. 공지된 바와 같이, 종래의 QMF 필터는 많은 수의 다중 연산으로 이루어지는 FFT 연산을 수행하며, 이는 연산의 정확도를감소시키는 원인이 되어 본 발명에 의해 보장된 24 비트 연산 정화성은 유지될 수 없다.

광 디스크(예컨대, DVD)와 같은 기록 캐리어를 생성하기 위해 도 27에서 팩킹 인코더(7)의 출력 단자(8a)로부터 픽업된 신호를 이유하여 마스터가 만들어질 수 있다.

도 31의 인터폴레이터(170)에서의 보간은 저역 통과 필터를 통과시키고 소위 샘플링 기술을 이용하여 데이타 코드(xbi)의 인접한 두 데이타 코드(예컨대, xb1, xb2) 사이에 데이타 코드(예컨대, xbi)를 유지함으로써 이루어질 수 있다. 특히, 인터폴레이터(170)에서의 보간은 샘플링 사이의 중간값을 결정하늘 방법에 국한되지 않는다.

도 33은 본 발명의 제 24실시예에 따른 신호 처리 회로(20)를 도시하며, 이 회로는 도 27의 인코딩 장치(100)에 이용될 수 있고, 도 28의 변형이다.

저역 통과 필터(60)는 도 34에 도시된 바와 같이, 곡선β 상의 데이타 코드 xc1, ., xc2, ., xc3, ....를 생성하기 위해 입력 신호를 1/2 대역 내에서 통과시키는 FIR 필터를 구비하고 있다. 데시메이터(70)는 xc1, xc2, xc3, ...의 데이타 스트림을 생성하기 위해 데이타 코드(xci)의 인접한 두 디지탈 코드 사이의 신호를 데시메이팅한다. 차 계산기(90)는 도 34에 도시된 바와 같이, 곡선 α상의 신호(즉, 데이타 코드 xai)를 교번으로 데시메이팅함으로써 구해진 데이타 코드 xb1, xb2, xb3, ...와 데시메이터(70)에서의 데시메이션에 의해 도 34에 도시된 바와 같이, 구해진 데이타 코드 xc1, xc2, xc3, ‥‥과의 차(제 1 차코드)를 결정하고, 또한 아래에서 알 수 있는 바와 같이, 데이타 코드 xb1, xb2, xb3, ...와 데이타 코드 xc1, xc2, xc3, ....를 생성할 때, 교번으로 데시메이팅된 데이타 코드 xa1, xa2, xa3, ...과의 차(제 2차코드)를 결정한다.

xbi -xci = Δ1i (제 1 차코드)

xai -xci = Δ2i (제 2 차코드)

여기서 제 1 및 제 2 차코드(Δ1i, Δ2i)는 12비트 이하로 표현되며, 고정 및 가변 길이를 가질 수 있다.

할당 회로(101)는 차 계산기(90)로부터 출력된 제 1 및 제 2차코드(Δ1i 및 Δ2i)와 데시메이터(70)로부터 출력된 데이타 코드(xci)를 수신하여 사용자 데이타 코드를 생성하기 위해 소정의 순서로 팩킹한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타 코드(xci)의 수는 338이고, 차코드(Δ1i 및 Δ2i) 각각의 수 또한 338이다 서브헤더는 4바이트로 표현된다.

도 35는 본 발명의 제 25실시예에 따른 신호 처리 회로(130)를 도시하며 도 32에 도시된 파형을 가긴 아날로그 신호로 입력 신호를 디코딩하기 위해 설계된 도 30의 디코딩 장치(200)에 이용될 수 있다.

가산기(160)는 데이타 코드(xci)와 차코드(Δ1i)를 수신하여 데이타 코드(xai)(=Δ1i + xci)의 생성을 위해 더한다. 마찬가지로, 가산기(180)는 데이타 코드(xci)와 차코드(Δ2i)를 수신하여 데이타 코드(xai)(=Δ1i +xci)의 생성을 위해 더한다. 데이타 코드(xci 및 xai)의 각각은 도 34에 도시된 데이타 코드와 같이 24 비트로 표현된다.

가산기(160, 180)의 출력은 도면에 도시된 바와 같이, D/A 변환기(150)에 입력된 xbi, xai, ‥‥, xbi, xai, ‥‥의 데이타 스트림을 생성하기 위해 결합된다. D/A 변환기(150)는 샘플링 주파수 96 kHz의 아날로그 신호로 입력을 변환한다.

데이타(xci)는 DVD 디코더(120)에서 D/A 변환기(150)로 직접 입력되고 샘플링 주파수 48 kHz인 24 비트의 해상도로 아날로그 신호로 변환된다.

신호 처리 회로(130)에서, 데이타 코드(xbi 및 xai)는 상술된 바와 같이, 어떠한 왜곡없이 정확히 재생되도록 가산기(160, 180)의 가산에 의해서만 결정된다. 데이타 코드(xbi 및 xai) 재생시 종래의 QMF 필터의 이용은 많은 수의 다중 연산으로 이루어지는 FFT 연산을 요구하며 이는 연산의 정확도를 감소시키는 원인이 되어 본 발명에 의해 보장된 24 비트 연산 정확성은 유지될 수 없다.

본 발명의 제 26실시예에 따른 인코딩 장치(100)가 기술되는데, 도 27 및 도 28에 도시된 바와 같이, 제 22실시예의 것과 같은 회로 구조를 가지고 있다.

상기 실시예의 인코딩 장치(100)는 데이타 압축으로 인한 에러를 최소화시키도록 각각의 소정의 프레임으로 차 정보를 스케일링하도록 설계된다.

특히, 도 28에 도시된 바와 같이, 신호 처리 회로(20)는 도 29에 도시된 바와 같이, 곡선 β 상의 데이타 코드 xc1, ‥‥, xc2, ‥‥ xc3, ‥‥를 FIR 필터로 구성하는 저역 통과 필터(60)를 통해 생성한다. FIR 필터는 도 36에 도시된 바와같이, 날카롭게 구르는 필터 특성을 가지고 있다.

차 계산기(90)는 xbi -xci = Δi의 식에 따라 데시메이터(70, 80)로부터의 출력과의 차(즉, 차코드(Δi))를 결정한다. 차코드(Δi)는 가변 또는 고정 12 비트로 표현되며 스케일링될 정규 데이타 코드로서 할당 회로(101)에 제공된다.

할당 회로(101)는 차 계산기(90)와 데시메이터(70)로부터의 차코드(Δi)와 데이타 코드(xci)를 수신하여, 사용자 데이타 코드로서 출력되고 소정의 순서로 팩킹된 각 프레임내에서 피크값 Sp을 이용하여 정규화한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타 코드(xci)의 수는 455이고, 차코드(Δi)의 수 또한 450이다. 서브헤더는 9 바이트로 표현되며, 이 중 3 비트는 스케일링시 이용된 스케일링 인자로서 피르값(Sp)을 나타내는데 이용된다. 도 37는 본 발명의 제 27 실시예에 따른 신호 처리 회로(130)를 도시하며 도 30의 디코딩 장치(200)에서 이용될 수 있다.

상기 실시예의 신호 처리 회로(130)는 상술된 제 26실시예의 인코딩 장치(100)에 의해 코드된 신호를 디코딩하기 위해 설계되었다.

가산기(160)는 신호 처리 회로(130)에 입력된 데이타 코드(xci, Δi)를 이용하여 아래 연산을 수행한다.

Δi·Sp + xci = xbi

여기서, Sp는 인코딩 연산에서 스케일링에 대해 이용된 피크값이고, 데이타 코드(xbi)는 도 29에 도시된 데이타 코드(xbi)의 것과 같이 24비트로 표현된다.

인터폴레이터(170)는 도 32에 도시된 바와 같이, 가산기(160)에 의해 구해진 데이타 코드(xbi)를 기초로 샘플(즉, 데이타 코드(xbi)) 사이의 데이타 코드 xa1, xa2, xa3, ...를 결정한다.

본 발명의 제 28실시예에 따른 인코딩 장치(100)는 도 27 및 도 33에 도시된회로 구조를 가지고 있다.

FIR 필터를 구비한 저역 통과 필터(60)는 도 34에 도시된 바와 같이, 곡선 β 상에 놓인 데이타 코드 xc1, ‥‥, xc2, ‥‥, xc3, ‥‥를 생성한다. FIR 필터는 도 36에 도시된 바와 같이, 첨예한 필터 특성을 가지고 있다.

데시메이터(70)는 xc1, xc2, xc3, ‥‥의 데이타 스트림을 생성하기 위해 데이타 코드(xci)의 인접한 데이타 코드 사이의 신호를 데시메이팅한다. 차 계산기(90)는 xbi -xci = Δ1i의 식에 따른 데이타 코드 xb1, xb2, xb3, ‥‥와 도 34에 도시된 바와 같이 데시메이터(70)에서 데시메이팅에 의해 구해진 데이타 코드 xc1, xc2, xc3, 과의 차(즉, 제 1 차코드 Δ1i)를 결정한다. 제 1 차코드(Δ1i)는 6비트 정규값으로 할당 회로(101)에서 표현된다. 차 계산기(90)는 또한 xbi - xci = Δ2i의 식에 따른 데이타 코드 xb1, xb2, xb3, ‥‥와 데이타 코드 xc1, xc2, xc3, ‥‥를 생성할 때 데시메이팅된 데이타 코드 xa1, xa2, xa3, ‥‥과의 차(즉, 제 2 차코드(Δ2i))를 결정한다, 제 2 차코드(Δ2i)는 고정 또는 가변 6 비트로 표현되고 스케일링된 정규 데이타 코드로 할당 회로(101)에서 표현된다. 정규화는 제 1 및 제 2 차코드(Δ1i 및 Δ2i)를 조합하여 L채널 피크값 P_L에 대해 만들어진다. 정규화는 또한 L채널 피크값 P_L과 유사한 R채널 피크값 P_R에 대해 만들어진다.

할당 회로(101)는 데이타 코드(xci)와 차코드(Δ1i 및 Δ2i)를 수신하여 사용자 데이타 코드로서 출력되고 소정의 순서로 팩킹된 각 프레임내의 피크값 Sp을 기초로 정규화한다. 사용자 데이타 코드가 2034 바이트로 표현될 때, 데이타코드(xci)의 수는 225이고, 차코드(Δ1i 및 Δ2i) 각각의 수 또한 225이다. 서브헤더는 9 바이트로 표현된다. 특히, 차코드(Δ1i 및 Δ2i)의 각각은 R 및 L채널의 각각에서 6비트로 표현되며 제 3데이타 코드로서 이용된다. 서브헤더에서, 각각 3바이트로 표현된 R 및 L채널 피크값 P_R및 P_L이 정렬된다.

DVD 코딩 회로(40)는 데이타 코드(xai)와 제 1 및 제 2 차코드(Δ1i 및 Δ2i)를 수신하여 도 38에 도시된 바와 같이, 코드를 생성하기 위해 팩킹한다.

도 39는 본 발명의 제 29실시예에 따른 신호 처리 회로(130)를 도시하며 도 34에 도시된 파형을 가진 아날로그 신호로 입력 신호를 디코딩하기 위해 설계된 도 30에서 디코딩 장치(200)에서 이용될 수 있다.

입력 신호는 복조기(110)에 의해 복조되고, DVD 디코더(120)에 의해 언팩킹되고, 신호 처리 회로(130)에 출력된다. 신호 처리 회로(130)는 메모리(14)를 이용하여 보간된 데이타 코드를 생성하며, D/A 변환기(150)에 의해 아날로그 신호로 변환된다.

신호 처리 회로(130)에서, 가산기(160)는 차코드 Δ1i와 피크값 Sp1을 함께 곱하고 24비트로 표현될 데이타 코드(xbi)(Δ2i·Sp1 + xci = xbi)를 생성하기 위해 데이타 코드(xci)를 더한다. 마찬가지로, 가산기(180)는 차코드(Δ2i)와 피크값 Sp2을 함께 곱하고 24비트로 표현된 데이타 코드(xai)(Δ2i ·Sp2 + xci = xai)를 생성하기 위해 데이타 코드(xci)를 더한다.

가산기(160, 180)의 출력은 도면에서 도시된 바와 같이, D/A 변환기(150)에입력된 xbi, xai, ‥‥, xbi, xai, ‥‥의 데이타 스트림을 생성하기 위해 조합된다. D/A 변환기(150)는 입력을 96 kHz인 샘플링 주파수로 아날로그 신호로 변환한다.

도 40은 본 발명의 제 30실시예에 따른 신호 처리 회로(20)를 도시하며, 이 회로는 제 24 실시예의 변형이며, 제 2 차코드(Δ2i)를 결정한다는 점에서 도 27의 인코딩 장치(100)에 사용될 수 있다.

특히, 제 2차코드(Δ2i)는 아래 식에 따라 결정된다.

xai - Prediction [i] = Δ2i

여기서, xai - Prediction [i]는 N 차 선형 예측값이다. N=3일 때, Prediction [i]는

Prediction [i] = A1·xa(i-1) + A2 ·xbi +A3 ·xa(i+1)

로 표현되며, 여기서 A1, A2, A3은 예측 인자이다.

특히, Prediction [i]는 3 개의 포인트 xa(i-1), xbi, xa(i+1)를 통해 뻗어 있는 곡선 상의 포인트로서 투영될 수 있다. 그러한 선형 예측은 선형 예측 회로(190)에 의해 수행된다. 선형 예측 회로(190)의 출력 신호(Prediction [i])는 가산기(90B)에 입력되고 데이타 코드(xai)로부터 감산된다, 상기 실시예에서, A/D 변환기(10)는 192 kHz인 샘플링 주파수를 이용한다. 저역 통과 필터(60)는 도 41에 도시된 특성을 가지고 있다.

도 42는 도 35에 도시된 제 25실시예의 변형이며 데이타 코드(xai)를 결정한다는 점에서 다른 디코딩 장치(200)에 사용된 본 발명의 제 31 실시예에 따른 신호처리 회로(130)를 도시한다.

특히, 가산기(180)는 아래 식에 따라 데이타 코드(xai)를 결정한다.

Δ2i + Prediction [i] = xai

여기서, Prediction [i]는 N 차 선형 예측값이다. N = 3일 때, Prediction [i]는

Prediction [i] = A1 ·xa(i-1) + A2 · xbi + A3 ·xa(i+1)

로 표현되며, 여기서 A1, A2, A3은 예측 인자이다.

특히, Prediction [i]은 3 개의 포인트 xa(i-1), xbi, 및 xa(i+1)를 통해 뻗어 있는 곡선 상의 포인트로서 투영될 수 있다. 그러한 선형 예측은 도 42의 선형예측 회로(201)에 의해 수행된다. 상기 실시예에서, D/A 변환기(150)는 192 kHz인 샘플링 주파수를 이용한다. 96 kHz는 단일 샘플링 주파수로 샘플링된 데이타 코드로부터 재생된다. 상기 실시예에서 알 수 있는 바와 같이, 제 2 차코드(Δ2i)의 검출은 어떠한 데이타를 기초로 할 수 있다.

도 43은 제 32실시예에 따른 신호 처리 회로(20)를 도시하며, 도 27에 도시된 인코딩 장치(100)에 사용되고, 제 22실시예와는 다음과 같이 다르다.

입력 단자(1)에 나타나는 입력 신호(오디오 신호)는 도 44에 도시된 바와 같이, 파형을 가진 데이타 코드의 스트림을 생성하기 위해 시간 간격 Δt(예컨대, 192 kHz인 고속)으로 샘플링된다.

특히, A/D 변환기(10)는 DAT 규격에 규정된 샘플링 주파수의 4 배인 샘플링주파수에서의 입력 신호를 예컨대, 각각 20비트로 표현된 xb1, xd1, xa1, xe1,xb2, xd2, xa2, xe2, xb3, xd3, xa3, xe3, ....의 데이타 스트림을 형성하는 PCM 신호로 변환하며 신호 처리 회로(20)에 출력한다. 신호 처리 회로(20)는 메모리(30)를 이용하여 입력 데이타 스트림을 압축하여 DVD 코딩 회로(40)에 의해 팩킹된다. 팩킹된 데이타는 출력 단자(8b)와 변조기(50)에 공급된다. 변조기(50)에 의해 변조된 출력 단자(8b)로부터의 출력 신호는 예컨대, 기록 캐리어 상에 기록된다.

도 43에 도시된 신호 처리 회로(20)에서, FIR 필터를 구비한 저역 통과 필터(60)는 도 44에 도시된 바와 같이 곡선 β상의 신호 xci, ‥‥, xc2, ‥‥, xc3, ‥‥를 생성하기 위해 1/4 대역 내에서 입력 신호를 통과시킨다. 데시메이터(70)는 xc1, xc2, xc3, ‥‥의 데이타 스트림을 생성하기 위해 그의 1/4로 저역 통과 필터(60)로부터 입력된 신호를 데시메이팅 또는 감소시키고, 제 1 차계산기(90A)의 마이너스(-) 단자에 입력된다. 저역 통과 필터(60)로의 입력 신호는 또한 스위치(210)에 공급된다. 스위치(210)는 입력 신호를 데이타 코드(xbi)와 데이타 코드(xai)로 분리하고, 도 44에 도시된 바와 같이, 각각 4 시간 간격으로 곡선 α 위에 정렬된다. 데이타 코드(xbi)는 제 1 차 계산기(90A)의 플러스(+) 단자에 공급되는 반면에, 데이타 코드(xai)는 제 2차 계산기(90B)의 플러스(+) 단자에 공급된다. 평균 계산기(220)는 두 연속적인 데이타 코드(xbi, xb(i+1))를 가산하고, 평균값((xbi + xb(i+1)) / 2)을 결정하기 위해 그 합을 2로 나누며, 나눈 결과를 제 2차 계산기(90B)의 마이너스(-) 단자에 출력한다.

제 1 차 계산기(90A)는 가변 또는 고정 10 비트 이하로 표현된 xbi - xcl =Δ1i의 식에 따라 데이타 코드(xbi)와 동시에 곡선 α 위에 놓인 데이타 코드와 데시메이터(70)로부터 출력된 곡선 β 위에 놓인 데이타 코드(xci)과의 차(즉, 차코드 Δ1i)를 결정한다.

제 2차 계산기(90B)는 가변 또는 고정 10 비트 이하로 표현된 xai - (xbi + xb(i+1))/2 = Δ2i의 식에 따른 평균 계산기(220)로부터 출력된 평균값((xbi + xb(i+l))/2)과 스위치(210)로부터 출력된 곡선 α 위에 놓인 데이타 코드(xai)과의 차(즉, 차코드(Δ2i))를 결정한다.

할당 회로(101)는 제 1 및 제 2차코드(Δ1i 및 Δ2i)와 데이타 코드(xci)를 수신하여 사용자 데이타 코드를 생성하기 위해 소정의 순서로 팩킹한다. 사용자 데이타 코드가 DVD에서 2034 바이트로 표현될 때, 데이타 코드(xci)의 수는 406 이고, 제 1 및 제 2 차코드(Δ1i 및 Δ2i) 각각의 수 또한 406이다. 서브헤더는 4 바이트로 표현된다.

도 45는 본 발명의 제 33실시예에 따른 신호 처리 회로(130)를 도시하며 도 30에 도시된 바와 같은 회로 구조를 가진 디코딩 장치에 이용된다.

상기 실시예의 티코딩 장치는 도 46에 도시된 바와 같이, 파형을 가진 아날로그 신호를 생성하기 위해 입력 신호를 디코딩한다. 특히, 입력 신호는 복조기(110)에 의해 복조되고, DVD 디코더(120)에 의해 언팩킹되고, 신호 처리 회로(130)에 출력된다. 신호 처리 회로 130은 메모리(140)를 이용하여 보간된 데이타 코드를 생성하며, D/A 변환기(150)에 의해 아날로그 신호로 변환된다.

도 45의 신호 처리 회로(130)에서, 제 1가산기(160A)는 데이타 코드(xbi)를생성하기 위해 신호 처리 회로(130)에 입력된 데이타 코드(xci 및 Δ1i)를 이용하여 아래 연산을 수행한다.

Δ1i + xci =xbi

여기서, 데이타 코드(xbi)는 도 44에 도시된 원래 데이타 코드(xbi)와 같은 24 비트로 표현된다.

데이타 코드(xbi)는 출력 단자, 인터폴레이터(170) 및 평균 계산기(230)에 공급된다. 평균 계산기(230)는 두 연속적인 데이타 코드(xbi), xb(i+1)를 가산하고, 평균값(xbi +xb(i+1))/2를 결정하기 위해 그 합을 2로 나누며, 나눈 결과를 제 2 가산기(160B)에 출력한다. 제 2가산기(160B)는 도 44에 도시된 원래 데이타 코드(xai)와 같은 24비트로 표현된 데이타 코드(xai)를 생성하기 위해 평균값(xbi + xb(i+1))/2와 제 2차코드(Δ2i)의 합을 결정한다.

제 2가산기(160B)의 출력은 인터폴레이터(170)와 출력 단자에 공급된다, 인터폴레이터(170)는 샘플링 기술을 이용하여 제 1 및 제 2가산기(160A, 160B)로부터 입력된 데이타 코드를 기초로 도 46에 도시된 바와 같이, 데이타 코드 xd1, xe1, xd2, xe2, ‥‥, xdi, xei, ‥‥를 결정한다.

따라서, 데이타 코드(xbi, xdi, xai, xei)는 D/A 변환기(150)에 출력된 후 192 kHz의 아날로그 신호로 변환된다. DVD 디코더(120)의 출력(즉, 데이타 코드(xci))은 D/A 변환기(150)에 직접 전송될 수 있으며, 예컨대, 정확히 24비트인 48 kHz의 아날로그 신호로 변환된다.

신호 처리 회로(130)에서, 상술된 바와 같이, 데이타 코드(xbi, xai)는 제 1및 제 2가산기(160A,160B)의 가산 동작에 의해서만 결정되므로, 어떠한 왜곡 없이 재생된다. 다른 데이타 코드는 예컨대, 1 회 비반복 필터링 연산인 인턴폴레이터(170)의 보간에 의해서만 결정되므로, 높은 정착도로 재생된다. 특히, 인터폴레이션 에러는 고주파 대역에서 여러 비트 이내에 놓인다. 데이타 코드(xbi 및 xai) 재생시 종래의 QMF 필터의 이용은 많은 수의 다중 연산으로 이루어지는 FFT 연산을 요구하며 이는 연산의 정확도를 감소시키는 원인이 되어 상기 실시예의 디코딩 장치(200)에 의해 보장된 24 비트 연산 정확성은 유지될 수 없다.

광 디스크(예컨대, DVD)와 같은 기록 캐리어를 생성하기 위해 도 27에서 DVD 인코더(40)의 출력 단자(8a)로부터 픽업된 신호를 이용하여 마스터가 만들어질 수 있다.

도 45의 인터폴레이터(170)에서의 보간은 도 46에 도시된 바와 같이, 신호 x1, x2, x3, ‥‥를 결정하기 위해 저역 통과 필터를 통과시키고 소위 샘플링 기술을 이용하여 데이타 코드(xbi)의 인접한 데이타 코드(예컨대, xb1, xb2) 사이에 데이타 코드 (예컨대, xbi)를 유지함으로써 이루어질 수 있다. 특히, 인터폴레이터(170)에서의 보간은 중간 데이타 코드 xa1, xa2, xa3, ‥‥를 결정하는 방법에 국한되는 것은 아니다.

도 47은 본 발행의 제 34실시예에 따른 신호 처리 회로(20)를 도시하며 도 27의 인코딩 장치(100)에서 이용되고 도 28에 도시된 것의 변형이다.

입력 단자(1)에 나타나는 입력 신호(오디오 신호)는 도 44에 도시된 바와 같이, 파형을 가진 데이타 코드의 스트림을 생성하기 위해 시간 간격 Δt (예컨대,고속인 192 kHz )에서 샘플링된다.

특히, A/D 변환기(10)는 DAT 규격에 규정된 샘플링 주파수의 4 배인 샘플링 주파수에서의 입력 신호를 예컨대, 각각 20비트로 표현된 xb1, xd1, xa1, xe1, xb2, xd2, xa2, xe2, xb3, xd3, xa3, xe3, ‥‥의 데이타 스트림을 형성하는 PCM 신호로 변환하며 신호 처리 회로(20)에 출력한다. 신호 처리 회로(20)는 메모리(30)를 이용하여 입력 데이타 스트림을 압축하여 DVD 코딩 회로(40)에 의해 팩킹된다. 팩킹된 데이타는 출력 단자(8b)와 변조기(50)에 공급된다. 변조기(50)에 의해 변조된 출력 단자(8b)로부터의 출력 신호는 예컨대, 기록 캐리어 상에 기록된다.

도 47에 도시된 신호 처리 회로(20)에서, FIR 필터를 구비한 저역 통과 필터(60)는 도 44에 도시된 바와 같이, 곡선 β 상의 신호 xci, ‥‥, xc2, ‥‥, xc3, ‥‥를 생성하기 위해 1/4 대역 내에서 입력 신호를 통과시킨다. 데시메이터(70)는 xc1, xc2, xc3, ‥‥의 데이타 스트림을 생성하기 위해 그의 1/4로 저역 통과 필터(60)로부터 입력된 신호를 데시메이팅 또는 감소시키고, 차 계산기(90A)의 마이너스(-) 단자에 입력된다. 저역 통과 필터(60)로의 입력 신호는 또한 스위치(210)에 공급된다. 스위치(210)는 입력 신호를 시간 간격 Δt의 곡선 α 위에 놓인 데이타 코드(xbi, xdi, xai, xei)로 분리하여, ADPCM 인코더(260)에 출력한다, 데이타 코드(xbi)는 또한 차 계산기(90A)의 플러스(+) 단자에 공급된다.

차 계산기(90A)는 가변 또는 고정 11 비트 이하로 표현된 xbi - xci = Δi의 식에 따라 스위치(210)로부터 출력된 데이타 코드(xbi)와 데시메이터(70)로부터 출력된 데이타 코드(xci)와의 차(즉, 차코드(Δi))를 결정한다.

ADPCM 회로(260)는 아래 3개의 차코드를 결정하기 위해 데이타 코드(xbi, xdi, xci, xei)를 수신한다.

xdi - xbi =Di1

xci - xdi =Di2

xei - xci =Di3

이들은 일반적으로 3 비트 이하로 표현되며, 이하, ADPCM 코드(Dik)라고 한다.

할당 회로(101)는 데이타 코드(xci), 차코드(Δi), 및 ADPCM코드(Dik)를 수신하여 사용자 데이타 코드를 생성하기 위해 소정의 순서로 팩킹한다. 사용자 데이타 코드가 DVD에서 2034 라이트로 표현될 때, 데이타 코드(xci)의 수는 812이고, 차코드(Δi), 및 ADPCM 코드(Dik) 각각의 수도 812이다. 서브헤더는 4 바이트로 표현된다.

도 48은 본 발명의 제 35실시예에 따른 신호 처리 회로(130)를 도시하며 도 30에 도시된 마와 같은 회로 구조를 가진 디코딩 장치에 이용된다.

상기 실시예의 기코딩 장치는 도 46에 도시된 바와 같이, 파형을 가진 아날로그 신호를 생성하기 위해 입력 신호를 디코딩한다. 특히, 입력 신호는 복조기(110)에 의해 복조되고, DVD 디코더(120)에 의해 언팩킹되고, 신호 처리 회로(130)에 출력된다. 신호 처리 회로(130)는 메모리(140)를 이용하여 보간된 데이타 코드를 생성하며, D/A 변환기(150)에 의해 아날로그 신호로 변환된다.

도 48의 신호 처리 회로(130)에서, 가산기(160A)는 데이타 코드(xbi)를 생성하기 위해 신호 처리 회로(130)에 입력된 데이타 코드(xci 및 Δ1i)를 이용하여 아래 연산을 수행한다.

Δ1i + xci =xbi

여기서, 데이타 코드(xbi)는 도 44에 도시된 원래 데이타 코드(xbi)와 같은 20비트로 표현된다.

가산기(160A)로부터 출력된 데이타 코드(xbi)는 스위치(280)의 입력 단자와 ADPCM 디코더(270)에 공급된다. ADPCM 디코더(270)는 또한 ADPCM코드(Dik)를 수신하고 ADPCM 코드(Dik)와 데이타 코드(xbi)를 이용하여 샘플 사이의 데이타 코드(xdi, xai, xei)를 결정한다. 데이타 코드(xdi, xai, xei)는 각각 원래 디지탈 데이타(즉, 도 44의 데이타 코드(xbi))와 같이 20비트로 표현된다.

스위치(280)는 데이타 코드(xbi, xdi, xai, xei)를 수신하고, xb1, xd1, xa1, xe1, ‥‥, xbi, xdi, xai, xei, ‥‥의 데이타 스트림을 D/A 변환기(150)에 출력한다. D/A변환기(150)는 입력을 192 kHz의 아날로그 신호로 변환한다.

DVD 디코더(120)의 출력(즉, 데이타 코드(xci))은 D/A 변환기(150)에 직접 전송될 수 있고, 예컨대, 정화히 24비트인 48 kHz의 아날로그 신호로 변환된다.

신호 처리 회로(130)에서, 상술된 바와 같이, 데이타 코드(xbi)는 가산기(160A)의 가산 동작에 의해서만 결정되므로, 어떠한 왜곡 없이 재생된다. 다른 데이타 코드는 예컨대, 1 회 비반복 필터링 연산인 ADPCM 디코더(270)의 적응 연산에 의해서만 결정되므로, 높은 정확도로 재생된다. 특히, 적응 연산 에러는 고주파 대역에서 여러 비트 이내이다. 데이타 코드(xbi) 재생시 종래의 QMF 필터의 이용은 많은 수의 다중 연산으로 이루어지는 FFT 연산을 요구하며, 이는 연산의 정확도를 감소시키는 원인이 되어 상기 실시예의 디코딩 장치(200)에 의해 보장된 20 비트 연산 정확성은 유지될 수 없게 된다.

본 발명은 이해를 보다 용이하게 하기 위해 바람직한 실시예로 기재되었지만, 본 발명은 본 발명의 원리를 이탈하지 않고 다양한 방법으로 구현될 수 있다. 그러므로, 본 발명은 특허 청구의 범위에 설명된 본 발명의 원리를 이탈하지 않고 구현될 수 있는 모든 실시예와 변형예를 포함함을 이해해야 한다.

이 구성에 의하면, 1배의 샘플링에서의 재생은 데이타에 연산 처리를 하지 않고, 즉 열화가 없는 상태 그대로 이용하고, 2배 이상의 샘플링에서의 재생에서는 정확한 2배 이상의 샘플링 데이타로부터 보간 데이타를 생성하여 압축 오디오 데이타를 디코딩 재생하도록 하여 열화를 억제하고 있기 때문에, 2배 이상의 대역 성분을 인코딩하고 기록 매체에 기록하는 경우 등에 신호의 열화를 방지할 수 있는 효과가 있다.

Claims

제 1 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 제 1 A/D 변환 회로와;

상기 제 1 샘플링 주파수의 2배인 제 2 샘플링 주파수로 상기 아날로그 입력신호를 디지탈 코드의 제 2 데이타 스트림으로 변환하는 제 2 A/D 변환 회로와;

상기 제 1 데이타 스트림의 디지탈 코드와 시간 시퀸스 면에서 일치하는 디지탈 코드의 제 3 데이타 스트림을 생성하기 위해, 상기 제 2 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅(decimating)하는 데시메이팅 수단과;

차코드(difference code)를 생성하기 위해, 상기 제 1 데이타 스트림의 디지탈 코드 각각과 상기 제 3 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드와의 차를 결정하는 차코드 생성 회로와;

상기 차코드 생성 회로에 의해 결정된 상기 차코드와 디지탈 코드의 제 1 데이타 스트림을 소정의 포맷으로 팩킹(packing)하는 팩킹 수단을 구비한 인코딩 장치.
제 1 항에 있어서,

상기 제 1 샘플링 주파수로 상기 아날로그 입력 신호와는 채널이 다른 제 2 아날로그 입력 신호를 디지탈 코드의 제 4 데이타 스트림으로 변환하는 제 3 A/D 변환 회로와;

상기 제 2 샘플링 주파수로 상기 제 2 아날로그 입력 신호를 디지탈 코드의 제 5 데이타 스트립으로 변환하는 제 4 A/D 변환 회로와;

상기 제 4 데이타 스트림의 디지탈 코드와 시간 시퀸스 면에서 일치하는 디지탈 코드의 제 6 데이타 스트림을 생성하기 위해, 상기 제 5 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅하는 제 2 데시메이팅 수단과;

제 2 차코드를 생성하기 위해, 상기 제 4 데이타 스트림의 디지탈 코드 각각과 상기 제 6 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드와의 차를 결정하는 제 2차코드 생성 회로를 더 구비하며,

상기 팩킹 수단은 데이타 코드를 생성하기 위해, 상기 디지탈 코드의 제 1 및 제 4 데이타 스트림과 상기 제 1 및 제 2 차코드를 소정의 포맷으로 팩킹하고, 상기 디지탈 코드의 제 1 및 제 4 데이타 스트림으로부터 분리된 제 3 채널로서 상기 제 1 및 제 2 차코드를 상기 데이타 코드에 위치시키는, 인코딩 장치.
제 1 항에 있어서,

상기 데시메이팅 수단은 상기 디지탈 코드의 제 2 데이타 스트림을 상기 디지탈 코드의 제 3 스트림과 디지탈 코드의 제 4 데이타 스트림으로 분리하며,

제 2 차코드를 생성하기 위해, 상기 제 1 데이타 스트림의 디지탈 코드 각각 또는 상기 제 1 데이타 스트림의 디지탈 코드 각각의 함수인 데이타 코드와 상기 제 4 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드와의 차를 결정하는 제 2차코드 생성 회로를 더 구비하며,

상기 팩킹 수단은 상기 디지탈 코드의 제 1 데이타 스트림, 상기 차코드 생성 회로에 의해 결정된 상기 차코드, 및 상기 제 2 차코드 생성 회로에 의해 결정된 상기 제 2 차코드를 순정의 포맷으로 팩킹하는, 인코딩 장치.
제 1 항에 있어서,

각각의 소정의 프레임으로 상기 차코드를 스케일링(scaling))하는 스케일링 수단을 더 구비한 인코딩 장치.
제 3 항에 있어서,

상기 차코드 생성 회로에 의해 결정된 차코드와 상기 제 2 차코드 생성 회로에 의해 결정된 제 2 차코드를 각각의 소정의 프레임으로 스케일링하는 스케일링수단을 더 구비한 인코딩 장치.
제 1 항에 있어서,

상기 데시메이팅 수단은 상기 디지탈 코드의 제 2 데이타 스트림을 상기 디지탈 코드의 제 3 데이타 스트림과 디지탈 코드의 제 4스트림으로 분리하며,

상기 디지탈 코드의 제 2 데이타 스트림을 기초로 예측 코드를 생성하는 예측 코드 생성 수단과;

제 2 차코드를 생성하기 위해, 상기 제 4 데이타 스트림의 디지탈 코드의 각각과 상기 예측 코드 중 하나의 예측 코드와의 차를 결정하는 제 2 차코드 생성 회로와;

상기 차코드 생성 회로에 의해 결정된 차코드와 상기 제 2 차코드 생성 회로에 의해 결정된 제 2 차코드를 각각의 소정의 프레임으로 스케일링하는 스케일링 수단을 더 구비하며,

상기 팩킹 수단은 상기 디지탈 코드의 제 1 데이타 스트림, 상기 차코드 생성 회로에 의해 결정된 차코드, 및 상기 제 2 차코드 생성 회로에 의해 결정된 제 2 차코드를 소정의 포맷으로 팩킹하는, 인코딩 장치.
제 1 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 제 1 A/D 변환 회로와;

상기 제 1 샘플링 주파수의 4 배인 제 2 샘플링 주파수로 상기 아날로그 입력 신호를 디지탈 코드의 제 2 데이타 스트림으로 변환하는 제 2 A/D 변환 회로와;

상기 제 1 데이타 스트림의 디지탈 코드 중 연속적인 두 디지탈 코드의 함수, 상기 제 1 데이타 스트림의 디지탈 코드 중 연속적인 두 디지탈 코드 중 하나의 디지탈 코드, 또는 상기 제 1 데이타 스트림의 디지탈 코드 중 연속적인 두 디지탈 코드 중 어느 하나의 디지탈 코드의 함수를 기준 코드로서 결정하는 기준 코드 결정 수단과;

제 1 차코드를 생성하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하는 제 2 데이타 스트림의 디지탈 코드의 일부와 상기 제 1 데이타 스트림의 디지탈 코드와의 차를 결정하는 제 1 차코드 생성 회로와;

제 2 차코드를 생성하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림의 연속적인 두 디지탈 코드 사이의 중간 포인트와 시간 시퀸스 면에서 각각 일치하는, 상기 디지탈 코드의 제 2 데이타 스트림의 일부와 상기 기준 코드와의 차를 결정하는 제 2차코드 생성 회로와;

상기 디지탈 코드의 제 1 데이타 스트림과 상기 제 1 및 제 2 차코드를 소정의 포맷으로 팩킹하는 팩킹 수단을 구비한 인코딩 장치.
제 1 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 제 1 A/D 변환 회로와;

상기 제 1샘플링 주파수의 4 배인 제 2 샘플링 주파수로 상기 아날로그 입력신호를 디지탈 코드의 제 2 데이타 스트림으로 변환하는 제 2 A/D 변환 회로와;

제 1 차코드를 생성하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하는 상기 제 2 데이타 스트림의 디지탈 코드의 일부와 상기 제 1 데이타 스트림의 디지탈 코드와의 차를 결정하는 제 1 차코드 생성 회로와;

ADPCM 코드를 생성하기 위해, ADPCM으로 상기 디지탈 코드의 제 1 스트림과 시간 시퀸스 면에서 일치하지 않는 상기 디지탈 코드의 제 2 데이타 스트림의 일부를 인코딩하는 인코딩 수단과;

상기 디지탈 코드의 제 1 데이타 스트림, 상기 차코드, 및 상기 ADPCM 코드를 소정의 포맷으로 팩킹하는 팩킹 수단을 구비한 인코딩 장치.
아날로그 신호가 제 1 샘플링 주파수로 A/D 변환되는 디지탈 코드의 제 1 데이타 스트림, 및 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하며 상기 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수로 아날로그 신호를 A/D 변환하고 제 2 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅함으로써 생성되는 디지탈 코드의 제 3 데이타 스트림과 상기 디지탈 코드의 제 1 데이타 스트림과의 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치에 있어서,

상기 디지탈 코드의 제 1 데이타 스트림의 2 배인 디지탈 코드의 제 4 데이타 스트림의 절반을 디코딩하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림에 상기 차코드를 가산하고, 상기 디지탈 코드의 제 4 데이타 스트림의 디코딩된 절반을 기초로 상기 디지탈 코드의 제 4 데이타 스트림을 디코딩하는 디코딩 회로와;

제 1샘플링 주파수로 상기 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A변환하는 제 1 D/A변환 회로와;

상기 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 상기 디지탈 코드의 제 4 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치.
2 채널 아날로그 신호가 제 1 샘플링 주파수로 A/D 변환되는 디지탈 코드의 제 1 데이타 스트림과, 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하며 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수로 2 채널 아날로그신호를 A/D 변환하고 제 2 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅함으로써 생성되는 디지탈 코드의 제 3 데이타 스트림과 상기 디지탈 코드의 제 1 데이타 스트림과의 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치에 있어서,

상기 디지탈 코드의 제 1 데이타 스트림의 2 배인 디지탈 코드의 제 4 데이타 스트림의 절반을 디코딩하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림에 차코드를 가산하고, 상기 디지탈 코드의 제 4 데이타 스트림의 디코딩된 절반을 기초로 상기 디지탈 코드의 제 4 데이타 스트림을 디코딩하는 디코딩 회로와;

제 1샘플링 주파수로 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A변환하는 제 1 D/A 변환 회로와;

상기 제 1샘플링 주파수의 2 배인 제 2샘플링 주파수로 상기 디지탈 코드의 제 4 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림, 제 1 차코드, 및 제 2 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 제 1 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되고,

상기 제 1 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스에서 일치하며 상기 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 아날로그신호를 A/D 변환하고 상기 제 2 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅함로써 생성되는 디지탈 코드의 제 3 데이타 스트림과, 상기 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성되며,

상기 제 2 차코드는, 상기 제 1 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드의 함수로서 각각 제공되는 데이타 코드 또는 상기 디지탈 코드의 제 1 데이타 스트림과, 상기 디지탈 코드의 제 3 데이타 스트림 이외의 상기 제 2 데이타 스트림의 나머지를 포함하는 디지탈 코드의 제 4 데이타 스크림과의 차에 의해 생성되는, 상기 디코딩 장치에 있어서,

상기 제 3 데이타 스트림을 디코딩하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림을 상기 제 1 차코드에 가산하는 제 1 디코딩 회로와;

상기 디지탈 코드의 제 4 데이타 스트림을 디코딩하기 위해, 각각 상기 디지탈 코드의 제 1 데이타 스트림의 하나의 디지탈 코드의 함수인 데이타 코드 또는 상기 디지탈 코드의 제 1 데이타 스트림에, 또는 디코딩된 제 3 데이타 스트림에 상기 제 2 차코드를 가산하는 제 2 디코딩 회로와;

제 1 샘플링 주파수로 상기 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A 변환하는 D/A 변환 회로와;

상기 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 상기 제 1 및 제 2 디코딩 회로에 의해 디코딩된 상기 디지탈 코드의 제 3 및 제 4 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치.
2 채널 아날로그 신호가 제 1 샘플링 주파수로 A/D 변환되는 디지탈 코드의 제 1 데이타 스트림과, 상기 디지탈 코드의 제 1 데이타 스트림와 시간 시퀸스 면에서 일치하며 제 1샘플링 주파수의 2 배인 제 2 샘플링 주파수의 2 채널 아날로그 신호를 A/D 변환하고 상기 제 2 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅함으로써 생성되는 디지탈 코드의 제 3 데이타 스트림과, 상기 디지탈 코드의 제 1 데이타 스크림과의 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서, 상기 차코드는 각각의 소정의 프레임으로 스케일링되는, 상기 디코딩 장치에 있어서,

상기 디지탈 신호에 포함된 스케일링 정보를 이용하여 상기 차코드의 값을 제어하는 차코드 제어 수단과;

상기 디지탈 코드의 제 1 데이타 스트림의 2 배인 디지탈 코드의 제 4 데이타 스트림의 절반을 디코딩하기 위해, 상기 4지탈 코드의 제 1 데이타 스트림에 상기 차코드 제어 수단에 의해 제어되는 차코드를 가산하고, 상기 디지탈 코드의 제 4 데이타 스트림의 디코딩된 절반을 기초로 상기 디지탈 코드의 제 4 데이타 스트림을 디코딩하는 디코딩 회로와;

제 1 샘플링 주파수로 상기 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A변환하는 제 1 D/A변환 회로와,

상기 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 상기 디지탈 코드의 제 4 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림, 제 1 차코드, 및 제 2 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 제 1 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되고,

상기 제 1 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스에서 일치하며 상기 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 아날로그신호를 A/D 변환하고 상기 제 2 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅함로써 생성되는 디지탈 코드의 제 3 데이타 스트림과 상기 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성되며,

상기 제 2 차코드는, 상기 제 1 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드의 함수로서 각각 제공되는 데이타 코드 또는 상기 디지탈 코드의 제 1 데이타 스트림과, 상기 디지탈 코드의 제 3 데이타 스트림 이외의 상기 제 2 데이타 스트림의 나머지를 포함하는 디지탈 코드의 제 4 데이타 스크림과의 차에 의해 생성되며,

상기 제 1 및 제 2 차코드는 각각의 소정의 프레임으로 스케일링되는, 상기 디코딩 장치에 있어서,

디지탈 신호에 포함된 스케일링 정보를 이용하여 상기 제 1 및 제 2 차코드의 값을 제어하는 차코드 제어 수단과;

상기 제 3 데이타 스트림을 디코딩하기 위해, 상기 차코드 제어 수단에 의해제어된 상기 제 1 차코드를 상기 디지탈 코드의 제 1 데이타 스트림에 가산하는 제 1 디코딩 회로와;

상기 디지탈 코드의 제 4 데이타 스트림을 디코딩하기 위해, 각각 상기 디지탈 코드의 제 1 데이타 스트림의 하나의 디지탈 코드의 함수인 디지탈 코드 또는 상기 데이타 코드의 제 1 데이타 스트림에, 또는 상기 디코딩된 제 3 데이타 스트림에, 상기 차코드 제어 수단에 의해 제어된 상기 제 2 차코드를 가산하는 제 2 디코딩 회로와;

제 1 샘플링 주파수로 상기 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 1 D/A 변환 회로와,

상기 제 1 샘플링 주파수의 2 배인 제 2샘플링 주파수로 상기 제 1 및 제 2 디코딩 회로에 의해 디코딩된 상기 디지탈 코드의 제 3 및 제 4 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림, 제 1 차코드 및 제 2 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 제 1 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되고,

상기 제 1 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스에서 일치하고, 상기 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 아날로그 신호를 A/D 변환하고 상기 제 2 데이타 스트림의 디지탈 코드를 교번으로 데시메이팅함로써 생성되는 디지탈 코드의 제 3 데이타 스트림와, 상기 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성되며,

상기 제 2 차코드는, 상기 제 1 데이타 스트림의 디지탈 코드 중 하나의 디지탈 코드의 함수로서 각각 제공되는 데이타 코드 또는 상기 디지탈 코드의 제 1 데이타 스트림과, 상기 디지탈 코드의 제 3 데이타 스트림 이외의 상기 제 2 데이타 스트림의 나머지를 포함하는 디지탈 코드의 제 4 데이타 스크림과의 차에 의해 생성되며,

상기 제 1 및 제 2 차코드는 각각의 소정의 프레임으로 스케일링되는, 상기 디코딩 장치에 있어서,

디지탈 신호에 포함된 스케일링 정보를 이용하여 상기 제 1 및 제 2 차코드의 값을 제어하는 차코드 제어 수단과;

상기 제 3 데이타 스트림을 디코딩하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림에, 상기 차코드 제어 수단에 의해 제어된 상기 제 1 차코드를 가산하는 제 1 디코딩 회로와;

상기 디지탈 코드의 제 2 데이타 스트림에 기초하여 예측된 코드를 생성하는 예측 값 생성 수단과;

상기 디지탈 코드의 제 4 데이타 스트림을 디코딩하기 위해, 상기 예측값에 상기 차코드 제어 수단에 의해 제어된 상기 제 2 차코드를 가산하는 제 2 디코딩 회로와;

제 1 샘플링 주파수로 상기 디지탈 코드의 제 1 데이타 스트림을 아날로그신호로 D/A 변환하는 제 1 D/A 변환 회로와,

상기 제 1 샘플링 주파수의 2 배인 제 2 샘플링 주파수로 상기 제 1 및 제 2 디코딩 회로에 의해 디코딩된 디지탈 코드의 상기 제 3 및 제 4 데이타 스트림을, 아날로그 신호로 D/A변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치,
디지탈 코드의 제 1 데이타 스트림, 제 1 차코드 및 제 2 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 제 1 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되고,

상기 제 1 차코드는 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하는 디지탈 코드의 제 2 데이타 스트림의 일부와 상기 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성되며,

상기 제 2 데이타 스트림은 상기 제 1 샘플링 주파수의 4 배인 제 2 샘플링 주파수로 상기 아날로그 신호를 A/D 변환함으로써 생성되고,

상기 제 2 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림의 하나의 디지탈 코드 또는 연속적인 두 디지탈 코드를 이용하여 각각 결정되는 기준 코드와, 상기 제 1 데이타 스트림의 디지탈 코드의 연속적인 두 디지탈 코드 사이의 중간 신호와 시간 시퀸스 면에서 각각 일치하는 상기 디지탈 코드의 제 2 데이타 스트림의 일부와의 차에 의해 생성되는, 상기 디코딩 장치에 있어서,

상기 디지탈 코드의 제 1 데이타 스트림에 상기 제 1 차코드를 가산함으로써상기 디지탈 코드의 제 2 데이타 스트림의 4분의 1에 대응하는 제 1 코드를 디코딩하는 제 1 디코딩 회로와;

상기 디지탈 코드의 제 1 데이타 스트림의 하나의 디지탈 코드 또는 연속적인 두 디지탈 코드를 이용하여 기준 코드를 결정하고, 이 기준 코드와 상기 제 2 차코드를 이용하여 중간 신호에 대응하는 상기 디지탈 코드의 제 2 데이타 스트림의 일부를 디코딩함으로써, 상기 디지탈 코드의 제 2 데이타 스트림의 다른 1/4에 대응하는 제 2코드를 디코딩하는 제 2 디코딩 회로와;

상기 제 1 및 제 2 디코딩 회로에 의해 디코딩된 상기 제 1 및 제 2 코드를 이용하여 상기 디지탈 코드의 제 2 데이타 스트림의 나머지에 대응하는 제 3 및 제 4 코드를 디코딩하는 제 3 디코딩 회로와;

디지탈 코드의 데이타 스트림을 생성하기 위해 제 1, 제 2, 제 3, 및 제 4 코드를 순차적으로 선택하는 선택 수단과;

제 1 샘플링 주파수의 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A변환하는 제 1 D/A 변환 회로와;

상기 제 1 샘플링 주파수의 4 배인 제 2 샘플링 주파수로 상기 선택 수단에 의해 생성된 디지탈 코드의 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림, 차코드, 및 ADPCM 코드를 포함하는, 상기 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 제 1 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되고,

상기 차코드는 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하는 디지탈 코드의 제 2 데이타 스트림의 일부와 상기 디지탈 코드의 제 1 데이타 스크림과의 차에 의해 생성되며,

상기 제 2 데이타 스트림은 상기 제 1 샘플링 주파수의 4 배인 제 2 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되고,

상기 ADPCM 코드는 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하지 않는 상기 디지탈 코드의 제 2 데이타 스트림의 일부를 ADPCM으로 인코딩함으로써 생성되는, 상기 디코딩 장치에 있어서,

상기 디지탈 코드의 제 1 데이타 스트림에 상기 차코드를 가산함으로써 디지탈 코드의 제 2 데이타 스트림의 4분의 1에 대응하는 제 1 코드를 디코딩하는 디코딩 회로와;

상기 디코딩 회로에 의해 디코딩된 제 1 코드와 상기 ADPCM 코드를 이용하여, 상기 디지탈 코드의 제 1 데이타 스트림과 시간 시퀸스 면에서 일치하지 않는 상기 디지탈 코드의 제 2 데이타 스트림의 일부를 디코딩하는 ADPCM 디코딩 회로와;

디지탈 코드의 데이타 스트림을 생성하기 위해, 상기 ADPCM 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 2 데이타 스트림의 일부와 상기 디코딩 회로에 의해 디코딩된 제 1 코드를 순차적으로 선택하는 선택 수단과;

제 1 샘플링 주파수의 디지탈 코드의 제 1 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 1 D/A 변환 회로와;

상기 제 1 샘플링 주파수의 4 배인 제 2 샘플링 주파수로 상기 선택 수단에 의해 생성된 디지탈 코드의 데이타 스트림을 아날로그 신호로 D/A 변환하는 제 2 D/A 변환 회로를 구비한 디코딩 장치.
CD, DAT또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 A/D 변환 회로와;

디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역 내의 디지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와;

디지탈 코드의 제 2 데이타 스트림을 생성하기 위해, 상기 저역 통과 필터 회로로부터 출력되는 성분을 교번으로 데시메이팅하는 데시메이팅 회로와;

상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성된 디지탈 코드와, 상기 제 2 데이타 스트림의 디지탈 코드와의 차인 차코드를 생성하는 차코드 생성 수단과;

상기 디지탈 코드의 제 2 데이타 스트림과 상기 차코드를 전송하는 전송 수단을 구비한 인코딩 장치.
제 17 항에 있어서,

상기 차코드 생성 수단은 상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성된 디지탈 코드 이외의 코드의 제 1 데이타 스트림의 일부를 포함하는 코드와, 제 2 데이타 스트림의 디지탈 코드와의 차인 제 2 차코드을 더 생성하며,

상기 전송 수단은 또한 제 2 차코드를 전송하는, 인코딩 장치.
제 17 항에 있어서,

각각의 소정의 프레임으로 차코드를 스케일링하는 스케일링 수단을 더 구비한 인코딩 장치.
제 18 항에 있어서 ,

각각의 소정의 프레임으로 상기 차코드와 제 2 차코드를 스케일링하는 스케일링 수단을 더 구비한 인코딩 장치.
CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 A/D 변환 회로와;

상기 디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역 내의 디지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와;

상기 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 상기 저역 통과 필터 회로로부터 출력된 성분을 교번으로 데시메이팅하는 데시메이팅 회로와:

상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성된 디지탈 코드와 상기 제 2 데이타 스트림의 디지탈 코드와의 차인 제 1 차코드를 생성하는 제 1차코드 생성 수단과;

상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성된 디지탈 코드 이외의 디지탈 코드의 제 1 데이타 스트림의 일부에 대응하는 디지탈 코드를 예측하는 예측 수단과;

상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성된 디지탈 코드 이외의 디지탈 코드의 제 1 데이타 스트림의 일부와, 상기 예측된 디지탈 코드와의 차인 제 2 차코드를 생성하는 제 2 차코드 생성 수단과;

각각의 소정의 프레임으로 상기 제 1 및 제 2 차코드를 스케일링하는 스케일링 수단과;

상기 스케일링 수단에 의해 스케일링된 제 1 및 제 2 차코드와, 상기 디지탈 코드의 제 2 데이타 스트림을 전송하는 전송 수단을 구비한 인코딩 장치.
CD, DAT또는 DVD 규격에 규정된 주파수 대역보다 4 배 높은 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 A/D 변환 회로와;

상기 디지탈 코드의 제 1 데이타 스트림의 대역의 4분의 1인 대역 내의 디지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와;

상기 저역 통과 필터 회로로부터 출력된 성분의 4분의 1인 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해, 상기 저역 통과 필터 회로로부터 출력된 성분을 데시메이팅하는 데시메이팅 회로와;

제 4 코드 간격으로 상기 디지탈 코드의 제 1 데이타 스트림의 제 1부분과 상기 제 2 데이타 스트림의 디지탈 코드와의 차인 제 1 차코드를 생성하는 제 1 차코드 생성 수단과;

상기 제 1 부분 또는 상기 제 1 부분의 함수인 값과 제 4 코드 간격의 상기 디지탈 코드의 제 1 데이타 스트림의 제 2 부분와의 차인 제 2 차코드를 생성하는 제 2 차코드 생성 수단과;

상기 제 1 및 제 2차코드와 상기 디지탈 코드의 제 2 데이타 스트림을 전송하는 전송 수단을 구비한 인코딩 장치.
CD, DAT또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 샘플링 주파수로 아날로그 입력 신호를 디지탈 코드의 제 1 데이타 스트림으로 변환하는 A/D 변환 회로와;

상기 디지탈 코드의 제 1 데이타 스트림의 대역의 4분의 1인 대역 내의 상기 디지탈 코드의 제 1 데이타 스트림의 성분을 통과시키는 저역 통과 필터 회로와;

상기 저역 통과 필터 회로로부터 출력된 성분의 4분의 1인 디지탈 코드의 제 2 데이타 스트림을 생성하기 위해 상기 저역 통과 필터 회로로부터 출력된 성분을 데시메이팅하는 데시메이팅 회로와;

제 4 코드 간격으로 디지탈 코드의 제 1 데이타 스트림의 제 1부분과 제 2 데이타 스트림의 디지탈 코드와의 차인 차코드를 생성하는 차코드 생성 수단과;

ADPCM코드를 생성하기 위해, ADPCM으로 제 1부분 이외의 디지탈 코드의 제 1 데이타 스트림의 부분을 인코딩하는 인코딩 수단과;

상기 ADPCM 코드, 상기 차코드, 상기 디지탈 코드의 제 2 데이타 스트림을 전송하는 전송 수단을 구비한 인코딩 장치.
디지탈 코드의 제 1 데이타 스트림과 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 입력 신호를 A/S 변환함으로써 생성되고,

상기 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성되는 디지탈 코드와, 상기 디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역 내의 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성되는 제 2 데이타 스트림의 디지탈 코드와의 차를 나타내는, 상기 디코딩 장치에 있어서,

상기 디지탈 코드의 제 1 데이타 스트림의 절반을 디코딩하기 위해 상기 디지탈 코드의 제 1 데이타 스트림에 차코드를 가산하며, 상기 디지탈 코드의 제 1데이타 스트림의 디코딩된 절반을 기초로 상기 디지탈 코드의 모든 제 1 데이타 스트림을 디코딩하는 디코딩 회로와;

상기 디코딩 회로에 의해 디코딩된 상기 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비한 디코딩 장치.
디지탈 코드의 입력 데이타 스트림과 차코드를 함께 가산하는 가산 수단으로서, 상기 차코드는 디지탈 코드의 상기 입력 데이타 스트림을 교번으로 데시메이팅함으로써 생성되는 디지탈 코드와, 상기 디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역 내의 디지탈 코드의 입력 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 입력 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성되는 제 2 데이타 스트림의 디지탈 코드와의 차를 나타내는, 상기 가산 수단과;

상기 가산 수단의 가산 연산의 결과에 기초하여 디지탈 코드의 입력 데이타스트림을 교번으로 데시메이팅함으로써 생성되는 디지탈 코드를 디코딩하는 디코딩 수단을 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림과 제 1 및 제 2 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 입력 신호를 A/D 변환함으로써 생성되고,

상기 제 1 차코드는, 상기 4지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성되는 제 1 디지탈 코드와, 디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역 내의 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성되는 제 2 데이타 스트림의 디지탈 코드와의 차를 나타내며,

상기 제 2 차코드는 상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성되는 제 2 디지탈 코드와 상기 디지탈 코드의 제 2 데이타 스크림과의 차를 나타내는, 상기 디코딩 장치에 있어서,

상기 디지탈 코드의 제 1 데이타 스트림의 전반(first half)을 디코딩하기 위해 상기 디지탈 코드의 제 1 데이타 스트림에 상기 제 1 차코드를 가산하는 제 1 디코딩 회로와;

상기 제 2 차코드를 이용하여 상기 디지탈 코드의 제 1 데이타 스트림의 후반(second half)을 디코딩하는 제 2 디코딩 회로와;

상기 제 1 및 제 2 디코딩 회로에 의해 디코딩된 상기 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비한 디코딩장치.
디지탈 코드의 제 1 데이타 스트림과 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 입력 신호를 A/D 변환함으로써 생성되고,

상기 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성되는 디지탈 코드와, 디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역 내의 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성되는 제 2 데이타 스트림의 디지탈 코드와의 차를 나타내며,

상기 차코드는 스케일링되는, 상기 디코딩 장치에 있어서,

상기 인코딩 장치에 의해 제공된 디지탈 신호와 함께 전송되는 스케일링 정보를 이용하여, 스케일링된 차코드의 값을 제어하는 제어 수단과;

상기 디지탈 코드의 제 1 데이타 스트림에, 상기 제어된 차코드를 가산함으로써 디지탈 코드의 제 1 데이타 스트림의 절반을 디코딩하는 제 1 디코딩 수단과;

상기 제 1 디로딩 수단에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림의 절반을 이용하여 디지탈 코드의 모든 제 1 데이타 스트림을 디코딩하는 제 2 디코딩 수단과;

상기 제 2 디코딩 수단에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A변환 회로를 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림과 제 1 및 제 2 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 2 배 높은 소정의 샘플링 주파수로 아날로그 입력 신호를 A/D 변환함으로써 생성되고,

상기 제 1 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성되는 제 1 디지탈 코드와; 디지탈 코드의 제 1 데이타 스트림의 대역의 절반인 대역 내의 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터 회로로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 교번으로 데시메이팅함으로써 생성되는 제 2 데이타 스트림의 디지탈 코드와의 차를 나타내고,

상기 제 2 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림을 교번으로 데시메이팅함으로써 생성되는 제 2 디지탈 코드와 디지탈 코드의 제 2 데이타 스트림과의 차를 나타내며,

상기 제 1 및 제 2 차코드는 스케일링되는, 상기 디코딩 장치에 있어서,

상기 인코딩 장치에 의해 제공된 디지탈 신호와 함께 전송되는 스케일링 정보를 이용하여 상기 스케일링된 제 1 및 제 2 차코드를 제어하는 제어 수단과;

상기 디지탈 코드의 제 1 데이타 스트림에 상기 제어된 제 1 차코드를 가산함으로써 상기 디지탈 코드의 제 1 데이타 스트림의 전반을 디코딩하는 제 1 디코딩 수단과;

상기 제어된 제 2 차코드를 이용하여 상기 디지탈 코드의 제 1 데이타 스트림의 후반을 디코딩하는 제 2 디코딩 수단과;

상기 제 1 및 제 2 디코딩 수단에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림과 제 1 및 제 2 차코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은, CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 4 배 높은 소정의 샘플링 주파수로 아날로그 신호를 A/D 변환함으로써 생성되며,

상기 제 1 차코드는, 상기 디지탈 코드의 제 1 데이타 스트림의 제 1 부분을 제 4 코드 간격으로 픽업함으로써 생성되는 제 1 디지탈 코드와, 상기 디지탈 코드의 제 1 데이타 스트림의 대역의 1/4인 대역 내의 디지탈 코드의 제 11 데이타 스트림을 통과시키는 저역 통과 필터로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 제 4 코드 간격으로 픽업함으로써 생성되는 제 2 데이타 스트림의 디지탈 코드와의 차를 나타내고,

상기 제 2 차코드는, 제 4코드 간격으로 디지탈 코드의 제 1 데이타 스트림의 제 2 부분을 픽업함으로써 생성되는 제 2 디지탈 코드 또는 상기 제 2 디지탈 코드의 함수인 값과 상기 제 1 디지탈 코드와의 차를 나타내는, 상기 디코딩 장치에 있어서 ,

상기 디지탈 코드의 제 1 데이타 스트림의 4분의 1을 디코딩하기 위해, 상기 디지탈 코드의 제 1 데이타 스트림에 상기 제 1 차코드를 가산하는 디코딩 회로로서, 상기 제 2 차코드와 디지탈 코드의 제 1 데이타 스트림의 디코딩된 4분의 1을 기초로 디지탈 코드의 모든 제 1 데이타 스트림을 디코딩하는 상기 디코딩 회로와;

상기 디코딩 회로에 의해 디코딩된 디지탈 코드의 제 1 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비한 디코딩 장치.
디지탈 코드의 제 1 데이타 스트림, 차코드, 및 ADPCM 코드를 포함하는, 인코딩 장치에 의해 제공된 디지탈 신호를 디코딩하는 디코딩 장치로서,

상기 디지탈 코드의 제 1 데이타 스트림은 CD, DAT 또는 DVD 규격에 규정된 주파수 대역보다 4 배 높은 소정의 샘플링 주파수로 아날로그 입력 신호를 A/D 변환함으로써 생성되며,

상기 차코드는, 제 4코드 간격으로 디지탈 코드의 제 1 데이타 스트림의 제 1 부분을 픽업함으로써 생성되는 제 1 디지탈 코드와, 디지탈 코드의 제 1 데이타 스트림의 대역의 1/4인 대역 내의 디지탈 코드의 제 1 데이타 스트림을 통과시키는 저역 통과 필터로부터 출력된 디지탈 코드의 제 1 데이타 스트림의 성분을 제 4 코드 간격으로 픽업함으로써 생성되는 제 2 데이타 스트림의 디지탈 코드와의 차를 나타내고,

상기 ADPCM코드는, 상기 제 1부분 이외의 디지탈 코드의 제 1 데이타 스트림의 제 2 부분에 의해 생성된 제 2 디지탈 코드를 인코딩함으로써 생성되는 디코딩장치에 있어서,

디지탈 코드의 제 1 데이타 스트림의 4분의 1에 대응하는 제 4 코드 간격으로 상기 디지탈 코드의 제 1 데이타 스트림의 제 1 부분을 픽업함으로써 생성되는 제 1 디지탈 코드를 디코딩하기 위해 상기 디지탈 코드의 제 1 데이타 스트림에 상기 차코드를 가산하는 디코딩 회로와;

상기 디코딩 회로에 의해 디코딩된 제 1 디지탈 코드와 상기 ADPCM 코드를 이용하여, 상기 제 1부분 이외의 디지탈 코드의 제 1 데이타 스트림의 제 2 부분에 의해 생성되는 제 2 디지탈 코드를 디코딩하는 ADPCM 디코더와;

디지탈 코드의 데이타 스트림을 생성하기 위해, 상기 디코딩 회로와 ADPCM 디코더에 의해 디코딩된 상기 제 1 디지탈 코드와 제 2 디지탈 코드를 순차적으로 선택하는 선택 수단과;

상기 선택 수단에 의해 생성된 디지탈 코드의 데이타 스트림을 소정의 샘플링 주파수로 변환하는 D/A 변환 회로를 구비한 디코딩 장치.