JP3134602B2 - 波形記録装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は楽音波形等のデジタル
記録に使用される波形記録装置に関する。

【０００２】

【従来の技術】ＲＡＭ（ランダムアクセスメモリ）等か
らなる波形メモリを有し、マイクロホン等によって得ら
れるアナログ波形信号を一定のサンプリング周波数に従
ってＡ／Ｄ（アナログ／デジタル）変換し、この結果得
られる時系列デジタル信号を一連の波形データとして波
形メモリに記録する波形記録装置が知られている。ま
た、この種の波形記録装置を備え、鍵盤操作等に応答し
波形メモリから一連の波形データを順次読み出し楽音と
して発音する電子楽器が知られている。

【０００３】さて、周知の通り、アナログ波形信号を一
定のサンプリング周波数によりサンプリングして得られ
る時系列デジタル信号は、元のアナログ波形信号に対応
したスペクトルの他、サンプリングの結果生じたイメー
ジスペクトルを含んでいる。このイメージスペクトル
は、周波数軸上において元のアナログ波形信号に対応し
たスペクトルをサンプリング周波数の両側に対称に配置
したものとなる。

【０００４】図３は０〜２０ｋＨｚの周波数範囲のスペ
クトル分布を有するアナログ波形信号を４８ｋＨｚのサ
ンプリング周波数によりサンプリングした時系列デジタ
ル信号のスペクトル分布を例示するものであり、Ａが元
のアナログ波形信号に対応したスペクトル、Ｂがサンプ
リングにより生じた不要なイメージスペクトルである。

【０００５】この例の場合、元のアナログ波形信号のス
ペクトルＡの周波数範囲の上限値が２０ｋＨｚであり、
サンプリング周波数が４８ｋＨｚであるため、サンプリ
ングにより生じるイメージスペクトルＢの周波数下限値
は４８ｋＨｚ−２０ｋＨｚ＝２８ｋＨｚとなる。従っ
て、この時系列デジタル信号をＤ／Ａ（デジタル／アナ
ログ）変換した後、ローパスフィルタにより２８ｋＨｚ
以上のイメージスペクトルＢを除去すれば、元のアナロ
グ波形信号と全く同じスペクトル分布を有するアナログ
波形信号を再現することができる。

【０００６】しかし、アナログ波形信号をＡ／Ｄ変換す
る際のサンプリング周波数が低いと、図３に示すように
Ａ／Ｄ変換により生じる時系列デジタル信号中のイメー
ジスペクトルＣの一部が元のアナログ波形信号のスペク
トルＡと周波数軸上において重複する場合がある。この
重複部分は一般的に折り返し雑音と呼ばれている。この
ようにして時系列デジタル信号中に含まれることとなっ
た折り返し雑音は、ローパスフィルタ等によっては除去
することができず、時系列デジタル信号をアナログ波形
信号に戻してスピーカ等により再生する際にスペクトル
Ａと共にそのまま再生されてしまい、耳障りな雑音とし
て聴取される。

【０００７】上述した波形記録装置を用いた電子楽器に
おいて高品質の楽音を再生するためには、波形メモリに
記録される波形データに折り返し雑音が含まれないよう
にする必要があり、そのためには元のアナログ波形信号
をＡ／Ｄ変換する際のサンプリング周波数を充分に高く
する必要がある。

【０００８】しかし、サンプリング周波数を高くする
と、１波形当りの波形データの数が極めて多くなるた
め、非常に大きな記憶容量の波形メモリが必要となり、
波形記録装置が高価なものとなってしまう。一方、楽音
の種類によっては高い周波数帯域のスペクトルが再生さ
れなくても聴感上それ程問題のない楽音もあり、かかる
楽音波形を記録するためにサンプリング周波数を高くし
て波形メモリの容量を大きくすることは甚だ不経済であ
るといえる。

【０００９】このような不都合を解決する波形記録装置
として、図４に示す波形記録装置が考えられる。この波
形記録装置は、アナログ波形信号をデジタル記録する際
のサンプリング周波数として４８ｋＨｚ、３２ｋＨｚあ
るいは２４ｋＨｚのうちいずれかを選択し得るようにし
たものであり、図４に示された各要素の他、各サンプリ
ング周波数に対応したサンプリングクロックを発生する
クロック発生器（図示略）を備えている。なお、この波
形記録装置は、ＬチャネルおよびＲチャネルの各アナロ
グ波形信号を時分割制御により交互にＡ／Ｄ変換し記録
するものであり、上記各サンプリングクロックに同期し
たチャネル選択信号によりＡ／Ｄ変換および記録を行う
チャネルが切り換えられる。

【００１０】図４において、Ｌチャネル用アナログ波形
信号入力端１１１ＬおよびＲチャネル用アナログ波形信
号入力端１１１Ｒには、各々、マイクロホン等（図示
略）によって収録された自然界の音のアナログ波形信号
が入力される。Ｌチャネル用アナログ波形信号入力端１
１１Ｌは、カットオフ周波数ｆｃが各々２４ｋＨｚ、１
６ｋＨｚおよび１２ｋＨｚであるローパスフィルタ１１
２Ｌａ、１１２Ｌｂおよび１１２Ｌｃの各入力端に接続
されている。Ｒチャネル用アナログ波形信号入力端１１
１Ｒも同様にカットオフ周波数ｆｃが各々２４ｋＨｚ、
１６ｋＨｚおよび１２ｋＨｚであるローパスフィルタ１
１２Ｒａ、１１２Ｒｂおよび１１２Ｒｃの各入力端に接
続されている。スイッチＳＷＬおよびＳＷＲは、使用者
が指定するサンプリング周波数に応じて切り換えられる
ものであり、指定されたサンプリング周波数が４８ｋＨ
ｚの場合はローパスフィルタ１１２Ｌａおよび１１２Ｒ
ａの各出力信号が、３２ｋＨｚの場合はローパスフィル
タ１１２Ｌｂおよび１１２Ｒｂの各出力信号が、２４ｋ
Ｈｚの場合はローパスフィルタ１１２Ｌｃおよび１１２
Ｒｃが各々これらのスイッチＳＷＬおよびＳＷＲを介し
て出力される。

【００１１】１１３Ｌおよび１１３Ｒは、各々Ａ／Ｄ変
換器であり、上記サンプリングクロックが与えられる毎
に、スイッチＳＷＬおよびＳＷＲを介した各アナログ波
形信号を各々デジタル信号に変換して出力する。１１４
はセレクタであり、サンプリングクロックに同期したチ
ャネル選択信号φ_LRに従ってＡ／Ｄ変換器１１３Ｌおよ
び１１３Ｒの各出力信号を選択し、Ｌチャネル、Ｒチャ
ネル、Ｌチャネル、…というように各チャネルに対応し
たデジタル信号を順次交互に出力する。１２１はセレク
タ１１４から供給されるデジタル信号を順次記憶する波
形ＲＡＭである。また、１２３は波形ＲＡＭ１２１に対
してアドレスを出力するアドレス発生器であり、サンプ
リングクロックに同期しアドレスをインクリメントす
る。

【００１２】上記構成によれば、サンプリング周波数の
指定により、そのサンプリング周波数の１／２相当のカ
ットオフ周波数を有するローパスフィルタの各出力端が
スイッチＳＷＬおよびＳＷＲによって選択される。ま
た、指定されたサンプリング周波数を有するサンプリン
グクロックがＡ／Ｄ変換器１１３Ｌおよび１１３Ｒへ供
給される。

【００１３】入力端１１１Ｌから入力されるＬチャネル
のアナログ波形信号はローパスフィルタ１１２Ｌａ、１
１２Ｌｂおよび１１２Ｌｃに入力され、各ローパスフィ
ルタにより入力アナログ波形信号中のカットオフ周波数
以上のスペクトルが除去される。入力端１１１Ｒから入
力されるＲチャネルのアナログ波形信号も同様にローパ
スフィルタ１１２Ｒａ、１１２Ｒｂおよび１１２Ｒｃに
より高域スペクトルの除去が行われる。

【００１４】そして、Ｌ，Ｒ各チャネルについて、各ロ
ーパスフィルタの出力信号のうち指定されたサンプリン
グ周波数に対応したものがスイッチＳＷＬおよびＳＷＲ
により選択され、Ａ／Ｄ変換器１１３Ｌおよび１１３Ｒ
に各々入力される。そして、指定されたサンプリング周
波数のサンプリングクロックに同期し、デジタル信号に
順次変換される。

【００１５】ここで、例えば２０ｋＨｚまでのスペクト
ルを含むアナログ波形信号をサンプリング周波数が４８
ｋＨｚのデジタル信号に変換して記録する場合には、ロ
ーパスフィルタ１１２Ｌａおよび１１２Ｒａの各出力が
選択される。ローパスフィルタ１１２Ｌａおよび１１２
Ｒａはカットオフ周波数は各々２４ｋＨｚであるため、
入力アナログ波形信号を構成するスペクトルはすべてＡ
／Ｄ変換される。しかし、この場合、アナログ波形信号
中のスペクトルの上限周波数は２０ｋＨｚであるため、
Ａ／Ｄ変換に伴って発生する不要なスペクトルの下限周
波数は２８ｋＨｚとなり、折り返し雑音は生じない（図
５参照）。

【００１６】一方、２０ｋＨｚまでのスペクトルを含む
アナログ波形信号を３２ｋＨｚのサンプリング周波数の
デジタル信号に変換する場合、仮に高域除去することな
くそのままＡ／Ｄ変換を行うとすると、折り返し雑音を
含んだデジタル信号が得られることとなる。しかし、こ
の場合、ローパスフィルタ１１２Ｌｂおよび１１２Ｒｂ
により１６ｋＨｚ以上のスペクトルの除去されたアナロ
グ波形信号がＡ／Ｄ変換されるため、Ａ／Ｄ変換に伴っ
て生じる不要なスペクトルの下限周波数は１６ｋＨｚと
なり、折り返し雑音を含まないデジタル信号が得られる
（図６参照）。

【００１７】そして、上記Ａ／Ｄ変換と並行し、アドレ
ス発生器１２３により波形ＲＡＭ１２１の書込アドレス
がサンプリングクロックに同期してインクリメントされ
る。この結果、Ａ／Ｄ変換器１１３Ｌおよび１１３Ｒか
ら出力されるＬチャネルおよびＲチャネルに対応したデ
ジタル信号がセレクタ１１４を介し波形ＲＡＭ１２１に
順次書き込まれる。

【００１８】以上のように、この波形記録装置によれ
ば、Ａ／Ｄ変換に先立ち、アナログ波形信号のうち指定
されたサンプリング周波数の１／２以上の周波数のスペ
クトルが予め除去されるので、折り返し雑音を含まない
デジタル信号の記録を行うことができる。

【００１９】

【発明が解決しようとする課題】しかしながら、図４に
示す波形記録装置は、サンプリング周波数に対応した個
数のアナログローパスフィルタを必要とするため、装置
の規模が大きくなってしまうという問題があった。ま
た、アナログ波形信号を忠実にデジタル記録するために
は、アナログ波形信号におけるカットオフ周波数以下の
スペクトルを損わないようにカットオフ特性の急峻なア
ナログローパスフィルタを設ける必要があり、そのよう
なアナログローパスフィルタを用いたのでは波形記録装
置が高価なものとなってしまうという問題があった。

【００２０】この発明は上述した事情に鑑みてなされた
ものであり、アナログローパスフィルタを多数必要とせ
ず、折り返し雑音を生じることなく所望のサンプリング
周波数によりアナログ波形信号のデジタル記録を行うこ
とができる波形記録装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】この発明は、アナログ波
形信号を所望のサンプリング周波数の時系列デジタル信
号に変換してメモリに記録する波形記録装置であって、
前記メモリに記録する時系列デジタル信号のサンプリン
グ周波数を指定するサンプリング周波数指定手段と、前
記サンプリング周波数指定手段によって指定可能なサン
プリング周波数のうち最高のものの１／２以下の遮断周
波数を有し、前記アナログ波形信号のうち該遮断周波数
以下の帯域の信号を通過させるアナログローパスフィル
タと、前記アナログローパスフィルタの出力信号を前記
サンプリング周波数指定手段により指定可能なサンプリ
ング周波数のうち最高のものに対応した周波数のクロッ
クに従ってＡ／Ｄ変換することにより第１の時系列デジ
タル信号を出力するＡ／Ｄ変換手段と、前記第１の時系
列デジタル信号を補間処理により該第１の時系列デジタ
ル信号よりもサンプリング周波数の高い第２の時系列デ
ジタル信号に変換して出力する補間器と、前記サンプリ
ング周波数指定手段により指定されたサンプリング周波
数の１／２を遮断周波数とする高域除去処理を前記第２
の時系列デジタル信号に対して施し、第３の時系列デジ
タル信号として出力するデジタルローパスフィルタと、
前記第３の時系列デジタル信号をデシメーション処理に
より前記サンプリング周波数指定手段によって指定され
たサンプリング周波数の時系列デジタル信号に変換し前
記メモリへ出力するデシメーションフィルタとを具備す
ることを特徴とする。

【００２２】

【作用】上記構成によれば、アナログ波形信号は、アナ
ログローパスフィルタを通過することにより、サンプリ
ング周波数指定手段によって指定可能なサンプリング周
波数のうち最高のものの１／２以上の周波数の高域成分
が除去される。そして、この高域除去のなされたアナロ
グ波形信号がＡ／Ｄ変換手段によってＡ／Ｄ変換され、
指定可能なサンプリング周波数のうち最高のものに対応
したサンプリング周波数を有し、かつ、折り返し雑音を
含まない第１の時系列デジタル信号が得られる。そし
て、この補間器により、折り返し雑音を生じさせること
なく、第１の時系列デジタル信号がさらに高いサンプリ
ング周波数の第２の時系列デジタル信号に変換される。
次いでデジタルローパスフィルタにより第２の時系列デ
ジタル信号に対する高域除去処理が行われ、サンプリン
グ周波数指定手段により指定されたサンプリング周波数
の１／２以下の成分しか含まない第３の時系列デジタル
信号が得られる。そして、第３の時系列デジタル信号が
サンプリング周波数指定手段により指定されたサンプリ
ング周波数の時系列デジタル信号に変換される。このよ
うにして折り返し雑音を含まない時系列デジタル信号が
得られ、メモリに記憶される。

【００２３】

【実施例】以下、図面を参照しこの発明の実施例を説明
する。図１はこの発明の一実施例による電子楽器の構成
を示すブロック図である。なお、この図において、上述
した図４に示された部分と対応する部分には同一の符号
を付し、その説明を省略する。

【００２４】図１において、１は演奏操作子としての鍵
盤、２は図示しない操作パネルに配備されたパネルスイ
ッチ群、３はパラメータ表示のための表示器、４はこの
電子楽器全体を制御する制御部である。また、１００は
波形記録再生部であり、制御部１による制御の下、以下
の各モードでの処理を行う。

【００２５】ａ．サンプリングモード（新規記録） このモードにおいては、アナログ入力端１１１Ｌおよび
１１１Ｒから入力されるアナログ波形信号を時系列デジ
タル信号である波形データに変換し波形ＲＡＭ１２１へ
書き込む。 ｂ．リサンプリングモード（重ね記録） このモードにおいては、使用者により指定された波形の
波形データを波形ＲＡＭ１２１から順次読み出すと共に
これと同期してアナログ入力端１１１Ｌおよび１１１Ｒ
から入力されるアナログ波形信号を波形データに変換
し、波形ＲＡＭ１２１から読み出した波形データとアナ
ログ波形信号から得られた波形データとを混合して波形
ＲＡＭ１２１へ書き込む。以上の両モードの他、波形記
録再生部１００は通常の電子楽器の音源としての動作モ
ード、すなわち、波形ＲＡＭ１２１内の波形データを鍵
盤１の押鍵操作に応答して順次読み出す再生モードを有
する。

【００２６】５はＤ／Ａ（デジタル／アナログ）変換器
であり、波形ＲＡＭ１２１から順次読み出される波形デ
ータをアナログ波形信号に変換する。このＤ／Ａ変換器
５から得られるアナログ波形信号はサウンドシステム６
によって楽音として発音される。

【００２７】パネルスイッチ群２は、音色スイッチ等、
通常の電子楽器が有するパラメータ設定用スイッチの
他、波形記録再生部１００の動作の制御を指示するため
の以下のスイッチを含んでいる。

【００２８】モード切換スイッチ：このモード切換ス
イッチの操作により、上記サンプリングモード、リサン
プリングモード等のいずれかが波形記録再生部１００の
動作モードとして指定される。制御部１は、モード切換
スイッチによって各モードが指定されるのに応答し、サ
ンプリング指示、リサンプリング指示等、指定された動
作モードでの動作の指示を発生すると共に当該モードで
の処理に必要な制御情報を発生し、各々を波形記録再生
部１００内の各部へ供給する。 Ｆｓ選択スイッチ：このＦｓ選択スイッチは、サンプ
リングモードにおいて波形メモリ１２１に波形データを
書き込む際のサンプリング周波数の指定に使用される。
使用者は、このＦｓ選択スイッチを操作することによ
り、４８ｋＨｚ、３２ｋＨｚ、２４ｋＨｚまたは４４．
１ｋＨｚのうちいずれかをサンプリング周波数として指
定することができる。制御部４は、Ｆｓ選択スイッチに
よって指定されたサンプリング周波数を表すＦｓ情報を
波形記録再生部１００へ出力する。 波形記憶エリア指定スイッチ：本実施例において、波
形ＲＡＭ１２１は複数の波形記憶エリアを有しており、
各波形記憶エリアに種類の異なった波形の波形データを
記憶することができる。波形記憶エリア指定スイッチ
は、サンプリングモードにおいて新たな波形の時系列デ
ジタル信号の記録を行う際の記録先たる波形記憶エリ
ア、再生モードまたはリサンプリングモード時に再生ま
たはリサンプリング処理の対象とすべき波形記憶エリア
を指定するのに使用される。

【００２９】次に波形記録再生部１００の構成について
説明する。この波形記録再生部１００は、タイミング制
御のための各種クロックを生成するタイミング制御系
と、これらのクロックに同期しアナログ波形信号のＡ／
Ｄ変換および記録等を行う信号処理系とからなる。

【００３０】＜タイミング制御系＞まず、タイミング制
御系の構成について説明する。 ａ．クロック発生源 図１において、クロック発生器１０１および１０２は、
周波数が４８０ｋＨｚであるクロックＣＫ_aと、周波数
が５２９ｋＨｚであるクロックＣＫ_bとを各々出力す
る。分周器１０３は、クロックＣＫ_aを分周することに
より以下列挙するクロックを出力する。 クロックＣＫ_a0（周波数４８ｋＨｚ）：クロックＣＫ_a
を１／１０分周したクロックである。 クロックＣＫ_a1（周波数３２ｋＨｚ）：クロックＣＫ_a
を１／１５分周したクロックである。 クロックＣＫ_a2（周波数２４ｋＨｚ）：クロックＣＫ_a
を１／２０分周したクロックである。 一方、分周器１０４は、クロックＣＫ_bを分周すること
により以下列挙する各クロックを出力する。 クロックＣＫ_b0（周波数４８．１ｋＨｚ）：クロックＣ
Ｋ_bを１／１１分周したクロックである。 クロックＣＫ_b1（周波数４４．１ｋＨｚ）：クロックＣ
Ｋ_bを１／１２分周したクロックである。

【００３１】ｂ．クロック切換系 セレクタ１０５〜１０７は、各々制御部４から与えられ
るＦｓ情報に基づき、上記クロック発生器１０１、１０
２、分周器１０３および１０４により生成されれる各ク
ロックのうち１つを選択し、各々、Ａ／Ｄ変換用クロッ
ク、補間用クロックおよびデシメーション用クロックと
して出力する。具体的には次の通りである。

【００３２】セレクタ１０５はＦｓ情報に従って以下
列挙するクロックを選択しＡ／Ｄ変換用クロックとして
出力する。 Ｆｓ＝４８ｋＨｚの場合：クロックＣＫ_a0（周波数４８
ｋＨｚ） Ｆｓ＝３２ｋＨｚの場合：クロックＣＫ_a0（周波数４８
ｋＨｚ） Ｆｓ＝２４ｋＨｚの場合：クロックＣＫ_a0（周波数４８
ｋＨｚ） Ｆｓ＝４４．１ｋＨｚの場合：クロックＣＫ_b0（周波数
４８．１ｋＨｚ） セレクタ１０６はＦｓ情報に従って以下列挙するクロ
ックを選択し補間用クロックとして出力する。 Ｆｓ＝４８ｋＨｚの場合：クロックＣＫ_a（周波数４８
０ｋＨｚ） Ｆｓ＝３２ｋＨｚの場合：クロックＣＫ_a（周波数４８
０ｋＨｚ） Ｆｓ＝２４ｋＨｚの場合：クロックＣＫ_a（周波数４８
０ｋＨｚ） Ｆｓ＝４４．１ｋＨｚの場合：クロックＣＫ_b（周波数
５２９ｋＨｚ） セレクタ１０７は以下列挙するようにＦｓ情報により
指定されるサンプリング周波数と同一周波数のクロック
を選択しデシメーション用クロックとして出力する。 Ｆｓ＝４８ｋＨｚの場合：クロックＣＫ_a0（周波数４８
ｋＨｚ） Ｆｓ＝３２ｋＨｚの場合：クロックＣＫ_a1（周波数３２
ｋＨｚ） Ｆｓ＝２４ｋＨｚの場合：クロックＣＫ_a2（周波数２４
ｋＨｚ） Ｆｓ＝４４．１ｋＨｚの場合：クロックＣＫ_b0（周波数
４４．１ｋＨｚ）

【００３３】＜信号処理系＞次に信号処理系について説
明する。信号処理系の入力部は、カットオフ周波数ｆｃ
が２４ｋＨｚのローパスフィルタ１１２Ｌａおよび１１
２Ｒａが設けられており、アナログ波形信号入力端１１
１Ｌおよび１１１Ｒから入力されるＬチャネルおよびＲ
チャネルのアナログ波形信号は、これらのローパスフィ
ルタによって２４ｋＨｚ以上の高域のスペクトルが除去
され、Ａ／Ｄ変換器１１３Ｌおよび１１３Ｒに各々入力
される。

【００３４】Ａ／Ｄ変換器１１３Ｌおよび１１３Ｒは、
セレクタ１０５からＡ／Ｄ変換用クロックが与えられる
毎に、ローパスフィルタ１１２Ｌおよび１１２Ｒを通過
した各アナログ波形信号を各々デジタル信号に変換して
出力する。セレクタ１１４は、Ａ／Ｄ変換用クロックに
同期したチャネル選択信号φ_LRが与えられ、例えばＡ／
Ｄ変換用クロックの１周期のうち前半はＬチャネル、後
半はＲチャネルというように、各チャネルに対応したＡ
／Ｄ変換器１１３Ｌおよび１１３Ｒの出力信号を交互に
選択して出力する。

【００３５】補間フィルタ１１５は、カスケード接続さ
れた補間器およびデジタルローパスフィルタによって構
成されている。ここで、補間器は、セレクタ１１４から
出力される各チャネルのデジタル信号に対し、いわゆる
０値挿入による補間処理を施すものであり、補間用クロ
ックが与えられた時にセレクタ１１４からデジタル信号
が与えられた場合にはそのデジタル信号をそのまま出力
し、セレクタ１１４からデジタル信号が与えられない場
合は値が０のデジタル信号を出力する。

【００３６】デジタルローパスフィルタは、補間用クロ
ックに同期してフィルタ処理を行い、補間器によって出
力される各チャネルのデジタル信号から０値挿入により
生じた高域成分を除去する。このデジタルローパスフィ
ルタは、例えばＦＩＲ（有限インパルス応答）フィル
タ、ＩＩＲ（無限インパルス応答）フィルタ等、フィル
タリング係数によりカットオフ周波数を任意に設定し得
る構成のものが使用されている。本実施例の場合、この
デジタルローパスフィルタのカットオフ周波数はＦｓ情
報によって指定される周波数の１／２に設定される。フ
ィルタ処理の施された各チャネルのデジタル信号は、補
間用クロックを所定の分周比により分周した所定周波数
のクロック、すなわち、Ｆｓ＝４８ｋＨｚ、３６ｋＨ
ｚ、２４ｋＨｚの場合は９６ｋＨｚのクロック、Ｆｓ＝
４４．１ｋＨｚの場合は８８．２ｋＨｚのクロックに同
期して出力される。上記補間器およびデジタルローパス
フィルタは、いずれも時分割制御がなされるものであ
り、Ｌ、Ｒ各チャネル毎に上記０挿入補間および高域成
分の除去の処理を行う。

【００３７】デシメーションフィルタ１１６は、補間フ
ィルタ１１５から順次交互に与えられるＬチャネル、Ｒ
チャネルの各デジタル信号に対し、時分割制御によりデ
シメーション処理（間引き処理）を施すものであり、
Ｌ、Ｒ各チャネルについて、デシメーション用クロック
が入力された時点で入力されたデジタル信号を出力す
る。

【００３８】混合器１２２は、一方の入力端にデシメー
ションフィルタ１１６の出力信号が与えられ、他方の入
力端に波形ＲＡＭ１２１からの読出データが与えられ
る。この混合器１２２は、制御部４からサンプリング指
示が与えられているときにはデシメーションフィルタ１
１６の出力信号のみを出力し、リサンプリング指示が与
えられているときにはデシメーションフィルタ１１６の
出力信号と波形ＲＡＭ１２１からの読出データとを加算
して出力する。この場合、チャネルの対応したもの同士
が加算されるようになっており、デシメーションフィル
タ１１６が出力するＬチャネルおよびＲチャネルの各デ
ジタル信号は波形ＲＡＭ１２１から読み出されたＬチャ
ネルおよびＲチャネルの各読出データと各々加算され
る。

【００３９】アドレス発生器１２３は、波形ＲＡＭ１２
１における上記波形記憶エリア指定スイッチにより指定
された波形記憶エリア内の各アドレスを書込アドレスま
たは読出アドレスとして順次指定するための回路であ
り、波形ＲＡＭ１２１に対する波形データの書き込みが
行われる場合（サンプリングモード、リサンプリングモ
ード）にはデシメーション用クロックに同期し書込アド
レスを順次増加させ、波形ＲＡＭ１２１から波形データ
の読み出しが行われる場合にはデシメーション用クロッ
ク（リサンプリングモードの場合）または所定の読み出
しクロック（再生モードの場合）に同期し読出アドレス
を順次増加させる。また、アドレス発生器１２３は、波
形ＲＡＭ１２１の各波形記憶エリア内の各波形データに
対応したＦｓ情報を記憶するためのメモリを内蔵してい
る。サンプリング指示が発生され、波形ＲＡＭ１２１に
新規な波形データが書き込まれる場合、アドレス発生器
１２３はその波形データに対応したＦｓ情報を制御部４
から受け取り、上記内蔵のメモリに書き込む。また、リ
サンプリング指示が発生された場合、アドレス発生器１
２３は、波形指定スイッチにより指定された波形記憶エ
リアを制御部４を介して検知し、その波形記憶エリア内
の波形データに対応したＦｓ情報を内蔵メモリから読み
出して制御部４へ送る。制御部４はアドレス発生器１２
３から供給されたＦｓ情報を波形記録再生部１００内の
各部へ供給する。このようにリサンプリングモードにお
いては、元の波形データのＦｓ情報が採用されるように
なっている。

【００４０】波形ＲＡＭ１２１は、セレクタ１１４から
順次供給される各チャネルのデジタル信号を上記アドレ
ス発生器１２３が出力する書込アドレスによって指定さ
れるアドレスに波形データとして順次記憶すると共に、
リサンプリング指示、再生指示がなされた場合には上記
アドレス発生器１２３が出力する読出アドレスによって
指定される波形データを順次出力する。

【００４１】以下、サンプリングモードにおいて、３２
ｋＨｚのサンプリング周波数でのデジタル記録を行う場
合を例に本実施例の動作を説明する。モード切換スイッ
チによりサンプリングモードが指定されると、制御部４
によりサンプリング指示が出力され、以後、混合器１２
２はデシメーションフィルタ１１６の出力信号のみを選
択して出力する。アナログ波形信号のデジタル記録に先
立ち、使用者はパネルスイッチ群２内のＦｓ選択スイッ
チを操作しサンプリング周波数３２ｋＨｚを指定する。
このＦｓ選択スイッチの操作が制御部４により検出さ
れ、使用者によって指定されたサンプリング周波数３２
ｋＨｚを示すＦｓ情報がセレクタ１０５〜１０７および
補間フィルタ１１５へ供給される。この結果、セレクタ
１０５からＡ／Ｄ変換器１１３Ｌおよび１１３Ｒへ９６
ｋＨｚのＡ／Ｄ変換用クロックが供給され、セレクタ１
０６から補間フィルタ１０６へ９６０ｋＨｚの補間用ク
ロックが供給され、セレクタ１０７からデシメーション
フィルタ１１６へ６４ｋＨｚのデシメーション用クロッ
クが供給される。また、サンプリング周波数３２ｋＨｚ
に対応したＦｓ情報が入力されることにより、補間フィ
ルタ１１５内のデジタルローパスフィルタのカットオフ
周波数が１６ｋＨｚに設定される。そして、波形指定ス
イッチにより波形記憶エリアの指定が行われ、パネルス
イッチ群２内の所定のスイッチが操作されることにより
デジタル記録の開始が指示されると、アドレス発生の指
示が制御部４により出力される。この結果、アドレス発
生器１２３により、波形指定スイッチによって指定され
た波形記憶エリア内の各アドレスがアナログ入力端１１
１Ｌおよび１１１Ｒから入力されるアナログ波形信号を
デジタル記録するための書込アドレスとして順次発生さ
れる。

【００４２】アナログ入力端１１１Ｌおよび１１１Ｒか
ら入力される各チャネルのアナログ波形信号はローパス
フィルタ１１２Ｌａおよび１１２Ｒａを各々通過するこ
とにより２４ｋＨｚ以上のスペクトルが除去され、Ａ／
Ｄ変換器１１３Ｌおよび１１３Ｒに各々入力される。こ
れらのＡ／Ｄ変換器にはセレクタ１０５によって選択さ
れたＡ／Ｄ変換用クロック（この場合、４８ｋＨｚのク
ロック）が入力され、デジタル信号に順次変換される。
この場合、Ａ／Ｄ変換器１１３Ｌおよび１１３Ｒから得
られるデジタル信号は、図２（ａ）に例示するように、
４８ｋＨｚ±２４ｋＨｚの周波数範囲の雑音を含んでい
る。

【００４３】Ａ／Ｄ変換器１１３Ｌおよび１１３Ｒから
出力される各チャネルのデジタル信号は、補間フィルタ
１１５内の補間器により０値挿入による補間処理が施さ
れ、４８０ｋＨｚのサンプリング周波数のデジタル信号
となって同フィルタ１１５内のローパスフィルタに入力
され、カットオフ周波数を１６ｋＨｚとする高域除去処
理が施された後、９６ｋＨｚのサンプリング周波数のデ
ジタル信号となって出力される。図２（ｂ）は補間フィ
ルタ１１５内のデジタルローパスフィルタの通過帯域特
性を例示するものであり、図２（ｃ）は同デジタルロー
パスフィルタから出力される９６ｋＨｚのデジタル信号
のスペクトルを例示するものである。これらの図に示す
通り、Ａ／Ｄ変換器１１３Ｌおよび１１３Ｒの各出力信
号を構成するスペクトル（図２（ａ））のうち０〜１６
ｋＨｚおよび９６±１６ｋＨｚの周波数範囲のスペクト
ルのみが補間フィルタ１１５により選択されて出力され
ることとなる。

【００４４】そして、補間フィルタ１１５の出力信号
（サンプリング周波数９６ｋＨｚ）はデシメーションフ
ィルタ１１６により間引き処理、すなわち、該出力信号
を構成する連続した３サンプルのうち１サンプルのみを
選択して出力する処理が施され、３２ｋＨｚのサンプリ
ング周波数のデジタル信号となって出力される。ここ
で、デシメーションフィルタ１１６から得られる各チャ
ネルのデジタル信号のスペクトル分布は、図２（ｄ）に
例示するように、３２ｋＨｚ、６４ｋＨｚ、…、３２ｎ
（ｎは整数）ｋＨｚ、…の各周波数を対称軸とし、補間
フィルタ１１５の出力信号のスペクトル分布（図２
（ｃ））をこれらの各対称軸の低域側および高域側に対
称配置した分布となる。図２（ｃ）に例示したように補
間フィルタ１１５の出力信号は、１６ｋＨｚ以上であ
り、かつ、８０ｋＨｚ（＝９６ｋＨｚ−１６ｋＨｚ）以
下のスペクトルを含んでいないため、デシメーションフ
ィルタ１１６によって３２ｋＨｚでのサンプリングが行
われても１６ｋＨｚ以下の折り返し雑音は発生しない。

【００４５】以上のようにして折り返し雑音を含まない
３２ｋＨｚのサンプリング周波数を有する波形データが
得られ、波形ＲＡＭ１２１に順次書き込まれる。他のサ
ンプリング周波数２４ｋＨｚおよび４８ｋＨｚが指定さ
れた場合においても、上記と同様であり、アナログ波形
信号は、指定可能なサンプリング周波数の最高値である
４８ｋＨｚを想定したカットオフ周波数２４ｋＨｚの高
域除去処理がなされた後、Ａ／Ｄ変換器１１３Ｌ、１１
３Ｒおよび補間フィルタ１１５により、折り返し雑音を
含まず、かつ、十分に高いサンプリング周波数のデジタ
ル信号に変換され、指定されたサンプリング周波数の１
／２をカットオフ周波数とする高域除去処理が施され
る。そして、この高域除去のなされたデジタル信号が、
デシメーションフィルタ１１６により、Ｆｓ情報によっ
て指定されたサンプリング周波数のデジタル信号に変換
される。サンプリング周波数として４４．１ｋＨｚが指
定された場合も、上記と同様、Ａ／Ｄ変換、指定サンプ
リング周波数４４．１ｋＨｚに対応した高域除去処理お
よびデシメーション処理が行われる。ただし、これらの
各処理は、指定サンプリング周波数が２４ｋＨｚ、３６
ｋＨｚ、４８ｋＨｚである場合には４８０ｋＨｚのクロ
ックＣＫａに同期したタイミングで行われるのに対し、
指定サンプリング周波数が４４．１ｋＨｚの場合には５
２９ｋＨｚのクロックＣＫｂに同期したタイミングで行
われる。以下、その理由について述べる。まず、指定サ
ンプリング周波数が２４ｋＨｚ、３２ｋＨｚ、４８ｋＨ
ｚの各場合においては、４８０ｋＨｚのクロックＣＫａ
に同期したタイミングで補間フィルタ１１５の動作を制
御することにより、各指定サンプリング周波数の整数倍
のサンプリング周波数のデジタル信号を得ることができ
る。しかしながら、クロックＣＫａの周波数である４８
０ｋＨｚは４４．１ｋＨｚの整数倍ではないため、サン
プリング周波数として４４．１ｋＨｚが指定された場
合、クロックＣＫａによるタイミング制御を行ったので
は、この指定サンプリング周波数４４．１ｋＨｚの整数
倍のデジタル信号を補間フィルタ１１１から得ることが
できない。そこで、４４．１ｋＨｚと、最適なＡ／Ｄ変
換の周波数（約４８ｋＨｚ）との最小公倍数として５２
９ｋＨｚを選択し、指定サンプリング周波数が４４．１
ｋＨｚである場合には５２９ｋＨｚのクロックＣＫｂに
同期したタイミングでＡ／Ｄ変換、補間処理（１１倍補
間）、デシメーション処理を行うこととした。

【００４６】リサンプリングモードにおいては、波形Ｒ
ＡＭ１２１における波形指定スイッチにより指定された
波形記憶エリアから波形データが記録時のサンプリング
周波数に従って順次読み出されると共に、この読み出し
と同期し、デシメーションフィルタから新規アナログ波
形信号に対応した波形データが順次出力され、これらの
各波形データが混合器１２２によって混合され、元の波
形記憶エリアに書き込まれる。また、その際、パネルス
イッチ群２内の所定のスイッチの操作により、波形ＲＡ
Ｍ１２１から読み出された波形データまたは混合器１２
２から出力される波形データの一方が選択され、この選
択された波形データがＤ／Ａ変換器５によってアナログ
波形信号に変換され、サウンドシステム６から楽音とし
て発音される。ここで、デシメーションフィルタ１１６
および波形ＲＡＭ１２１から出力される各波形データは
共に折り返し雑音を含んでいないため、これらの混合に
よって得られる波形データも折り返し雑音を含まないも
のとなる。従って、上記サンプリングモードの場合と同
様、折り返し雑音を含まない波形データの記録を行うこ
とができる。

【００４７】なお、上記実施例では、Ｌチャネルおよび
Ｒチャネルのアナログ波形信号をデジタル記録する場合
について説明したが、補間フィルタ１１５内の補間器お
よびデジタルローパスフィルタ、デシメーションフィル
タ１１５は、いずれもデジタル回路であって時分割制御
により複数チャネルの信号を処理し得るものであるか
ら、これらの各デジタル回路として多数チャネルのデジ
タル信号を取り扱い得るものを使用することにより、チ
ャネル数が３以上の波形記録装置を構成することも可能
である。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
アナログ波形信号を時系列デジタル信号に変換してメモ
リに記録する際に、アナログローパスフィルタを多数設
けることなく、かつ、折り返し雑音を生じさせることな
く、所望のサンプリング周波数の時系列デジタル信号を
記録することができるという効果が得られる。

【図面の簡単な説明】

【図１】 この発明の一実施例による波形記録装置の構
成を示すブロック図である。

【図２】 同実施例の各部において得られる信号のスペ
クトルを示す図である。

【図３】 Ａ／Ｄ変換において生じる折り返し雑音を説
明する図である。

【図４】 デジタル記録の際のサンプリング周波数を切
り換えることができる波形記録装置の構成例を示すブロ
ック図である。

【図５】 図４に示す装置の各部において得られる信号
のスペクトルを示す図である。

【図６】 図４に示す装置の各部において得られる信号
のスペクトルを示す図である。

【符号の説明】

１１２Ｌａ，１１２Ｒａ……アナログローパスフィル
タ、 １１３Ｌ，１１３Ｒ……Ａ／Ｄ変換器、 １１５……補間フィルタ、 １１６……デシメーションフィルタ、 １２１……波形ＲＡＭ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｍ 1/12 Ｈ０３Ｍ 1/12 Ｃ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 1/88 H03H 17/00 - 17/02

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 アナログ波形信号を所望のサンプリング
   周波数の時系列デジタル信号に変換してメモリに記録す
   る波形記録装置であって、 前記メモリに記録する時系列デジタル信号のサンプリン
   グ周波数を指定するサンプリング周波数指定手段と、 前記サンプリング周波数指定手段によって指定可能なサ
   ンプリング周波数のうち最高のものの１／２以下の遮断
   周波数を有し、前記アナログ波形信号のうち該遮断周波
   数以下の帯域の信号を通過させるアナログローパスフィ
   ルタと、 前記アナログローパスフィルタの出力信号を前記サンプ
   リング周波数指定手段により指定可能なサンプリング周
   波数のうち最高のものに対応した周波数のクロックに従
   ってＡ／Ｄ変換することにより第１の時系列デジタル信
   号を出力するＡ／Ｄ変換手段と、 前記第１の時系列デジタル信号を補間処理により該第１
   の時系列デジタル信号よりもサンプリング周波数の高い
   第２の時系列デジタル信号に変換して出力する補間器
   と、 前記サンプリング周波数指定手段により指定されたサン
   プリング周波数の１／２を遮断周波数とする高域除去処
   理を前記第２の時系列デジタル信号に対して施し、第３
   の時系列デジタル信号として出力するデジタルローパス
   フィルタと、 前記第３の時系列デジタル信号をデシメーション処理に
   より前記サンプリング周波数指定手段によって指定され
   たサンプリング周波数の時系列デジタル信号に変換し前
   記メモリへ出力するデシメーションフィルタとを具備す
   ることを特徴とする波形記録装置。