WO2007129716A1

WO2007129716A1 - 高周波回路、高周波部品及び通信装置

Info

Publication number: WO2007129716A1
Application number: PCT/JP2007/059533
Authority: WO
Inventors: Keisuke Fukamachi; Shigeru Kemmochi; Kazuhiro Hagiwara
Original assignee: Hitachi Metals, Ltd.
Priority date: 2006-05-08
Filing date: 2007-05-08
Publication date: 2007-11-15
Also published as: JPWO2007129716A1; EP2017966A4; CN101438505B; US20090207764A1; TW200805904A; US8036148B2; TWI440317B; JP4618461B2; EP2017966A1; CN101438505A

Abstract

　第一の周波数帯域及び第一の周波数帯域より低い第二の周波数帯域を選択的に用いる無線通信用の高周波回路であって、アンテナ端子と、第一及び第二の周波数帯域の送信信号が入力される第一及び第二の送信端子と、第一及び第二の周波数帯域の受信信号が出力される第一及び第二の受信端子と、第一の周波数帯域の信号と第二の周波数帯域の信号の経路を振り分ける分波回路と、送信信号と受信信号の経路を切り替えるスイッチ回路と、スイッチ回路と第二の受信端子の間に設けられ、第二の周波数帯域の受信信号を増幅するローノイズアンプ回路と、アンテナ端子とローノイズアンプ回路との間でアンテナ端子から順に設けられた第一及び第二のフィルタ回路とを具備し、両フィルタ回路とも第二の周波数帯域の受信信号を通過させるが、第二の周波数帯域より低い周波数帯域を阻止し、かつ第一のフィルタ回路の阻止帯域が第二のフィルタ回路の阻止帯域より低い高周波回路。

Description

明細書

高周波回路、高周波部品及び通信装置

技術分野

[0001] 本発明は少なくとも 2つの通信システムに共用可能な高周波回路、かかる高周波回路を有する高周波部品、及びこれを用いた通信装置に関する。

背景技術

[0002] 現在、 IEEE802.il規格に代表される無線 LANによるデータ通信が広く普及しており、例えばパーソナルコンピュータ（PC)、プリンタやハードディスク、ブロードバンドノレ一ター等の PCの周辺機器、 FAX,冷蔵庫、標準テレビ（SDTV)、高品位テレビ（HDT V)、デジタルカメラ、デジタルビデオ、携帯電話等の電子機器、自動車や航空機内の無線通信手段等の電子電器機器間に利用されている。

[0003] 無線 LANの規格として、 IEEE802.11aは、 5 GHzの周波数帯域で OFDM (Orthogon al Frequency Division Multiples:直交周波数多重分害変調方式を用い、最大 54 Mb psの高速データ通信をサポートする。 IEEE802.11bは、無線免許なしに利用可能な 2. 4 GHzの ISM (Industrial, Scientific and Medical:産業、科学及び医療)帯域で DSSS ( Direct Sequence Spread Spectrum:ダイレクト 'シーケンス 'スペクトル拡散)方式を用い、 5.5 Mbps及び 11 Mbpsの高速通信をサポートする。 IEEE802.11gは、 IEEE802.11bと同様に 2.4 GHz帯域で OFDM変調方式を用レ、、最大 54 Mbpsの高速データ通信をサポートする。

[0004] このような無線 LANを用いたマルチバンド通信装置用の高周波回路として、 WO200 6/003959号は、無線 LANの 2.4 GHz帯及び 5 GHz帯の 2つの通信システム（IEEE802. 1 la及び IEEE802.1 lb)に対応したマルチバンド通信装置でダイバーシティ受信を行うことができる高周波回路を開示している。この高周波回路は、図 35に示すように、高周波スィッチ回路 10と送信側回路との間の分波回路 13と、

分波回路 13と送信端子 l lbg-Tとの間のパワーアンプ回路 2及びバンドパスフィルタ回路 4と、

分波回路 13と送信端子 l la-Tとの間のローパスフィルタ回路 19、パワーアンプ回路高周波スィッチ回路 10と分波回路 13との間の検波回路 8と、

高周波スィッチ回路 10と受信側回路との間の分波回路 14と、

分波回路 14と受信端子 l lbg-Rとの間のバンドパスフィルタ回路 6と、

分波回路 14と受信端子 l la-Rとの間のローパスフィルタ回路 26及びローノイズアンプ回路 27と、

アンテナ端子 Antlと高周波スィッチ回路 10との間のノッチ回路 28と、

アンテナ端子 Ant2と高周波スィッチ回路 10との間のノッチ回路 29と

を具備している。

[0005] また WO2006/003959号はまた、 2.4 GHz帯の受信端子 llbg-R及び 5 GHz帯の受信端子 l la-Rに接続する経路にローノイズアンプ回路を設けた例も開示している。 W ◦2006/003959号の高周波回路では、ローノイズアンプの入力側に分波回路が設けられており、また分波回路とローノイズアンプの間にバンドパスフィルタ又はローパスフィルタが接続されている。

[0006] 特開 2002-208874号は、図 36に示すように、ワイヤレス LAN及びブルートゥースに共用の高周波回路として、アンテナ 1とアンテナ切替スィッチ 3との間のバンドパスフィルタ 2と、アンテナ切替スィッチ 3の送信側でワイヤレス LANとブルートゥースに共用されるパワーアンプ回路 5と、ワイヤレス LANの送信とブルートゥースの送信を分けるためにパワーアンプ回路 5に接続されたダイプレクサ (低域通過型の整合回路 13と高域通過型の整合回路 14の組合せ）と、アンテナ切替スィッチ 3の受信側でワイヤレス LANとブルートゥースに共用されるローノイズアンプ 7と、ワイヤレス LANの受信とブルートウースの受信を分けためにそのローノイズアンプ 7に接続されたダイプレクサ（低域通過型の整合回路 15と高域通過型の整合回路 16の組合せ）とを有する高周波回路を開示している。

[0007] 受信感度は、ローノイズアンプの雑音指数、及びバンドパスフィルタ及び分波回路の揷入損失に大きく影響される。ローノイズアンプの雑音指数の低減に関しては、その入力段のロスを最小にするのが最も効果的である。し力し、 WO2006/003959号の高周波回路の構成では受信感度の向上が十分に得られない。またスィッチ回路等は静電サージに弱いので、 WO2006/003959号の回路構成では、アンテナに静電気放電（ESD: Electrostatic Discharge)があった場合、スィッチ回路等が破壊するおそれがある。

[0008] また WO2006/003959号の高周波回路では、パワーアンプ回路及びローノイズアンプ回路に数 mA程度のバイアス電圧を供給する必要がある力 RFIC又はベースバンドに集積されるロジック制御電源の駆動電流は 2 mA以下であるので、直接駆動することができない。

[0009] 特開 2003-273687号の高周波回路では、静電気放電によるスィッチ回路等の破壊を防止するため、アンテナ端子にハイパスフィルタ回路が接続されている。しかし、携帯電話等の携帯機器に無線 LAN送受信機能を付加する場合、携帯機器の送信信号の一部が無線 LANシステムに混入し、特に受信経路のローノイズアンプが飽和して、受信感度が劣化するおそれがある。静電気放電対策を目的とした特開 2003-273 687号の回路構成では、力かる問題を十分に解決できない。また特開 2002-208874 号の高周波回路では、送信側で発生する高調波の低減及び受信側のノイズの減衰を、アンテナとアンテナ切替スィッチとの間に設けた 1つのバンドパスフィルタで行うが、 2.4 GHz帯及び 5 GHz帯の 2つの周波数に共用できない。

[0010] さらに複数のアンテナを使用して通信の速度及び品質を高める MIMO (Multi-Input -Multi-Output)技術による IEEE802.1 Inの規格に対応した無線 LAN通信装置が普及しつつある。しかし、 WO2006/003959号及び特開 2003-273687号の高周波回路では IEEE802.1 Inに十分対応できなレ、。

発明の開示

発明が解決しょうとする課題

[0011] 従って本発明の目的は、少なくとも 2つの周波数帯域を選択的に用いる無線通信に用いることができ、受信感度が良好で、消費電流が少ない小型の高周波回路を提供することである。

[0012] 本発明のもう一つの目的は、力かる高周波部品を有する高周波部品を提供することである。

[0013] 本発明のさらにもう一つの目的は、かかる高周波部品を具備する通信装置を提供することである。

課題を解決するための手段

[0014] 本発明の高周波回路は、少なくとも第一の周波数帯域及び前記第一の周波数帯域より低い第二の周波数帯域を選択的に用いる無線通信に用レ、るもので、

アンテナ端子と、

前記第一の周波数帯域の送信信号が入力される第一の送信端子と、

前記第二の周波数帯域の送信信号が入力される第二の送信端子と、

前記第一の周波数帯域の受信信号が出力される第一の受信端子と、

と前記第二の周波数帯域の受信信号が出力される第二の受信端子と、

第一の周波数帯域の信号と第二の周波数帯域の信号の経路を振り分ける少なくとも一つの分波回路と、

送信信号と受信信号の経路を切り替える少なくとも一つのスィッチ回路と、前記スィッチ回路と前記第二の受信端子の間に設けられ、少なくとも前記第二の周波数帯域の受信信号を増幅するローノイズアンプ回路と、

前記アンテナ端子と前記ローノイズアンプ回路との間で前記アンテナ端子から順に設けられた少なくとも第一及び第二のフィルタ回路とを具備し、

両フィルタ回路とも前記第二の周波数帯域の受信信号を通過させるが、少なくとも前記第二の周波数帯域より低い周波数帯域を阻止し、かつ前記第一のフィルタ回路の阻止帯域が前記第二のフィルタ回路の阻止帯域より低いことを特徴とする。

[0015] 高周波信号より低い帯域には静電気放電を始め、スィッチ回路及びローノイズアンプ回路に悪影響を及ぼすノイズ及び不要電波が多レ、。第一のフィルタ回路は、アンテナに静電気放電 (ESD)があった場合にそれによるスィッチ回路等の破壊を防止するとともに、アンテナに混信する信号によりローノイズアンプ回路が飽和するのを防止する。第一のフィルタはさらに例えば 1 GHz以下の信号を減衰させることができる。これらの作用により、例えば 0.9 GHz帯を使用し最大で 3 W程度のハイパワーを出力する EGSMシステム等からの混信を防止することができる。アンテナ端子に近い第一のフィルタ回路により静電気放電等の比較的低周波数の不要電波を阻止し、ローノィズアンプ回路に近い第二のフィルタ回路によりローノイズアンプの飽和をさらに防ぐ。 [0016] 一つのフィルタで不要電波を阻止しょうとすると挿入損失が大きくなつてしまうが、第一のフィルタと第二のフィルタを組合せて用いることにより、段階的に不要電波を阻止すること力 Sできる。第一のフィルタ回路の阻止帯域を第二のフィルタ回路の阻止帯域より低くすることにより、第一のフィルタ回路を通過する信号の損失を抑えることができる。第二のフィルタにより第二の周波数帯域より低い周波数の不要電波がローノイズアンプ回路に進入するのを極力阻止するために、第一のフィルタより第二のフィルタの Q値を高くするのが好ましい。なお第一及び第二のフィルタに分波回路は含まれなレ、。

[0017] 前記第一及び第二のフィルタ回路はハイパスフィルタ回路であるのが好ましレ、。ノヽィパスフィルタ回路はバンドパスフィルタ回路より信号損失を小さくできるので、ハイパスフィルタは信号損失を抑制するのに好適である。ハイパスフィルタは、例えば 2 GHz 以上離れている 2.4 GHz帯と 5 GHz帯を利用する無線 LANのように、第一の周波数帯域と第二の周波数帯域が大きく離れたマルチバンド無線通信用の高周波回路において、第一及び第二の周波数帯域で共用することができる。

[0018] 上記高周波回路は、

前記アンテナ端子と前記第一及び第二の送信端子との接続と前記アンテナ端子と前記第一及び第二の受信端子との接続を切り替えるスィッチ回路と、

前記スィッチ回路と前記第一及び第二の送信端子との間に設けられた第一の分波回路と、

前記スィッチ回路と前記第一及び第二の受信端子との間に設けられた第二の分波回路と、

前記第一の分波回路と第一の送信端子との間に設けられた第一のパワーアンプ回路と、

前記第一の分波回路と第二の送信端子との間に設けられた第二のパワーアンプ回路とを具備し、

前記第一のフィルタ回路は前記アンテナ端子と前記スィッチ回路との間に設けられ、前記第二のフィルタ回路は前記スィッチ回路と前記ローノイズアンプ回路の間に設けられているのが好ましい。 [0019] 第一のフィルタ回路であるハイパスフィルタ回路は、アンテナに静電気放電 (ESD) 力 Sあった場合にそれによるスィッチ回路等の破壊を防止するとともに、アンテナに混信する信号によりローノイズアンプ回路が飽和するのを防止する。ローノイズアンプ回路の飽和を防ぐために、アンテナ端子とスィッチ回路との間に第一のフィルタ回路を設ける他に、スィッチ回路とローノイズアンプ回路との間に第二のフィルタ回路であるハイパスフィルタ回路を設けるのが好ましレ、。

[0020] 前記ローノイズアンプ回路は前記スィッチ回路と前記第二の分波回路との間に設けられているのが好ましい。この配置では前記ローノイズアンプの入力側に分波回路がないため、入力側の挿入損失を大幅に低減でき、受信感度を飛躍的に向上することができる。

[0021] 前記ローノイズアンプ回路に並列に接続されたバイパス経路を具備するのが好ましレ、。受信信号が弱い時にバイパス経路のアイソレーションを高くし、ローノイズアンプ回路を動作状態にすると、受信感度が高くなる。また受信信号が強い時にバイパス経路を接続状態とし、ローノイズアンプ回路を非動作状態にすると、受信信号が歪むのを防止できる。

[0022] 前記第二のフィルタ回路は、前記バイパス経路と前記ローノイズアンプ回路との分岐点と、前記ローノイズアンプ回路との間に配置されているのが好ましい。この回路構成により、バイパス経路の挿入損失が小さくなり、その分小さな受信信号までバイパス経路で対応できる。従って、ローノイズアンプ回路の動作時の受信信号強度を小さくし、受信信号の歪みを小さくできる。

[0023] 上記高周波回路は、前記第一及び第二のパワーアンプ回路に一定の電圧を供給する電圧供給端子と、前記電圧供給端子から電圧を受けて前記第一及び第二のパヮーアンプ回路及び前記ローノイズアンプ回路に制御用のバイアス電圧を出力するコントロール回路とを具備するのが好ましレ、。前記コントロール回路は、 1 mA以下の微弱電流での制御を行うことができ、従来のように大きなバイアス電流 (数 mA)を必要としないので、低消費電流化に寄与する。

[0024] 本発明の一実施形態では、コントロール回路は、電圧入力端子と、前記第一のパヮ一アンプ回路用バイアス電圧出力端子と、前記第二のパワーアンプ回路用バイアス電圧出力端子と、前記ローノイズアンプ回路用バイアス電圧出力端子と、前記第一のパワーアンプ回路用のバイアス電圧をオンオフする第一のスィッチと、前記第二のパワーアンプ回路用のバイアス電圧をオンオフする第二のスィッチと、前記ローノイズアンプ回路用のバイアス電圧をオンオフする第三のスィッチと、前記第一及び第二のスィッチの共通端子と前記電圧入力端子との間に設けられた第四のスィッチと、前記第四のスィッチに並列に接続された抵抗と、前記第一〜第四のスィッチのオンオフ制御用の第一〜第四の信号入力端子とを具備するのが好ましい。前記コントロール回路は一つの電圧入力端子からの電圧により駆動され、スィッチ制御により前記第一及び第二のパワーアンプ回路用のバイアス電圧、及び前記ローノイズアンプ回路用のバイアス電圧を出力することができる。スィッチ制御用の信号は、 RFIC、ベースバンド IC等に集積されたロジック制御端子から得ることができる。

[0025] 第四のスィッチと並列に抵抗を接続し、その抵抗値を第四のスィッチのオン時の抵抗値より高く設定することにより、第四のスィッチのオン時には第四のスィッチの低い抵抗によりパワーアンプ回路のバイアス電圧を高くに設定でき、また第四のスィッチのオフ時には並列に接続された抵抗を経由することによりバイアス電圧を低く設定できる。これによりパワーアンプ回路の動作点を可変にし、もって通信距離を拡大する場合や通信環境が悪い場合等にはバイアス電圧を高くしてパワーアンプ回路の出力を高め、反対に通信距離が比較的近い場合や通信環境が良好な場合にはバイアス電圧を低くして、消費電流を下げることができる。

[0026] 第一〜第三のスィッチと各バイアス電圧出力端子との間に抵抗を設け、出力電圧を調整すること力 Sできる。

[0027] 第一の分波回路と第一のパワーアンプ回路との間に第一のローパスフィルタ回路を有し、前記第一の分波回路と第二のパワーアンプ回路との間に第二のローパスフィルタ回路を有するのが好ましレ、。これらのローパスフィルタ回路により、パワーアンプ回路から発生した高調波を低減することができる。

[0028] 前記ローノイズアンプ回路を前記スィッチ回路と前記第二の分波回路との間に設ける代りに、前記スィッチ回路と前記第一の受信端子の間に設けるとともに、前記第一の周波数帯域の受信信号を増幅する他のローノイズアンプ回路を具備し、かつ前記第二の分波回路を、前記ローノイズアンプ回路及び前記他のローノイズアンプ回路と前記スィッチ回路との間に配置しても良い。この構成では、ローノイズアンプ回路はゲイン特性の高平坦性を要求されず、第一又は第二の周波数帯域の信号を増幅すればよいので、高ゲインとすることができる。

[0029] 前記第一のフィルタ回路をハイパスフィルタ回路とし、前記第二のフィルタ回路をバンドパスフィルタ回路としても良レ、。バンドパスフィルタ回路も低周波数の不要電波を減衰させ、ローノイズアンプ回路の飽和を防止することができる。

[0030] 上記高周波回路は、

前記第一の分波回路と第二の送信端子との間に設けられた第二のパワーアンプ回路と、

前記第二の分波回路と第一の受信端子との間に設けられた第一のローノイズアンプ回路と、

前記第二の分波回路と前記第二の受信端子との間に設けられ、前記第二の周波数帯域の受信信号を増幅する第二のローノイズアンプ回路とを具備し、

前記第一のフィルタ回路は前記アンテナ端子と前記スィッチ回路との間に設けられ、前記第二のフィルタ回路は前記第二の分波回路と第二のローノイズアンプ回路との間に設けられているのが好ましい。

[0031] 低い周波数帯を扱う第二のローノイズアンプ回路の入力側に第二のフィルタ回路としてバンドパスフィルタ回路を設けることにより、第二の周波数帯域より低い周波数において高い減衰特性を得ることができる。これにより、例えば 2.4 GHzを第二の周波数帯域とする無線 LANにおいて、携帯機器等から発生する 2 GHz以下の妨害電波をバンドパスフィルタにより除去することが可能となり、第二のローノイズアンプ回路の飽和を防止することができる。一方、高い周波数帯を扱う第一のローノイズアンプ回路の入力側には第一の分波回路を設けている。無線 LANの場合、分波回路に 2.5 GHz 以下を減衰させるが第一の周波数帯域である 5 GHz帯を通過させるフィルタ特性を持たせるので、携帯機器等から発生する 2 GHz以下の妨害電波は第一の分波回路により除去され、第一のローノイズアンプ回路の飽和を抑制できる。さらに第一のローノイズアンプ回路の入力側に揷入損失が比較的大きなバンドパスフィルタを用いる必要がないため、第一の周波数帯域の受信感度を向上させることができる。

[0032] 前記高周波回路は、前記第一のローノイズアンプ回路と前記第一の受信端子との間にバンドパスフィルタ回路を具備するのが好ましい。バンドパスフィルタ回路により、ローノイズアンプ回路の出力から高調波を除去できる。

[0033] 前記高周波回路は、前記第一のパワーアンプ回路と前記第一の送信端子との間、及び前記第二のパワーアンプ回路と前記第二の送信端子との間にそれぞれバンドパスフィルタ回路を具備するのが好ましい。バンドパスフィルタ回路を設けることにより

、送信信号に含まれる帯域外の不要なノイズを除去することができる。

[0034] 前記高周波回路は、前記第一及び第二のパワーアンプ回路に一定の電圧を供給する電圧供給端子と、前記電圧供給端子から電圧を受けて前記第一及び第二のパヮーアンプ回路に制御用のバイアス電圧を出力するコントロール回路とを具備するのが好ましい。コントロール回路はさらに前記第一及び第二のローノイズアンプ回路に制御用のバイアス電圧を出力しても良い。前記コントロール回路は、 1 mA以下の微弱電流での制御を行うことができ、従来のように大きなバイアス電流 (数 mA)を必要としないので、低消費電流化に寄与する。

[0035] 本発明の別の実施形態では、コントロール回路は、電圧入力端子と、前記第一のパワーアンプ回路用バイアス電圧出力端子と、前記第二のパワーアンプ回路用バイァス電圧出力端子と、前記第一のパワーアンプ回路用のバイアス電圧をオンオフする第一のスィッチと、前記第二のパワーアンプ回路用のバイアス電圧をオンオフする第二のスィッチと、前記第一及び第二のスィッチの共通端子と前記電圧入力端子との間に設けられた第三のスィッチと、前記第三のスィッチに並列に接続された抵抗と、前記第一〜第三のスィッチのオンオフ制御用の第一〜第三の信号入力端子とを具備するのが好ましい。前記コントロール回路はさらに、前記第一のローノイズアンプ回路用バイアス電圧出力端子と、前記第二のローノイズアンプ回路用バイアス電圧出力端子と、前記第一のローノイズアンプ回路用のバイアス電圧をオンオフする第四のスィッチと、前記第二のローノイズアンプ回路用のバイアス電圧をオンオフする第五のスィッチと、前記第四及び第五のスィッチのオンオフ制御用の第四及び第五の信号入力端子とを具備しても良い。

[0036] 前記コントロール回路は一つの電圧入力端子からの電圧により駆動され、スィッチ制御により前記第一及び第二のパワーアンプ回路用のバイアス電圧、及び前記第一及び第二のローノイズアンプ回路用のバイアス電圧を出力することができる。スィッチ制御用の信号は、 RFIC、ベースバンド IC等に集積されたロジック制御端子から得ることができる。

[0037] 第三のスィッチと並列に抵抗を接続し、その抵抗値を第三のスィッチのオン時の抵抗値より高く設定することにより、第三のスィッチのオン時には第三のスィッチの低い抵抗によりパワーアンプ回路へのバイアス電圧は高レ、が、第三のスィッチのオフ時には前記並列抵抗を経由することによりバイアス電圧は低くなり、もってパワーアンプ回路の動作点が可変になる。従って、通信距離を拡大する場合や通信環境が悪い場合等にはバイアス電圧を高くしてパワーアンプ回路の出力を高め、反対に通信距離が短い場合や通信環境が良好な場合等にはバイアス電圧を低くして消費電流を下げること力 S可能となる。第一、第二、第四及び第五のスィッチと各バイアス電圧出力端子との間に抵抗を設けることにより、出力電圧を調整することができる。

[0038] 前記第一のフィルタ回路がハイパスフィルタ回路で、前記第二のフィルタ回路がバンドパスフィルタ回路である高周波回路において、

前記アンテナ端子から入力された信号を前記第一の周波数帯域の回路と前記第二の周波数帯域の回路とに分波し、前記第一及び第二の周波数帯域の回路からの信号を前記アンテナ端子側に伝送する分波回路と、

前記分波回路の第一の周波数帯域の回路側に設けられ、送信経路と受信経路を切り替える第一のスィッチ回路と、

前記第一のスィッチ回路と前記第一の送信端子との間に設けられた第一のパワーアンプ回路と、

前記第一のスィッチ回路と前記第一の受信端子との間に設けられた第一のローノィズアンプ回路と、

前記分波回路の第二の周波数帯域の回路側に設けられ、送信経路と受信経路を切り替える第二のスィッチ回路と、

前記第二のスィッチ回路と前記第二の送信端子との間に設けられた第二のパワーアンプ回路と、

前記第二のスィッチ回路と前記第二の受信端子との間に設けられ、前記第二の周波数帯域の受信信号を増幅する第二のローノイズアンプ回路とを具備し、前記第一のフィルタは前記アンテナ端子と前記分波回路との間に設けられ、前記第二のフィルタは前記分波回路と前記第二のスィッチ回路との間に設けられているのが好ましい。

低い周波数帯を扱う第二のローノイズアンプ回路では、入力側に第二のフィルタ回路としてバンドパスフィルタ回路を設けることにより、第二の周波数帯域より低い周波数において高い減衰特性が得られる。例えば 2.4 GHzを第二の周波数帯域とする無線 LANでは第二の周波数帯域が携帯電話の周波数帯 (約 2 GHz以下）と近いので、バンドパスフィルタ回路を設けて携帯電話力発生する 2 GHz以下の電波を除去することにより、第二のローノイズアンプ回路の飽和を防止することができる。一方、高い周波数帯を扱う第一のローノイズアンプ回路の入力側には第一の分波回路を設ける。無線 LANの場合、分波回路には 2.5 GHz以下を減衰させるが、第一の周波数帯域である 5 GHz帯を通過させるフィルタ特性を持たせる。無線 LANの高い周波数帯域（ 5 GHz)と携帯電話の周波数帯 (約 2 GHz以下）とは比較的離れているために、携帯電話から発生する 2 GHz以下の電波は第一の分波回路により除去でき、第一のローノイズアンプ回路の飽和を防止することができる。さらに、第一のローノイズアンプ回路の入力側に揷入損失が比較的大きなバンドパスフィルタを用いる必要がないため、第一の周波数帯域の受信感度を向上させることができる。 [0040] 前記高周波回路は、前記第一のパワーアンプ回路と前記第一の送信端子との間、及び前記第一のローノイズアンプ回路と前記第一の受信端子との間にそれぞれバンドパスフィルタ回路を具備するのが好ましい。前記第一のパワーアンプ回路と前記第一の送信端子との間にバンドパスフィルタ回路を設けることにより、送信信号に含まれる帯域外の不要なノイズを除去することができる。前記第一のローノイズアンプ回路と前記第一の受信端子との間にバンドパスフィルタ回路を設けることにより、ローノィズアンプ回路の出力に含まれる高調波を除去することができる。

[0041] 前記高周波回路は、前記第一及び第二のパワーアンプ回路に一定の電圧を供給する電圧供給端子と、前記電圧供給端子から電圧を受けて前記第一及び第二のパヮーアンプ回路に制御用のバイアス電圧を出力するコントロール回路とを具備するのが好ましい。前記コントロール回路は、前記第一及び第二のローノイズアンプ回路に制御用のバイアス電圧を出力するように構成しても良レ、。前記コントロール回路は、 1 mA以下の微弱電流での制御を行うことができ、従来のように大きなバイアス電流 (数 mA)を必要としないので、低消費電流化に寄与する。

[0042] 本発明のさらに別の実施形態では、前記コントロール回路は、電圧入力端子と、前記第一のパワーアンプ回路用バイアス電圧出力端子と、前記第二のパワーアンプ回路用バイアス電圧出力端子と、前記第一のパワーアンプ回路用のバイアス電圧をォンオフする第一のスィッチと、前記第二のパワーアンプ回路用のバイアス電圧をオンオフする第二のスィッチと、前記第一及び第二のスィッチの共通端子と前記電圧入力端子との間に設けられた第三のスィッチと、前記第三のスィッチに並列に接続された抵抗と、前記第一〜第三のスィッチのオンオフ制御用の第一〜第三の信号入力端子とを具備するのが好ましい。このコントロール回路はさらに、前記第一のローノイズアンプ回路用バイアス電圧出力端子と、前記第二のローノイズアンプ回路用バイアス電圧出力端子と、前記第一のローノイズアンプ回路用のバイアス電圧をオンオフする第四のスィッチと、前記第二のローノイズアンプ回路用のバイアス電圧をオンオフする第五のスィッチと、前記第四及び第五のスィッチのオンオフ制御用の第四及び第五の信号入力端子とを具備しても良い。前記コントロール回路は一つの電圧入力端子からの電圧により駆動され、スィッチ制御により前記第一及び第二のパワーアンプ回路用のバイアス電圧、及び前記第一及び第二のローノイズアンプ回路用のバイァス電圧を出力することができる。スィッチ制御用の信号は、 RFIC、ベースバンド IC等に集積されたロジック制御端子から得ることができる。

[0043] 第三のスィッチと並列に抵抗を接続し、その抵抗値を第三のスィッチのオン時の抵抗値より高く設定することにより、第三のスィッチのオン時には第三のスィッチの低い抵抗によりパワーアンプ回路のバイアス電圧は高ぐ第三のスィッチのオフ時には前記並列抵抗を経由することによりバイアス電圧は低くなり、もってパワーアンプ回路の動作点が可変になる。従って、通信距離を拡大する場合や通信環境が悪い場合等にはバイアス電圧を高くしてパワーアンプ回路の出力を高め、反対に通信距離が短い場合や通信環境が良好な場合等にはバイアス電圧を低くして消費電流を下げることが可能となる。第一、第二、第四及び第五のスィッチと各バイアス電圧出力端子との間に抵抗を設けることにより、出力電圧を調整することができる。

[0044] 上記高周波回路を有する本発明の高周波部品は、

前記高周波部品は、電極パターンを形成した複数のセラミック誘電体層からなる一体的な積層体と、前記積層体の表面に搭載された素子とを具備し、前記第一及び第二の分波回路は前記積層体内で前記電極パターンにより構成されており、前記スィツチ回路、前記第一及び第二のパワーアンプ回路及び前記ローノイズアンプ回路用の半導体素子は前記積層体に搭載されていることを特徴とする。この構成により高周波部品は小型化され、配線抵抗による挿入損失が低減される。前記コントロール回路用の半導体素子も前記積層体に搭載することができる。

[0045] 本発明の通信装置は上記高周波部品を具備する。

発明の効果

[0046] 本発明の高周波回路及び高周波部品は、電子電気機器間における無線通信の受信感度が良好である。また、例えば無線 LANの 5 GHz帯を使用する IEEE802.11aと 2. 4 GHz帯を使用する ΙΕΕΕ802· 1 lb及び/又は IEEE802.1 lgの 2つの通信システムに共用可能な回路、又は IEEE802.11nの規格に対応した回路を、小型で低消費電流の高周波部品に構成することができる。これにより、例えば第一及び第二の周波数帯域をそれぞれ 5 GHz帯及び 2.4 GHz帯とし、 IEEE802.11a, IEEE802.11b及び IEEE802.11g の通信システムに使用し得るデュアルバンド RFフロントエンド回路を備えた携帯電話等の通信装置が得られる。

図面の簡単な説明

[図 1]本発明の第一の実施形態による高周波回路を示すブロック図である。

[図 2]本発明に用いるコントロール回路の一例を示すブロック図である。

[図 3]本発明に用いるコントロール回路及び検波回路の一例を示すブロック図である

[図 4]本発明に用いるハイパスフィルタ回路の一例の等価回路を示す図である。

[図 5]本発明に用いるハイパスフィルタ回路の別の例の等価回路を示す図である。

[図 6]本発明に用いるハイパスフィルタ回路のさらに別の例の等価回路を示す図である。

[図 7]本発明に用いるハイパスフィルタ回路のさらに別の例の等価回路を示す図である。

[図 8]ローノイズアンプ回路の一例を示す図である。

[図 9]ローノイズアンプ回路の別の例を示す図である。

[図 10]ローノイズアンプ回路のさらに別の例を示す図である。

[図 11]ローノイズアンプ回路のさらに別の例を示す図である。

[図 12]ローノイズアンプ回路のゲイン特性を示すグラフである。

[図 13]副高周波回路の一例を示すブロック図である。

[図 14(a)]副高周波回路におけるローノイズアンプ装置の一例を示すブロック図である

[図 14(b)]副高周波回路におけるローノイズアンプ装置の別の例を示すブロック図である。

[図 14(c)]副高周波回路におけるローノイズアンプ装置のさらに別の例を示すブロック図である。

[図 14(d)]副高周波回路におけるローノイズアンプ装置のさらに別の例を示すブロック図である。

[図 15]図 13に示すローノイズアンプ装置におけるバイパススィッチ部の等価回路の一例を示す図である。

園 16]図 13に示すローノイズアンプ装置におけるバイパススィッチ部の等価回路の別の例を示す図である。

[図 17]図 14(a)に示すローノイズアンプ装置におけるバイパススィッチ部の等価回路のさらに例を示す図である。

[図 18]図 14(a)に示すローノイズアンプ装置におけるバイパススィッチ部の等価回路のさらに例を示す図である。

[図 19]副高周波回路の他の例を示すブロック図である。

園 20]高周波回路を具備する高周波スィッチ回路の一例を示すブロック図である。

[図 21]本発明の第一の実施形態による高周波部品を示す斜視図である。

園 22]本発明の第一の実施形態による高周波部品のセラミック積層基板を示す展開図である。

[図 23]本発明の第二の実施形態による高周波回路の一例を示すブロック図である。園 24]本発明の第二の実施形態による分波回路及びバンドパスフィルタ回路の等価回路を示す図である。

園 25]本発明の第二の実施形態によるコントロール回路を示すブロック図である。園 26]本発明の第二の実施形態によるコントロール回路及び検波回路を示すブロック図である。

園 27]本発明の第二の実施形態による高周波回路の別の例を示すブロック図である園 28]本発明の第二の実施形態によるコントロール回路を示すブロック図である。園 29]本発明の第二の実施形態による高周波部品を示す斜視図である。

園 30]本発明の第三の実施形態による高周波回路の一例を示すブロック図である。園 31]本発明の第三の実施形態による分波回路及び第三のバンドパスフィルタ回路の等価回路を示す図である。

園 32]本発明の第三の実施形態によるバンドパスフィルタ回路の等価回路を示す図である。

園 33]本発明の第三の実施形態による高周波回路の別の例を示すブロック図である [図 34]本発明の第三の実施形態による高周波部品を示す斜視図である。

[図 35]従来の高周波回路の一例の等価回路を示す図である。

[図 36]従来の高周波回路の別の例を示すブロック図である。

発明を実施するための最良の形態

[0048] 本発明の高周波回路は、第一の周波数帯域と、前記第一の周波数帯域より低い第二の周波数帯域を選択的に用いる無線通信用の高周波回路であって、アンテナ端子と、前記第一の周波数帯域の送信信号が入力される第一の送信端子と、前記第二の周波数帯域の送信信号が入力される第二の送信端子と、前記第一の周波数帯域の受信信号が出力される第一の受信端子と、前記第二の周波数帯域の受信信号が出力される第二の受信端子を有する。さらに、第一の周波数帯域の信号と第二の周波数帯域の信号の経路を振り分ける少なくとも一つの分波回路と、送信信号と受信信号との経路を切り替える少なくとも一つのスィッチ回路とを有し、前記アンテナ端子と前記第一の送信端子、前記アンテナ端子と前記第二の送信端子、前記アンテナ端子と前記第一の受信端子、前記アンテナ端子と前記第二の受信端子の経路が構成される。

[0049] 送信信号と受信信号との経路を切り替える前記スィッチ回路を、第一及び第二の周波数帯域で共用して用いる場合は、一つのスィッチ回路で、第一及び第二の送信端子、又は第一及び第二の受信端子との接続を切り替える。この場合、スィッチ回路の後段の送信経路に第一の分波回路、受信経路に第二の分波回路の二つの分波回路を設けて、それぞれを第一の周波数帯域の信号の経路と第二の周波数帯域の信号の経路とに振り分ける。一方、送信信号と受信信号との経路を切り替える前記スイッチ回路を、第一及び第二の周波数帯域で別々に用いる場合は、信号経路を一の分波回路で第一及び第二の周波数帯域の信号の経路に振り分け、前記第一及び第二の周波数帯域の信号の経路にそれぞれスィッチ回路を接続して、第一の送信端子と第一の受信端子との接続、及び第二の送信端子と第二の受信端子との接続を切り替える。

[0050] 前記スィッチ回路と前記第二の受信端子の間には、少なくとも前記第二の周波数帯域の受信信号を増幅するローノイズアンプ回路が設けられる。前記スィッチ回路と前記第一の受信端子の間にローノイズアンプ回路を設ける場合、かかるローノイズァンプ回路とは別に他のローノイズアンプ回路を設けてもよいし、第二の周波数帯域の受信信号を増幅する前記ローノイズアンプ回路で共用してもよい。

[0051] さらに、前記アンテナ端子と前記ローノイズアンプ回路との間に前記第二の周波数帯域の受信信号を通過させるとともに、前記第二の周波数帯域より低周波側の不要波を阻止する、前記アンテナ端子に近い第一のフィルタ回路と前記ローノイズアンプ回路に近レ、第二のフィルタ回路を設ける。第一のフィルタ回路と第二のフィルタ回路とは、前記スィッチ回路及び Z又は分波回路を介して配置すればよい。前記第一のフィルタ回路の阻止帯域が前記第二のフィルタ回路の阻止帯域より低周波側になるようにする。高周波回路のうち、アンテナ端子に近い領域には周波数帯域や送受信モードが異なる多くの信号が通過する。力かる位置に阻止帯域が低い第一のフィノレタを設けることにより、信号損失を抑えつつ、低周波側の不要電波を阻止することができる。例えば、アンテナ端子と、それに接続されるスィッチ回路又は分波回路との間の、受信信号と送信信号が通過する部分に阻止帯域が低い第一のフィルタ回路を設ければ、送受信の信号損失を抑えることができる。

[0052] 本発明の高周波回路及び高周波部品を添付図面を参照して以下詳細に説明する力本発明はそれらに限定されるものではない。また特に断りがなければ各実施形態における説明は別の実施形態にも適用可能である。

[0053] [1]第一の実施形態

(A)高周波回路

(1)全体構成

図 1は、 2.4 GHz帯無線 LAN (IEEE802.11b及び/又は IEEE802.11g)と 5 GHz帯無線 LAN (IEEE802.11a)の 2つの通信システムに共用可能な本発明の第一の実施形態による高周波回路を示す。この高周波回路は、マルチバンドアンテナに接続されるァンテナ端子 Antに接続したスィッチ回路（SPDT) 101と、スィッチ回路（SPDT) 101の送信経路側に接続した第一の分波回路 (DIP) 103と、アンテナ端子 Antとスィッチ回路 1 01との間に設けられた第一のフィルタとしてのハイパスフィルタ回路（HPF) 118とを有する。第一の分波回路 103は、 2.4 GHz帯無線 LANの送信信号を通過させるが 5 GHz 帯無線 LANの送信信号を減衰させる低周波側フィルタ回路と、 5 GHz帯無線 LANの送信信号を通過させるが 2.4 GHz帯無線 LANの送信信号を減衰させる高周波側フィルタ回路とからなる。

[0054] 第一の分波回路 103の高周波側フィルタ回路にローパスフィルタ回路（LPF) 111を介して第一のパワーアンプ回路（PA5) 105が接続してレ、る。第一のパワーアンプ回路 105には順に、第一のバンドパスフィルタ回路（BPF) 107、平衡—不平衡回路（BAL) l 16、及び第一の送信端子（5 GHz帯無線 LANの送信端子) TX5P, TX5Nが接続している。平衡—不平衡回路 116により、第一の送信端子 TX5P, TX5Nは平衡端子となつている。バンドパスフィルタ回路 107は送信信号に含まれる帯域外の不要なノイズを除去する。第一のパワーアンプ回路 105は、 5 GHz帯無線 LANの送信側回路から入力される送信信号を増幅する。ローパスフィルタ回路 111は第一のパワーアンプ回路 105から発生した高調波を減衰させる。第一の分波回路 103の高周波側フィルタ回路も高調波を減衰させる。

[0055] 第一の分波回路 103の低周波側フィルタ回路には順に、ローパスフィルタ（LPF) 11 2、第二のパワーアンプ回路（PA2) 106、第二のバンドパスフィルタ回路（BPF) 108、及び第二の送信端子（2.4 GHz帯無線 LANの送信端子) TX2が接続している。バンドパスフィルタ回路 108は送信信号に含まれる帯域外の不要なノイズを除去する。第二のパワーアンプ回路 106は、 2.4 GHz帯無線 LANの送信側回路から入力される送信信号を増幅する。ローパスフィルタ 112は増幅された送信信号を通過させるが、第二のパワーアンプ回路 106で発生する高調波を減衰させる。

[0056] スィッチ回路 101の受信経路側に、順に第二のフィルタとしてのハイパスフィルタ回路（HPF) 102、ローノイズアンプ回路（LNA) 109及び第二の分波回路（DIP) 110が接続されている。ローノイズアンプ回路 109は、 2.4 GHz帯及び 5 GHz帯の無線 LANの受信信号を増幅するように、広帯域をカバーするのが望ましい。 2.4 GHz帯及び 5 G Hz帯にローノイズアンプ回路 109を共用することにより、従来の回路構成のような 2つのローノイズアンプを必要とせず、小型化及び低コスト化が可能となり、さらにローノィズアンプの入力側に分波回路及びバンドパス回路を使用する必要がないので、受信感度を向上できる。第二の分波回路 110は、 2.4 GHz帯無線 LANの受信信号を通過させるが 5 GHz帯無線 LANの受信信号を減衰させる低周波側フィルタ回路と、 5 GHz 帯無線 LANの受信信号を通過させる力 S2.4 GHz帯無線 LANの受信信号を減衰させる高周波側フィルタ回路とからなる。

[0057] 第一及び第二の分波回路 103， 110において、低周波側フィルタ回路と高周波側フィルタ回路の組合せは上記のものに限定されず、ローパスフィルタ回路、ハイパスフィルタ、バンドパスフィルタ及びノッチフィルタを適宜組合せることにより構成することができる。

[0058] ローノイズアンプ 109で増幅された信号は第二の分波回路 110により分波され、 2.4 GHz帯無線 LANの受信信号は第三のバンドパスフィルタ回路（BPF) 113を介して第二の受信端子（2.4 GHz帯無線 LANの受信端子） RX2に出力され、 5 GHz帯無線 LA Nの受信信号は第四のバンドパスフィルタ回路（BPF) 114及び平衡ー不平衡回路（B AL) 117を介して第一の受信端子（5 GHz帯無線 LANの受信端子） RX5P, RX5Nに出力される。平衡ー不平衡回路 117により、第一の受信端子 RX5P, RX5Nは平衡端子となっている。

[0059] 電圧供給端子 VCCは第一及び第二のパワーアンプ回路（PA5, PA2) 105, 106及びコントロール回路（Cont. IC) 120に一定の電圧を供給する。図 2に示すように、コント口ール回路 120は、電圧供給端子 VCCと接続する電圧入力端子 Vcと、第一のパワーァンプ回路 (PA5)用バイアス電圧出力端子 Vb5と、第二のパワーアンプ回路 (PA2)用バイアス電圧出力端子 _Vb2と、ローノイズアンプ回路 (LNA)用バイアス電圧出力端子 Vddと、第一のパワーアンプ回路（PA5)用のバイアス電圧をオンオフする第一のスィツチ（SW1)と、第二のパワーアンプ回路（PA2)用のバイアス電圧をオンオフする第二のスィッチ（SW2)と、第一及び第二のスィッチ（SW1 , SW2)の共通端子と電圧入力端子 Vcとの間に設けられた第三のスィッチ（SW3)と、ローノイズアンプ回路用のバイァス電圧をオンオフする第四のスィッチ（SW4)と、第三のスィッチ（SW3)に並列に接続された抵抗 R1と、第一のスィッチ（SW1)のオンオフ制御用の信号を入力する端子 PA 5〇Nと、第二のスィッチ（SW2)のオンオフ制御用の信号を入力する端子 PA20Nと、第三のスィッチ（SW3)のオンオフ制御用の信号を入力する端子 HI/LOと、第四のスイッチ（SW4)のオンオフ制御用の信号を入力する端子 LNAONとを具備している。

[0060] コントロール回路 120は、第一〜第四のスィッチ（SW1〜SW4)を直流的にオンオフできれば良ぐ例えば複数のアナログスィッチを一体的に集積した CMOSチップにより構成すること力 Sできる。アナログスィッチのオン時の抵抗値は 100 Ω以下が望ましい。コントロール回路 120は、第一及び第二のパワーアンプ回路 105， 106と電圧供給端子 VCCの電圧を共用し、第一及び第二のパワーアンプ回路 105， 106及びローノイズアンプ回路 109へのバイアス電圧を供給する。コントロール回路 120に微弱電流（1 m A以下）の信号により切替え可能なスィッチを用いることにより、低電流制御が可能となる。

[0061] 第三のスィッチ（SW3)と並列な抵抗 R1が 500 Ω以上の抵抗値を有すると、第三のスイッチ（SW3)及び抵抗 R1の並列回路の抵抗値は、第三のスィッチ（SW3)のオン時には 100 Ω以下と低ぐオフ時には 500 Ω以上と高く設定できる。信号入力 HI/LOからの制御信号が第三のスィッチ（SW3)をオンにすると、パワーアンプ回路へのバイアス電圧が大きくなり、第三のスィッチ（SW3)をオフにすると、パワーアンプ回路へのバイァス電圧が小さくなる。従って、通信距離を拡大する場合や通信環境が悪い場合等にはバイアス電圧を高くしてパワーアンプ回路の出力を高め、反対に通信距離が短い場合や通信環境が良好な場合等にはバイアス電圧を低くして消費電流を下げることが可能となる。

[0062] 第一のスィッチ（SW1)と第一のパワーアンプ回路 105用バイアス電圧出力端子 Vb5 との間の抵抗 R2、第二のスィッチ（SW2)と第二のパワーアンプ回路 106用バイアス電圧出力端子 Vb2との間の抵抗 R3、及び第四のスィッチ（SW4)とローノイズアンプ回路 109用バイアス電圧出力端子 Vddとの間の抵抗 R4の抵抗値を適宜設定することにより、第一及び第二のパワーアンプ回路 105， 106及びローノイズアンプ回路 109へのバイァス電圧を調整できる。

[0063] 第一及び第二のパワーアンプ回路 PA5， PA2用の検波ダイオード Dl , D2の検波出力は検波端子 VPDに出力される。検波ダイオード Dl， D2とコントロール回路 120の好ましい関係を図 3に示す。検波ダイオード D1のアノードは抵抗 R6を介して第一のパヮ一アンプ回路 PA5のバイアス電圧出力端子 Vb5に接続しており、検波ダイオード D2のアノードは抵抗 R7を介して第二のパワーアンプ回路 PA2のバイアス電圧出力端子 Vb 2に接続している。両検波ダイオード Dl, D2の力ソードは、コンデンサ C1と抵抗 R5からなる電圧平滑回路を介して、共通の検波端子 VPDに接続している。検波端子の共用は小型化に寄与する。この構成は、例えばセラミック積層基板を用いて本発明の高周波回路を有する高周波部品を構成する場合に有効である。

[0064] 高周波用の一般的なダイオードの閾電圧は 0.1〜1 V程度と制約されているので、パワーアンプ回路出力のモニタに使用する場合、パワーの小さい領域で検波することができなレ、。し力、しこの実施形態では、検波ダイオード Dl, D2にバイアス電圧を印カロできるので、実効的な閾電圧を低減でき、低出力領域でも検波可能である。またパヮーアンプ回路のバイアス電源から検波ダイオードにバイアス電圧を印加することができるため、制御端子を別に設ける必要がなぐ回路を簡素化できる。抵抗 R6、 R7の抵抗値は、パワーアンプ回路の出力が検波回路を経由してパワーアンプ回路の入力に戻るのを防ぐため、 1 以上であるのが望ましい。これにより、パワーアンプ回路の発振や特性劣化を防止できる。

[0065] パワーアンプ回路 ΡΑ5の RF出力が ON状態で十分小さい場合、検波ダイオード D1 へのバイアス電圧 Vb5が検波ダイオードの閾電圧 Vthより高いと、 (Vb5-Vth) X [R5 / (R5 + R6) ]の直流電圧が検波電圧端子 VPDに出力される。即ち、パワーアンプ回路の出力に比例した検波出力にオフセット電圧が重畳される。パワーアンプ回路 PA2 についても同様である。なお抵抗 R6、 R7は、コントロール回路 120を一体化した CMO Sチップとして設けても良い。

[0066] スィッチ回路 101は、電界効果トランジスタ (FET)やダイオード等のスイッチング素子を主構成とし、適宜インダクタンス素子及びコンデンサを有し、例えば SPDT (Single P ole Dual Throw)型であるのが好ましレ、。スィッチ回路 101に入力される TX/RX0及び T X/RX1は、スィッチ回路 101の切替え信号である。

[0067] 図 4はスィッチ回路 101とアンテナ端子 Antの間に設けられたハイパスフィルタ回路（ HPF) 118の等価回路の一例を示す。ハイパスフィルタ回路 118は、アンテナ端子 Ant に接続される端子 PIと接地電極との間に設けられたインダクタンス素子 L11と、端子 P 1とスィッチ回路 101に接続される端子 P2との間に設けられたキャパシタンス素子 CI 1 と、端子 P2と接地電極との間に設けられたインダクタンス素子 L12及びキャパシタンス素子 C12の直列共振回路とを有する。図 5はハイパスフィルタ回路 118の等価回路の別の例を示す。接地されたインダクタンス素子 L11は、アンテナに静電気放電 (ESD) 力あった場合にそれによるスィッチ回路等の破壊を防止する作用を有する。インダクタンス素子 L11は 10 nH以下が望ましい。

[0068] 無線 LANの送受信回路は携帯電話に内蔵されることが多くなつてきた。携帯電話の信号は約 0.8〜2 GHzの範囲が多ぐ無線 LANの 2.4 GHz帯と比較的近いので、混信が起き易い。混信信号が入ると、ローノイズアンプ回路は飽和し、無線 LANの受信ができなくなるおそれがある。そこで携帯電話の信号が混信しないように、ノ、ィパスフィルタ回路 118で 2 GHz以下の信号を減衰させる。このため、ハイパスフィルタ回路 11 8は約 0.8〜2 GHzの間に減衰極を 1つ以上有するのが好ましレ、。この機能は、インダクタンス素子 L12とキャパシタンス素子 C12の直列共振回路により実現される。

[0069] 無線 LANの 2.4 GHz帯と携帯電話の帯域が近いために一つのハイパスフィルタ回路では所望の減衰が得られない場合、スィッチ回路 101とローノイズアンプ回路 109との間に第二のフィルタとしてハイパスフィルタ回路 102を設けるのが好ましレ、。ハイパスフィルタ回路 102として、図 4の回路以外に図 6の回路も使用できる。このハイパスフィルタ回路は、スィッチ回路 101に接続される端子 P3とローノイズアンプ回路 109に接続される端子 P4との間に設けられたキャパシタンス素子 C31、 C32と、キャパシタンス素子 C31、 C32の間と接地電極との間に設けられたインダクタンス素子 L31とキャパシタンス素子 C33の直列共振回路とを有する。このハイパスフィルタ回路も約 0.8〜2 GH zの間に減衰極を 1つ以上有するのが好ましい。

[0070] ハイパスフィルタ回路 102として、図 7に示す多段のハイパスフィルタ回路も使用できる。このハイパスフィルタ回路は、スィッチ回路 101に接続される端子 P3とローノイズァンプ回路 109に接続される端子 P4との間に設けられたキャパシタンス素子 C41〜C43 と、キャパシタンス素子 C41、 C42の間と接地電極との間に設けられたインダクタンス素子 L41とキャパシタンス素子 C44からなる直列共振回路と、キャパシタンス素子 C42 、 C43の間と接地電極との間に設けられたインダクタンス素子 L42とキャパシタンス素子 C45からなる直列共振回路とを有する。このハイパスフィルタ回路では、 2つの直列共振回路の減衰極を独立に設定可能である。第一及び第二のフィルタとしてハイパスフィルタ回路を用いる場合、第二のフィルタの方がより急峻なフィルタ特性を有するために、第二のフィルタは第一のフィルタより段数が多いのが好ましい。図 6及び図 7 にハイパスフィルタ回路を例示した力 S、回路構成は適宜変更できる。ハイパスフィルタ回路の代わりにバンドパスフィルタ回路を用いることもできる力バンドパスフィルタ回路の揷入損失は約 2 dB近くまであり、ハイパスフィルタ回路の揷入損失 (約 0.2 dBまで）より大きいため、ハイパスフィルタ回路の方が好ましい。ハイパスフィルタ回路は第一及び第二の周波数帯域で共用できるため、第一及び第二の周波数帯域で共用するローノイズアンプ回路との組合せは小型化及び受信感度向上に好適である。

[0071] 分波回路 103、 110、ローパスフィルタ回路 111、 112、バンドパスフィルタ回路 107、 10 8、 113、 114、及び平衡一不平衡回路 116、 117はインダクタンス素子とキャパシタンス素子とを組み合わせた LC回路により構成することができる。

[0072] 複数の周波数帯域の通信システムで共用されるハイパスフィルタ回路及びローノィズアンプ回路と、ローノイズアンプ回路の出力側に接続されて複数の周波数帯域の受信信号を分波する分波回路を有する高周波回路は j、型で消費電流が少なぐ携帯電話等の低周波信号に由来するローノイズアンプ回路の相互変調歪みを抑制すること力 Sできる。この回路構成により、周波数帯域ごとにフィルタ回路を設けたり、フィルタ回路を可変にしたりする必要がなくなり、フィルタ回路の複雑化や消費電流の増加を抑えることができる。

[0073] ローノイズアンプ回路 109と第二の分波回路 110の配置は入れ替えても良い。この場合、第二の分波回路 110の受信端子側で、第一の受信端子に接続する経路に第一の周波数帯域の受信信号を増幅するローノイズアンプ回路を設け、第二の受信端子に接続する経路に第二の周波数帯域の受信信号を増幅する他のローノイズアンプ回路を設け、ノ、ィパスフィルタを第二の分波回路 110の入力側に設ける。この回路構成では、ハイパスフィルタは第一及び第二の周波数帯域で共用するが、ローノイズァンプ回路は使用する周波数帯域ごとに設けられる。従って、広帯域のローノイズアンプ回路を必要とせず、高いゲインを有するローノイズアンプ回路を用いることができる [0074] (2)構成回路

(a)ローノイズアンプ回路

図 8に示すローノイズアンプ回路 109aも使用できるが、第一及び第二の周波数帯域の信号を増幅するため、図 9に示すゲイン特性が平坦な広帯域ローノイズアンプ回路 109bが好ましレ、。ローノイズアンプ回路 109bは、ローノイズアンプ回路 LNAの増幅回路を構成するトランジスタ Trと、トランジスタ Trのベースに接続された入力経路と、トランジスタ Trのコレクタに接続された出力経路と、入力経路のノード 121と出力経路のノード 122との間で直列に接続された抵抗素子 RL1、インダクタンス素子 113及びキャパシタンス素子 CL2を有するフィードバック回路とを有する。

[0075] キャパシタンス素子 CL1〜CL3は直流電流をカットし、抵抗素子 RL2、 RL3はローノィズアンプ回路 LNAの動作点を調整する。インダクタンス素子 LL1はチョークインダクタとして働き、電源 VcLからの直流電流を通すが通過帯の高周波信号が電源 VcLへ漏洩することを防ぐ。電源 VbLのラインにもチョークインダクタを配置して良いが、抵抗素子 RL2の値が数十と大きいため、必ずしも必要ではない。抵抗素子 RL1は、出力信号の一部を入力側へフィードバックすることにより広帯域での入出力整合を取る。キャパシタンス素子 CL4〜CL6はノイズカットコンデンサであり、電源からのノイズを吸収する。高周波信号の一部が電源を経由して発振する問題を回避するために、キャパシタンス素子 CL4〜CL6は通過帯の周波数ではほぼショートのインピーダンスになるように設定されているのが望ましい。インダクタンス素子 111、 112はチョークインダクタとして機能し、インダクタンス素子 113は信号のフィードバックを調整する。

[0076] 図 10はローノイズアンプ回路のさらに別の例を示す。このローノイズアンプ回路 109c は、トランジスタのと、トランジスタ Trのベースに接続された入力経路と、トランジスタおのコレクタに接続された出力経路と、入力経路のノード 121と出力経路のノード 122との間で抵抗 RL1を有するフィードバック回路と、入力経路のノード 121とトランジスタ Tr のベースとの間に設けられたコンデンサ CL7とを有する。ノード 121とトランジスタ Trのベースとの間にコンデンサ CL7を接続することにより、ゲイン特性は平坦化される。適度な容量を有するコンデンサ CL7は低い周波数では高ぐ高い周波数では低いインピーダンスを有するため、ローノイズアンプ回路のゲインの周波数依存性を低くすることができ、例えば周波数 2.4 GHzと 5.85 GHzにおけるゲイン差を 2 dB以下にすることができる。 2〜6 GHzでもゲインの幅は 2 dB以下である。また 2·4〜5·85 GHzの使用周波数範囲で 12 dB以上のゲインが得られる。力かる構成はマルチバンド通信システムの受信信号の増幅に好適であり、 2つ以上の周波数帯域におけるゲインの差が 5 d B以下、特に 4 dB以下となるようにすれば、優れた受信側回路を有するマルチバンド通信 [例えば 2.4 GHz帯無線 LAN GEEE802.11b及び Z又は IEEE802.11g)と 5 GHz帯無線 LAN (IEEE802.11a及び/又は IEEE802.11h)の 2つの通信システム]用の高周波回路が得られる。

[0077] 使用周波数帯域では DCカットコンデンサ CL1はショートとみなせるがコンデンサ CL 7は有効に機能するように、コンデンサ CL7の容量を DCカットコンデンサ CL1の容量より小さく設定するのが好ましレ、。図 10に示すローノイズアンプ回路 109cではフィードバック量が抵抗 RL1のみで決定されるため、コンデンサ CL7は大きな容量を有する必要がなぐ例えば 2.4 GHz帯において 2 pF程度と低い容量に設定することにより整合回路の一部として使用することができる。小容量のコンデンサ CL7により、トランジスタのベース電圧の ON-OFF制御による信号の立ち上がりに要する時間を短縮することができる。コンデンサ CL2を 15 pFとしたローノイズアンプ回路 109aにおけるトランジスタのベース電圧の ON/OFF制御による信号の立ち上がり力 μ secであるのに対して、 CL7を 2 pFとしたローノイズアンプ回路 109cでは立ち上がりは 0.1 /i secである。

[0078] ローノイズアンプ回路のさらに別の例を図 11に示す。このローノイズアンプ回路 109d では、フィードバック回路の抵抗 RL1にさらにインダクタンス素子 LL2が直列に接続されている。インダクタンス素子 LL2のインピーダンスは高い周波数では大きいため、低い周波数より高い周波数でフィードバック量が小さぐもって高い周波数でのゲイン特性が高くなり、ゲインの周波数依存性がいっそう平坦ィ匕される。周波数 2.4 GHzと 5.85 GHzにおけるゲイン差を 1 dB以下にすることができ、 2〜6 GHzでもゲインの幅を 1 dB 以下にすることができる。 2.4-5.85 GHzの使用周波数範囲で 13 dB以上のゲインが得られる。ゲインの向上及び周波数依存性の平坦ィ匕を実現するために、インダクタンス素子 LL2は通過帯域より高い自己共振周波数を有し、通過帯域において 10以上の Q値を有するのが望ましい。このローノイズアンプ回路を用いることにより、異なる周波数帯域におけるローノイズアンプ回路のゲインの差を例えば 4 dB以下に抑えることができる。

[0079] 図 12は、種々のフィードバック回路を有するローノイズアンプ回路 109a〜109d (図 8 〜11)のゲイン特性をに示す。フィードバック回路にインダクタンス素子を 113を設けたローノイズアンプ回路 109bは、ピークが抑えられて広帯域化したゲインを有することが分かる。 2 GHz以上異なる周波数 2.4 GHzと 5.85 GHzにおけるゲインの差は、ローノィズアンプ回路 109aが 5.1 dBであるのに対して、ローノイズアンプ回路 109bは 4 dB以下である。 2〜6 GHzの間でのゲインの幅は、ローノイズアンプ回路 109aが 6 dBであるのに対して、ローノイズアンプ回路 109bは 5 dB以下である。またローノイズアンプ回路 109bは 2.4〜5.85 GHzの使用周波数帯域で 13 dB以上のゲインを確保している。ローノイズアンプ回路 109c及び 109dのゲイン特性はさらに平坦化されている。

[0080] (b)バイパス回路

アンテナからの受信信号が強い時にローノイズアンプ回路 LNAで受信信号が歪むのを防ぐために、図 13に示す副高周波回路 123を設けるのが好ましい。高周波回路 1 23の一例では、図 14(a)に示すように、ローノイズアンプ回路 LNAに並列に SPST (Sing le Pole Single throw)型のバイパススィッチが接続している。 SPSTスィッチとしては、図 15に示すような電界効果トランジスタ FET1、 FET2を直列接続した回路を使用すること力 Sできる。電界効果トランジスタの代わりに PINダイオードを使用しても良い。受信信号が強い時には、電源端子 Vbypから例えば 3 Vを印加することによりバイパススィツチ SPSTを ON状態にするとともに、電源端子 VbLから例えば 0 Vを印加することによりローノイズアンプ回路 LNAを非動作とする。非動作時のローノイズアンプ回路 LNA はアイソレーションが高いので、受信信号はバイパススィッチ SPSTを通って分波回路 DIPに到達する。ローノイズアンプ回路 LNAが飽和してしまう程強い受信信号が入力された場合でも、受信信号がローノイズアンプ回路 LNAを通らずバイパススィッチ SPS Tを通るので、受信信号が歪むのを防ぐことができる。受信信号が弱い時には、電源端子 Vbypから例えば 0Vを印加することによりバイパススィッチ SPSTを OFF状態にするとともに、電源端子 VbLから例えば 3Vを印加することによりローノイズアンプ回路 LN Aを動作させる。 OFF状態のバイパススィッチ SPSTはアイソレーションが高いので、受信信号はローノイズアンプ回路 LNAを通って分波回路 DIPに到達する。この時、ローノイズアンプ回路 LNAは動作しているので、受信信号は増幅され、受信感度を良くすること力 Sできる。

[0081] バイパススィッチ SPSTの OFF状態でアイソレーションが不足する場合、図 16に示すように、電界効果トランジスタ FET1と FET2の間に、グランドに接続された電界効果トランジスタ FET3を接続するのが好ましレ、。

[0082] ローノイズアンプ回路 LNAが非動作時にアイソレーションが不足する場合、図 14(b) に示すように、 SPDT (Single Pole Double Throw)型のスィッチを 2個組み合わせたバィパススィッチを使用しても良レ、。図 17に示すように、 SPDTスィッチを組合せたバイパススィッチでは、ノィパス経路に電界効果トランジスタ FET1、 FET2を直列接続し、端子 laとローノイズアンプ回路 LNAとの間に電界効果トランジスタ FET4を設けるのが好ましい。必要に応じてさらにローノイズアンプ回路 LNAと端子 lbとの間に電界効果トランジスタ FET5を追加しても良レ、。また電界効果トランジスタの代わりに PINダイオードを使用しても良い。この場合も、ノくィパス経路のアイソレーションが不足する場合、図 18に示すように、電界効果トランジスタ FET1と FET2の間に、グランドに接続された電界効果トランジスタ FET3を接続するのが好ましい。

[0083] 受信信号の歪みをさらに低減する場合、バイパス経路及びローノイズアンプ回路 L NAの分岐点とローノイズアンプ回路 LNAとの間に、ハイパスフィルタ回路を配置するのが好ましい。図 14(c)に示す例では、アンテナ側のバイパススィッチ SPDT1とローノィズアンプ回路 LNAとの間にハイパスフィルタ回路 HPFが配置されている。この場合、 SPDT1は前記分岐点に相当し、 SPDT2はバイパス経路とローノイズアンプ回路 LNAとの合流点に相当する。この回路構成によりバイパス経路の揷入損失を小さくでき、その分小さな受信信号までバイパス経路で対応できる。その結果、ローノイズアンプ回路 LNAを動作させる場合の受信信号強度を小さくすることができ、受信信号の歪みを zj、さくできる。例えば、バイパス経路を使用するためのバイパススィッチ SPDT1のバイパス経路側端子の最低受信信号強度を— 10 dBmとし、ハイパスフィルタ 124の揷入損失を 1 dBとし、バイパススィッチ SPDT1の揷入損失を 0.5 dBとすると、図 14(b)に示す回路では、バイパス経路を使用可能とする端子 laで最低受信信号強度は— 8.5 d Bmで、ローノイズアンプ回路 LNAの入力部の最低受信信号強度は 10 dBmである。これに対し、図 14(c)に示す回路では、バイパス経路を使用可能とする端子 P1での最低受信信号強度は 9.5 dBmであり、ローノイズアンプ回路 LNAの入力部の最低受信信号強度は— 11 dBmである。図 14(b)と図 14(c)の回路を比較すると、ハイパスフィルタ 124の揷入損失分だけバイパス経路での最低受信信号を低減できるため、受信感度の向上が期待できる。なお図 14(c)に示すバイパススィッチ SPDT1及び SPDT2 を設ける代わりに、図 14(d)に示す SPST型のスィッチをバイパス経路に設けても良い

[0084] 図 19に示す副高周波回路 123は、 2.4〜5 GHzの通過帯域を有するハイパスフィノレタ回路 HPFと、ハイパスフィルタ回路 HPFを通過した受信信号を増幅するローノイズアンプ回路 125と、 2.4 GHz帯、 3.5 GHz帯及び 5 GHz帯の受信信号に分波する三分波回路 TRIとを有する。端子 P1はアンテナ側回路、端子 P2は 5 GHz帯の受信側回路、端子 P3は 2.4 GHz帯の受信回路、端子 P4は 3.5 GHz帯の受信回路に接続される。 3 .5 GHz帯では IEEE802.16 (WiMAX)及びその派生が使用される。

[0085] 本発明の高周波回路に設ける副高周波回路 123は、受信周波数帯域を通過帯域とする高域通過フィルタ回路と、前記高域通過フィルタ回路に接続され前記高域通過フィルタ回路を通過する受信信号を増幅するローノイズアンプ回路を備えたローノィズアンプ装置と、前記ローノイズアンプ装置の出力側に接続され複数の周波数帯域の受信信号を分波する分波回路とを有し、前記高域通過フィルタ回路と前記ローノィズアンプ装置は、複数の周波数帯域の通信システムに共用される。

[0086] 図 20は、 2.4 GHz帯無線 LANと 5 GHz帯無線 LANの 2つの通信システムに共用可能な高周波スィッチ回路であって、副高周波回路 123を具備するものの例を示す。この高周波スィッチ回路は、アンテナ端子 Antと送信端子 (Tx2G， Tx5G)との間の送信経路と、アンテナ端子 Antと受信端子（Rx2G， Rx5G)との間の受信経路と、アンテナ端子 Antと Bluetooth用送受信端子（BLT)との間の Bluetooth経路と、これらの経路を切り替えるスィッチ回路 SP3Tと、スィッチ回路 SP3Tと受信端子（Rx2G， Rx5G)との間の経路に設けられた副高周波回路 123とを有する。マルチバンドアンテナに接続されるアンテナ端子 Antにハイパスフィルタ HPF1が接続し、その後段にスィッチ回路 SP3Tが接続している。ハイパスフィルタ HPF1は、約 1 GHz以下の周波数を減衰させ、アンテナに静電気放電があった場合にスィッチ回路等の半導体部品が破壊されるのを防止する。スィッチ回路 SP3Tは、アンテナと送信端子、受信端子及び Bluetooth用送受信端子との接続を切替える。 Bluetooth用送受信端子が必要ない場合、スィッチ回路 SP3Tの代わりに SPDT型のスィッチ回路を使用することができる。

[0087] スィッチ回路 SP3Tの送信端子に検波回路 DETが接続し、検波回路 DETに第一の分波回路 DIPT1が接続している。検波回路 DETは、方向性結合器 CPLと、方向性結合器 CPLの副線路の一端に接続された終端抵抗と、副線路の他端に接続されたショットキーダイオードと、ショットキーダイオードに接続された抵抗素子及びコンデンサ素子とからなる平滑回路により構成されている。方向性結合器 CPLの主線路はスイツチ回路 SP3Tと第一の分波回路 DIPT1に接続している。検波回路 DETは、検波出力端子 Detから送信信号電流に応じた直流電圧を出力する。検波回路 DETを第一の分波回路 DIPT1と各パワーアンプ回路 PA2、 PA5とのそれぞれの間に設けても良いが、検波回路力つになるので小型化には向かなレ、。各パワーアンプ回路 PA2、 PA5内に検波回路 DETを設けることもできる。検波回路 DETの検波出力端子 Detから出力された直流電圧は、 RFIC回路等を介してフィードバックされ、パワーアンプ回路 PA2、 PA5 の制御に利用される。

[0088] 第一の分波回路 DIPT1の低周波側フィルタ回路には順に、バンドパスフィルタ BPF3 、高周波増幅回路 PA2、バンドパスフィルタ BPF4、及び 2.4 GHz帯無線 LANの送信端子 Tx2Gが接続している。送信端子 Tx2Gに平衡出力が必要な場合、平衡-不平衡変換回路を接続する。バンドパスフィルタ回路 BPF4は送信信号に含まれる帯域外の不要なノイズを除去する。高周波増幅回路 PA2は 2.4 GHz帯無線 LANの送信側回路から入力される送信信号を増幅する。バンドパスフィルタ BPF3は高周波増幅回路 PA2で増幅された送信信号を通過させるが、高周波増幅回路 PA2で発生したノイズや高調波を除去する。第一の分波回路 DIPT1の低周波側フィルタ回路も高周波増幅回路 PA2から発生した高調波を減衰させる。バンドパスフィルタ回路 BPF3, BPF4は、所望の特性に応じて省略したり、ローパスフィルタ回路、ハイパスフィルタ回路又はノツチフィルタ回路に変更したりしても良い。 [0089] 第一の分波回路 DIPT1の高周波側フィルタ回路には順に、ローパスフィルタ回路 L PF、高周波増幅回路 PA5、ハイパスフィルタ回路 HPF4、及び 5 GHz帯無線 LANの送信端子 Tx5Gが接続している。送信端子 Tx5Gに平衡出力が必要な場合、平衡ー不平衡変換回路を接続する。ハイパスフィルタ回路 HPF4は送信信号に含まれる低域側帯域外の不要なノイズを除去する。高周波増幅回路 PA5は 5 GHz帯無線 LANの送信側回路から入力される送信信号を増幅する。ローパスフィルタ回路 LPFは高周波増幅回路 PA5で増幅された送信信号を通過させるが、高周波増幅回路 PA5で発生する高調波を減衰させる。ハイパスフィルタ回路 HPF4及びローパスフィルタ回路 LPF は、所望の特性に応じて省略したり、バンドパスフィルタ回路又はノッチフィルタ回路に変更したりしても良い。

[0090] スィッチ回路 SP3Tの受信端子には副高周波回路 123が接続している。副高周波回路 123は、 2.4 GHz帯及び 5 GHz帯の無線 LANの周波数帯域を通過帯域とするハイパスフィルタ回路 HPFと、 2.4 GHz帯及び 5 GHz帯の無線 LANの受信信号を増幅するローノイズアンプ回路 LNAと、強い受信信号が入力された時のローノイズアンプ回路 LNAの歪みを防止するためのバイパススィッチと、 2.4 GHz帯及び 5 GHz帯の受信信号を分波する分波回路 DIP2とを具備する。副高周波回路 123の詳細は既に説明しているので、省略する。

[0091] 副高周波回路 123の端子 P3には順に、バンドパスフィルタ回路 BPF1、平衡—不平衡変換回路 BAL1、及び 2.4 GHz帯無線 LANの受信端子 Rx2Gが接続している。バンドパスフィルタ回路 BPF1はアンテナから受信された 2.4 GHz帯無線 LANの受信信号に含まれる帯域外の不要なノイズを除去する。平衡ー不平衡変換回路 BALIは 2.4 G Hz帯無線 LANの受信回路の耐ノイズ性を改善するために回路を平衡ィ匕する。 2.4 G Hz帯無線 LANの平衡化された 2つの受信端子からは、理想的には振幅が等しく 180 ° 位相のずれた信号が出力される。平衡—不平衡変換回路 BALIはインピーダンス変換機能を有しても良レ、。バンドパスフィルタ回路 BPF1は、所望の特性に応じて省略したり、ハイパスフィルタ回路又はノッチフィルタ回路に変更したりしても良い。

[0092] 副高周波回路 123の端子 P2には順に、ハイパスフィルタ回路 HPF2、平衡—不平衡変換回路 BAL2、及び 5 GHz帯無線 LANの受信端子 Rx5Gが接続している。ハイパスフィルタ回路 HPF2はアンテナから受信された 5 GHz帯無線 LANの受信信号に含まれる低域側帯域外の不要のノイズを除去する。平衡-不平衡変換回路 BAL2は 5 GHz 帯無線 LANの受信回路の耐ノイズ性を改善するために回路を平衡化する。 5 GHz帯無線 LANの平衡化された 2つの受信端子からは、理想的には振幅が等しく 180° 位相のずれた信号が出力される。平衡—不平衡変換回路 BAL2はインピーダンス変換機能を有しても良い。ノ、ィパスフィルタ回路 HPF2は、所望の特性に応じて省略したり、バンドパスフィルタ回路又はノッチフィルタ回路に変更したりしても良い。

[0093] 分波回路 DIP、 DIPT,ローパスフィルタ回路 LPF、バンドパスフィルタ回路 BPF1、 BP F3、 BPF4、ノヽイノヽ。スフイノレタ回路 HPF、 HPF1、 HPF2、 HPF4、平衡—不平 ί街回路 BA Ll、 BAL2、及び方向性結合器 CPLは、インダクタンス素子及びキャパシタンス素子を組み合わせた LC回路により構成することができる。

[0094] バイパス経路の構成は、マルチバンド無線装置用の高周波回路に限らず、シングルバンド無線装置用の高周波回路にも適用することができる。

[0095] (B)高周波部品

本発明の高周波回路を有する高周波部品は、セラミック積層基板を用レ、た部品として構成される。図 21は本発明の一実施形態による高周波部品を示す。

[0096] セラミック積層基板 119は、例えば 1000°C以下で低温焼結が可能なセラミック誘電体材料 LTCC (Low-Temperature Co-Fired Ceramics)からなる厚さ 10〜200 μ mの各グリーンシートに、低抵抗率の Ag, Cu等の導電ペーストを印刷して所定の電極パターンを形成し、電極パターンを形成した複数のグリーンシートを一体的に積層し、焼結することにより製造すること力 Sできる。

[0097] セラミック誘電体材料としては、例えば (a) Al、 Si及び Srを主成分とし、 Ti、 Bi、 Cu、 M n、 Na、 K等を副成分とするセラミック、 (b) Al、 Si及び Srを主成分とし、 Ca、 Pb、 Na、 K 等を副成分とするセラミック、（c) Al、 Mg Si及び Gdを含むセラミック、 (d) Al、 Si、 Zr及び Mgを含むセラミック等が挙げられる。セラミック誘電体材料の誘電率は 5〜 15程度が好ましい。セラミック誘電体材料以外に、樹脂、又は樹脂とセラミック粉末との複合材を用いても良い。セラミック基板を A1 0を主体とする HTCC (高温同時焼成セラミツク)とし、伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属により構成しても良い。

[0098] セラミック積層基板 119の各層には、インダクタンス素子、キャパシタンス素子、配線ライン及びグランド電極用のパターン電極が形成されており、パターン電極はビアホール電極により連結されている。 LC回路で構成可能な回路構成は主にパターン電極により形成されている。具体的には、ハイパスフィルタ回路 118, 102、第一及び第二の分波回路 103， 110、ローパスフィルタ回路 111， 112、バンドパスフィルタ回路 107 , 108, 113， 114、及び平衡—不平衡回路 116， 117の主要な回路部はセラミック多層基板 119内に構成され、それらの一部の素子はチップ素子としてセラミック多層基板 1 19の上面に搭載される。またスィッチ回路 101、第一及び第二のパワーアンプ回路 10 5, 106、ローノイズアンプ回路 109及びコントロール回路 120の一部の素子は、セラミツク積層基板 119に内蔵される。

[0099] セラミック積層基板 119の上面に、スィッチ回路（SPDT) 101、第一及び第二のパヮ一アンプ回路（PA5) 105, (PA2) 106、ローノイズアンプ回路（LNA) 109及びコントロール回路（Cont. IC) 120用の半導体素子が搭載される。またチップコンデンサ、チップ抵抗、チップインダクタ等も搭載される。これらの部品はワイヤボンダ、 LGA、 BGA等で接続される。特にコントロール回路用の半導体素子をセラミック積層基板 119の上面に搭載することにより、高周波回路を小型の高周波部品に構成することができる。セラミック積層基板 119に内蔵した素子及び搭載した部品は、図 1に示す回路に接続される。

[0100] 図 22は、図 1に示す高周波回路を有する高周波部品を構成する各層を示す。第一のフィルタ回路は図 4に示すハイパスフィルタ回路（第一のハイパスフィルタ）からなり、第二のフィルタは図 7に示すハイパスフィルタ回路（第二のハイパスフィルタ）力、らなる。アンテナ端子 Antとスィッチ回路 SPDTとの間に設けた第一のハイパスフィルタの接地されたインダクタンス素子 Lll， L12は、チップインダクタとして表層 1に搭載されている。高レ、インダクタンスを必要とする前記インダクタンス素子をチップ素子により構成することで、高周波部品全体の小型化を図る。スィッチ回路 SPDTとローノイズァンプ回路 LNAとの間に設けた第二のハイパスフィルタの接地されたインダクタンス素子 L41, L42は、セラミック積層基板 119内で導体パターンにより構成されている。端子 PI— P2間のハイパスフィルタ回路の入出力ラインに直列に配置されるキャパシタンス素子 C11を構成する導体パターンは、インダクタンス素子 Lll、 L12の下方の第 2層〜第 5層に形成され、グランド電極 Gndに接続されたビア電極列により周囲の回路からシールドされている。キャパシタンス素子 C11の導体パターンを複数層にわたって構成することにより、寄生容量の低減が図られる。

[0101] インダクタンス素子 L12とグランドとの間に設けられているキャパシタンス素子 C12を構成する導体パターンは第 11層に形成され、ビア電極により表層 1のインダクタンス素子 L12に接続されている。キャパシタンス素子 C12の導体パターンは、第 10層のグランド電極 Gndと第 12層のグランド電極 Gndに挟まれ、これらと対向するように配置されている。端子 P3— P4間の第二のハイパスフィルタ回路は、平面視で積層体の角の領域に設けられ、積層体の辺及びグランド電極に接続されたビア電極列に囲まれている。かかる構成により、第二のハイパスフィルタ回路の入出力ラインに直列に配置されたキャパシタンス素子 C41〜C43、インダクタンス素子 L41及びキャパシタンス素子 C44からなる直列共振回路と、インダクタンス素子 L42及びキャパシタンス素子 C45からなる直列共振回路とは、第一のハイパスフィルタ及び他の回路からシールドされている。勿論、このシールド構成は所望の特性に応じて変更可能であり、また省略しても良い。インダクタンス素子 L41, L42を構成する導体パターンは積層方向に卷回するようように第 6層〜第 8層にわたって形成されている。インダクタンス素子 L41, L42を構成する導体パターンは、ビア電極部分を除いて積層方向に隣接する層で重ならないように配置されている。かかる構成により、寄生容量は低減され、インダクタンス素子の Qは低下し、自己共振は抑制される。

[0102] [2]第二の実施形態

(A)高周波回路

図 23は、 5 GHz帯無線 LAN (IEEE802.11a)と 2.4 GHz帯無線 LAN (IEEE802.11b及び/又は IEEE802.11g)の 2つの通信システムに共用可能な本発明の第二の実施形態による高周波回路を示す。この高周波回路は、マルチバンドアンテナに接続されるアンテナ端子 Antに接続したスィッチ回路（SPDT) 201と、スィッチ回路（SPDT) 201の送信経路側に接続した第一の分波回路（DIP1) 202とを有する。アンテナ端子 Antとスイッチ回路 201との間に、第一のフィルタとしてハイパスフィルタ回路（HPF) 218が設けられている。

[0103] 第一の分波回路 202は、 2.4 GHz帯無線 LANの送信信号を通過させるが 5 GHz帯無線 LANの送信信号を減衰させる低周波側フィルタ回路と、 5 GHz帯無線 LANの送信信号を通過させるが 2.4 GHz帯無線 LANの送信信号を減衰させる高周波側フィルタ回路とからなる。第一の分波回路 202の高周波側フィルタ回路に順に、第一のパヮ一アンプ回路（PA1) 205、バンドパスフィルタ回路（BPF) 207、及び第一の送信端子（ 5 GHz帯無線 LANの送信端子） TX1が接続している。バンドパスフィルタ回路 207は送信信号に含まれる帯域外の不要なノイズや高調波を除去する。第一のパワーアンプ回路 205は、 5 GHz帯無線 LANの送信側回路から入力される送信信号を増幅する。第一の分波回路 202の高周波側フィルタ回路も高調波を減衰させる。

[0104] 第一の分波回路 202と第一のパワーアンプ回路 205との間に、第一のパワーアンプ回路 205で発生する高調波を減衰させるローパスフィルタ回路を設けてもよい。第一の送信端子 TX1とバンドパスフィルタ回路 207との間に、第一の送信端子を平衡端子とする平衡ー不平衡回路を設けても良い。

[0105] 第一の分波回路 202の低周波側フィルタ回路に順に、第二のパワーアンプ回路 (P A2) 206、バンドパスフィルタ回路（BPF) 208、及び第二の送信端子（2.4 GHz帯無線 L ANの送信端子) TX2が接続している。バンドパスフィルタ回路 208は送信信号に含まれる帯域外の不要なノイズを除去する。第二のパワーアンプ回路 206は、 2.4 GHz帯無線 LANの送信側回路から入力される送信信号を増幅する。第一の分波回路 202の低周波側フィルタ回路は、第二のパワーアンプ回路 206で発生する高調波を減衰させる作用も有する。

[0106] スィッチ回路 201の受信経路側に第二の分波回路（DIP2) 203が接続している。第二の分波回路 203は、 2.4 GHz帯無線 LANの受信信号を通過させるが 5 GHz帯無線 LA Nの受信信号を減衰させる低周波側フィルタ回路と、 5 GHz帯無線 LANの受信信号を通過させるが 2.4 GHz帯無線 LANの受信信号を減衰させる高周波側フィルタ回路とからなる。

[0107] 第二の分波回路 203の高周波側フィルタ回路に順に、第一のローノイズアンプ回路 (LNA1) 210、バンドパスフィルタ回路（BPF) 213、及び第一の受信端子（5 GHz帯無線 LANの受信端子） RX1が接続している。アンテナで受信された 5 GHz帯無線 LANの受信信号は、スィッチ回路 201を経由して、第一のローノイズアンプ回路 210で増幅され、第一の受信端子 RX1に出力される。ローノイズアンプ回路 210の入力側には 2.5 GHz以下の信号を減衰させる分波回路 203の高周波側フィルタ回路が接続しているため、携帯機器等から発生する 2 GHz帯以下の電波によりローノイズアンプ回路 210 が飽和するのを回避することができる。

[0108] 第二の分波回路 203の低周波側フィルタ回路に順に、第二のフィルタとしてのバンドパスフィルタ回路（BPF) 212、第二のローノイズアンプ回路（LNA2) 211、及び第二の受信端子（2.4 GHz帯無線 LANの受信端子） RX2が接続している。アンテナで受信された 2.4 GHz帯無線 LANの受信信号は、スィッチ回路 201を経由して、第二のローノイズアンプ LNA2で増幅され、第二の受信端子 RX2に出力される。ローノイズアンプ回路 211の入力側に 2 GHz以下の信号を減衰させるバンドパスフィルタ回路 212が接続しているので、アンテナ端子からの信号から不要な信号が除去される。特にバンドパスフィルタ回路 212は携帯電話の約 2 GHz以下の信号を十分に減衰させ、第二のローノイズアンプ回路 211の飽和を防止する。

[0109] 図 24は、分波回路 203、バンドパスフィルタ回路 212、及びバンドパスフィルタ回路 21 3の等価回路を示す。分波回路 203は伝送線路 lrdl、 lrd3、及びキャパシタンス素子 cr d2〜crd4により構成されている。キャパシタンス素子 crd3及び伝送線路 lrd3は 2.4 GH z帯で共振するように調整されている。伝送線路 lrdlの電気長は、分波回路 103の共通端子力バンドパスフィルタ 212を見たインピーダンスが 5 GHz帯においてオープンになるように調整されている。これにより、 2.4 GHz帯の信号はバンドパスフィルタ回路 212側へ、 5 GHz帯の信号はローノイズアンプ回路 210側へ分配される。 2.4 GHz帯の信号は、バンドパスフィルタ回路 212により通過帯域外の不要な信号が除去された後、ローノイズアンプ 211で増幅され、第二の受信端子 RX2に出力される。 5 GHz帯の信号は、ローノイズアンプ 210により増幅された後、バンドパスフィルタ回路 213により通過帯域外の不要な信号が除去され、第一の受信端子 RX1に出力される。

[0110] 図 23に示すように、高周波回路は、第一及び第二のパワーアンプ回路 205, 206に一定の電圧を供給する電圧供給端子 vccと、電圧供給端子 vccから電圧の供給を受けるコントロール回路（Cont. IC) 204とを有する。第一及び第二のパワーアンプ回路 205, 206は検波ダイオードを内蔵し、それらの検波出力は 1つの検波端子 VPDに出力される。図 25はコントロール回路 204の構成を示し、図 26は検波ダイオードとコントロール回路 204の好ましい例を示す。コントロール回路 104は、第一のローノイズアンプ回路（LNA1)用バイアス電圧出力端子 Vddlと、第二のローノイズアンプ回路（LNA 2)用バイアス電圧出力端子 Vdd2と、第一のローノイズアンプ回路（LNA1)用のバイァス電圧をオンオフする第四のスィッチ（SW4)と、第二のローノイズアンプ回路（LNA2) 用のバイアス電圧をオンオフする第五のスィッチ（SW5)と、第四のスィッチ (SW4)のオンオフ制御用の信号を入力する端子 LNA10Nと、第五のスィッチ（SW5)のオンォフ制御用の信号を入力する端子 LNA20Nとを具備する。その他の構成は図 2及び図 3に示すコントロール回路及び検波ダイオードと同じであるので、説明を省略する。

[0111] スィッチ回路 201及びハイパスフィルタ回路 218は図 1に示すものと同じで良レ、。混信信号によるローノイズアンプの飽和を回避するために、ローノイズアンプの入力側にバンドパスフィルタ 212及び分波回路 203を設けた力ハイパスフィルタ回路を追加しても良い。そのハイパスフィルタ回路は、例えば約 0.8〜2 GHzに 1つ以上の減衰極を有するのが好ましい。これは、図 4に示すインダクタンス素子 L12及びキャパシタンス素子 C12の直列共振回路により実現できる。これにより約 0.8〜2 GHz及びその近辺の信号を減衰させ、携帯電話力の混信を安定的に除去することができる。

[0112] 無線 LANの 2.4 GHz帯と携帯電話の帯域が近いため、一つのハイパスフィルタ回路では所望の減衰が得られないこともある。従って、複数のハイパスフィルタ回路を設けてもよレ、。その場合、スィッチ回路 201とローノイズアンプ回路 210， 211との間にハイパスフィルタ回路を設けても良い。このようなハイパスフィルタ回路として、図 4、図 6又は図 7に示す回路を用いることができる。

[0113] 分波回路 202、 203及びバンドパスフィルタ回路 207、 208、 212、 213は、インダクタンス素子とキャパシタンス素子とを組み合わせた LC回路により構成することができる。

[0114] 図 27は、本実施形態の高周波回路の別の例を示す。この高周波回路はコントロール回路（Cont. IC) 204aが図 23に示すものと異なる。コントロール回路 204aの構成を図 28に示す。コントロール回路 204aは、電圧供給端子 VCCと接続する電圧入力端子 Vcと、第一のパワーアンプ回路 (PA1)用バイアス電圧出力端子 Vblと、第二のパワーアンプ回路 (PA2)用バイアス電圧出力端子 Vb2と、第一のパワーアンプ回路用のバィァス電圧をオンオフする第一のスィッチ（SW1)と、第二のパワーアンプ回路用のバィァス電圧をオンオフする第二のスィッチ（SW2)と、第一及び第二のスィッチの共通端子と電圧入力端子 Vcとの間に設けられた第三のスィッチ (SW3)と、第三のスィッチ (SW3)に並列に接続された抵抗 R1と、第一のスィッチ（SW1)のオンオフ制御用の信号を入力する端子 PA10Nと、第二のスィッチ（SW2)のオンオフ制御用の信号を入力する端子 PA20Nと、第三のスィッチ（SW3)のオンオフ制御用の信号を入力する端子 HI/LOとを具備している。これらの構造は上記と同じである。

[0115] 第一のローノイズアンプ回路 LNA1のバイアス電圧用端子 LNA1Vと第二のローノィズアンプ回路 LNA2のバイアス電圧用端子 LNA2Vの配置は図 23に示すものと異なる。バイアス電圧用端子 LNA1V, LNA2Vの駆動電流は約 0.1 mAと比較的小さいため、 RFIC又はベースバンド ICに集積されるロジック制御電源で直接駆動できる。

[0116] このコントロール回路の構成は、本実施形態の高周波回路に限らず、フィルタの配置や有無が異なる他の高周波回路 (例えば第一のフィルタを配置していない高周波回路）にも適用することができる。

[0117] (B)高周波部品

図 29は、本発明の第二の実施形態による高周波回路を有する高周波部品をセラミック積層基板を用いた部品として構成した場合を示す。セラミック積層基板 219は第一の実施形態と同じ方法で製造できるので、製造方法の説明は省略する。

[0118] セラミック積層基板 219の各層にはインダクタンス素子、キャパシタンス素子、配線ライン及びグランド電極用のパターン電極が形成されており、パターン電極はビアホール電極により連結されている。 LC回路で構成可能な回路構成は主にパターン電極により形成されている。具体的には、第一及び第二の分波回路 202， 203及びバンドパスフィルタ回路 207、 208、 212、 213は主にセラミック多層基板 219内のパターン電極により構成されており、各回路の一部はチップ素子としてセラミック多層基板 219の上面に搭載されている。 [0119] セラミック積層基板 219は、スィッチ回路（SPDT) 201、第一及び第二のパワーアンプ回路（PA1) 205, (PA2) 206、第一及び第二のローノイズアンプ回路（LNA1) 210, (LN A2) 211、及びコントロール回路（Cont. IC) 204用の半導体素子を搭載している。これらの半導体素子はワイヤボンダ、 LGA、 BGA等によりセラミック積層基板 219の電極パターンに接続される。特にコントロール回路用の半導体素子を搭載することにより、高周波回路を小型化できる。スィッチ回路 201、第一及び第二のパワーアンプ回路 205 , 206、第一及び第二のローノイズアンプ回路 210， 211、及びコントロール回路 204の一部はセラミック積層基板に内蔵する。搭載部品及び内蔵素子は図 23に示す回路に接続される。セラミック積層基板 219は上記半導体素子以外にチップコンデンサ、チップ抵抗、チップインダクタ等を搭載するが、これらの搭載素子はセラミック積層基板 219に内蔵する素子との関係から適宜選択することができる。

[0120] [3]第三の実施形態

(A)高周波回路

5 0^¾帯無線し八^¾££802.11&)と2.4 GHz帯無線 LAN (IEEE802.11b及び/又は I EEE802.11g)の 2つの通信システムに共用可能な本発明のさらに別の実施形態による高周波回路を図 30に示す。この高周波回路は、マルチバンドアンテナに接続されるアンテナ端子 Antに接続された第一のフィルタとしてのハイパスフィルタ回路（HPF) 318と、分波回路（DIP) 301とを有する。分波回路 301は、 5 GHz帯無線 LANの送受信信号を通過させるが 2.4 GHz帯無線 LANの送受信信号を減衰させる高周波側フィルタ回路と、 2.4 GHz帯無線 LANの送受信信号を通過させるが 5 GHz帯無線 LANの送受信信号を減衰させる低周波側フィルタ回路とから構成されている。

[0121] 分波回路 301の高周波側フィルタ回路に、アンテナ側回路と送信経路又は受信経路との接続を切り替える第一のスィッチ回路（SPDT1) 302が接続してレ、る。スィッチ回路 302の送信経路には順に、第一のパワーアンプ回路 (PA1) 305、第一のバンドパスフィルタ回路 (BPF1) 307、及び第一の送信端子（5 GHz帯無線 LANの送信端子) TX 1が接続している。第一のスィッチ回路 302の受信経路には順に、第一のローノイズァンプ回路（LNA1) 306、第二のバンドパスフィルタ回路（BPF2) 308、及び第一の受信端子（5 GHz帯無線 LANの受信端子） RX1が接続している。第一のバンドパスフィルタ回路 307は送信信号に含まれる帯域外の不要なノイズを除去する。第一のパワーァンプ回路 305は 5 GHz帯無線 LANの送信信号を増幅する。分波回路 301の高周波側フィルタ回路は高調波を減衰させる。第一の送信端子 TX1とバンドパスフィルタ回路 3 07との間に、第一の送信端子を平衡端子とする平衡ー不平衡回路を設けても良い。

[0122] 分波回路 301の低周波側フィルタ回路には、第二のフィルタとしての第三のバンドパスフィルタ回路 (BPF3) 313を介して、アンテナ側回路と送信経路又は受信経路との接続を切り替える第二のスィッチ回路（SPDT2) 303が接続している。スィッチ回路 3 03の送信経路には順に、第二のパワーアンプ回路 (PA2) 311、及び第二の送信端子 (2.4 GHz帯無線 LANの送信端子） TX2に接続されている。第二のスィッチ回路 303の受信経路には、第二のローノイズアンプ回路 (LNA2) 310を介して第二の受信端子（2 .4 GHz帯無線 LANの受信端子） RX2が接続している。第二のパワーアンプ回路 (PA2 ) 311は、 2.4 GHz帯無線 LANの送信側回路から入力される送信信号を増幅し、第三のバンドパスフィルタ回路 313及び分波回路 301の低周波側フィルタ回路は、送信信号に含まれる帯域外の不要なノイズを除去するとともに、第二のパワーアンプ回路 31 1で発生した高調波を減衰させる。第二の送信端子 (2.4 GHz帯無線 LANの送信端子) TX2と第二のパワーアンプ回路 311との間に、送信信号に含まれる帯域外の不要ノイズを除去するバンドパスフィルタを付カ卩しても良い。

[0123] 分波回路 301からの受信信号（2.4 GHz帯）は、第三のバンドパスフィルタ回路（BPF 3) 313及び第二のスィッチ回路（SPDT2) 303を経由して第二のローノイズアンプ回路 (LNA2) 310に入力され、増幅されて第二の受信端子 RX2に出力される。受信信号中の不要な信号は分波回路 301及び第三のバンドパスフィルタ回路 313で除去される。特に第三のバンドパスフィルタ回路 313は、第二のローノイズアンプ回路 310を飽和させる約 2 GHz以下の携帯電話の信号を十分に減衰させる。

[0124] 図 31は分波回路 301及び第三のバンドパスフィルタ回路 313の等価回路を示す。分波回路 301は伝送線路 ldl， W3及びキャパシタンス素子 cd2〜cd4により構成されている。キャパシタンス素子 cd3及び伝送線路 ld3は 2.4GHz帯で共振するように調整されている。伝送線路 ldlの電気長は、 ANT端子からバンドパスフィルタ 313を見たインピ一ダンスが 5 GHz帯においてオープンになるように調整されている。これにより、 2.4 G Hz帯の信号はバンドパスフィルタ回路 313側へ、 5 GHz帯の信号はスィッチ回路 302 ( SPDT1)側へ分配される。 2.4 GHz帯の信号は、バンドパスフィルタ回路 313により通過帯域外の不要な信号が除去された後、スィッチ回路 303 (SPDT2)を介してローノィズアンプ回路 310に入り、そこで増幅されて第二の受信端子 RX2に出力される。 5 GH z帯の信号はスィッチ回路 302を介してローノイズアンプ回路 306に入り、そこで増幅された後バンドパスフィルタ回路 308により通過帯域外の不要な信号が除去され、第一の受信端子 RX1に出力される。

[0125] 電圧供給端子 VCCは、第一及び第二のパワーアンプ回路 305, 311及びコントロール回路（Cont. IC) 304に一定の電圧を供給する。第一及び第二のパワーアンプ回路 305, 311は検波ダイオードを内蔵しており、その検波出力は 1つの検波端子 VPDに出力される。

[0126] スィッチ回路 302, 303及びハイパスフィルタ回路 318は、第一の実施形態におけるものと同じで良いので、それらの説明を省略する。またコントロール回路 304及び検波ダィオードは第二の実施形態におけるものと同じで良いので、それらの説明を省略する

[0127] 図 32はバンドパスフィルタ回路の等価回路の一例を示す。このバンドパスフィルタ回路は、磁気結合したインダクタンス素子 lb 1 , lb2と、キャパシタンス素子 cbl〜cb5と力構成されている。インダクタンス素子 lb 1とキャパシタンス素子 cb2の並列共振周波数及びインダクタンス素子 lb2とキャパシタンス素子 cb4の並列共振周波数はそれぞれ通過帯域となる 2.4 GHz帯又は 5 GHz帯に設定されている。ただし、バンドパスフィルタ回路の回路構成はこれに限定されない。

[0128] 分波回路 301及びバンドパスフィルタ回路 307, 308, 313は、インダクタンス素子とキャパシタンス素子とを組合せた LC回路により構成することができる。インダクタンス素子は、積層体部品内の電極パターン中の伝送線路により構成され、キャパシタンス素子は平行電極により構成される。

[0129] 図 33は、本実施形態の高周波回路の別の例を示す。この高周波回路はコントロール回路（Cont. IC) 304aが図 30に示す高周波回路と異なるが、コントロール回路 304a の構成は図 25に示す第二の実施形態で用いたものと同じであるので、説明を省略する。コントロール回路 304aは本実施形態の高周波回路に限らず、例えば第一のフィルタを有さない高周波回路にも使用できる。第二のパワーアンプ回路 (PA2) 311と第二の送信端子 TX2との間にバンドパスフィルタ回路 312を有する。

[0130] (B)高周波部品

図 34は、本実施形態の高周波回路を有する高周波部品をセラミック積層基板を用レ、た部品として構成した場合を示す。セラミック積層基板 319の製造方法は第一の実施形態と同じであるので、説明を省略する。

[0131] セラミック積層基板 319の各層には、インダクタンス素子、キャパシタンス素子、配線ライン及びグランド電極用のパターン電極が形成されており、パターン電極はビアホール電極により連結されている。分波回路 301、第一及び第二のスィッチ回路 302， 3 03、第一及び第二のパワーアンプ回路 305， 311、第一及び第二のローノイズアンプ回路 306, 310、バンドパスフィルタ回路 307, 308， 313、及びコントロール回路 304の主要部を構成する素子はセラミック積層基板 319内に構成され、その他の素子（チップコンデンサ、チップ抵抗、チップインダクタ等）はセラミック多層基板 319の上面に搭載される。搭載素子はワイヤボンダ、 LGA、 BGA等で接続される。特にコントロール回路用の半導体素子を搭載することにより、高周波回路を小型化できる。搭載部品及び内蔵素子は図 30に示す回路に接続される。

[0132] 本発明の高周波回路は良好な受信感度を有する。高域側のローノイズアンプの入力側に分波回路及びバンドパスフィルタ回路を設けた従来の高周波回路では、受信経路の雑音指数が 2.4 GHz帯で 3.5 dB、及び 5 GHz帯で 4.0 dBであるのに対し、第一の実施形態の高周波回路では、雑音指数は 2.4 GHz帯で 1.5 dB、及び 5 GHz帯で 2 dBと非常に小さい。また第二及び第三の実施形態の高周波回路では、雑音指数は 5 GHz帯で 2 dBと非常に小さい。

[0133] いずれの実施形態においても、セラミック積層基板を 6 mm X 4 mm X 0.6 mmと非常に小さい寸法に構成できるので、半導体素子のベアチップ実装により搭載部品を樹脂封止しても本発明の高周波部品の高さを 1.3 mmにできる。従来の小型高周波部品でも 9 mm X 6 mm程度の平面寸法を有するので、本発明の高周波部品の平面寸法は 1Z2以下になることが分かる。このように小型の高周波部品を実装すれば、無線装置の小型化も可能となり、設計の自由度が増す。また複数の高周波部品を使用すれば、複数のアンテナ及び送受信経路の切り替えが可能なフロントエンド部分を構築できる。これにより、通信の速度及び品質が高い IEEE802.11n規格に対応する無線 LAN通信装置を構成できる。

本発明の高周波回路はデュアルバンド無線装置用に限らず、トリプルバンド、クヮッドバンド等のマルチバンド無線装置用にも構成できる。その場合、本発明の高周波回路をマルチバンド用の高周波回路の一部に用いればよい。

Claims

請求の範囲

[1] 少なくとも第一の周波数帯域及び前記第一の周波数帯域より低い第二の周波数帯域を選択的に用いる無線通信用の高周波回路であって、

アンテナ端子と、

両フィルタ回路とも前記第二の周波数帯域の受信信号を通過させるが、少なくとも前記第二の周波数帯域より低い周波数帯域を阻止し、かつ前記第一のフィルタ回路の阻止帯域が前記第二のフィルタ回路の阻止帯域より低いことを特徴とする高周波回路。

[2] 請求項 1に記載の高周波回路において、前記第一及び第二のフィルタ回路がハイパスフィルタ回路であることを特徴とする高周波回路。

[3] 請求項 1又は 2に記載の高周波回路において、

前記スィッチ回路と前記第一及び第二の受信端子との間に設けられた第二の分波回路と、前記第一の分波回路と第一の送信端子との間に設けられた第一のパワーアンプ回路と、

前記第一のフィルタ回路は前記アンテナ端子と前記スィッチ回路との間に設けられ、前記第二のフィルタ回路は前記スィッチ回路と前記ローノイズアンプ回路の間に設けられていることを特徴とする高周波回路。

[4] 請求項 3に記載の高周波回路において、前記ローノイズアンプ回路が前記スィッチ回路と前記第二の分波回路との間に設けられていることを特徴とする高周波回路。

[5] 請求項 4に記載の高周波回路において、前記ローノイズアンプ回路に並列に接続されたバイパス経路を具備することを特徴とする高周波回路。

[6] 請求項 5に記載の高周波回路において、前記第二のフィルタ回路が、前記バイパス経路と前記ローノイズアンプ回路との分岐点と、前記ローノイズアンプ回路との間に配置されていることを特徴とする高周波回路。

[7] 請求項 3に記載の高周波回路において、前記第一及び第二のパワーアンプ回路に一定の電圧を供給する電圧供給端子と、前記電圧供給端子から電圧を受けて前記第一及び第二のパワーアンプ回路及び前記ローノイズアンプ回路に制御用のバイァス電圧を出力するコントロール回路とを具備することを特徴とする高周波回路。

[8] 請求項 7に記載の高周波回路において、前記コントロール回路は、電圧入力端子と、前記第一のパワーアンプ回路用バイアス電圧出力端子と、前記第二のパワーアンプ回路用バイアス電圧出力端子と、前記ローノイズアンプ回路用バイアス電圧出力端子と、前記第一のパワーアンプ回路用のバイアス電圧をオンオフする第一のスイツチと、前記第二のパワーアンプ回路用のバイアス電圧をオンオフする第二のスィッチと、前記ローノイズアンプ回路用のバイアス電圧をオンオフする第三のスィッチと、前記第一及び第二のスィッチの共通端子と前記電圧入力端子との間に設けられた第四のスィッチと、前記第四のスィッチに並列に接続された抵抗と、前記第一〜第四のスィッチのオンオフ制御用の第一〜第四の信号入力端子とを具備することを特徴とする高周波回路。

[9] 請求項 3に記載の高周波回路において、前記スィッチ回路と前記第一の受信端子との間に、前記第一の周波数帯域の受信信号を増幅する他のローノイズアンプ回路を具備し、前記第二の分波回路は前記ローノイズアンプ回路及び前記他のローノィズアンプ回路と前記スィッチ回路との間に配置されていることを特徴とする高周波回路。

[10] 請求項 1に記載の高周波回路において、前記第一のフィルタ回路がハイパスフィルタ回路であり、前記第二のフィルタ回路がバンドパスフィルタ回路であることを特徴とする高周波回路。

[11] 請求項 10に記載の高周波回路において、

前記第一のフィルタ回路は前記アンテナ端子と前記スィッチ回路との間に設けられ、前記第二のフィルタ回路は前記第二の分波回路と第二のローノイズアンプ回路との間に設けられていることを特徴とする高周波回路。

[12] 請求項 11に記載の高周波回路において、前記第一のローノイズアンプ回路と前記第一の受信端子との間にバンドパスフィルタ回路を具備することを特徴とする高周波回路。

[13] 請求項 11又は 12に記載の高周波回路において、前記第一のパワーアンプ回路と前記第一の送信端子との間、及び前記第二のパワーアンプ回路と前記第二の送信端子との間にそれぞれバンドパスフィルタ回路を具備することを特徴とする高周波回路。

[14] 請求項 11〜13のいずれかに記載の高周波回路において、前記第一及び第二のパヮーアンプ回路に一定の電圧を供給する電圧供給端子と、前記電圧供給端子から電圧を受けて前記第一及び第二のパワーアンプ回路に制御用のバイアス電圧を出力するコントロール回路とを具備することを特徴とする高周波回路。

[15] 請求項 14に記載の高周波回路において、前記コントロール回路は、前記第一及び第二のローノイズアンプ回路の制御用のバイアス電圧を出力することを特徴とする高周波回路。

[16] 請求項 10に記載の高周波回路において、

前記第二のスィッチ回路と前記第二の受信端子との間に設けられ、前記第二の周波数帯域の受信信号を増幅する第二のローノイズアンプ回路とを具備し、前記第一のフィルタは前記アンテナ端子と前記分波回路との間に設けられ、前記第二のフィルタは前記分波回路と前記第二のスィッチ回路との間に設けられていることを特徴とする高周波回路。

[17] 請求項 16に記載の高周波回路において、前記第一のパワーアンプ回路と前記第一の送信端子との間、及び前記第一のローノイズアンプ回路と前記第一の受信端子との間にそれぞれバンドパスフィルタ回路を具備することを特徴とする高周波回路。

[18] 請求項 17に記載の高周波回路において、前記第一及び第二のパワーアンプ回路に一定の電圧を供給する電圧供給端子と、前記電圧供給端子から電圧を受けて前記第一及び第二のパワーアンプ回路に制御用のバイアス電圧を出力するコントロール回路とを具備することを特徴とする高周波回路。

[19] 請求項 18に記載の高周波回路において、前記コントロール回路は、前記第一及び第二のローノイズアンプ回路に制御用のバイアス電圧を出力することを特徴とする高周波回路。

[20] 請求項 3〜9及び 11〜17のいずれかに記載の高周波回路を有する高周波部品であつて、電極パターンを形成した複数のセラミック誘電体層からなる一体的な積層体と、前記積層体の表面に搭載された素子とを具備し、前記第一及び第二の分波回路は前記積層体内で前記電極パターンにより構成されており、前記スィッチ回路、前記第一及び第二のパワーアンプ回路及び前記ローノイズアンプ回路用の半導体素子は前記積層体に搭載されていることを特徴とする高周波部品。

[21] 請求項 20に記載の高周波部品を具備することを特徴とする通信装置。