WO2021006021A1 - 高周波モジュール及び通信装置 - Google Patents

Abstract

パワーアンプをより安定して制御する。高周波モジュール（１）は、実装基板（９）と、パワーアンプ（１１）と、コントローラ（１４）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。パワーアンプ（１１）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち一方の主面（例えば、第１主面９１）に配置されている。コントローラ（１４）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち上記一方の主面とは異なる他方の主面（例えば、第２主面９２）に配置されている。コントローラ（１４）は、パワーアンプ（１１）を制御する。

Description

高周波モジュール及び通信装置

　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、パワーアンプを備える高周波モジュール、及びそれを備える通信装置に関する。

　従来、ドライバ段増幅器（パワーアンプ）、出力段増幅器（パワーアンプ）、入力スイッチ、出力スイッチ、入力整合回路、段間整合回路、出力整合回路、及び制御回路（コントローラ）を備える電力増幅モジュールが知られている（例えば、特許文献１参照）。電力増幅モジュールは、携帯電話等の移動通信端末において、入力信号の電力を基地局に送信するために必要なレベルまで増幅する高周波モジュールである。

　制御回路は、入力スイッチ、出力スイッチ、ドライバ段増幅器、及び出力段増幅器の動作を制御する。

　電力増幅モジュールのドライバ段増幅器、出力段増幅器、入力スイッチ、出力スイッチ、入力整合回路、段間整合回路、出力整合回路、及び制御回路等の各構成部品は、実装基板の実装面に配置されている。入力スイッチ、出力スイッチ、及び制御回路は、単一のＩＣチップに集積化されている。ドライバ段増幅器及び出力段増幅器は、単一のＩＣチップに集積化されている。

特開２０１８－１８１９４３号公報

　高周波モジュールにおいては、実装基板上のコントローラの位置によっては、実装基板中を通る他の信号が制御信号に干渉してしまう懸念がある。この場合、コントローラによるパワーアンプの制御が不安定になる可能性がある。

　本発明の目的は、パワーアンプをより安定して制御することが可能な高周波モジュール及び通信装置を提供することにある。

　本発明の一態様に係る高周波モジュールは、実装基板と、パワーアンプと、コントローラと、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記パワーアンプは、前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されている。前記コントローラは、前記実装基板の前記第１主面と前記第２主面とのうち前記一方の主面とは異なる他方の主面に配置されている。前記コントローラは、前記パワーアンプを制御する。

　本発明の一態様に係る通信装置は、上記態様の高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。

　本発明の上記態様に係る高周波モジュール及び通信装置は、パワーアンプをより安定して制御することが可能となる。

図１は、実施形態１に係る高周波モジュールの下面図である。 図２は、同上の高周波モジュールを示し、図１のＡ－Ａ線断面図である。 図３は、同上の高周波モジュールを示し、図１のＢ－Ｂ線断面図である。 図４は、同上の高周波モジュールを備える通信装置の回路構成図である。 図５は、実施形態１の変形例１に係る高周波モジュールの断面図である。 図６は、実施形態１の変形例２に係る高周波モジュールの下面図である。 図７は、実施形態１の変形例３に係る高周波モジュールの下面図である。 図８は、実施形態１の変形例４に係る高周波モジュールの下面図である。 図９は、同上の高周波モジュールを示し、図８のＡ－Ａ線断面図である。 図１０は、実施形態１の変形例５に係る高周波モジュールの下面図である。 図１１は、同上の高周波モジュールを示し、図１０のＡ－Ａ線断面図である。 図１２は、実施形態２に係る高周波モジュールの下面図である。 図１３は、実施形態３に係る高周波モジュールを備える通信装置の回路図である。 図１４は、同上の高周波モジュールの平面図である。 図１５は、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された電子部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図１６Ａは、同上の高周波モジュールに関し、実装基板の第２主面に配置された電子部品及び外部接続端子を破線で示した平面図である。図１６Ｂは、図１６ＡのＡ－Ａ線断面図である。 図１７は、実施形態３の変形例１に高周波モジュールの平面図である。 図１８は、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された電子部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図１９Ａは、同上の高周波モジュールに関し、実装基板の第２主面に配置された電子部品及び外部接続端子を破線で示した平面図である。図１９Ｂは、図１９ＡのＡ－Ａ線断面図である。 図２０は、実施形態３の変形例２に係る高周波モジュールの平面図である。 図２１は、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された電子部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図２２は、同上の高周波モジュールに関し、実装基板の第２主面に配置された電子部品及び外部接続端子を破線で示した平面図である。 図２３は、実施形態４に係る高周波モジュールを備える通信装置の回路図である。 図２４は、同上の高周波モジュールの平面図である。 図２５は、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された電子部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図２６Ａは、同上の高周波モジュールに関し、実装基板の第２主面に配置された電子部品及び外部接続端子を破線で示した平面図である。図２６Ｂは、図２６ＡのＡ－Ａ線断面図である。 図２７は、実施形態４の変形例１に係る高周波モジュールの平面図である。 図２８は、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された電子部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図２９は、同上の高周波モジュールに関し、実装基板の第２主面に配置された電子部品及び外部接続端子を破線で示した平面図である。 図３０は、実施形態４の変形例２に係る高周波モジュールの平面図である。 図３１は、同上の高周波モジュールに関し、実装基板の第２主面と、実装基板の第２主面に配置された電子部品及び複数の外部接続端子と、を実装基板の第１主面側から透視した平面図である。 図３２Ａは、同上の高周波モジュールに関し、実装基板の第２主面に配置された電子部品及び外部接続端子を破線で示した平面図である。図３２Ｂは、図３２ＡのＡ－Ａ線断面図である。

　以下の実施形態等において参照する図１～３、５～１２、１４～２２及び２４～３２Ｂは、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

　（実施形態１）
　以下、実施形態１に係る高周波モジュール１及び通信装置３００について、図１～４を参照して説明する。

　（１．１）高周波モジュール及び通信装置
　（１．１．１）高周波モジュール及び通信装置の回路構成
　実施形態１に係る高周波モジュール１及び通信装置３００の回路構成について、図４を参照して説明する。

　実施形態１に係る高周波モジュール１は、例えば、通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１は、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。

　高周波モジュール１は、例えば、信号処理回路３０１から入力された送信信号を増幅してアンテナ３１０に出力できるように構成されている。また、高周波モジュール１は、アンテナ３１０から入力された受信信号を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１の構成要素ではなく、高周波モジュール１を備える通信装置３００の構成要素である。実施形態１に係る高周波モジュール１は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。通信装置３００は、アンテナ３１０を更に備える。通信装置３００は、高周波モジュール１が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。

　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ＲＦ信号処理回路３０２は、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、高周波モジュール１から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。ベースバンド信号処理回路３０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）であり、信号処理回路３０１の外部からの送信信号に対する所定の信号処理を行う。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。高周波モジュール１は、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。通信装置３００では、ベースバンド信号処理回路３０３は必須の構成要素ではない。

　実施形態１に係る高周波モジュール１は、パワーアンプ１１と、コントローラ１４と、を備える。また、高周波モジュール１は、ローノイズアンプ２１と、３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃと、を更に備える。デュプレクサ３２Ａは、送信フィルタ１２Ａと、受信フィルタ２２Ａと、を含む。デュプレクサ３２Ｂは、送信フィルタ１２Ｂと、受信フィルタ２２Ｂと、を含む。デュプレクサ３２Ｃは、送信フィルタ１２Ｃと、受信フィルタ２２Ｃと、を含む。また、高周波モジュール１は、第１スイッチ４と、第２スイッチ５と、を更に備える。また、高周波モジュール１は、出力整合回路１３と、入力整合回路２３と、を更に備える。また、高周波モジュール１は、３つの整合回路７１Ａ、７１Ｂ、７１Ｃを更に備える。

　また、高周波モジュール１は、複数の外部接続端子８０を備えている。複数の外部接続端子８０は、アンテナ端子８１と、信号入力端子８２と、信号出力端子８３と、複数の制御端子８４と、複数のグランド端子８５（図１及び３参照）と、を含む。複数のグランド端子８５は、通信装置３００の備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

　パワーアンプ１１は、入力端子１１１及び出力端子１１２を有する。パワーアンプ１１は、入力端子１１１に入力された所定周波数帯域の送信信号を増幅して出力端子１１２から出力する。ここにおいて、所定周波数帯域は、例えば、第１通信バンドと第２通信バンドと第３通信バンドとを含む。第１通信バンドは、送信フィルタ１２Ａを通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ１１ある。第２通信バンドは、送信フィルタ１２Ｂを通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ２２である。第３通信バンドは、送信フィルタ１２Ｃを通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ４２、Ｂａｎｄ４８又は５Ｇ　ＮＲ規格のｎ７７である。パワーアンプ１１の入力端子１１１は、信号入力端子８２に接続されている。パワーアンプ１１の入力端子１１１は、信号入力端子８２を介して信号処理回路３０１に接続される。信号入力端子８２は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１に入力するための端子である。パワーアンプ１１の出力端子１１２は、出力整合回路１３を介して第２スイッチ５の共通端子５０Ａに接続されている。パワーアンプ１１は、コントローラ１４によって制御される。

　コントローラ１４は、パワーアンプ１１と接続されている。コントローラ１４は、複数（例えば、４つ）の制御端子８４を介して信号処理回路３０１に接続される。複数の制御端子８４は、外部回路（例えば、信号処理回路３０１）からの制御信号をコントローラ１４に入力するための端子である。コントローラ１４は、複数の制御端子８４から取得した制御信号に基づいてパワーアンプ１１を制御する。複数の制御端子８４は、例えば、ＭＩＰＩ（Mobile Industry Processor Interface）規格に対応している。コントローラ１４は、制御信号が入力される入力部として、複数の制御端子８４に接続されている複数の端子１４８を有する。複数の端子１４８は、例えば、ＭＩＰＩ規格に対応している。実施形態１に係る高周波モジュール１では、コントローラ１４は、パワーアンプ１１の有する入力部１１８に接続されている。コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号にしたがってパワーアンプ１１を制御する。ここにおいて、コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号を複数の端子１４８で受けて、この制御信号に伴い、例えば、パワーアンプ１１にバイアス電流を供給する。また、コントローラ１４は、第１スイッチ４の有する入力部４８と、第２スイッチ５の有する入力部５８にも接続されており、上述の制御信号に基づいて第１スイッチ４及び第２スイッチ５も制御する。

　ローノイズアンプ２１は、入力端子２１１及び出力端子２１２を有する。ローノイズアンプ２１は、入力端子２１１に入力された上記所定周波数帯域の受信信号を増幅して出力端子２１２から出力する。ローノイズアンプ２１の入力端子２１１は、入力整合回路２３を介して第２スイッチ５の共通端子５０Ｂに接続されている。ローノイズアンプ２１の出力端子２１２は、信号出力端子８３に接続されている。ローノイズアンプ２１の出力端子２１２は、例えば、信号出力端子８３を介して信号処理回路３０１に接続される。信号出力端子８３は、ローノイズアンプ２１からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。

　送信フィルタ１２Ａは、例えば、第１通信バンドの送信帯域を通過帯域とするフィルタである。送信フィルタ１２Ｂは、例えば、第２通信バンドの送信帯域を通過帯域とするフィルタである。送信フィルタ１２Ｃは、例えば、第３通信バンドの送信帯域を通過帯域とするフィルタである。受信フィルタ２２Ａは、例えば、第１通信バンドの受信帯域を通過帯域とするフィルタである。受信フィルタ２２Ｂは、例えば、第２通信バンドの受信帯域を通過帯域とするフィルタである。受信フィルタ２２Ｃは、例えば、第３通信バンドの受信帯域を通過帯域とするフィルタである。

　第１スイッチ４は、共通端子４０と、３つの選択端子４１～４３と、を有する。共通端子４０は、アンテナ端子８１に接続されている。アンテナ端子８１には、アンテナ３１０が接続される。選択端子４１は、送信フィルタ１２Ａの出力端子と受信フィルタ２２Ａの入力端子との接続点に接続されている。選択端子４２は、送信フィルタ１２Ｂの出力端子と受信フィルタ２２Ｂの入力端子との接続点に接続されている。選択端子４３は、送信フィルタ１２Ｃの出力端子と受信フィルタ２２Ｃの入力端子との接続点に接続されている。第１スイッチ４は、例えば、共通端子４０に３つの選択端子４１～４３のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第１スイッチ４は、例えば、一対一及び一対多の接続が可能なスイッチである。

　第１スイッチ４は、例えば、コントローラ１４によって制御される。コントローラ１４からの制御信号にしたがって、共通端子４０と３つ選択端子４１～４３との接続状態を切り替える。第１スイッチ４は、例えば、スイッチＩＣ（Integrated Circuit）である。

　第２スイッチ５は、２つの共通端子５０Ａ、５０Ｂと、３つの選択端子５１Ａ、５２Ａ、５３Ａと、３つの選択端子５１Ｂ、５２Ｂ、５３Ｂと、を有する。共通端子５０Ａは、出力整合回路１３を介してパワーアンプ１１の出力端子１１２に接続されている。選択端子５１Ａは、送信フィルタ１２Ａの入力端子（デュプレクサ３２Ａの送信端子）に接続されている。選択端子５２Ａは、送信フィルタ１２Ｂの入力端子（デュプレクサ３２Ｂの送信端子）に接続されている。選択端子５３Ａは、送信フィルタ１２Ｃの入力端子（デュプレクサ３２Ｃの送信端子）に接続されている。共通端子５０Ｂは、入力整合回路２３を介してローノイズアンプ２１の入力端子２１１に接続されている。選択端子５１Ｂは、受信フィルタ２２Ａの出力端子（デュプレクサ３２Ａの受信端子）に接続されている。選択端子５２Ｂは、受信フィルタ２２Ｂの出力端子（デュプレクサ３２Ｂの受信端子）に接続されている。選択端子５３Ｂは、受信フィルタ２２Ｃの出力端子（デュプレクサ３２Ｃの受信端子）に接続されている。

　第２スイッチ５は、例えば、共通端子５０Ａに３つの選択端子５１Ａ～５３Ａのうち少なくとも１つ以上を接続可能なスイッチである。また、第２スイッチ５は、例えば、共通端子５０Ｂに３つの選択端子５１Ｂ～５３Ｂのうち少なくとも１つ以上を接続可能なスイッチである。ここで、第２スイッチ５は、例えば、２つの共通端子５０Ａ、５０Ｂそれぞれに関して、一対一及び一対多の接続が可能なスイッチである。

　第２スイッチ５は、例えば、コントローラ１４によって制御される。第２スイッチ５は、例えば、コントローラ１４からの制御信号にしたがって、共通端子５０Ａと３つ選択端子５１Ａ～５３Ａとの接続状態を切り替え、共通端子５０Ｂと３つの選択端子５１Ｂ～５３Ｂとの接続状態を切り替える。第２スイッチ５は、例えば、スイッチＩＣである。

　出力整合回路１３は、パワーアンプ１１の出力端子１１２と第２スイッチ５の共通端子５０Ａとの間の信号経路に設けられている。出力整合回路１３は、パワーアンプ１１と送信フィルタ１２Ａ、１２Ｂ、１２Ｃとのインピーダンス整合をとるための回路である。出力整合回路１３は、例えば、１つのインダクタ１３１（図２参照）で構成されるが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。

　入力整合回路２３は、ローノイズアンプ２１の入力端子２１１と第２スイッチ５の共通端子５０Ｂとの間の信号経路に設けられている。入力整合回路２３は、ローノイズアンプ２１と受信フィルタ２２Ａ、２２Ｂ、２２Ｃとのインピーダンス整合をとるための回路である。入力整合回路２３は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。

　整合回路７１Ａは、アンテナ端子８１に接続されるアンテナ３１０及び第１スイッチ４とデュプレクサ３２Ａとのインピーダンス整合をとるための回路である。整合回路７１Ａは、第１スイッチ４の選択端子４１とデュプレクサ３２Ａのアンテナ側端子との間の信号経路に設けられている。整合回路７１Ａは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。

　整合回路７１Ｂは、アンテナ端子８１に接続されるアンテナ３１０及び第１スイッチ４とデュプレクサ３２Ｂとのインピーダンス整合をとるための回路である。整合回路７１Ｂは、第１スイッチ４の選択端子４２とデュプレクサ３２Ｂのアンテナ側端子との間の信号経路に設けられている。整合回路７１Ｂは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。

　整合回路７１Ｃは、アンテナ端子８１に接続されるアンテナ３１０及び第１スイッチ４とデュプレクサ３２Ｃとのインピーダンス整合をとるための回路である。整合回路７１Ｃは、第１スイッチ４の選択端子４３とデュプレクサ３２Ｃのアンテナ側端子との間の信号経路に設けられている。整合回路７１Ｃは、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。

　（１．１．２）高周波モジュールの構造
　以下、高周波モジュール１の構造について図１～３を参照して説明する。

　高周波モジュール１は、実装基板９と、複数の回路素子と、複数の外部接続端子８０と、を備える。

　実装基板９は、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。実装基板９は、例えば、プリント配線板、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板等である。ここにおいて、実装基板９は、例えば、複数の誘電体層及び複数の導体パターン層を含む多層基板である。複数の誘電体層及び複数の導体パターン層は、実装基板９の厚さ方向Ｄ１において積層されている。複数の導体パターン層は、それぞれ所定パターンに形成されている。複数の導体パターン層の各々は、実装基板９の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導体パターン層の材料は、例えば、銅である。複数の導体パターン層は、グランド層を含む。高周波モジュール１では、複数のグランド端子８５とグランド層とが、実装基板９の有するビア導体等を介して電気的に接続されている。

　実装基板９の第１主面９１及び第２主面９２は、実装基板９の厚さ方向Ｄ１において離れており、実装基板９の厚さ方向Ｄ１に交差する。実装基板９における第１主面９１は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板９における第２主面９２は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。また、実装基板９の第１主面９１及び第２主面９２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。

　高周波モジュール１は、複数の回路素子として、上述のパワーアンプ１１と、コントローラ１４と、ローノイズアンプ２１と、３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃと、第１スイッチ４と、第２スイッチ５と、出力整合回路１３と、入力整合回路２３と、３つの整合回路７１Ａ、７１Ｂ、７１Ｃと、を備える。高周波モジュール１の複数の回路素子は、実装基板９に実装されている。「回路素子が実装基板９に実装されている」とは、回路素子が実装基板９に配置されていること（機械的に接続されていること）と、回路素子が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。複数の回路素子は、実装基板９に実装される電子部品だけに限らず、実装基板９内に設けられる回路素子を含んでもよい。図１では、複数の回路素子のうち、パワーアンプ１１、コントローラ１４、ローノイズアンプ２１、第１スイッチ４及び第２スイッチ５以外の回路素子の図示を省略してある。実施形態１に係る高周波モジュール１では、パワーアンプ１１は、実装基板９の第１主面９１に実装されている。また、高周波モジュール１では、コントローラ１４、ローノイズアンプ２１、第１スイッチ４及び第２スイッチ５は、実装基板９の第２主面９２に実装されている。第１スイッチ４は、送信信号用の信号経路と受信信号用の信号経路との両方に設けられている。高周波モジュール１では、第１スイッチ４は、パワーアンプ１１と出力整合回路１３と第２スイッチ５と送信フィルタ１２Ａとの設けられている送信信号用の信号経路に設けられている。また、第１スイッチ４は、パワーアンプ１１と出力整合回路１３と第２スイッチ５と送信フィルタ１２Ｂとの設けられている送信信号用の信号経路に設けられている。また、第１スイッチ４は、パワーアンプ１１と出力整合回路１３と第２スイッチ５と送信フィルタ１２Ｃとの設けられている送信信号用の信号経路に設けられている。また、第１スイッチ４は、受信フィルタ２２Ａと第２スイッチ５と入力整合回路２３とローノイズアンプ２１との設けられている受信信号用の信号経路に設けられている。また、第１スイッチ４は、受信フィルタ２２Ｂと第２スイッチ５と入力整合回路２３とローノイズアンプ２１との設けられている受信信号用の信号経路に設けられている。また、第１スイッチ４は、受信フィルタ２２Ｃと第２スイッチ５と入力整合回路２３とローノイズアンプ２１との設けられている受信信号用の信号経路に設けられている。

　高周波モジュール１では、パワーアンプ１１は、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された少なくとも１つのトランジスタを含むＩＣ部と、を備えるＩＣチップである。基板は、例えば、ガリウム砒素基板である。ＩＣ部は、パワーアンプ１１の入力端子１１１に入力した送信信号を増幅する機能を有する。トランジスタは、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。パワーアンプ１１は、例えば、直流カット用のキャパシタを含んでいてもよい。パワーアンプ１１を構成しているＩＣチップは、基板の第１主面及び第２主面のうち第１主面が実装基板９の第１主面９１側となるように実装基板９の第１主面９１にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１の外周形状は、四角形状である。

　高周波モジュール１では、コントローラ１４は、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成されたＩＣ部と、を備えるＩＣチップである。基板は、例えば、シリコン基板である。ＩＣ部は、パワーアンプ１１を制御する機能を有する。また、ＩＣ部は、第１スイッチ４を制御する機能と、第２スイッチ５を制御する機能と、を有する。コントローラ１４を構成しているＩＣチップは、基板の第１主面及び第２主面のうち第１主面が実装基板９の第２主面９２側となるように実装基板９の第２主面９２にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、コントローラ１４の外周形状は、四角形状である。

　ローノイズアンプ２１は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成されたＩＣ部と、を備える１チップのＩＣチップである。基板は、例えば、シリコン基板である。ＩＣ部は、ローノイズアンプ２１の入力端子２１１に入力された受信信号を増幅する機能を有する。ローノイズアンプ２１は、基板の第１主面及び第２主面のうち第１主面が実装基板９の第２主面９２側となるように実装基板９の第２主面９２にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、ローノイズアンプ２１の外周形状は、四角形状である。

　３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、例えば、ベアチップのデュプレクサである。上述のように、デュプレクサ３２Ａは、送信フィルタ１２Ａと受信フィルタ２２Ａと、を有する。デュプレクサ３２Ｂは、送信フィルタ１２Ｂと受信フィルタ２２Ｂと、を有する。デュプレクサ３２Ｃは、送信フィルタ１２Ｃと受信フィルタ２２Ｃと、を有する。

　３つの送信フィルタ１２Ａ、１２Ｂ、１２Ｃ、及び３つの受信フィルタ２２Ａ、２２Ｂ、２２Ｃの各々は、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有する。３つの送信フィルタ１２Ａ、１２Ｂ、１２Ｃ、及び３つの受信フィルタ２２Ａ、２２Ｂ、２２Ｃの各々は、例えば、弾性波フィルタであり、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。

　表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。

　３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、例えば、第１主面及び第２主面を有する基板と、この基板の第１主面側に形成されている送信フィルタ（送信フィルタ１２Ａ、１２Ｂ、１２Ｃのうち対応する送信フィルタ）としての第１回路部と、この基板の第１主面側に形成されている受信フィルタ（受信フィルタ２２Ａ、２２Ｂ、２２Ｃのうち対応する受信フィルタ）としての第２回路部と、を有する。基板は、例えば、圧電体基板である。圧電体基板は、例えば、リチウムタンタレート基板、リチウムニオベイト基板等である。ＩＣ部は、複数の直列腕共振子に一対一に対応する複数のＩＤＴ（Interdigital Transducer）電極と、複数の並列腕共振子に一対一に対応する複数のＩＤＴ電極と、を有している。

　３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃは、実装基板９の第１主面９１に実装されている。３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃは、基板の第１主面と第２主面とのうち第１主面が実装基板９側となるように配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々の外周形状は、四角形状である。

　３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々では、基板は、圧電体基板に限らず、例えば、シリコン基板であってもよい。この場合、３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、基板の第１主面上に設けられた低音速膜と、低音速膜上に設けられた圧電体層と、を備える。複数の第ＩＤＴ電極は、圧電体層上に設けられている。低音速膜は、基板上に直接的又は間接的に設けられている。また、圧電体層は、低音速膜上に直接的又は間接的に設けられている。低音速膜では、圧電体層を伝搬するバルク波の音速よりも、低音速膜を伝搬するバルク波の音速が低速である。圧電体層の材料は、例えば、リチウムタンタレートである。低音速膜の材料は、例えば、酸化ケイ素である。圧電体層の厚さは、例えば、ＩＤＴ電極の電極指周期で定まる弾性波の波長をλとしたときに、３．５λ以下である。低音速膜の厚さは、例えば、２．０λ以下である。

　圧電体層は、例えば、リチウムタンタレート、リチウムニオベイト、酸化亜鉛、窒化アルミニウム、又は、チタン酸ジルコン酸鉛のいずれかにより形成されていればよい。また、低音速膜は、酸化ケイ素、ガラス、酸窒化ケイ素、酸化タンタル、酸化ケイ素にフッ素又は炭素又はホウ素を加えた化合物からなる群から選択される少なくとも１種の材料を含んでいればよい。また、基板は、シリコン、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、サファイア、リチウムタンタレート、リチウムニオベイト、水晶、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト、マグネシア及びダイヤモンドからなる群から選択される少なくとも１種の材料を含んでいればよい。

　３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、例えば低音速膜と圧電体層との間に介在する密着層を含んでいてもよい。密着層は、例えば、樹脂（エポキシ樹脂、ポリイミド樹脂）からなる。また、３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、低音速膜と圧電体層との間、圧電体層上、又は低音速膜下のいずれかに誘電体膜を備えていてもよい。

　また、３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、例えば、基板と低音速膜との間に介在する高音速膜を備えていてもよい。高音速膜は、基板上に直接的又は間接的に設けられている。低音速膜は、高音速膜上に直接的又は間接的に設けられている。圧電体層は、低音速膜上に直接的又は間接的に設けられている。高音速膜では、圧電体層を伝搬する弾性波の音速よりも、高音速膜を伝搬するバルク波の音速が高速である。低音速膜では、圧電体層を伝搬するバルク波の音速よりも伝搬するバルク波の音速が低速である。

　高音速膜は、ダイヤモンドライクカーボン、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素、シリコン、サファイア、リチウムタンタレート、リチウムニオベイト、水晶等の圧電体、アルミナ、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト等の各種セラミック、マグネシア、ダイヤモンド、又は、上記各材料を主成分とする材料、上記各材料の混合物を主成分とする材料からなる。

　高音速膜の厚さに関しては、弾性波を圧電体層及び低音速膜に閉じ込める機能を高音速膜が有するため、高音速膜の厚さは厚いほど望ましい。

　３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、例えば、スペーサ層と、カバー部材と、を更に備えてもよい。スペーサ層及びカバー部材は、基板の第１主面側に設けられる。スペーサ層は、実装基板９の厚さ方向Ｄ１からの平面視で、複数のＩＤＴ電極を囲んでいる。実装基板９の厚さ方向Ｄ１からの平面視で、スペーサ層は枠状（矩形枠状）である。スペーサ層は、電気絶縁性を有する。スペーサ層の材料は、例えば、エポキシ樹脂、ポリイミド等の合成樹脂である。カバー部材は、平板状である。実装基板９の厚さ方向Ｄ１からの平面視で、カバー部材は、長方形状であるが、これに限らず、例えば、正方形状であってもよい。３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々では、実装基板９の厚さ方向Ｄ１からの平面視で、カバー部材の外形サイズと、スペーサ層の外形サイズと、カバー部材の外形サイズと、が略同じである。カバー部材は、実装基板９の厚さ方向Ｄ１において基板に対向するようにスペーサ層に配置されている。カバー部材は、実装基板９の厚さ方向Ｄ１において複数のＩＤＴ電極と重複し、かつ、実装基板９の厚さ方向Ｄ１において複数のＩＤＴ電極から離れている。カバー部材は、電気絶縁性を有する。カバー部材の材料は、例えば、エポキシ樹脂、ポリイミド等の合成樹脂である。３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々は、基板とスペーサ層とカバー部材とで囲まれた空間を有する。３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々では、空間には、気体が入っている。気体は、例えば、空気、不活性ガス（例えば、窒素ガス）等である。３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃの各々における複数の端子は、カバー部材から露出している。複数の端子の各々は、例えば、バンプである。各バンプは、例えば、はんだバンプである。各バンプは、はんだバンプに限らず、例えば金バンプであってもよい。

　第１スイッチ４及び第２スイッチ５の各々は、スイッチＩＣである。より詳細には、第１スイッチ４及び第２スイッチ５の各々は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成されたＦＥＴ（Field Effect Transistor）を含むＩＣ部と、を備える１チップのＩＣチップである。基板は、例えば、シリコン基板である。ＩＣ部は、接続状態を切り替える機能を有する機能部である。第１スイッチ４及び第２スイッチ５の各々は、基板の第１主面及び第２主面のうち第１主面が実装基板９の第２主面９２側となるように実装基板９の第２主面９２にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、第１スイッチ４及び第２スイッチ５の各々を構成するＩＣチップの外周形状は、四角形状である。

　出力整合回路１３におけるインダクタ１３１は、例えば、チップインダクタである。出力整合回路１３におけるインダクタ１３１は、例えば、実装基板９の第１主面９１に実装されているが、これに限らない。実装基板９の厚さ方向Ｄ１からの平面視で、インダクタの外周形状は、四角形状である。

　入力整合回路２３におけるインダクタは、例えば、チップインダクタである。入力整合回路２３におけるインダクタは、例えば、実装基板９の第１主面９１に実装されているが、これに限らない。実装基板９の厚さ方向Ｄ１からの平面視で、インダクタの外周形状は、四角形状である。

　３つの整合回路７１Ａ、７１Ｂ、７１Ｃの各々におけるインダクタは、例えば、チップインダクタである。３つの整合回路７１Ａ、７１Ｂ、７１Ｃの各々におけるインダクタは、例えば、実装基板９の第１主面９１に実装されているが、これに限らない。実装基板９の厚さ方向Ｄ１からの平面視で、インダクタの外周形状は、四角形状である。

　複数の外部接続端子８０は、実装基板９の第２主面９２に配置されている。複数の外部接続端子８０の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子８０の各々は、柱状電極である。ここにおいて、柱状電極は、例えば、円柱状の電極である。

　複数の外部接続端子８０は、上述のように、アンテナ端子８１、信号入力端子８２、信号出力端子８３、複数の制御端子８４及び複数のグランド端子８５を含んでいる。複数のグランド端子８５は、上述のように実装基板９のグランド層と電気的に接続されている。グランド層は高周波モジュール１の回路グランドであり、高周波モジュール１の複数の回路素子は、グランド層と電気的に接続されている回路素子を含む。また、複数の外部接続端子８０は、例えば、パワーアンプ１１等に外部から電圧を供給するための電源端子を含む。

　高周波モジュール１は、実装基板９の第１主面９１側において実装基板９の第１主面９１に実装されている複数の回路素子（パワーアンプ１１、３つのデュプレクサ３２Ａ、３２Ｂ、３２Ｃ、出力整合回路１３のインダクタ１３１、入力整合回路のインダクタ、３つの整合回路７１Ａ、７１Ｂ、７１Ｃの各々のインダクタ）等を覆っている第１樹脂層１０１を更に備える。第１樹脂層１０１は、樹脂を含む。第１樹脂層１０１は、樹脂の他にフィラーを含んでいてもよい。

　また、高周波モジュール１は、実装基板９の第２主面９２側において実装基板９の第２主面９２に実装されている複数の回路素子（コントローラ１４、ローノイズアンプ２１、第１スイッチ４及び第２スイッチ５）それぞれの一部を覆っている第２樹脂層１０２を更に備える。第２樹脂層１０２は、コントローラ１４、ローノイズアンプ２１、第１スイッチ４及び第２スイッチ５の各々における基板の第２主面を露出させるように形成されている。したがって、第２樹脂層１０２は、コントローラ１４、ローノイズアンプ２１、第１スイッチ４及び第２スイッチ５における基板の第２主面を露出させるように形成されている。第２樹脂層１０２は、樹脂を含む。第２樹脂層１０２は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１０２の材料は、第１樹脂層１０１の材料と同じ材料であってもよいし、異なる材料であってもよい。

　また、高周波モジュール１は、シールド層を更に備える。シールド層の材料は、例えば、金属である。シールド層は、第１樹脂層１０１の主面１０１１及び外周面１０１３と、実装基板９の外周面９３と、第２樹脂層１０２の外周面１０２３と、を覆っている。シールド層は、実装基板９の有するグランド層と接触している。これにより、シールド層の電位をグランド層の電位と同じにすることができる。

　（１．２）高周波モジュールの製造方法
　高周波モジュールの製造方法では、例えば、実装基板９に複数の回路素子を実装する第１工程を行う。また、第１工程では、実装基板９の第２主面９２に複数の外部接続端子８０の元になる複数の導体ピラーを配置するステップを行う。

　上述の第１工程の後、第２工程を行う。第２工程では、実装基板９の第１主面９１側の複数の回路素子を覆う第１樹脂層１０１を形成するステップと、実装基板９の第２主面９２側の複数の回路素子及び複数の導体ピラーを覆い第２樹脂層１０２の元になる樹脂層を形成するステップと、を行う。

　上述の第２工程の後、第３工程を行う。第３工程では、第２工程において形成した樹脂層等を実装基板９側とは反対側の面から研削する。ここにおいて、第３工程では、樹脂層を研削することにより、第２樹脂層１０２を形成する。また、第３工程では、樹脂層の研削により複数の回路素子のうち少なくとも１つの回路素子における基板の第２主面を露出させた後もさらに研削を行うことにより、複数の回路素子の各々における基板を薄くする。第３工程では、複数の導体ピラーを研削することで複数の外部接続端子８０を形成する。

　上述の第３工程の後、第４工程を行う。第４工程では、シールド層を形成する。なお、第１工程、第２工程及び第３工程は、複数の実装基板９を備えて実装基板９の多数個取りが可能な多数個取り基板に対して行ってもよい。この場合には、例えば、第３工程の後に多数個取り基板を個々の実装基板９に分離した後、第４工程を行えばよい。

　（１．３）まとめ
　（１．３．１）高周波モジュール
　実施形態１に係る高周波モジュール１は、実装基板９と、パワーアンプ１１と、コントローラ１４と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面（ここでは、第１主面９１）に配置されている。コントローラ１４は、実装基板９の第１主面９１と第２主面９２とのうち上記一方の主面とは異なる他方の主面（ここでは、第２主面９２）に配置されている。コントローラ１４は、パワーアンプ１１を制御する。

　実施形態１に係る高周波モジュール１は、パワーアンプ１１をより安定して制御することが可能となる。

　また、実施形態１に係る高周波モジュール１は、複数の外部接続端子８０を備える。複数の外部接続端子８０は、実装基板９の第２主面９２に配置されている。パワーアンプ１１は、実装基板９の第１主面９１に配置されている。コントローラ１４は、実装基板９の第２主面９２に配置されている。

　実施形態１に係る高周波モジュール１は、パワーアンプ１１で発生する熱を放熱させやすくなる。

　また、実施形態１に係る高周波モジュール１では、複数の外部接続端子８０は、制御端子８４を含む。コントローラ１４は、制御端子８４から取得した制御信号に基づいてパワーアンプ１１を制御する。

　実施形態１に係る高周波モジュール１は、パワーアンプ１１をより安定して制御することが可能となる。また、実施形態１に係る高周波モジュール１は、コントローラ１４が実装基板９の第２主面９２に配置されているので、外部回路（例えば、信号処理回路３０１）から送られてくる制御信号（数～数十ＭＨｚのデジタル信号）の不要輻射が原因となる隣接チャネル漏洩電力比（Adjacent Channel Leakage Ratio：ＡＣＬＲ）の劣化及び送信信号の劣化を抑制可能となる。

　ところで、実施形態１に係る高周波モジュール１とは異なり、実装基板の第１主面にコントローラが配置され、実装基板の第２主面に制御端子を含む複数の外部接続端子が配置されている比較例の高周波モジュールでは、制御端子を通ってコントローラに入力される制御信号が実装基板中を通る。比較例の高周波モジュールでは、実装基板中を通る他の信号が制御信号に干渉してしまい、コントローラによるパワーアンプの制御が不安定になる可能性がある。これに対し、実施形態１に係る高周波モジュール１は、上述のように、制御端子８４が実装基板９の第２主面９２に配置されており、コントローラ１４が実装基板９の第２主面９２に配置されている。したがって、実施形態１に係る高周波モジュール１では、制御端子８４とコントローラ１４とを接続する配線を、例えば、実装基板９の複数の導体パターン層のうち実装基板９の厚さ方向Ｄ１で最も第２主面９２側となる導体パターン層に含まれる導体部で構成できる。これにより、実施形態１に係る高周波モジュール１では、制御端子８４とコントローラ１４とを接続する配線が実装基板９の厚さ方向Ｄ１に沿って形成されている場合と比べて、制御信号が他の信号（例えば、送信信号等）の干渉を受けにくくなるので、制御信号と他の信号とのアイソレーションを向上させることが可能となる。これにより、実施形態１に係る高周波モジュール１では、パワーアンプ１１をより安定して制御することが可能となる。

　また、実施形態１に係る高周波モジュール１は、コントローラ１４が実装基板９の第２主面９２に実装されているので、コントローラ１４が実装基板９の第１主面９１に実装されている場合と比べて、実装基板９の第１主面９１に実装される回路素子のレイアウトの自由度が高くなる。また、実施形態１に係る高周波モジュール１は、小型化を図ることが可能となる。

　また、実施形態１に係る高周波モジュール１では、複数の外部接続端子８０は、制御端子８４を複数含む。複数の制御端子８４は、ＭＩＰＩ規格に対応している。コントローラ１４は、ＭＩＰＩ規格に対応しており、複数の制御端子８４に接続されている複数の端子１４８を有する。これにより、実施形態１に係る高周波モジュール１は、ＭＩＰＩ規格に対応した制御信号が他の信号の干渉を受けにくくなる。

　また、実施形態１に係る高周波モジュール１では、パワーアンプ１１は、実装基板９の第１主面９１にフリップチップ実装されている。実装基板９は、貫通電極９５を更に有する。貫通電極９５は、実装基板９において実装基板９の厚さ方向Ｄ１に沿って形成されており、パワーアンプ１１に接続されている。これにより、実施形態１に係る高周波モジュール１では、パワーアンプ１１で発生する熱を、より放熱させやすくなる。

　また、実施形態１に係る高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１とコントローラ１４とは重ならない。これにより、実施形態１に係る高周波モジュール１では、パワーアンプ１１とコントローラ１４とのアイソレーションを向上させることが可能となり、送信信号と制御信号とのアイソレーションを、より向上させることが可能となる。

　また、実施形態１に係る高周波モジュール１は、ローノイズアンプ２１を更に備える。ローノイズアンプ２１は、実装基板９の第２主面９２に実装されている。ローノイズアンプ２１は、受信信号用の信号経路に設けられている。実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１とローノイズアンプ２１とは重ならない。これにより、実施形態１に係る高周波モジュール１は、パワーアンプ１１とローノイズアンプ２１とのアイソレーションを向上させることが可能となる。

　（１．３．２）通信装置
　実施形態１に係る通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波モジュール１に接続されている。信号処理回路３０１は、アンテナ３１０への送信信号を信号処理する。高周波モジュール１は、アンテナ３１０と信号処理回路３０１との間で送信信号を伝達する。

　実施形態１に係る通信装置３００は、高周波モジュール１を備えるので、パワーアンプ１１をより安定して制御することが可能となる。信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。

　（１．４）高周波モジュールの変形例
　（１．４．１）変形例１
　実施形態１の変形例１に係る高周波モジュール１ａについて、図５を参照して説明する。変形例１に係る高周波モジュール１ａに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　変形例１に係る高周波モジュール１ａは、複数の外部接続端子８０がボールバンプである点で、実施形態１に係る高周波モジュール１と相違する。また、変形例１に係る高周波モジュール１ａは、実施形態１に係る高周波モジュール１の第２樹脂層１０２を備えていない点で、実施形態１に係る高周波モジュール１と相違する。変形例１に係る高周波モジュール１ａは、第１スイッチ４、第２スイッチ５及びコントローラ１４の各々と実装基板９の第２主面９２との間の隙間に設けられたアンダーフィル部を備えていてもよい。

　複数の外部接続端子８０の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。

　複数の外部接続端子８０は、ボールバンプにより構成された外部接続端子８０と、柱状電極により構成された外部接続端子８０と、が混在してもよい。

　（１．４．２）変形例２
　実施形態１の変形例２に係る高周波モジュール１ｂについて、図６を参照して説明する。変形例２に係る高周波モジュール１ｂに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　変形例２に係る高周波モジュール１ｂは、第２スイッチ５とコントローラ１４とが１チップ化されている点で、実施形態１に係る高周波モジュール１と相違する。したがって、変形例２に係る高周波モジュール１ｂは、コントローラ１４と第２スイッチ５とを含むＩＣチップ７を有するので、部品点数（ＩＣチップの数）の削減を図れる。これにより、変形例２に係る高周波モジュール１ｂでは、実装基板９の第２主面９２に実装する回路素子のレイアウトの自由度を高くすることが可能となる。また、変形例２に係る高周波モジュール１ｂでは、実装基板９の第２主面９２に配置するグランド端子８５の数を増やすことが可能となる。

　（１．４．３）変形例３
　実施形態１の変形例３に係る高周波モジュール１ｃについて、図７を参照して説明する。変形例３に係る高周波モジュール１ｃに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　変形例３に係る高周波モジュール１ｃは、第２スイッチ５（図１参照）が実装基板９の第２主面９２ではなく第１主面９１に実装されている点で、実施形態１に係る高周波モジュール１と相違する。

　（１．４．４）変形例４
　実施形態１の変形例４に係る高周波モジュール１ｄについて、図８及び９を参照して説明する。変形例４に係る高周波モジュール１ｄに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　変形例４に係る高周波モジュール１ｄは、第１スイッチ４とコントローラ１４とが１チップ化されている点で、実施形態１に係る高周波モジュール１と相違する。したがって、変形例４に係る高周波モジュール１ｄは、コントローラ１４と第１スイッチ４とを含むＩＣチップ３を有するので、部品点数（ＩＣチップの数）の削減を図れる。これにより、変形例４に係る高周波モジュール１ｄは、実装基板９の第２主面９２に実装する回路素子のレイアウトの自由度を高くすることが可能となる。また、変形例４に係る高周波モジュール１ｄは、実装基板９の第２主面９２に配置するグランド端子８５の数を増やすことが可能となる。

　また、変形例４に係る高周波モジュール１ｄは、第２スイッチ５（図１参照）が実装基板９の第２主面９２ではなく第１主面９１に実装されている点で、実施形態１に係る高周波モジュール１と相違する。これにより、変形例４に係る高周波モジュール１ｄは、実装基板９の第２主面９２に実装する回路素子のレイアウトの自由度を更に高くすることが可能となる。

　（１．４．５）変形例５
　実施形態１の変形例５に係る高周波モジュール１ｅについて、図１０及び１１を参照して説明する。変形例５に係る高周波モジュール１ｅに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　変形例５に係る高周波モジュール１ｅは、第１スイッチ４（図１参照）、第２スイッチ５（図１参照）及びローノイズアンプ２１（図１参照）が実装基板９の第２主面９２ではなく第１主面９１に実装されている点で、実施形態１に係る高周波モジュール１と相違する。これにより、変形例５に係る高周波モジュール１ｅは、実装基板９の第２主面９２に実装する回路素子のレイアウトの自由度を更に高くすることが可能となる。

　（１．５）その他の変形例
　上記の実施形態１等は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。

　例えば、実装基板９は、プリント配線板又はＬＴＣＣ基板である場合に限らず、例えば、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、部品内蔵基板等であってもよい。

　また、実装基板９は、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板９の第１主面９１であり、第２面が実装基板９の第２主面９２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。

　パワーアンプ１１は、実装基板９の第１主面９１に配置されているが、これに限らず、実装基板９の第２主面９２に配置されていてもよい。また、パワーアンプ１１は、実装基板９の第１主面９１にフリップチップ実装される代わりに、ボンディングワイヤを利用した実装形態で実装されていてもよい。すなわち、パワーアンプ１１は、基板の第２主面を実装基板９の第１主面９１側としてダイボンド材によって実装基板９の第１主面９１に接合され、基板の第１主面側の端子（パッド電極）が、ボンディングワイヤを介して実装基板９の第１主面９１側の導体パターン層の導体部と電気的に接続されていてもよい。

　また、実施形態１に係る高周波モジュール１において、実装基板９の第２主面９２に実装されている複数の回路素子（コントローラ１４、ローノイズアンプ２１、第１スイッチ４及び第２スイッチ５）の各々における基板の第２主面が第２樹脂層１０２で覆われていてもよい。

　第１スイッチ４及び第２スイッチ５の各々における選択端子の数は、複数であればよく、例示した数に限らない。

　また、実施形態１に係る高周波モジュール１は、第２スイッチ５の代わりに、共通端子５０Ａと３つの選択端子５１Ａ～５３Ａとを有するスイッチＩＣと、共通端子５０Ｂと３つの選択端子５１Ｂ～５３Ｂとを有するスイッチＩＣと、を備えていてもよい。

　また、実施形態１に係る高周波モジュール１において、第１スイッチ４と第２スイッチ５とコントローラ１４とが１チップ化されていてもよい。つまり、高周波モジュール１は、第１スイッチ４と第２スイッチ５とコントローラ１４とを含むＩＣチップを有してもよい。

　第１スイッチ４及び第２スイッチ５の各々は、コントローラ１４によって制御される代わりに、例えば、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号によって制御されてもよい。

　また、パワーアンプ１１の基板は、ガリウム砒素基板に限らず、例えば、シリコン基板であってもよい。この場合、パワーアンプ１１の含むトランジスタは、ＨＢＴではなく、バイポーラトランジスタ又はＭＯＳＦＥＴである。

　また、送信フィルタ１２Ａ、１２Ｂ、１２Ｃ及び受信フィルタ２２Ａ、２２Ｂ、２２Ｃ等のフィルタは、ラダー型フィルタに限らず、例えば、縦結合共振子型弾性表面波フィルタでもよい。

　また、上述のフィルタは、弾性表面波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。

　弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、ＳＡＷ共振子に限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）共振子であってもよい。

　また、フィルタは、ＬＣフィルタであってもよい。フィルタは、弾性波フィルタにより構成されている場合、ＬＣフィルタにより構成されている場合よりも、通過帯域付近の減衰特性を向上させることができる。また、フィルタは、弾性波フィルタにより構成されている場合、ＬＣフィルタにより構成されている場合よりも、ミッドバンドでのΓ（反射係数）を大きくすることができる。

　出力整合回路１３は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された複数のインダクタ及び複数のキャパシタを含むＩＣ部と、を備える１チップのＩＣチップであってもよい。この場合、ＩＣチップは、ＩＰＤ（Integrated Passive Device）であってもよい。基板は、例えば、シリコン基板である。出力整合回路１３は、ＩＰＤの場合、例えば、基板の第１主面及び第２主面のうち第１主面が実装基板９の第１主面９１側となるように実装基板９の第１主面９１にフリップチップ実装される。

　実施形態１に係る高周波モジュール１では、複数の外部接続端子８０の各々の先端部は、例えば、金めっき層を含んでいてもよい。

　高周波モジュール１～１ｅの回路構成は、上述の例に限らない。また、高周波モジュール１～１ｅは、回路構成として、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。

　また、実施形態１に係る通信装置３００は、高周波モジュール１の代わりに、高周波モジュール１ａ、１ｂ、１ｃ、１ｄ、１ｅのいずれかを備えてもよい。

　（実施形態２）
　以下、実施形態２に係る高周波モジュール１について、図１２を参照して説明する。実施形態２に係る高周波モジュール１に関し、実施形態１に係る高周波モジュール１と同様の構成要素には同一の符合を付して説明を適宜省略する。

　実施形態２に係る高周波モジュール１は、実装基板９と、パワーアンプ１１と、コントローラ１４と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面（ここでは、第２主面９２）に配置されている。コントローラ１４は、実装基板９の第１主面９１と第２主面９２とのうち上記一方の主面とは異なる他方の主面（ここでは、第１主面９１）に配置されている。コントローラ１４は、パワーアンプ１１を制御する。

　実施形態２に係る高周波モジュール１は、パワーアンプ１１をより安定して制御することが可能となる。

　また、実施形態２に係る高周波モジュール１は、複数の外部接続端子８０を備える。複数の外部接続端子８０は、実装基板９の第２主面９２に配置されている。パワーアンプ１１は、実装基板９の第２主面９２に配置されている。コントローラ１４は、実装基板９の第１主面９１に配置されている。

　実施形態２に係る高周波モジュール１は、パワーアンプ１１で発生する熱を、例えば高周波モジュール１が実装される回路基板を通して放熱させることが可能となる。

　実施形態２に係る高周波モジュール１は、実施形態１に係る通信装置３００の高周波モジュール１に代えて用いることができる。

　（実施形態３）
　以下、実施形態３に係る高周波モジュール１ｆ及び通信装置３００ｆについて、図１３～１６Ｂを参照して説明する。実施形態３に係る高周波モジュール１ｆ及び通信装置３００ｆに関し、実施形態１に係る高周波モジュール１及び通信装置３００それぞれと同様の構成要素には同一の符合を付して説明を適宜省略する。

　（３．１）高周波モジュール及び通信装置
　（３．１．１）高周波モジュール及び通信装置の回路構成
　以下、図１３に基づいて、実施形態３に係る高周波モジュール１ｆ及び通信装置３００ｆについて説明する。

　高周波モジュール１ｆは、例えば、マルチモード／マルチバンド対応の通信装置３００ｆに用いられる。通信装置３００ｆは、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１ｆは、例えば、４Ｇ規格、５Ｇ規格等に対応可能なモジュールである。

　高周波モジュール１ｆは、例えば、信号処理回路３０１から入力された送信信号（高周波信号）を増幅してアンテナ３１０に出力するように構成されている。また、高周波モジュール１ｆは、アンテナ３１０から入力された受信信号（高周波信号）を増幅して信号処理回路３０１に出力するように構成されている。信号処理回路３０１は、高周波モジュール１ｆの構成要素ではなく、高周波モジュール１ｆを備える通信装置３００ｆの構成要素である。高周波モジュール１ｆは、例えば、通信装置３００ｆが備える信号処理回路３０１によって制御される。通信装置３００ｆは、高周波モジュール１ｆと、信号処理回路３０１と、を備える。通信装置３００ｆは、アンテナ３１０を更に備える。

　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。

　実施形態３に係る高周波モジュール１ｆは、複数（図示例では、２つ）のパワーアンプ１１と、コントローラ１４と、を備える。また、高周波モジュール１ｆは、マルチプレクサ１０を更に備える。また、高周波モジュール１は、複数（図示例では、２つ）の第１スイッチ４と、スイッチ６と、を更に備える。また、高周波モジュール１は、複数（図示例では、２つ）の出力整合回路１３を更に備える。また、高周波モジュール１ｆは、複数（図示例では、２つ）のローノイズアンプ２１を更に備える。また、高周波モジュール１ｆは、複数（図示例では、２つ）の入力整合回路２３を更に備える。

　また、高周波モジュール１ｆは、複数の外部接続端子８０を備えている。複数の外部接続端子８０は、アンテナ端子８１と、信号入力端子８２と、複数（図示例では、２つ）の信号出力端子８３と、複数（図示例では、４つ）の制御端子８４と、複数のグランド端子８５（図１５参照）と、を含む。複数のグランド端子８５は、通信装置３００ｆの備える回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

　高周波モジュール１ｆは、パワーアンプ１１を複数（２つ）備えている点で、実施形態１に係る高周波モジュール１と相違する。また、高周波モジュール１ｆは、出力整合回路１３を２つ備えている点で、実施形態１に係る高周波モジュール１と相違する。また、実施形態３に係る高周波モジュール１ｆは、実施形態１に係る高周波モジュール１のデュプレクサ３２Ａ～３２Ｃを備えておらず、マルチプレクサ１０を備えている点で、実施形態１に係る高周波モジュール１と相違する。また、高周波モジュール１ｆは、ローノイズアンプ２１を複数（２つ）備える点で、実施形態１に係る高周波モジュール１と相違する。また、高周波モジュール１ｆは、入力整合回路２３を２つ備えている点で、実施形態１に係る高周波モジュール１と相違する。また、高周波モジュール１ｆは、第１スイッチ４を複数（２つ）備えている点で、実施形態１に係る高周波モジュール１と相違する。

　以下では、説明の便宜上、２つのパワーアンプ１１の一方を第１パワーアンプ１１Ａと称し、他方を第２パワーアンプ１１Ｂと称することもある。また、２つの出力整合回路１３の一方を第１出力整合回路１３Ａと称し、他方を第２出力整合回路１３Ｂと称することもある。また、２つのローノイズアンプ２１の一方を第１ローノイズアンプ２１Ａと称し、他方を第２ローノイズアンプ２１Ｂと称することもある。また、２つの入力整合回路２３の一方を第１入力整合回路２３Ａと称し、他方を第２入力整合回路２３Ｂと称することもある。また、２つの第１スイッチ４の一方を第１スイッチ４Ａと称し、他方を第１スイッチ４Ｂと称することもある。

　マルチプレクサ１０は、各々が第１入出力端及び第２入出力端を有する複数（例えば、２つ）のフィルタと、１つの共通端子１０５と、複数（図示例では、２つ）の端子１０６、１０７と、を有する。マルチプレクサ１０では、複数のフィルタの第１入出力端が共通端子１０５に接続されている。また、マルチプレクサ１０では、複数のフィルタの第２入出力端が複数の端子１０６、１０７に一対一に接続されている。高周波モジュール１ｆでは、マルチプレクサ１０の共通端子１０５が、アンテナ端子８１に接続されている。アンテナ端子８１は、アンテナ３１０に接続される。

　マルチプレクサ１０では、複数のフィルタは、互いに異なる通過帯域を有する。以下では、説明の便宜上、マルチプレクサ１０において、共通端子１０５と端子１０６との間に接続されているフィルタを第１フィルタと称し、共通端子１０５と端子１０７との間に接続されているフィルタを第２フィルタと称することもある。

　マルチプレクサ１０では、例えば、第１フィルタの通過帯域が５Ｇ　ＮＲ規格のｎ７７の周波数帯域を含み、第２フィルタの通過帯域が５Ｇ　ＮＲ規格のｎ７９の周波数帯域を含むが、第１フィルタの通過帯域と第２フィルタの通過帯域との組み合わせはこれに限らない。例えば、マルチプレクサ１０では、第１フィルタの通過帯域がＷｉ－Ｆｉ（登録商標）の２．４ＧＨｚ帯の周波数帯域を含み、第２フィルタの通過帯域がＷｉ－Ｆｉ（登録商標）の５ＧＨｚ帯の周波数帯域を含んでもよい。

　高周波モジュール１ｆでは、２つのパワーアンプ１１は、マルチプレクサ１０に接続されている。より詳細には、第１パワーアンプ１１Ａは、第１スイッチ４Ａを介してマルチプレクサ１０の端子１０６に接続されている。また、第２パワーアンプ１１Ｂは、第１スイッチ４Ｂを介してマルチプレクサ１０の端子１０７に接続されている。

　第１スイッチ４Ａは、共通端子４０と、複数（図示例では２つ）の選択端子４１、４２と、を有する。第１スイッチ４Ａの共通端子４０は、第１フィルタ（の第２入出力端）に接続されている。第１スイッチ４Ａの選択端子４１は、第１出力整合回路１３Ａを介して第１パワーアンプ１１Ａの出力端子１１２に接続されている。第１スイッチ４Ａの選択端子４２は、第１入力整合回路２３Ａを介して第１ローノイズアンプ２１Ａの入力端子２１１に接続されている。

　第１スイッチ４Ｂは、共通端子４０と、複数（図示例では２つ）の選択端子４１、４２と、を有する。第１スイッチ４Ｂの共通端子４０は、第２フィルタ（の第２入出力端）に接続されている。第１スイッチ４Ｂの選択端子４１は、第２出力整合回路１３Ｂを介して第２パワーアンプ１１Ｂの出力端子１１２に接続されている。第１スイッチ４Ｂの選択端子４２は、第２入力整合回路２３Ｂを介して第２ローノイズアンプ２１Ｂの入力端子２１１に接続されている。

　２つの第１スイッチ４の各々は、複数の選択端子４１、４２のうち１つ以上を共通端子４０に接続可能なスイッチである。

　２つの第１スイッチ４は、例えば、信号処理回路３０１によって制御される。２つの第１スイッチ４の各々は、例えば、ＭＩＰＩ規格に対応している。２つの第１スイッチ４は、例えば、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、共通端子４０と複数の選択端子４１、４２との接続状態を切り替える。２つの第１スイッチ４の各々は、例えば、スイッチＩＣである。

　２つのパワーアンプ１１は、スイッチ６を介して信号入力端子８２に接続されている。スイッチ６は、共通端子６０と、複数（図示例では２つ）の選択端子６１、６２と、を有する。スイッチ６の共通端子６０は、信号入力端子８２に接続されている。スイッチ６の選択端子６１は、第１パワーアンプ１１Ａの入力端子１１１に接続されている。スイッチ６の選択端子６２は、第２パワーアンプ１１Ｂの入力端子１１１に接続されている。スイッチ６は、例えば、信号処理回路３０１によって制御される。スイッチ６は、例えば、ＭＩＰＩ規格に対応している。スイッチ６は、例えば、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって、共通端子６０と複数の選択端子６１、６２との接続状態を切り替える。スイッチ６は、例えば、スイッチＩＣである。

　２つのパワーアンプ１１は、例えば、信号処理回路３０１からの送信信号（高周波信号）を増幅して出力する。２つのパワーアンプ１１は、コントローラ１４によって制御される。コントローラ１４は、２つのパワーアンプ１１と接続されている。コントローラ１４は、複数（例えば、４つ）の制御端子８４を介して信号処理回路３０１に接続される。複数の制御端子８４は、外部回路（例えば、信号処理回路３０１）からの制御信号をコントローラ１４に入力するための端子である。コントローラ１４は、複数の制御端子８４から取得した制御信号に基づいて２つのパワーアンプ１１を制御する。複数の制御端子８４は、例えば、ＭＩＰＩ規格に対応している。コントローラ１４は、制御信号が入力される入力部として、複数の制御端子８４に接続されている複数の端子１４８を有する。複数の端子１４８は、例えば、ＭＩＰＩ規格に対応している。実施形態３に係る高周波モジュール１ｆでは、コントローラ１４は、２つのパワーアンプ１１の各々の有する入力部１１８に接続されている。コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号にしたがって２つのパワーアンプ１１を制御する。ここにおいて、コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号を複数の端子１４８で受けて、この制御信号に基づいて、例えば、２つのパワーアンプ１１にバイアス電流を供給する。コントローラ１４は、２つのパワーアンプ１１を制御するだけに限らず、上述の制御信号に基づいて２つの第１スイッチ４及びスイッチ６も制御してもよい。２つのパワーアンプ１１は、互いに異なる周波数帯域の送信信号を増幅する。

　第１出力整合回路１３Ａは、第１パワーアンプ１１Ａと第１スイッチ４Ａとのインピーダンス整合をとるための回路である。第２出力整合回路１３Ｂは、第２パワーアンプ１１Ｂと第１スイッチ４Ｂとのインピーダンス整合をとるための回路である。

　第１ローノイズアンプ２１Ａの入力端子２１１は、第１入力整合回路２３Ａを介して第１スイッチ４Ａの選択端子４２に接続されている。第２ローノイズアンプ２１Ｂの入力端子２１１は、第２入力整合回路２３Ｂを介して第１スイッチ４Ｂの選択端子４２に接続されている。第１ローノイズアンプ２１Ａは、入力端子２１１に入力された受信信号を増幅して出力端子２１２から出力する。第２ローノイズアンプ２１Ｂは、入力端子２１１に入力された受信信号を増幅して出力端子２１２から出力する。高周波モジュール１ｆでは、複数の外部接続端子８０が、２つのローノイズアンプ２１の出力端子２１２に一対一に接続されている２つの信号出力端子８３を含んでいる。２つの信号出力端子８３は、２つのローノイズアンプ２１のうち対応するローノイズアンプ２１からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子であり、信号処理回路３０１に接続される。

　第１入力整合回路２３Ａは、第１スイッチ４Ａと第１ローノイズアンプ２１Ａとのインピーダンス整合をとるための回路である。第２入力整合回路２３Ｂは、第１スイッチ４Ｂと第２ローノイズアンプ２１Ｂとのインピーダンス整合をとるための回路である。

　また、高周波モジュール１ｆは、複数のグランド端子８５（図１５参照）を含む。複数のグランド端子８５は、通信装置３００ｆの備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

　（３．１．２）高周波モジュールの構造
　以下、高周波モジュール１ｆの構造について図１４～１６Ｂを参照して説明する。

　高周波モジュール１ｆでは、図１４、１６Ａ及び１６Ｂに示すように、実装基板９の第１主面９１に、マルチプレクサ１０と、第１スイッチ４Ａと、第１スイッチ４Ｂと、２つのパワーアンプ１１とが配置されている。第１スイッチ４Ａと第１スイッチ４Ｂとは１チップ化されているが、これに限らず、互いに異なるチップであってもよい。また、高周波モジュール１ｆでは、実装基板９の第１主面９１に、第１出力整合回路１３Ａ、第２出力整合回路１３Ｂ、第１入力整合回路２３Ａ、第２入力整合回路２３Ｂそれぞれの構成要素（回路素子等）が配置されている。

　高周波モジュール１ｆでは、図１５、１６Ａ及び１６Ｂに示すように、実装基板９の第２主面９２に、コントローラ１４と、スイッチ６と、２つのローノイズアンプ２１とが、配置されている。

　（３．２）まとめ
　（３．２．１）高周波モジュール
　実施形態３に係る高周波モジュール１ｆは、実装基板９と、２つのパワーアンプ１１と、コントローラ１４と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。２つのパワーアンプ１１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面（ここでは、第１主面９１）に配置されている。コントローラ１４は、実装基板９の第１主面９１と第２主面９２とのうち上記一方の主面とは異なる他方の主面（ここでは、第２主面９２）に配置されている。コントローラ１４は、２つのパワーアンプ１１を制御する。

　実施形態３に係る高周波モジュール１ｆは、２つのパワーアンプ１１をより安定して制御することが可能となる。

　また、高周波モジュール１ｆは、２つのパワーアンプ１１が、実装基板９の第１主面９１に配置されているので、２つのパワーアンプ１１で発生する熱を放熱させやすくなる。

　また、高周波モジュール１ｆは、コントローラ１４が実装基板９の第２主面９２に配置されているので、外部回路（例えば、信号処理回路３０１）から送られてくる制御信号（数～数十ＭＨｚのデジタル信号）の不要輻射が原因となるＡＣＬＲの劣化及び送信信号の劣化を抑制可能となる。

　また、高周波モジュール１ｆでは、図１６Ａ及び１６Ｂに示すように、実装基板９の厚さ方向Ｄ１において２つのパワーアンプ１１とコントローラ１４とが重なっていない。これにより、コントローラ１４が、２つのパワーアンプ１１からの熱の影響を受けにくくなる。

　また、高周波モジュール１ｆでは、実装基板９の厚さ方向Ｄ１からの平面視で、第１パワーアンプ１１Ａと第１出力整合回路１３Ａとが隣接している。「第１パワーアンプ１１Ａと第１出力整合回路１３Ａとが隣接している」とは、実装基板９の第１主面９１において、第１パワーアンプ１１Ａと、第１出力整合回路１３Ａに含まれる回路素子のうち第１パワーアンプ１１Ａに最も近い回路素子と、を結ぶ直線上に第１出力整合回路１３Ａ以外の回路素子が配置されることなく、第１パワーアンプ１１Ａと第１出力整合回路１３Ａとが隣り合っていることを意味する。高周波モジュール１ｆは、第１パワーアンプ１１Ａの出力端子１１２と第１出力整合回路１３Ａとの間の配線を短くでき、不要な寄生容量を低減でき、送信特性の向上を図れる。また、高周波モジュール１ｆは、第１パワーアンプ１１Ａの出力端子１１２と第１出力整合回路１３Ａとの間の配線を短くできるので、通過損失を抑制することが可能となる。

　また、高周波モジュール１ｆでは、実装基板９の厚さ方向Ｄ１からの平面視で、第２パワーアンプ１１Ｂと第２出力整合回路１３Ｂとが隣接している。「第２パワーアンプ１１Ｂと第２出力整合回路１３Ｂとが隣接している」とは、実装基板９の第１主面９１において、第２パワーアンプ１１Ｂと、第２出力整合回路１３Ｂに含まれる回路素子のうち第２パワーアンプ１１Ｂに最も近い回路素子と、を結ぶ直線上に第２出力整合回路１３Ｂ以外の回路素子が配置されることなく、第２パワーアンプ１１Ｂと第２出力整合回路１３Ｂとが隣り合っていることを意味する。高周波モジュール１ｆは、第２パワーアンプ１１Ｂの出力端子１１２と第２出力整合回路１３Ｂとの間の配線を短くでき、不要な寄生容量を低減でき、送信特性の向上を図れる。また、高周波モジュール１ｆは、第２パワーアンプ１１Ｂの出力端子１１２と第２出力整合回路１３Ｂとの間の配線を短くできるので、通過損失を抑制することが可能となる。

　また、高周波モジュール１ｆは、コントローラ１４が実装基板９の第２主面９２に配置され、各パワーアンプ１１及び各出力整合回路１３が実装基板９の第１主面９１に配置されているので、コントローラ１４と各パワーアンプ１１及び各出力整合回路１３とのアイソレーションを向上できる。また、高周波モジュール１ｆは、ＭＩＰＩ規格に対応した制御信号と、送信信号と、を実装基板９により遮蔽することが可能となる。

　（３．２．２）通信装置
　実施形態３に係る通信装置３００ｆは、高周波モジュール１ｆと、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波モジュール１ｆに接続されている。信号処理回路３０１は、アンテナ３１０への送信信号を信号処理する。また、信号処理回路３０１は、アンテナ３１０からの受信信号を信号処理する。高周波モジュール１ｆは、アンテナ３１０と信号処理回路３０１との間で送信信号及び受信信号を伝達する。

　実施形態３に係る通信装置３００ｆは、高周波モジュール１ｆを備えるので、複数のパワーアンプ１１をより安定して制御することが可能となる。

　（３．３）高周波モジュールの変形例
　（３．３．１）変形例１
　実施形態３の変形例１に係る高周波モジュール１ｇについて、図１７～１９Ｂを参照して説明する。変形例１に係る高周波モジュール１ｇに関し、実施形態３に係る高周波モジュール１ｆと同様の構成要素については、同一の符号を付して説明を省略する。

　変形例１に係る高周波モジュール１ｇでは、図１７、１９Ａ及び１９Ｂに示すように、実装基板９の第１主面９１に、コントローラ１４と、スイッチ６と、２つのローノイズアンプ２１とが、配置されている。

　また、変形例１に係る高周波モジュール１ｇでは、図１８、１９Ａ及び１９Ｂに示すように、実装基板９の第２主面９２に、マルチプレクサ１０と、第１スイッチ４Ａと、第１スイッチ４Ｂと、２つのパワーアンプ１１とが配置されている。第１スイッチ４Ａと第１スイッチ４Ｂとは１チップ化されているが、これに限らず、互いに異なるチップであってもよい。また、変形例１に係る高周波モジュール１ｇでは、実装基板９の第２主面９２に、第１出力整合回路１３Ａ、第２出力整合回路１３Ｂ、第１入力整合回路２３Ａ、第２入力整合回路２３Ｂそれぞれの構成要素（回路素子等）が配置されている。変形例１に係る高周波モジュール１ｇでは、図１９Ａ及び１９Ｂに示すように、実装基板９の厚さ方向Ｄ１からの平面視で、コントローラ１４と２つのパワーアンプ１１とが重ならない。

　変形例１に係る高周波モジュール１ｇは、実装基板９と、２つのパワーアンプ１１と、コントローラ１４と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。２つのパワーアンプ１１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面（ここでは、第２主面９２）に配置されている。コントローラ１４は、実装基板９の第１主面９１と第２主面９２とのうち上記一方の主面とは異なる他方の主面（ここでは、第１主面９１）に配置されている。コントローラ１４は、２つのパワーアンプ１１を制御する。

　変形例１に係る高周波モジュール１ｇは、２つのパワーアンプ１１をより安定して制御することが可能となる。

　（３．３．２）変形例２
　実施形態３の変形例２に係る高周波モジュール１ｈについて、図２０～２２を参照して説明する。変形例２に係る高周波モジュール１ｈに関し、実施形態３に係る高周波モジュール１ｆと同様の構成要素については、同一の符号を付して説明を省略する。

　変形例２に係る高周波モジュール１ｈでは、図２０及び２２に示すように、実装基板９の第１主面９１に、第１スイッチ４Ａと、第１スイッチ４Ｂと、２つのパワーアンプ１１と、スイッチ６とが配置されている。第１スイッチ４Ａと第１スイッチ４Ｂとは１チップ化されているが、これに限らず、互いに異なるチップであってもよい。また、高周波モジュール１ｈでは、実装基板９の第１主面９１に、第１出力整合回路１３Ａ、第２出力整合回路１３Ｂ、第１入力整合回路２３Ａ、第２入力整合回路２３Ｂそれぞれの構成要素（回路素子等）が配置されている。

　高周波モジュール１ｈでは、図２１及び２２に示すように、実装基板９の第２主面９２に、マルチプレクサ１０と、コントローラ１４と、２つのローノイズアンプ２１とが、配置されている。

　変形例２に係る高周波モジュール１ｈは、実施形態３に係る高周波モジュール１ｆとは、マルチプレクサ１０及びスイッチ６の位置が異なる。

　変形例２に係る高周波モジュール１ｈは、実装基板９と、２つのパワーアンプ１１と、コントローラ１４と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。２つのパワーアンプ１１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面（ここでは、第１主面９１）に配置されている。コントローラ１４は、実装基板９の第１主面９１と第２主面９２とのうち上記一方の主面とは異なる他方の主面（ここでは、第２主面９２）に配置されている。コントローラ１４は、２つのパワーアンプ１１を制御する。

　変形例２に係る高周波モジュール１ｈは、２つのパワーアンプ１１をより安定して制御することが可能となる。

　変形例２に係る高周波モジュール１ｈでは、実装基板９の厚さ方向Ｄ１からの平面視で、マルチプレクサ１０は複数のグランド端子８５に囲まれている。これにより、変形例２に係る高周波モジュール１ｈは、マルチプレクサ１０の特性劣化を抑制することが可能となる。

　（実施形態４）
　以下、実施形態４に係る高周波モジュール１ｉ及び通信装置３００ｉについて、図２３～２６Ｂを参照して説明する。実施形態４に係る高周波モジュール１ｉ及び通信装置３００ｉに関し、実施形態１に係る高周波モジュール１及び通信装置３００それぞれと同様の構成要素には同一の符合を付して説明を適宜省略する。

　（４．１）高周波モジュール及び通信装置
　（４．１．１）高周波モジュール及び通信装置の概要
　実施形態４に係る高周波モジュール１ｉ及び通信装置３００ｉの回路構成について、図２３を参照して説明する。

　実施形態４に係る高周波モジュール１ｉは、例えば、通信装置３００ｉに用いられる。通信装置３００ｉは、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）であってもよい。高周波モジュール１ｉは、例えば、４Ｇ規格、５Ｇ規格に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ　ＬＴＥ規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲである。高周波モジュール１ｉは、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。

　高周波モジュール１ｉは、例えば、信号処理回路３０１から入力された送信信号（高周波信号）を増幅してアンテナ３１０に出力できるように構成されている。また、高周波モジュール１ｉは、アンテナ３１０から入力された受信信号（高周波信号）を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１ｉの構成要素ではなく、高周波モジュール１ｉを備える通信装置３００ｉの構成要素である。実施形態４に係る高周波モジュール１ｉは、例えば、通信装置３００ｉの備える信号処理回路３０１によって制御される。通信装置３００ｉは、高周波モジュール１ｉと、信号処理回路３０１と、を備える。通信装置３００ｉは、アンテナ３１０を更に備える。通信装置３００ｉは、高周波モジュール１ｉが実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。

　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。高周波モジュール１ｉは、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。

　実施形態４に係る高周波モジュール１ｉは、パワーアンプ１１と、コントローラ１４と、を備える。また、実施形態４に係る高周波モジュール１ｉは、マルチプレクサ１０と、複数（図示例では２つ）の第１スイッチ４と、複数（図示例では２つ）のデュプレクサ３２Ａ、３２Ｂと、出力整合回路１３と、スイッチ６と、を更に備える。また、高周波モジュール１ｉは、複数（図示例では２つ）のローノイズアンプ２１と、複数の入力整合回路２３と、複数（図示例では２つ）の受信フィルタ２２Ｄ、２２Ｅと、複数（図示例では３つ）の第２スイッチ５と、複数（図示例では４つ）の整合回路７１Ａ、７１Ｂ、７１Ｄ、７１Ｅを更に備える。

　以下では、説明の便宜上、２つのローノイズアンプ２１の一方を第１ローノイズアンプ２１Ａと称し、他方を第２ローノイズアンプ２１Ｂと称することもある。また、２つの入力整合回路２３の一方を第１入力整合回路２３Ａと称し、他方を第２入力整合回路２３Ｂと称することもある。また、２つの第１スイッチ４の一方を第１スイッチ４Ａと称し、他方を第１スイッチ４Ｂと称することもある。また、３つの第２スイッチ５のうち出力整合回路１３に接続されている第２スイッチ５を第２スイッチ５Ａと称し、第１入力整合回路２３Ａに接続されている第２スイッチ５を第２スイッチ５Ｂと称し、第２入力整合回路２３Ｂに接続されている第２スイッチ５を第２スイッチ５Ｃと称することもある。

　マルチプレクサ１０は、各々が第１入出力端及び第２入出力端を有する複数のフィルタ（例えば、２つ）と、１つの共通端子１０５と、複数（図示例では、２つ）の端子１０６、１０７と、を有する。マルチプレクサ１０では、複数のフィルタの第１入出力端が共通端子１０５に接続されている。また、マルチプレクサ１０では、複数のフィルタの第２入出力端が複数の端子１０６、１０７に一対一に接続されている。高周波モジュール１ｉでは、マルチプレクサ１０の共通端子１０５が、アンテナ端子８１に接続されている。アンテナ端子８１は、アンテナ３１０に接続されている。また、マルチプレクサ１０の端子１０６が、第１スイッチ４Ａの共通端子４０に接続されている。また、マルチプレクサ１０の端子１０７が、第１スイッチ４Ｂの共通端子４０に接続されている。

　マルチプレクサ１０では、複数のフィルタは、互いに異なる通過帯域を有する。以下では、説明の便宜上、マルチプレクサ１０において、共通端子１０５と端子１０６との間に接続されているフィルタを第１フィルタと称し、共通端子１０５と端子１０７との間に接続されているフィルタを第２フィルタと称することもある。

　マルチプレクサ１０では、例えば、第２フィルタは、第１フィルタの通過帯域よりも低周波数側に通過帯域を有する。第１フィルタは、ミッドハイバンド用フィルタであり、第２フィルタは、ローバンド用フィルタである。第１フィルタの通過帯域は、例えば、Ｂａｎｄ１、Ｂａｎｄ３、Ｂａｎｄ４、Ｂａｎｄ１１、Ｂａｎｄ２５、Ｂａｎｄ７０、Ｂａｎｄ３４、Ｂａｎｄ３９、Ｂａｎｄ７、Ｂａｎｄ３０、Ｂａｎｄ４０、Ｂａｎｄ４１、Ｂａｎｄ５３、ｎ７５及びｎ７６のいずれかを含む。第２フィルタの通過帯域は、例えば、Ｂａｎｄ７１、Ｂａｎｄ２８Ａ、Ｂａｎｄ２８Ｂ、Ｂａｎｄ１２、Ｂａｎｄ１３、Ｂａｎｄ１４、Ｂａｎｄ２０、Ｂａｎｄ２６及びＢａｎｄ８のいずれかを含む。実施形態４に係る高周波モジュール１ｉは、ミッドハイバンドの受信信号の受信とローバンドの受信信号の受信とが可能なダイバシティモジュールである。

　実施形態４に係る高周波モジュール１ｉでは、第１スイッチ４Ａの２つの選択端子４１、４２のうち選択端子４１に整合回路７１Ａを介してデュプレクサ３２Ａが接続され、選択端子４２に整合回路７１Ｂを介してデュプレクサ３２Ｂが接続されている。デュプレクサ３２Ａは、送信フィルタ１２Ａと、受信フィルタ２２Ａと、を有する。デュプレクサ３２Ｂは、送信フィルタ１２Ｂと、受信フィルタ２２Ｂと、を有する。

　パワーアンプ１１の入力端子１１１は、スイッチ６を介して複数（図示例では、２つ）の信号入力端子８２に接続されている。スイッチ６は、共通端子６０と、複数（図示例では、２つ）の選択端子６１、６２と、を有する。スイッチ６の共通端子６０は、パワーアンプ１１の入力端子１１１に接続されている。スイッチ６の複数の選択端子６１、６２は、複数の信号入力端子８２に一対一に接続されている。

　パワーアンプ１１の出力端子１１２は、出力整合回路１３及び第２スイッチ５Ａを介して２つのデュプレクサ３２Ａ、３２Ｂと接続される。第２スイッチ５Ａは、共通端子５０Ａと、２つの選択端子５１Ａ、５２Ａと、を有する。第２スイッチ５Ａの共通端子５０Ａは、出力整合回路１３に接続されている。第２スイッチ５Ａの選択端子５１Ａは、デュプレクサ３２Ａの送信フィルタ１２Ａに接続されている。第２スイッチ５Ａの選択端子５２Ａは、デュプレクサ３２Ｂの送信フィルタ１２Ｂに接続されている。

　第１ローノイズアンプ２１Ａの入力端子２１１は、第１入力整合回路２３Ａ及び第２スイッチ５Ｂを介して２つのデュプレクサ３２Ａ、３２Ｂと接続される。第２スイッチ５Ｂは、共通端子５０Ｂと、２つの選択端子５１Ｂ、５２Ｂと、を有する。第２スイッチ５Ｂの共通端子５０Ｂは、第１入力整合回路２３Ａに接続されている。第２スイッチ５Ｂの選択端子５１Ｂは、デュプレクサ３２Ａの受信フィルタ２２Ａに接続されている。第２スイッチ５Ｂの選択端子５２Ｂは、デュプレクサ３２Ｂの受信フィルタ２２Ｂに接続されている。

　第１ローノイズアンプ２１Ａの出力端子２１２は、複数の外部接続端子８０に含まれている信号出力端子８３Ａに接続されている。

　実施形態４に係る高周波モジュール１ｉでは、第１スイッチ４Ｂの２つの選択端子４１、４２のうち選択端子４１に整合回路７１Ｄを介して受信フィルタ２２Ｄが接続され、選択端子４２に整合回路７１Ｅを介して受信フィルタ２２Ｅが接続されている。

　第２ローノイズアンプ２１Ｂの入力端子２１１は、第２入力整合回路２３Ｂ及び第２スイッチ５Ｃを介して２つの受信フィルタ２２Ｄ、２２Ｅと接続される。第２スイッチ５Ｃは、共通端子５０Ｃと、２つの選択端子５１Ｃ、５２Ｃと、を有する。第２スイッチ５Ｃの共通端子５０Ｃは、第２入力整合回路２３Ｂに接続されている。第２スイッチ５Ｃの選択端子５１Ｃは、受信フィルタ２２Ｄに接続されている。第２スイッチ５Ｃの選択端子５２Ｃは、受信フィルタ２２Ｅに接続されている。

　第２ローノイズアンプ２１Ｂの出力端子２１２は、複数の外部接続端子８０に含まれている信号出力端子８３Ｂに接続されている。

　２つの整合回路７１Ｄ、７１Ｅの各々は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。

　（４．１．２）高周波モジュールの構造
　以下、高周波モジュール１ｉの構造について図２４～２６Ｂを参照して説明する。

　高周波モジュール１ｉでは、図２４、２６Ａ及び２６Ｂに示すように、実装基板９の第１主面９１に、マルチプレクサ１０と、第１スイッチ４Ａと、第１スイッチ４Ｂと、スイッチ６と、パワーアンプ１１とが配置されている。第１スイッチ４Ａと第１スイッチ４Ｂとは１チップ化されているが、これに限らず、互いに異なるチップであってもよい。また、高周波モジュール１ｉでは、実装基板９の第１主面９１に、４つの整合回路７１Ａ、７１Ｂ、７１Ｄ、７１Ｅ、出力整合回路１３、第１入力整合回路２３Ａ、第２入力整合回路２３Ｂそれぞれの構成要素（回路素子等）が配置されている。また、高周波モジュール１ｉでは、実装基板９の第１主面９１に、２つのデュプレクサ３２Ａ、３２Ｂと、２つの受信フィルタ２２Ｄ、２２Ｅと、が配置されている。２つの受信フィルタ２２Ｄ、２２Ｅの各々は、例えば、弾性波フィルタであり、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ共振子である。

　２つの受信フィルタ２２Ｄ、２２Ｅの各々は、例えば、第１主面及び第２主面を有する基板と、この基板の第１主面側に形成されている回路部と、を備える。基板は、例えば、圧電体基板である。圧電体基板は、例えば、リチウムタンタレート基板、リチウムニオベイト基板等である。回路部は、複数の直列腕共振子に一対一に対応する複数のＩＤＴ電極と、複数の並列腕共振子に一対一に対応する複数のＩＤＴ電極と、を有している。２つの受信フィルタ２２Ｄ、２２Ｅは、基板の第１主面と第２主面とのうち第１主面が実装基板９側となるように配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、２つの受信フィルタ２２Ｄ、２２Ｅの各々の外周形状は、四角形状である。

　高周波モジュール１ｉでは、図２５、２６Ａ及び２６Ｂに示すように、実装基板９の第２主面９２に、コントローラ１４と、３つの第２スイッチ５Ａ、５Ｂ、５Ｃと、２つのローノイズアンプ２１とが、配置されている。実施形態４に係る高周波モジュール１ｉでは、第１ローノイズアンプ２１Ａと第２スイッチ５Ｂとが１チップ化されているが、これに限らず、互いに別のチップであってもよい。また、実施形態４に係る高周波モジュール１ｉでは、第２ローノイズアンプ２１Ｂと第２スイッチ５Ｃとが１チップ化されているが、これに限らず、互いに別のチップであってもよい。

　（４．２）まとめ
　（４．２．１）高周波モジュール
　実施形態４に係る高周波モジュール１ｉは、実装基板９と、パワーアンプ１１と、コントローラ１４と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面（ここでは、第１主面９１）に配置されている。コントローラ１４は、実装基板９の第１主面９１と第２主面９２とのうち上記一方の主面とは異なる他方の主面（ここでは、第２主面９２）に配置されている。コントローラ１４は、パワーアンプ１１を制御する。

　実施形態４に係る高周波モジュール１ｉは、パワーアンプ１１をより安定して制御することが可能となる。

　また、高周波モジュール１ｉは、パワーアンプ１１が、実装基板９の第１主面９１に配置されているので、パワーアンプ１１で発生する熱を放熱させやすくなる。

　また、高周波モジュール１ｉでは、コントローラ１４が実装基板９の第２主面９２に配置されているので、外部回路（例えば、信号処理回路３０１）から送られてくる制御信号（数～数十ＭＨｚのデジタル信号）の不要輻射が原因となるＡＣＬＲの劣化及び送信信号の劣化を抑制可能となる。

　また、高周波モジュール１ｉでは、図２６Ａ及び２６Ｂに示すように、実装基板９の厚さ方向Ｄ１においてパワーアンプ１１とコントローラ１４との一部同士が重なっている。これにより、高周波モジュール１ｉでは、パワーアンプ１１からコントローラ１４への熱の伝達を抑制しつつ、コントローラ１４とパワーアンプ１１とを接続している配線の長さをより短くすることが可能となる。

　また、高周波モジュール１ｉでは、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１と出力整合回路１３とが隣接している。「パワーアンプ１１と出力整合回路１３とが隣接している」とは、実装基板９の第１主面９１において、パワーアンプ１１と、出力整合回路１３に含まれる回路素子のうちパワーアンプ１１に最も近い回路素子と、を結ぶ直線上に出力整合回路１３以外の回路素子が配置されることなく、パワーアンプ１１と出力整合回路１３とが隣り合っていることを意味する。これにより、高周波モジュール１ｉは、パワーアンプ１１の出力端子１１２と出力整合回路１３との間の配線を短くでき、不要な寄生容量を低減でき、送信特性の向上を図れる。また、高周波モジュール１ｉは、パワーアンプ１１の出力端子１１２と出力整合回路１３との間の配線を短くできるので、通過損失を抑制することが可能となる。

　また、高周波モジュール１ｉでは、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１と２つのローノイズアンプ２１とが重ならない。これにより、高周波モジュール１ｉでは、パワーアンプ１１と２つのローノイズアンプ２１とのアイソレーションを向上させることができる。高周波モジュール１ｉでは、実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９は、長方形状である。高周波モジュール１ｉでは、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１が、実装基板９の長手方向の一端に位置し、２つのローノイズアンプ２１が、実装基板９の長手方向の他端に位置している。高周波モジュール１ｉでは、実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９の２つの短辺のうち一方の短辺（以下、第１短辺ともいう）に沿ってパワーアンプ１１が配置され、他方の短辺（以下、第２短辺ともいう）に沿って２つのローノイズアンプ２１が配置されている。実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９の長手方向において、パワーアンプ１１と各ローノイズアンプ２１との距離は、パワーアンプ１１と実装基板９の第１短辺との第１距離、及び、２つのローノイズアンプ２１と実装基板９の第２辺との第２距離よりも長い。これにより、高周波モジュール１ｉでは、パワーアンプ１１と２つのローノイズアンプ２１とのアイソレーションを更に向上させることができる。

　また、高周波モジュール１ｉは、コントローラ１４が実装基板９の第２主面９２に配置され、パワーアンプ１１及び出力整合回路１３が実装基板９の第１主面９１に配置されているので、コントローラ１４とパワーアンプ１１及び出力整合回路１３とのアイソレーションを向上できる。また、高周波モジュール１ｉは、ＭＩＰＩ規格に対応した制御信号と、送信信号と、を実装基板９により遮蔽することが可能となる。

　（４．２．２）通信装置
　実施形態４に係る通信装置３００ｉは、高周波モジュール１ｉと、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波モジュール１ｉに接続されている。信号処理回路３０１は、アンテナ３１０への送信信号を信号処理する。高周波モジュール１ｉは、アンテナ３１０と信号処理回路３０１との間で送信信号を伝達する。

　実施形態４に係る通信装置３００ｉは、高周波モジュール１ｉを備えるので、パワーアンプ１１をより安定して制御することが可能となる。

　（４．３）高周波モジュールの変形例
　（４．３．１）変形例１
　実施形態４の変形例１に係る高周波モジュール１ｊについて、図２７～２９を参照して説明する。変形例１に係る高周波モジュール１ｊに関し、実施形態４に係る高周波モジュール１ｉと同様の構成要素については、同一の符号を付して説明を省略する。

　変形例１に係る高周波モジュール１ｊは、マルチプレクサ１０が実装基板９の第１主面９１ではなく第２主面９２に配置されている点で、実施形態４に係る高周波モジュール１ｉと相違する。

　変形例１に係る高周波モジュール１ｊは、実施形態４に係る高周波モジュール１ｉと同様、パワーアンプ１１をより安定して制御することが可能となる。

　（４．３．２）変形例２
　実施形態４の変形例２に係る高周波モジュール１ｋについて、図３０～３２Ｂを参照して説明する。変形例２に係る高周波モジュール１ｋに関し、実施形態４に係る高周波モジュール１ｉと同様の構成要素については、同一の符号を付して説明を省略する。

　変形例２に係る高周波モジュール１ｋでは、図３０、３２Ａ及び３２Ｂに示すように、実装基板９の第１主面９１に、マルチプレクサ１０と、コントローラ１４と、３つの第２スイッチ５Ａ、５Ｂ、５Ｃと、２つのローノイズアンプ２１とが、配置されている。

　また、変形例２に係る高周波モジュール１ｋでは、図３１、３２Ａ及び３２Ｂに示すように、実装基板９の第２主面９２に、第１スイッチ４Ａと、第１スイッチ４Ｂと、スイッチ６と、パワーアンプ１１とが配置されている。第１スイッチ４Ａと第１スイッチ４Ｂとは１チップ化されているが、これに限らず、互いに異なるチップであってもよい。また、変形例２に係る高周波モジュール１ｋでは、実装基板９の第２主面９２に、４つの整合回路７１Ａ、７１Ｂ、７１Ｄ、７１Ｅ、出力整合回路１３、第１入力整合回路２３Ａ、第２入力整合回路２３Ｂそれぞれの構成要素（回路素子等）が配置されている。また、高周波モジュール１ｋでは、実装基板９の第２主面９２に、２つのデュプレクサ３２Ａ、３２Ｂと、２つの受信フィルタ２２Ｄ、２２Ｅと、が配置されている。

　変形例２に係る高周波モジュール１ｋは、実装基板９と、パワーアンプ１１と、コントローラ１４と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。パワーアンプ１１は、実装基板９の第１主面９１と第２主面９２とのうち一方の主面（ここでは、第２主面９２）に配置されている。コントローラ１４は、実装基板９の第１主面９１と第２主面９２とのうち上記一方の主面とは異なる他方の主面（ここでは、第１主面９１）に配置されている。コントローラ１４は、パワーアンプ１１を制御する。

　変形例２に係る高周波モジュール１ｋは、パワーアンプ１１をより安定して制御することが可能となる。

　また、高周波モジュール１ｋでは、図３２Ａ及び３２Ｂに示すように、実装基板９の厚さ方向Ｄ１においてパワーアンプ１１とコントローラ１４との一部同士が重なっている。より詳細には、高周波モジュール１ｋでは、実装基板９の厚さ方向Ｄ１においてパワーアンプ１１とコントローラ１４との一部同士のみが重なっており、互いの一部以外の部分同士は重ならない。これにより、高周波モジュール１ｋでは、パワーアンプ１１からコントローラ１４への熱の伝達を抑制しつつ、コントローラ１４とパワーアンプ１１とを接続している配線の長さをより短くすることが可能となる。

　（態様）
　本明細書には、以下の態様が開示されている。

　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、実装基板（９）と、パワーアンプ（１１）と、コントローラ（１４）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。パワーアンプ（１１）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち一方の主面に配置されている。コントローラ（１４）は、実装基板（９）の第１主面（９１）と第２主面（９２）とのうち上記一方の主面とは異なる他方の主面に配置されている。コントローラ（１４）は、パワーアンプ（１１）を制御する。

　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、パワーアンプ（１１）をより安定して制御することが可能となる。

　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｈ；１ｉ；１ｊ）は、第１の態様において、複数の外部接続端子（８０）を更に備える。複数の外部接続端子（８０）は、実装基板（９）の第２主面（９２）に配置されている。パワーアンプ（１１）は、実装基板（９）の第１主面（９１）に配置されている。コントローラ（１４）は、実装基板（９）の第２主面（９２）に配置されている。

　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｈ；１ｉ；１ｊ）は、パワーアンプ（１１）で発生する熱を放熱させやすくなる。

　第３の態様に係る高周波モジュール（１ｇ；１ｋ）は、第１の態様において、複数の外部接続端子（８０）を更に備える。複数の外部接続端子（８０）は、実装基板（９）の第２主面（９２）に配置されている。パワーアンプ（１１）は、実装基板（９）の第２主面（９２）に配置されている。コントローラ（１４）は、実装基板（９）の第１主面（９１）に配置されている。

　第３の態様に係る高周波モジュール（１ｇ；１ｋ）は、パワーアンプ（１１）で発生する熱を、例えば高周波モジュール（１ｇ；１ｋ）が実装される回路基板を通して放熱させることが可能となる。

　第４の態様に係る高周波モジュール（１ｆ；１ｇ；１ｈ）は、第２又は３の態様において、パワーアンプ（１１）を複数備える。コントローラ（１４）は、複数のパワーアンプ（１１）を制御する。

　第４の態様に係る高周波モジュール（１ｆ；１ｇ；１ｈ）は、複数のパワーアンプ（１１）をより安定して制御することが可能となる。

　第５の態様に係る高周波モジュール（１ｆ；１ｇ；１ｈ）では、第４の態様において、複数のパワーアンプ（１１）は、互いに異なる周波数帯域の送信信号を増幅する。

　第５の態様に係る高周波モジュール（１ｆ；１ｇ；１ｈ）は、複数のパワーアンプ（１１）それぞれの性能の向上を図ることが可能となる。

　第６の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）では、第２～５の態様のいずれか一つにおいて、複数の外部接続端子（８０）は、制御端子（８４）を含む。コントローラ（１４）は、制御端子（８４）から取得した制御信号に基づいてパワーアンプ（１１）を制御する。

　第６の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、パワーアンプ（１１）をより安定して制御することが可能となる。

　第７の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）では、第６の態様において、複数の外部接続端子（８０）は、制御端子（８４）を複数含む。複数の制御端子（８４）は、ＭＩＰＩ規格に対応している。コントローラ（１４）は、ＭＩＰＩ規格に対応しており、複数の制御端子（８４）に接続されている複数の端子（１４８）を有する。

　第７の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、ＭＩＰＩ規格に対応した制御信号が他の信号の干渉を受けにくくなる。

　第８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）では、第１～７の態様のいずれか一つの態様において、実装基板（９）は、貫通電極（９５）を更に有する。貫通電極（９５）は、実装基板（９）の厚さ方向（Ｄ１）に沿って形成されており、パワーアンプ（１１）に接続されている。

　第８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、パワーアンプ（１１）で発生する熱を、より放熱させやすくなる。

　第９の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ）では、第１～８の態様のいずれか一つにおいて、実装基板（９）の厚さ方向（Ｄ１）からの平面視で、パワーアンプ（１１）とコントローラ（１４）とは重ならない。

　第９の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ）は、パワーアンプ（１１）とコントローラ（１４）とのアイソレーションを向上させることが可能となる。

　第１０の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｉ；１ｊ；１ｋ）は、第１～９の態様のいずれか一つにおいて、複数の送信フィルタ（１２Ａ，１２Ｂ，１２Ｃ）と、バンドセレクトスイッチ（第２スイッチ５）と、を更に備える。複数の送信フィルタ（１２Ａ，１２Ｂ，１２Ｃ）は、互いに異なる通信バンドの送信帯域を通過帯域とする。バンドセレクトスイッチ（第２スイッチ５）は、実装基板（９）の第１主面（９１）又は第２主面（９２）に配置されている。バンドセレクトスイッチ（第２スイッチ５）は、パワーアンプ（１１）と複数の送信フィルタ（１２Ａ，１２Ｂ，１２Ｃ）との間に接続されている。コントローラ（１４）は、バンドセレクトスイッチ（第２スイッチ５）を制御する。

　第１１の態様に係る高周波モジュール（１ｂ）は、第１０の態様において、コントローラ（１４）とバンドセレクトスイッチ（第２スイッチ５）とを含むＩＣチップ（７）を有する。

　第１１の態様に係る高周波モジュール（１ｂ）では、コントローラ（１４）とバンドセレクトスイッチ（第２スイッチ５）とが互いに異なるＩＣチップである場合と比べて、部品点数の削減を図れる。

　第１２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）では、第２～６の態様のいずれか一つにおいて、複数の外部接続端子（８０）は、アンテナ端子（８１）を含む。高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、アンテナスイッチ（第１スイッチ４）を更に備える。アンテナスイッチ（第１スイッチ４）は、実装基板（９）の第１主面（９１）又は第２主面（９２）に配置されている。アンテナスイッチ（第１スイッチ４）は、アンテナ端子（８１）に接続されている。コントローラ（１４）は、アンテナスイッチ（第１スイッチ４）を制御する。

　第１３の態様に係る高周波モジュール（１ｄ）は、第１２の態様において、コントローラ（１４）とアンテナスイッチ（第１スイッチ４）とを含むＩＣチップ（３）を有する。

　第１３の態様に係る高周波モジュール（１ｄ）は、コントローラ（１４）とアンテナスイッチ（第１スイッチ４）とが互いに異なるＩＣチップである場合と比べて、部品点数の削減を図れる。

　第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、第１～１３の態様のいずれか一つにおいて、ローノイズアンプ（２１）を更に備える。ローノイズアンプ（２１）は、実装基板（９）の上記他方の主面（第１主面９１又は第２主面９２）に配置されている（つまり、ローノイズアンプ２１は、第１主面９１と第２主面９２とのうちパワーアンプ１１が配置されている主面とは異なる主面に配置されている）。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、パワーアンプ（１１）とローノイズアンプ（２１）とは重ならない。

　第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、パワーアンプ（１１）とローノイズアンプ（２１）とのアイソレーションを向上させることができる。

　第１５の態様に係る通信装置（３００；３００ｆ；３００ｉ）は、第１～１４の態様のいずれか一つの高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ；１ｈ；１ｉ；１ｊ；１ｋ）は、信号処理回路（３０１）に接続されている。

　第１５の態様に係る通信装置（３００；３００ｆ；３００ｉ）は、パワーアンプ（１１）をより安定して制御することが可能となる。

　１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋ　高周波モジュール
　３　ＩＣチップ
　４、４Ａ、４Ｂ　第１スイッチ（アンテナスイッチ）
　４０　共通端子
　４１～４３　選択端子
　５、５Ａ、５Ｂ　第２スイッチ（バンドセレクトスイッチ）
　５０Ａ、５０Ｂ　共通端子
　５１Ａ、５２Ａ、５３Ａ、５１Ｂ、５２Ｂ、５３Ｂ　選択端子
　６　スイッチ
　６０　共通端子
　６１、６２　選択端子
　７　ＩＣチップ
　１０　マルチプレクサ
　１０５　共通端子
　１０６　端子
　１０７　端子
　１１　パワーアンプ
　１１Ａ　第１パワーアンプ
　１１Ｂ　第２パワーアンプ
　１１１　入力端子
　１１２　出力端子
　１２Ａ、１２Ｂ、１２Ｃ　送信フィルタ
　１３　出力整合回路
　１３Ａ　第１出力整合回路
　１３Ｂ　第２出力整合回路
　１４　コントローラ
　１４８　端子
　２１　ローノイズアンプ
　２１Ａ　第１ローノイズアンプ
　２１Ｂ　第２ローノイズアンプ
　２１１　入力端子
　２１２　出力端子
　２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ　受信フィルタ
　２３　入力整合回路
　２３Ａ　第１入力整合回路
　２３Ｂ　第２入力整合回路
　３２Ａ、３２Ｂ、３２Ｃ　デュプレクサ
　７１Ａ、７１Ｂ、７１Ｃ、７１Ｄ、７１Ｅ　整合回路
　８０　外部接続端子
　８１　アンテナ端子
　８２　信号入力端子
　８３　信号出力端子
　８４　制御端子
　８５　グランド端子
　９　実装基板
　９１　第１主面
　９２　第２主面
　９３　外周面
　９５　貫通電極
　１０１　第１樹脂層
　１０１１　主面
　１０１３　外周面
　１０２　第２樹脂層
　１０２１　主面
　１０２３　外周面
　３００、３００ｆ、３００ｉ　通信装置
　３０１　信号処理回路
　３０２　ＲＦ信号処理回路
　３０３　ベースバンド信号処理回路
　３１０　アンテナ
　Ｄ１　厚さ方向

Claims (15)

1. 　互いに対向する第１主面及び第２主面を有する実装基板と、
   　前記実装基板の前記第１主面と前記第２主面とのうち一方の主面に配置されているパワーアンプと、
   　前記実装基板の前記第１主面と前記第２主面とのうち前記一方の主面とは異なる他方の主面に配置されており、前記パワーアンプを制御するコントローラと、を備える、
   　高周波モジュール。
2. 　前記実装基板の前記第２主面に配置されている複数の外部接続端子を更に備え、
   　前記パワーアンプは、前記実装基板の前記第１主面に配置されており、
   　前記コントローラは、前記実装基板の前記第２主面に配置されている、
   　請求項１に記載の高周波モジュール。
3. 　前記実装基板の前記第２主面に配置されている複数の外部接続端子を更に備え、
   　前記パワーアンプは、前記実装基板の前記第２主面に配置されており、
   　前記コントローラは、前記実装基板の前記第１主面に配置されている、
   　請求項１に記載の高周波モジュール。
4. 　前記パワーアンプを複数備え、
   　前記コントローラは、前記複数のパワーアンプを制御する、
   　請求項２又は３に記載の高周波モジュール。
5. 　前記複数のパワーアンプは、互いに異なる周波数帯域の送信信号を増幅する、
   　請求項４に記載の高周波モジュール。
6. 　前記複数の外部接続端子は、制御端子を含み、
   　前記コントローラは、前記制御端子から取得した制御信号に基づいて前記パワーアンプを制御する、
   　請求項２～５のいずれか一項に記載の高周波モジュール。
7. 　前記複数の外部接続端子は、前記制御端子を複数含み、
   　前記複数の制御端子は、ＭＩＰＩ規格に対応しており、
   　前記コントローラは、前記ＭＩＰＩ規格に対応しており、前記複数の制御端子に接続されている複数の端子を有する、
   　請求項６に記載の高周波モジュール。
8. 　前記実装基板は、
   　　前記実装基板の厚さ方向に沿って形成されており、前記パワーアンプに接続されている貫通電極を更に有する、
   　請求項１～７のいずれか一項に記載の高周波モジュール。
9. 　前記実装基板の厚さ方向からの平面視で、前記パワーアンプと前記コントローラとは重ならない、
   　請求項１～８のいずれか一項に記載の高周波モジュール。
10. 　互いに異なる通信バンドの送信帯域を通過帯域とする複数の送信フィルタと、
    　前記実装基板の前記第１主面又は前記第２主面に配置されており、前記パワーアンプと前記複数の送信フィルタとの間に接続されているバンドセレクトスイッチと、を更に備え、
    　前記コントローラは、前記バンドセレクトスイッチを制御する、
    　請求項１～９のいずれか一項に記載の高周波モジュール。
11. 　前記コントローラと前記バンドセレクトスイッチとを含むＩＣチップを有する、、
    　請求項１０に記載の高周波モジュール。
12. 　前記複数の外部接続端子は、アンテナ端子を含み、
    　前記実装基板の前記第１主面又は前記第２主面に配置されており、前記アンテナ端子に接続されているアンテナスイッチを更に備え、
    　前記コントローラは、前記アンテナスイッチを制御する、
    　請求項２～６のいずれか一項に記載の高周波モジュール。
13. 　前記コントローラと前記アンテナスイッチとを含むＩＣチップを有する、
    　請求項１２に記載の高周波モジュール。
14. 　前記実装基板の前記他方の主面に配置されているローノイズアンプを更に備え、
    　前記実装基板の厚さ方向からの平面視で、前記パワーアンプと前記ローノイズアンプとは重ならない、
    　請求項１～１３のいずれか一項に記載の高周波モジュール。
15. 　請求項１～１４のいずれか一項に記載の高周波モジュールと、
    　前記高周波モジュールに接続されている信号処理回路と、を備える、
    　通信装置。

Images