JP2022011971A - 高周波モジュール及び通信装置 - Google Patents

Abstract

【課題】特性が向上された複数の低雑音増幅器を有する小型の高周波モジュールなどを提供する。
【解決手段】高周波モジュール１は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子１００と、ＩＣ素子１００の外部に設けられたインダクタＬと、を備える。ＩＣ素子１００は、トランジスタを各々が有する複数の低雑音増幅器２１、２２及び２３と、トランジスタＴＲ１及びＴＲ２の各々のエミッタ又はソースに接続された少なくとも１つのインダクタＬ１及びＬ２と、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のエミッタ又はソースとインダクタＬとの間に接続されたスイッチ回路１１０と、を含む。インダクタＬは、スイッチ回路１１０とグランドとの間に接続され、かつ、スイッチ回路１１０を介してインダクタＬ１及びＬ２の各々と直列に接続される。
【選択図】図２

Description

本発明は、高周波モジュール及び通信装置に関する。

特許文献１には、増幅トランジスタと増幅トランジスタのソース又はエミッタに接続されたインダクタとが集積化された、低雑音増幅器として動作可能な集積回路が開示されている。特許文献１に開示された集積回路では、インダクタは金属配線を利用して形成されている。

特開平１０－１２６１７４号公報

上記従来技術のように、集積回路内にインダクタを金属配線で形成する場合、一定以上のスペースが必要になり、集積回路のサイズが大きくなる。複数の低雑音増幅器を集積化した場合には、増幅トランジスタだけでなく、インダクタのスペースも更に必要になるため、集積回路のサイズが更に大きくなる。また、増幅トランジスタのソース又はエミッタに接続されたインダクタは、低雑音増幅器の特性に与える影響が大きいため、低損失のインダクタが求められている。

そこで、本発明は、特性が向上された複数の低雑音増幅器を有する小型の高周波モジュール及び通信装置を提供する。

本発明の一態様に係る高周波モジュールは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子と、前記ＩＣ素子の外部に設けられた外部インダクタと、を備え、前記ＩＣ素子は、増幅トランジスタを各々が有する複数の低雑音増幅器と、少なくとも１つの前記増幅トランジスタの各々のエミッタ又はソースに接続された少なくとも１つのインダクタと、複数の前記増幅トランジスタの各々のエミッタ又はソースと前記外部インダクタとの間に接続されたスイッチ回路と、を含み、前記外部インダクタは、前記スイッチ回路とグランドとの間に接続され、かつ、前記スイッチ回路を介して前記少なくとも１つのインダクタの各々と直列に接続される。

本発明の一態様に係る通信装置は、高周波信号を処理する信号処理回路と、前記信号処理回路とアンテナとの間で前記高周波信号を伝送する上記高周波モジュールと、を備える。

本発明によれば、特性が向上された複数の低雑音増幅器を有する小型の高周波モジュール及び通信装置を提供することができる。

図１は、実施の形態に係る高周波モジュール及び通信装置の回路構成図である。 図２は、実施の形態に係る高周波モジュールのＩＣ素子の回路構成図である。 図３は、実施の形態に係る高周波モジュールの断面図である。 図４は、実施の形態の変形例１に係る高周波モジュールの断面図である。 図５は、実施の形態の変形例２に係る高周波モジュールの断面図である。 図６は、実施の形態の変形例３に係る高周波モジュールの断面図である。

以下では、本発明の実施の形態に係る高周波モジュール及び通信装置について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。

また、本発明の回路構成において、「直接接続される」とは、他の回路素子を介さずに接続端子及び／又は配線導体で直接接続されることを意味する。一方、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。また、「ＡとＢとの間に接続される」とは、ＡとＢとの間でＡ及びＢの両方に接続されることを意味する。

また、本発明の部品配置において、「基板の平面視」とは、基板の主面に直交する方向から基板の主面に物体を正投影して見ることを意味する。また、「基板の平面視において、ＡはＢに重なる」とは、主面に正投影されたＡの領域の少なくとも一部が、主面に正投影されたＢの領域の少なくとも一部に重なることを意味する。

また、「部品が基板に配置される」とは、部品が基板と接触した状態で基板上に配置されることに加えて、基板と接触せずに基板の上方に配置されること（例えば、部品が、基板上に配置された他の部品上に積層されること）、及び、部品の一部又は全部が基板内に埋め込まれて配置されることを含む。また、「部品が基板の主面に配置される」とは、部品が基板の主面と接触した状態で主面上に配置されることに加えて、部品が主面と接触せずに主面の上方に配置されること、及び、部品の一部が主面側から基板内に埋め込まれて配置されることを含む。

また、本明細書において、平行又は垂直などの要素間の関係性を示す用語、及び、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

（実施の形態）
［１．高周波モジュール及び通信装置の回路構成］
以下では、本実施の形態に係る高周波モジュール１及び通信装置５の回路構成について、図１を用いて説明する。図１は、本実施の形態に係る高周波モジュール１及び通信装置５の回路構成図である。

［１－１．通信装置の回路構成］
まず、通信装置５の回路構成について説明する。図１に示されるように、本実施の形態に係る通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦＩＣ３と、ＢＢＩＣ４と、を備える。以下、通信装置５の各構成要素について順に説明する。

高周波モジュール１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波モジュール１の回路構成については後で説明する。

アンテナ２は、高周波モジュール１のアンテナ接続端子９０に接続され、外部から高周波信号を受信して高周波モジュール１へ出力する。

ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理によって生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、高周波モジュール１が有するスイッチ及び低雑音増幅器などを制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部又は全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣ４又は高周波モジュール１に実装されてもよい。

ＢＢＩＣ４は、高周波モジュール１が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４が処理する信号は、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のための音声信号などである。

なお、本実施の形態に係る通信装置５において、アンテナ２及びＢＢＩＣ４は、必須の構成要素ではない。

［１－２．高周波モジュールの回路構成］
次に、高周波モジュール１の回路構成について説明する。図１に示されるように、高周波モジュール１は、低雑音増幅器２１、２２及び２３と、スイッチ回路５１及び５２と、フィルタ６１、６２及び６３と、整合回路（ＭＮ）７１、７２及び７３と、アンテナ接続端子９０と、高周波出力端子９１と、を備える。また、高周波モジュール１は、ＩＣ素子１００を備える。複数の低雑音増幅器２１、２２及び２３は、ＩＣ素子１００に含まれている。また、図１には示されていないが、高周波モジュール１は、ＩＣ素子１００に電気的に接続されたインダクタＬ（図２を参照）を備える。

アンテナ接続端子９０は、外部接続端子の一例であり、アンテナ２に接続されている。

高周波出力端子９１は、外部接続端子の一例であり、高周波モジュール１の外部に高周波信号を提供するための端子である。高周波出力端子９１は、ＲＦＩＣ３に接続されている。

低雑音増幅器２１、２２及び２３はそれぞれ、ＩＣ素子１００に含まれる複数の低雑音増幅器の１つである。低雑音増幅器２１、２２及び２３はそれぞれ、通信バンドＡ、Ｂ及びＣの高周波信号を増幅する。低雑音増幅器２１、２２及び２３のいずれかで増幅された各通信バンドの高周波信号は、スイッチ回路５２を介して高周波出力端子９１から出力される。

通信バンドＡ、Ｂ及びＣは、無線アクセス技術（ＲＡＴ：Ｒａｄｉｏ Ａｃｃｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ）を用いて構築される通信システムのために、標準化団体によって予め定義された周波数バンドである。標準化団体は、例えば、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）などである。

通信バンドＡ、Ｂ及びＣは、同一の通信システム又は互いに異なる通信システムのための互いに異なる通信バンドである。例えば、通信バンドＡ、Ｂ及びＣとしては、５ＧＮＲ（５ｔｈ Ｇｅｎｅｒａｔｉｏｎ Ｎｅｗ Ｒａｄｉｏ）バンド、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）バンド及びＷＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）バンドなどを用いることができるが、これらに限定されない。

低雑音増幅器２１、２２及び２３の具体的な構成については、図２を用いて後で説明する。

フィルタ６１は、アンテナ接続端子９０と低雑音増幅器２１との間に接続されている。フィルタ６１は、アンテナ接続端子９０から入力された高周波受信信号のうち、通信バンドＡの受信帯域の信号を通過させる。

フィルタ６２は、アンテナ接続端子９０と低雑音増幅器２２との間に接続されている。フィルタ６２は、アンテナ接続端子９０から入力された高周波受信信号のうち、通信バンドＢの受信帯域の信号を通過させる。

フィルタ６３は、アンテナ接続端子９０と低雑音増幅器２３との間に接続されている。フィルタ６３は、アンテナ接続端子９０から入力された高周波受信信号のうち、通信バンドＣの受信帯域の信号を通過させる。

整合回路７１は、低雑音増幅器２１の入力整合回路であり、低雑音増幅器２１の入力端子に接続されている。整合回路７１は、フィルタ６１と低雑音増幅器２１との間で、フィルタ６１及び低雑音増幅器２１に直接接続されている。整合回路７１は、フィルタ６１と低雑音増幅器２１との間のインピーダンス整合をとる。

整合回路７２は、低雑音増幅器２２の入力整合回路であり、低雑音増幅器２２の入力端子に接続されている。整合回路７２は、フィルタ６２と低雑音増幅器２２との間で、フィルタ６２及び低雑音増幅器２２に直接接続されている。整合回路７２は、フィルタ６２と低雑音増幅器２２との間のインピーダンス整合をとる。

整合回路７３は、低雑音増幅器２３の入力整合回路であり、低雑音増幅器２３の入力端子に接続されている。整合回路７３は、フィルタ６３と低雑音増幅器２３との間で、フィルタ６３及び低雑音増幅器２３に直接接続されている。整合回路７３は、フィルタ６３と低雑音増幅器２３との間のインピーダンス整合をとる。

スイッチ回路５１は、アンテナ接続端子９０とフィルタ６１、６２及び６３との間に接続されている。具体的には、スイッチ回路５１は、端子５１１、５１２、５１３及び５１４を有する。端子５１１は、共通端子であり、アンテナ接続端子９０に接続されている。端子５１２、５１３及び５１４はそれぞれ、選択端子であり、フィルタ６１、６２及び６３に接続されている。スイッチ回路５１は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５１２、５１３及び５１４のいずれかを端子５１１に接続することができる。つまり、スイッチ回路５１は、アンテナ２及びフィルタ６１の接続と、アンテナ２及びフィルタ６２の接続と、アンテナ２及びフィルタ６３の接続と、を切り替えることができる。スイッチ回路５１は、例えばＳＰ３Ｔ（Ｓｉｎｇｌｅ－Ｐｏｌｅ Ｔｒｉｐｌｅ－Ｔｈｒｏｗ）型のスイッチ回路で構成され、アンテナスイッチと呼ばれる。

スイッチ回路５２は、高周波出力端子９１と低雑音増幅器２１、２２及び２３との間に接続されている。具体的には、スイッチ回路５２は、端子５２１、５２２、５２３及び５２４を有する。端子５２１は、共通端子であり、高周波出力端子９１に接続されている。端子５２２、５２３及び５２４はそれぞれ、選択端子であり、低雑音増幅器２１、２２及び２３の出力端子に接続されている。スイッチ回路５２は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５２２、５２３及び５２４のいずれかを端子５２１に接続することができる。つまり、スイッチ回路５２は、ＲＦＩＣ３及び低雑音増幅器２１の接続と、ＲＦＩＣ３及び低雑音増幅器２２の接続と、ＲＦＩＣ３及び低雑音増幅器２３の接続と、を切り替えることができる。スイッチ回路５２は、例えばＳＰ３Ｔ型のスイッチ回路で構成され、バンドセレクトスイッチと呼ばれる。

なお、図１に示される回路素子のいくつかは、高周波モジュール１に含まれていなくてもよい。例えば、高周波モジュール１は、少なくともＩＣ素子１００を備えればよく、他の回路素子を備えなくてもよい。

［１－３．ＩＣ素子の回路構成］
次に、ＩＣ素子１００の回路構成について図２を用いて説明する。図２は、本実施の形態に係るＩＣ素子１００の回路構成図である。

図２に示されるように、ＩＣ素子１００は、低雑音増幅器２１、２２及び２３と、インダクタＬ１及びＬ２と、スイッチ回路１１０と、を備える。また、ＩＣ素子１００は、接続端子１０１を備える。接続端子１０１は、ＩＣ素子１００の外部接続端子である。接続端子１０１は、インダクタＬを介してグランドに接続されている。

低雑音増幅器２１は、トランジスタＴＲ１を有する。トランジスタＴＲ１は、入力端子Ｉｎ１に入力された高周波信号（具体的には、通信バンドＡの高周波信号）を増幅し、出力端子Ｏｕｔ１から出力する増幅トランジスタである。

トランジスタＴＲ１は、例えば電界効果トランジスタ（ＦＥＴ）である。トランジスタＴＲ１のゲートは、低雑音増幅器２１の入力端子Ｉｎ１に接続されている。トランジスタＴＲ１のドレインは、低雑音増幅器２１の出力端子Ｏｕｔ１に接続されている。トランジスタＴＲ１のソースは、インダクタＬ１に接続されている。

低雑音増幅器２２は、トランジスタＴＲ２を有する。トランジスタＴＲ２は、入力端子Ｉｎ２に入力された高周波信号（具体的には、通信バンドＢの高周波信号）を増幅し、出力端子Ｏｕｔ２から出力する増幅トランジスタである。

トランジスタＴＲ２は、例えばＦＥＴである。トランジスタＴＲ２のゲートは、低雑音増幅器２２の入力端子Ｉｎ２に接続されている。トランジスタＴＲ２のドレインは、低雑音増幅器２２の出力端子Ｏｕｔ２に接続されている。トランジスタＴＲ２のソースは、インダクタＬ２に接続されている。

低雑音増幅器２３は、トランジスタＴＲ３を有する。トランジスタＴＲ３は、入力端子Ｉｎ３に入力された高周波信号（具体的には、通信バンドＣの高周波信号）を増幅し、出力端子Ｏｕｔ３から出力する増幅トランジスタである。

トランジスタＴＲ３は、例えばＦＥＴである。トランジスタＴＲ３のゲートは、低雑音増幅器２３の入力端子Ｉｎ３に接続されている。トランジスタＴＲ３のドレインは、低雑音増幅器２３の出力端子Ｏｕｔ３に接続されている。トランジスタＴＲ３のソースは、スイッチ回路１１０に接続されている。

スイッチ回路１１０は、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のソースと接続端子１０１との間に接続されている。スイッチ回路１１０は、端子１１１、１１２、１１３及び１１４を有する。端子１１１は、共通端子であり、接続端子１０１に接続されている。端子１１２、１１３及び１１４はそれぞれ、選択端子であり、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のソースに接続されている。具体的には、端子１１２は、インダクタＬ１を介してトランジスタＴＲ１のソースに接続されている。端子１１３は、インダクタＬ２を介してトランジスタＴＲ２のソースに接続されている。端子１１４は、トランジスタＴＲ３のソースに直接接続されている。

スイッチ回路１１０は、トランジスタＴＲ１、ＴＲ２及びＴＲ３のソースとインダクタＬとの接続を切り替える。具体的には、スイッチ回路１１０は、例えばＲＦＩＣ３からの制御信号に基づいて、端子１１２、１１３及び１１４のいずれかを端子１１１に接続することができる。つまり、スイッチ回路１１０は、トランジスタＴＲ１のソース及びインダクタＬの接続と、トランジスタＴＲ２のソース及びインダクタＬの接続と、トランジスタＴＲ３のソース及びインダクタＬの接続と、を切り替えることができる。スイッチ回路１１０は、例えばＳＰ３Ｔ型のスイッチ回路で構成される。

スイッチ回路１１０は、スイッチ回路５１及び５２と連動して制御される。例えば、通信バンドＡの高周波信号がアンテナ２で受信された場合、スイッチ回路５１では端子５１１と端子５１２とが接続され、スイッチ回路５２では端子５２１と端子５２２とが接続され、スイッチ回路１１０では端子１１１と端子１１２とが接続される。これにより、通信バンドＡの高周波信号を低雑音増幅器２１によって増幅することができる。

本実施の形態では、トランジスタＴＲ１、ＴＲ２及びＴＲ３はいずれも、スイッチ回路１１０を介してソース接地される。例えば、スイッチ回路１１０が端子１１１と端子１１２とを接続することにより、トランジスタＴＲ１のソースは、インダクタＬ１及びＬを介してグランドに接続される。スイッチ回路１１０が端子１１１と端子１１３とを接続することにより、トランジスタＴＲ２のソースは、インダクタＬ２及びＬを介してグランドに接続される。スイッチ回路１１０が端子１１１と端子１１４とを接続することにより、トランジスタＴＲ３のソースは、インダクタＬを介してグランドに接続される。

インダクタＬ、Ｌ１及びＬ２はそれぞれ、ＩＣ素子１００が含む複数のトランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のソースインダクタの一部又は全部として機能する。インダクタＬ１及びＬ２はそれぞれ、ＩＣ素子１００の内部に設けられたインダクタである。インダクタＬは、ＩＣ素子１００の外部に設けられた外部インダクタの一例である。インダクタＬは、接続端子１０１とグランドとの間に接続されている。インダクタＬは、スイッチ回路１１０を介してインダクタＬ１及びＬ２の各々と直列に接続される。

ソースインダクタは、ソース接地される増幅トランジスタのソースとグランドとの間に接続されるインダクタである。ソースインダクタは、増幅トランジスタのソースとグランドとの間のインピーダンスを調整する。このインピーダンスが適切な値に調整されることにより、増幅トランジスタは、入力される高周波信号を適切に増幅することができる。

ソースインダクタのインダクタンスは、増幅トランジスタに入力される高周波信号の周波数に応じて定めることができる。具体的には、増幅トランジスタに入力される高周波信号の周波数が低い場合には、ソースインダクタのインダクタンスを大きくする。

本実施の形態では、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々に入力される高周波信号の周波数が異なっている。このため、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のソースインダクタのインダクタンスが異なる。例えば、トランジスタＴＲ１に入力される通信バンドＡの高周波信号の周波数が最も低く、トランジスタＴＲ３に入力される通信バンドＣの高周波信号の周波数が最も高い場合を想定する。この場合、トランジスタＴＲ１のソースインダクタのインダクタンスが最も大きくなり、トランジスタＴＲ３のソースインダクタのインダクタンスが最も小さくなる。

本実施の形態では、トランジスタＴＲ１のソースインダクタは、ＩＣ素子１００内のインダクタＬ１とＩＣ素子１００の外部のインダクタＬとの直列接続によって構成されている。トランジスタＴＲ２のソースインダクタは、ＩＣ素子１００内のインダクタＬ２とＩＣ素子１００の外部のインダクタＬとの直列接続によって構成されている。トランジスタＴＲ３のソースインダクタは、ＩＣ素子１００の外部のインダクタＬのみで構成されている。

このように、外部のインダクタＬは、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々に共通して設けられている。インダクタＬのインダクタンスは、トランジスタＴＲ３のソースインダクタとして適切な値に調整されている。トランジスタＴＲ１及びＴＲ２の各々に不足するインダクタンスを補うために、ＩＣ素子１００の内部に個別にインダクタＬ１及びＬ２が設けられている。

ＩＣ素子１００の外部のインダクタＬは、一般的にＩＣ素子１００の内部に形成されるインダクタＬ１及びＬ２よりもＱ値が高い。Ｑ値が高くて低損失のインダクタＬを利用することにより、低雑音増幅器２１、２２及び２３の各々の電気特性を向上させることができる。

例えば、インダクタＬのインダクタンスは、インダクタＬ１及びＬ２のいずれのインダクタンスよりも大きい。ソースインダクタとして必要なインダクタンスのできるだけ多くを、Ｑ値が高くて低損失のインダクタＬのインダクタンスが占めることにより、電気特性を向上させることができる。

なお、トランジスタＴＲ３と端子１１４との間にもインダクタが接続されていてもよい。

［２．高周波モジュールの部品配置］
次に、以上のように構成された高周波モジュール１の部品配置について、図３を用いて説明する。

図３は、本実施の形態に係る高周波モジュール１の断面図である。図３に示されるように、高周波モジュール１は、図１に示される回路素子を内蔵する回路部品に加えて、さらに、チップインダクタ１２０と、モジュール基板１３０と、樹脂部材１４０及び１４１と、複数のポスト電極１５０と、シールド電極層１６０と、を備える。

モジュール基板１３０は、主面１３１及び１３２を有する。モジュール基板１３０は、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板、高温同時焼成セラミックス（ＨＴＣＣ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板、部品内蔵基板、再配線層（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）を有する基板、又は、プリント基板などであるが、これらに限定されない。

主面１３１は、第１主面の一例であり、上面又は表面と呼ばれる場合がある。主面１３１には、スイッチ回路５１と、フィルタ６１と、整合回路７１と、チップインダクタ１２０とが配置されている。なお、図３には示されていないが、スイッチ回路５２、フィルタ６２及び６３と、整合回路７２及び７３とも主面１３１に配置されている。

主面１３２は、第１主面の反対側の第２主面の一例であり、下面又は裏面と呼ばれる場合がある。主面１３２には、ＩＣ素子１００が配置されている。なお、各素子の主面１３１及び１３２への振り分けは、一例にすぎず、特に限定されない。

ＩＣ素子１００は、半導体チップ（ダイとも呼ばれる）の表面及び内部に形成された電子回路を有する部品（半導体集積回路）である。ＩＣ素子１００は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成され、具体的にはＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）プロセスにより製造される。これにより、ＩＣ素子１００を安価に製造することができる。なお、ＩＣ素子１００は、ＧａＡｓ、ＳｉＧｅ及びＧａＮの少なくとも１つで構成されていてもよい。これにより、高品質なＩＣ素子１００を製造することができる。

チップインダクタ１２０は、図２に示されるインダクタＬを含む第１チップ部品の一例である。本実施の形態では、チップインダクタ１２０は、平面視において、ＩＣ素子１００と重なっている。例えば、図３に示されるように、チップインダクタ１２０は、平面視において、ＩＣ素子１００内のインダクタＬ１と重なっている。なお、チップインダクタ１２０は、インダクタＬ１の代わりに、又は、インダクタＬ１だけでなく、インダクタＬ２と重なっていてもよい。

スイッチ回路５１及び５２は、ＩＣ素子１００と同様に、半導体集積回路によって実現される。なお、スイッチ回路５１及び５２は、ＩＣ素子１００に含まれていてもよい。

フィルタ６１、６２及び６３の各々は、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ、ＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ、ＬＣ共振フィルタ若しくは誘電体フィルタ、又は、これらの任意の組み合わせにより実現されるが、これらに限定されない。

整合回路７１、７２及び７３の各々は、例えばインダクタ及び／又はキャパシタを含み、表面実装デバイス（ＳＭＤ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）で構成されている。表面実装デバイスは、整合回路７１、７２及び７３の少なくとも１つを含む第２チップ部品の一例である。

なお、フィルタ６１、６２及び６３並びに整合回路７１、７２及び７３は、その一部又は全部がモジュール基板１３０内に形成されてもよく、集積型受動デバイス（ＩＰＤ：Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅ）で構成されてもよい。

モジュール基板１３０は、ビア導体１３３が設けられている。ビア導体１３３は、モジュール基板１３０を厚み方向に沿って貫通するスルービアに充填された導体である。ビア導体１３３は、ＩＣ素子１００の接続端子１０１（図２を参照）と、チップインダクタ１２０とを電気的に接続する。

なお、ビア導体１３３は、主面１３１側に形成されたブラインドビアに充填された導体と、主面１３２側に形成されたブラインドビアに充填された導体と、２つのブラインドビアに充填された導体をモジュール基板１３０内で接続する平面電極パターンと、で構成されてもよい。

樹脂部材１４０は、モジュール基板１３０の主面１３１上に配置され、主面１３１に配置された回路部品を覆っている。樹脂部材１４１は、モジュール基板１３０の主面１３２上に配置され、主面１３２に配置された回路部品を覆っている。樹脂部材１４０及び１４１は、各回路部品の機械強度及び耐湿性などの信頼性を確保する機能を有する。

複数のポスト電極１５０は、アンテナ接続端子９０及び高周波出力端子９１を含む複数の外部接続端子を構成する。複数のポスト電極１５０の各々は、モジュール基板１３０の主面１３２に配置され、主面１３２から垂直に延びている。複数のポスト電極１５０の各々は、樹脂部材１４１を貫通し、その一端が樹脂部材１４１から露出している。樹脂部材１４１から露出した複数のポスト電極１５０の一端は、高周波モジュール１の下面側に設けられたマザー基板上の入出力端子及び／又はグランド電極などに接続される。

シールド電極層１６０は、例えばスパッタ法により形成された金属薄膜であり、樹脂部材１４０の上面及び側面と、モジュール基板１３０の側面と、樹脂部材１４１の側面とを覆うように形成されている。シールド電極層１６０は、グランド電位に設定され、外来ノイズが高周波モジュール１を構成する回路部品に侵入することを抑制することができる。

［３．効果など］
以上のように、本実施の形態に係る高周波モジュール１は、ＩＣ素子１００と、ＩＣ素子１００の外部に設けられたインダクタＬと、を備える。ＩＣ素子１００は、増幅トランジスタを各々が有する複数の低雑音増幅器２１、２２及び２３と、トランジスタＴＲ１及びＴＲ２の各々のエミッタ又はソースに接続されたインダクタＬ１及びＬ２と、複数のトランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のエミッタ又はソースとインダクタＬとの間に接続されたスイッチ回路１１０と、を含む。インダクタＬは、スイッチ回路１１０とグランドとの間に接続され、かつ、スイッチ回路１１０を介してインダクタＬ１及びＬ２の各々と直列に接続される。

これにより、複数の低雑音増幅器２１、２２及び２３を集積化することで、高周波モジュール１を小型化することができる。また、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のソースインダクタの一部又は全部がインダクタＬとしてＩＣ素子１００の外部に設けられているので、ＩＣ素子１００の内部に含めるインダクタＬ１及びＬ２に必要なスペースが小さくなる。したがって、高周波モジュール１の小型化を実現することができる。

また、ＩＣ素子１００の外部に設けられるインダクタＬは、ＩＣ素子１００の内部に形成する場合よりもＱ値を容易に高めることができる。ソースインダクタの一部又は全部のＱ値が高くなり、損失を減少させることができるので、低雑音増幅器２１、２２及び２３の電気特性を向上させることができる。

複数の低雑音増幅器２１、２２及び２３はそれぞれ、複数の通信バンドに対応しており、対応する通信バンドの高周波信号を適切に増幅することができる。したがって、マルチバンドに対応し、特性が向上された低雑音増幅器２１、２２及び２３を有する小型の高周波モジュール１を実現することができる。

なお、トランジスタＴＲ１、ＴＲ２及びＴＲ３の各々のソースインダクタの全てをＩＣ素子１００の外部に設けることで、低雑音増幅器２１、２２及び２３の特性を向上させることができる。しかしながら、ＩＣ素子１００には、低雑音増幅器毎に外部接続端子が必要となるので、ＩＣ素子１００の小型化が難しくなる。本実施の形態によれば、ＩＣ素子１００がスイッチ回路１１０を備えることにより、外部接続端子の個数を削減することができ、小型化を実現することができる。

また、例えば、インダクタＬのインダクタンスは、インダクタＬ１及びＬ２のいずれのインダクタンスよりも大きい。

これにより、ソースインダクタとして必要なインダクタンスのうちできるだけ多くを、Ｑ値が高いインダクタＬのインダクタンスが占めることができるので、特性を向上させることができる。

また、例えば、本実施の形態に係る高周波モジュール１は、さらに、主面１３１と、主面１３１の反対側の主面１３２と、を有するモジュール基板１３０と、主面１３１に配置されたチップ部品と、を備える。ＩＣ素子１００は、主面１３２に配置されている。インダクタＬを含むチップ部品であるチップインダクタ１２０は、平面視において、ＩＣ素子１００と重なっている。

これにより、インダクタＬをチップインダクタ１２０として構成することにより、インダクタＬのＱ値を高めることができる。また、高周波モジュール１に含まれる部品をモジュール基板１３０の両面に配置することで、片面のみに配置する場合よりもモジュール基板１３０の面積を縮小することができ、高周波モジュール１の小型化を実現することができる。また、チップインダクタ１２０とＩＣ素子１００とが平面視で重なることにより、チップインダクタ１２０とＩＣ素子１００とを結ぶ配線長を短くすることができる。このため、配線ロス及び配線ばらつきによる不整合損を低減することができ、高周波モジュール１の電気特性を向上させることができる。

また、例えば、チップインダクタ１２０は、モジュール基板１３０の平面視において、ＩＣ素子１００内のインダクタＬ１又はＬ２と重なっている。

これにより、チップインダクタ１２０（インダクタＬ）とインダクタＬ１又はＬ２との配線長をさらに短くすることができる。このため、配線ロス及び配線ばらつきによる不整合損をより低減することができ、高周波モジュール１の電気特性を更に向上させることができる。

また、例えば、本実施の形態に係る通信装置５は、高周波信号を処理するＲＦＩＣ３と、ＲＦＩＣ３とアンテナ２との間で高周波信号を伝送する高周波モジュール１と、を備える。

これにより、通信装置５において、高周波モジュール１と同様の効果を実現することができる。

［４．変形例］
以下では、上記実施の形態の複数の変形例について説明する。

［４－１．変形例１］
まず、変形例１について説明する。本変形例では、ＩＣ素子と入力整合回路との位置関係が実施の形態とは主として異なる。以下では、実施の形態との相違点を中心に説明し、共通点の説明を省略又は簡略化する。

図４は、本変形例に係る高周波モジュール１Ａの断面図である。図４に示されるように、整合回路７１を含むチップ部品は、平面視において、ＩＣ素子１００内の少なくとも１つのインダクタと重ならない。具体的には、整合回路７１は、平面視において、ＩＣ素子１００内のインダクタＬ１及びＬ２のいずれとも重ならない。図４に示される例では、整合回路７１は、平面視において、ＩＣ素子１００と重なっていない。

なお、図示されていないが、整合回路７２及び７３の各々を含むチップ部品も、平面視において、ＩＣ素子１００内の少なくとも１つのインダクタと重なっていなくてもよい。

以上のように、本変形例に係る高周波モジュール１Ａは、複数の低雑音増幅器２１、２２及び２３の１つの入力整合回路を含むチップ部品を備える。当該チップ部品は、平面視において、ＩＣ素子１００内のインダクタＬ１又はＬ２と重ならない。

これにより、整合回路７１、７２及び７３とＩＣ素子１００内のインダクタＬ１及びＬ２との電磁界結合を抑制することができるので、高周波モジュール１Ａの電気特性を向上させることができる。

［４－２．変形例２］
次に、変形例２について説明する。本変形例では、ＩＣ素子と入力整合回路との間にグランド電極パターンが設けられている点が実施の形態とは主として異なる。以下では、実施の形態との相違点を中心に説明し、共通点の説明を省略又は簡略化する。

図５は、本変形例に係る高周波モジュール１Ｂの断面図である。図５に示されるように、高周波モジュール１Ｂは、モジュール基板１３０に設けられたグランド電極パターン１３４を備える。グランド電極パターン１３４は、モジュール基板１３０の内部に設けられた平面電極パターンである。例えば、グランド電極パターン１３４は、側面でシールド電極層１６０と接続されることにより、グランド電位に設定される。

以上のように、本変形例に係る高周波モジュール１Ｂは、複数の低雑音増幅器２１、２２及び２３の１つの入力整合回路を含むチップ部品と、モジュール基板１３０に設けられたグランド電極パターン１３４と、を備える。入力整合回路を含むチップ部品は、平面視において、グランド電極パターン１３４と重なっている。

これにより、グランド電極パターン１３４が設けられることによって、整合回路７１、７２及び７３とＩＣ素子１００内のインダクタＬ１及びＬ２との電磁界結合を抑制することができる。このため、高周波モジュール１Ｂの電気特性を向上させることができる。

［４－３．変形例３］
次に、変形例３について説明する。本変形例では、ＩＣ素子の外部のインダクタがモジュール基板内に設けられている点が実施の形態とは主として異なる。以下では、実施の形態との相違点を中心に説明し、共通点の説明を省略又は簡略化する。

図６は、本変形例に係る高周波モジュール１Ｃの断面図である。図６に示されるように、高周波モジュール１Ｃは、チップインダクタ１２０の代わりに、平面電極パターンによって形成されたインダクタＬを備える。インダクタＬは、ストリップライン及びマイクロストリップラインなどの金属配線、並びに、ビア導体の少なくとも１つによって形成されている。

このように、本変形例に係る高周波モジュール１Ｃでは、ＩＣ素子１００の外部のインダクタＬがチップインダクタ１２０以外の構成によって形成されている。この場合であっても、実施の形態に係る高周波モジュール１と同等の効果が得られる。

（その他）
以上、本発明に係る高周波モジュール及び通信装置について、上記の実施の形態及びその変形例などに基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。

例えば、ＩＣ素子１００が備える低雑音増幅器の個数は、２個でもよく、４個以上であってもよい。つまり、高周波モジュール１には、２つの通信バンドの高周波信号を受信して処理可能であってもよく、４つ以上の通信バンドの高周波信号を受信して処理可能であってもよい。高周波モジュール１が備えるフィルタ及び入力整合回路、並びに、スイッチの選択端子の各々の個数は、例えば、低雑音増幅器の個数と同じであってもよい。

また、例えば、上記の実施の形態では、ＩＣ素子１００の外部のインダクタＬのインダクタンスが、ＩＣ素子１００の内部のインダクタＬ１及びＬ２の各々のインダクタンスより大きいが、これに限らない。外部のインダクタＬのインダクタンスは、内部のインダクタＬ１又はＬ２と等しくてもよく、異なっていてもよい。

また、例えば、トランジスタＴＲ１、ＴＲ２及びＴＲ３は、バイポーラトランジスタであってもよい。この場合、上述したＦＥＴのゲート、ドレイン及びソースがそれぞれ、バイポーラトランジスタのベース、コレクタ及びエミッタに置き換えられる。ＩＣ素子１００に含まれる少なくとも１つのインダクタは、増幅トランジスタとして機能するバイポーラトランジスタのエミッタに接続される。

また、例えば、上記の実施の形態では、ＩＣ素子１００などの電子部品がモジュール基板１３０の両面に配置されていたが、これに限らない。高周波モジュール１が備える全ての電子部品は、モジュール基板１３０の片面にのみ配置されていてもよい。

また、例えば、上記の実施の形態では、高周波モジュール１の外部接続端子がポスト電極１５０で構成されていたが、これに限らない。外部接続端子は、バンプ電極で構成されていてもよい。

また、例えば、上記の実施の形態では、通信装置５が受信機であったが、これに限定されない。例えば、通信装置５は、送受信機であってもよい。この場合、高周波モジュール１は、電力増幅器及び送信フィルタなどを有する送信回路を備えてもよい。

その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。

本発明は、フロントエンド部に配置される高周波モジュールとして、携帯電話などの各種通信機器などに利用することができる。

１、１Ａ、１Ｂ、１Ｃ 高周波モジュール
２ アンテナ
３ ＲＦＩＣ
４ ＢＢＩＣ
５ 通信装置
２１、２２、２３ 低雑音増幅器
５１、５２、１１０ スイッチ回路
６１、６２、６３ フィルタ
７１、７２、７３ 整合回路
９０ アンテナ接続端子
９１ 高周波出力端子
１００ ＩＣ素子
１０１ 接続端子
１１１、１１２、１１３、１１４、５１１、５１２、５１３、５１４、５２１、５２２、５２３、５２４ 端子
１２０ チップインダクタ
１３０ モジュール基板
１３１、１３２ 主面
１３３ ビア導体
１３４ グランド電極パターン
１４０、１４１ 樹脂部材
１５０ ポスト電極
１６０ シールド電極層
Ｉｎ１、Ｉｎ２、Ｉｎ３ 入力端子
Ｌ、Ｌ１、Ｌ２ インダクタ
Ｏｕｔ１、Ｏｕｔ２、Ｏｕｔ３ 出力端子
ＴＲ１、ＴＲ２、ＴＲ３ トランジスタ

Claims (7)

1. ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子と、
   前記ＩＣ素子の外部に設けられた外部インダクタと、を備え、
   前記ＩＣ素子は、
   増幅トランジスタを各々が有する複数の低雑音増幅器と、
   少なくとも１つの前記増幅トランジスタの各々のエミッタ又はソースに接続された少なくとも１つのインダクタと、
   複数の前記増幅トランジスタの各々のエミッタ又はソースと前記外部インダクタとの間に接続されたスイッチ回路と、を含み、
   前記外部インダクタは、前記スイッチ回路とグランドとの間に接続され、かつ、前記スイッチ回路を介して前記少なくとも１つのインダクタの各々と直列に接続される、
   高周波モジュール。
2. 前記外部インダクタのインダクタンスは、前記少なくとも１つのインダクタのいずれのインダクタンスよりも大きい、
   請求項１に記載の高周波モジュール。
3. さらに、
   第１主面と、前記第１主面の反対側の第２主面とを有するモジュール基板と、
   前記第１主面に配置された第１チップ部品と、を備え、
   前記ＩＣ素子は、前記第２主面に配置され、
   前記外部インダクタは、前記第１チップ部品に含まれており、
   前記第１チップ部品は、前記モジュール基板の平面視において、前記ＩＣ素子と重なっている、
   請求項１又は２に記載の高周波モジュール。
4. 前記第１チップ部品は、前記平面視において、前記ＩＣ素子内の前記少なくとも１つのインダクタと重なっている、
   請求項３に記載の高周波モジュール。
5. さらに、前記複数の低雑音増幅器の１つの入力整合回路を含む第２チップ部品を備え、
   前記第２チップ部品は、前記平面視において、前記ＩＣ素子内の前記少なくとも１つのインダクタと重ならない、
   請求項３又は４に記載の高周波モジュール。
6. さらに、
   前記複数の低雑音増幅器の１つの入力整合回路を含む第２チップ部品と、
   前記モジュール基板に設けられたグランド電極パターンと、を備え、
   前記第２チップ部品は、前記平面視において、前記グランド電極パターンと重なっている、
   請求項３又は４に記載の高周波モジュール。
7. 高周波信号を処理する信号処理回路と、
   前記信号処理回路とアンテナとの間で前記高周波信号を伝送する請求項１～６のいずれか１項に記載の高周波モジュールと、を備える、
   通信装置。

Images