WO2007097264A1 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
WO2007097264A1
WO2007097264A1 PCT/JP2007/052872 JP2007052872W WO2007097264A1 WO 2007097264 A1 WO2007097264 A1 WO 2007097264A1 JP 2007052872 W JP2007052872 W JP 2007052872W WO 2007097264 A1 WO2007097264 A1 WO 2007097264A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
carbon
semiconductor
concentration
carbon concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/052872
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Sato
Sadahiro Kato
Seikoh Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of WO2007097264A1 publication Critical patent/WO2007097264A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • a semiconductor element formed using a compound semiconductor is an electronic element promising as a high-voltage element and a high-speed element because of its inherent characteristics such as direct transition properties.
  • field effect transistors FETs: Field
  • High electron mobility transistor (HEMT: High Electron) formed using a nitride compound semiconductor, a type of effect transistor
  • FIG. 8 is a cross-sectional view showing an example of a HEMT which is formed using a GaN-based compound semiconductor as a nitride-based compound semiconductor and works well with the prior art.
  • a low-temperature buffer layer 23 having a GaN force formed at a low temperature on a substrate 22 such as a sapphire substrate, a low-temperature buffer layer 23 having a GaN force formed at a low temperature, a buffer layer 24 made of GaN, an electron transit layer 25 made of GaN, and an electron supply made of AlGaN Layer 26 is laminated in this order to form a heterojunction structure.
  • a source electrode 27S, a gate electrode 27G, and a drain electrode 27D are disposed on the electron supply layer 26 disposed.
  • a contact layer having an n-GaN force (not shown) is formed between the source electrode 27S and the drain electrode 27D and the electron supply layer 26 to reduce the contact resistance between the layers.
  • a two-dimensional electron gas formed immediately below the heterojunction interface between the electron transit layer 25 and the electron supply layer 26 is used as a carrier.
  • the source electrode 27S and the drain electrode 27D are operated, the electrons supplied to the electron transit layer 25 travel at a high speed in the two-dimensional electron gas layer 25a and move to the drain electrode 27D.
  • the electrons moving to the source electrode 27S force drain electrode 27D, that is, the drain current, are controlled. can do.
  • the semiconductor element according to the present invention is a semiconductor element comprising a compound semiconductor layer laminated on a substrate via a buffer layer, from the layer serving as a current path in the compound semiconductor layer.
  • the layer thickness up to the buffer layer is not less than the thickness at which current Collabs changes rapidly with respect to the layer thickness, and not more than the thickness at which the breakdown voltage of the semiconductor element changes rapidly with respect to the layer thickness. It is characterized by.
  • the layer serving as the current path is a two-dimensional electron gas layer formed at a heterojunction interface in the compound semiconductor layer.
  • a semiconductor element according to the present invention includes a compound semiconductor layer laminated on a substrate via a buffer layer, and is laminated between the buffer layer and the compound semiconductor layer. And a carbon concentration transition layer to which carbon is added so that the addition concentration increases according to the distance in the stacking direction from the compound semiconductor layer to the buffer layer.
  • the semiconductor element according to the present invention is laminated between the buffer layer and the compound semiconductor layer, and the buffer is formed from the compound semiconductor layer. It is characterized in that the layer is provided with a carbon concentration transition layer to which carbon is added so that the addition concentration is increased in accordance with the distance in the direction of stacking direction.
  • the thickness of the carbon concentration transition layer is 1 ⁇ m or less.
  • the heterojunction interfacial force in the compound semiconductor layer has a carbon concentration between the buffer layer and the carbon concentration transition layer of 1 X 10 17 cm 3 or less.
  • the compound semiconductor layer and at least one of the buffer layer and the carbon concentration transition layer include Al Ga In N
  • the semiconductor element according to the present invention is characterized in that, in the above invention, the semiconductor element is a diode or a field effect transistor.
  • the carbon concentration is 1 in the above invention.
  • the semiconductor operation layer is
  • Carbon is not added, and the layer thickness is 200 nm or more and 400 nm or less.
  • FIG. 1 is a cross-sectional view showing a configuration of a semiconductor element according to a first embodiment of the present invention.
  • FIG. 3 is a graph showing the correspondence between the thickness of an electron transit layer, current collabs, and breakdown voltage.
  • FIG. 4 is a cross-sectional view showing a configuration of a semiconductor element according to a second embodiment of the present invention.
  • FIG. 5-2 This is a graph showing the correspondence between depth of heterojunction interface force and carbon concentration.
  • FIG. 6-2 This is a graph showing the measured value of the correspondence between the depth of heterojunction interfacial force and the carbon concentration.
  • FIG. 7-1 is a graph showing the correspondence between the carbon concentration transition type of the carbon concentration transition layer, current collabs, and breakdown voltage.
  • FIG. 8 is a cross-sectional view showing a configuration of a semiconductor device that is prior art.
  • FIG. 9 is a cross-sectional view showing a configuration of a semiconductor element according to a third embodiment of the present invention.
  • FIG. 11 A graph showing the relationship between the threshold voltage and the carbon and Mg concentrations in the buffer layer. It is rough.
  • FIG. 1 is a cross-sectional view showing a configuration of HEMT 1 as a semiconductor element according to the first embodiment.
  • the HEMT 1 includes a compound semiconductor layer laminated on a substrate 2 made of sapphire, S, SiC, or the like via a buffer layer.
  • a low temperature buffer layer 3 made of GaN formed at low temperature
  • a buffer layer 4 made of GaN
  • an electron transit layer 5 made of GaN
  • an electron supply layer 6 made of AlGaN on the substrate 2. It has a mouth joint structure formed by laminating layers in this order.
  • the electron supply layer 6 has a two-dimensional electron gas layer 5a formed immediately below the heterojunction interface between the two layers having a larger band gap energy than the electron transit layer 5.
  • the two-dimensional electron gas layer 5a is used as a carrier. That is, when the source electrode 7S and the drain electrode 7D are operated, the electrons supplied to the electron transit layer 5 travel at a high speed in the two-dimensional electron gas layer 5a and move to the drain electrode 7D. At this time, by controlling the voltage supplied to the gate electrode 7G and changing the thickness of the depletion layer immediately below the gate electrode 7G, the electrons moving to the source electrode 7S force drain electrode 7D, that is, the drain current, are controlled. can do.
  • the buffer layer 4 included in the HEMT 1 will be described.
  • the noffer layer 4 is doped with an impurity force S and has a high resistance so as to reduce the leakage current generated in this layer without deteriorating the current collapse as a characteristic of HEMT1.
  • Such a buffer layer In the formation of 4 the present inventors first found that it is preferable to dope carbon (C) as an impurity into this layer.
  • the present inventors presume that the impurity concentration force in the nota layer 4 contributes to the resistance of this layer and the current collab of HEMT1, and as an impurity that makes it easier to control the addition concentration in device fabrication.
  • carbon is preferred. Specifically, by using carbon as an impurity, the impurity concentration distribution in the notch layer 4 is made finer than when doping Zn, Mg, etc. used in Patent Documents 1 and 2. It became possible to control. In particular, at the interface with the electron transit layer 5, the carbon concentration can be changed steeply in the stacking direction without diffusing carbon in the electron transit layer 5.
  • FIG. 1 is a graph showing the results of this derivation.
  • the withstand voltage of HEMT1 is a characteristic that uniquely corresponds to the resistance of the nother layer 4, and the resistance of the buffer layer 4 increases as the withstand voltage increases.
  • the current collapse is performed by sweeping the source-drain voltage (voltage between the source electrode 7S and the drain electrode 7D) in the range of 0 to 10V and 0 to 30V when HEMT1 is turned on. It is the ratio of the current value obtained for 10V. In other words, this current collabs indicates that the larger the value is and closer to “1.0”, the better the reproducibility of the output current characteristic of HEMT1.
  • Carbon concentration is S IMS (secondary
  • the current collab decreases (deteriorates) as the carbon concentration in the buffer layer 4 increases, and particularly when the carbon concentration increases to about IX 10 2 ° cm 3 or more. It turns out that falls rapidly.
  • the withstand voltage that is, the resistance of the buffer layer 4 decreases as the carbon concentration in the noffer layer 4 decreases, particularly when the carbon concentration decreases to about 1 X 10 17 cm 3 or less. I understand that At this time, the layer thickness of the electron transit layer 5 is set to 0.
  • the carbon concentration doped into the notfer layer 4 is equal to or less than the concentration at which the current collab changes rapidly with respect to this carbon concentration, and with respect to this carbon concentration. It has been found that it is preferable that the breakdown voltage of HEMT1 is equal to or higher than the concentration at which it rapidly changes. Specifically, it has been found that the carbon concentration doped in the notch layer 4 is preferably 1 ⁇ 10 17 cm 3 or more and IX 10 2 ° cm 3 or less. When the carbon concentration is within this range, HEMT1 has practically effective characteristics with current collabs of 0.8 or higher and breakdown voltage of 400V or higher.
  • the breakdown voltage is 75 OV or more.
  • the withstand voltage required when using AC power supplied as a commercial power supply in Japan is about 400V. If the withstand voltage is 750V or more, it is also required for commercial power supply in most other countries. Can satisfy the withstand voltage. Furthermore, if the carbon concentration is 5 ⁇ 10 17 cm 3 or more and 5 ⁇ 10 18 cm 3 or less, the withstand voltage is 750 V or more and the current collapse can be 0.9 or more, which is more preferable.
  • the present inventors have found that the distance from the layer serving as the current path between the electrodes to the buffer layer as the high resistance layer (layer thickness) in the compound semiconductor layer is 1S breakdown voltage and current collaboration. I guess it will contribute. In the field effect transistor, this distance corresponds to the layer thickness from the channel layer to the high resistance layer.
  • the channel layer is a two-dimensional electron gas layer 5a formed immediately below the heterojunction interface between the electron transit layer 5 and the electron supply layer 6, and the two-dimensional electron gas layer 5a to the buffer layer 4 Is approximately equal to the thickness of the electron transit layer 5. Therefore, the present inventors have actually derived the correspondence relationship between the layer thickness of the electron transit layer 5, the withstand voltage, and the current collabs.
  • FIG. 3 is a graph showing the derivation result. From Fig. 3, it can be seen that the current collab decreases as the thickness of the electron transit layer 5 decreases, especially when the layer thickness is about 0.05 ⁇ m or less. In addition, the breakdown voltage decreases as the layer thickness of the electron transit layer 5 increases, and particularly when the layer thickness is about 1.0 m or more, the breakdown voltage rapidly decreases. At this time, the carbon concentration of the noffer layer 4 is set to 1 ⁇ 10 19 cm 3 .
  • the present inventors determined that the layer thickness of the electron transit layer 5, that is, the layer thickness from the heterojunction interface between the electron transit layer 5 and the electron supply layer 6 to the buffer layer 4, is equal to this layer thickness.
  • the current collab is not less than the thickness at which the abrupt change occurs, and not more than the thickness at which the withstand voltage of the HEMT1 changes abruptly with respect to this layer thickness.
  • the electronic travel layer It was found that the layer thickness of 5 is preferably 0.05 ⁇ m or more and 1 ⁇ m or less. When the thickness of the electron transit layer 5 is within this range, HEMT1 has practically effective characteristics with current collabs of 0.8 or more and withstand voltage of 400 V or more.
  • the breakdown voltage is S750V or more. In this case, the breakdown voltage required for commercial power can be satisfied in most countries including Japan. Furthermore, if the thickness of the electron transit layer 5 is 0.05 m or more and 0.1 m or less, a withstand voltage of 800 V or more can be obtained, which is particularly suitable for applications requiring a withstand voltage.
  • the buffer layer 4 is formed so that the doped carbon concentration is 1 ⁇ 10 17 cm 3 or more and 1 ⁇ 10 2Q cm 3 or less.
  • the electron transit layer 5 is formed so that the layer thickness is 0.05 m or more and: m or less.
  • the notch layer 4 is increased in resistance without deteriorating current collabs, and the leakage current generated in the notch layer 4 is reduced.
  • the electron transit layer 5 is made of high-purity GaN so that current collabs do not occur due to the impurity concentration of this layer.
  • the carbon concentration is 1 ⁇ 10 17 cm. 3 or less
  • HEMT1 is mounted on substrate 2 with MOC VD (Metal Organic and hemical Vapor
  • a nitride compound semiconductor layer is stacked by a Deposition method. Specifically, first, trimethylgallium (TMGa) and ammonia (NH), which are raw materials for compound semiconductors, are placed in a MOCVD apparatus in which a substrate 2 having sapphire, Si, SiC, etc. is installed.
  • TMGa trimethylgallium
  • NH ammonia
  • a low temperature buffer layer 3 having a GaN force of 30 nm thickness and epitaxial growth is grown on the substrate 2 at a growth temperature of 550 ° C.
  • TMGa and NH were introduced at flow rates of 58 ⁇ mol / min and 12 lZmin, respectively.
  • a buffer layer 4 made of GaN doped with carbon having a layer thickness of 3 ⁇ m is grown epitaxially on the low-temperature buffer layer 3 at a growth temperature of 1050 ° C. At this time, by controlling the growth rate, the carbon concentration in the buffer layer 4 is set to 1 ⁇ 10 17 cm 3 or more and 1 ⁇ 10 2Q cm 3 or less. [0049] Continue! /, Introduce TMGa and NH at flow rates of 19 ⁇ mol / min and 12 lZmin, respectively.
  • an electron transit layer 5 made of GaN having a layer thickness of 0.05 to 0.1 ⁇ m is grown epitaxially on the buffer layer 4 at a growth temperature of 1050 ° C.
  • trimethylaluminum (TMA1), TMGa, and NH are introduced at flow rates of 100 molZmin, 19 ⁇ mol / min, and 12 lZmin, respectively.
  • an electron supply layer 6 made of AlGaN having a layer thickness of 30 nm is grown epitaxially on the electron transit layer 5 at a growth temperature of 1050 ° C.
  • 100% hydrogen is used as a carrier gas for introducing TMA1, TMGa, and NH.
  • a mask made of a SiO film is formed on the electron supply layer 6 by patterning using photolithography, and a source electrode 7S and a drain electrode 7D are formed.
  • An opening corresponding to each electrode shape is formed in the region to be formed. Then, Al, Ti and Au are vapor-deposited in this order in this opening to form the source electrode 7S and the drain electrode 7D. Further, the mask on the electron supply layer 6 is removed and the SiO 2 film is again formed on the electron supply layer 6.
  • the notch layer 4 is doped with carbon force S, and the carbon concentration in the nofer layer 4 is equal to the current of the HEMT1 with respect to this carbon concentration.
  • the concentration is less than the concentration at which Collabs changes rapidly, and more than the concentration at which the pressure resistance of HEMT1 changes abruptly with respect to this carbon concentration, specifically, 1 X 10 17 cm 3 or more, 1 X 10 2 ° cm— 3 or less. Therefore, in HEMT1, the buffer layer 4 can be increased in resistance without deteriorating the current collapse, the leakage current generated in the buffer layer 4 can be reduced, and the HEMT1 itself can be increased in breakdown voltage.
  • the heterojunction interfacial force in the compound semiconductor layer up to the buffer layer 4, that is, the layer thickness of the electron transit layer 5, is such that the current collab of HEMT1 is abrupt with respect to this layer thickness. More than the changing thickness and less than the thickness at which the withstand voltage of HEMT1 changes abruptly with respect to this layer thickness, specifically 0.05 ⁇ m or more and 1 ⁇ m or less. For this reason, HEMT1 can increase the resistance of buffer layer 4 without deteriorating current collapse, reduce the leakage current generated in buffer layer 4, and increase the breakdown voltage of HEMT1 itself. [0053] (Embodiment 2)
  • FIG. 4 is a cross-sectional view showing a configuration of the HEMT 11 as a semiconductor element according to the second embodiment.
  • the HEMT 11 includes a buffer layer 14 and an electron transit layer 15 that also have a GaN force instead of the buffer layer 4 and the electron transit layer 5 based on the configuration of the HEMT 1, and the notch layer 14 Further, a carbon concentration transition layer 18 having a GaN force is further provided between the electron transit layer 15 and the electron transit layer 15.
  • Other configurations are the same as HEMT1, and the same components are denoted by the same reference numerals.
  • the noffer layer 14 is formed by doping carbon in the same manner as the buffer layer 4 in HEMT 1, and the carbon concentration is 1 ⁇ 10 17 cm 3 or more and 1 ⁇ 10 2 Q cm 3 or less.
  • the electron transit layer 15 is made of high-purity GaN, like the electron transit layer 5, and its carbon concentration is 1 ⁇ 10 17 cm 3 or less.
  • the layer thickness of the electron transit layer 15 is set to 0.05 / zm or more and 1 m or less similarly to the electron transit layer 5.
  • the carbon concentration transition layer 18 is doped with carbon so that the additive concentration increases from the electron transit layer 15 to the buffer layer 14 in accordance with the distance in the direction of the stacking direction.
  • Figures 5-1 and 5-2 are graphs that schematically show this situation.
  • the horizontal axis represents the depth (distance) in the stacking direction of the heterojunction interface force between the electron transit layer 15 and the electron supply layer 6, and the vertical axis represents the carbon concentration corresponding to this depth. I will show you.
  • the carbon concentration in the carbon concentration transition layer 18 depends on the distance from the electron transit layer 15 to the buffer layer 14 in the direction of stacking force.
  • the transition is made continuously or stepwise from the carbon concentration of the electron transit layer 15 to the carbon concentration of the buffer layer 14.
  • the continuous transition is not limited to the linear transition as shown in Figure 5-1, but may be a curvilinear transition represented by a quadratic function, logarithmic function, exponential function, or the like.
  • the step transition is not limited to the four-step transition (four-step transition) as shown in Figure 5-2, but may be any multi-step transition. Further, the transition amount of the carbon concentration at each stage in the multistage step does not need to be equal and may be arbitrary.
  • the HEMT 11 has a current depending on the tendency of the carbon concentration transition (transition type). Correspondence between Collabs and pressure resistance can be finely controlled. Examples of actual measurement results are shown in Figures 6-1 and 6-2 and Figures 7-1 and 7-2.
  • the electron transit layer 15 has a layer thickness of 0 .: L m and a carbon concentration of 1 ⁇ 10 17 cm 3
  • the noffer layer 14 has a layer thickness of 2 / zm and a carbon concentration of 1 ⁇ 10 it is a 19 cm 3.
  • the HEMT 11 according to the second embodiment is laminated between the nother layer 14 and the electron transit layer 15, and also has a counter force accumulation layer from the electron transit layer 15 to the buffer layer 14. Since the carbon concentration transition layer 18 doped with carbon is added so that the additive concentration increases according to the distance in the direction, the current collabs, withstand voltage, and the breakdown voltage are changed according to the transition tendency (transition type) of the carbon concentration. Can be controlled finely.
  • the carbon concentration of the buffer layer 14 is 1 ⁇ 10 17 cm— 3 or more and 1 ⁇ 10 2 ° cm ”3 or less
  • the carbon concentration of the electron transit layer 15 is 1 ⁇ 10 17 cm 3
  • the carbon concentration transition The carbon concentration in layer 18 continuously or stepwise transitions from the carbon concentration in electron transit layer 15 to the carbon concentration in buffer layer 14 depending on the distance in the stacking direction from electron transit layer 15 to buffer layer 14. Therefore, it is possible to increase the resistance of the buffer layer 14 and the carbon concentration transition layer 18 without deteriorating the current collab, and to reduce the leakage current generated in the buffer layer 14 and the carbon concentration transition layer 18.
  • the HEMT11 itself can have a high breakdown voltage.
  • the carbon concentration of the carbon concentration transition layer 18 has been described as transitioning from the carbon concentration of the electron transit layer 15 to the carbon concentration of the buffer layer 14, but the interface with respect to the electron transit layer 15 has been described. On the other hand, the carbon concentration of the carbon concentration transition layer 18 and the electron transit layer 15 does not necessarily have to be equal. Similarly, at the interface to the buffer layer 14, the carbon concentration transition layer 18 and the buffer layer 14 may The carbon concentration is not necessarily equal.
  • the concentration of carbon Roh Ffa layer 14 is 1 X 10 17 cm 3 has been described as being 1 X 10 2Q cm 3 or less, a carbon concentration transition layer 18 at the interface to the buffer layer 14 When the carbon concentration is 1 ⁇ 10 17 cm 3 or more and 1 ⁇ 10 2Q cm 3 or less, the carbon concentration of the notfer layer 14 is not necessarily within the above range.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させること。ＨＥＭＴ１は、基板２上に、それぞれＧａＮ系化合物半導体からなる低温バッファ層３、バッファ層４、電子走行層５および電子供給層６を、この順に積層して備える。バッファ層４は、炭素が添加され、この添加される炭素濃度は、この炭素濃度に対して電流コラプスが急激に変化する濃度以下であり、かつこの炭素濃度に対してＨＥＭＴ１の耐圧が急激に変化する濃度以上とされる。また、電子走行層５の層厚は、この層厚に対して電流コラプスが急激に変化する厚さ以上であり、かつこの層厚に対してＨＥＭＴ１の耐圧が急激に変化する厚さ以下とされる。

Description

明 細 書
半導体素子
技術分野
[0001] 本発明は、基板上にバッファ層を介して積層された化合物半導体層を備える半導 体素子に関するものである。 背景技術
[0002] 化合物半導体を用いて形成された半導体素子は、直接遷移性等、化合物半導体 材料が本質的に有する特性から、高耐圧素子、高速素子として有望な電子素子であ る。力かる半導体素子として、近年、電界効果トランジスタ (FET: Field
Effect Transistor)の一種である、窒化物系化合物半導体を用いて形成された高電 子移動度トランジスタ（HEMT: High Electron
Mobility Transistor)が注目 ^^めており、種々の HEMTが提案されて!、る。
[0003] 図 8は、窒化物系化合物半導体として GaN系化合物半導体を用いて形成された、 従来技術に力かる HEMTの一例を示す断面図である。図 8に示す HEMT21では、 サファイア基板等の基板 22上に、低温形成した GaN力もなる低温バッファ層 23と、 GaNからなるバッファ層 24と、 GaNからなる電子走行層 25と、 AlGaNからなる電子 供給層 26とがこの順に積層され、ヘテロ接合構造が形成されている。電子供給層 26 上には、ソース電極 27S、ゲート電極 27Gおよびドレイン電極 27Dが配設されている 。なお、ソース電極 27Sおよびドレイン電極 27Dと、電子供給層 26との間には、各層 間のコンタクト抵抗を低減させるための図示しない n— GaN力もなるコンタクト層が形 成されている。
[0004] カゝかる構成の HEMT21では、電子走行層 25と電子供給層 26とのへテロ接合界面 直下に形成される 2次元電子ガスがキャリアとして利用される。ソース電極 27Sとドレ イン電極 27Dとを作動させた場合、電子走行層 25に供給された電子が 2次元電子ガ ス層 25a中を高速走行してドレイン電極 27Dまで移動する。このとき、ゲート電極 27 Gに加える電圧を制御してゲート電極 27G直下の空乏層の厚さを変化させることで、 ソース電極 27S力 ドレイン電極 27Dへ移動する電子、すなわちドレイン電流を制御 することができる。
[0005] ところで、 HEMT等の半導体素子では、ノ ッファ層中のリーク電流の発生を抑制す るなどの目的で、一般にバッファ層を高抵抗ィ匕する必要がある。ノ ッファ層が高抵抗 化されていない場合、例えば図 8に示した HEMT21では、ゲート電極 27G直下の空 乏層を拡大させてドレイン電流をオフしょうとしても、バッファ層 24や低温バッファ層 2 3にリーク電流が流れるため、完全にオフすることができないという問題が生じる。これ に対して、バッファ層を高抵抗ィ匕する方法が提案されている（例えば、特許文献 1お よび 2参照）。特許文献 1および 2では、 GaN力 なるバッファ層に Zn、 Mg等の不純 物を添加（ドーピング)して高抵抗化する方法が開示されて ヽる。
[0006] 特許文献 1 :特開 2002— 57158号公報
特許文献 2 :特開 2003— 197643号公報
発明の開示
発明が解決しょうとする課題
[0007] し力しながら、不純物をドーピングして高抵抗ィ匕したバッファ層を有する HEMT等 の半導体素子では、出力電流に力かる電気特性が時間変化する現象、言い換えると 、出力電流特性の再現性が劣化する現象である「電流コラブス」の発生が顕著になる という問題があった。この電流コラブスは、半導体素子に電流を流した際に、ドーピン グされた不純物のうち活性ィ匕されな力つた一部の不純物が帯電し、 2次元電子ガス 層中の電子の移動が妨げられることによって発生するものと推測される。 xiae
Semiconductor FET)等、絶縁ゲートを有した電化効果トランジスタでは、 GaN系化合 物半導体に Zn、 Mg等の p型不純物を添加する場合、その不純物濃度に応じてバッ ファ層を高抵抗ィ匕し、素子を高耐圧化できるものの、高耐圧化にともなってしきい値 電圧を増大させることとなり、電界効果トランジスタの制御性を低下させるという問題 かあつた。
[0009] 本発明は、上記に鑑みてなされたものであって、不純物をドーピングして電流コラ ブスを悪ィ匕させることなくバッファ層を高抵抗ィ匕し、バッファ層中に発生するリーク電 流を低減させた半導体素子を提供することを目的とする。
[0010] また、本発明は、しきい値電圧を増大させることなく素子を高耐圧化することができ る半導体素子を提供することを目的とする。
課題を解決するための手段
[0011] 上述した課題を解決し、目的を達成するために、本発明にかかる半導体素子は、 基板上にバッファ層を介して積層されたィ匕合物半導体層を備える半導体素子におい て、前記バッファ層は、炭素が添加され、この添加される炭素濃度は、該炭素濃度に 対して電流コラブスが急激に変化する濃度以下であり、かつ前記炭素濃度に対して 当該半導体素子の耐圧が急激に変化する濃度以上であることを特徴とする。
[0012] また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度は、 1
X 1017cm 3以上、 1 X 102Qcm 3以下であることを特徴とする。
[0013] また、本発明にかかる半導体素子は、バッファ層を介して基板上に積層されたィ匕合 物半導体層を備える半導体素子において、前記化合物半導体層内の電流経路とな る層から前記バッファ層までの層厚は、該層厚に対して電流コラブスが急激に変化 する厚さ以上であり、かつ前記層厚に対して当該半導体素子の耐圧が急激に変化 する厚さ以下であることを特徴とする。
[0014] また、本発明にかかる半導体素子は、上記の発明において、前記電流経路となる 層は、前記化合物半導体層内のへテロ接合界面に形成される 2次元電子ガス層であ ることを特徴とする。
[0015] また、本発明に力かる半導体素子は、上記の発明において、前記層厚は、 0. 05 μ m以上、 1 μ m以下であることを特徴とする。
[0016] また、本発明にかかる半導体素子は、バッファ層を介して基板上に積層されたィ匕合 物半導体層を備える半導体素子において、前記バッファ層と前記化合物半導体層と の間に積層されるとともに、前記化合物半導体層から前記バッファ層に向力う積層方 向の距離に応じて添加濃度が増加するように炭素が添加された炭素濃度遷移層を 備えることを特徴とする。
[0017] また、本発明にかかる半導体素子は、上記の発明において、前記バッファ層と前記 化合物半導体層との間に積層されるとともに、前記化合物半導体層から前記バッファ 層に向力ゝぅ積層方向の距離に応じて添加濃度が増加するように炭素が添加された炭 素濃度遷移層を備えることを特徴とする。
[0018] また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度遷移層 に添加される炭素の添加濃度は、前記積層方向の距離に応じて、前記化合物半導 体層の炭素濃度から前記バッファ層の炭素濃度まで変化することを特徴とする。
[0019] また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度遷移層 の層厚は、 1 μ m以下であることを特徴とする。
[0020] また、本発明にかかる半導体素子は、上記の発明において、前記化合物半導体層 内のへテロ接合界面力 前記バッファ層または前記炭素濃度遷移層までの層厚間 の炭素濃度は、 1 X 1017cm 3以下であることを特徴とする。
[0021] また、本発明にかかる半導体素子は、上記の発明において、前記化合物半導体層 と、前記バッファ層および前記炭素濃度遷移層の少なくとも一方とは、 Al Ga In N
Ι-χ-y x y
(0≤x≤ 1、 0≤y≤ 1)系の半導体材料を用いて形成されることを特徴とする。
[0022] また、本発明にかかる半導体素子は、上記の発明において、当該半導体素子は、 ダイオードまたは電界効果トランジスタであることを特徴とする。
[0023] また、本発明にかかる半導体素子は、基板上にバッファ層、半導体動作層、絶縁層 および電極層を順次積層して備える半導体素子において、前記バッファ層は、炭素 が添加された窒化物系化合物半導体層を含み、前記窒化物系化合物半導体層の 炭素濃度は、該炭素濃度に対して当該半導体素子の耐圧が急激に変化する濃度以 上であり、かつ飽和濃度以下であることを特徴とする。
[0024] また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度は、 1
X 1017cm 3以上、 1 X 102Qcm 3以下であることを特徴とする。
[0025] また、本発明にかかる半導体素子は、上記の発明において、前記窒化物系化合物 半導体層における炭素以外の不純物濃度は、 l X 1016cm 3以上、 l X 1017cm 3以下 であることを特徴とする。
[0026] また、本発明にかかる半導体素子は、上記の発明において、前記半導体動作層は
、炭素が非添加であり、層厚が 200nm以上、 400nm以下であることを特徴とする。
[0027] また、本発明にかかる半導体素子は、上記の発明において、前記窒化物系化合物 半導体層は、 GaN系化合物半導体によって形成されることを特徴とする。
発明の効果
[0028] 本発明に力かる半導体素子によれば、不純物をドーピングして電流コラブスを悪化 させることなくバッファ層を高抵抗ィ匕し、バッファ層中に発生するリーク電流を低減さ せることができる。
[0029] また、本発明にかかる半導体素子によれば、しきい値電圧を増大させることなく素 子を高耐圧化することができる。
図面の簡単な説明
[0030] [図 1]本発明の実施の形態 1にかかる半導体素子の構成を示す断面図である。
[図 2]ノッファ層の炭素濃度と電流コラブスおよび耐圧との対応関係を示すグラフで ある。
[図 3]電子走行層の層厚と電流コラブスおよび耐圧との対応関係を示すグラフである
[図 4]本発明の実施の形態 2にかかる半導体素子の構成を示す断面図である。
[図 5-1]ヘテロ接合界面力もの深さと炭素濃度との対応関係を示すグラフである。
[図 5-2]ヘテロ接合界面力もの深さと炭素濃度との対応関係を示すグラフである。
[図 6-1]ヘテロ接合界面力 の深さと炭素濃度との対応関係の実測値を示すグラフで ある。
[図 6-2]ヘテロ接合界面力 の深さと炭素濃度との対応関係の実測値を示すグラフで ある。
[図 7-1]炭素濃度遷移層の炭素濃度遷移タイプと電流コラブスおよび耐圧との対応 関係を示すグラフである。
[図 7-2]炭素濃度遷移層の炭素濃度遷移タイプと電流コラブスおよび耐圧との対応 関係を示すグラフである。
[図 8]従来技術に力かる半導体素子の構成を示す断面図である。
[図 9]本発明の実施の形態 3にかかる半導体素子の構成を示す断面図である。
[図 10]バッファ層の炭素濃度に対する耐圧の関係を示すグラフである。
[図 11]バッファ層の炭素濃度および Mg濃度に対するしきい値電圧の関係を示すグ ラフである。
符号の説明
1, 11, 21 HEMT
2, 22 基板
3, 23 低温バッファ層
4. 14, 24 バッファ層
5. 15, 25 電子走行層 5a, 25a 2次元電子ガス層 6, 26 電子供給層
7D, 27D ドレイン電極 7G, 27G ゲート電極 7S, 27S ソース電極 18 炭素濃度遷移層 31 基板
32〜34 バッファ層 35 半導体動作層
35a チャネル層
35b リサーフ層
35c, 35d コンタク卜層 35e 反転層
36D ドレイン電極
36G 絶縁ゲート
36Ga ゲート絶縁膜 36Gb ゲート電極
36S ソース電極
40 複合層
41 第 1の層
42 第 2の層 100 電界効果トランジスタ
発明を実施するための最良の形態
[0032] 以下、添付図面を参照して、本発明に力かる半導体素子の好適な実施の形態を詳 細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。ま た、図面の記載において、同一部分には同一の符号を付している。
[0033] (実施の形態 1)
まず、本発明の実施の形態 1にかかる半導体素子について説明する。図 1は、本実 施の形態 1にかかる半導体素子としての HEMT1の構成を示す断面図である。図 1 に示すように、 HEMT1は、サファイア、 Sほたは SiC等からなる基板 2上に、バッファ 層を介して積層された化合物半導体層を備える。具体的には、基板 2上に、低温形 成した GaNからなる低温バッファ層 3と、 GaNからなるバッファ層 4と、 GaNからなる 電子走行層 5と、 AlGaNカゝらなる電子供給層 6とをこの順に積層して形成されたへテ 口接合構造を有する。
[0034] また、 HEMT1は、電子供給層 6上にソース電極 7S、ゲート電極 7Gおよびドレイン 電極 7Dを備える。ォーミック電極としてのソース電極 7Sおよびドレイン電極 7Dは、電 子供給層 6上に Al、 Ti、 Auをこの順に積層して形成され、ショットキー電極としての ゲート電極 7Gは、電子供給層 6上に Pt、 Auをこの順に積層して形成されている。
[0035] 力かる構成の HEMT1では、電子供給層 6は電子走行層 5に比べてバンドギャップ エネルギーが大きぐこの 2つの層のへテロ接合界面直下に 2次元電子ガス層 5aが 形成され、この 2次元電子ガス層 5aがキャリアとして利用される。すなわち、ソース電 極 7Sとドレイン電極 7Dとを作動させた場合、電子走行層 5に供給された電子が 2次 元電子ガス層 5a中を高速走行してドレイン電極 7Dまで移動する。このとき、ゲート電 極 7Gにカ卩える電圧を制御してゲート電極 7G直下の空乏層の厚さを変化させること で、ソース電極 7S力 ドレイン電極 7Dへ移動する電子、すなわちドレイン電流を制 御することができる。
[0036] ここで、 HEMT1が備えるバッファ層 4について説明する。ノ ッファ層 4は、不純物 力 Sドーピングされ、 HEMT1の特性としての電流コラプスを悪化させることなぐこの層 内に発生するリーク電流を低減するように高抵抗ィ匕されて ヽる。このようなバッファ層 4の形成にあたって、本発明者らは、まず、この層に不純物として炭素（C)をドーピン グすることが好適であることを見出した。
[0037] すなわち、本発明者らは、ノ ッファ層 4内の不純物濃度力 この層の抵抗および H EMT1の電流コラブスに寄与するものと推測し、素子作成において添加濃度をより 制御しやすい不純物として炭素が好適であることを見出した。具体的には、炭素を不 純物として用いることで、特許文献 1および 2で用いられた Zn、 Mg等をドーピングす る場合に比べて、ノ ッファ層 4内の不純物の濃度分布を微細に制御することが可能と なった。特に、電子走行層 5との境界面において、電子走行層 5内に炭素を拡散させ ることなぐ積層方向に急峻に炭素濃度を変化させることが可能となった。
[0038] つぎに、本発明者らは、バッファ層 4内の炭素濃度と HEMT1の耐圧および電流コ ラブスとの対応関係を実測して導出した。図 2は、この導出結果を示すグラフである。 ここで、 HEMT1の耐圧は、ノ ッファ層 4の抵抗と一意的に対応する特性であり、この 耐圧が大きいほどバッファ層 4の抵抗は大きい。また、電流コラプスは、 HEMT1をォ ン状態としたときのソース ドレイン間電圧（ソース電極 7Sとドレイン電極 7Dとの間の 電圧）を 0〜10Vおよび 0〜30Vの範囲で掃引し、各範囲の 10Vに対して得られる電 流値の比としている。つまり、この電流コラブスは、その値が大きく「1. 0」に近いほど 、 HEMT1の出力電流特性の再現性が良好であることを示す。なお、炭素濃度は、 S IMS (secondary
Ion Mass Spectroscopy)を用いて測定した値を示している。
[0039] 図 2に示す結果から、バッファ層 4内の炭素濃度の増加にともなって電流コラブスが 低下 (悪化)し、特に炭素濃度が約 I X 102°cm 3以上に増加した場合に電流コラブス が急激に低下することがわかる。また、ノ ッファ層 4内の炭素濃度の減少にともなって 耐圧、つまりバッファ層 4の抵抗が低下し、特に炭素濃度が約 1 X 1017cm 3以下に減 少した場合に耐圧が急激に低下することがわかる。なお、このとき、電子走行層 5の 層厚は、 0. とされている。
[0040] これより、本発明者らは、ノ ッファ層 4にドーピングされる炭素濃度は、この炭素濃度 に対して電流コラブスが急激に変化する濃度以下であり、かつ、この炭素濃度に対し て HEMT1の耐圧が急激に変化する濃度以上であることが好ましいことを見出した。 また具体的に、ノ ッファ層 4にドーピングされる炭素濃度は、 l X 1017cm 3以上、 I X 102°cm 3以下であることが好ましいことを見出した。炭素濃度がこの範囲内にある場 合、 HEMT1は、電流コラブスが 0. 8以上、耐圧が 400V以上となり、実用的に有効 な特性を有するものとなる。
[0041] また、炭素濃度が 5 X 1017cm 3以上、 1 X 1019cm 3以下である場合には、耐圧が 75 OV以上となる。 日本の商用電源として供給されている交流電源を使用する際に必要 とされる耐圧は 400V程度である力 耐圧が 750V以上あれば、他のほとんどの国々 においても、商用電源に対して必要とされる耐圧を満たすことができる。さらに、炭素 濃度が 5 X 1017cm 3以上、 5 X 1018cm 3以下であれば、耐圧が 750V以上で、電流コ ラプスを 0. 9以上とすることができ、より好ましい。
[0042] つづ 、て、本発明者らは、化合物半導体層にお 、て電極間の電流経路となる層か ら高抵抗層としてのバッファ層までの距離 (層厚） 1S 耐圧および電流コラブスに寄与 するものと推測した。この距離は、電界効果トランジスタでは、チャネル層から高抵抗 層までの層厚に相当する。また、 HEMT1では、チャネル層は、電子走行層 5と電子 供給層 6とのへテロ接合界面直下に形成される 2次元電子ガス層 5aであり、この 2次 元電子ガス層 5aからバッファ層 4までの距離は、電子走行層 5の層厚にほぼ等しい。 そこで、本発明者らは、電子走行層 5の層厚と耐圧および電流コラブスとの対応関係 を実測して導出した。
[0043] 図 3は、この導出結果を示すグラフである。図 3から、電子走行層 5の層厚の減少に ともなって電流コラブスが低下し、特に層厚が約 0. 05 μ m以下となった場合に電流 コラブスが急激に低下することがわかる。また、電子走行層 5の層厚の増大にともなつ て耐圧が低下し、特に層厚が約 1. 0 m以上となった場合に耐圧が急激に低下す ることがわ力る。なお、このとき、ノ ッファ層 4の炭素濃度は、 1 X 1019cm 3とされてい る。
[0044] これより、本発明者らは、電子走行層 5の層厚、つまり電子走行層 5と電子供給層 6 とのへテロ接合界面からバッファ層 4までの層厚は、この層厚に対して電流コラブスが 急激に変化する厚さ以上であり、かつ、この層厚に対して HEMT1の耐圧が急激に 変化する層厚以下であることが好ましいことを見出した。また具体的に、電子走行層 5の層厚は、 0. 05 μ m以上、 1 μ m以下であることが好ましいことを見出した。電子 走行層 5の層厚がこの範囲内にある場合、 HEMT1は、電流コラブスが 0. 8以上、耐 圧が 400V以上となり、実用的に有効な特性を有するものとなる。
[0045] また、電子走行層 5の層厚が 0. 05 μ m以上、 0. 5 m以下である場合には、耐圧 力 S750V以上となる。この場合、 日本を含むほとんどの国々において、商用電源に対 して必要とされる耐圧を満たすことができる。さらに、電子走行層 5の層厚が 0. 05 m以上、 0. 1 m以下であれば、 800V以上の耐圧が得られ、特に耐圧が要求され る用途に対して適したものとなる
[0046] 以上のことから、本実施の形態 1にかかる HEMT1では、バッファ層 4は、ドーピン グされた炭素濃度が 1 X 1017cm 3以上、 1 X 102Qcm 3以下となるように形成され、電 子走行層 5は、層厚が 0. 05 m以上、： m以下となるように形成されている。これ によって、 HEMT1では、ノ ッファ層 4が電流コラブスを悪ィ匕させることなく高抵抗ィ匕 され、ノ ッファ層 4中に発生するリーク電流が低減されている。なお、電子走行層 5は 、この層の不純物濃度に起因して電流コラブスが発生しないように、高純度の GaNに よって形成されており、具体的には、その炭素濃度は 1 X 1017cm 3以下とされている
[0047] ここで、 HEMT1の製造工程について説明する。 HEMT1は、基板 2上に、 MOC VD (Metal Organicし hemical Vapor
Deposition)法によって窒化物系化合物半導体層を積層して形成される。具体的に は、まず、サファイア、 Si、 SiC等力 なる基板 2を設置した MOCVD装置内に、化合 物半導体の原料となるトリメチルガリウム (TMGa)とアンモニア (NH )とを、それぞれ
3
14 μ mol/min, 12lZminの流量で導入し、成長温度 550°Cで、層厚 30nmの Ga N力もなる低温バッファ層 3を基板 2上にェピタキシャル成長させる。
[0048] つぎに、 TMGaと NHとを、それぞれ 58 μ mol/min, 12lZminの流量で導入し
3
、成長温度 1050°Cで、層厚 3 μ mの炭素をドーピングした GaNからなるバッファ層 4 を低温バッファ層 3上にェピタキシャル成長させる。このとき、成長速度を制御するこ とによって、バッファ層 4内の炭素濃度が 1 X 1017cm 3以上、 1 X 102Qcm 3以下とされ る。 [0049] つづ!/、て、 TMGaと NHとを、それぞれ 19 μ mol/min, 12lZminの流量で導入
3
し、成長温度 1050°Cで、層厚 0. 05〜0. 1 μ mの GaNからなる電子走行層 5をバッ ファ層 4上にェピタキシャル成長させる。さらに、トリメチルアルミニウム（TMA1)と TM Gaと NHとを、それぞれ 100 molZmin、 19 ^ mol/min, 12lZminの流量で導
3
入し、成長温度 1050°Cで、層厚 30nmの AlGaNからなる電子供給層 6を電子走行 層 5上にェピタキシャル成長させる。なお、各層の形成工程において、 TMA1、 TMG a、 NHの導入に濃度 100%の水素がキャリアガスとして用いられる。
3
[0050] その後、フォトリソグラフィを利用したパターンユングによって、電子供給層 6上に Si O膜からなるマスクを形成するとともに、ソース電極 7Sおよびドレイン電極 7Dを形成
2
すべき領域に各電極形状に対応した開口部を形成する。そして、この開口部に Al、 Tiおよび Auをこの順に蒸着して、ソース電極 7Sおよびドレイン電極 7Dを形成する。 さらに、電子供給層 6上のマスクをー且除去し、再び電子供給層 6上に SiO膜からな
2 るマスクを形成するとともに、ゲート電極 7Gを形成すべき領域にゲート電極形状に対 応した開口部を形成する。そして、この開口部に Ptおよび Auをこの順に蒸着して、 ゲート電極 7Gを形成する。
[0051] 以上説明したように、本実施の形態 1にかかる HEMT1では、ノ ッファ層 4は、炭素 力 Sドーピングされ、ノ ッファ層 4内の炭素濃度は、この炭素濃度に対して HEMT1の 電流コラブスが急激に変化する濃度以下、かつ、この炭素濃度に対して HEMT1の 耐圧が急激に変化する濃度以上とされ、具体的には、 1 X 1017cm 3以上、 1 X 102°c m—3以下とされている。このため、 HEMT1では、電流コラプスを悪化させることなくバ ッファ層 4を高抵抗ィ匕し、ノ ッファ層 4中に発生するリーク電流を低減できるとともに、 HEMT1自体を高耐圧化できる。
[0052] また、 HEMT1では、化合物半導体層内のへテロ接合界面力 バッファ層 4までの 層厚、つまり電子走行層 5の層厚は、この層厚に対して HEMT1の電流コラブスが急 激に変化する厚さ以上、かつ、この層厚に対して HEMT1の耐圧が急激に変化する 厚さ以下とされ、具体的には、 0. 05 μ m以上、 1 μ m以下とされている。このため、 H EMT1では、電流コラプスを悪ィ匕させることなくバッファ層 4を高抵抗ィ匕し、バッファ層 4中に発生するリーク電流を低減できるとともに、 HEMT1自体を高耐圧化できる。 [0053] (実施の形態 2)
つぎに、本発明の実施の形態 2にかかる半導体素子について説明する。図 4は、本 実施の形態 2にかかる半導体素子としての HEMT11の構成を示す断面図である。 図 4に示すように、 HEMT11は、 HEMT1の構成をもとに、バッファ層 4および電子 走行層 5に替えて、 GaN力もなるバッファ層 14および電子走行層 15を備えるとともに 、このノ ッファ層 14と電子走行層 15との間に、 GaN力もなる炭素濃度遷移層 18をさ らに備える。その他の構成は、 HEMT1と同じであり、同一構成部分には同一符号を 付して示している。
[0054] ノ ッファ層 14は、 HEMT1におけるバッファ層 4と同様に炭素をドーピングして形成 され、その炭素濃度は、 1 X 1017cm 3以上、 1 X 102Qcm 3以下とされている。電子走 行層 15は、電子走行層 5と同様に高純度の GaNによって形成され、その炭素濃度 は、 1 X 1017cm 3以下とされている。また、電子走行層 15の層厚は、電子走行層 5と 同様に 0. 05 /z m以上、 1 m以下とされている。
[0055] 炭素濃度遷移層 18は、電子走行層 15からバッファ層 14に向力 積層方向の距離 に応じて添加濃度が増加するように炭素がドーピングされている。図 5—1および図 5 —2は、この様子を模式的に示すグラフである。ここで、横軸は、電子走行層 15と電 子供給層 6とのへテロ接合界面力ゝらの積層方向の深さ (距離)を示し、縦軸は、この深 さに応じた炭素濃度を示して ヽる。
[0056] 図 5—1および図 5— 2に示すように、炭素濃度遷移層 18内の炭素濃度は、電子走 行層 15からバッファ層 14に向力ゝぅ積層方向の距離に応じて、電子走行層 15の炭素 濃度からバッファ層 14の炭素濃度まで、連続的または段階的に遷移されている。た だし、連続的な遷移としては、図 5—1に示すような直線的な遷移に限定されず、 2次 関数、対数関数、指数関数等で表される曲線的な遷移でもよい。また、段階的な遷 移としては、図 5— 2に示すような 4段階の遷移 (4段ステップ遷移）に限定されず、任 意の多段ステップ遷移としてよい。さらに、その多段ステップにおける各段の炭素濃 度の遷移量は、均等である必要はなく任意でよい。
[0057] このように、炭素濃度が連続的または段階的に遷移する炭素濃度遷移層 18を設け ることで、 HEMT11では、この炭素濃度の遷移の傾向（遷移タイプ）に応じて、電流 コラブスと耐圧との対応関係を微細に制御することができる。ここで、その実測結果で ある一例を図 6— 1および 6— 2と、図 7— 1および 7— 2とに示す。
[0058] 図 6— 1および 6— 2は、それぞれ炭素濃度遷移層 18の層厚を 0. 5 μ mおよび 1 μ mとし、この各層厚内で炭素濃度を 1〜4段ステップ、直線的および曲線的に遷移さ せた場合の、ヘテロ接合界面力 の深さに対する炭素濃度プロファイルを示している 。また、図 7—1および 7— 2は、それぞれ図 6—1および 6— 2の各炭素濃度プロファ ィルに応じた電流コラブスと耐圧とを示している。ここで、図 7—1および 7— 2に示す 炭素濃度の遷移タイプとしての「1段ステップ」〜「4段ステップ」、「直線遷移」および「 曲線遷移」は、それぞれ図 6— 1および 6— 2において♦印、★印、 *印、參印、黒四 角印および黒三角印で示す炭素濃度プロファイルに対応する。なお、この各場合で 電子走行層 15は層厚が 0.： L m、炭素濃度が 1 X 1017cm 3であり、ノ ッファ層 14は 層厚が 2 /z m、炭素濃度が 1 X 1019cm 3である。
[0059] 図 7— 1および 7— 2に示す結果から、炭素濃度遷移層 18の炭素濃度の遷移タイプ 、つまり「1段ステップ」〜「4段ステップ」、「直線遷移」または「曲線遷移」に応じて、 H EMT11の電流コラプスおよび耐圧を各々変化させることができることがわかる。また 、炭素濃度遷移層 18の層厚が比較的厚い場合、炭素濃度変化タイプに対する耐圧 の変化量が比較的大きいことがわかる。さらに、炭素濃度遷移層 18の層厚が： L m 以下である場合、約 500V以上の実用的な耐圧を得られることがわかる。ただし、この 層厚がこれより厚くなると実用的な耐圧が得られない場合が生じることが推察される。 つまり、炭素濃度遷移層 18の層厚は、： L m以下とすることが好ましいことが見出さ れる。
[0060] 以上説明したように、本実施の形態 2にかかる HEMT11は、ノ ッファ層 14と電子 走行層 15との間に積層されるとともに、電子走行層 15からバッファ層 14に向力 積 層方向の距離に応じて添加濃度が増加するように炭素がドーピングされた炭素濃度 遷移層 18を備えているため、この炭素濃度の遷移の傾向（遷移タイプ）に応じて、電 流コラブスと耐圧との対応関係を微細に制御することができる。
[0061] また、 HEMT11では、バッファ層 14の炭素濃度が 1 X 1017cm— 3以上、 1 X 102°cm" 3以下とされ、電子走行層 15の炭素濃度が 1 X 1017cm 3以下とされ、炭素濃度遷移 層 18の炭素濃度が、電子走行層 15からバッファ層 14に向力 積層方向の距離に応 じて、電子走行層 15の炭素濃度からバッファ層 14の炭素濃度まで連続的または段 階的に遷移するものとされているため、電流コラブスを悪ィ匕させることなくバッファ層 1 4および炭素濃度遷移層 18を高抵抗化し、バッファ層 14および炭素濃度遷移層 18 中に発生するリーク電流を低減できるとともに、 HEMT11自体を高耐圧化できる。
[0062] なお、ここでは、炭素濃度遷移層 18の炭素濃度は、電子走行層 15の炭素濃度か らバッファ層 14の炭素濃度まで遷移するものとして説明したが、電子走行層 15に対 する界面にお!ヽて、炭素濃度遷移層 18と電子走行層 15との炭素濃度は必ずしも等 しくする必要がなぐ同様に、バッファ層 14に対する界面においても、炭素濃度遷移 層 18とバッファ層 14との炭素濃度は必ずしも等しくなくてょ 、。
[0063] また、ここでは、ノ ッファ層 14の炭素濃度が 1 X 1017cm 3以上、 1 X 102Qcm 3以下 であるとして説明したが、バッファ層 14に対する界面において炭素濃度遷移層 18の 炭素濃度を 1 X 1017cm 3以上、 1 X 102Qcm 3以下とする場合には、ノ ッファ層 14の炭 素濃度は、必ずしも上述の範囲内である必要はない。
[0064] (実施の形態 3)
図 9は、本発明の実施の形態 3にかかる半導体素子としての電界効果トランジスタ 1 00の構成を示す断面図である。この図に示すように、電界効果トランジスタ 100は、 例えば Si、サファイア、 SiCまたは ZnO力もなる基板 31上に、窒化物系化合物半導 体を用いて形成されたバッファ層 32〜34および半導体動作層 35が順次積層され、 その上にソース電極 36S、ドレイン電極 36D、絶縁ゲート 36Gが形成されている。
[0065] バッファ層 32は、 A1Nによって形成され、層厚力 0nmとされている。バッファ層 33 は、窒化物系化合物半導体を用いて形成された第 1の層 41と、この第 1の層 41よりも A1組成が高い窒化物形ィ匕合物半導体を用いて形成された第 2の層 42とが積層され た複合層 40を複数層積層して形成されている。具体的には、第 1の層 41は、 GaNに よって形成され、第 2の層 42は、 A1Nによって形成され、この各層の層厚は、それぞ れ 200nm、 20nmとされている。また、複合層 40は 8層積層されている。
[0066] なお、ノ ッファ層 32、第 1の層 41および第 2の層 42を形成する半導体材料は、 A1 Nまたは GaNに限定されるものではなぐ他の元素を含んだ半導体材料とすることも できる。また、複合層 40の積層数は、 8層に限定されるものではなぐ 1層以上であれ ば任意の層数でよい。ただし、 4層以上積層させることが好ましい。
[0067] ノ ッファ層 34は、 p— GaNによって形成され、層厚が 1 μ mとされている。バッファ 層 34は、 p型不純物として例えば Mgが添加され、その不純物濃度としての Mg濃度 は 5 X 1016cm 3とされている。また、ノ ッファ層 34は炭素が添加され、その炭素濃度 は 1 X 1017cm 3以上、 1 X 102°cm 3以下とされている。なお、ノ ッファ層 34と、後述の 半導体動作層 35とに用 、る p型不純物は、 Mgに限定されず Znまたは Be等とするこ とちでさる。
[0068] 半導体動作層 35は、 p— GaNからなるチャネル層 35aと、 n型半導体としての n— GaNからなるリサーフ（resurf)層 35bと、 n+— GaNからなるコンタクト層 35c, 35dとを バッファ層 34上に並列して備える。リサーフ層 35bは、チャネル層 35aとコンタクト層 3 5dとの間に設けられ、コンタクト層 35cは、チャネル層 35aに対してリサーフ層 35bと 反対側に設けられている。チャネル層 35aは、 p型不純物として例えば Mgが添加さ れ、その不純物濃度としての Mg濃度は 5 X 1016cm— 3とされている。リサーフ層 35bと コンタクト層 35c, 35dとは、 n型不純物として例えば Siが添加され、その Si濃度は、 それぞれ 5 X 1017cm 3および 5 X 102Qcm 3とされている。また、半導体動作層 35は、 炭素が非添加であって、層厚が 300nmとされて!/、る。
[0069] 絶縁ゲート 36Gは、チャネル層 35a上に絶縁層としてのゲート絶縁膜 36Gaと、電 極層としてのゲート電極 36Gbとをこの順に積層して形成されている。ゲート絶縁膜 3 6Gaは、 SiOまたは Al O等、十分な絶縁破壊電界強度を有する酸化膜が用いられ
2 2 3
、その層厚は、例えば SiOの場合、 50〜： LOOnm程度とされる。また、ゲート絶縁膜 3
2
6Gaは、ドレイン電流が流れる方向（図 9における左右方向）において、両端部がそ れぞれコンタクト層 35cおよびリサーフ層 35b上に張り出して形成されている。ゲート 電極 36Gbは、ポリシリコン、もしくは NiZAuや WSi等の金属膜を用いて形成されて いる。ソース電極 36Sおよびドレイン電極 36Dは、それぞれコンタクト層 35c, 35d上 に積層され、 TiZAlや TiZAlSi/Mo等、コンタクト層 35c, 35dに対してォーミック 接触が可能な金属膜を用いて形成されて ヽる。
[0070] このように構成された電界効果トランジスタ 100では、ゲート電極 36Gbに所定電位 以上の正電圧をカ卩えることで、チャネル層 35aの上端部におけるゲート絶縁膜 36Ga との境界近傍に反転層 35eが生成される。そして、この反転層 35eがチャネルとなり、 コンタクト層 35cと、リサーフ層 35bおよびコンタクト層 35dとが電気的に接続され、ソ ース電極 36Sおよびドレイン電極 36D間にドレイン電流が導通される。このとき、ゲー ト電極 36Gbに加える電圧によって、ゲート絶縁膜 36Gaの直下に形成される図示し な 、空乏層の厚さを変化させることで、ドレイン電流の ONZOFF制御すなわち電界 効果トランジスタ 100の ONZOFF制御を行うことができる。
[0071] つづいて、バッファ層 34について詳細に説明する。図 10は、バッファ層 34としての p— GaNバッファ層の炭素濃度に対する電界効果トランジスタ 100の耐圧を実測した 結果を示すグラフである。このグラフに示す結果から、電界効果トランジスタ 100では 、ノッファ層 34の炭素濃度を増加させることで耐圧を増大させることができることがわ かる。特に、炭素濃度が約 1 X 1017 ( = 1. 0E+ 17) cm 3である場合に耐圧が急激に 変化し、炭素濃度を 1 X 1017cm 3以上とすることで耐圧を 750V以上に高耐圧化でき ることがゎカゝる。また、炭素濃度を 1 X 102Qcm 3とすることで耐圧を約 850Vまで高耐 圧化できることがわかる。
[0072] 図 11は、バッファ層 34としての p— GaN層の炭素濃度および Mg濃度に対する電 界効果トランジスタ 100のしき 、値電圧を実測した結果を示すグラフである。このダラ フに示す結果から、電界効果トランジスタ 100では、バッファ層 34の炭素濃度を増加 させても、しきい値電圧を一定に維持できることがわかる。これに対し、バッファ層 34 の Mg濃度を増カロさせた場合には、しきい値電圧が増大することがわかる。また、バッ ファ層 34の Mg濃度を 5 X 1016cm 3とすることで、しきい値電圧を約 3Vにできることが わかる。なお、図 11に示した炭素濃度に対応する結果は、バッファ層 34の Mg濃度 を 5 X 1016cm 3とした上で炭素を添カ卩して得た結果である。また、図 10および図 11に 示す炭素濃度は、 SIMS (Secondary
Ion Mass Spectroscopy)を用いて測定した値である。
[0073] 以上の結果をもとに、電界効果トランジスタ 100では、バッファ層 34の炭素濃度は、 この炭素濃度に対して電界効果トランジスタ 100の耐圧が急激に変化する濃度以上 とされ、その目安値として具体的には 1 X 1017cm 3以上とされている。また、バッファ 層 34における炭素以外の不純物濃度としての Mg濃度は 5 X 1016cm 3とされている。 これによつて、電界効果トランジスタ 100では、しきい値電圧を増大させることなく素 子を高耐圧化することができ、具体的には、商用電源を使用する場合に必要とさる耐 圧を国によらず満足可能な 750V以上の耐圧を得ることができる。また、一般に電界 効果トランジスタ等の半導体素子を制御する上で好適とされて 、る約 3Vのしき 、値 電圧を得ることができる。
[0074] 従来技術にかかる電界効果トランジスタでは、例えば特許文献 1に記載された電界 効果トランジスタのように、高耐圧化のためにバッファ層に Znや Mgを添加する場合、 図 11の結果から容易に推測されるように、 Znや Mgの不純物濃度の増加にともなつ てしきい値電圧が増大する。特許文献 1では、この不純物濃度が 1 X 1018cm 3以上 であることが望ましいとされている力 その場合、しきい値電圧は少なくとも 10V以上 となり、好適値である 3Vをはるかに上回ることが図 11の結果から予測される。すなわ ち、従来技術にかかる電界効果トランジスタでは、素子の高耐圧化としきい値電圧の 適正化とを同時に実現することが困難であつたのに対し、電界効果トランジスタ 100 では、上述のようにバッファ層 34に炭素を添加することで、素子の高耐圧化としきい 値電圧の適正化とを両立できると!、う効果を奏する。
[0075] なお、電界効果トランジスタ 100におけるしきい値電圧の好適値は、 3Vに限定され るものではなぐ素子の用途等に応じて 3± IV程度の範囲内で設定されることが好ま しい。このため、電界効果トランジスタ 100では、図 11の結果をもとに、バッファ層 34 の Mg濃度は、 l X 1016cm 3以上、 l X 1017cm 3以下の範囲内で設定されることが好 ましい。
[0076] ところで、電界効果トランジスタ 100では、図 10に示したように、ノ ッファ層 34の炭 素濃度を増加させることによって耐圧を増大させることができるものの、その炭素濃度 はある濃度で飽和する。すなわち、添加された炭素原子は、その添加量がある割合 以上になった場合、ノ ッファ層 34における p— GaNの結晶格子を形成する原子と置 き換わることができなくなり、ノ ッファ層 34は、正常にェピタキシャル成長できなくなる 。具体的には、バッファ層 34における炭素の飽和濃度は、図 10のデータをもとに約 1 X 102Qcm 3であることが実験的に求められている。 [0077] このため、ェピタキシャル膜としてのバッファ層 34の炭素濃度は、飽和濃度以下とさ れ、その目安値として具体的には 1 X 102°cm 3以下とされる。これによつて、電界効 果トランジスタ 100では、ノ ッファ層 34とその上部に積層される半導体動作層 35とを 正常にェピタキシャル成長させることができるとともに、しきい値電圧を増大させること なく約 850Vまでの耐圧を得ることができる。
[0078] つづ 、て、電界効果トランジスタ 100の製造工程につ 、て説明する。電界効果トラ ンジスタ 100は、例えば MOCVD (Metal Organic Chemical
Vapor Deposition)法によって、基板 31上に種々の窒化物系化合物半導体を順次積 層して形成される。具体的には、まず、基板 31を MOCVD装置内に導入し、化合物 半導体の原料となるトリメチルアルミニウム (TMA1)とアンモニア (NH )とを、それぞ
3
れ 19 μ mol/min, 12リットル Zminの流量で基板 31上に導入し、 A1Nからなるバッ ファ層 32を基板 31上で 40nmの厚さに成長させる。
[0079] つぎに、トリメチルガリウム（TMGa)と NHとを、それぞれ 58 μ mol/min, 12リット
3
ル Zminの流量でバッファ層 32上に導入し、 GaNからなる第 1の層 41をバッファ層 3 2上にェピタキシャル成長させる。つづけて、 TMA1と NHとを、それぞれ 19 μ mol/
3
min、 12リットル Zminの流量で第 1の層 41上に導入し、 A1Nからなる第 2の層 42を 第 1の層 41上にェピタキシャル成長させる。そして、この第 1の層 41および第 2の層 4 2の成長を例えば 8回繰り返すことで、 8層の複合層 40からなるバッファ層 33を形成 する。ここで、第 1の層 41および第 2の層 42の層厚は、それぞれ 200nm、 20nmとす る。
[0080] つぎに、 TMGaと NHとを、それぞれ 58 μ mol/min, 12リットル Zminの流量で
3
バッファ層 33上に導入するとともに、 Cp2Mg (bis-cyclopentadienyl
Mg)と炭素ガスとを導入し、 p— GaNからなるバッファ層 34をバッファ層 33上で 1 μ m の厚さにェピタキシャル成長させる。このとき、 Cp2Mgの流量を調整することによって Mg濃度を 5 X 1016cm 3とし、成長圧力を調整することによって炭素濃度を 1 X 1017c m 3以上、かつ 1 X 102Qcm 3以下とする。なお、この炭素濃度は、ノ ッファ層 34内で 一様である必要はなぐ例えばバッファ層 34の積層方向において濃度勾配を有して も構わない。 [0081] つぎに、 TMGaと NHとを、それぞれ 58 μ mol/min, 12リットル Zminの流量で
3
ノ ッファ層 34上に導入するとともに、 Cp2Mgを導入し、半導体動作層 35となる p— G aN層をバッファ層 34上で 300nmの厚さにェピタキシャル成長させる。このとき、 Cp2 Mgの流量を調整して Mg濃度を 5 X 1016cm 3とする。
[0082] なお、ここまでの各層の形成工程では、成長温度は 1050°Cとされる。また、 TMA1 、 TMGaおよび NHの導入に用いるキャリアガスには 100%の水素ガスが利用され
3
る。
[0083] つぎに、バッファ層 34上に形成された p— GaN層に対し、イオン注入（Ion Implantat ion)によって Siを添加する。その際、 Siの打ち込み深さは、半導体動作層 35の層厚 と等しくし、 Si濃度は、リサーフ層 35bに対応する領域では 1 X 1017cm 3、コンタクト層 35c, 35dに対応する領域では l X 102Qcm 3とする。その後、温度 1200°Cで活性ィ匕 ァニールを 1分間行う。これによつて、バッファ層 34上に、チャネル層 35a、リサーフ 層 35bおよびコンタクト層 35c, 35dを備えた半導体動作層 35が形成される。なお、 イオン注入による Siの打ち込み深さは、半導体動作層 35の層厚と厳密に等しくする 必要はなぐ半導体動作層 35の層厚以上としてもよい。すなわち、 Siがバッファ層 34 内に入り込んでも構わない。
[0084] つぎに、 PCVD (Plasma Chemical Vapor Deposition)法によって半導体動作層 35 上に、例えば SiOまたは Al O力もなる酸化膜を 50〜： LOOnmの厚さに成膜し、フォ
2 2 3
トリソグラフィと、緩衝弗酸によるエッチングとによってゲート絶縁膜 36Gaを形成する 。その後、リフトオフ法によってコンタクト層 35c, 35d上に、例えば TiZAほたは TiZ AlSiZMoからなる金属膜を成膜し、 600°Cの熱処理を 10分間行うことで、ォーミツ ク電極としてのソース電極 36Sおよびドレイン電極 36Dを形成する。さらに、リフトオフ 法によってゲート絶縁膜 36Ga上に、例えば NiZAuまたは WS もなる金属膜を成 膜してゲート電極 36Gbを形成する。
[0085] なお、半導体動作層 35の層厚は、 300nmに限定されず、ドレイン電流のチャネル を形成する上で過不足ない層厚、具体的には 200〜400nm程度であればよい。半 導体動作層 35の層厚としてのリサーフ層 35bの層厚が厚すぎる場合には、リサーフ 層 35bを介して電流がリークし、素子の耐圧が低下する。また、リサーフ層 35bの層 厚が薄すぎる場合には、オン抵抗が増大する。このため、電界効果トランジスタ 100 では、半導体動作層 35の層厚は、 750V以上の耐圧を確保しつつオン抵抗の増大 を抑制できる層厚として 200nm以上、 400nm以下とされる。なお、この層厚は、必ず しも半導体動作層 35の全域で満足される必要はなく、少なくともチャネル層 35aおよ びリサーフ層 35bにお!/、て満足されて!、ればよ！/、。
[0086] 以上説明したように、本実施の形態 3にかかる電界効果トランジスタ 100は、基板 3 1上にバッファ層 32〜34、半導体動作層 35および絶縁ゲート 36Gを順次積層して 備え、炭素が添加された窒化物系化合物半導体層としてのバッファ層 34の炭素濃 度は、この炭素濃度に対して電界効果トランジスタ 100の耐圧が急激に変化する濃 度以上、かつ飽和濃度以下とされ、具体的には 1 X 1017cm 3以上、 1 X 102Qcm 3以 下とされている。このため、電界効果トランジスタ 100では、しきい値電圧を増大させ ることなく素子を高耐圧化させることができる。
[0087] また、電界効果トランジスタ 100では、バッファ層 34における炭素以外の不純物濃 度としての Mg濃度が 2 X 1016cm 3以上、 l X 1017cm 3以下とされているため、一般に 電界効果トランジスタ等の半導体素子を制御する上で好適な 3 ± IV程度のしきい値 電圧を得ることができる。さらに、電界効果トランジスタ 100では、半導体動作層 35は 、炭素が非添加であり、層厚が 200nm以上、 400nm以下とされているため、 750V 以上の耐圧を確保しつつオン抵抗の増大を抑制することができる。
[0088] ここまで、本発明を実施する最良の形態を実施の形態 1〜3として説明したが、本発 明は、この実施の形態 1〜3に限定されず、本発明の趣旨を逸脱しない範囲であれ ば種々の変形が可能である。例えば、上述した実施の形態 1および 2では、基板 2と ノ ッファ層 4, 14との間に低温バッファ層 3が介在するものとして説明した力 基板や 半導体層に適宜適したバッファ層を設けるようにしてもよい。特に、基板と半導体層と の格子定数の差が大きい場合には、格子定数が大きく異なる層を交互に積層したバ ッファ層を設けることによって、半導体層に力かる応力を低減させることができる。
[0089] 具体的には、例えば GaN系の半導体素子では、各層厚が l〜3000nm程度の A1 N層と GaN層とを交互に積層したバッファ層や、 InGa層と AlGaN層とを交互に積層 したバッファ層を設けるとよい。この場合、 A1N層と GaN層との各接合界面に 2次元 電子ガス層が形成されやすぐ半導体素子の耐圧が低下するとともにリーク電流が増 大しゃすくなるが、本発明の構成を適用させることで、電流コラブスを悪化させること なくリーク電流を低減させることができる。
[0090] また、上述した本実施の形態 1および 2では、バッファ層 4, 14、炭素濃度遷移層 1 8および電子走行層 5, 15は、 GaNを用いて形成され、電子供給層 6は、 AlGaNを 用いて形成されるものとして説明したが、他の元素を適宜添加した半導体材料を用 いて各層を形成するようにしてもよい。例えば、化合物半導体層と、バッファ層および 炭素濃度遷移層の少なくとも一方とを、 Al Ga In N (0≤x≤ 1、 0≤y≤ 1)系の半 導体材料を用いて形成することができる。より具体的には、例えば電子走行層 5を、 I nGaNを用いて形成することができる。
[0091] さらに、上述した実施の形態 1および 2では、本発明にかかる半導体素子として、 F ETの一種である HEMTについて説明した力 HEMTに限定して解釈する必要は なぐ MISFET (Metal
Insulator semiconductor FET)、 MOSFET (Metal Oxide Semiconductor FET)、 ME SFET (Metal
Semiconductor FET)等、種々の FETに対して本発明は適用可能である。
[0092] また、 FET以外にも、ショットキーダイオード等、各種ダイオードに対して本発明は 適用可能である。本発明を適用したダイオードとして、例えば、 HEMT1, 11が備え たソース電極 7S、ドレイン電極 7Dおよびゲート電極 7Gに替えて、力ソード電極およ びアノード電極を形成したダイオードが実現できる。
[0093] なお、上述した実施の形態 1および 2では、本発明にかかる半導体素子が、窒化物 系化合物半導体、特に GaN系化合物半導体を用いて形成された化合物半導体層 を備えるものとして説明した力 窒化物系および GaN系に限定して解釈する必要は なぐ他の化合物半導体を用いて形成された化合物半導体層を備える半導体素子 に対しても、本発明は適用可能である。
[0094] また、上述した実施の形態 3では、炭素が添加された窒化物系化合物半導体層とし てのバッファ層 34が GaNによって形成されるものとした力 GaNに限定して解釈する 必要はなぐ他の元素を含む GaN系化合物半導体によって形成されたものでもよい 。また、 GaN系に限らず、他の窒化物系であってもよぐ炭素を添加して活性ィ匕でき るものであれば窒化物系以外の化合物半導体を用いて形成してもよ!/、。
[0095] なお、上述した実施の形態 1および 2における低温バッファ層 3と、実施の形態 3に おけるバッファ層 32, 33とは、互いに置き換えて用いることができる。具体的には、例 えば HEMT1, 11における低温バッファ層 3に替えてバッファ層 32, 33を、基板 2と ノ ッファ層 4または 14との間に積層させることができる。同様に、電界効果トランジスタ 100におけるバッファ層 32, 33に替えて低温バッファ層 3を、基板 31とバッファ層 34 との間に積層させることができる。
産業上の利用可能性
[0096] 以上のように、本発明にかかる半導体素子は、基板上にバッファ層を介して積層さ れた化合物半導体層を備える半導体素子に有用であり、特に、窒化物系化合物半 導体を用いて形成する電界効果トランジスタに適して ヽる。

Claims

請求の範囲
[1] 基板上にバッファ層を介して積層されたィ匕合物半導体層を備える半導体素子にお いて、
前記バッファ層は、炭素が添加され、この添加される炭素濃度は、該炭素濃度に対 して電流コラブスが急激に変化する濃度以下であり、かつ前記炭素濃度に対して当 該半導体素子の耐圧が急激に変化する濃度以上であることを特徴とする半導体素 子。
[2] 前記炭素濃度は、 1 X 1017cm 3以上、 1 X 102Qcm 3以下であることを特徴とする請 求項 1に記載の半導体素子。
[3] ノ ッファ層を介して基板上に積層されたィ匕合物半導体層を備える半導体素子にお いて、
前記化合物半導体層内の電流経路となる層から前記バッファ層までの層厚は、該 層厚に対して電流コラブスが急激に変化する厚さ以上であり、かつ前記層厚に対し て当該半導体素子の耐圧が急激に変化する厚さ以下であることを特徴とする半導体 素子。
[4] 前記電流経路となる層は、前記化合物半導体層内のへテロ接合界面に形成される 2次元電子ガス層であることを特徴とする請求項 3に記載の半導体素子。
[5] 前記層厚は、 0. 05 μ m以上、 1 μ m以下であることを特徴とする請求項 3または 4 に記載の半導体素子。
[6] ノ ッファ層を介して基板上に積層されたィ匕合物半導体層を備える半導体素子にお いて、
前記バッファ層と前記化合物半導体層との間に積層されるとともに、前記化合物半 導体層から前記バッファ層に向力う積層方向の距離に応じて添加濃度が増加するよ うに炭素が添加された炭素濃度遷移層を備えることを特徴とする半導体素子。
[7] 前記バッファ層と前記化合物半導体層との間に積層されるとともに、前記化合物半 導体層から前記バッファ層に向力う積層方向の距離に応じて添加濃度が増加するよ うに炭素が添加された炭素濃度遷移層を備えることを特徴とする請求項 1〜5のいず れか一つに記載の半導体素子。
[8] 前記炭素濃度遷移層に添加される炭素の添加濃度は、前記積層方向の距離に応 じて、前記化合物半導体層の炭素濃度から前記バッファ層の炭素濃度まで変化する ことを特徴とする請求項 6または 7に記載の半導体素子。
[9] 前記炭素濃度遷移層の層厚は、 1 μ m以下であることを特徴とする請求項 6〜8の いずれか一つに記載の半導体素子。
[10] 前記化合物半導体層内のへテロ接合界面力 前記バッファ層または前記炭素濃 度遷移層までの層厚間の炭素濃度は、 1 X 1017cm 3以下であることを特徴とする請 求項 1〜9のいずれか一つに記載の半導体素子。
[11] 前記化合物半導体層と、前記バッファ層および前記炭素濃度遷移層の少なくとも 一方とは、 Al Ga In N (0≤x≤l、 0≤y≤ 1)系の半導体材料を用いて形成され
Ι
ることを特徴とする請求項 1〜10のいずれか一つに記載の半導体素子。
[12] 当該半導体素子は、ダイオードまたは電界効果トランジスタであることを特徴とする 請求項 1〜11のいずれか一つに記載の半導体素子。
[13] 基板上にバッファ層、半導体動作層、絶縁層および電極層を順次積層して備える 半導体素子において、
前記バッファ層は、炭素が添加された窒化物系化合物半導体層を含み、前記窒化 物系化合物半導体層の炭素濃度は、該炭素濃度に対して当該半導体素子の耐圧 が急激に変化する濃度以上であり、かつ飽和濃度以下であることを特徴とする半導 体素子。
[14] 前記炭素濃度は、 1 X 1017cm 3以上、 1 X 102Qcm 3以下であることを特徴とする請 求項 13に記載の半導体素子。
[15] 前記窒化物系化合物半導体層における炭素以外の不純物濃度は、 1 X 1016cm"3 以上、 1 X 1017cm 3以下であることを特徴とする請求項 13または 14に記載の半導体 素子。
[16] 前記半導体動作層は、炭素が非添加であり、層厚が 200nm以上、 400nm以下で あることを特徴とする請求項 13〜 15の 、ずれか一つに記載の半導体素子。
[17] 前記窒化物系化合物半導体層は、 GaN系化合物半導体によって形成されることを 特徴とする請求項 13〜 16の 、ずれか一つに記載の半導体素子。
PCT/JP2007/052872 2006-02-20 2007-02-16 半導体素子 Ceased WO2007097264A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-043036 2006-02-20
JP2006043036 2006-02-20
JP2007030341A JP5064824B2 (ja) 2006-02-20 2007-02-09 半導体素子
JP2007-030341 2007-11-02

Publications (1)

Publication Number Publication Date
WO2007097264A1 true WO2007097264A1 (ja) 2007-08-30

Family

ID=38437304

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052872 Ceased WO2007097264A1 (ja) 2006-02-20 2007-02-16 半導体素子

Country Status (2)

Country Link
JP (1) JP5064824B2 (ja)
WO (1) WO2007097264A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232322A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp 化合物半導体基板
JP2010283350A (ja) 2009-06-08 2010-12-16 Internatl Rectifier Corp 希土類エンハンスト高電子移動度トランジスタ及びその製造方法
WO2012157371A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 半導体装置
CN103038869A (zh) * 2010-07-30 2013-04-10 松下电器产业株式会社 场效应晶体管
CN103545361A (zh) * 2012-07-10 2014-01-29 富士通株式会社 化合物半导体器件及其制造方法、电源装置和高频放大器
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
CN109564855A (zh) * 2016-08-18 2019-04-02 雷声公司 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
US20230170214A1 (en) * 2020-09-30 2023-06-01 Dynax Semiconductor, Inc. Epitaxial structure of semiconductor device and method of manufacturing the same
US20240038844A1 (en) * 2022-07-27 2024-02-01 United Microelectronics Corp. High electron mobility transistor and method for fabricating the same

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088081A (ja) * 2007-09-28 2009-04-23 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
KR101006480B1 (ko) * 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP5546301B2 (ja) * 2008-11-27 2014-07-09 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4677499B2 (ja) 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5460087B2 (ja) * 2009-03-13 2014-04-02 古河電気工業株式会社 電界効果トランジスタ
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP4685961B2 (ja) * 2009-05-11 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
TWI462286B (zh) * 2009-12-10 2014-11-21 同和電子科技股份有限公司 A epitaxial substrate for electronic components and a method for manufacturing the same
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP2011187654A (ja) * 2010-03-08 2011-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP5707767B2 (ja) * 2010-07-29 2015-04-30 住友電気工業株式会社 半導体装置
JP6024075B2 (ja) * 2010-07-30 2016-11-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5286613B2 (ja) 2010-08-30 2013-09-11 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
JP5810293B2 (ja) * 2010-11-19 2015-11-11 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP5136867B2 (ja) 2011-02-03 2013-02-06 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
JP5711001B2 (ja) * 2011-02-17 2015-04-30 新日本無線株式会社 窒化物半導体装置の製造方法
JP5788296B2 (ja) * 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
JP5919626B2 (ja) 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5075264B1 (ja) 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2013021106A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2013038157A (ja) * 2011-08-05 2013-02-21 Covalent Materials Corp 化合物半導体基板
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
WO2014108946A1 (ja) 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
JP6392498B2 (ja) * 2013-03-29 2018-09-19 富士通株式会社 化合物半導体装置及びその製造方法
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015070064A (ja) 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6283250B2 (ja) * 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
JP6261437B2 (ja) 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
JP6249868B2 (ja) 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP6494361B2 (ja) * 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
JP2016184663A (ja) * 2015-03-26 2016-10-20 株式会社豊田中央研究所 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
US9871108B2 (en) 2015-04-23 2018-01-16 Rohm Co., Ltd. Nitride semiconductor device
JP6084254B2 (ja) * 2015-06-03 2017-02-22 クアーズテック株式会社 化合物半導体基板
JP6416705B2 (ja) * 2015-06-24 2018-10-31 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP6660631B2 (ja) 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス
JP6671124B2 (ja) 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
JP6441767B2 (ja) * 2015-08-12 2018-12-19 日本電信電話株式会社 半導体装置およびその製造方法
JP2019003963A (ja) * 2015-11-05 2019-01-10 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
JP2018206786A (ja) * 2015-11-05 2018-12-27 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
JP6654409B2 (ja) * 2015-11-16 2020-02-26 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
FR3047608B1 (fr) * 2016-02-04 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a haute mobilite electronique de type normalement bloque ameliore
JP6396939B2 (ja) 2016-03-31 2018-09-26 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP6656991B2 (ja) 2016-03-31 2020-03-04 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP6233476B2 (ja) * 2016-09-07 2017-11-22 富士通株式会社 化合物半導体装置
JP6950185B2 (ja) 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
CN111373513B (zh) * 2017-11-20 2023-10-13 罗姆股份有限公司 半导体装置
JP7398968B2 (ja) * 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
CN119384879A (zh) * 2022-06-28 2025-01-28 三菱电机株式会社 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173203A (ja) * 1996-12-11 1998-06-26 Furukawa Electric Co Ltd:The Ｍｉｓ型電界効果トランジスタ
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG135924A1 (en) * 2003-04-02 2007-10-29 Sumitomo Electric Industries Nitride-based semiconductor epitaxial substrate, method of manufacturing the same, and hemt substrate
JP4748501B2 (ja) * 2004-02-02 2011-08-17 古河電気工業株式会社 高電子移動度トランジスタ
JP4728582B2 (ja) * 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173203A (ja) * 1996-12-11 1998-06-26 Furukawa Electric Co Ltd:The Ｍｉｓ型電界効果トランジスタ
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232322A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp 化合物半導体基板
JP2010283350A (ja) 2009-06-08 2010-12-16 Internatl Rectifier Corp 希土類エンハンスト高電子移動度トランジスタ及びその製造方法
CN103038869B (zh) * 2010-07-30 2015-08-05 松下电器产业株式会社 场效应晶体管
CN103038869A (zh) * 2010-07-30 2013-04-10 松下电器产业株式会社 场效应晶体管
WO2012157371A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 半導体装置
JP2012243886A (ja) * 2011-05-18 2012-12-10 Sharp Corp 半導体装置
CN103545361A (zh) * 2012-07-10 2014-01-29 富士通株式会社 化合物半导体器件及其制造方法、电源装置和高频放大器
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
CN109564855A (zh) * 2016-08-18 2019-04-02 雷声公司 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
CN109564855B (zh) * 2016-08-18 2023-08-22 雷声公司 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
US20230170214A1 (en) * 2020-09-30 2023-06-01 Dynax Semiconductor, Inc. Epitaxial structure of semiconductor device and method of manufacturing the same
US12482653B2 (en) * 2020-09-30 2025-11-25 Dynax Semiconductor, Inc. Epitaxial structure of semiconductor device and method of manufacturing the same
US20240038844A1 (en) * 2022-07-27 2024-02-01 United Microelectronics Corp. High electron mobility transistor and method for fabricating the same
US12369371B2 (en) * 2022-07-27 2025-07-22 United Microelectronics Corp. High electron mobility transistor and method for fabricating the same
TWI909074B (zh) * 2022-07-27 2025-12-21 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法

Also Published As

Publication number Publication date
JP5064824B2 (ja) 2012-10-31
JP2007251144A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP5064824B2 (ja) 半導体素子
US8569800B2 (en) Field effect transistor
US10128362B2 (en) Layer structure for a group-III-nitride normally-off transistor
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
CN103038869B (zh) 场效应晶体管
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9478632B2 (en) Method of manufacturing a semiconductor device
US8134181B2 (en) Semiconductor device
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US20130307027A1 (en) Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
JP7257498B2 (ja) 窒化物半導体装置
WO2015004853A1 (ja) 半導体装置
US20110215424A1 (en) Semiconductor device and manufacturing method thereof
US9087890B2 (en) Semiconductor device
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
KR20150091703A (ko) 질화물 반도체 소자 및 그 제조 방법
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP4748501B2 (ja) 高電子移動度トランジスタ
JP2011129607A (ja) ＧａＮ系ＭＯＳ型電界効果トランジスタ
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR101364029B1 (ko) 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07714402

Country of ref document: EP

Kind code of ref document: A1