WO2005055684A1

WO2005055684A1 - 多層プリント配線板

Info

Publication number: WO2005055684A1
Application number: PCT/JP2004/018526
Authority: WO
Inventors: Takashi Kariya; Akira Mochida
Original assignee: Ibiden Co., Ltd.
Priority date: 2003-12-05
Filing date: 2004-12-06
Publication date: 2005-06-16
Also published as: CN1853452A; US8253030B2; KR101138675B1; CN102045967A; KR20070110945A; KR20080077702A; KR101181679B1; KR20080077703A; JP4700332B2; US8563420B2; EP1696716A4; EP1696716A1; KR20090097220A; CN101827490B; KR20100111330A; US20060137905A1; CN102045967B; US7982139B2; CN101827490A; KR20060061374A

Abstract

多層プリント配線板１０は、配線パターン３２等と電気的に接続される半導体素子を表面に実装する実装部６０と、セラミック製の高誘電体層４３と該高誘電体層４３を挟む第１及び第２層状電極４１，４２とを有し第１及び第２層状電極４１，４２の一方が半導体素子の電源ラインに他方がグランドラインに接続される層状コンデンサ部４０と、を備えている。この多層プリント配線板１０では、電源ラインとグランドラインとの間に接続される層状コンデンサ部４０の高誘電体層４３がセラミック製であるため、層状コンデンサ部４０の静電容量を大きくすることができる。したがって、電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。

Description

明細書多層プリント配線板技術分野

本発明は、絶縁層を介して複数積層された配線パターン同士を前記絶縁層内のバイァホールによつて電気的に接続することにより構成されるビルドァップ部を備えた多層プリント配線板に関する。背景技術

従来より、絶縁層を介して複数積層された配線パターン同士を絶縁層内のバィァホールによって電気的に接続することにより構成されるビルドアップ部を備えた多層プリント配線板の構造が、種々提案されている。例えば、この種の多層プリント配線板では、実装される半導体素子が高速にオンオフするとスィツチングノィズが発生して電源ラインの電位が瞬時に低下することがあるが、このような電位の瞬時低下を抑えるために電源ラインとグランドラインとの間にコンデンサ部を接続してデカツプリングすることが提案されている。このようなコンデンサ部として、特開 2 0 0 1— 6 8 8 5 8号公報には、多層プリント配線板内に層状コンデンサ部を設けることが提案されている。発明の開示

しかしながら、前記公報の層状コンデンサ部では、チタン酸バリウムなどの無機フィラーが配合された有機樹脂からなる誘電体層を採用しているため、静電容量を十分大きくすることができず、半導体素子のオンオフの周波数が数 G H z〜数十 G H zと高く電位の瞬時低下が起きやすい状況下では十分なデカツプリング効果を発揮することが難しい。本発明は、このような課題に鑑みなされたものであり、十分なデカップリング効果を奏する多層プリント配線板を提供することを目的とする。

本発明は、上述の目的の少なくとも一部を達成するために以下の手段を採つた。

本発明は、絶縁層を介して複数積層された配線パターン同士を前記絶縁層内のパイァホールによつて電気的に接続することにより構成されるビルドアップ部を備えた多層プリント配線板であって、

前記配線パターンと電気的に接続される半導体素子を表面に実装する実装部と、

前記実装部と前記ピルドァップ部との間にてセラミック製の高誘電体層と該高誘電体層を挟む第 1及び第 2層状電極とを有し前記第 1及び第 2層状電極の一方が前記半導体素子の電源ラインに他方がグランドラインに接続される層状コンデンサ部と、

を備えたものである。

この多層プリント配線板では、電源ラインとグランドラインとの間に接続される層状コンデンサ部の高誘電体層がセラミック製であるため、従来のように無機フィラーが配合された有機樹脂製の場合に比べて誘電率を高くすることができ、層状コンデンサ部の静電容量を大きくすることができる。したがって、半導体素子のオンオフの周波数が数 G H z〜数十 G H z (例えば 3 G H z〜2 0 G H z ) と高く電位の瞬時低下が起きやすい状況下であっても十分なデカツプリング効果を奏する。

本発明の多層プリント配線板において、前記高誘電体層は、前記ビルドアップ部とは別に高誘電体材料を焼成して作製したものが前記ビルドァップ部の上に接合されていることが好ましい。一般的にビルドアップ部は 2 0 0 以下の温度条件で作製されるため、高誘電体材料を焼成してセラミックにすることは困難なことから、ビルドァップ部とは別に高誘電体材料を焼成してセラミックにすることが好ましいのである。このような高誘電体層としては、特に限定されるものではないが、例えば、チタン酸バリウム（B aT i〇₃) 、チタン酸ストロンチウム（S rT i〇₃) 、酸化タンタル（Ta〇₃、 Ta₂〇₅) 、チタン酸ジルコン酸鉛（PZT) 、チタン酸ジルコン酸ランタン鉛（PLZT) 、チタン酸ジルコン酸ニオブ鉛 (PNZT) 、チタン酸ジルコン酸カルシウム鉛 (PCZT) 及びチタン酸ジルコン酸ストロンチウム鉛（PS ZT) からなる群より選ばれた 1種又は 2種以上の金属酸化物を含んでなる原料を焼成して作製したものが好ましい。

本発明の多層プリント配線板において、前記第 1層状電極は、前記第 2層状電極と接続される棒状端子を非接触状態で通過させる通過孔を持つベ夕パターンを前記高誘電体層の下面側に有し、前記第 2層状電極は、前記第 1層状電極と接続される棒状端子を非接触状態で通過させる通過孔を持つベ夕パターンを前記高誘電体層の上面側に有していてもよい。こうすれば、層状コンデンサ部の第 1及び第 2層状電極の面積を大きくすることができるため、この層状コンデンサ部の静電容量を大きくすることができる。また、外部の電源供給源から短い配線長で層状コンデンサ部に電荷をチャージできるうえ、層状コンデンサ部から短い配線長で半導体素子に電源を供給できるため、オンオフの間隔が短い数 GHz〜数十 GHz (例えば 3 GHz〜20 GHz) の半導体素子でも十分なデカップリング効果を得ることができ、電源不足となりにくい。なお、各ベ夕パターンは高誘電体層の上面又は下面の一部に設けられていてもよいし全面にわたって設けられていてもよい。

本発明のプリント配線板において、前記実装部は、前記半導体素子の電極に接続される複数のパッドを有し、前記第 1層状電極と同電位のパッドに電気的に接続され前記第 2層状電極を非接触状態で通過する棒状端子の数は、前記第 1層状電極と同電位のパッドの数に比べて少なくなるように構成されていてもよい。こうすれば、第 1層状電極と同電位のッドに接続された棒状端子が第 2層状電極を非接触状態で通過する通過孔の数が少なくなるから、第 2層状電極の面積を大きくすることができ、ひいては層状コンデンサ部の静電容量を大きくすることができる。

本発明のプリント配線板において、前記実装部は、前記半導体素子の電極に接続される複数のパッドを有し、前記第 2層状電極と同電位のパッドに電気的に接続され前記第 1層状電極を非接角虫状態で通過する棒状端子の数は、前記第 2層状電極と同電位のパッドの数に比べて少なくなるように構成されていてもよい。こうすれば、第 2層状電極と同電位のパッドに接続された棒状端子が第 1層状電極を非接触状態で通過する通過孔の数が少なくなるから、第 1層状電極の面積を大きくすることができ、ひいては層状コンデンサ部の静電容量を大きくすることができる。このとき、前記第 2層状電極と同電位のパッドに接続される棒状端子は、第 1層状電極だけでなく第 2層状電極も非接触状態で通過してもよい。

なお、前出の 2種類の棒状端子（つまり、第 1層状電極と同電位のパッドに電気的に接続され第 2層状電極を非接触状態で通過する棒状端子と、第 2層状電極と同電位のパッドに電気的に接続され第 1層状電極を非接触状態で通過する棒状端子）は、少なくとも一部が格子状又は千鳥状に交互に並んでいてもよレ^ こうすれば、ループインダクタンスが低くなるので電源電位の瞬時低下を防止しやすくなる。

本発明の多層プリント配線板において、前記実装部は、前記半導体素子の電源電極及びグランド電極のいずれか一方に接続される第 1パッドといずれか他方に接続される第 2パッドとを有し、前記第 1パッドのうちの一部は前記第 2 層状電極を非接触状態で通過する第 1棒状端子を有し該第 1棒状端子を介して前記第 1層状電極及び外部電源の一方の電極と電気的に接続され、残りは自ら前記第 1棒状端子を有さず該第 1棒端子を有する第 1パッドに電気的に接続されており、前記第 2パッドのうちの一部は前記第 1層状電極を非接触状態で通過する第 2棒状端子を有し該第 2棒状端子を介して前記第 2層状電極及び前記外部電極の他方の電極と電気的に接続され、残りは自ら前記第 2棒状端子を有さず該第 2棒状端子を有する第 2パッドに電気的に接続されていてもよい。こうすれば、第 1棒状端子や第 2棒状端子の数を制限することができるため、これらの棒状端子が第 1層状電極や第 2層状電極を通過する通過孔の数が少なくなるから、第 1及び第 2層状電極の面積を大きくすることができ、層状コンデンサ部の静電容量を大きくすることができる。例えば、第 1及び第 2層状電極をほぼべ夕パターンにすることも可能となる。また、外部の電源供給源から短い配線長で層状コンデンサ部に電荷をチャージできるうえ、層状コンデンサ部から短い配線長で半導体素子に電源を供給でぎるため、オンオフの間隔が短い数 G H z〜数十 G H z (例えば 3 G H z〜2 0 G H z ) の半導体素子でも十分なデカツプリング効果を得ることができ、電原不足となりにくい。

本発明の多層プリント配線板において、前記実装部は、前記半導体素子の電源電極及びグランド電極のいずれか一方に接続される第 1パッドといずれか他方に接続される第 2パッドとを有し、前記第 1 /、°ッドのうちの一部は前記第 2 層状電極を非接触状態で通過する第 1棒状端子を有し該第 1棒状端子を介して前記第 1層状電極及び外部電源の一方の電極と電気的に接続され、残りは自ら前記第 1棒状端子を有さず該第 1棒状端子を有する第 1パッドに電気的に接続されており、前記第 2パッドのうちの一部は前記第 1層状電極と前記第 2層状電極の両方を非接触状態で通過する第 2棒状端子を有し該第 2棒状端子を介して前記外部電源の他方の電極に接続され、残りま自ら前記第 2棒状端子を有さず前記第 2層状電極及び前記第 2棒状端子を有する第 2パッドの少なくとも一方に電気的に接続されていてもよい。この場合も、第 1棒状端子や第 2棒状端子の数を制限することができるため、これらの棒状端子が第 1層状電極や第 2 層状電極を通過する通過孔の数が少なくなるから、第 1及び第 2層状電極の面積を大きくすることができ、層状コンデンサ部の静電容量を大きくすることができる。例えば、第 1及び第 2層状電極をほぼべタパターンにすることも可能となる。また、外部の電源供給源から短い配線長で層状コンデンサ部に電荷をチャージできるうえ、層状コンデンサ部から短い配線長で半導体素子に電源を供給できるため、オンオフの間隔が短い数 GH z〜数十 GH z (例えば 3 GH z〜 2 0 GH z ) の半導体素子でも十分なデカップリング効果を得ることができ、電源不足となりにくレ^

このように第 1棒状端子と第 2棒状端子を備えた多層プリント配線板において、第 1棒状端子と第 2棒状端子の少なくともー咅 15が格子状又は千鳥状に交互に並んでいてもよい。こうすれば、ループインダクタンスが低くなるので電源電位の瞬時低下を防止しやすくなる。

本発明の多層プリント配線板において、前記層状コンデンサ部は、前記第 1 及び第 2層状電極の間の距離が 1 0 x m以下であって実質的に短絡しない距離に設定されていてもよい。こうすれば、層状コンデンサ部の電極間距離が十分小さいため、この層状コンデンサ部の静電容量を大きくすることができる。本発明の多層プリント配線板において、前記層状コンデンサ部は、前記実装部に実装される半導体素子の直下に形成されていることが好ましい。こうすれば、半導体素子に最短の配線長で電源を供給することが可能となる。

本発明の多層プリント配線板は、前記実装部が設けられた表面側に設置され前記層状コンデンサ部の前記第 1及び第 2層状電極に接続されるチップコンデンサを備えていてもよい。こうすれば、層状コンデンサ部だけでは静電容量が不足する場合にはチップコンデンサによりその不足分を補うことができる。また、デカップリング効果はチップコンデンサと半導体素子との配線が長いほど低下するが、ここでは実装部が設けられた表面側にチップコンデンサを設置しているため半導体素子との配線を短くすることができ、デカツプリング効果の低下を抑制することができる。また、チップコンデンサと半導体素子とを層状コンデンサ部を介して接続することになるため、チップコンデンサから半導体素子への電源供給の口スが小さくなる。

本発明の多層プリント配線板は、前記実装部と前記層状コンデンサ部との間に弾性材料で形成された応力緩和部を備えていてもよい。こうすれば、実装部に実装された半導体素子と層状コンデンサ部ゃビルドアップ部との間に熱膨張差による応力が発生したとしても応力緩和部がその応力を吸収するため接続信頼性の低下や絶縁信頼性の低下等の不具合が発生しにくい。また、層状コンデンサ部の高誘電体層は、薄くて脆いためクラックが入りやすいが、応力緩和部があるためクラックが入るのを防止できる。このとき、応力緩和部は、前記実装部に実装される半導体素子の直下にのみ形成されていてもよい。熱膨張差による応力が問題となるのは主として半導体素子の直下であるため、この部分に応力緩和部を形成すれば材料コストを抑えることができる。このような応力緩和部の材料は、特に限定されるものではないが、例えば、変成エポキシ系樹脂シート、ポリフエ二レンエーテル系樹脂シート、ポリイミド系樹脂シート、シァノエステル系樹脂シ一ト及びィミド系樹脂シ一トなどの有機系樹脂シートが挙げられる。これらの有機系樹脂シートは、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂や S B R、 N B R、ウレタン等のゴム系樹脂を含有していてもよいし、シリカ、アルミナ、ジルコニァ等の無機系の繊維状、フイラ一状、扁平状のものを含有していてもよい。また、応力緩和部は、ヤング率が 1 0〜 1 0 0 O M P aが好ましい。応力緩和部のヤング率がこの範囲だと実装部に搭載される半導体素子と層状コンデンサ部との間に熱膨張係数差に起因する応力が発生したとしてもその応力を緩和することができるからである。図面の簡単な説明

図 1は実施例 1の多層プリント配線板 1 0の平面図、

図 2は多層プリント配線板 1 0の縦断面図（中心線の左側のみ示す) 図 3は層状コンデンサ部 4 0を模式的に示した斜視図、

図 4は多層プリント配線板 1 0の製造工程を表す説明図、

図 5は多層プリント配線板 1 0の製造工程を表す説明図、

図 6は多層プリント配線板 1 0の製造工程を表す説明図、

図 7は多層プリント配線板 1 0の製造工程を表す説明図、

図 8は実施例 2の多層プリント配線板 1 1 0の縦断面図、

図 9は多層プリント配線板 1 1 0の製造工程を表す説明図、

図 1 0は多層プリント配線板 1 1 0の製造工程を表す説明図、

図 1 1は多層プリント配線板 1 1 0の製造工程を表す説明図、

図 1 2は角部を持つ高誘電体シ一ト 5 2 0の説明図、

図 1 3は実施例 3の多層プリント配線板 2 1 0の縦断面図、

図 1 4は層状コンデンサ部 2 4 0を模式的に示した斜¾1図、

図 1 5は多層プリント配線板 2 1 0の製造工程を表す説明図、

図 1 6は多層プリント配線板 2 1 0の製造工程を表す説明図、

図 1 7は多層プリント配線板 2 1 0の製造工程を表す説明図、

図 1 8は他の多層プリント配線板 2 1 0の製造工程を表す説明図である。発明を実施するための最良の形態

[実施例 1 ]

次に、本発明の実施の形態を図面に基づいて説明する。図 1は本発明の一実施例である多層プリント配線板 1 0の平面図、図 2はこの多層プリント配線板 1 0の縦断面図（中心線の左側のみ示す）、図 3は層状コンデンサ部 4 0を模式的に示した,钭視図である。本実施例の多層プリント酉己泉板 1 0は、図 2に示すように、表裏面に形成された配線パターン 2 2同士をスルーホール導体 2 4 を介して電気的に接続するコア基板 2 0と、このコア基板 2 0の上面にて樹脂絶縁層 3 6を介して複数積層された配線パターン 3 2 , 2 2をバイァホール 3 4によって電気的に接続することにより構成したビルドアップ部 3 0と、高誘電体層 4 3とこの高誘電体層 4 3を挟む第 1及び第 2層状電極 4 1 , 4 2とで構成された層状コンデンサ部 4 0と、弾性材料で形成された応力緩和部 5 0と、半導体素子を実装する実装部 6 0と、この実装音 15 6 0の周囲に設けられたチップコンデンサ配置領域 7 0とを備えている。

コア基板 2 0は、 B T (ビスマレイミドートリァジン）樹脂やガラスェポキシ基板等からなるコア基板本体 2 1の表裏両面に銅からなる配線パターン 2 2 , 2 2と、コア基板本体 2 1の表裏を貫通するスルーホールの内周面に形成された銅からなるスルーホール導体 2 4とを有しており、両配線パターン 2 2， 2 2はスルーホール導体 2 4を介して電気的に接続されている。

ビルドァップ部 3 0は、コァ基板 2 0の表裏両面に樹脂絶縁層 3 6と配線パターン 3 2とを交互に積層したものであり、各配線パターン 3 2は樹脂絶縁層 3 6の表裏を貫通するバイァホール 3 4を介して電気的に接続されている。このようなビルドアップ部 3 0は、周知のサブトラクティブ法やアディティブ法 (セミアディティブ法やフルアディティブ法を含む）により形成されるが、例えば以下のようにして形成される。すなわち、まず、コア基板 2 0の表裏両面に樹脂絶縁層 3 6となる樹脂シートを貼り付ける。ここで、樹脂絶縁層 3 6の常温でのヤング率は 2〜7 G P aである。この澍脂シートは、変成エポキシ系樹脂シート、ポリフエ二レンエーテル系樹脂シート、ポリイミド系樹脂シート、シァノエステル系樹脂シートなどで形成され、その厚みは概ね 2 0〜 8 0 m である。かかる樹脂シートは、シリカ、アルミナ、ジルコニァ等の無機成分が分散されていてもよい。次に、貼り付けた樹脂シートに炭酸ガスレーザや UV レーザ、 Y A Gレーザ、エキシマレーザなどによりスル一ホールを形成して樹脂絶縁層 3 6とし、この樹脂絶縁層 3 6の表面とスルーホールの内部に無電解銅めつきを施して導体層とする。この導体層上にめっきレジストを形成し、めつきレジスト非形成部に電解銅めつきを施した後、レジスト下の無電解銅めつきをエッチング液で除去することにより配線パターン 32が开成される。なお、スルーホール内部の導体層がバイァホール 34となる。あとま、この手順を繰り返すことによりビルドァップ部 30が形成される。

層状コンデンサ部 40は、セラミック系の高誘電体材料を高温で焼成した高誘電体層 43と、この高誘電体層 43を挟む第 1層状電極 4 1及び第 2層状電極 42とで構成されている。この層状コンデンサ部 40のうち、第 1層状電極 41は銅電極であり実装部 60のグランド用パッド 61に電気的に接続され、第 2層状電極 42は銅電極であり実装部 60の電源用パッド 62に電気的に接続される。このため、第 1及び第 2層状電極 41, 42はそれぞれ実装部に実装される半導体素子のグランドライン及び電源ラインに接続される。また、第 1層状電極 41は、高誘電体層 43の下面に形成されたべタノ \°ターンであって電源用パッド 62に接続されたバイァホール 62 bを非接触な状態で貫通する通過孔 41 aを有している。各電源用パッド 62はそれぞれバイァホール 62 aを介して第 2層状電極 42に接続されているが、バイァホール 62 bは一部のバイァホール 62 aに対応して設けられている。これは、各バイァホール 6 2 aは第 2層状電極 42に接続されているため、第 2層状電極 42から下方へ延びるパイァホール 62 bが少なくとも 1つあればそのバイァホール 62 bを通じてグランドラインへ接続できるからである。一方、第 2層状電極 42は、高誘電体層 43の上面に形成されたべ夕パターンであってグランド用パッド 6 1に接続されたバイァホール 61 aを非接触な状態で貫通する通過孔 42 aを有している。また、第 1及び第 2層状電極 41 , 42の間の巨離は 10 m以下であって実質的に短絡しない距離に設定されている。また、高誘電体層 43 は、 B aT i〇₃、 S rT i 0₃、 Ta0₃、 Ta₂〇₅、 P Z T、 PLZT、 P NZT、 PCZT、 P S ZTからなる群より選ばれた 1種又は 2種以上の金属酸化物を含んでなる高誘電体材料を 0. 1〜1 O^mの薄膜状にしたあと焼成してセラミックにしたものである。なお、層状コンデンサ 40の詳細な製造工程については後述する。

ここで、層状コンデンサ部 4 0について、先ほどの説明と一部重複するところもあるが、更に詳説する。層状コンデンサ部 4 0のうち、第 1層状電極 4 1 は実装部 6 0のグランド用パッド 6 1にバイァホール 6 1 aを介して電気的に接続され、第 2層状電極 4 2は実装部 6 0の電源用パッド 6 2にバイァホール 6 2 aを介して電気的に接続されている。このため、第 1及び第 2層状電極 4 1， 4 2は、それぞれ実装部 6 0に実装される半導体素子のグランドライン及び電源ラインに接続される。また、第 1層状電極 4 1は、高誘電体層 4 3の下面に形成されたべ夕パターンであって第 2層状電極 4 2に接続されたパイァホ —ル 6 2 bを非接触な状態で貫通する通過孔 4 1 aを有している。なお、バイァホール 6 2 bは、すべての電源用パッド 6 2に対応して設けられていてもよいが、ここでは、一部の電源用パッド 6 2に対応して設けられている。これは、第 2層状電極 4 2は各バイァホール 6 2 aを介して各電源用パッド 6 2に接続されているため、第 2層状電極 4 2から下方へ延びるバイァぉ一ル 6 2 bが少なくとも 1つあればそのパイァホール 6 2 bを通じてすベての電源用パッド 6 2を外部の電源ラインへ接続できるからである。このように、一部の電源用パッド 6 2に対応してバイァホール 6 2 bを設けることにより第 1層状電極 4 1 に設ける通過孔 4 1 aの数が少なくて済むことから、第 1層状電極 4 1の面積が大きくなるため、層状コンデンサ部 4 0の静電容量を大きくすることができる。なお、通過孔 4 1 aを形成する位置は、層状コンデンサ咅 4 0の静電容量やバイァホール 6 2 aの配置等を考慮して決められる。一方、第 2層状電極 4 2は、高誘電体層 4 3の上面に形成されたべタパタ一ンであってグランド用パッド 6 1に接続されたバイァホール 6 1 aを非接触な状態で貫通する通過孔 4 2 aを有している。通過孔 4 2 aは、すべてのグランド用パッド 6 1に対応して設けてもよいが、ここでは、複数のグランド用パッド 6 1を第 2層状電極 4 2より上側で結線し、そのうちの一部のグランド用パッド 6 1にのみバイァホール 6 1 aを形成して第 2層状電極 4 2の通過孔 4 2 aを非接触な状態で貫通するようにしている。このように、一部のグランド用パッド 6 1に対応してバィァホール 6 1 aを設けることにより第 2層状電極 4 2に設ける通過孔 4 2 a の数が少なくて済むことから、第 2層状電極 4 2の面積が大きくなるため、層状コンデンサ部 4 0の静電容量を大きくすることができる。なお、通過孔 4 2 aを形成する位置は、層状コンデンサ部 4 0の静電容量やバイァホール 6 2 a の配置等を考慮して決められる。

応力緩和部 5 0は、弾性材料で形成されている。弾性材料としては特に限定されないが、例えば、変成エポキシ系樹脂シート、ポリフエ二レンエーテル系樹脂シート、ポリイミド系樹脂シート、シァノエステル系樹脂シ一ト及びイミド系樹脂シートなどの有機系樹脂シ一卜が挙げられる。これらの有機系樹脂シートは、熱可塑性樹脂であるポリオレフイン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂や S B R、 N B R、ウレタン等のゴム系樹脂を含有していてもよいし、シリカ、アルミナ、ジルコニァ等の無機系の繊維状、フィラー状、扁平状のものを含有していてもよい。この応力緩和部 5 0は、ャング率が 1 0〜1 0 0 0 M P aと低い値であることが好ましい。応力緩和部 5 0のヤング率がこの範囲だと実装部 6 0に搭載される半導体素子と層状コンデンサ部との間に熱膨張係数差に起因する応力が発生したとしてもその応力を緩和することができる。

実装部 6 0は、半導体素子を実装する領域であり、多層プリント配線板 1 0 の表面に形成されている。この実装部 6 0には、グランド用パッド 6 1、電源用パッド 6 2、シグナル用パッド 6 3が格子状又は千鳥状に配列されている (図 1参照）。なお、グランド用パッド 6 1と電源用パッド 6 2を中央付近に格子状又は千鳥状に配列し、その周りにシグナル用パッド 6 3を格子状又は千鳥状又はランダムに配列してもよい。グランド用パッド 6 1と電源用パッド 6 2は交互に配列するのが好ましい。実装部 6 0の端子数は、 1 0 0 0〜 3 0 0 0 0 0である。この実装部 6 0の周囲には、チップコンデンサ配置領域 7 0 (図 1参照）が複数形成されている。このチップコンデンサ配置領域 7 0には、チップコンデンサ 7 3のグランド用端子及び電源用端子とそれぞれ接続するためのグランド用パッド 7 1及び電源用パッド 7 2が複数対形成されている。なお、各グランド用パッド 7 1は層状コンデンサ部 4 0の第 1層状電極 4 1を介して外部電源の負極に接続され、各電源用パッド 7 2は第 2層状電極 4 2を介して外部電源の正極に接続される。

次に、このように構成された多層プリント配線板 1 0の使用例について説明する。まず、チップコンデンサ 7 3の電源用端子とグランド用端子をそれぞれチップコンデンサ配置領域 7 0のグランド用パッド 7 1と電源用パッド 7 2にはんだにより接合する。次に、裏面に多数のはんだバンプが配列された半導体素子を実装部 6 0に載置する。このとき、半導体素子のグランド用端子、電源用端子、シグナル用端子をそれぞれ実装部 6 0のグランド用パッド 6 1、電源用パッド 6 2、シグナル用パッド 6 3と接触させる。続いて、リフローにより各端子をはんだにより接合する。その後、多層プリント配線板 1 0をマザーボード等の他のプリント配線板に接合する。このとき、予め多層プリント配線板

1 0の裏面に形成されたパッドにはんだバンプを形成しておき、他のプリント配線板上の対応するパッドと接触させた状態でリフローにより接合する。

次に、本実施例の多層プリント配線板 1 0の製造手順について説明する。コァ基板 2 0及びビルドアツプ部 3 0の作製手順は周知であるため、ここでは層状コンデンサ部 4 0及び応力緩和部 5 0を作製する手順を中心に説明する。図 4〜図 7はこの手順の説明図である。

まず、図 4 ( a ) に示すように、少なくとも片面にビルドアップ部 3 0 を形成されたコア基板 2 0を用意し、ピルドアップ部 3 0の上に真空ラミネ一夕を用いて層間絶縁層 4 1 0を温度 5 0〜1 5 0 ° (：、圧力 0 . 5〜1 . 5 M P aというラミネート条件下で貼り付けた。続いて、予め作製しておいた高誘電体シート 420を層間絶縁層 41 0の上に真空ラミネ一夕を用いて温度 50〜1 5 0 、圧カ0. 5〜1. 5 MP aというラミネート条件下で貼り付け、その後 150°Cで 3時間硬化させた（図 4 (b) 参照）。ここで、高誘電体シート 4 20は次のようにして作製される。即ち、厚さ 12 m銅箔 422 (後に第 1 層状電極 41となる）に、 B aT i〇₃、 S rT i O Ta〇₃、 Ta₂〇₅、 PZT、 PLZT、 PNZT、 PCZT、 P S Z Tからなる群より選ばれた 1 種又は 2種以上の金属酸化物を含んでなる高誘電体材料をロールコ一夕一、ドクタ一ブレード等の印刷機を用いて、厚さ 1〜1 0 /imの薄膜状に印刷し未焼成層とする。印刷後、この未焼成層を真空中または N₂ガス等の非酸化雰囲気で 600〜950°Cの温度範囲で焼成し、高誘電体層 424とする。その後、スパッ夕等の真空蒸着装置を用いて高誘電体層 424の上に銅、白金、金等の金属層を形成し更にこの金属層上に電解めつき等で銅、ニッケル、スズ等の金属を 10 m程度足すことにより、上部金属層 426 (後に第 2層状電極 42の一部をなす）を形成する。この結果、高誘電体シート 420が得られる。次に、高誘電体シート 420を積層した作製途中の基板の上に市販のドライフィルム 430を貼り付け（図 4 (c) 参照）、多層プリント配線板のノ夕一ン形成時に通常行われる露光，現像（図 4 (d) 参照）、エッチング（図 4 (e) 参照）及びフィルム剥離（図 4 (f ) 参照）により、高誘電体シート 4 20のパターン形成を行った。なお、エッチング工程では、塩化第二銅エッチング液を使用した。

次に、高誘電体シート 420をパターン形成した作製途中の基板の上に再度ドライフィルム 440を貼り付け（図 5 (a) 参照）、露光 ·現像（図 5 (b) 参照）、エッチング（図 5 (c) 参照）及びフィルム剥離（図 5 (d) 参照）により、高誘電体シート 420上の金属層 426及び高誘電体層 424 のパターン形成を行った。なお、エッチング工程では、塩化第二銅エッチング液を使用したが、金属層 426及び高誘電体層 424までエッチングされたあと銅箔 422が僅かにエッチングされた状態となるように短時間で処理した。次に、金属層 426及び高誘電体層 424をパターン形成した作製途中の基板の上に層間充填用樹脂 450をスキージを用いて充填し（図 5 (e) 参照）、 100 で 20分間乾燥した。ここで、層間充填用樹脂 450は、ビスフエノール F型エポキシモノマ一（油化シェル社製、分子量 310、商品名 YL 98 3 U) 100重量部、表面にシラン力ップリング材がコーティングされた平均粒径が 1. 6 xmで最大粒子径が 1 5 m以下の S i〇₂球状粒子（ァドテツク社製、商品名 CRS 1 101 -CE) 72重量部及びレべリング剤（サンノプコ社製、商品名ペレノール S 4) 1. 5重量部を容器に取り撹拌混合することにより調製した。このときの粘度は 23 ± 1 で 30〜60 P aZsであつた。なお、硬化剤としてイミダゾール硬化剤（四国化成社製、商品名 2E4M Z-CN) を 6. 5重量部用いた。さて、この樹脂 450を充填し乾燥したあと、作製途中の基板の表面を高誘電体シート 420の上部金属層 426の表面が露出するまで研磨して平坦化し、続いて 100°Cで 1時間、 1 501：で1時間の加熱処理を行うことにより、この樹脂 450を硬化させて高誘電体層間充填層 452とした（図 5 (f ) 参照）。

次に、高誘電体層間充填層 452を形成した作製途中の基板の表面の所定位置に炭酸ガスレーザや UVレーザ、 Y AGレーザ、エキシマレーザなどによりビルドアップ部 30の配線パターン 3 2の表面に達するスルーホール 454を形成した（図 6 (a) 参照）。続いて、この作製途中の基板の表面に無電解めつき触媒を付与した後、無電解銅めつき水溶液中にその基板を浸漬し、スルーホール 454の内壁、高誘電体シー卜 420の表面及び高誘電体層間充填層 4 52の表面に厚さ 0. 6〜3. 0 mの無電解銅めつき膜 456を形成した (図 6 (b) 参照）。なお、無電解めつき水溶液は以下の組成のものを使用した。硫酸銅： 0. 03mo 1 /L、 EDTA : 0. 20 Omo 1 ZL、 HCH 0 : 0. 1 /L, NaOH： 0. lmo 1 L, , cT ービピリジル： 1 0 Omg/L, ポリエチレングリコール（PEG) 0. 1 gZL。

次に、無電解銅めつき膜 456の上に市販のドライフィルム 460を貼り付け（図 6 (c) 参照）、露光 ·現像及びエッチングによりスルーホール 46 2 を形成し（図 6 (d) 参照）、このスルーホール 462の表面に厚さ 25 im の電解銅めつき膜 464を形成した（図 6 (e) 参照）。なお、電解銅めつき液は以下の組成のものを使用した。硫酸： 200 gZL、硫酸銅： 80 gZL、添加剤： 19. 5 m 1 /L (アトテックジャパン社製、カパラシド GL) 。また、電解銅めつきは以下の条件で行った。電流密度 lAZdm²、時間 1 1 5分、温度 23±2°C。続いて、ドライフィルム 460を剥がし、そのドライフィルム 460が残っていた部分、つまり電解銅めつき膜 464同士の間に存在する無電解銅めつき膜 456と高誘電体シ一卜 420の上部金属層 426のうち露出している部分を硫酸一過酸化水素系のエッチング液でエッチングした (図 6 (f ) 参照）。このような工程を経ることで、ビルドアップ部 30の上に層状コンデンサ部 40が形成された。つまり、銅箔 422が第 1層状電極 4 1、高誘電体層 424が高誘電体層 43、上部金属層 426、無電解銅めつき膜 456及び電解銅めつき膜 464が第 2層状電極 42に相当する。

次に、電解銅めつき膜 464を形成した作製途中の基板を NaOH (10 g /L) 、 NaC 10₂ (40 g/L) 、 N a₃P0₄ (6 g/L) を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、 NaOH (10 g/L) 、 Ma BH4 (6 gXL) を含む水溶液を還元浴とする還元処理を行い、電解銅めつき膜 464の表面に粗化面を形成した（図示せず）。その後、層状コンデンサ部 40の上に樹脂絶縁シート 470を真空ラミネ一夕で温度 50〜1 50t 、圧力 0. 5〜； I. 5MP aというラミネート条件下で貼り付け、 1 50 で 3 時間硬化した（図 7 (a) 参照）。この樹脂絶縁シート 470は、変成ェポキシ系樹脂シート、ポリフエ二レンエーテル系樹脂シート、ポリイミド系樹脂シ —ト、シァノエステル系樹脂シート又はイミド系樹脂シートであり、熱可塑性樹脂であるポリオレフィン系樹脂ゃポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂や SB R、 NBR、ウレタン等のゴム系樹脂を含有していてもよいし、シリカ、アルミナ、ジルコニァ等の無機系の繊維状、フィラー状、扁平状のものが分散していてもよい。また、この樹脂絶縁シート 470のヤング率は 10〜 1000 M P aが好ましい。樹脂絶縁シート 470のヤング率がこの範囲だと半導体素子と基板との間の熱膨張係数差に起因する応力を緩和することができるからである。

この樹脂絶縁シート 470に、 C〇₂レ一ザにて、 φ 1. 4 mmのマスク径を介して 2. Omjのエネルギー密度、 1ショットの条件で φ 65 mのスル一ホール 472を形成した（図 7 (b) 参照）。その後、 60 gZLの過マンガン酸を含む 80での溶液に 10分間浸漬し樹脂絶縁シート 470の表面を粗化した。次に、粗化したあとの作製途中の基板を、中和溶液（シプレイ社製、商品名サーキュポジット ML Bニュートラライザ一）に浸漬してから水洗いした。さらに、基板を塩化パラジウム（PbC l ₂) と塩化第一スズ（SnC l ₂) とを含む触媒液中に浸漬しパラジウム金属を析出させることにより、樹脂絶縁シート 470の表面（スルーホール 472の内壁を含む）にパラジウム触媒を付与した。次に、無電解銅めつき水溶液中に基板を浸漬し、 34°Cの液温度で 40分処理することにより、樹脂絶縁シート 470の表面及びスルーホール 472の壁面に厚さ 0. 6〜3. 0 mの無電解銅めつき膜を形成した（図示せず）。なお、無電解銅めつき水溶液は以下の組成のものを使用した。硫酸 ί同： 0. O Smo lZL EDTA '. O. 20 Orno 1 L, HCHO： 0. l gZL、 NaOH : 0. lmo lZL、 , a' 一ビビリジル： 10 Omg /L、ポリエチレングリコール（PEG) 0. l gZL。次に、無電解銅めつき膜上に、ドライフィルムを形成し、以下の条件で厚さ 25 imの電解銅めつき膜を形成した（図示せず）。なお、電解銅めつき液は以下の組成のものを使用した。硫酸： 200 g/L、硫酸銅： 80 g/L、添加剤： 19. 5 ml /L (アトテックジャパン社製、カパラシド GL) 。また、電解銅めつきは以下の条件で行った。電流密度 lA/dm²、時間 11 5分、温度 23±2°C。続いて、ドライフィルム 460を剥がし、図 1及び図 2に相当する多層プリント配線板 10を得た（図 7 (c) 参照）。なお、樹脂絶縁シート 470が応力緩和部 50に相当する。また、スルーホール 472を埋めた銅めつき膜 474 が各種端子 61， 62, 63に相当する。

その後、市販のソルダ一レジスト組成物を塗布し乾燥処理を行った後、クロム層によってソルダ一レジスト開口部の円パターン (マスクパターン) が描画されたソ一ダライムガラス基板を、クロム層が形成された側をソルダーレジスト層に密着させて載置し、紫外線で露光，現像したあと加熱処理し、各種端子 61， 62, 63の上面を開口したソルダ一レジスト層のパターンを形成し、その後無電解ニッケルめっき、更に無電解金めつきを行い、ニッケルめっき層及び金メッキ層を形成し、はんだペーストを印刷してリフローすることによりはんだバンプを形成してもよい。なお、ソルダーレジスト層は形成してもよいし形成しなくてもよい。

以上詳述した多層プリント配線板 10によれば、電源ラインとグランドラインとの間に接続される層状コンデンサ部 40の高誘電体層 43がセラミック製であるため、従来のように無機フィラーが配合された有機樹脂製の場合に比べて誘電率を高くすることができ、層状コンデンサ部 40の静電容量を大きくすることができる。したがって、半導体素子のオンオフの周波数が数 GHz〜数十 GHz (3GHz〜20GHz) と高い状況下であっても十分なデカツプリング効果を奏するため、電位の瞬時低下が起きにくい。

また、一般的にビルドアップ部 30は通常 200 以下の温度条件で作製されるため、ビルドアップ部 30の形成途中で高誘電体材料を焼成してセラミツクにすることは困難であるが、上述した実施例では層状コンデンサ部 40の高誘電体層 43はビルドアップ部 30とは別に高誘電体材料を焼成してセラミツクにしたものであるため、誘電率を十分に高めやすい。

更に、層状コンデンサ部 4 0を構成する第 1層状電極 4 1は、高誘電体層 4 3の両面のうち実装部 6 0から遠い第 1面つまり高誘電体層 4 3の下面に形成されたベ夕パターンであり、第 2層状電極 4 2は、実装部 6 0に近い第 2面つまり高誘電体層 4 3の上面に形成されたべタパターンであって第 1層状電極 4 1に接続されるバイァホ一ル 6 1 aを非接触状態で通過させる通過孔 4 2 aを有している形状であるため、各層状電極 4 1， 4 2の面積を十分大きくすることができ、この層状コンデンサ部 4 0の静電容量を大きくすることができる。ここで、第 1層状電極 4 1に接続されるバイァホール 6 1 aと第 2層状電極 4 2に接続されるバイァホール 6 2 aは、格子状に交互に並んでいる ςめ、ル一ブインダクタンスが低くなるので電源電位の瞬時低下を防止しやすくなる。なお、バイァホ一ル 6 1 aとバイァホール 6 2 aは千鳥状に交互に並んでいてもよく、この場合も同様の効果が得られる。

更にまた、層状コンデンサ部 4 0は、第 1及び第 2層状電極 4 1 , 4 2の間の距離が 1 0 zz m以下であって実質的に短絡しない距離に設定されているため、層状コンデンサ部 4 0の電極間距離が十分小さく、この層状コンデンサ部 4 0 の静電容量を大きくすることができる。

そして、層状コンデンサ部 4 0だけでは静電容量が不足する場合にはチップコンデンサ 7 3によりその不足分を補うことができる。つまり、チップコンデンサ 7 3は必要に応じて搭載すればよい。また、デカップリング効果はチップコンデンサ 7 3と半導体素子との配線が長いほど低下するが、ここでは実装部 6 0が設けられた表面側にチップコンデンサ 7 3を設置しているため半導体素子との配線を短くすることができ、デカップリング効果の低下を抑制することができる。

そしてまた、実装部 6 0に実装された半導体素子と層状コンデンサ部 4 0やビルドアップ部 3 0との間に熱膨張差による応力が発生したとしても応力緩和部 5 0がその応力を吸収するため不具合が発生しにくい。なお、応力緩和部 5 0は、実装部 6 0に実装される半導体素子の直下にのみ形成されていてもよい。熱膨張差による応力が問題となるのは主として半導体素子の直下であるため、この部分に応力緩和部 5 0を形成すれば材料コストを抑えることができる。なお、本発明は上述した実施例に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。

[実施例 2 ]

図 8は実施例 2の多層プリント配線板 1 1 0の縦断面図（中心線の左側のみ示す）である。本実施例の多層プリント配線板 1 1 0は、図 8に示すように、実施例 1と同様のコア基板 2 0と、このコア基板 2 0の上面に樹脂絶縁層 3 6 を介して積層され配線パターン 2 2と配線パターン 3 2をバイァホール 3 4によって電気的に接続するビルドアップ部 3 0と、このビルドアップ部 3 0に積層された層間絶縁層 1 2 0と、この層間絶縁層 1 2 0に積層され高誘電体層 1 4 3とこの高誘電体層 1 4 3を挟む第 1及び第 2層状電極 1 4 1 , 1 4 2とで構成された層状コンデンサ部 1 4 0と、この層状コンデンサ部 1 4 0に積層され弾性材料で形成された応力緩和部 1 5 0と、半導体素子を実装する実装部 1 6 0と、この実装部 1 6 0の周囲に設けられたチップコンデンサ配置領域 1 7 0とを備えている。

本実施例の層状コンデンサ部 1 4 0のうち、第 1層状電極 1 4 1は銅電極であり実装部 1 6 0のグランド用パッド 1 6 1にバイァホール 1 6 1 aを介して電気的に接続され、第 2層状電極 1 4 2は銅電極であり実装部 1 6 0の電源用パッド 1 6 2にバイァホール 1 6 2 aを介して電気的に接続されている。このため、第 1及び第 2層状電極 1 4 1， 1 4 2は、それぞれ実装部 1 6 0に実装される半導体素子のグランドライン及び電源ラインに接続される。

また、第 1層状電極 1 4 1は、高誘電体層 1 4 3の下面に形成されたべタパターンであって第 2層状電極 1 4 2に接続されたバイァホール 1 6 2 bを非接触な状態で貫通する通過孔 1 4 1 aを有している。パイァホール 1 6 2 bは、すべての電源用パッド 1 6 2に対応して設けられていてもよいが、ここでは、一部の電源用パッド 1 6 2に対応して設けられている。その理由は、以下の通りである。すなわち、すべての電源用パッド 1 6 2のうち、いくつかの電源用パッド 1 6 2はバイァホール 1 6 2 aを介して第 2層状電極 1 4 2に電気的に接続され、残りの電源用パッド 1 6 2はバイァホ一ル 1 6 2 aを介して第 2層状電極 1 4 2に電気的に接続された他の電源用パッド 1 6 2と図示しない配線 (例えば実装部 1 6 0に設けられた配線）により電気的に接続されているため、結局すベての電源用パッド 1 6 2は第 2層状電極 1 4 2に接続されていることになり、第 2層状電極 1 4 2から下方へ延びるバイァホール 1 6 2 bが少なくとも 1つあればそのバイァホ一ル 1 6 2 bを通じてすベての電源用パッド 1 6 2を外部の電源ラインへ接続できる。そして、一部の電源用パッド 1 6 2に対応してバイァホール 1 6 2 bを設けることにより第 1層状電極 1 4 1に設ける通過孔 1 4 1 aの数が少なくて済むことから、第 1層状電極 1 4 1の面積が大きくなり、層状コンデンサ部 1 4 0の静電容量を大きくすることができる。なお、通過孔 1 4 1 aの数や通過孔 1 4 1 aを形成する位置は、層状コンデンサ部 1 4 0の静電容量やバイァホール 1 6 2 aの配置等を考慮して決められる。一方、第 2層状電極 1 4 2は、高誘電体層 1 4 3の上面に形成されたべタパターンであってグランド用パッド 1 6 1に接続されたバイァホール 1 6 1 aを非接触な状態で貫通する通過孔 1 4 2 aを有している。バイァホール 1 6 1 a は、すべてのグランド用パッド 1 6 1に対応して設けられていてもよいが、ここでは、一部のグランド用パッド 1 6 1に対応して設けられている。その理由は、以下の通りである。すなわち、グランド用パッド 1 6 1同士は図示しない配線（例えば実装部 1 6 0に設けられた配線）により電気的に接続されているため、ダランド用パッド 1 6 1から下方へ延びて第 2層状電極 1 4 2に接触せず第 1層状電極 1 4 1に接触するバイァホール 1 6 1 aが少なくとも 1つあればそのバイァホール 161 aを通じてすベてのグランド用パッド 161を外部のグランドラインへ接続できる。そして、一部のグランド用パッド 161に対応してバイァホール 161 aを設けることにより第 2層状電極 142に設ける通過孔 142 aの数が少なくて済むことから、第 2層状電極 142の面積が大きくなり、層状コンデンサ部 140の静電容量を大きくすることができる。なお、通過孔 142 aの数や通過孔 142 aを形成する位置は、層状コンデンサ部 140の静電容量やバイァホール 161 aの配置等を考慮して決められる。このように、層状コンデンサ部 140の静電容量を大きくすることができるので、充分なデカップリング効果を奏することが可能となり、実装部 160に実装した半導体素子（i c) のトランジスタが電源不足となりにくい。なお、直下にバイァホールを有しないグランド用パッド 161と直下にバイァホールを有するグランド用パッド 161とを電気的に繋ぐ配線や、直下にバイァホールを有しない電源用パッド 162と直下にバイァホールを有する電源用パッド 162とを電気的に繋ぐ配線は、実装部 60に設けてもよいが、コア基板 20 の表面ゃビルドアップ部 30に設けてもよい。層状コンデンサ部 140と実装部 160との間にさらに配線層を設けてその層で繋ぐことも可能である。

応力緩和部 150は、実施例 1と同様の弾性材料で形成されている。また、実装部 160に設けられたグランド用パッド 161、電源用パッド 162、シグナル用パッド 163は、格子状又は千鳥状に配列されている（図 1参照）。なお、グランド用パッド 161と電源用パッド 162を中央付近に格子状又は千鳥状に配列し、その周りにシグナル用パッド 163を格子状又は千鳥状又はランダムに配列してもよい。実装部 160の端子数は、 1000〜 30000 0である。この実装部 160の周囲には、チップコンデンサ配置領域 170が複数形成され、このチップコンデンサ配置領域 170には、チップコンデンサ 173のグランド用端子及び電源用端子とそれぞれ接続するためのグランド用パッド 171及び電源用パッド 172が複数対形成されている。各グランド用パッド 171は層状コンデンサ部 140の第 1層状電極 141 を介して外部電源の負極に接続され、各電源用パッド 172は第 2層状電極 1 42を介して外部電源の正極に接続される。本実施例において、グランド用パッド 161及び電源用パッド 162がそれぞれ請求項 8の第 1パッド及び第 2 パッドに相当し、バイァホール 161 a及びバイァホール 162 bがそれぞれ請求項 8の第 1棒状端子及び第 2棒状端子に相当する。

次に、本実施例の多層プリント配線板 1 10の製造手順について、図 9〜図 11に基づいて説明する。

まず、図 9 (a) に示すように、コア基板 20に少なくとも片面にピルドアップ部 30を形成した基板 500を用意し、ビルドアップ部 30の上に真空ラミネ一夕を用いて層間絶縁層 510 (図 8の層間樹脂層 120となるもの、熱硬化性絶縁フィルム；味の素社製、 ABF— 45 SH) を温度 50〜 150で、圧力 0. 5〜1. 5MP aというラミネート条件下で貼り付けた。続いて、予め作製しておいた銅箔 522と銅箔 526とで高誘電体層 524をサンドイツチした構造の高誘電体シート 520を層間絶縁層 510の上に真空ラミネ一夕を用いて温度 50〜150°C、圧力 0. 5〜1. 5MP aというラミネート条件下で貼り付け、その後 150°Cで 1時間乾燥させた（図 9 (b) 参照）。ラミネ一卜する際の高誘電体シート 520の両銅箔 522， 526は、いずれも回路形成されていないべ夕層であることが好ましい。両銅箔 522, 526の一部をエッチング等で除去すると、 U) 表裏で金属の残存率が変わったり、除去した部分が起点となって高誘電体シー卜が曲がつたり折れたりすることがあること、（ ) 銅箔の一部を除去すると角部（図 12参照）が存在することとなり、その部分にラミネート圧力が集中すること、（iii) 高誘電体層に直接ラミネー夕が接触することとなること等が原因で、高誘電体層にクラックが入りやすくなり、そのクラック部分に後のめっき工程でめっきが充填されると両銅箔間でショートしてしまう。また、ラミネート前に電極の一部を除去すると、高誘電体シー卜の静電容量が減少するという問題もおこるし、その高誘電体シートをラミネ一トする場合、高誘電体シートとビルドァップ部を位置合わせして貼りつける必要も生じる。更に、高誘電体シ一卜が薄く剛性がないので、銅箔の一部を除去する際の位置精度が悪くなる。それに加え、ァライメント精度を考慮して銅箔の一部を除去する必要があるので、大きめに銅箔を除去する必要があるし、ァライメント精度も高誘電体シートが薄いので悪い。以上のことから、ラミネ一トする際の高誘電体シート 520の両銅箔 522， 526は、いずれも回路形成されていないべ夕層であることが好ましいのである。

次に、高誘電体シート 520の作製手順について説明する。

(1) 乾燥窒素中において、濃度 1. 0モル Zリットルとなるように秤量したルと 2—メトキシェ夕ノールとの混合溶媒（体積比 3 ： 2) に溶解し、室温の窒素雰囲気下で 3日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調整した。次いで、この前駆体組成物溶液を 0°Cに保ちながら攪拌し、あらかじめ脱炭酸した水を 0. 5マイクロリットル Z分の速度で窒素気流中で噴霧して加水分解した。

(2) このようにして作製されたゾル一ゲル溶液を、 0. 2ミクロンのフィル夕一を通し、析出物等をろ過した。

(3) 上記（2) で作製したろ過液を厚さ 12 mの銅箔 522 (後に第 1層状電極 141となる）上に 1500 r pmで 1分間スピンコートした。溶液をスピンコートした基板を 15 Ot:に保持されたホッ卜プレート上に 3分間置き乾燥した。その後基板を 850°Cに保持された電気炉中に挿入し、 15分間焼成を行った。ここで、 1回のスピンコート Z乾燥 Z焼成で得られる膜厚が 0. 03 _imとなるようゾルーゲル液の粘度を調整した。なお、第 1層状電極 14 1としては銅の他に、ニッケル、白金、金、銀等を用いることもできる。

(4) スピンコ一卜/乾燥/焼成を 40回繰り返し 1. 2 mの高誘電体層 5 24を得た。

(5) その後、スパッタ等の真空蒸着装置を用いて高誘電体層 524の上に銅層を形成し更にこの銅層上に電解めつき等で銅を 10 β m程度足すことにより、銅箔 526 (後に第 2層状電極 142の一部をなす）を形成した。このようにして、高誘電体シート 520を得た。誘電特性は、 INPEDANCE/GAIN PHASE ANAL YZER (ヒユーレツトパッカ一ド社製、品名： 4194A) を用い、周波数 1 kH z、温度 25t:、 OS Cレベル 1 Vという条件で測定したとことろ、その比誘電率は、 1, 850であった。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めつきも銅以外にニッケル、スズ等の金属層を形成してもよい。また、高誘電体層をチタン酸バリウムとしたが、他のゾルーゲル溶液を用いることで、高誘電体層をチタン酸ストロンチウム（S rT i〇₃) 、酸化タンタル（Ta〇₃、 Ta₂〇₅) 、チタン酸ジルコン酸鉛（PZT) 、チタン酸ジルコン酸ランタン鉛（PLZT) 、チタン酸ジルコン酸ニオブ鉛 (P NZT) 、チタン酸ジルコン酸カルシウム鉛（PCZT) 及びチタン酸ジルコン酸ストロンチウム鉛（PSZT) のいずれかにすることも可能である。

なお、高誘電体シート 520のその他の作製方法として、以下の方法もある。即ち、チタン酸バリウム粉末（富士チタン工業株式会社製、 HPBTシリ一ズ）を、チタン酸バリウム粉末の全重量に対して、ポリビニルアルコール 5重量部、純水 50重量部および溶剤系可塑剤としてフタル酸ジォクチルまたはフタル酸ジブチル 1重量部の割合で混合されたバインダ溶液に分散させ、これをロールコ一夕、ドクターブレード、 aコ一夕等の印刷機を用いて、厚さ 12 mの銅箔 522 (後に第 1層状電極 141となる）に、厚さ 5〜 7 m程度の薄膜状に印刷し、 60°Cで 1時間、 80°Cで 3時間、 100でで 1時間、 12 0でで 1時間、 150^で 3時間乾燥し未焼成層とする。 BaT i 0₃以外に S r T i Oa, Ta〇₃、 Ta₂0₅、 PZT、 PLZT, PNZT、 PCZT, PS Z Tからなる群より選ばれた 1種又は 2種以上の金属酸化物を含んでなるベーストをロールコ一夕、ドクターブレード等の印刷機を用いて、厚さ 1〜1 0 /xmの薄膜状に印刷、乾燥し未焼成層としてもよい。印刷後、この未焼成層を 600〜950での温度範囲で焼成し、高誘電体層 524とする。その後、スパッ夕等の真空蒸着装置を用いて高誘電体層 524の上に銅層を形成し更にこの銅層上に電解めつき等で銅を 10 Aim程度足すことにより、銅箔 526 (後に第 2層状電極 142の一部をなす）を形成する。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めつきも銅以外にニッケル、スズ等の金属層を形成してもよい。その他、チタン酸バリウムをターゲットにしたスッパタ法でも可能である。

次に、高誘電体シート 520を積層した作製途中の基板の所定位置に炭酸ガスレーザや UVレ一ザ、 Y AGレーザ、エキシマレーザなどによりスルーホ一ル 530、 531を形成した (図 9 (c) 参照) 。深さの深いスルーホール 5 30は、高誘電体シート 520及び層間絶縁層 510を貫通しビルドァップ部 30の配線パターン 32の表面に達するスルーホールである。深さの浅いスル一ホール 531は、銅箔 526と高誘電体層 524を貫通し銅箔 522の表面に達するスルーホールである。ここで、スルーホール形成は、まず深いスルーホール 530を形成し、続いて浅いスルーホール 531を形成した。深さの調整はレーザショット数を変更することにより行った。具体的には、スルーホ一ル 531は日立ビアメカニクス（株）製の UVレーザにて、出力 3〜10W、周波数30〜60 kHz、ショット数 4という条件で行い、スルーホール 53 0はショット数 31とした以外は同条件で行った。その後、スルーホール 53 0， 531内に後述するスルーホール充填用樹脂 532を充填し、 80°Cで 1 時間、 120でで 1時間、 150°Cで 30分乾燥した（図 9 (d) 参照）。なお、スルーホール 530, 531は、図 8に示した電源用パッド 162とグランド用パッド 161のすベて（3000000個）に対応するようには形成しなかった。スルーホール充填用樹脂は、以下のようにして作製した。ビスフエノール F 型エポキシモノマー（油化シェル製、分子量： 31 0、商品名： E— 807) 100重量部と、イミダゾール硬化剤（四国化成製、商品名： 2E4MZ— C N) 6重量部を混合し、さらに、この混合物に対し、平均粒径 1. 6 ^mの S i O ₂球状粒子 1 70重量部を混合し、 3本ロールにて混練することによりその混合物の粘度を、 23土 1°Cにおいて 45000〜49000 c p sに調整して、スルーホ一 ^レ充填用樹脂を得た。

次いで、前工程で充填したスルーホール充填用樹脂 532にスルーホール 5 30 a, 53 1 aを形成し、過マンガン酸溶液に浸漬して粗化し、その後、 1 70°Cで 3時間乾燥硬化し完全硬化した（図 9 (e) 参照）。スルーホール 5 30 aは、スルーホール充填用樹脂 532を貫通しビルドァップ部 30の配線パターン 32の表面に達するスルーホールである。もう一方のスルーホール 5 3 1 aは、スル一ホール充填用樹脂 532、銅箔 522及び層間絶縁層 510 を貫通しビルドアップ部 30の配線パターン 32の表面に達するスルーホールである。また、スル一ホール 530 aは、 C〇₂レーザにて、 φ 1. 4 mmのマスク径を介して 2. 0m jのエネルギー密度、 2ショットという条件で形成し、スルーホール 531 aは UVレーザにて 52ショットにした以外は同条件で形成した（出力： 3〜： L 0w、周波数： 30〜 60 kHz) 。

その後、基板表面に無電解銅めつき用の触媒を付与し、以下の無電解銅めつき液に浸漬して基板表面に 0. 6~3. 0 mの無電解銅めつき膜 540を形成した（図 1 0 (a) 参照）。なお、無電解銅めつき水溶液は以下の組成のものを使用した。硫酸銅： 0. 03mo l/L、 EDTA： 0. 20 Omo 1 / L、 HCHO： 0. l g/L、 Na〇H : 0. lmo l/L、 , a ' ービピリジル： 1 0 OmgZL、ポリエチレングリコール（PEG) 0. 1 gZL。

次に、無電解銅めつき膜 540の上に市販のドライフィルムを貼り付け、露光-現像によりめつきレジスト 541を形成し（図 10 (b) 参照）、めっきレジスト非形成部に厚さ 25 mの電解銅めつき膜 542を形成した（図 10 (c) 参照）。なお、電解銅めつき液は以下の組成のものを使用した。硫酸： 200 g/L、硫酸銅： 80 g/L、添加剤： 19. 5 m 1 /L (アトテツクジャパン社製、カパラシド GL) 。また、電解銅めつきは以下の条件で行つた。電流密度 lAZdm²、時間 115分、温度 23 ±2で。続いて、めっきレジスト 541を剥がし、そのめつきレジスト 541が残っていた部分、つまり電解銅めつき膜 542同士の間に存在する無電解銅めつき膜 540を硫酸一過酸化水素系のエッチング液でエッチング（クイックエッチング）し、上部電極 543及び銅箔 522と接続しているランド 544を形成した（図 10 (d) 参照）。

次いで、上部電極 543、ランド 544上に下記の応力緩和シート 550 (図 8の応力緩和部 150となるもの）を温度50〜150 、圧力 0. 5〜 1. 5MP aというラミネート条件下で貼り付け、 150度で 1時間乾燥した (図 10 (e) 参照）。

応力緩和シート 550は以下のようにして作製した。すなわち、ナフ夕レン型のエポキシ樹脂（日本化薬（株）製、商品名： NC— 7000 L) 100重量部、フエノールーキシリレングリコール縮合樹脂（三井化学製、商品名： X LC-LL) 20重量部、架橋ゴム粒子として Tgが— 50°Cのカルボン酸変性 NBR (J SR (株）製、商品名： XER— 91) 90重量部、 1一シァノェチルー 2—ェチル—4—メチルイミダゾ一ル 4重量部を乳酸ェチル 300重量部に溶解した樹脂組成物をロールコ一夕（サーマトロニクス貿易製）を使用して、ポリメチルペンテン（TPX) (三井石油化学工業製、商品名：ォピュラン X— 88) 製の 42〜45 m厚のフィルム上に塗布し、その後、 80 °C で 2時間、 120でで1時間、 15 で 30分乾燥させて厚さ 40 mの応力緩和シートとした。なお、この応力緩和シートは、 30°Cでヤング率が 50 OMP aである。次いで、応力緩和シート 5 5 0の所定位置に C〇₂レーザにて、 φ 1 . 4 mm のマスク径を介して 2 . O m jのエネルギー密度、 1ショットでバイァホール 5 6 0を形成した（図 1 1 ( a ) 参照）。続いて、粗化処理し、 1 5 0 で 3 時間乾燥硬化し応力緩和シート 5 5 0を完全硬化した。その後、触媒付与、化学銅、めっきレジスト形成、電気銅めつき、めっきレジスト剥離、クイックェチングの工程を施すことにより、バイァホール 5 6 0を金属で充填すると共に最表層に各バイァホール 5 6 0の上面にパッド（グランド用パッド 1 6 1 , 電源用パッド 1 6 2 , シグナル用パッド 1 6 3 ) を形成し、実装部 1 6 0を有する多層プリント配線板 1 1 0を得た（図 1 1 ( b ) ) 。なお、ランド 5 4 4及び銅箔 5 4 2に接続されているグランド用パッド 1 6 1はグランドラインに接続され、上部電極 5 4 3に接続されている電源用パッド 1 6 2は電源ラインに接続される。また、シグナル用パッド 1 6 3は信号ラインに接続される。ここで、銅箔 5 2 2が第 1層状電極 1 4 1に相当し、銅箔 5 2 6及び上部電極 5 4 3が第 2層状電極 1 4 2に相当し、高誘電体層 5 2 4が高誘電体層 1 4 3に相当し、これらが層状コンデンサ部 1 4 0となる。

その後、実装部 6 0の各端子上にはんだバンプを形成してもよい（形成方法は実施例 1を参照）。また、図 8のようにチップコンデンサ 1 7 3を実装する場合、図 9 ( b ) 工程後、チップコンデンサ 1 7 3の一方の端子と第 1層状電極 1 4 1とが導体 5 6 2で電気的につながるようエッチング工程（所謂テンテイング法）を行った。そのエッチング工程では、塩化第二銅エッチング液を使用したが、銅箔 5 2 6及び高誘電体層 5 2 4までェ、ソチングされたあと銅箔 5 2 2が僅かにエッチングされた状態となるように短時間で処理した。そして、最終的にはこの銅箔 5 2 2に繋がる金属層を応力緩和シート 5 5 0に設けて、その金属層の上面にパッド 1 7 1を設けた。また、チップコンデンサ 1 7 3のもう一方の端子と接続するためのパッド 1 7 2は、応力緩和シート 5 5 0に形成したバイァホール 5 6 0の一つに充填した金属の上面に形成した。以上詳述した実施例 2の多層プリント配線板 1 1 0によれば、上述した実施例 1と同様の効果が得られる。本実施例では、層状コンデンサ部 1 4 0の静電容量 Cがダイ直下で 0 . 5 Fとなるように第 1層状電極 1 4 1と第 2層状電極 1 4 2との対向面積 Sを定め、その対向面積 Sに基づいて第 1層状電極 1 4 1の通過孔 1 4 1 aの数と位置及び第 2層状電極 1 4 2の通過孔 1 4 2 aの数と位置を決定した。ここで、対向面積 Sは、 C = s。 * S r ' dZ S力、ら算出した。すなわち、高誘電体層 1 4 2の比誘電率 ε _rは 1 8 5 0でその厚さ dは 1 . 2 mであるからこれらの値を前出の式に代入すると共に、静電容量 Cに 0 . 5 Fを代入して対向面積 Sを算出した。なお、 ε。は真空時の誘電率（定数）である。

[実施例 3 ]

図 1 3は実施例 3の多層プリント配線板 2 1 0の縦断面図（中心線の左側のみ示す）である。本実施例の多層プリント配線板 2 1 0は、図 1 3に示すように、実施例 1と同様のコア基板 2 0と、このコア基板 2 0の上面に樹脂絶縁層 3 6を介して積層され配線パターン 2 2と配線パターン 3 2をバイァホール 3 4によつて電気的に接続するビルドアップ部 3 0と、このビルドァップ部 3 0 に積層された層間絶縁層 2 2 0と、この層間絶縁層 2 2 0に積層され高誘電体層 2 4 3とこの高誘電体層 2 4 3を挟む第 1及び第 2層状電極 2 4 1， 2 4 2 とで構成された層状コンデンサ部 2 4 0と、この層状コンデンサ部 2 4 0に積層された層間絶縁層 2 4 5と、この層間絶縁層 2 4 5に積層され弾性材料で形成された応力緩和部 2 5 0と、半導体素子を実装する実装部 2 6 0と、この実装部 2 6 0の周囲に設けられたチップコンデンサ配置領域 2 7 0とを備えている。

本実施例の層状コンデンサ部 2 4 0のうち、第 1層状電極 2 4 1は高誘電体層 2 4 3の下面に形成されたべ夕パターンの銅電極であり、実装部 2 6 0のグランド用パッド 2 6 1に電気的に接続されている。説明上、グランド用パッド 2 6 1をグランド用パッド 2 6 1 Xとグランド用パッド 2 6 1 yの 2種類に分類する。このうち、グランド用パッド 2 6 1 Xは、バイァホ一ル 2 6 l aを介してランド 2 6 6 Xに電気的に接続されている。このランド 2 6 6 Xは、直下にバイァホールを有していない。また、グランド用パッド 2 6 1 yは、バイァホール 2 6 1 aを介してランド 2 6 6 yに接続され該ランド 2 6 6 yがバイァホール 2 6 1 bを介して第 1層状電極 2 4 1及びビルドァップ部 3 0の配線パターン 3 2のグランド用配線に電気的に接続されている。なお、バイァホール 2 6 1 bに接続されたランド 2 6 8は、第 2層状電極 2 4 2とは電気的に独立している。また、グランド用パッド 2 6 1 Xに繋がるランド 2 6 6 Xとグランド用パッド 2 6 1 yに繋がるランド 2 6 6 yとは、配線 2 4 6 (図 1 4参照）により電気的に接続されている。この結果、すべてのグランド用パッド 2 6 1 は同電位となる。このようにして、第 1層状電極 2 4 1は、各グランド用パッド 2 6 1に接続されると共にビルドアップ部 3 0の配線パターン 3 2のグランド用配線に接続され、このグランド用配線を介して外部のグランドラインに接続されている。また、第 1層状電極 2 4 1は、後述するバイァホール 2 6 2 c を非接触な状態で貫通する通過孔 2 4 1 aを有しているが、バイァホール 2 6 2 cは、後述するように限られた電源用パッド 2 6 2 yに対応して設けられているものであるから通過孔 2 4 1 aの数は少なくて済む。この結果、第 1層状電極 2 4 1の面積が大きくなり、層状コンデンサ部 2 4 0の静電容量を大きくすることができる。なお、通過孔 2 4 1 aの数や通過孔 2 4 1 aを形成する位置は、層状コンデンサ部 2 4 0の静電容量などを考慮して決められる。

一方、第 2層状電極 2 4 2は高誘電体層 2 4 3の上面に形成されたべタパ夕 —ンの銅電極であり、実装部 2 6 0の電源用パッド 2 6 2に電気的に接続されている。説明上、電源用パッド 2 6 2を電源用パッド 2 6 2 Xと電源用パッド 2 6 2 yの 2種類に分類する。このうち、電源用パッド 2 6 2 xは、バイァホール 2 6 2 aを介してランド 2 6 7 xに接続され該ランド 2 6 7 xがバイァホール 2 6 2 bを介して第 2層状電極 2 4 2に電気的に接続されている。また、電源用パッド 2 6 2 yは、バイァホール 2 6 2 aを介してランド 2 6 7 yに接続され該ランド 2 6 7 yがバイァホール 2 6 2 cを介して第 1及び第 2層状電極 2 4 1， 2 4 2に接触することなくビルドアップ部 3 0の配線パターン 3 2 のうちの電源用配線に電気的に接続されている。また、電源用パッド 2 6 2 X に繋がるランド 2 6 7 Xと電源用パッド 2 6 2 yに繋がるランド 2 6 7 yとは、配線 2 4 7 (図 1 4参照）により電気的に接続されている。この結果、すべての電源用パッド 2 6 2は同電位となる。このようにして、第 2層状電極 2 4 2 は、各電源用パッド 2 6 2に接続されると共にビルドァップ部 3 0の配線パ夕ーン 3 2の電源用配線に接続され、この電源用配線を介して外部の電源ラインに接続されている。このため、第 2層状電極 2 4 2には、ビルドアップ部 3 0 の配線パターン 3 2の電源用配線からバイァホール 2 6 2 c , 配線 2 4 7及びバイァホール 2 6 2 bを経て電源が供給される。また、第 2層状電極 2 4 2は、バイァホール 2 6 2 cを非接触な状態で貫通する通過孔 2 4 2 aやランド 2 6 8との絶縁を確保するための通過孔 2 4 2 bを有しているが、バイァホール 2 6 2 cは電源用パッド 2 6 2のうちの一部の電源用パッド 2 6 2 yに設けられ、通過孔 2 4 2 bはグランド用パッド 2 6 1のうちの一部のグランド用パッド 2 6 1 yに対応して設けられているものであるから、通過孔 2 4 2 a , 2 4 2 b の数は少なくて済む。この結果、第 2層状電極 2 4 2の面積が大きくなり、層状コンデンサ部 2 4 0の静電容量を大きくすることができる。なお、通過孔 2 4 2 a , 2 4 2 bの数や通過孔 2 4 2 a , 2 4 2 bを形成する位置は、層状コンデンサ部 2 4 0の静電容量などを考慮して決められる。

このように、層状コンデンサ部 2 4 0の静電容量を大きくすることができるので、充分なデカップリング効果を奏することが可能となり、実装部 2 6 0に実装した半導体素子（I C ) のトランジスタが電源不足となりにくい。なお、グランド用パッド 2 6 1 Xとグランド用パッド 2 6 1 yとは層間絶縁層 2 4 5 上の配線 2 4 6を介して接続し、電源用パッド 2 6 2 Xと電源用パッド 2 6 2 yとは層間絶縁層 2 4 5上の配線 2 4 7を介して接続したが、このような配線を第 2層状電極より上のいずれかの層（実装部でもよい）やコア基板 2 0の表面ゃビルドアップ部 3 0に設けてもよい。また、グランド用パッド 2 6 1 Xとグランド用パッド 2 6 1 y、電源用パッド 2 6 2 Xと電源用パッド 2 6 2 yをいずれかの層の配線で結線することにより、バイァホール 2 6 1 aをすベてのグランド用パッド 2 6 1の直下に設けたりバイァホール 2 6 2 aをすベての電源用パッド 2 6 2の直下に設けたりする必要がない。それにより実装部直下の層におけるランド数も減らすことが可能となる。従って、設けなければならないバイァホール数やランド数が減るので高密度化が可能となる。

応力緩和部 2 5 0は、実施例 1と同様の弾性材料で形成されている。また、実装部 2 6 0に設けられたグランド用パッド 2 6 1、電源用パッド 2 6 2、シグナル用パッド 2 6 3は、実施例 1と同様、格子状又は千鳥状に配列され（図 1参照）、また、これらの数も実施例 1と同様である。ここで、シグナル用パッド 2 6 3は、層状コンデンサ部 2 4 0の第 1及び第 2層状電極 2 4 1 , 2 4 2のいずれとも接触していない。なお、グランド用パッド 2 6 1と電源用パッド 2 6 2を中央付近に格子状又は千鳥状に配列し、その周りにシグナル用パッド 2 6 3を格子状又は千鳥状又はランダムに配列してもよい。この実装部 2 6 0の周囲には、チップコンデンサ IH置領域 2 7 0が複数形成され、このチップコンデンサ配置領域 2 7 0には、チップコンデンサ 2 7 3のグランド用端子及び電源用端子とそれぞれ接続するためのグランド用パッド 2 7 1及び電源用パッド 2 7 2が複数対形成されている。

各グランド用パッド 2 7 1は層状コンデンサ部 2 4 0の第 1層状電極 2 4 1 を介して外部電源の負極に接続され、各電源用パッド 2 7 2は第 2層状電極 2 4 2を介して外部電源の正極に接続される。本実施例において、グランド用パッド 2 6 1及び電源用パッド 2 6 2がそれぞれ請求項 9の第 1パッド及び第 2 パッドに相当し、バイァホール 261 b及びバイァホール 262 cがそれぞれ請求項 9の第 1棒状端子及び第 2棒状端子に相当する。

各グランド用パッド 271は層状コンデンサ部 240の第 1層状電極 2 1 を介して外部電源の負極に接続され、各電源用パッド 272は第 2層状電極 2 42を介して外部電源の正極に接続される。本実施例において、グランド用パッド 261及び電源用パッド 262がそれぞれ請求項 6の第 1パッド及び第 2 パッドに相当し、バイァホール 261 a, 261 b及びバイァホール 262 a, 262 bがそれぞれ請求項 6の第 1棒状端子及び第 2棒状端子に相当する。

次に、本実施例の多層プリント配線板 210の製造手順について、図 15〜図 17に基づいて説明する。なお、図 13及び図 14は半導体素子の直下つまりダイ直下の電源用パッド 261及びグランド用パッド 262が交互に格子状又は千鳥状に配列された部分を切断したときの断面図であり、図 15〜図 17 は電源用パッド 261及びグランド用パッド 262が交互に配置されていない部分を切断したときの断面図である。

まず、図 15 (a) に示すように、コア基板 20の少なくとも片面にビルドアップ部 30を形成した基板 600を用意し、ビルドアップ部 30の上に真空ラミネ一夕を用いて層間絶縁層 610 (熱硬化性絶縁フィルム；味の素社製、 ABF— 45 SH) を温度 50〜150。C、圧力 0. 5〜； L . 5MP aというラミネート条件下で貼り付けた。続いて、予め作製しておいた高誘電体シート 620 (作製手順は実施例 2の高誘電体シ一ト 520と同様）を層間絶縁層 6 10 (図 13の層間絶縁層 220となるもの）の上に真空ラミネ一夕を用いて温度 50〜 1 50°C、圧力 0. 5〜1. 5 MP aというラミネート条件下で貼り付け、その後 150°Cで 1時間乾燥させた（図 15 (b) 参照）。高誘電体シート 620の銅箔 622、 626は、いずれも回路形成されていないべ夕層とした。その後、テンティング法にて高誘電体シート 620をエッチングした。そのエッチング工程では、塩化第二銅エッチング液を使用したが、銅箔 626 及び高誘電体層 624までエッチングしたあと銅箔 622が僅かにエッチングされた状態となるように短時間で処理した（図 1 5 (c) 参照）。図 1 5 (c) では、銅箔 626の一部をエッチングにより分離して孤立したランド 6 26 a (図 13のランド 268となるもの）を形成した。その後、高誘電体シ —ト 620上に層間絶縁層（図 13の層間絶縁層 245となるもの、熱硬化性絶縁フィルム；味の素社製、 ABF— 45 SH) 628をラミネートした（図 15 (d) ) 。次に、層間絶縁層 628を積層した作製途中の基板の所定位置に炭酸ガスレーザや UVレーザ、 Y AGレーザ、エキシマレ一ザなどによりスルーホール 630を形成した（図 15 (e) 参照）。スルーホール 630は、層間絶縁層 628、高誘電体シート 620及び層間絶縁層 610を貫通しビルドアップ部 30の配線パターン 32の表面に達するように形成した。レーザ条件は、日立ビアメカニクス (株) 社製の UVレーザにて、出力 3〜10 kW、周波数 30〜 60 kHz、ショット数 54とした。

スルーホール 630を形成した後、このスル一ホール 630にスルーホール充填用樹脂 640 (作製手順は実施例 2のスルーホール充填用樹脂 532) を充填し乾燥した（図 16 (a) 参照）。次いで、この作製途中の基板の所定位置に炭酸ガスレーザや UVレ一ザ、 Y AGレーザ、エキシマレ一ザなどによりスルーホール 651、 652、 653を形成した（図 16 (b) 参照）。スル一ホール 651は、スルーホール充填用樹脂 640を貫通しビルドアップ部 3 0の配線パターン 32の表面に達するように形成し、スルーホール 652は、層間絶縁層 628を貫通し銅箔 626の表面に達するように形成し、スルーホ —ル 653は、層間絶縁層 628、高誘電体シ一ト 620 (ランド 626 a、高誘電体層 624及び銅箔 622) 及び層間絶縁層 610を貫通しビルドアップ部 30の配線パターン 32の表面に達するように形成した。これらのスルーホール 651, 652， 653の形成は、まずスルーホール 651を形成し、続いてスルーホール 652, 653の順で形成した。そのスルーホールの深さの調整はレ一ザ種、レーザショット数を変更して調整した。例えば、スルーホール 651は、 C〇₂レーザにて、 φ 1. 4mmのマスク径を介して 2. Omj のエネルギー密度、 3ショットという条件を採用し、スルーホール 652は、 1ショットとした以外は前記条件と同条件を採用し、スルーホール 653は U Vレ一ザにて 56ショットとした以外は前記条件と同条件を採用した（出力： 3〜： L 0 W、周波数： 30〜 60 kHz) 。なお、スル一ホール 630は、図 13に示した電源用パッド 262のすべてではなく一部つまり電源用パッド 2 62 yに対応して形成し、スルーホール 653は、図 13に示したグランド用パッド 261のすべてではなく一部つまりダランド用パッド 261 yに対応して形成した。

その後、 170でで 3時間乾燥硬化し完全硬化した。続いて、基板表面に触媒付与し、通常のセミアディティブ法を施すことにより、スルーホール 651,

652, 653をそれぞれ金属で充填してバイァホール 262 c， 262 b, 261 bを形成すると共にこれらのバイァホール 262 c, 262 b, 261 bの上面にランド 267 y， 267 x, 266 yを形成し、更にはランド 26

7 Xとランド 267 yとを繋ぐ配線 247をも形成した（図 16 (c) 参照）。この配線 247を介してビルドアップ部 30の配線パターン 32と銅箔 626

(第 2層状電極 242となる）とが接続することとなる。なお、ここでは図示を省略したが、図 14のランド 266 Xや配線 246も同時に形成した。次に、応力緩和シート 670 (図 13の応力緩和部 250となるもの、作製手順は実施例 2の応力緩和シート 550を参照）をラミネートした（図 16 (d) 参照）。

続いて、応力緩和シート 670のうち各ランド 267 y， 267 x, 266 yの直上位置にそれぞれスルーホール 680を形成し（図 17 (a) 参照）、粗化、完全硬化、触媒付与、化学銅、めっきレジスト、電気銅めつき、めっきレジスト剥離、クイックエッチングを施すことにより、各スルーホール 680 を金属で充填すると共に充填された金属の上面にパッドを形成した（図 1 7 ( b ) 参照）。これにより、ランド 2 6 7 y上にバイァホール 2 6 2 a及び電源用パッド 2 6 2 yを形成し、ランド 2 6 7 x上にバイァホール 2 6 2 a及び電源用パッド 2 6 2 Xを形成し、ランド 2 6 6 y上にバイァホール 2 6 1 a及びグランド用パッド 2 6 1 yを形成した。また、ここでは図示を省略したが、図 1 3及び図 1 4のランド 2 6 6 X上にバイァホール 2 6 1 a及びグランド用パッド 2 6 1 Xも形成した。このようにして図 1 3の多層プリント配線板 2 1 0を得た。なお、銅箔 6 2 2が第 1層状電極 2 4 1に相当し、銅箔 6 2 6が第 2層状電極 2 4 2に相当し、高誘電体層 6 2 4が高誘電体層 2 4 3に相当し、これらが層状コンデンサ部 2 4 0となる。実施例 3において、グランド用パッド 2 6 1 Xがいずれかの層（例えば実装部 2 6 0 ) でグランド用パッド 2 6 1 yに接続されている場合、バイァホール 2 6 1 a、ランド 2 6 6 xは不要となる。同様に、電極用パッド 2 6 2 Xがいずれかの層（例えば実装部 2 6 0 ) で電極用パッド 2 6 2 yに接続されている場合、電源用パッド 2 6 2 xの直下のバイァホール 2 6 2 aやランド 2 6 7 x、バイァホール 2 6 2 bも不要となる。こうすることでバイァホールやランドを減らすことが可能となる。

その後、実装部 2 6 0の各端子上にはんだバンプを形成してもよい（形成方法は実施例 1を参照) 。また、図 1 3のようにチップコンデンサ 2 7 3を実装する場合には、実施例 2と同様にしてパッド 2 7 1 , 2 7 2を形成すればよい。以上詳述した実施例 3の多層プリント配線板 1 1 0によれば、上述した実施例 1と同様の効果が得られる。それに加えて、本実施例では、ビルドアップ部 3 0から、層状コンデンサ部 2 4 0を迂回することなくバイァホール 2 6 2 c , 2 6 2 bを介して外部の電源供給源より高誘電体シー卜 6 2 0に電荷がチヤ一ジされるため、外部の電源供給源と層状コンデンサ部 2 4 0の電源電極である第 2層状電極 2 4 2とを繋ぐ配線長ゃグランド電極である第 1層状電極 2 4 1 とを繋ぐ配線長が短くなるので、高速駆動する半導体素子（I C) を実装部 2 60に実装したとしても層状コンデンサ部 240がチャージ不足となりにくい。また、本実施例では、層状コンデンサ部 240の静電容量 Cがダイ直下で 0. 5 iFとなるように第 1層状電極 241と第 2層状電極 242との対向面積 S を定め、その対向面積 Sに基づいて第 1層状電極 241の通過孔 241 aの数と位置及び第 2層状電極 242の通過孔 242 a, 242 bの数と位置を決定した。ここで、対向面積 Sは、〇= ε。 · ε · dZSから算出した。すなわち、高誘電体層 242の比誘電率 ε _rは 1 850でその厚さ dは 1. 2 xmであるからこれらの値を前出の式に代入すると共に、静電容量 Cに 0. 5 Fを代入して対向面積 Sを算出した。なお、 ε。は真空時の誘電率（定数）である。

なお、上述した製造手順では、図 1 5 (c) の工程後に層間絶縁層 628をラミネートし（図 1 5 (d) 参照）、その層間絶縁層 628の所定位置にスル一ホール 630を形成し (図 1 5 (e) 参照) 、スルーホール 630にスルーホール充填用樹脂 640を充填し乾燥したあと（図 16 (a) 参照）、そのスルーホール充填用樹脂 640にスルーホール 651を形成した（図 16 (b) 参照）が、その代わりに次のようにしてもよい。すなわち、図 1 5 (C) のェ程後に、基板表面に市販のドライフィルムを貼り付け、その後、テンティング法にてバイァホール 262 c (図 16 (c) 参照）を形成する位置の高誘電体シート 620をバイァホ一ル 262 cより大きくエッチング除去することにより拡大ホール 632を形成し（図 1 8 (a) 参照）、その後、高誘電体シート 620上に層間絶縁層 628をラミネートし、先ほどエッチング除去して形成した拡大ホール 632にも層間絶縁層 628を充填し、その後乾燥する（図 1 8 (b) ) 。そして、その後は、実施例 3のスルーホール 651、 652、 6 53を形成する工程以降の工程を施してもよい。これにより、スルーホール 6 30への充填工程を削除することが可能となる。

[実施例 4]

実施例 2において、スルーホール 530およびスルーホール 53 1を、全ての電源用パッドとグランド用パッドに対応する位置に形成した。その結果、層状コンデンサ部の静電容量が 0. 4 Fとなった。

[実施例 5 ]

実施例 3において、スルーホール 630およびスルーホール 653を、全ての電源用パッドとグランド用パッドに対応する位置に形成した。その結果、層状コンデンサ部の静電容量が 0. 4 Fとなった。

[実施例 6]

実施例 2において、高誘電体シートの作製手順（4) のスピンコート Z乾燥 Z焼成の繰り返し回数を 20回に変更し 0. 6 xmの高誘電体層を得た。それ以外は実施例 2と同様である。その結果、ダイ直下の層状コンデンサ部の静電容量は、 1. O Fとなった。

[実施例 7]

実施例 3において、高誘電体シートの作製手順（4) のスピンコート Z乾燥 Z焼成の繰り返し回数を 20回に変更し 0. 6 の高誘電体層を得た。それ以外は実施例 3と同様である。その結果、ダイ直下の層状コンデンサ部の静電容量は、 1. O .Fとなった。

[実施例 8]

実施例 2において、高誘電体シートの/ f乍製手順（4) のスピンコート/乾燥 /焼成の繰り返し回数を 1回に変更し 0. 03 mの高誘電体層を得た。それ以外は実施例 2と同様である。その結果、ダイ直下の層状コンデンサ部の静電容量は、 20 zFとなった。

[実施例 9 ]

実施例 3において、高誘電体シートの作製手順（4) のスピンコート Z乾燥 Z焼成の繰り返し回数を 1回に変更し 0. 03 の高誘電体層を得た。それ以外は実施例 3と同様である。その結果、ダイ直下の層状コンデンサ部の静電容量は、 20 Fとなった。 [実施例 10]

実施例 2において、高誘電体シートの作製手順（4) のスピンコート Z乾燥 Z焼成の繰り返し回数を 4回に変更し 0. 12 Aimの高誘電体層を得た。それ以外は実施例 2と同様である。その結果、ダイ直下の層状コンデンサ部の静電容量は、 5 Fとなった。

[実施例 11 ]

実施例 3において、高誘電体シートの作製手順（4) のスピンコート/乾燥 /焼成の繰り返し回数を 4回に変更し 0. 12 の高誘電体層を得た。それ以外は実施例 3と同様である。その結果、ダイ直下の層状コンデンサ部の静電容量は、 5 となった。

[実施例 12]

実施例 2において、高誘電体シートの作製手順（4) のスピンコート/乾燥 /焼成の繰り返し回数を 2回に変更し 0. 06 imの高誘電体層を得た。それ以外は実施例 2と同様である。その結果、ダイ直下の静電容量は、 10 /iFとなった。

[実施例 13]

実施例 3において、高誘電体シートの作製手順（4) のスピンコート Z乾燥 /焼成の繰り返し回数を 2回に変更し 0. 06 mの高誘電体層を得た。それ以外は実施例 3と同様である。その結果、ダイ直下の静電容量は、 l O ^Fとなった。

[実施例 14]

実施例 8において、スルーホール 530およびスルーホール 531を、全ての電源用パッドとグランド用パッドに対応する位置に形成した。その結果静電容量が 16 となった。

[実施例 15]

実施例 9において、スルーホール 630およびスルーホール 653を、全ての電源用パッドとグランド用パッドに対応する位置に形成した。その結果静電容量が 1 6 Fとなった。 - [実施例 1 6]

実施例 2において、高誘電体シートの作製手順（4) のスピンコート Z乾燥 Z焼成の繰り返し回数を 3 3 0回に変更し 1 0 mの高誘電体層を得た。それ以外は実施例 2と同様である。その結果、ダイ直下の静電容量は、 0. 0 6 Fとなった。

[実施例 1 7]

実施例 3において、高誘電体シートの作製手順（4) のスピンコート/乾燥 /焼成の繰り返し回数を 3 3 0回に変更し 1 0 mの高誘電体層を得た。それ以外は実施例 3と同様である。その結果、ダイ直下の静電容量は、 0. 0 6 Fとなった。

[実施例 1 8]

実施例 2において、高誘電体シートの作製手順（4) のスピンコート Z乾燥ノ焼成の繰り返し回数を 1 0回に変更し 0. 3 mの高誘電体層を得た。それ以外は実施例 2と同様である。その結果、ダイ直下の静電容量は、 2. 0 /i F となった。

[実施例 1 9]

実施例 3において、高誘電体シートの作製手順（4) のスピンコート/乾燥 /焼成の繰り返し回数を 1 0回に変更し 0. 3 mの高誘電体層を得た。それ以外は実施例 3と同様である。その結果、ダイ直下の静電容量は、 2. 0 ti F となった。

[実施例 20]

実施例 2において、高誘電体シートの作製手順（4) のスピンコート/乾燥 Z焼成の繰り返し回数を 2 5回に変更し 0. 7 5 の高誘電体層を得た。それ以外は実施例 2と同様である。その結果、ダイ直下の静電容量は、 0. 8 Fとなった。

[実施例 21 ]

実施例 3において、高誘電体シートの作製手順（4) のスピンコート Z乾燥 Z焼成の繰り返し回数を 25回に変更し 0. 75 の高誘電体層を得た。それ以外は実施例 3と同様である。その結果、ダイ直下の静電容量は、 0. Fとなった。

[実施例 22]

実施例 3において、高誘電体シートに予めエッチング処理を施し銅箔 626 及び高誘電体層 624の一部を除去した。その後、その高誘電体シ一卜を、ビルドアップ部 30を形成した基板 600上に層間絶縁層 610を介して貼りつけた。即ち、実施例 3の高誘電体シート貼りつけ工程と高誘電体シートのエツチング工程を入れ替えた。その後の工程は実施例 3と同様である。

[実施例 23]

実施例 4の多層プリント配線板にチップコンデンサを実装した。

[実施例 24]

実施例 5の多層プリント配線板にチップコンデンサを実装した。

[実施例 25]

実施例 2において、応力緩和部 150の代わりに、層間絶縁層 510 (図 9 (a) 参照）を使用した。それ以外は、実施例 2と同様である。

[実施例 26]

実施例 3において、応力緩和部 250の代わりに、層間絶縁層 610 (図 1 5 (a) 参照）を使用した。それ以外は、実施例 3と同様である。

[実施例 2 7〜 49 ]

実施例 2〜 24のそれぞれにおいて、応力緩和部の代わりに層間絶縁層を用い多層プリント配線板を作成し、実施例 2 7〜49とした。

[比較例] 比較例の高誘電体シートは、実施例 2中に記載した高誘電体シートの別形態作製手順に基づいて作製した。但し、焼成することなく乾燥後の未焼成層上に電極を形成した。それ以外は実施例 2と同様である。その結果、ダイ直下の静電容量は、 0. 001 F未満となった。

[評価試験 1 ]

実施例 2〜 49および比較例の多層プリント配線板に駆動周波数 3. 6 GH z、 FSB 1066MHzの I Cチップを実装し、同時スイッチングを 100 回繰り返して、パルス ·パターン ·ジェネレータ/エラー ·ディテクタ（アドバンテスト社製、商品名： D3186Z3286) を用いて誤動作の有無を確認した。

[評価試験 2 ； HAST試験]

実施例 2〜 49の多層プリント配線板において、第 1層状電極と第 2層状電極との間に 3. 3Vの電圧を掛けながら 85^X 85%の環境試験機にト一タルで 50時間投入した。その間 2時間おきにディスチャージした。その後、駆動周波数 3. 6 GHz, F S B 1066MHzの I Cチップを実装し、同時スィツチングを 100回繰り返して、前出のパルス ·パターン ·ジェネレータ/ エラー ·ディテクタを用いて誤動作の有無を確認した。

[評価試験 3 ； HAST試験]

評価試験 2の終了後の多層プリント配線板に、評価試験 2と同様に第 1層状電極と第 2層状電極との間に 3. 3 Vの電圧を掛けながら 85t x 85%の環境試験機にトータルで 50時間投入した。その間 2時間おきにディスチャージした。その後、駆動周波数 3. 6 GHz, F S B 1066MHzの I Cチップを搭載し、同時スイッチングを 100回繰り返して、前出のパルス ·パターン •ジェネレータ/エラー ·ディテクタを用いて誤動作の有無を確認した。

[評価試験 4 ；ヒー卜サイクル試験]

実施例 2〜 26の多層プリント配線板において以下のヒートサイクル試験を行った。

ヒ一トサイクル試験条件：— 55°CX 30分、 125で X 30分を 100回又は 500回

その後、駆動周波数 3. 6GHz、 F S B 1066MHzの I Cチップを実装し、同時スイッチングを 100回繰り返して、前出のパルス 'パターン 'ジェネレー夕 zエラ一 ·ディテクタを用いて誤動作の有無を確認した。

[評価試験 5]

評価試験 1において、駆動周波数 3. 6 GHz, FSB 1066MHzの I Cチップの代わりに駆動周波数 5. 7 GHz, FSB 1066MHzの I Cチップを実装し、評価試験 1と同様な試験を行った。その結果、ダイ直下の静電容量が 1. 0 ^ F以上の多層プリント配線板では誤動作が発生しなかった。

[評価結果]

表 1に、評価試験 1〜4の結果を示す。誤動作が観察されなかった場合を〇、誤動作が観察された場合を Xとした。なお、実施例 27〜49のダイ直下の静電容量や評価試験 1〜3に関する評価結果は、表 1には掲載しなかったが、それぞれ実施例 2〜 24と同じ結果であつた _d

1

«1 czc =チップコンデンサ

100サイクル後 ※3 500サイクル後評価試験 1の結果より、高誘電体層として、ビルドアップ部とは別に高誘電体材料を焼成してセラミックにしたものを用いることで、誘電率を十分に高めることが可能となり、その結果、電位の瞬時低下を抑えることが可能となることがわかる。

また、評価試験 4の結果から、比較例では、 1 0 0サイクル後にて I Cチップの電位の瞬時低下に対応できなくなつている。この原因については、明らかではないが、高誘電体'粒子間の接合が弱いため、そこからクラックが進展し、コンデンサの機能を喪失したのではないかと推察している。

また、ビルドァップ部に貼り付ける前に高誘電体シートを回路形成した実施例 2 2では、ヒートサイクル試験を施すと、 I Cチップの電位の瞬時低下に対応できなくなつている。この原因については、明らかではないが、ラミネート時の圧力集中部がヒートサイクル試験を行うことでクラックに進展したのではないかと推察している。

更に、応力緩和部を有しない実施例 2 5 , 2 6においてもヒートサイクル試験を施すと、 I Cチップの電位の瞬時低下に対応できなくなつている。この原因については、明らかではないが、応力緩和部がないため、 I Cチップと多層プリント配線板との間の熱膨張係数差に起因する応力により高誘電体層にクラックまたはクラックの起点が入つたのではないかと推察している。ヒートサイクル試験によりクラックの起点が生じると、同時スィッチング試験時において、高誘電体層がチャージとデイスチャージを繰り返すので、その際の粒子の変位によりクラックの発生に繋がると考えられる。

更にまた、ダイ直下の静電容量が 0 . 4 以下の実施形態 4， 5では、評価試験 2後には、 I Cチップの電位の瞬時低下に対応できなくなつている。この原因については明らかではないが、 HA S T試験により高誘電体層が劣化し、その比誘電率が下がり、十分なデカップリング効果を奏し得なかったのではないかと推察している。また、ダイ直下の静電容量が 0 . 5 F以下になると、評価試験 2の後には、 I Cチップの電位の瞬時低下に対応できなくなつているのに対して、実施例 4 , 5と同じダイ直下の静電容量を有する実施例 2 3， 2 4は不具合が発生しなかった。この原因については明らかではないが、チップコンデンサからの電源供給が加わるため I Cチップの電位の瞬時低下に対応できているものと推察している。更に、静電容量が大きい実施形態 1 4 , 1 5でも評価試験 2の後には、 I Cチップの電位の瞬時低下に対応できなくなつている。この原因については明らかではないが、静電容量が大きいため、より HA S T試験の影響を受けやすくなり、高誘電体層が絶縁劣化又は絶縁破壌したものと推察している。

静電容量が大きい実施例 1 2〜 1 5は、評価試験 4 * ³の結果が Xとなっている。誘電体は、チヤ一ジとデイスチヤ一ジを繰り返すと結晶が変位するため、その変位による応力にヒートサイクル時に蓄積された応力が加わって、高誘電体層の比誘電率が劣化し Xとなったのではないかと推察している。また、静電容量が比較的小さい実施例 2〜 5、 1 6 , 1 7も評価試験 4 * ³の結果が Xとなつている。これは、ヒートサイクル試験で誘電体が伸縮するため高誘電体層の比誘電率が劣化し、ダイ直下の静電容量が減少したため Xとなったのではないかと推察している。

表 1の結果から、ダイ直下の静電容量が 0 . 8〜5 x Fであると、環境試験後であっても I Cのトランジスタの瞬時の電圧降下に対応でき、さらに HA S T試験やヒートサイクル試験を施したあとでも問題が発生しないことから、絶縁信頼性や接続信頼性が極めて高いといえる。

なお、すべての実施例において、第 1層状電極をグランド、第 2層状電極を電源としたが、逆にしても構わない。産業上の利用の可能性

本発明の多層プリント配線板は、 I Cチップなどの半導体素子を搭載するために用いられるものであり、例えば電気関連産業や通信関連産業などに利用される。

Claims

請求の範囲

1. 絶縁層を介して複数積層された配線パターン同士を前記絶縁層内のバイァホールによつて電気的に接続することにより構成されるビルドァップ部を備えた多層プリント配線板であって、

前記実装部と前記ビルドァップ部との間にてセラミック製の高誘電体層と該高誘電体層を挟む第 1及び第 2層状電極とを有し前記第 1及び第 2層状電極の一方が前記半導体素子の電源ラインに他方がグランドラインに接続される層状コンデンサ部と、

を備えた多層プリント配線板。

2. 前記高誘電体層は、前記ビルドアップ部とは別に高誘電体材料を焼成して作製したものが前記ビルドァップ部の上に接合されている、請求項 1記載の多層プリント配線板。

3. 前記高誘電体層は、チタン酸バリウム（B aT i Os) 、チタン酸スト口ンチウム（S rT i〇₃) 、酸化タンタル（Ta〇₃、 Ta₂〇₅) 、チタン酸ジルコン酸鉛（PZT) 、チタン酸ジルコン酸ランタン鉛（PLZT) 、チタン酸ジルコン酸ニオブ鉛（PNZT) 、チタン酸ジルコン酸カルシウム鉛（PC ZT) 及びチタン酸ジルコン酸ストロンチウム鉛（P SZT) からなる群より選ばれた 1種又は 2種以上の金属酸化物を含んでなる原料を焼成して作製したものである、請求項 2記載の多層プリント配線板。

4. 前記実装部は、前記半導体素子の電極に接続される複数のパッドを有し、前記第 1層状電極と同電位のパッドに電気的に接続され前記第 2層状電極を非接触状態で通過する棒状端子の数は、前記第 1層状電極と同電位のパッドの数に比べて少ない、請求項 1〜 3のいずれかに記載の多層プリント配線板。

5 . 前記実装部は、前記半導体素子の電極に接続される複数のパッドを有し、前記第 2層状電極と同電位のパッドに電気的に接続され前記第 1層状電極を非接触状態で通過する棒状端子の数は、前記第 2層状電極と同電位のパッドの数に比べて少ない、請求項 1〜 4のいずれかに記載の多層プリント配線板。

6 . 前記第 2層状電極と同電位のパッドに電気的に接続される棒状端子は、第 1層状電極だけでなく第 2層状電極も非接触状態で通過する、請求項 5に記載の多層プリン卜配線板。

7 . 前記第 1層状電極は、前記第 2層状電極と接続される棒状端子を非接触状態で通過させる通過孔を持つベ夕パターンを前記高誘電体層の下面側に有し、前記第 2層状電極は、前記第 1層状電極と接続される棒状端子を非接触状態で通過させる通過孔を持つベ夕パターンを前記高誘電体層の上面側に有する、請求項 1〜 3のいずれか記載の多層プリント配線板。

8 . 前記実装部は、前記半導体素子の電源電極及びグランド電極のいずれか一方に接続される第 1パッドといずれか他方に接続される第 2パッドとを有し、前記第 1パッドのうちの一部は前記第 2層状電極を非接触状態で通過する第 1棒状端子を有し該第 1棒状端子を介して前記第 1層状電極及び外部電源の一方の電極と電気的に接続され、残りは自ら前記第 1棒状端子を有さず該第 1棒状端子を有する第 1パッドに電気的に接続されており、

前記第 2パッドのうちの一部は前記第 1層状電極を非接触状態で通過する第 2棒状端子を有し該第 2棒状端子を介して前記第 2層状電極及び前記外部電極の他方の電極と電気的に接続され、残りは自ら前記第 2棒状端子を有さず該第 2棒状端子を有する第 2パッドに電気的に接続されている、

請求項 1〜 3のいずれかに記載の多層プリント配線板。

9 . 前記実装部は、前記半導体素子の電源電極及びグランド電極のいずれか一方に接続される第 1パッドといずれか他方に接続される第 2パッドとを有し、前記第 1パッドのうちの一部は前記第 2層状電極を非接触状態で通過する第 1棒状端子を有し該第 1棒状端子を介して前記第 1層状電極及び外部電源の一方の電極と電気的に接続され、残りは自ら前記第 1棒状端子を有さず該第 1棒状端子を有する第 1パッドに電気的に接続されており、

前記第 2パッドのうちの一部は前記第 1層状電極と前記第 2層状電極の両方を非接触状態で通過する第 2棒状端子を有し該第 2棒状端子を介して前記外部電源の他方の電極に接続され、残りは自ら前記第 2棒状端子を有さず前記第 2 層状電極及び前記第 2棒状端子を有する第 2パッドの少なくとも一方に電気的に接続されている、

請求項 1〜 3のいずれかに記載の多層プリント配線板。

1 0 . 前記第 1棒状端子と前記第 2棒状端子は、少なくとも一部が格子状又は千鳥状に交互に並んでいる、請求項 7〜 9のいずれかに記載の多層プリント配線板。

1 1 . 前記層状コンデンサ部は、前記第 1及び第 2層状電極の間の距離が 1 0 m以下であって実質的に短絡しない距離に設定されている、請求項 1〜1 0 のいずれか記載の多層プリント配線板。

1 2 . 前記層状コンデンサ部は、前記実装部に実装される半導体素子の直下に形成されている、請求項 1〜 1 1のいずれかに記載の多層プリント配線板。

1 3 . 請求項 1〜 1 2のいずれか記載の多層プリント配線板であって、

前記実装部が設けられた表面側に設置され前記層状コンデンサ部の前記第 1 及び第 2層状電極に接続されるチップコンデンサ、を備えた多層プリント配線板。

1 . 請求項 1〜 1 3のいずれか記載の多層プリント配線板であって、

前記実装部と前記層状コンデンサ部との間に弾性材料で形成された応力緩和部、を備えた多層プリント配線板。

1 5 . 前記応力緩和部は、前記実装部に実装される半導体素子の直下にのみ形成されている、請求項 1 4記載の多層プリント配線板。