WO2003103166A1 - 歪補償装置 - Google Patents

歪補償装置 Download PDF

Info

Publication number
WO2003103166A1
WO2003103166A1 PCT/JP2002/005372 JP0205372W WO03103166A1 WO 2003103166 A1 WO2003103166 A1 WO 2003103166A1 JP 0205372 W JP0205372 W JP 0205372W WO 03103166 A1 WO03103166 A1 WO 03103166A1
Authority
WO
WIPO (PCT)
Prior art keywords
distortion compensation
distortion
signal
phase
compensation coefficient
Prior art date
Application number
PCT/JP2002/005372
Other languages
English (en)
French (fr)
Inventor
浜田 一
石川 広吉
長谷 和男
久保 徳郎
札場 伸和
大石 泰之
馬庭 透
林 宏行
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to DE60234724T priority Critical patent/DE60234724D1/de
Priority to PCT/JP2002/005372 priority patent/WO2003103166A1/ja
Priority to JP2004510129A priority patent/JP3957077B2/ja
Priority to EP02730843A priority patent/EP1511181B1/en
Publication of WO2003103166A1 publication Critical patent/WO2003103166A1/ja
Priority to US10/999,747 priority patent/US7106133B2/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294Acting on the real and imaginary components of the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282Acting on the phase and the amplitude of the input signal
    • H03F1/3288Acting on the phase and the amplitude of the input signal to compensate phase shift as a function of the amplitude
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Definitions

  • Kokiaki operates an adaptive algorithm to minimize the error between the reference signal and the feedback signal from the amplifier output, calculates the distortion compensation coefficient, and uses this to compensate for the nonlinear distortion of the amplifier.
  • the present invention relates to an adaptive predistorter-type distortion compensator for improving the efficiency of the apparatus.
  • FIG. 1 is a diagram showing an example of a basic configuration of a conventional adaptive predistorter type distortion compensator.
  • the input baseband signal (1) is a complex baseband signal composed of an I signal and a Q signal.
  • the input baseband signal (1) is multiplied by a distortion compensation coefficient in a multiplier 18 and is input to a quadrature modulator 19.
  • the signal modulated by the quadrature modulator 19 is converted into an analog signal by a digital / analog converter 20.
  • the analog signal is multiplied by the periodic wave of the local oscillator 21 in the multiplier 22 to be converted into a signal of an intermediate frequency (IF frequency).
  • IF frequency intermediate frequency
  • the intermediate frequency signal generated in this way passes through the band-pass filter 23, is multiplied by the periodic wave of the local oscillator 24 in the multiplier 25, and is converted into a high frequency (RF). It is amplified by 26 and transmitted.
  • the input baseband signal (1) is converted into a power value by a power calculator 11, and a distortion compensation table 1 stores a distortion compensation coefficient in a memory using the power value of the input baseband signal (1) as an address. Used to index the distortion compensation factor from 0 You.
  • the input baseband signal (1) is also input as a reference signal (3) to a subtractor 16 for obtaining an error signal e (t) from the feedback signal (2).
  • the output from amplifier 26 is split by feedback path 32 and attenuated by attenuator 27.
  • the periodic wave of the local oscillator 28 is multiplied by the multiplier 29 to return to the intermediate frequency.
  • the signal is converted into a digital signal by the analog / digital converter 30 and demodulated by the quadrature demodulator 31 to generate an I signal and a Q signal.
  • Each of the I signal and the Q signal passes through the low-pass filter 17 and is input to the rotator 13 and is also input to the subtracter 16 as a feedback signal (2).
  • An error signal e (t) which is the difference between the reference signal (3) and the signal attenuated to an appropriate amplitude by the attenuator 27 (ATT) indicated by ATT, is calculated as a digital signal. Is going.
  • a crypto LMS algorithm is used as an adaptive algorithm, and a distortion compensation coefficient h n (p) (p is used for each quantized amplitude of a signal using e (t).
  • the reference signal power) is updated by the following equation.
  • h n (p) (P) + ⁇ ( ⁇ ) det [h n —, ( ⁇ )] det [y (t) *]
  • y (t) indicates a feedback signal
  • * indicates a complex conjugate
  • j indicates an imaginary unit
  • indicates a step of updating the distortion compensation coefficient.
  • the distortion compensating device of the present invention is a distortion compensating device for compensating for nonlinearity of an amplifier included in a communication device, wherein a distortion compensating coefficient storing means for multiplying an input baseband signal to store a distortion compensating coefficient is stored.
  • a distortion compensation coefficient updating means for updating the distortion compensation coefficient; and a distortion compensation means for when at least an input of a distortion compensation unit comprising the distortion compensation coefficient storage means and the distortion compensation coefficient updating means has an error.
  • distortion compensation stopping means for stopping the operation.
  • the distortion compensation method is a distortion compensation method for compensating for non-linearity of an amplifier included in a communication device, the distortion compensation coefficient storing step of storing a distortion compensation coefficient for performing distortion compensation by multiplying an input baseband signal, A distortion compensation coefficient updating step for updating the distortion compensation coefficient; and a distortion compensation step when an error occurs in at least a distortion compensation step input comprising the distortion compensation coefficient storage step and the distortion compensation coefficient update step. And a distortion compensation stopping step of stopping the operation. According to the present invention, even if information necessary for distortion compensation cannot be correctly obtained due to a device failure or the like, inappropriate distortion compensation operation can be suppressed. Therefore, the operation of the distortion compensator is stabilized, more accurate distortion compensation can be performed, and high-quality communication can be performed. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a diagram showing an example of a basic configuration of a conventional adaptive pre-distortion type distortion compensator.
  • FIG. 2 is a diagram illustrating an embodiment of the present invention in a distortion compensation device including a phase adjustment circuit.
  • FIG. 3 is a block diagram of the phase control circuit.
  • FIG. 4 is a flowchart (part 1) showing the processing performed by the update control unit 48.
  • FIG. 5 is a flowchart (part 2) illustrating the processing performed by the update control unit 48.
  • FIG. 6 is a flowchart (part 3) illustrating the processing performed by the update control unit 48.
  • FIG. 7 is a block diagram of an adaptive pre-distortion type distortion compensator in consideration of automatic delay adjustment.
  • FIG. 8 is a diagram showing the processing flow of the delay control in more detail.
  • FIG. 9 is a diagram showing a configuration example of an adaptive pre-distorter type distortion compensating apparatus when the embodiment of the present invention is applied to a configuration having an equalizer.
  • FIG. 10 is a diagram showing an adaptive predistorter type distortion compensator to which a distortion compensation table value protection function is added.
  • FIG. 11 is a diagram illustrating a configuration example of a distortion compensating apparatus including all four configurations of automatic phase control, automatic delay control, equalizer control, and distortion compensation table control.
  • BEST MODE FOR CARRYING OUT THE INVENTION in the embodiment of the present invention, in order to prevent a malfunction of the distortion compensation function due to a device failure or the like, the abnormality is detected and each function is stopped, thereby preventing the deterioration of the distortion compensation characteristic. An embodiment for each function will be described below.
  • FIG. 2 is a diagram illustrating an embodiment of the present invention in a distortion compensation device including a phase adjustment circuit.
  • the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description will be omitted.
  • the phase control circuit 40 detects the phase difference between the reference signal and the feedback signal, and based on this, the quadrature demodulator 31 1 demodulates the signal transmitted through the feedback path 32 into Is adjusted by adjusting the phase of the periodic wave to be multiplied.
  • FIG. 3 is a block diagram of the phase control circuit.
  • One of the reference signal, the feedback signal, the address of the distortion compensation table, and the phase value is input to the update control unit 46 in FIG. That is, the update control unit 48 receives the input of the circuit and the like required for the distortion compensation circuit to perform the distortion compensation, and outputs the force to execute the phase update to the phase update determination circuit 46 or stops the phase update. This is to give an instruction on whether or not to make it.
  • the phase update information obtained as a result of the above-described correlation value calculation is input to the up / down counter 45.
  • the up / down counter 45 counts up or down every time phase update information is input, and updates the phase value to the phase update determination circuit 46 when the count value reaches a predetermined value. It indicates what to do. In this way, the phase value can be updated without reacting to the instantaneous change in the phase update information.
  • the phase update determination circuit 46 instructs the phase counter 47 to update the phase value in a predetermined step based on the instruction from the up / down counter 45. At this time, it is determined whether the value of the phase update instruction input from the up / down counter 45 is positive or negative, and the phase counter 47 is instructed to increase or decrease the phase value. Also, the phase update determination circuit 46 issues a phase update instruction to the phase counter 47 and inputs a counter reset signal to the up / down counter 45. Therefore, each time the up / down counter 45 is updated, it counts up to a predetermined value.
  • the phase counter 47 increases or decreases the phase value by a predetermined step according to the instruction from the phase update determination circuit 46. Then, the phase value thus obtained is output, and the quadrature demodulator adjusts the phase. .
  • 4 to 6 are flowcharts showing the processing performed by the update control unit 48.
  • the reference signal the feedback signal, and the address of the distortion compensation table (the power value of the input baseband signal)
  • the magnitude is below a certain threshold
  • the phase update is stopped to prevent the phase value from becoming an abnormal value.
  • FIG. 4 is a flowchart showing a process for detecting an error in a reference signal, a feedback signal, or an address in a distortion compensation table.
  • X is the signal value of the reference signal, the signal value of the feedback signal, or the address value of the distortion compensation table.
  • step S1 it is determined whether or not the absolute value of X is smaller than a threshold. This is to determine whether or not X is only 0 or a noise component, and the threshold value should be appropriately determined by those skilled in the art.
  • step S1 determines whether a normal operation is performed in step S2. Then, the process proceeds to step S4. If the determination in step S1 is YES, an abnormality has been detected, so in step S3, the phase control function is stopped, and the signal value or address value before the abnormality is detected is held. Go to S4. In step S4, a time interval for detecting an abnormality in the signal value or the address value is counted by a timer (not shown) of the update control unit 48. When the timer times out, the process proceeds to step S1 to repeat the process. The time that the timer times out can be several seconds to several tens of seconds.
  • FIG. 5 is a diagram showing a flowchart of a process for detecting an abnormality in the phase value.
  • step S10 it is determined whether or not the absolute value of the difference between the phase value stored in the previous processing and the phase value obtained in the current processing is larger than a threshold.
  • This threshold value should also be appropriately set by those skilled in the art.
  • step S10 determines whether the phase value has been found in the phase value, so the phase control function is stopped and the previous phase value is retained. Then, go to step S13.
  • step S13 when the timer measures time and times out, the process returns to step S10 to repeat the processing. The time-out period is the same as described above.
  • FIG. 6 is a diagram illustrating a flowchart of a process of monitoring a case where the feedback signal value X is abnormally large due to an amplifier failure or the like.
  • step S15 it is determined whether or not the absolute value of X is larger than a threshold.
  • This threshold value is appropriately determined by those skilled in the art as the upper limit of the value expected as the feedback signal value. If the determination in step S15 is NO, normal operation is performed in step S16, and the process proceeds to step S18. If the determination in step S15 is YES, in step S17, the phase control function is stopped, the previous feedpack signal value is retained, and the flow proceeds to step S18. In step S18, as in the case of the above-described processing, the time interval for monitoring the feedback signal value is counted.
  • phase control function is stopped.
  • the present embodiment can be applied to other methods by similarly stopping the phase update.
  • the phase of the reference signal and the phase of the feedback signal are matched, but in practice there is a slight error, and this error is extracted as an error signal and reflected in the update of the distortion compensation coefficient. It is to let. Therefore, the reference signal and the feed Even if the phases of the back signals match, the phases of the input baseband signal and the transmitted high-frequency signal do not match.
  • the phase of the high-frequency signal transmitted by radio rotates randomly when propagating in the air, the phase of the high-frequency signal should be adjusted on the receiving side and received. Therefore, it is not required that the phase of the input baseband signal and the phase of the transmitted high-frequency signal coincide with each other.
  • an error signal is used for updating the distortion compensation coefficient.
  • the time relationship between the reference signal and the feedback signal needs to match. Therefore, before the distortion compensation operation, the method of calculating the correlation between the reference signal and the feedback signal while changing the delay of the reference signal, detecting the timing when the output power value becomes maximum, and adjusting the delay is used. This is called automatic delay adjustment.
  • FIG. 7 is a block diagram of an adaptive predistortion type distortion compensator in consideration of automatic delay adjustment.
  • the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description is omitted.
  • the maximum correlation value held by the delay control unit 54 is compared with the latest correlation value calculated by the correlation calculator 50, and the larger value and its timing are held.
  • the digital delay is incremented by one (the delay controller 5 increments the digital delay amount of the variable delay units 51 to 53 by one).
  • FIG. 8 is a diagram showing the processing flow of the delay control in more detail.
  • step S20 the tap of FIR is made to coincide with the symbol point. That is, the delay given to the feedback signal by the FIR filter is set to zero.
  • step S21 the correlation X between the reference signal and the feedback signal is calculated, and in step S22, it is determined whether X is larger than max—x stored in the memory as the maximum correlation value. . If the determination in step S22 is NO, the process proceeds to step S24. If the determination in step S22 is YE S, substituting X for max—X, substituting the delay value de 1 ay when the correlation value is x for max—de 1 ay, and Go to S24.
  • step S24 the delay value de 1 ay is incremented by 1, and in step S25, it is determined whether the delay value de 1 ay is the maximum. If the determination in step S25 is NO, the process returns to step S21 and repeats the process. If the determination in step S25 is YES, the process proceeds to step S26. In step S26, a delay value of ma X—de 1 a y is set in the variable delay device. At this point, the setting of the variable delay device is completed. Next, the FIR filter coefficients are set.
  • step S27 the correlation X between the reference signal and the feedback Shingo is calculated. calculate.
  • step S28 it is determined whether or not the maximum value max-x of the correlation up to the previous time is smaller than x. If the determination in step S28 is N ⁇ , the flow proceeds to step S30, and if the determination in step S28 is YES, the flow proceeds to step S29.
  • step S29 X is substituted for max—X, and the tap value tap is substituted for max—tap, and the process proceeds to step S30.
  • step S30 tap is incremented by 1, and in step S31, it is determined whether or not tap is the maximum. If the determination in step S31 is NO, the process proceeds to step S27, and if the determination in step S31 is YE S, in step S32, the coefficient corresponding to max_t ap is set in the FIR filter. Set. This completes the setting of the delay value.
  • any one of the reference signal, the feed pack signal, the address of the distortion compensation table, and the phase value of the automatic phase adjustment is input to the delay control unit 54 from the update control unit 48 in FIG.
  • a reference signal, feedback signal, or address if its magnitude is below a certain threshold, or if it is a phase value, if the difference from the previous phase value is above a certain threshold, then it is a feedback signal
  • the setting operation for adjusting the timing of the variable delay devices 51 to 53 and the FIR filter (low-pass filter 17) is stopped, and the immediately preceding value is used. This prevents the delay value from becoming an abnormal value.
  • the flowchart showing this process is as shown in FIGS. However, in the case of the figure, the only difference is that the function of stopping in FIGS. 4 to 6 and the function normally performed at the same time are not automatic phase adjustment but automatic delay adjustment.
  • Equalizer The signal has frequency characteristics due to the characteristics of the analog section of the adaptive pre-distorter type distortion compensator, particularly the band-pass filter inserted at the IF frequency. By compensating for this frequency characteristic using an equalizer, the compensation characteristic of the linearizer can be improved.
  • FIG. 9 is a diagram showing a configuration example of an adaptive pre-distortion type distortion compensating apparatus when the embodiment of the present invention is applied to a configuration having an equalizer.
  • the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
  • the complex filter 57 in the figure plays the role of an equalizer.
  • the setting method is described below.
  • Filter coefficients are stored in the filter coefficient table 58 in order from negative to positive frequency characteristics.
  • One coefficient of the filter coefficient table 58 is stored in the complex filter 57 via the filter coefficient setting unit 56.
  • the update control unit 48 in the figure inputs one of the reference signal, the feedback signal, the address of the distortion compensation table, and the phase value of the automatic phase adjustment to the filter coefficient setting unit 56.
  • a reference signal, a feedback signal, or an address if the magnitude is less than a certain threshold, and if the magnitude is a phase value, the difference from the previous phase value is greater than a certain threshold. Stop setting new filter coefficients and use previous values. This causes the equalizer to Operate to prevent the distortion compensation characteristics from deteriorating.
  • the flowchart showing this process is as already shown in FIGS. However, in Fig. 4 to Fig. 6, the function to stop and the function to perform during normal operation is to update and set the filter coefficient of the complex filter which is the equalizer.
  • FIG. 10 is a diagram showing an adaptive predistorter type distortion compensating apparatus to which a distortion compensation table value protection function is added.
  • the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. '
  • the update control unit 48 in the figure inputs one of the reference signal, the feedback signal, the address of the distortion compensation table, and the phase value of the automatic phase adjustment to the update stop control unit 60.
  • a reference signal, a feedback signal, or an address if the magnitude is below a certain threshold, and if the magnitude of the phase value is greater than a certain threshold, the distortion compensation table Stop updating and use previous value. This prevents the distortion compensation characteristics from deteriorating.
  • the follow chart showing this process is already shown in Figs. However, in this case, the function of stopping and the function normally performed are output control of the write enable signal of the distortion compensation table 10 which is a memory, such as writing inhibition and writing permission of the distortion compensation table 10. 5.
  • Configuration example including the above four functions
  • FIG. 11 is a diagram illustrating a configuration example of a distortion compensator including all four configurations of automatic phase control, automatic delay control, equalizer control, and distortion compensation table control.
  • the same components as those in FIGS. 2, 7, 9, and 10 are denoted by the same reference numerals, and description thereof will be omitted.
  • each function is as described above. Stopping the functions in the automatic delay control, equalizer control, and distortion compensation table control has the meaning of preventing the distortion compensation coefficient from being inappropriately updated. Therefore, the input of the distortion compensation unit consisting of the distortion compensation table 10, the adder 14, the multiplier 15, the update step value storage unit 12, the rotator 13, and the subtractor 16 is monitored and sent to the distortion compensation unit
  • the update control unit 48 performs an operation to stop each function when an abnormality is detected in the input of the command 5.
  • the adaptive predistortion type distortion compensator when a signal is abnormal due to a device failure or the like, the signal is immediately detected, and each function is appropriately stopped, so that the distortion compensation characteristic is improved.
  • the effects such as rapid deterioration can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Description

技術分野
本癸明は、 参照信号と増幅器出力からのフィードパック信号の誤差を最小と するように適応アルゴリズムを動作させて歪補償係数を計算し、 これを用いて 増幅器の非線形歪を補償することで増幅器の効率を上げる、 適応プリディスト 一タ型歪補償装置に関する。 背景技術
図 1は、 従来の適応プリディストータ型歪補償装置の基本構成の例を示す図 である。 なお、 同図においては、 入力ベースパンド信号 (1 ) は、 I信号と Q 信号からなる複素ベースバンド信号である。
入力ベースバンド信号 (1 ) は、 乗算器 1 8において、 歪補償係数と乗算さ れ、 直交変調器 1 9に入力される。 直交変調器 1 9で変調された信号は、 デジ タル ·アナログ変換器 2 0によってアナログ信号に変換される。 そして、 この アナログ信号は、 局部発振器 2 1の周期波と乗算器 2 2において乗算され、 中 間周波数 (I F周波数) の信号に変換される。 このようにして生成された中間 周波数の信号は、 バンドパスフィルタ 2 3を通過し、 局部発振器 2 4の周期波 と乗算器 2 5において乗算され、 高周波 (R F ) に変換され、 (電力)増幅器 2 6によって増幅されて送信される。
また、 入力べ一スバンド信号 ( 1 ) は、 電力演算器 1 1によって電力値に変 換され、 入力ベースバンド信号 (1 ) の電力値をアドレスとして歪補償係数を メモリに格納する歪補償テーブル 1 0から歪補償係数を索引するのに使用され る。
また、 入力ベースパンド信号 (1) は、 参照信号 (3) として、 フィードバ ック信号 (2) との誤差信号 e ( t) を求める減算器 1 6にも入力される。 増幅器 2 6からの出力は、 フィードバック経路 3 2によって分岐され、 減衰 器 2 7によって減衰される。 そして、 局部発振器 28の周期波と乗算器 2 9に おいて乗算され、 中間周波数に戻される。 更に、 アナログ ·デジタル変換器 3 0においてデジタル信号に変換され、 直交復調器 3 1において復調され、 I信 号と Q信号とが生成される。 I信号及ぴ Q信号のそれぞれは、 ローパスフィル タ 1 7を通過し、 回転器 1 3に入力されると共に、 フィードバック信号 (2) として、 減算器 1 6にも入力される。
参照信号 (3) と増幅器 26からのフィードパック信号 (2) を ATTで示 す減衰器 2 7で適当な振幅に減衰した信号との差分である誤差信号 e (t) を デジタル信号として演算を行っている。 同図の例では、 適応アルゴリズムとし てクリプト LMSアルゴリズムを用いており、 e (t) を用いて、 信号のそれ ぞれの量子化した振幅について、歪補償係数 hn (p) (pは、参照信号の電力) を以下のような式で更新していく。 hn(p) = (P) + με(ί) det[hn— , (ρ)] det[y(t)*]
ここで、
det[R + jl] = -^[sgn(R) + j sgn(I)]
V2
Figure imgf000004_0001
ただし、 y ( t) はフィードバック信号を示し、 *は複素共役を示し、 jは 虚数単位を示し、 μは、 歪補償係数の更新ステップを示す。 これらの演算は、 図 1の回転器 1 3、 更新ステップ格納部 1 2、 乗算器 1 5、 加算器 1 4、 歪補 償テーブル 1 0によって行われる。 このアルゴリズムは通常の LMSアルゴリ ズムでは複素乗算が必要な誤差信号との乗算の部分を、 d e t [ h n-i ( p ) ] d e t [ y ( t ) *] との乗算、 つまり、 0、 π / 2、 π、 3 π / 2の位相回 転のみを行うことによって、 回路構成を簡略化したものである。
なお、 適応プリディスト一タ型歪補償の詳細については、 特開平 9一 6 8 7 3 3号を参照されたい。
ここで、 参照信号 (3 ) またはフィードバック信号 (2 ) が装置故障などの 原因で信号レベルが 0になる、 あるいは雑音成分のみにとなると、 歪補償装置 の様々な機能が正しく動作しなくなる。 発明の開示
本発明の課題は、 参照信号またはフィードパック信号が装置故障等の原因で 信号レベルが 0となる、 あるいは雑音成分のみとなつた場合にも、 歪捕償装置 の正しレ、動作を確保することのできる歪補償装置を提供することである。
'本発明の歪補償装置は、 通信装置に含まれる増幅器の非線形性を補償する歪 補償装置において、 入力ベースバンド信号に乗算して歪補償を行う歪ネ 償係数 を格納する歪補償係数格納手段と、 該歪補償係数を更新する歪補償係数更新手 段と、 少なくとも該歪補償係数格納手段と該歪補償係数更新手段とからなる歪 補償部の入力に異常が生じた場合に、 該歪補償動作を停止する歪補償停止手段 とを備えることを特徴とする。
本発明の歪補償方法は、 通信装置に含まれる増幅器の非線形性を補償する歪 補償方法において、 入力ベースバンド信号に乗算して歪補償を行う歪補償係数 を格納する歪補償係数格納ステップと、 該歪補償係数を更新する歪補償係数更 新ステップと、 少なくとも該歪補償係数格納ステップと該歪補償係数更新ステ ップとからなる歪補償ステップの入力に異常が生じた場合に、 該歪補償動作を 停止する歪補償停止ステップとを備えることを特徴とする。 本発明によれば、 装置故障などにより、 歪補償に必要な情報が正しく得られ なくなっても、 不適当な歪補償動作を抑止することができる。 従って、 歪補償 装置の動作が安定し、 より精度の良い歪補償を行い、 品質の良い通信を行うこ とができる。 図面の簡単な説明
図 1は、 従来の適応プリディス ト一タ型歪補償装置の基本構成の例を示す図 である。
図 2は、 位相調整回路を含む歪補償装置における本発明の実施形態を示す図 である。
図 3は、 位相制御回路のプロック図である。
図 4は、更新制御部 4 8が行う処理を示すフローチヤ一ト(その 1 )である。 図 5は、更新制御部 4 8が行う処理を示すフローチヤ一ト(その 2 )である。 図 6は、更新制御部 4 8が行う処理を示すフローチャート(その 3 )である。 図 7は、 自動遅延調整を考慮した適応プリディス ト一タ型歪補償装置のプロ ック図である。
図 8は、 遅延制御の処理フローをより詳細に示す図である。
図 9は、 本発明の実施形態をィコライザを有する構成に適用した場合の適応 プリディス ト一タ型歪補償装置の構成例を示す図である。
図 1 0は、 歪補償テーブル値保護機能を付加した適応プリディストータ型歪 補償装置を示す図である。
図 1 1は、 自動位相制御、 自動遅延制御、 イコライザ制御、 歪補償テーブル 制御の 4つの構成を全て含む歪補償装置の構成例を示す図である。 発明を実施するための最良の形態 本発明の実施形態では、 装置故障等の原因で歪補償機能の誤作動を防ぐため に、 異常を検出して各機能を停止することで、 歪補償特性の劣化を防止する。 以下に、 各機能毎の実施形態を示す。
1 . 自動位相調整
図 2は、 位相調整回路を含む歪補償装置における本発明の実施形態を示す図 である。なお、同図において、図 1と同じ構成要素には同じ参照符号を付して、 詳細な説明を省略する。
参照信号とフィードバック信号の位相 (I一 Q平面の位相) がー致しない状 態で歪補償テーブルの更新を開始すると、 歪補償係数が真の値に収束するため に要する時間が長くなつてしまう。 そこで、 位相を一致させるための調整を行 う。これを自動位相調整と呼ぶ。 自動位相調整は、位相制御回路 4 0において、 参照信号とフィードバック信号の位相差を検出し、 これに基づいて、 直交復調 器 3 1において、 フィードバック経路 3 2を伝搬してきた信号に、 復調のため に乗算する周期波の位相を調整させることによって行う。
位相調整のアルゴリズムは種々あるが、 ここでは、 参照信号 s ( t ) とフィ ードバック信号 y ( t ) の相関値を用いる方法を説明する。 相関演算は以下の ような式で表せる。 s(t)y(t)* = [Si (t) + jsq (t)][yi (t) + jyq (t)]*
= [Si (t) + jsq (t)]{[Si (t) + jsq (t)]exp(j9)}*
= [s; (t) + jsq (t)][Sj (t) - jsq (t)] exp(-jO)
= [s1 2 (t) + sj (t)]exp(-j9) 本式より、 両信号の位相が一致している (0 = 0 ) 場合、 相関値の実部が最 大となり、 虚部は 0となる。 この虚部の結果の符号ビットを位相更新情報とし て利用する。
図 3は、 位相制御回路のプロック図である。 同図中の更新制御部 4 8には、 参照信号、 フィードバック信号、 歪補償テー ブルのァドレス、位相値のうちいずれかが位相更新判定回路 4 6に入力される。 すなわち、 更新制御部 4 8は、 歪補償回路が歪補償するために必要とする当該 回路の入力などを入力とし、位相更新判定回路 4 6に位相更新を実行させる力 \ あるいは、 位相更新を停止させるかの指示を出すものである。
前述の相関値演算の結果得られた位相更新情報は、 アップ 'ダウンカウンタ 4 5に入力される。 アップ ·ダウンカウンタ 4 5では、 位相更新情報が入力さ れる度に、 カウントアップしたり、 カウントダウンして、 カウント値が所定値 になった時に、 位相更新判定回路 4 6に位相値の更新を行うべきことを指示す るものである。 このようにすることによって、 瞬間的に生じた位相更新情報の 変化に過敏に反応することなく、 位相値の更新を行うことができる。
位相更新判定回路 4 6は、アップ'ダウンカウンタ 4 5からの指示に基づき、 位相カウンタ 4 7に、 予め定められたステップの位相値更新を指示する。 この とき、 アップ ·ダウンカウンタ 4 5から入力される位相更新指示の値の正負を 判断し、 位相値をプラスするかマイナスするかの指示を位相カウンタ 4 7に行 う。 また、 位相更新判定回路 4 6は、 位相カウンタ 4 7に位相更新指示を出す と共に、 アップ'ダウンカウンタ 4 5にカウンタのリセット信号を入力する。 したがって、 アップ'ダウンカウンタ 4 5は、 更新の度に、 所定値なるまでの カウントを行うことになる。
位相カウンタ 4 7は、 位相更新判定回路 4 6からの指示に従い、 位相値を所 定ステップ分増加あるいは減少する。 そして、 このようにして得られた位相値 を出力し、 直交復調器に位相の調整を行わせる。 .
図 4〜図 6は、 更新制御部 4 8が行う処理を示すフローチャートである。 参照信号、 フィードバック信号、 歪補償テーブルのアドレス (入力ベースバ ンド信号の電力値)の場合には、その大きさがある閾値以下である場合、また、 位相値の場合は、 前の位相値との差がある閾値以上である場合に、 位相更新を 止めることで、 位相値が異常な値となることを防止する。
参照信号、 フィードバック信号、 あるいは、 歪補償テーブルのアドレスの異 常を検出する処理を表すフローチャートを図 4に示す。 ·
図 4において、 Xは、 参照信号の信号値、 フィードバック信号の信号値、 あ るいは歪補償テーブルのアドレス値である。 まず、 ステップ S 1において、 X の絶対値が閾値より小さいか否かを判断する。 これは、 Xが 0やノイズ成分の みとなつているか否かを判断するものであり、 閾値は当業者によって適宜定め られるべきものである。
ステップ S 1における判断が N Oの場合には、 ステップ S 2において通常動 作を行う。 そして、 ステップ S 4に進む。 ステップ S 1における判断が Y E S の場合には、 異常が検出されたので、 ステップ S 3において、 位相制御機能の 停止、 異常が検出される以前の信号値あるいはアドレス値の保持を行い、 ステ ップ S 4に進む。 ステップ S 4では、 信号値あるいはアドレス値の異常を検出 する時間間隔を更新制御部 4 8が有するタイマ (不図示) によって計数する。 このタイマがタイムァゥトすると、再ぴステップ S 1に進み、処理を繰り返す。 タイマがタイムァゥトする時間としては、 数秒〜数十秒などの時間が考えられ る。
図 5は、 位相値の異常を検出する処理のフローチャートを示した図である。 まず、 ステップ S 1 0において、 前回の処理の時に記憶しておいた位相値と 今回の処理で取得した位相値との差の絶対値が閾値より大きいか否かを判断す る。 この閾値も当業者によって適宜設定されるべきものである。
ステップ S 1 0の判断が N Oの場合には、 ステップ S 1 .1において、 通常動 作を行い、ステップ S 1 3に進む。ステップ S 1 0の判断が Y E Sの場合には、 位相値に異常が発見されたので、 位相制御機能を停止し、 前回の位相値を保持 して、 ステップ S 1 3に進む。 ステップ S 1 3では、 タイマが時間を計り、 タ ィムアウトしたら、 ステップ S 1 0に戻って、 処理を繰り返す。 タイムアウト の時間は、 前述と同様の時間である。
図 6は、 Xであるフィードバック信号値が増幅器の故障などにより異常に大 きな値となった場合を監視する処理のフローチャートを示す図である。
ステップ S 1 5において、 Xの絶対値が閾値より大きいか否かを判断する。 この閾値もフィードバック信号値として予想される値の上限として当業者が適 宜定めるものである。 ステップ S 1 5の判断が N Oの場合には、 ステップ S 1 6において、 通常動作を行い、 ステップ S 1 8に進む。 ステップ S 1 5の判断 が Y E Sの場合には、 ステップ S 1 7において、 位相制御機能を停止し、 以前 のフィードパック信号値を保持し、 ステップ S 1 8に進む。 ステップ S 1 8に おいては、 前述の処理の場合と同様に、 フィードバック信号値を監視する時間 間隔を計数する。
このようなタイマを使用することにより、 頻繁に変換する信号値、 アドレス 値、 位相値を所定時間毎に監視し、 異常が発見された時点で、 自動位相制御を 止めることにより、 不適切な歪補償を行うことを防止することができる。 また、 図 4〜図 6のフローは、 更新制御部がそれぞれ受信した信号に基づい て実行するものであり、 入力された信号の順に順次処理を行うようにする。 そ して、 入力された信号の内、 1つでも異常が発見されれば、 位相制御機能を停 止するようにするものである。
なお、 ここでは、 相関値を用いた自動位相調整装置について説明したが、 他 の方式においても、同様に位相更新をやめることで、本実施形態を適用できる。 なお、 自動位相調整では、 参照信号とフィードバック信号の位相を一致させ るようにするが、 実際には、 僅かな誤差があり、 この誤差を誤差信号で取り出 し、 歪補償係数の更新に反映させるものである。 従って、 参照信号とフィード バック信号の位相が一致しても、 入力ベースバンド信号と送信される高周波信 号の位相は一致しないことになる。 し力 し、 無線で送信される高周波信号の位 相は空中を伝搬する際にランダムに回転するので、 高周波信号の位相は、 受信 側で調整して受信すべきものであることになる。 したがって、 入力ベースバン ド信号の位相と送信される高周波信号の位相は特に一致していることが要求さ れるものではない。
なお、 自動位相調整については、 以下の特許明細書を参照されたい。
特願 2002— 95 145号
2. 自動遅延調整
適応プリディストータ型歪補償装置では、 歪補償係数の更新に誤差信号を用 いる。 正しい誤差信号を得るためには参照信号とフィードパック信号の時間関 係が、 一致している必要がある。 そこで、 歪補償動作に入る前に、 参照信号の 遅延を変化させながら、 参照信号とフィードバック信号の相関を計算し、 その 出力電力値が最大となるタイミングを検出し、 遅延をあわせる方法を用いる。 これを、 自動遅延調整と呼ぶ。
図 7は、 自動遅延調整を考慮した適応プリディスト一タ型歪補償装置のプロ ック図である。 なお、 同図においては、 図 1と同じ構成要素には、 同じ参照符 号を付し、 詳細な説明を省略する。
自動遅延調整の流れを以下に示す。
(1) フィードバック側の F I Rフィルタ (ローパスフィルタ 1 7) のタップ 係数を直交復調された信号のシンボル点にあわせる。
(2) デジタル遅延 (可変遅延器 5 1〜53) を 0に設定する。
(3) 参照信号とフィードバック信号の相関を算出する (相関演算器 50)。
(4) 遅延制御部 54が保持している最大相関値と、 相関演算器 50が演算し た最新の相関値を比較し、 大きい方の値とそのタイミングを保持する。 ( 5 ) デジタル遅延を + 1する (遅延制御部 5 が可変遅延器 51〜 53のデ ジタル遅延の量を + 1する)。
(6) デジタル遅延が最大値となるまで、 (3) 〜 (5) の手順を繰り返す。
(7) 相関値が最大となるタイミングの遅延量を可変遅延器 5;!〜 53に設定 する。
(8) F I Rフィルタ (ローパスフィルタ 1 7) のタップ係数を変えながら、 (3)、 (4) の動作を行う。
(9) 相関値が最大となるタイミングのタップ係数を F I Rフィルタ (ローパ スフィルタ 1 7) に設定する。 ,
図 8は、 遅延制御の処理フローをより詳細に示す図である。
まず、ステップ S 20において、 F I Rのタップをシンボル点に一致させる。 すなわち、 F I Rフィルタによってフィードバック信号に与えられる遅延を 0 とする。 次に、 ステップ S 21において、 参照信号とフィードバック信号の相 関 Xを計算し、 ステップ S 22において、 最大相関値としてメモリに格納して おいた m a x— xより Xが大きいか否かを判断する。 ステップ S 22の判断が NOの場合には、 ステップ S 24に進む。 ステップ S 22の判断が YE Sの場 合には、 ma x— Xに Xを代入し、 ma x— d e 1 a yに相関値が xの時の遅 延値 d e 1 a yを代入して、ステップ S 24に進む。ステップ S 24において、 遅延値 d e 1 a yを + 1し、 ステップ S 25において、 遅延値 d e 1 a yが最 大か否かを判断する。 ステップ S 25の判断が NOの場合には、 ステップ S 2 1に戻って、 処理を繰り返し、 ステップ S 25の判断が YE Sの場合には、 ス テツプ S 26に進む。 ステップ S 26においては、 可変遅延器に ma X— d e 1 a yの遅延値を設定する。 ここまでで、 可変遅延器の設定を終了する。 次に、 F I Rフィルタ係数の設定を行う。
まず、 ステップ S 27において、 参照信号とフィードバック信吾の相関 Xを 計算する。 ステップ S 28において、 前回までの相関の最大値 ma x— xが x より小さいか否かを判断する。 ステップ S 28の判断が N〇の場合には、 ステ ップ S 30に進み、 ステップ S 28の判断が YE Sの場合には、 ステップ S 2 9に進む。 ステップ S 29においては、 ma x— Xに Xを代入し、 ma x— t a pにタップ値 t a pを代入して、 ステップ S 30に進む。
ステップ S 30においては、 t a pを + 1し、 ステップ S 31において、 t a pが最大か否かを判断する。 ステップ S 31の判断が NOの場合には、 ステ ップ S 27に進み、 ステップ S 31の判断が YE Sの場合には、 ステップ S 3 2において、 F I Rフィルタに ma x_t a pに対応する係数を設定する。 以上により、 遅延値の設定を終了する。
ここで、 同図中の更新制御部 48からは、 参照信号、 フィードパック信号、 歪補償テーブルのアドレス、 自動位相調整の位相値の内、 いずれかが遅延制御 部 54に入力される。 参照信号、 フィードバック信号、 アドレスの場合には、 その大きさがある閾値以下である場合、 また位相値の場合は、 前の位相値との 差がある閾値以上である場合に、 フィードバック信号の場合には更に、 これが 閾値以上の場合、 可変遅延器 51〜53、 F I Rフィルタ (ローパスフィルタ 1 7)にタイミングを調整するための設定動作を中止し、直前の値を使用する。 これによつて、 遅延値が異常な値となるのを防ぐ。 この処理を表すフローチヤ ートは、 図 4〜図 6に示した通りである。 ただし、 同図の場合には、 図 4〜図 6の停止する機能、 通常同際において行う機能が、 自動位相調整ではなく、 自 動遅延調整となる点が異なるのみである。
自動遅延調整の詳細については、 以下の特許出願を参照されたい。
特開 2001— 189685号
特開 2001— 999995号
3. イコライザ 適応プリディス ト一タ型歪補償装置のアナログ部、 特に I F周波数に挿入さ れているバンドパスフィルタの特性によって、 信号は、 周波数特性を持つ。 こ の周波数特性をイコライザを用いて補償することで、 リニァライザの補償特性 を改善することができる。
図 9は、 本発明の実施形態をイコライザを有する構成に適用した場合の適応 プリディス ト一タ型歪補償装置の構成例を示す図である。なお、同図において、 図 1と同じ構成要素には同じ参照符号を付して、 説明を省略する。
図中の複素フィルタ 57がイコライザの役割を果たす。 この設定方法を以下 に示す。
(1) フィルタ係数テーブル 58には、 周波数特性の傾きが負のものから正の ものまで、 順にフィルタ係数を格納しておく。
(2) フィルタ係数テーブル 58の 1つの係数をフィルタ係数設定部 56を介 して複素フィルタ 57に格納する。
(3) ACLR (Adjacent Channel Leakage Ratio) を、 FFTを用いて 測定する ( A C L R測定部 55 )。
(4) 設定したフィルタ係数の前後のフィルタ係数についても、 格納、 ACL R測定を行う。
(5) AC LRの最も良いフィルタ係数を、 複素フィルタに設定する。
(6) (2) 〜 (5) を繰り返し、 温度変化などにも追従するようにする。 ここで、 同図中の更新制御部 48は、 参照信号、 フィードバック信号、 歪補 償テーブルのァドレス、 自動位相調整の位相値のうちいずれかをフィルタ係数 設定部 56に入力する。参照信号、フィードバック信号、ァドレスの場合には、 その大きさがある閾値以下である場合、 また位相値の場合は、 前の位相値との 差がある閾値以上である場合に、 複素フィルタ部に新しいフィルタ係数を設定 する動作を中止し、 以前の値を使用する。 これによつて、 イコライザが異常な 動作をして、 歪補償特性が劣化するのを防ぐ。 この処理を表すフローチャート は、 すでに図 4〜図 6に示したとおりである。 ただし、 図 4〜図 6において、 停止する機能、 通常動作の時に行う機能は、 イコライザである複素フィルタの フィルタ係数の更新 ·設定である。
なお、 イコライザの技術については、 以下の特許出願を参照されたい。
特願 2 0 0 2— 9 5 9 2 0号
4 . 歪補償テーブル値の保護
図 1 0は、 歪補償テーブル値保護機能を付加した適応プリデイストータ型歪 補償装置を示す図である。 なお、 同図において、 図 1と同じ構成要素には同じ 参照符号を付して説明を省略する。 '
同図中の更新制御部 4 8は、 参照信号、 フィードバック信号、 歪補償テープ ルのァドレス、 自動位相調整の位相値のうちいずれかを更新停止制御部 6 0に 入力する。 参照信号、 フィードバック信号、 アドレスの場合には、 その大きさ がある閾値以下である場合、 また位相値の場合は、 前の位相値との差がある閾 値以上である場合に、 歪補償テーブルの更新を停止し、 以前の値を使用する。 これによつて、 歪補償特性が劣化するのを防ぐ。 この処理を表すフォローチヤ ートは、 既に図 4〜図 6に示した通りである。 ただし、 この場合、 停止する機 能、通常行う機能は、歪補償テーブル 1 0の書き込み禁止、書き込み許可など、 メモリである歪補償テーブル 1 0のライトイネーブル信号の出力制御である。 5 . 前述の 4つの機能を含んだ構成例
図 1 1は、 自動位相制御、 自動遅延制御、 イコライザ制御、 歪捕償テーブル 制御の 4つの構成を全て含む歪補償装置の構成例を示す図である。 なお、 同図 においては、 図 2、 7、 9、 1 0の構成要素と同じ構成要素には同じ参照符号 を付し、 説明を省略する。
同図において、 各機能の動作は、 前述したとおりであるが、 自動位相制御、 自動遅延制御、 イコライザ制御、 歪補償テーブル制御における機能停止は、 い ずれも歪補償係数が不適切に更新されることを防止する意味がある。 従って、 歪補償テーブル 1 0、 加算器 1 4、 乗算器 1 5、 更新ステップ値格納部 1 2、 回転器 1 3、 減算器 1 6からなる歪補償部の入力を監視し、 歪補償部への入力 に異常が発見された場合に、 更新制御部 4 8が、 各機能を停止させる動作を行 5。 産業上の利用可能性
本発明により、 適応プリディスト一タ型歪補償装置において、 装置故障など で信号に異常があった場合には、 それをすぐに感知し、 各機能を適切に停止さ せることによって、 歪補償特性が急激に劣化するなどの影響を軽減できる。

Claims

請求の範囲
1 . 通信装置に含まれる増幅器の非線形性を補償する歪補償装置において、 入力ベースバンド信号に乗算して歪補償を行う歪補償係数を格納する歪補償 係数格納手段と、
該歪補償係数を更新する歪補償係数更新手段と、
少なくとも該歪補償係数格納手段と該歪補償係数更新手段とからなる歪補償 部の入力に異常が生じた場合に、 該歪補償動作を停止する歪補償停止手段と、 を備えることを特徴とする歪補償装置。
2 . 前記歪補償部の入力は、 前記入力ベースバンド信号を分岐して得た参照信 号、 前記増幅器の出力をフィードパックして得たフィードパック信号、 前記歪 補償係数格納手段から歪補償係数を読み出すためのァドレス、 該参照信号と該 フィードバック信号の位相をあわせるために行う位相制御の位相値の内、 いず れかであることを特徴とする請求項 1に記載の歪補償装置。
3 . 前記参照信号、 フィードパック信号、 アドレスの値が所定値以下になつた 場合に、歪補償動作を停止することを特徴とする請求項 2に記載の歪補償装置。
4 . 前記フィードバック信号の値が所定値以上になった場合に、 歪補償動作を 停止することを特徴とする請求項 2に記載の歪補償装置。
5 . 前記位相値が、 前回の値と大きく異なる場合に、 歪補償動作を停止するこ とを特徴とする請求項 2に記載の歪補償装置。
6 . 前記歪補償係数更新手段は、 前記入力ベースバンド信号を分岐して得た参 照信号と、 前記増幅器の出力をフィードバックして得たフィードバック信号の 位相差を補正する位相差補正手段を備え、
前記歪補償停止手段は、 該位相差補正手段の位相差の自動更新機能を停止す ることを特徴とする請求項 1に記載の歪補償装置。
7 .前記位相差補正手段は、フィードバック経路に設けられる復調器において、 前記フィードパック信号を得るために前記増幅器からの信号へ乗算する周期波 の位相を制御することを特徴とする請求項 6に記載の歪補償装置。
8 . 前記歪補償係数更新手段は、 前記入力ベースバンド信号を分岐して得た参 照信号と前記増幅器の出力をフィードパックして得たフィードバック信号から 誤差信号を求める手段と、
該誤差信号を求める際に、 該参照信号とフィードパック信号の遅延量を調整 する遅延量調整手段とを備え、
前記歪補償停止手段は、 該遅延量調整手段の自動遅延量調整機能を停止する ことを特徴とする請求項 1に記載の歪補償装置。
9 . 前記遅延調整手段は、 クロック単位の遅延を調整する遅延器と、 クロック 周期以下の遅延を調整するデジタルフィルタとを備えることを特徴とする請求 項 8に記載の歪補償装置。
1 0 . 前記歪補償係数更新手段は、 前記通信装置の構成の内、 アナログ信号を 用いて処理を行うアナログ部で信号に与えられる信号の歪を等化するィコライ ザ手段を備え、 前記歪補償停止手段は、 該ィコライザ手段の自動等化機能を停止することを 特徴とする請求項 1に記載の歪補償装置。
1 1 . 前記イコライザ手段は、 複素フィルタであることを特徴とする請求項 1 0に記載の歪補償装置。
1 2 . 前記ィコライザ手段は、 フィードバック信号の隣接チャネル漏洩電力比 を測定することによって等化処理を行うことを特徴とする請求項 1 0に記載の
1 3 .前記歪補償係数格納手段の書き込みを制御する書き込み制御手段を備え、 前記歪補償停止手段は、 該書き込み制御手段によって、 該歪補償係数格納手 段への書き込みを不可能にすることを特徴とする請求項 1に記載の歪補償装置。
1 4 . 通信装置に含まれる増幅器の非線形性を補償する歪補償方法において、 入力ベースバンド信号に乗算して歪補償を行う歪補償係数を格納する歪補償 係数格納ステップと、
該歪補償係数を更新する歪補償係数更新ステツプと、
少なくとも該歪補償係数格納ステップと該歪補償係数更新ステップとからな る歪補償ステップの入力に異常が じた場合に、 該歪補償動作を停止する歪補 償停止ステップと、
を備えることを特徴とする歪補償方法。
1 5 . 前記歪捕償ステップの入力は、 前記入力ベースパンド信号を分岐して得 た参照信号、前記増幅器の出力をフィードバックして得たフィードパック信号、 前記歪補償係数格納ステップで格納された歪補償係数を読み出すためのァドレ ス、該参照信号と該フィ一ドバック信号の位相をあわせるために行う位相制御 の位相値の内、 いずれかであることを特徴とする請求項 1 4に記載の歪補償方 法。
1 6 . 前記参照信号、 フィードバック信号、 アドレスの値が所定値以下になつ た場合に、 歪補償動作を停止することを特徴とする請求項 1 5に記載の歪補償 方法。
1 7 . 前記フィードバック信号の値が所定値以上になった場合に、 歪補償動作 を停止することを特徴とする請求項 1 5に記載の歪補償方法。
1 8 . 前記位相値が、 前回の値と大きく異なる場合に、 歪補償動作を停止する ことを特徴とする請求項 1 5に記載の歪補償方法。
1 9 . 前記歪補償係数更新ステップは、 前記入力ベースパンド信号を分岐して 得た参照信号と、 前記増幅器の出力をフィードバックして得たフィードバック 信号の位相差を補正する位相差補正ステップを備え、
前記歪補償停止ステップでは、 該位相差補正手段の位相差の自動更新機能を 停止することを特徴とする請求項 1 4に記載の歪補償方法。
2 0 . 前記位相差捕正ステップは、 フィードバック経路に設けられる復調器に おいて、 前記フィードバック信号を得るために前記増幅器からの信号へ乗算す る周期波の位相を制御することを特徴とする請求項 1 9に記載の歪補償方法。
2 1 . 前記歪補償係数更新ステップは、 前記入力ベースバンド信号を分岐して 得た参照信号と前記増幅器の出力をフィードバックして得たフィードバック信 号から誤差信号を求めるステップと、
該誤差信号を求める際に、 該参照信号とフィードバック信号の遅延量を調整 する遅延量調整ステップとを備え、
前記歪補償停止ステップは、 該遅延量調整手段の自動遅延量調整機能を停止 することを特徴とする請求項 1 4に記載の歪補償方法。
2 2 . 前記遅延調整ステップは、 クロック単位の遅延を調整する遅延器と、 ク 口ック周期以下の遅延を調整するデジタルフィルタとを用いて遅延調整を行う ことを特徴とする請求 2 1に記載の歪補償方法。
2 3 . 前記歪補償係数更新ステップは、 前記通信装置の構成の内、 アナログ信 号を用いて処理を行うアナログ部で信号に与えられる信号の歪を等化するィコ ライザステップを備え、
前記歪補償停止ステップは、 該ィコライザステツプの自動等化機能を停止す ることを特徴とする請求項 1 4に記載の歪補償方法。
2 4 . 前記イコライザステップでは、 複素フィルタを用いることを特徴とする 請求項 2 3に記載の歪捕償方法。
2 5 . 前記ィコライザステップは、 フィードバック信号の隣接チャネル漏洩電 力比を測定することによつて等化処理を行うことを特徴とする請求項 2 3に記 載の歪補償方法。
2 6 . 前記歪補償係数格納ステップの書き込みを制御する書き込み制御ステツ プを備え、
前記歪補償停止ステップは、 該書き込み制御ステップによって、 該歪補償係 数格納ステップの格納動作を不可能にすることを特徴とする請求項 1 4に記載 の歪補償方法。
PCT/JP2002/005372 2002-05-31 2002-05-31 歪補償装置 WO2003103166A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE60234724T DE60234724D1 (de) 2002-05-31 2002-05-31 Verzerrungskompensator
PCT/JP2002/005372 WO2003103166A1 (ja) 2002-05-31 2002-05-31 歪補償装置
JP2004510129A JP3957077B2 (ja) 2002-05-31 2002-05-31 歪補償装置
EP02730843A EP1511181B1 (en) 2002-05-31 2002-05-31 Distortion compensator
US10/999,747 US7106133B2 (en) 2002-05-31 2004-11-30 Distortion compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/005372 WO2003103166A1 (ja) 2002-05-31 2002-05-31 歪補償装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/999,747 Continuation US7106133B2 (en) 2002-05-31 2004-11-30 Distortion compensator

Publications (1)

Publication Number Publication Date
WO2003103166A1 true WO2003103166A1 (ja) 2003-12-11

Family

ID=29606644

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/005372 WO2003103166A1 (ja) 2002-05-31 2002-05-31 歪補償装置

Country Status (5)

Country Link
US (1) US7106133B2 (ja)
EP (1) EP1511181B1 (ja)
JP (1) JP3957077B2 (ja)
DE (1) DE60234724D1 (ja)
WO (1) WO2003103166A1 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006187002A (ja) * 2004-12-23 2006-07-13 Zetex Semiconductors Plc アンプ故障検出回路
JP2006229889A (ja) * 2005-02-21 2006-08-31 Fujitsu Ltd 歪補償装置
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置
WO2007013177A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 遅延調整装置
WO2007049474A1 (ja) * 2005-10-24 2007-05-03 Hitachi Kokusai Electric Inc. プリディストーション方式歪補償増幅装置
JP2007221244A (ja) * 2006-02-14 2007-08-30 Fujitsu Ltd 歪補償装置及び歪補償方法
JP2007259392A (ja) * 2006-03-27 2007-10-04 Hitachi Kokusai Electric Inc 送信機
JP2007329766A (ja) * 2006-06-08 2007-12-20 Toshiba Corp 歪補償装置、増幅装置、送信装置、歪補償方法
WO2008035439A1 (fr) * 2006-09-22 2008-03-27 Panasonic Corporation Circuit de compensation de distorsion et procÉDÉ pour commander celui-ci
JP2008205759A (ja) * 2007-02-20 2008-09-04 Japan Radio Co Ltd 歪補償装置
US7443923B2 (en) 2006-02-14 2008-10-28 Fujitsu Limited Distortion compensating apparatus and method
WO2008146355A1 (ja) * 2007-05-28 2008-12-04 Panasonic Corporation 歪補償装置
JP2008295089A (ja) * 2004-09-21 2008-12-04 Hitachi Kokusai Electric Inc 歪補償増幅装置
JP2010530657A (ja) * 2007-05-25 2010-09-09 ラムバス・インコーポレーテッド 可変エンベロープ信号から分解された一定エンベロープ信号を送信するためのマルチアンテナビーム形成システム
JP2010531069A (ja) * 2007-07-19 2010-09-16 富士通株式会社 非線形歪み補償付き増幅装置
US8081029B2 (en) 2009-04-22 2011-12-20 Fujitsu Limited Distortion compensation apparatus and method for detecting failure in the same
JP2012010122A (ja) * 2010-06-25 2012-01-12 Fujitsu Ltd 歪補償装置、歪補償方法及び無線通信装置
US8482462B2 (en) 2007-05-25 2013-07-09 Rambus Inc. Multi-antenna beam-forming system for transmitting constant envelope signals decomposed from a variable envelope signal
US8494069B2 (en) 2009-03-12 2013-07-23 Fujitsu Limited Phase correcting apparatus and distortion compensating apparatus for radio transmitter
JP2014039260A (ja) * 2012-08-20 2014-02-27 Fujitsu Ltd デジタルプリディストーション係数の更新を制御する方法及び装置
US8774314B2 (en) 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
JP2014179987A (ja) * 2013-03-14 2014-09-25 Analog Devices Technology 基底帯域デジタル前置歪アーキテクチャ
US9813028B2 (en) 2015-09-28 2017-11-07 Fujitsu Limited Wireless device
JP2019054435A (ja) * 2017-09-15 2019-04-04 日本電気株式会社 増幅装置、破損検出装置および破損検出方法
US10305522B1 (en) 2018-03-13 2019-05-28 Qualcomm Incorporated Communication circuit including voltage mode harmonic-rejection mixer (HRM)
US11050391B2 (en) 2019-03-01 2021-06-29 Fujitsu Limited Distortion compensation apparatus and distortion compensation method

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961661B2 (ja) * 2004-09-10 2012-06-27 株式会社日立製作所 ディジタルプリディストーション型送信機および無線基地局
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
JP4323470B2 (ja) * 2005-08-08 2009-09-02 富士通株式会社 アドレス生成装置およびその方法
JP4299819B2 (ja) 2005-08-17 2009-07-22 富士通株式会社 歪補償装置及び歪補償方法
JP4648214B2 (ja) 2006-02-14 2011-03-09 富士通株式会社 呼制御装置および呼制御方法
JP4755937B2 (ja) * 2006-04-17 2011-08-24 富士通株式会社 歪補償装置及び歪補償方法
JP5034319B2 (ja) * 2006-05-26 2012-09-26 富士通株式会社 歪補償装置及び歪補償方法
US7957707B2 (en) * 2007-03-30 2011-06-07 Freescale Semiconductor, Inc. Systems, apparatus and method for performing digital pre-distortion based on lookup table gain values
US8068574B2 (en) * 2007-05-31 2011-11-29 Freescale Semiconductor, Inc. Systems, apparatus, and methods for performing digital pre-distortion with feedback signal adjustment
WO2010113213A1 (ja) * 2009-03-31 2010-10-07 富士通株式会社 位相調整回路の自己試験装置及び方法
JP5158034B2 (ja) * 2009-08-12 2013-03-06 富士通株式会社 無線装置及び信号処理方法
US20110143697A1 (en) * 2009-12-11 2011-06-16 Qualcomm Incorporated Separate i and q baseband predistortion in direct conversion transmitters
US8880010B2 (en) * 2009-12-30 2014-11-04 Qualcomm Incorporated Dual-loop transmit noise cancellation
JP5672728B2 (ja) 2010-03-12 2015-02-18 富士通株式会社 無線装置、歪補償装置及び歪補償方法
JP5488073B2 (ja) * 2010-03-12 2014-05-14 富士通株式会社 無線装置、歪補償装置及び歪補償方法
JP5673238B2 (ja) * 2011-03-10 2015-02-18 富士通株式会社 電力増幅装置、送信機及び電力増幅装置制御方法
US9680422B2 (en) * 2013-03-27 2017-06-13 Qualcomm Incorporated Power amplifier signal compensation
US20150092825A1 (en) * 2013-09-27 2015-04-02 Qualcomm Incorporated Self-test using internal feedback for transmit signal quality estimation
JP6446911B2 (ja) * 2014-08-25 2019-01-09 富士通株式会社 歪補償方法、歪補償装置、及び歪補償プログラム
JP6413795B2 (ja) * 2015-01-23 2018-10-31 富士通株式会社 歪補償装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968733A (ja) 1995-09-04 1997-03-11 Nikon Corp ブレ補正機構,カメラ,レンズ装置及びボディ装置
JP2000031840A (ja) * 1998-07-13 2000-01-28 Matsushita Electric Ind Co Ltd 歪補償用アドレス発生器,歪補償回路および送信歪補償付き送信機
US20010005402A1 (en) 1999-12-28 2001-06-28 Fujitsu Limited Distortion compensating apparatus
US20010007435A1 (en) 1999-12-28 2001-07-12 Fujitsu Limited Distortion compensating apparatus
JP2001284976A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd アダプティブプリディストーション歪補償方法及び装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903823A (en) * 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
FR2746564B1 (fr) * 1996-03-22 1998-06-05 Matra Communication Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede
US5892397A (en) * 1996-03-29 1999-04-06 Spectrian Adaptive compensation of RF amplifier distortion by injecting predistortion signal derived from respectively different functions of input signal amplitude
JP2000036767A (ja) 1998-07-17 2000-02-02 Hitachi Denshi Ltd 送信機
US6275685B1 (en) * 1998-12-10 2001-08-14 Nortel Networks Limited Linear amplifier arrangement
JP2000228643A (ja) 1999-02-08 2000-08-15 Matsushita Electric Ind Co Ltd 非線形歪補償装置
JP4306933B2 (ja) 2000-06-29 2009-08-05 パナソニック株式会社 送信装置
JP2002111401A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 信号の歪補償装置および歪補償方法
WO2002101919A1 (fr) 2001-06-12 2002-12-19 Fujitsu Limited Dispositif de compensation de distorsion
JP3874688B2 (ja) 2002-03-29 2007-01-31 富士通株式会社 歪補償装置
JP4015455B2 (ja) 2002-03-29 2007-11-28 富士通株式会社 歪補償装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968733A (ja) 1995-09-04 1997-03-11 Nikon Corp ブレ補正機構,カメラ,レンズ装置及びボディ装置
JP2000031840A (ja) * 1998-07-13 2000-01-28 Matsushita Electric Ind Co Ltd 歪補償用アドレス発生器,歪補償回路および送信歪補償付き送信機
US20010005402A1 (en) 1999-12-28 2001-06-28 Fujitsu Limited Distortion compensating apparatus
JP2001189685A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 歪補償装置
US20010007435A1 (en) 1999-12-28 2001-07-12 Fujitsu Limited Distortion compensating apparatus
JP2001251148A (ja) * 1999-12-28 2001-09-14 Fujitsu Ltd 歪補償装置
JP2001284976A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd アダプティブプリディストーション歪補償方法及び装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1511181A4 *

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008295089A (ja) * 2004-09-21 2008-12-04 Hitachi Kokusai Electric Inc 歪補償増幅装置
JP2006187002A (ja) * 2004-12-23 2006-07-13 Zetex Semiconductors Plc アンプ故障検出回路
JP2006229889A (ja) * 2005-02-21 2006-08-31 Fujitsu Ltd 歪補償装置
JP4555702B2 (ja) * 2005-02-21 2010-10-06 富士通株式会社 歪補償装置
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
WO2007013177A1 (ja) * 2005-07-29 2007-02-01 Fujitsu Limited 遅延調整装置
KR100959228B1 (ko) 2005-07-29 2010-05-19 후지쯔 가부시끼가이샤 지연 조정 장치
US7466764B2 (en) 2005-07-29 2008-12-16 Fujitsu Limited Delay regulating device
WO2007049474A1 (ja) * 2005-10-24 2007-05-03 Hitachi Kokusai Electric Inc. プリディストーション方式歪補償増幅装置
JPWO2007049474A1 (ja) * 2005-10-24 2009-04-30 株式会社日立国際電気 プリディストーション方式歪補償増幅装置
US7327191B2 (en) 2006-02-14 2008-02-05 Fujitsu Limited Distortion compensating apparatus and method
US7443923B2 (en) 2006-02-14 2008-10-28 Fujitsu Limited Distortion compensating apparatus and method
JP2007221244A (ja) * 2006-02-14 2007-08-30 Fujitsu Ltd 歪補償装置及び歪補償方法
JP2007259392A (ja) * 2006-03-27 2007-10-04 Hitachi Kokusai Electric Inc 送信機
JP4617270B2 (ja) * 2006-03-27 2011-01-19 株式会社日立国際電気 送信機
JP2007329766A (ja) * 2006-06-08 2007-12-20 Toshiba Corp 歪補償装置、増幅装置、送信装置、歪補償方法
WO2008035439A1 (fr) * 2006-09-22 2008-03-27 Panasonic Corporation Circuit de compensation de distorsion et procÉDÉ pour commander celui-ci
JP2008205759A (ja) * 2007-02-20 2008-09-04 Japan Radio Co Ltd 歪補償装置
US8482462B2 (en) 2007-05-25 2013-07-09 Rambus Inc. Multi-antenna beam-forming system for transmitting constant envelope signals decomposed from a variable envelope signal
JP2010530657A (ja) * 2007-05-25 2010-09-09 ラムバス・インコーポレーテッド 可変エンベロープ信号から分解された一定エンベロープ信号を送信するためのマルチアンテナビーム形成システム
WO2008146355A1 (ja) * 2007-05-28 2008-12-04 Panasonic Corporation 歪補償装置
JP2010531069A (ja) * 2007-07-19 2010-09-16 富士通株式会社 非線形歪み補償付き増幅装置
US8494069B2 (en) 2009-03-12 2013-07-23 Fujitsu Limited Phase correcting apparatus and distortion compensating apparatus for radio transmitter
US8081029B2 (en) 2009-04-22 2011-12-20 Fujitsu Limited Distortion compensation apparatus and method for detecting failure in the same
US8774314B2 (en) 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
JP2012010122A (ja) * 2010-06-25 2012-01-12 Fujitsu Ltd 歪補償装置、歪補償方法及び無線通信装置
JP2014039260A (ja) * 2012-08-20 2014-02-27 Fujitsu Ltd デジタルプリディストーション係数の更新を制御する方法及び装置
JP2014179987A (ja) * 2013-03-14 2014-09-25 Analog Devices Technology 基底帯域デジタル前置歪アーキテクチャ
JP2017038404A (ja) * 2013-03-14 2017-02-16 アナログ・デヴァイシズ・グローバル 基底帯域デジタル前置歪アーキテクチャ
US9813028B2 (en) 2015-09-28 2017-11-07 Fujitsu Limited Wireless device
JP2019054435A (ja) * 2017-09-15 2019-04-04 日本電気株式会社 増幅装置、破損検出装置および破損検出方法
US10305522B1 (en) 2018-03-13 2019-05-28 Qualcomm Incorporated Communication circuit including voltage mode harmonic-rejection mixer (HRM)
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
US11050391B2 (en) 2019-03-01 2021-06-29 Fujitsu Limited Distortion compensation apparatus and distortion compensation method

Also Published As

Publication number Publication date
US7106133B2 (en) 2006-09-12
EP1511181A1 (en) 2005-03-02
EP1511181A4 (en) 2005-07-27
EP1511181B1 (en) 2009-12-09
JP3957077B2 (ja) 2007-08-08
JPWO2003103166A1 (ja) 2005-10-06
DE60234724D1 (de) 2010-01-21
US20050073361A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
WO2003103166A1 (ja) 歪補償装置
US7034613B2 (en) Adaptive predistortion for transmit system with gain, phase and delay adjustments
JP4863729B2 (ja) 歪補償装置及び歪補償方法
JP3707549B2 (ja) 送信装置
US7443923B2 (en) Distortion compensating apparatus and method
JP5034319B2 (ja) 歪補償装置及び歪補償方法
WO2003103163A1 (ja) 歪補償装置
US7551905B2 (en) Distortion compensation apparatus
JP2004254175A (ja) 非線形歪補償回路および非線形歪補償方法ならびに送信回路
JP2008172544A (ja) ダイオードリニアライザを用いた歪補償回路
JP6059003B2 (ja) 歪み補償装置及び歪み補償方法
JP4256446B2 (ja) Dcオフセット補正装置及びその方法
JP2004128833A (ja) 多面イコライザフィルタ付き歪補償装置
JP4755937B2 (ja) 歪補償装置及び歪補償方法
JP2001060883A (ja) 送信機及びデータ伝送装置
EP1511180B1 (en) Distortion compensator
JP2010141725A (ja) 歪補償装置
JP2004128922A (ja) 歪補償装置
JP2004128921A (ja) 歪補償装置
JP3884965B2 (ja) デジタル無線機
JP2004072331A (ja) 歪補償装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB IT

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004510129

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2002730843

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10999747

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2002730843

Country of ref document: EP