JP2000031840A - 歪補償用アドレス発生器，歪補償回路および送信歪補償付き送信機 - Google Patents

Abstract

(57)【要約】 【課題】 送信アンプの非線形歪み補償用アドレス
発生器の動作速度を犠牲にすることなく、低消費電力化
および装置の小型化を図ること 【解決手段】 送信データに基づき送信パワを算出する
パワ算出値２０１と、比較器制御回路２０２と、アドレ
ス発生テーブル２０３とを設ける。アドレス発生テーブ
ルは並列動作する複数の比較器を具備する。比較器制御
回路２０２は、送信パワ値に応じて、真に必要な比較器
のみをオンさせる。したがって、特に、低送信パワ域に
おける消費電流の削減が実現される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、歪補償用アドレス
発生器，歪補償回路および送信歪補償付き送信機に関す
る。

【０００２】

【従来の技術】携帯電話等の通信機器では、図１７
（ａ）に示すように、ＩＦアンプ５０１，送信アンプ５
０２による増幅を経て、アンテナ５０３から信号を無線
送信する。送信アンプ５０２の入出力特性は、図１７
（ｂ）の実線で示すように良好なリニアリティが確保さ
れるのが理想であるが、現実には、送信アンプ５０２を
構成する半導体素子の特性等に起因して、図１７（ｂ）
の実線で示すように、高入力域で増幅率が低下し、非線
形歪が生じる。この歪は、通話品質を低下させる原因と
なる。

【０００３】そこで、送信アンプの非線形歪を補償する
べく、図１７（ａ）に示すように、デジタルデータの段
階で歪の補償を行うための回路（歪補償回路）５００が
設けられている。

【０００４】歪補償回路５００は、送信アンプの現実の
入出力特性（図１７（ｂ）の実線で示される特性）とは
逆の特性の補償データを送信データに作用させて送信デ
ータを補償し、これによって送信アンプ５０２のリニア
リティを向上させる。

【０００５】送信データの値はリアルタイムで瞬時に変
動するので、送信アンプの非線形歪の補償は、この変動
に高速に追従して行われる必要がある。

【０００６】また、移動体通信では、コチャネル干渉の
低減や移動機の低消費電力化などを目的として、送信電
力制御が行われるため、この送信電力制御によって送信
アンプの利得が調整される場合に、その調整に的確に追
従して非線形歪の補償が行われる必要がある。図１７
（ａ）において、送信電力制御信号が送信アンプ５０２
だけでなく、歪補償回路５００にも入力されているの
は、送信電力に応じて歪補償を行う必要があるからであ
る。

【０００７】高速な歪補償を実現する有効な方式とし
て、歪補償用データをメモリに格納しておくと共に、ア
ドレス発生テーブルによって高速にメモリアドレスを発
生させ、上述のメモリから歪補償用データを出力する、
という方式（アドレステーブルを用いたメモリアクセス
方式）がある。

【０００８】

【発明が解決しようとする課題】しかし、アドレステー
ブルを用いたメモリアクセス方式では、アドレス発生テ
ーブルにおいて、並列動作する多数の比較器を必要と
し、また、これらの比較器は送信データの更新に同期し
て常に高速に動作しなくてはならず、その結果として、
通信装置の小型化や低消費電流化が困難であるという問
題を有している。

【０００９】また、移動体通信、特に携帯電話の送信ア
ンプの非線形歪を補償する場合には、送信電力制御によ
って送信アンプの送信電力が、例えば数十階調に渡って
変化する。したがって、アドレス発生テーブルも、その
階調に対応した個数を用意しておき、しかも、高速な歪
補償を行うために、複数のアドレス発生テーブルを常に
並列に動作させておく必要がある。したがって、この点
でも、通信装置の小型化や低消費電流化が困難である。

【００１０】本発明は、このような問題点に着目してな
されたものであり、送信アンプの歪補償の高速性を確保
しつつ、装置の小型化および低消費電流化を実現するこ
とを目的とする。

【００１１】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、以下の構成を採用する。

【００１２】請求項１記載の歪補償用アドレス発生器の
発明は、送信アンプの非線形歪補償用データの格納領域
を示すアドレスを発生させる歪補償用アドレス発生器で
あって、送信パワ値を所定の基準値と比較する複数の比
較器と、前記複数の比較器の各々の出力をデコードする
デコーダと、前記送信パワ値のレベルに応じて、前記ア
ドレスの発生に寄与しない前記複数の比較器の一部をオ
フさせる比較器制御手段と、を具備する構成とした。

【００１３】アドレス発生テーブルにおいて、送信パワ
値のレベルに応じて、内蔵する多数の比較器のうちの一
部（必要な比較器のみ）を動作させるので、比較器にお
ける消費電流を低減することができる。

【００１４】請求項２記載の歪補償用アドレス発生器の
発明は、請求項１記載の発明において、前記比較器制御
手段は、前記送信パワ値を予め用意されている動作領域
係数と比較し、前記比較器の一部をオフさせるための制
御信号を生成し、出力する構成とした。

【００１５】これにより、予め用意されている係数（動
作領域係数）と送信パワ値との比較によって、オフする
べき比較器をリアルタイムで決定することが可能とな
る。

【００１６】請求項３記載の歪補償用アドレス発生器の
発明は、請求項１または請求項２において、送信データ
に基づき前記送信パワ値を算出する送信パワ算出手段
を、さらに具備する構成とした。

【００１７】これにより、送信データを入力として必要
な送信パワ値を瞬時に算出することが可能となる。

【００１８】請求項４記載の歪補償用アドレス発生器の
発明は、請求項３記載の発明において、前記送信パワ算
出手段は、１〜ｎ（ｎは２以上の整数）本の送信信号を
合成して送信パワを算出する構成とした。

【００１９】複数本の信号を合成して送信パワを算出で
きるので、本アドレス発生器は、携帯電話の移動機のみ
ならず、基地局装置等にも使用できる。

【００２０】請求項５記載の歪補償用アドレス発生器の
発明は、送信アンプの非線形歪補償用データの格納領域
を示すアドレスを発生させる歪補償用アドレス発生器で
あって、送信パワ値を所定の基準値と比較する複数の比
較器と、前記複数の比較器の各々の出力をデコードする
デコーダと、前記送信パワ値のレベルに応じて、前記ア
ドレスの発生に寄与しない前記複数の比較器の一部をオ
フさせる比較器制御手段とを具備するアドレス発生テー
ブルと、前記送信パワ値に所定の演算を施して前記アド
レスを発生させるアドレス演算器と、前記送信パワ値を
所定のしきい値と比較し、その比較結果に応じて前記ア
ドレス発生テーブルと前記アドレス演算手段とを相補的
にオンさせる切換回路と、を有する構成とした。

【００２１】送信パワ値が増大するにつれて使用する比
較器の数も増加するので、送信パワ値が大きくなればア
ドレス発生テーブルにおける消費電流は増大する。一
方、所定の演算を実行してリアルタイムでアドレスを発
生させるアドレス演算器は、ハードウエア量で動作電流
がほぼ決まるので、送信パワ値にかかわらず消費電流は
ほぼ一定である。したがって、所定の条件の下で、両者
を相補的に組み合わせて使用することによって、アドレ
ス発生器全体の消費電流量を、最も効果的に抑制するこ
とが可能となる。

【００２２】請求項６記載の歪補償用アドレス発生器の
発明は、請求項５記載の発明において、前記切換回路
は、前記送信パワが所定のしきい値より小さい場合には
前記アドレス発生テーブルをオンさせ、前記送信パワが
所定のしきい値より大きい場合には前記アドレス演算器
をオンさせる構成とした。

【００２３】比較器オフ機能付きのアドレス発生テーブ
ルは、入力パワ値が小さいほど消費電流削減効果が顕著
に現れるので、入力パワ値が所定のしきい値より小さい
領域でアドレス発生テーブルを使用する。そして、入力
パワ値がしきい値を越えるとアドレス演算器を使用し
て、入力パワ値の増大にかかわらず消費電流をほぼ一定
に抑制する。これらの相乗効果で、アドレス発生に要す
る消費電力を最小限に抑制することが可能となる。ま
た、入力パワ値が大きい領域ではアドレス発生テーブル
は不要となることから、比較器やデコーダ等を大幅に削
減でき、これによって装置の小型化も達成できる。

【００２４】請求項７記載の歪補償用アドレス発生器の
発明は、請求項５または請求項６記載の発明において、
前記アドレス演算器は、加算，乗算および除算を実行す
る機能をもつ構成とした。

【００２５】線形演算によりアドレスを発生させるの
で、アドレス演算器の構成を簡略化できる。

【００２６】請求項８記載の歪補償用アドレス発生器の
発明は、請求項７記載の発明において、前記アドレス演
算器は、ビットシフト動作により除算を行う構成とし
た。

【００２７】除算をビットシフトにより行うことで、除
算器は、基本的にはシフトレジスタで構成することがで
きる。したがって、アドレス演算器の構成をさらに簡素
化できる。

【００２８】請求項９記載の歪補償用アドレス発生器の
発明は、請求項５〜請求項８のいずれかに記載の発明に
おいて、送信データに基づいて前記送信パワ値を算出す
る送信パワ算出手段を、さらに具備する構成とした。

【００２９】これにより、送信データを入力として必要
な送信パワ値を瞬時に算出することが可能となる。

【００３０】請求項１０記載の歪補償用アドレス発生器
の発明は、請求項９記載の発明において、前記送信パワ
算出手段は、１〜ｎ（ｎは２以上の整数）本の送信信号
を合成して送信パワを算出する構成とした。

【００３１】複数本の信号を合成して送信パワを算出で
きるので、本アドレス発生器は、携帯電話の移動機のみ
ならず、基地局装置等にも使用できる。

【００３２】請求項１１記載の歪補償用アドレス発生器
の発明は、送信アンプの非線形歪補償用データの格納領
域を示すアドレスを発生させる歪補償用アドレス発生器
であって、送信信号の送信パワを算出する送信パワ算出
手段と、この送信パワ算出手段によって算出された送信
パワ値を入力とし、かつ、選択的に切り換えられて使用
される複数のアドレス発生テーブルと、複数組の演算係
数テーブルを具備し、かつ、前記複数組の演算係数テー
ブルのうちの選択された一組の演算係数テーブルの係数
値を用いて、送信信号の送信パワ値に対して所定の演算
を実行し、これによって前記アドレスを発生させること
が可能なアドレス演算器と、前記送信アンプの送信電力
レベルに応じて、前記複数のアドレス発生テーブルの中
から一つを選択すると共に、前記アドレス演算器におけ
る前記複数組の演算係数テーブルの中から一組を選択す
るテーブル選択手段と、前記送信パワ値を所定のしきい
値と比較し、その比較結果に応じて、選択されている前
記アドレス発生テーブルまたは前記アドレス演算器のい
ずれかを相補的にオンさせる切換回路と、を有し、前記
複数のアドレス発生テーブルの各々は、前記送信パワ値
を所定の基準値と比較する複数の比較器と、前記複数の
比較器の各々の出力をデコードするデコーダと、前記送
信パワ値のレベルに応じて、前記アドレスの発生に寄与
しない前記複数の比較器の一部をオフさせる比較器制御
手段とを具備する構成とした。

【００３３】送信アンプの送信電力制御を行うことに対
応して、アドレス発生テーブルが複数用意され、また、
アドレス演算器内に複数組の演算係数テーブルが内蔵さ
れている場合に、送信電力のレベルに対応した、実際に
使用するテーブルのみをオンさせ、その他のテーブルを
オフさせることで消費電流の大幅な削減が可能となる。
このようにして使用するテーブルを選択した後に、アド
レス発生テーブルにおいて不要な比較器のオフを行い、
さらに送信パワの高い領域においてアドレス演算器への
切換を行うことにより、アドレス発生に要する消費電力
をさらに削減でき、かつ装置の小型化も達成される。

【００３４】請求項１２記載の歪補償用アドレス発生器
の発明は、請求項１１記載の発明において、前記送信パ
ワ算出手段は、１〜ｎ（ｎは２以上の整数）本の送信信
号を合成して送信パワを算出する構成とした。

【００３５】複数本の信号を合成して送信パワを算出で
きるので、本アドレス発生器は、携帯電話の移動機のみ
ならず、基地局装置等にも使用できる。

【００３６】請求項１３記載の歪補償用アドレス発生器
の発明は、請求項１１記載の発明において、前記切換回
路は、前記送信パワが所定のしきい値より小さい場合に
は選択されている前記アドレス発生テーブルをオンさ
せ、前記送信パワが所定のしきい値より大きい場合には
選択されている前記アドレス演算器をオンさせる構成と
した。

【００３７】比較器オフ機能付きのアドレス発生テーブ
ルは、入力パワ値が小さいほど消費電流削減効果が顕著
に現れるので、入力パワ値が所定のしきい値より小さい
領域でアドレス発生テーブルを使用する。そして、入力
パワ値がしきい値を越えるとアドレス演算器を使用し
て、入力パワ値の増大にかかわらず消費電流をほぼ一定
に抑制する。これらの相乗効果で、アドレス発生に要す
る消費電力を最小限に抑制することが可能となる。ま
た、入力パワ値が大きい領域ではアドレス発生テーブル
は不要となることから、比較器やデコーダ等を大幅に削
減でき、これによって装置の小型化も達成できる。

【００３８】請求項１４記載の歪補償用アドレス発生器
の発明は、請求項１１〜請求項１３記載の発明におい
て、前記アドレス演算器は、加算，乗算および除算を実
行する機能をもつ構成とした。

【００３９】線形演算によりアドレスを発生させるの
で、アドレス演算器の構成を簡略化できる。

【００４０】請求項１５記載の歪補償用アドレス発生器
の発明は、請求項１４記載の発明において、前記アドレ
ス演算器は、ビットシフト動作により除算を行う構成と
した。

【００４１】除算をビットシフトにより行うことで、除
算器は、基本的にはシフトレジスタで構成することがで
きる。したがって、アドレス演算器の構成をさらに簡素
化できる。

【００４２】請求項１６記載の歪補償回路の発明は、請
求項１〜請求項１５のいずれかに記載の歪補償用アドレ
ス発生器と、この歪補償用アドレス発生器から出力され
るアドレス信号を入力とし、対応する歪補償用データを
出力する歪補償用データ格納手段と、この歪補償用デー
タ格納手段から出力される前記歪補償用データを送信信
号に作用させて送信アンプの非線形歪補償を行う補償回
路と、を有する構成とした。

【００４３】これにより、送信データに基づく送信パワ
の瞬時変動および送信電力制御の制御値の変動にリアル
タイムに追従して送信アンプの非線形歪の補償を行うこ
とができ、しかも、低消費電力で小型という優れた特徴
をもつ歪補償回路が実現される。

【００４４】請求項１７記載の送信歪補償機能付き送信
機の発明は、送信するべきデータに特定のコードを乗算
してスペクトラム拡散を行う拡散処理部と、請求項１〜
請求項１５のいずれかに記載の歪補償用アドレス発生器
と、この歪補償用アドレス発生器から出力されるアドレ
ス信号を入力とし、対応する歪補償用データを出力する
歪補償用データ格納手段と、この歪補償用データ格納手
段から出力される前記歪補償用データを、前記拡散処理
部を通過してきたデータに作用させて送信アンプの非線
形歪補償を行う補償回路と、前記補償回路から出力され
るデータに基づいて得られる送信信号を増幅する送信ア
ンプと、この送信アンプの出力を無線信号として出力す
るアンテナと、を有する構成とした。

【００４５】これにより、ＣＤＭＡ方式の送信機（携帯
電話機等）における通話品質を向上できる。

【００４６】請求項１８記載の送信歪補償機能付き送信
機の発明は、時分割多重処理を行う時分割多重処理部
と、請求項１〜請求項１５のいずれかに記載の歪補償用
アドレス発生器と、この歪補償用アドレス発生器から出
力されるアドレス信号を入力とし、対応する歪補償用デ
ータを出力する歪補償用データ格納手段と、この歪補償
用データ格納手段から出力される前記歪補償用データ
を、前記時分割多重処理部を通過してきたデータに作用
させて送信アンプの非線形歪補償を行う補償回路と、前
記補償回路から出力されるデータに基づいて得られる送
信信号を増幅する送信アンプと、この送信アンプの出力
を無線信号として出力するアンテナと、を有する構成と
した。

【００４７】これにより、ＴＤＭＡ方式の送信機（携帯
電話機等）における通話品質を向上できる。

【００４８】請求項１９記載の送信歪補償機能付き送信
機の発明は、請求項１７または請求項１８記載の発明に
おいて、前記送信アンプおよび前記歪補償アドレス発生
器に対して送信パワの指定を行う送信パワ指定手段を、
さらに具備する構成とした。

【００４９】これにより、送信電力の制御による消費電
力の削減が可能で、かつ高品質の通話を行える送信機が
実現される。

【００５０】請求項２０記載の移動局装置の発明は、請
求項１７〜請求項１９のいずれか記載の送信歪補償機能
付き送信機を含む構成とした。

【００５１】これにより、高品質の通話を行え、低消費
電力かつ小型の移動局装置（携帯電話機等）が実現され
る。

【００５２】請求項２１記載の基地局装置の発明は、請
求項１７〜請求項１９のいずれか記載の送信歪補償機能
付き送信機を含む構成とした。

【００５３】これにより、高品質の通話を可能とする基
地局装置が実現される。

【００５４】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００５５】（実施の形態１）図１は本実施の形態にか
かる歪補償用アドレス発生器の基本的構成を示す図であ
る。

【００５６】本実施の形態の特徴は、送信パワ算出値に
応じてアドレス発生テーブルに内蔵される多数の比較器
のうちの一部をオフさせ、低消費電力化を図ることであ
る。

【００５７】図１に示されるように、歪補償用アドレス
発生器は、送信データの入力端子２００と、パワ算出部
２０１と、比較器制御回路２０２と、アドレス発生テー
ブル２０３とを有している。

【００５８】複数の送信データ１〜ｎが入力端２００よ
り入力されると、パワ算出部２０１にて送信パワ値の算
出が行われる。送信パワの算出値は、入力された送信デ
ータ１〜ｎの各々について自乗し、その後全てを加算し
た値、もしくは加算後の値を平方根処理した値である。

【００５９】比較器制御回路２０２は、パワ算出部２０
１の演算結果である送信パワ値に基づいて動作させるべ
き比較器を判断し、アドレス発生テーブル２０３に対し
て不要な比較器をオフさせる信号（比較器制御信号）を
出力する。

【００６０】アドレス発生テーブル２０３は、並列動作
可能な多数の比較器を内蔵しており、比較器制御回路２
０２からの比較器制御信号を受けて必要な比較器のみが
動作する。そして、パワ算出部２０１から出力される送
信パワ値を入力として、比較，デコード等の動作を行っ
て歪補償用アドレスを生成する。この歪補償用アドレス
は、アドレス出力端子２０４から出力される。

【００６１】なお、この歪補償用アドレスにより、例え
ば、図１５の補償データ格納部４１４内の番地が指定さ
れ、その番地に格納されている非線形歪補償データが出
力され、補償データ乗算部４１３にて送信データに掛け
合わされ、補正された送信データが得られる（全体のシ
ステム等については後述する）。

【００６２】次に、図１に示される各部分の具体的構成
例について説明する。図２はパワ算出部２０１のｎ＝２
時の具体的構成を示す図である。図２において、パワ算
出部２０１は、Ｉｃｈ，Ｑｃｈの２本の送信データを入
力として、乗算器１１１ａ，１１１ｂで各データを自乗
し、加算器１１２で加算し、レジスタ１１３に格納され
ている除算係数ｍを用いて除算器１１４にて除算を行
い、これらの演算結果が端子１０６から出力する。

【００６３】次に、図３を用いて、比較器制御回路２０
２およびアドレス発生テーブル２０３の具体例について
説明する。

【００６４】図３において、比較器制御回路２０２の入
力端２０５より入力される送信パワ値は、比較器２０８
に入力される。動作領域係数格納部２０７には、動作さ
せるべき比較器を判定するための係数が保持されてい
る。デコーダ２０９は比較器２０８の結果に基づいて、
アドレス発生テーブル２０３内の比較器の個別制御信号
を生成する。

【００６５】アドレス発生テーブル２０３は、比較値＃
０〜＃７を保持する比較値格納部２１２〜２１９で構成
される比較値群２１１を持ち、比較値格納部２１２〜２
１９の出力は比較器２２１〜２２８で構成される比較器
群２２０に各々接続されている。比較器２２１〜２２８
で構成される比較器群２２０の出力は、デコーダ２２９
に各々接続され、デコーダ２２９のデコード結果は、補
償データ指定アドレスを格納するアドレス格納部２３０
の格納箇所指定アドレスとして使用される。アドレス格
納部２３０は、デコーダ２２９により指し示された格納
部に保持されている補償データ指定アドレスを、アドレ
ス出力端子２３１を介して出力する。

【００６６】図４に、本実施の形態における、入力パワ
（送信パワ算出値）とアドレス発生器の消費電流の関係
の概略を示す。

【００６７】図４中、一点鎖線で示される特性Ａは、ア
ドレス発生テーブル２０３内に内蔵される比較器をすべ
て常にオンさせた場合（比較例）を示し、実線で示され
る特性Ｂが、比較器制御回路２０２の制御によってアド
レス発生に実質的に寄与しない不要な比較器をオフさせ
た場合の特性である。なお、図４において、入力パワｐ
０＜ｐ１である。

【００６８】図４から明らかなように、比較例の場合に
は、入力パワにかかわらず消費電流は一定であるに対
し、本実施の形態の場合には、入力パワが小さいほど、
消費電流の削減効果が顕著に現れることがわかる。携帯
電話等の通信機の場合、通常の送信パワはそれほど大き
くないので、最も使用頻度の高い送信パワの範囲で消費
電力を削減できることの効果は大きい。

【００６９】図５（ａ），（ｂ）は、消費電流の削減効
果をコンピュータシミュレーションにより具体的に調べ
た結果を説明するための図である。

【００７０】図５（ａ）では、送信パワ値算出値として
「０」〜「７」の８段階を想定し、それに対応して８つ
の比較器＃０〜＃７の「オン」，「オフ」を判定した結
果を示す。太い実線で囲まれて示されるように、送信パ
ワ値が「０」〜「２」の範囲において比較器＃１〜比較
器＃７がオフされ、この分、消費電流が削減される。こ
の場合の、消費電流の変化が図５（ｂ）に示される。こ
の図から明らかなように、送信パワ算出値の小さい領域
で消費電流の低減効果が顕著である。このように本実施
の形態によれば、アドレス発生器の低消費電力化を図る
ことができる。

【００７１】（実施の形態２）本発明の実施形態２にか
かる歪補償用アドレス発生器の構成，動作等について図
６〜図１０を用いて説明する。

【００７２】本実施の形態の特徴は、アドレスを発生さ
せる手段として、アドレス発生テーブルの他にアドレス
演算器を設け、送信パワ値に応じて両者を切換使用する
構成とし、送信パワが大きい領域でも消費電流を削減し
て前掲の実施の形態よりもさらに大きな消費電力の低減
を実現することである。

【００７３】図６は本実施の形態にかかる歪補償用アド
レス発生器の全体構成を示す図である。図示されるよう
に、本実施の形態の歪補償用アドレス発生器は、１〜ｎ
本の送信データ入力端子２４０と、パワ算出部２４１
と、アドレス発生テーブル（図３に示される比較器制御
回路２０２を具備した構成をもつ）と、アドレス演算器
２４３と、アドレス生成切換器２４４と、出力選択回路
２４５と、アドレス出力端子２４６と、を有する。

【００７４】図７（ａ）〜（ｃ）は本実施の形態におけ
る消費電流の削減の原理を説明するための図である。

【００７５】前掲の実施の形態で説明したように、比較
器制御機能付きのアドレス発生テーブル（図３）では、
図７（ａ）に示すように、入力パワが小さい領域で消費
電流の削減効果が顕著である（特性Ａが比較例の場合，
特性Ｂが比較器制御機能付きのアドレス発生テーブルの
場合を示す）。但し、入力パワが増大してくると、動作
する比較器の数が多くなるので消費電流の削減には限界
がある。

【００７６】一方、比較器を用いずに、入力される送信
パワ値に対して所定の演算を施してリアルタイムでアド
レスを発生させるアドレス演算器の場合、その消費電流
はハードウエア量でほぼ決まるので、図７（ｂ）に示す
ように、入力パワにかかわらず、ほぼ一定であり（特性
Ｃ）、かつ、演算内容が乗算，加算などの一次演算の場
合にはそれほど複雑な回路を必要としないから、消費電
流量もそれほど大きくはならない（図７（ｂ）では消費
電流はＩ１である）。

【００７７】そこで、図７（ｃ）に示すように、入力パ
ワが小さい領域では比較器制御機能付きのアドレス発生
テーブル２４２を使用し（特性Ｂ）、所定のしきい値Ｐ
Ｃを越えると、今度はアドレス演算器２４３を使用する
（特性Ｃ）。これにより、送信パワが高い領域でも消費
電流の増加が抑制され、低パワ領域における比較器オフ
による消費電流削減効果と相まって、全体として消費電
流をさらに削減できることになる。

【００７８】また、送信パワが高い領域ではアドレス発
生テーブルを使用しないので、実施の形態１のように、
送信パワのダイナミックレンジのすべてをカバーするよ
うに比較器を用意する必要がないので、比較器の個数は
かなり削減できる。一方、アドレス演算器の構成はそれ
ほど複雑ではないので、アドレス演算器を新規に追加し
ても回路の占有面積が急激に増大するといったことはな
い。よって、結果的には、アドレス発生器を構成する回
路の占有面積を削減することもでき、装置の小型化も図
れる。

【００７９】以上が本実施の形態の概要である。以下、
具体的動作や具体的構成について説明する。

【００８０】図６において、パワ算出部２４１にはｎ本
（１〜ｎ）の送信データが入力される。送信パワの算出
値は、入力された送信データ１〜ｎの各々について自乗
し、その後全てを加算した値、もしくは加算後の値を平
方根処理した値である。算出された送信パワ値は、テー
ブル参照（比較器による比較値との比較）を用いたアド
レス発生テーブル２４２と、乗算器、加算器、除算器を
用いたアドレス演算器２４３にそれぞれ入力される。

【００８１】また、算出された送信パワ値は、アドレス
生成切換器２４４にも入力され、アドレス生成切換器２
４４の切換制御信号によりアドレス発生テーブル２４２
と、アドレス演算器２４３のどちらか一方のみを動作す
るよう制御が行われる。アドレス発生テーブル２４２に
より発生されたアドレスとアドレス演算器によって発生
されたアドレスは出力選択回路２４５に入力される。出
力選択回路２４５は、アドレス生成切換器２４４の切換
制御信号を受けて、アドレス発生テーブル２４２から供
給されるアドレスあるいはアドレス演算器２４３から供
給されるアドレスのいずれかを選択し、アドレス出力端
子２４６に出力する。

【００８２】次に、アドレス生成切換器２４４の具体的
構成について図８を用いて説明する。入力端２５０より
入力される送信パワ値は、アドレス生成切換器２４４内
の比較器２５１に入力される。切換しきい値２５２に
は、アドレス発生テーブル２４２の消費電流がアドレス
演算器２４３の消費電流を上回る場合の送信パワ値が格
納されており、比較器２５１に接続されている。比較器
２５１には送信パワ値と切換しきい値２５２が入力さ
れ、比較結果をアドレス生成切換信号として出力端子２
５３に出力する。

【００８３】次に、アドレス演算器２４３の構成につい
て図９（ａ）を用いて説明する。アドレス演算器２４３
にはアドレス演算器のオン／オフ制御信号が入力端子２
６１より入力されており、送信パワ値は入力端２６０よ
り入力される。

【００８４】乗算係数格納部２６３には乗算器用係数α
が格納されている。乗算器２６２の出力は加算器２６４
に入力される。加算器係数保持部２６５には加算用係数
βが格納されている。加算器２６４の出力は除算器２６
６に入力される。除算係数保持部２６７には除算用係数
γが格納されている。除算器２６６の出力はリミッタ回
路２６８に入力され、アドレス演算値に対して出力幅の
制限を行った後、出力端子２６９よりアドレス演算結果
が出力される。

【００８５】次に、アドレス演算器２４３の演算内容を
図９（ｂ）および図９（ｃ）を用いて説明する。

【００８６】図９（ｂ）は送信パワ値と出力アドレス値
の関係を示している。本実施の形態では送信パワ値がｐ
０の時、アドレス＃ａｄ０を出力し、送信パワ値がｐ２
の時、アドレス＃ａｄ２を出力する。アドレス演算器２
４３におけるα、β、γそれぞれの係数の関係およびリ
ミッタ回路２６８のリミッタ条件は、図９（ｃ）に示し
た通りである。

【００８７】図１０（ａ），（ｂ）は、本実施の形態に
おける消費電流の削減効果をコンピュータシミュレーシ
ョンにより具体的に調べた結果を説明するための図であ
る。

【００８８】図１０（ａ）では、送信パワ値算出値とし
て「０」〜「７」の８段階を想定し、それに対応して８
つの比較器＃０〜＃７の「オン」，「オフ」ならびに、
アドレス演算器２４３の「オン」，「オフ」を判定した
結果を示す。

【００８９】図１０（ａ）において、太い実線で囲まれ
て示されるように、送信パワ値が「０」〜「２」の範囲
において比較器＃１〜比較器＃３の一部または全部がオ
ンし、送信パワ値が「３」を越えると、比較器はすべて
オフし、その代わりにアドレス演算器２４３がオンす
る。

【００９０】この場合の、消費電流の変化が図１０
（ｂ）に示される。図中、特性線２７０（比較器制御機
能付きアドレス発生テーブルによる特性）と、特性線２
７２（アドレス演算器による特性）とによって囲まれ
る、斜線が施された部分が本実施の形態における消費電
流を示している。この図から明らかなように、送信パワ
算出値の小さい領域においても、また、送信パワ値が大
きい領域においても、消費電流が効果的に低減されてい
る。

【００９１】このように本実施の形態によれば、アドレ
ス発生器の低消費電力化を図ることができる。また、図
１０（ａ）から明らかなように、アドレス発生テーブル
２４２において、実際に動作する比較器は少ないので、
その分、内蔵する比較器の数を減少させることができ、
回路の占有面積の削減も同時に達成される。

【００９２】（実施の形態３）本実施の形態にかかる非
線形歪補償用アドレス発生器は、実施の形態２で説明し
たものと基本的には同じであるが、アドレス演算器にお
ける除算をビットシフトを用いて行う点で異なる。

【００９３】図１１は、本実施の形態にかかるアドレス
演算器の構成を示す図である。このアドレス演算器２８
３は、信号入力端子２９０，２９１と、乗算器２９２
と、加算器２９４と、係数格納部２９３，２９５，２９
７と、ビットシフト回路（シフトレジスタ等からなる）
２９６と、リミッタ２９８と、アドレス出力端子２９９
と、を有する。

【００９４】デジタルデータは、１ビット右シフトする
とデータ値が１／２になるという性質があるので、ビッ
トシフト回路２９６は、これを利用して簡易に除算を行
うものである。ビットシフト回路２９６は基本的にはシ
フトレジスタで構成でき、構成が極めてシンプルなの
で、除算器を設ける場合に比べて回路が簡素化されると
いう利点がある。

【００９５】（実施の形態４）上述の実施の形態では、
送信データの大きさに応じて瞬時的に変化する送信パワ
に追従させて歪補償用アドレスを発生させるのみであっ
た。これに対し、本実施の形態では、さらに移動通信シ
ステムにおけるコチャネル干渉の低減や移動機の低消費
電力化等を目的として送信電力制御を行い、この送信電
力制御の制御値にも追従させて、リアルタイムで歪補償
用アドレスを発生させる。

【００９６】送信電力制御を、例えば、「−６ｄＢ」〜
「＋２４ｄＢ」に渡って１ｄＢ単位で行うとすると合計
で３１階調の送信電力制御を行うことになり、したがっ
て、本実施の形態では、各階調毎にアドレス発生テーブ
ルや、アドレス演算器用の演算係数を用意しておく必要
がある。但し、基本的な構成は、図６と同様である。

【００９７】以下、図１２および図１３を用いて本実施
の形態のアドレス発生器の構成と動作を具体的に説明す
る。

【００９８】図１２は本実施の形態にかかる非線形歪補
償用アドレス発生器の構成を示す図である。

【００９９】図１２において特徴的な構成は、アドレス
発生テーブル手段３１６には、送信電力制御の各レベル
（各階調）に対応してアドレス発生テーブル３１８が設
けられ、そのうちの一つがテーブル切換インタフェース
３１７により選択されるようになっていること、アドレ
ス演算器３０８内の係数保持部３１０〜３１２におい
て、送信電力制御の各レベルに対応して複数組の演算係
数（α，β，γ等）が格納されていて、テーブル切換イ
ンタフェース３０９によって使用する一組の演算係数が
選択されること、および、送信電力制御値に基づいてテ
ーブル切換条件を示す制御信号を出力するテーブル切換
条件指定部３０２が設けられていること、などである。

【０１００】以下、具体的に説明する。送信データ（Ｉ
ｃｈ，Ｑｃｈ）が入力されると、パワ算出部３０１は送
信パワ値の算出を行う。この時、送信パワの算出値は、
入力された送信データＩｃｈ及び送信データＱｃｈの各
々について自乗し、その後加算した値、もしくは加算後
の値を平方根処理した値である。

【０１０１】テーブル切換条件指定部３０２は送信アン
プの送信電力制御の設定値を格納しており、その設定値
に基づいてテーブル切換を行うための制御信号を出力す
る。この制御信号は、アドレス発生切換条件テーブル３
０４，アドレス発生テーブル手段３１６およびアドレス
演算器３０８に入力される。これらの各回路はテーブル
切換インタフェース３０５，３１７，３０９を有してい
て、このテーブル切換インタフェース３０５，３１７，
３０９が送信電力の制御レベルに対応したテーブルや係
数（実際に使用するテーブルや係数）を選択する。

【０１０２】アドレス発生切換条件テーブル３０４は、
テーブル切換インタフェース３０５と、複数の比較値テ
ーブル３０６を有している。比較値テーブル３０６に
は、アドレス発生切換器３０７がアドレス発生テーブル
手段３１６あるいはアドレス演算器３０８のうちのどち
らを使用するかを判断するのに必要な切換値が格納され
ている。

【０１０３】アドレス発生切換器３０７は、送信パワ算
出値に基づいて、アドレス発生テーブル手段３１６を使
用するか、あるいはアドレス演算器３０８を使用するか
を判断し、切換制御信号を出力する。

【０１０４】アドレス発生切換器３０７から出力される
切換制御信号とテーブル切換条件指定部３０２から出力
される制御信号とは、オアゲート３２０，３１９を介し
て、アドレス発生テーブル手段３１６およびアドレス演
算器３０８に入力される。これらの制御信号によって、
アドレス発生テーブル手段３１６またはアドレス演算器
３０８が相補的にオンする。

【０１０５】アドレス発生テーブル手段３１６がオンす
る場合には、送信パワ算出値がアドレス発生テーブル３
１８（送信電力レベルに応じて選択されたテーブル）に
入力され、先に説明したように、比較器による比較やデ
コーダによるデコードの結果として歪補償用アドレスが
出力される。

【０１０６】一方、アドレス演算器３０８がオンする場
合には、先に説明したように、係数保持部３１０，３１
１，３１２に格納されている一組の演算係数α，β，γ
（送信電力レベルに応じて選択された一組の係数）を用
いて、乗算器３１３，加算器３１４，除算器３１５にて
演算が行われ、その結果として歪補償用アドレスが出力
される。歪補償用アドレスは、出力選択回路３２１を介
して出力端子３２２より出力される。

【０１０７】次に、本実施の形態における消費出力の削
減効果について、図１３を用いて説明する。

【０１０８】上述したように、送信電力制御を、例え
ば、「−６ｄＢ」〜「＋２４ｄＢ」に渡って１ｄＢ単位
で行うとすると合計で３１階調の送信電力制御を行うこ
とになり、したがって、本実施の形態では、各階調毎に
アドレス発生テーブルや、アドレス演算器用の演算係数
を用意しておく必要がある。一つのアドレス発生テーブ
ルに１０個の比較器が使用されているとすると、この場
合には、比較器の総数は３１０個（＝３１Ｘ１０）が必
要となる。

【０１０９】かりにアドレス発生テーブルのみで歪補償
用アドレスを発生させる方式を採用し、各アドレス発生
テーブルをすべて並列的に動作させるとすると、図１３
の特性線Ｄのように、入力パワにかかわらず、常時、か
なり大きな電流（Ｉ２）を消費することになる。

【０１１０】ところが、本実施の形態のように、送信電
力制御レベルに応じて、随時に使用するアドレス発生テ
ーブルを切換えて真に必要なもののみを動作させ、さら
に、選択されたアドレス発生テーブルが内蔵する比較器
のうちで真に必要なもののみを動作させることで、アド
レス発生テーブルの消費電流は、図１３の特性線Ｅのよ
うに格段に減少する。

【０１１１】一方、アドレス演算器を用いてリアルタイ
ム演算によってアドレスを発生させる場合には、ハード
ウエア量で消費電流がほぼ決まるため、図１３の特性線
Ｆ（点線で示される）のように、消費電流はほぼ一定
（Ｉ１）である。

【０１１２】そこで、本発明では、入力パワがしきい値
（ＰＣ）以下の場合には、アドレス発生テーブルによる
アドレス生成を行い、入力パワがしきい値（ＰＣ）を越
えると、アドレス演算器によるアドレス生成を行い、結
果的に、図１３の特性線Ｅと特性線Ｆを組み合わせた消
費電流特性（図中、斜線を施してある）を実現する。こ
れにより、トータルの消費電流は激減する。

【０１１３】本実施の形態による消費電流の削減効果
は、送信パワ制御のダイナミックレンジが大きく、出力
するアドレスの階調が細かいほど顕著に現れ、大きな効
果を得ることができる。

【０１１４】また、本実施の形態では、一つのアドレス
発生テーブル内に内蔵するべき比較器の数を削減でき、
さらにその削減効果は、送信電力制御のレベル数（階調
数）だけ増幅されて得られる。一方、アドレス演算器の
構成はシンプルである。したがって、本実施の形態で
は、回路の占有面積が従来に比べて顕著に縮小され、装
置の小型化を促進できる。

【０１１５】（実施の形態５）本実施の形態にかかる非
線形歪補償用アドレス発生器は、実施の形態４で説明し
たものと基本的には同じであるが、アドレス演算器にお
ける除算をビットシフトを用いて行う点で異なる。

【０１１６】図１４は、本実施の形態にかかる歪補償用
アドレス発生器の構成を示す図である。図１４におい
て、図１３と異なるのはアドレス演算器３３０の構成の
みであり、他は図１３と同じである。したがって、共通
する部分には図１３で用いられている符号と同じものを
用いている。

【０１１７】図１４において、アドレス演算器３３０
は、テーブル切換インタフェース３３１と、演算係数保
持部３３２，３３３，３３４と、乗算器３３５と、加算
器３３６と、ビットシフト回路（シフトレジスタ等から
なる）３３７とを有する。

【０１１８】デジタルデータは、１ビット右シフトする
とデータ値が１／２になるという性質があるので、ビッ
トシフト回路３３７は、これを利用して簡易に除算を行
うものである。ビットシフト回路３３７は基本的にはシ
フトレジスタで構成でき、構成が極めてシンプルなの
で、除算器を設ける場合に比べて回路が簡素化されると
いう利点がある。

【０１１９】（実施の形態６）図１５は、本発明の歪補
償用アドレス発生器を用いたＣＤＭＡ方式の送信機の構
成を示す図である。図中、一点鎖線で囲まれた部分が歪
補償用アドレス発生器４０３である。

【０１２０】以下、全体の構成と動作について説明す
る。

【０１２１】図１５において、ＣＯＤＥＣ部４００で符
号化及び送信フォーマット処理を施されたデータは、Ｃ
ＤＭＡ部４０１に入力され拡散コードにより拡散変調処
理を施される。

【０１２２】次に、送信帯域制限部４０２は拡散変調さ
れたデータのベースバンド波形をフィルタにより波形整
形することにより帯域制限処理を行っている。アドレス
発生器４０３内の送信パワ算出部４０４は、送信帯域制
限部４０２の処理結果について自乗し、その後加算した
値、もしくは加算後の値を平方根処理した値を出力しア
ドレス発生部４０９に入力される。

【０１２３】送信パワ指定部４０７の出力である送信パ
ワ指定信号４０７は、送信アンプ４１８の送信電力値を
設定すると共にテーブル切換条件部４０５に入力され
る。テーブル切換条件４０５では、アドレス発生部４０
９内のアドレス発生テーブル及びアドレス演算器に対す
る動作オン・オフ信号として出力信号４０８が入力され
る。アドレス発生部４０９の出力信号４１０は補償デー
タ格納部４１４への補償データ指定アドレスとして入力
され、出力信号４１１は補償データ格納部の動作オン・
オフ信号入力される。

【０１２４】補償データ格納部４１４の出力信号４１５
は、アドレス発生部４０９によって発生された補償デー
タ指定アドレス先に格納されていた補償データである。
遅延器４１２は、アドレス発生部で必要となる処理時間
だけ送信データを保持する機能をもつ。

【０１２５】遅延器４１２の出力は補償データ乗算部４
１３に入力され、補償データ格納部４１４の出力信号４
１５との複素乗算処理を行う。出力信号４１１は、テー
ブル切換条件４０８のアドレス発生部への制御が動作領
域外となるとき出力される信号であり、この信号が入力
されている場合、補償データ格納部４１４は直前に出力
していた信号成分を保持し、内部的には動作を停止す
る。動作を停止することで補償データ格納部で消費して
いた電流も削減できる。

【０１２６】次に、Ｄ／Ａ変換器４１６は、補償データ
乗算部４１３で複素乗算された送信データをアナログ信
号に変換する。Ｄ／Ａ変換器４１６の出力信号は直交変
調部４１７によって直交変調処理され、送信アンプ４１
８に接続されており、送信アンプ４１８の出力は、アン
テナ４１９に接続されている。送信アンプ４１８で増幅
された送信データは、アンテナ４１９を介して送信され
る。

【０１２７】このような構成をもつ送信機は、通話品質
が良好であり、低消費電力かつ小型である。

【０１２８】（実施の形態７）図１６は、本発明の歪補
償用アドレス発生器を用いたＴＤＭＡ方式の送信機の構
成を示す図である。図中、一点鎖線で囲まれた部分が歪
補償用アドレス発生器４５３である。

【０１２９】以下、全体の構成と動作について説明す
る。

【０１３０】図１６において、ＣＯＤＥＣ部４５０で符
号化及び送信フォーマット処理を施されたデータは、Ｔ
ＤＭＡ部４５１に入力されＴＤＭＡの送信フォーマット
に再構成される。

【０１３１】次に、送信帯域制限部４５２は拡散変調さ
れたデータのベースバンド波形をフィルタにより波形整
形することにより帯域制限処理を行っている。アドレス
発生器４５３内の送信パワ算出部４５４は、送信帯域制
限部４５２の処理結果について自乗し、その後加算した
値、もしくは加算後の値を平方根処理した値を出力しア
ドレス発生部４５９に入力される。

【０１３２】送信パワ指定部４５６の出力である送信パ
ワ指定信号４５７は、送信アンプ４６８の送信電力値を
設定すると共に、テーブル切換条件部４５５に入力され
る。テーブル切換条件４５５では、アドレス発生部４５
９内のアドレス発生テーブル及びアドレス演算器に対す
る動作オン・オフ信号として出力信号４５８が入力され
る。

【０１３３】アドレス発生部４５９の出力信号４６０は
補償データ格納部４６４への補償データ指定アドレスと
して入力され、出力信号４６１は補償データ格納部の動
作オン・オフ信号入力される。

【０１３４】補償データ格納部４６４の出力信号４６５
は、アドレス発生部４５９によって発生された補償デー
タ指定アドレス先に格納されていた補償データである。
遅延器４６２は、アドレス発生部で必要となる処理時間
だけ送信データを保持する機能をもつ。遅延器４６２の
出力は補償データ乗算部４６３に入力され、補償データ
格納部４６４の出力信号４６５との複素乗算処理を行
う。出力信号４６１は、テーブル切換条件４５８のアド
レス発生部への制御が動作領域外となるとき出力される
信号であり、この信号が入力されている場合、補償デー
タ格納部４６４は直前に出力していた信号成分を保持
し、内部的には動作を停止する。動作を停止することで
補償データ格納部で消費していた電流も削減できる。

【０１３５】次に、Ｄ／Ａ変換器４６６は、補償データ
乗算部４６３で複素乗算された送信データをアナログ信
号に変換する。Ｄ／Ａ変換器４６６の出力信号は直交変
調部４６７によって直交変調処理され、送信アンプ４６
８に接続されており、送信アンプ４６８の出力は、アン
テナ４６９に接続されている。送信アンプ４６８で増幅
された送信データは、アンテナ４６９を介して送信され
る。

【０１３６】このような構成をもつ送信機は、通話品質
が良好であり、低消費電力かつ小型である。

【０１３７】

【発明の効果】以上のように本発明は、送信アンプの送
信歪補償機能のアドレス発生部において、動作領域制御
機能付きアドレス発生テーブル単体、もしくはアドレス
演算器と組み合わせることにより、送信帯域制限部より
入力される送信データより算出した送信送信パワ値の瞬
時変動に対し、消費電流が常に最小となるよう制御が可
能となる。また送信アンプの送信電力制御の制御値の変
動に対しても消費電流が常に最小となるよう制御が可能
となり、歪補償アドレス発生部での消費電流を大幅に削
減することができる。以上により、小型・低消費電流化
が可能な優れた送信歪償機能を容易に実現できる。また
これら効果をにより作成されたＬＳＩは通信機器の小型
・長時間使用にも貢献するものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかる歪補償用アドレ
ス発生テーブルの構成を示す図

【図２】実施の形態１にかかるパワ算出部の具体的構成
を示す図

【図３】実施の形態１にかかる比較器制御回路およびア
ドレス発生テーブルの具体的構成を示す図

【図４】実施の形態１にかかる歪補償用アドレス発生テ
ーブルの、入力パワに対する消費電流特性の概略を示す
図

【図５】（ａ）実施の形態１にかかる歪補償用アドレス
発生テーブルおける、入力パワと比較器のオン・オフの
関係を示す図 （ｂ）実施の形態１にかかる歪補償用アドレス発生テー
ブルの消費電流特性の具体例を示す図

【図６】本発明の実施の形態２にかかる歪補償用アドレ
ス発生テーブルの構成を示す図

【図７】（ａ）実施の形態２にかかる歪補償用アドレス
発生テーブルの、入力パワに対する消費電流特性を示す
図 （ｂ）実施の形態２にかかる歪補償用アドレス演算器
の、入力パワに対する消費電流特性を示す図 （ｃ）実施の形態２にかかる複合型歪補償用アドレス発
生器の、入力パワに対する消費電流特性を示す図

【図８】実施の形態２にかかるアドレス生成切換器の構
成を示す図

【図９】（ａ）実施の形態２にかかるアドレス演算器の
具体的構成を示す図 （ｂ）実施の形態２にかかるアドレス演算器における、
送信パワ値と出力アドレス値との関係を示す図 （ｃ）実施の形態２にかかるアドレス演算器における、
アドレス発生の条件を示す図

【図１０】（ａ）実施の形態２にかかる歪補償用アドレ
ス発生テーブルおける、入力パワと比較器のオン・オフ
の関係を示す図 （ｂ）実施の形態２にかかる歪補償用アドレス発生テー
ブルの消費電流特性の具体例を示す図

【図１１】本発明の実施の形態３にかかるアドレス演算
器の具体的構成を示す図

【図１２】本発明の実施の形態４にかかる歪補償用アド
レス発生器の構成を示す図

【図１３】実施の形態４にかかる歪補償用アドレス発生
器の、入力パワに対する消費電流特性を示す図

【図１４】本発明の実施の形態５にかかる歪補償用アド
レス発生器の構成を示す図

【図１５】本発明の実施の形態６にかかるＣＤＭＡ方式
の送信機の構成を示す図

【図１６】本発明の実施の形態７にかかるＴＤＭＡ方式
の送信機の構成を示す図

【図１７】（ａ）送信機の要部の構成例を示す図 （ｂ）送信アンプの非線形歪を説明するための図

【符号の説明】

１１１ａ，１１１ｂ 乗算器 １１２ 加算器 １１３ 係数保持部 １１４ 除算器 ２００（２００ａ，２００ｂ） 送信データ入力端子 ２０１ パワ算出部 ２０２ 比較器制御回路 ２０３ アドレス発生テーブル ２０７ 動作領域係数保持部 ２０８ 比較器 ２０９ デコーダ ２１１ 比較値群 ２１２〜２１９ 比較値 ２２０ 比較器群 ２２１〜２２８ 比較器 ２２９ デコーダ ２３０ アドレス格納部 ２３１ アドレス出力端子

Claims (21)

【特許請求の範囲】
1. 【請求項１】 送信アンプの非線形歪補償用データの格
   納領域を示すアドレスを発生させる歪補償用アドレス発
   生器であって、 送信パワ値を所定の基準値と比較する複数の比較器と、
   前記複数の比較器の各々の出力をデコードするデコーダ
   と、前記送信パワ値のレベルに応じて、前記アドレスの
   発生に寄与しない前記複数の比較器の一部をオフさせる
   比較器制御手段と、を具備することを特徴とする歪補償
   用アドレス発生器。
2. 【請求項２】 前記比較器制御手段は、前記送信パワ値
   を予め用意されている動作領域係数と比較し、前記比較
   器の一部をオフさせるための制御信号を生成し、出力す
   ることを特徴とする請求項１記載の歪補償用アドレス発
   生器。
3. 【請求項３】 送信データに基づき前記送信パワ値を算
   出する送信パワ算出手段を、さらに具備することを特徴
   とする請求項１または請求項２記載の歪補償用アドレス
   発生器。
4. 【請求項４】 前記送信パワ算出手段は、１〜ｎ（ｎは
   ２以上の整数）本の送信信号を合成して送信パワを算出
   することを特徴とする請求項３記載の歪補償用アドレス
   発生器。
5. 【請求項５】 送信アンプの非線形歪補償用データの格
   納領域を示すアドレスを発生させる歪補償用アドレス発
   生器であって、 送信パワ値を所定の基準値と比較する複数の比較器と、
   前記複数の比較器の各々の出力をデコードするデコーダ
   と、前記送信パワ値のレベルに応じて、前記アドレスの
   発生に寄与しない前記複数の比較器の一部をオフさせる
   比較器制御手段とを具備するアドレス発生テーブルと、 前記送信パワ値に所定の演算を施して前記アドレスを発
   生させるアドレス演算器と、 前記送信パワ値を所定のしきい値と比較し、その比較結
   果に応じて前記アドレス発生テーブルと前記アドレス演
   算手段とを相補的にオンさせる切換回路と、を有するこ
   とを特徴とする歪補償用アドレス発生器。
6. 【請求項６】 前記切換回路は、前記送信パワが所定の
   しきい値より小さい場合には前記アドレス発生テーブル
   をオンさせ、前記送信パワが所定のしきい値より大きい
   場合には前記アドレス演算器をオンさせることを特徴と
   する請求項５記載の歪補償用アドレス発生器。
7. 【請求項７】 前記アドレス演算器は、加算，乗算およ
   び除算を実行する機能をもつことを特徴とする請求項５
   または請求項６記載の歪補償用アドレス発生器。
8. 【請求項８】 前記アドレス演算器は、ビットシフト動
   作により除算を行うことを特徴とする請求項７記載の歪
   補償用アドレス発生器。
9. 【請求項９】 送信データに基づいて前記送信パワ値を
   算出する送信パワ算出手段を、さらに具備することを特
   徴とする請求項５〜請求項８のいずれかに記載の歪補償
   用アドレス発生器。
10. 【請求項１０】 前記送信パワ算出手段は、１〜ｎ（ｎ
    は２以上の整数）本の送信信号を合成して送信パワを算
    出することを特徴とする請求項９記載の歪補償用アドレ
    ス発生器。
11. 【請求項１１】 送信アンプの非線形歪補償用データの
    格納領域を示すアドレスを発生させる歪補償用アドレス
    発生器であって、 送信信号の送信パワを算出する送信パワ算出手段と、 この送信パワ算出手段によって算出された送信パワ値を
    入力とし、かつ、選択的に切り換えられて使用される複
    数のアドレス発生テーブルと、 複数組の演算係数テーブルを具備し、かつ、前記複数組
    の演算係数テーブルのうちの選択された一組の演算係数
    テーブルの係数値を用いて、送信信号の送信パワ値に対
    して所定の演算を実行し、これによって前記アドレスを
    発生させることが可能なアドレス演算器と、 前記送信アンプの送信電力レベルに応じて、前記複数の
    アドレス発生テーブルの中から一つを選択すると共に、
    前記アドレス演算器における前記複数組の演算係数テー
    ブルの中から一組を選択するテーブル選択手段と、 前記送信パワ値を所定のしきい値と比較し、その比較結
    果に応じて、選択されている前記アドレス発生テーブル
    または前記アドレス演算器のいずれかを相補的にオンさ
    せる切換回路と、を有し、 前記複数のアドレス発生テーブルの各々は、前記送信パ
    ワ値を所定の基準値と比較する複数の比較器と、前記複
    数の比較器の各々の出力をデコードするデコーダと、前
    記送信パワ値のレベルに応じて、前記アドレスの発生に
    寄与しない前記複数の比較器の一部をオフさせる比較器
    制御手段と、を具備することを特徴とする歪補償用アド
    レス発生器。
12. 【請求項１２】 前記送信パワ算出手段は、１〜ｎ（ｎ
    は２以上の整数）本の送信信号を合成して送信パワを算
    出することを特徴とする請求項１１載の歪補償用アドレ
    ス発生器。
13. 【請求項１３】 前記切換回路は、前記送信パワが所定
    のしきい値より小さい場合には選択されている前記アド
    レス発生テーブルをオンさせ、前記送信パワが所定のし
    きい値より大きい場合には選択されている前記アドレス
    演算器をオンさせることを特徴とする請求項１１記載の
    歪補償用アドレス発生器。
14. 【請求項１４】 前記アドレス演算器は、加算，乗算お
    よび除算を実行する機能をもつことを特徴とする請求項
    １１〜請求項１３のいずれかに記載の歪補償用アドレス
    発生器。
15. 【請求項１５】 前記アドレス演算器は、ビットシフト
    動作により除算を行うことを特徴とする請求項１４記載
    の歪補償用アドレス発生器。
16. 【請求項１６】 請求項１〜請求項１５のいずれかに記
    載の歪補償用アドレス発生器と、この歪補償用アドレス
    発生器から出力されるアドレス信号を入力とし、対応す
    る歪補償用データを出力する歪補償用データ格納手段
    と、この歪補償用データ格納手段から出力される前記歪
    補償用データを送信信号に作用させて送信アンプの非線
    形歪補償を行う補償回路と、を有することを特徴とする
    歪補償回路。
17. 【請求項１７】 送信するべきデータに特定のコードを
    乗算してスペクトラム拡散を行う拡散処理部と、 請求項１〜請求項１５のいずれかに記載の歪補償用アド
    レス発生器と、 この歪補償用アドレス発生器から出力されるアドレス信
    号を入力とし、対応する歪補償用データを出力する歪補
    償用データ格納手段と、 この歪補償用データ格納手段から出力される前記歪補償
    用データを、前記拡散処理部を通過してきたデータに作
    用させて送信アンプの非線形歪補償を行う補償回路と、 前記補償回路から出力されるデータに基づいて得られる
    送信信号を増幅する送信アンプと、 この送信アンプの出力を無線信号として出力するアンテ
    ナと、を有することを特徴とする送信歪補償機能付き送
    信機。
18. 【請求項１８】 時分割多重処理を行う時分割多重処理
    部と、 請求項１〜請求項１５のいずれかに記載の歪補償用アド
    レス発生器と、 この歪補償用アドレス発生器から出力されるアドレス信
    号を入力とし、対応する歪補償用データを出力する歪補
    償用データ格納手段と、 この歪補償用データ格納手段から出力される前記歪補償
    用データを、前記時分割多重処理部を通過してきたデー
    タに作用させて送信アンプの非線形歪補償を行う補償回
    路と、 前記補償回路から出力されるデータに基づいて得られる
    送信信号を増幅する送信アンプと、 この送信アンプの出力を無線信号として出力するアンテ
    ナと、を有することを特徴とする送信歪補償機能付き送
    信機。
19. 【請求項１９】 前記送信アンプおよび前記歪補償アド
    レス発生器に対して送信パワの指定を行う送信パワ指定
    手段をさらに具備することを特徴とする請求項１７また
    は請求項１８記載の送信歪補償機能付き送信機。
20. 【請求項２０】 請求項１７〜請求項１９のいずれか記
    載の送信歪補償機能付き送信機を含む移動局装置。
21. 【請求項２１】 請求項１７〜請求項１９のいずれか記
    載の送信歪補償機能付き送信機を含む基地局装置。